JP4538392B2 - Ccd駆動装置及びccd駆動方法 - Google Patents
Ccd駆動装置及びccd駆動方法 Download PDFInfo
- Publication number
- JP4538392B2 JP4538392B2 JP2005246085A JP2005246085A JP4538392B2 JP 4538392 B2 JP4538392 B2 JP 4538392B2 JP 2005246085 A JP2005246085 A JP 2005246085A JP 2005246085 A JP2005246085 A JP 2005246085A JP 4538392 B2 JP4538392 B2 JP 4538392B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- ccd
- power supply
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 6
- 230000015556 catabolic process Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
図11に示すHCCD駆動装置は、タイミングジェネレータ(TG)111と、昇圧回路112と、水平電極ドライバ(HDR)113とを備える。TG111と昇圧回路112には電圧VDDを供給する外部電源が接続される。TG111は、HDR113を駆動するための駆動クロックck_を出力する。昇圧回路112は、電圧VDDを昇圧して電圧VDDよりも大きい電圧VHDを生成し、これをHDR113に出力する。HDR113は、TG111から供給されるクロックck_と、昇圧回路112から出力される電圧VHDとに基づいて、HCCD114の駆動電極に供給する出力電圧HDの電圧値を、基準電圧(アース電圧)と電圧VHDとに切り替えることで、HCCD114を駆動する。
TG111より入力されるクロックck_を、レベルシフト回路131により電圧VHDを電源とするクロックに電圧変換した後、電圧VHDを電源とするバッファー132,133により出力電圧HDが出力される。
図1は、本発明の第一実施形態であるCCD駆動装置のHDRの内部構成を示す回路図である。
図1に示すHDRは、PMOSトランジスタM10(以下、トランジスタM10と略す)と、PMOSトランジスタM11(以下、トランジスタM11と略す)と、NMOSトランジスタM12(以下、トランジスタM12と略す)とを備える。トランジスタM10は、特許請求の範囲の第3のスイッチに相当する。トランジスタM11は、特許請求の範囲の第2のスイッチに相当する。トランジスタM12は、特許請求の範囲の第1のスイッチに相当する。
図2に示すクロック生成回路は、クロックck_を入力とする遅延回路22と、遅延回路22の出力を入力とするインバータ31と、クロックck_とインバータ31の出力を入力とし、クロックck1_を出力するORの論理ゲート32と、クロックck_と遅延回路22の出力を入力とするORの論理ゲート33と、論理ゲート33の出力を入力としてクロックck2_を出力するレベル変換回路21とを備える。遅延回路22、インバータ31、及び論理ゲート32,33には電源VDDが接続される。レベル変換回路21には電源VHDが接続される。
クロックck_が電圧VDDとなる”H”期間では、クロックck1_は電圧VDDとなる”H”、 クロックck2_は電圧VHDとなる”H”となり、トランジスタM12がオンしてトランジスタM10,M11がオフするため、出力端子10は接地電圧となる。クロックck_が電圧VDDの”H”期間から接地電圧となる”L”へ立ち下がると、クロックck1_は電圧VDDの”H”から接地電圧となる”L”へ立ち下がり、クロックck2_は電圧VHDの”H”を維持する。従って、トランジスタM10がオンし、トランジスタM11,M12がオフするため、出力電圧HDは電圧VDDに向かって上昇する。その後、所定期間tdの後、クロックck1_は電圧VDDとなる”H”へ立ち上がり、クロックck2_は接地電圧となる”L”へ立ち下がる。このときトランジスタM11がオンし、トランジスタM10,M12がオフするため、出力電圧HDは電圧VDDに略等しい電圧から電圧VHDまで上昇する。その後、クロックck_が接地電圧の”L”から電圧VDDとなる”H”へ立ち上がると、クロックck1_は電圧VDDの”H”を維持し、クロックck2_は接地電圧の”L”から電圧VHDとなる”H”となり、トランジスタM12がオンしてトランジスタM10,M11がオフするため、出力電圧HDは接地電圧となり、最初の状態に戻る。
出力端子10の負荷容量をCo、駆動周波数をfとすると、図13に示す従来のHDRで消費される電流Ih0は、Ih0=Co・VHD・fとなる。これに対し、図1に示すHDRでは、出力電圧HDが基準電圧から直接VHDに向かうのではなく、一旦VDDになってからVHDに向かうため、その消費電流Ih2は、Ih2=Co・(VHD‐VDD)・fとなる。よって、消費電流の比であるIh2/Ih0は、(VHD‐VDD)/VHDとなり、VHD=3.2V、VDD=2.9Vとすると、図1に示すHDRの消費電流は従来のHDRの消費電流を10%以下となる。このため、図12に示す電圧VHDを生成するためのチャージポンプ回路121及びレギュレータ回路122において、各出力電圧をドライブするためのトランジスタのサイズを90%以上削減可能となり、回路規模の削減が可能となる。又、固体撮像素子の多画素化が進んでも、現状のチップサイズを維持しながら、それに対応することができる。
図2に示すクロック生成回路では、遅延回路22で決まる所定期間tdが、クロックck_の立下り直後からの一定の時間で決められており、出力電圧HDの立ち上がり時間には依存しない。一方、出力電圧HDの立ち上がり時間は、出力端子10に接続された外部の負荷に依存する。このため、クロックck_の立下り時から所定期間tdが経過しても、出力電圧HDの立ち上がり電圧が十分でないままトランジスタM10がオフ、トランジスタM11がオンして、VDD電源からVHD電源による駆動へ切り替る可能性がある。つまり、図3に示す出力電圧HDの波形において、所定期間td内で電圧がVDDよりも十分に低い電圧までにしか上がらないまま、トランジスタM10がオフ、トランジスタM11がオンしてしまう。
図4に示すクロック生成回路は、図2に示すクロック生成回路において、遅延回路22を遅延時間がtd2である遅延回路22’に変更し、遅延回路22’の入力に比較器3の出力を接続したものである。比較器3の非反転入力端子には所定の電圧Vr1が入力され、反転入力端子には出力電圧HDを抵抗値R0の抵抗41と抵抗値R1の抵抗42で分圧した電圧が入力される。
図4に示すクロック生成回路では、クロックck_が”H”から”L”レベルに立下り、出力電圧HDが或る一定の値HD1に至っていないとき、比較器3は”H”を出力しており、従って遅延回路22’の出力は”H”となり、インバータ31の出力は”L”、従ってクロックck1_は”H”から”L”に立ち下がる。また論理ゲート33の出力は”H”、従ってレベル変換回路21の出力クロックck2_は”H”レベルとなる電圧VHDを出力する。これにより出力電圧HDは電圧VDDに向かって上昇する。そして、出力電圧HDが電圧HD1に達すると、比較器3は”L”を出力し、遅延回路22’は所定期間td2後”L”を出力し、論理ゲート33の出力は”L”、よってレベル変換回路21の出力クロックck2_は”L”を出力する。一方インバータ31の出力は”H”となり、論理ゲート32の出力クロックck1_は”H”となる。従って出力電圧HDは、少なくとも電圧HD1より高い十分な立ち上がり電圧を検知した後、VHD電圧まで上昇することが可能となる。クロックck_が”H”レベルとなると、論理ゲート32,33は”H”を出力するため、クロックck1_,ck2_は共に”H”レベルとなり、出力電圧HDは接地電圧まで降下する。
第一実施形態及び第二実施形態で説明したCCD駆動装置では、図11で示されるとおり、VDD電源からの電圧VDDの立ち上がり後に、昇圧回路112で電圧VHDが立ち上がる。よってこの期間、即ち電圧VDDが立ち上がり、電圧VHDが立ち上がり前の段階、例えば接地電圧にあるとき、トランジスタM10がオン、トランジスタM12がオフとなるように入力が設定されると、トランジスタM11では、クロックck2_の状態に依存することなく、ソース側が接地電圧から電圧VHDまで上昇し、ドレイン側は、ソース側が電圧VHDに上昇するよりも早く電圧VDDに到達する。
第一〜第三実施形態では、電圧VHDと電圧VDDとの電圧差が、トランジスタM10の順方向耐圧=0.7Vよりも大きいと、トランジスタM10,M12がオフし、トランジスタM11がオンして、出力電圧HDがVHDになったとき、トランジスタM10のドレイン端子とバルク端子の電圧差が上記順方向耐圧を超えてしまい、トランジスタM10のドレイン・バルク間に順方向電流が流れてしまう。本実施形態のCCD駆動装置は、この順方向電流が流れないように、図1に示すHDRの構成を変更したものである。
図7に示すHDRは、図1に示すHDRに、VDD電源と出力端子10との間でトランジスタM10と直列に接続されるダイオードD1を追加した構成である。ダイオードD1は、プルアップ側がトランジスタM10のドレイン端子に接続され、出力側が出力端子10に接続されている。
図8は、図7に示すダイオードの代わりにPMOSトランジスタを用いた場合のHDRの内部構成を示す回路図である。
図8に示すPMOSトランジスタM13は、そのソース端子がトランジスタM10のドレイン端子に接続され、そのゲート端子、ドレイン端子、及びバルク端子が出力端子10に接続されている。図8に示すような構成でも、図7の構成と同様、トランジスタM10のドレイン・バルク間に順方向電流が流れるのを防ぐことができる。
図9は、本発明の第五実施形態であるCCD駆動装置のHDRの内部構成を示す回路図である。
図9に示すCCD駆動装置のHDRは、第一〜第四実施形態で説明したPMOSトランジスタM10を、NMOSトランジスタM10’に変更した構成である。
NMOSトランジスタM10’は、そのドレイン端子がVDD電源に接続され、そのソース端子が出力端子10に接続されている。NMOSトランジスタM10’のゲート端子にクロックck1が入力される。クロックck1は、図2又は図4で生成されたクロックck1_を反転させたクロックである。PMOSトランジスタM10をNMOSトランジスタM10’に変更したことにより、NMOSトランジスタM10’がオンした場合、出力電圧HDは、NMOSトランジスタM10’の閾値をVthとすると、VDD−Vthまでしか上昇しない。このため、図9に示すHDRの入出力信号のタイミングチャートは、図3及び図5に示すタイミングチャートにおいて、クロックck1_を反転させた波形とし、所定期間td又はtd2経過後の出力電圧HDをVDD−Vthとしたものとなる。
図10に示す回路は、図2又は図4で生成されたクロックck1_を反転したクロックを生成するインバータ34と、インバータ34の出力“H”レベル時の電圧をレベルシフトしてクロックck1を出力するレベルシフト回路23とを備える。レベルシフト回路23には、電圧VDDよりも高い電圧VHD2を供給する電源が接続されており、これにより、クロックck1の“H”レベル時の電圧はVHD2となる。電圧VHD2を供給する電源としては、昇圧回路112のレギュレータ122や、チャージポンプ121等を用いることができる。
M12 NMOSトランジスタ
10 出力端子
Claims (11)
- CCDの駆動電極に供給する電圧を基準電圧と前記基準電圧よりも高い第1の電圧とで切り替えて前記CCDを駆動するCCD駆動装置であって、
前記駆動電極に接続される出力端子と、
基準電圧を供給する基準電源と前記出力端子との間に接続される第1のスイッチと、
前記第1の電圧を供給する第1の電源と前記出力端子との間に接続される第2のスイッチと、
前記基準電圧より高く前記第1の電圧より低い第2の電圧を供給する第2の電源と前記出力端子との間に接続される第3のスイッチと、
前記第1のスイッチ、前記第2のスイッチ、及び前記第3のスイッチのスイッチングを行って前記駆動電極に供給する電圧の切り替えを行う切り替え制御手段とを備え、
前記切り替え制御手段は、前記駆動電極に供給する電圧を前記基準電圧から前記第1の電圧に切り替える場合、前記第1のスイッチを開放して前記第3のスイッチを所定時間短絡させた後、前記第2のスイッチを短絡させる制御を行うCCD駆動装置。 - 請求項1記載のCCD駆動装置であって、
前記第1のスイッチが、前記基準電源にソース及びバルクが接続され、前記出力端子にドレインが接続されたNMOSトランジスタであり、
前記第2のスイッチが、前記第1の電源にソース及びバルクが接続され、前記出力端子にドレインが接続されたPMOSトランジスタであり、
前記第3のスイッチが、前記第2の電源にソース及びバルクが接続され、前記出力端子にドレインが接続されたPMOSトランジスタであるCCD駆動装置。 - 請求項2記載のCCD駆動装置であって、
前記第2の電源と前記出力端子との間で前記第3のスイッチと直列に接続され、前記制御によって前記2のスイッチが短絡されているときに、前記第3のスイッチであるPMOSトランジスタに順方向電流が流れるのを防止するダイオードを備えるCCD駆動装置。 - 請求項2記載のCCD駆動装置であって、
前記第2の電源と前記出力端子との間で前記第3のスイッチと直列に接続され、前記制御によって前記2のスイッチが短絡されているときに、前記第3のスイッチであるPMOSトランジスタに順方向電流が流れるのを防止するPMOSトランジスタを備えるCCD駆動装置。 - 請求項1記載のCCD駆動装置であって、
前記第1のスイッチが、前記基準電源にソース及びバルクが接続され、前記出力端子にドレインが接続されたNMOSトランジスタであり、
前記第2のスイッチが、前記第1の電源にソース及びバルクが接続され、前記出力端子にドレインが接続されたPMOSトランジスタであり、
前記第3のスイッチが、前記第2の電源にドレインが接続され、前記出力端子にソースが接続されたNMOSトランジスタであるCCD駆動装置。 - 請求項5記載のCCD駆動装置であって、
前記切り替え制御手段は、前記第3のスイッチであるNMOSトランジスタのゲートに、前記第2の電圧よりも高い電圧を供給して前記第3のスイッチのスイッチング制御を行うCCD駆動装置。 - 請求項1記載のCCD駆動装置であって、
前記第1の電源は、前記第1の電圧を、前記第2の電圧を昇圧して生成するものであり、
前記切り替え制御手段は、前記駆動電極に供給する電圧を前記基準電圧から前記第1の電圧に切り替える場合、前記第1の電源で生成される前記第1の電圧が所定の電圧に達してから前記制御を開始するCCD駆動装置。 - 請求項2〜6のいずれか記載のCCD駆動装置であって、
前記第1の電源は、前記第1の電圧を、前記第2の電圧を昇圧して生成するものであり、
前記切り替え制御手段は、前記駆動電極に供給する電圧を前記基準電圧から前記第1の電圧に切り替える場合、前記第1の電源で生成される前記第1の電圧が所定の電圧に達してから前記制御を開始するCCD駆動装置。 - 請求項8記載のCCD駆動装置であって、
前記所定の電圧とは、前記制御時に前記第2のスイッチを短絡させる直前の前記出力端子の電圧と、前記所定の電圧との差が、前記第2のスイッチであるPMOSトランジスタの順方向耐圧以下になる電圧であるCCD駆動装置。 - 請求項1〜9のいずれか記載のCCD駆動装置であって、
前記切り替え制御手段は、前記制御時、前記第3のスイッチを短絡させた後、前記出力端子の電圧が前記基準電圧よりも高く前記第2の電圧よりも低い所定電圧に到達するまでは、少なくとも前記短絡を継続するCCD駆動装置。 - CCDの駆動電極に供給する電圧を基準電圧と前記基準電圧よりも高い第1の電圧とで切り替えて前記CCDを駆動するCCD駆動方法であって、
前記駆動電極に供給する電圧を前記基準電圧から前記第1の電圧に切り替える場合、前記駆動電極に供給する電圧を、前記基準電圧から、前記基準電圧よりも高く前記第1の電圧よりも低い第2の電圧に切り替え、その後、前記第1の電圧に切り替えるCCD駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005246085A JP4538392B2 (ja) | 2005-08-26 | 2005-08-26 | Ccd駆動装置及びccd駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005246085A JP4538392B2 (ja) | 2005-08-26 | 2005-08-26 | Ccd駆動装置及びccd駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007060519A JP2007060519A (ja) | 2007-03-08 |
JP4538392B2 true JP4538392B2 (ja) | 2010-09-08 |
Family
ID=37923561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005246085A Expired - Fee Related JP4538392B2 (ja) | 2005-08-26 | 2005-08-26 | Ccd駆動装置及びccd駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4538392B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000307414A (ja) * | 1999-04-23 | 2000-11-02 | Denso Corp | レベルシフト回路 |
JP2005020553A (ja) * | 2003-06-27 | 2005-01-20 | Seiko Epson Corp | 半導体装置、これを用いた撮像装置および表示装置 |
JP2005123712A (ja) * | 2003-10-14 | 2005-05-12 | Matsushita Electric Ind Co Ltd | 固体撮像装置の垂直転送駆動装置 |
-
2005
- 2005-08-26 JP JP2005246085A patent/JP4538392B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000307414A (ja) * | 1999-04-23 | 2000-11-02 | Denso Corp | レベルシフト回路 |
JP2005020553A (ja) * | 2003-06-27 | 2005-01-20 | Seiko Epson Corp | 半導体装置、これを用いた撮像装置および表示装置 |
JP2005123712A (ja) * | 2003-10-14 | 2005-05-12 | Matsushita Electric Ind Co Ltd | 固体撮像装置の垂直転送駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007060519A (ja) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4823604B2 (ja) | ソフトスタート回路、電源装置、電気機器 | |
KR101225399B1 (ko) | 강압형 스위칭 조절기 | |
JP4781744B2 (ja) | 電源装置及びこれを用いた電気機器 | |
JP4891093B2 (ja) | 電源回路、チャージポンプ回路、及び、これを備えた携帯機器 | |
US7808301B2 (en) | Multiple-stage charge pump circuit with charge recycle circuit | |
JP3702166B2 (ja) | チャージポンプ回路 | |
KR20120016615A (ko) | 음전압 생성 | |
JP2005304226A (ja) | 電源ドライバ回路及びスイッチング電源装置 | |
JP5456495B2 (ja) | 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法 | |
JP3637904B2 (ja) | 電源回路 | |
JP5711116B2 (ja) | 半導体集積回路およびそれを備えた昇圧回路 | |
JP2008061388A (ja) | 半導体装置、降圧チョッパレギュレータ、電子機器 | |
US8018421B2 (en) | Driving circuit, gate driver and liquid crystal display having the same | |
JP3905101B2 (ja) | 出力可変型電源回路 | |
KR100769450B1 (ko) | 드라이버 회로 | |
JP4538392B2 (ja) | Ccd駆動装置及びccd駆動方法 | |
JP2007151322A (ja) | 電源回路およびdc−dcコンバータ | |
JP6406947B2 (ja) | 集積回路装置、表示パネルドライバ、表示装置、及び昇圧方法 | |
US6351163B1 (en) | Reset circuit | |
JP2001217706A (ja) | バッファ回路及びバッファ回路を備えるドライバ | |
JP2007060287A (ja) | ブートストラップ回路 | |
JP5130896B2 (ja) | 半導体素子の駆動回路 | |
JP2005018677A (ja) | 電源回路 | |
US20240106434A1 (en) | Output buffer circuit, charge pump device, display drive device, and display device | |
JP4724486B2 (ja) | 駆動用電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061127 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071109 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071116 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100621 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |