JP4529353B2 - 保護機能付き半導体装置 - Google Patents
保護機能付き半導体装置 Download PDFInfo
- Publication number
- JP4529353B2 JP4529353B2 JP2002533452A JP2002533452A JP4529353B2 JP 4529353 B2 JP4529353 B2 JP 4529353B2 JP 2002533452 A JP2002533452 A JP 2002533452A JP 2002533452 A JP2002533452 A JP 2002533452A JP 4529353 B2 JP4529353 B2 JP 4529353B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- main
- protection
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Description
【０００１】
（技術分野）
本発明は、微小なゲート駆動電流で動作することができ、かつ主トランジスタの異常がなくなったときに保護機能が自動的に解除される保護機能付き半導体装置に関するものである。
【０００２】
（背景技術）
例えば、図１１に示すような回路構成を有する保護機能付き半導体装置は、従来、知られている。図１１に示す保護機能付き半導体装置は、外部ドレイン端子（第１主端子）Ｄと、外部ソース端子（第２主端子）Ｓと、外部ゲート端子（制御端子）Ｇとを備えた３端子型の半導体装置である。この半導体装置は、電源と負荷との間に挿入される。この半導体装置では、外部ドレイン端子Ｄと外部ソース端子Ｓとの間を通過する電流が、外部ゲート端子Ｇと外部ソース端子Ｓとの間に印加される制御電圧に応じて制御される。
【０００３】
図１１に示す半導体装置は、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に挿入され制御電圧に応じてオン・オフする主ＭＯＳＦＥＴ１と、主ＭＯＳＦＥＴ１を保護する保護回路３’とを備えている。ここで、保護回路３’は、主ＭＯＳＦＥＴ１のゲート電極とソース電極との間に挿入された保護用ＭＯＳＦＥＴ５’と、主ＭＯＳＦＥＴ１に熱的に結合された温度検出部であるダイオードアレイ３１と、ゲート電極とソース電極との間にダイオードアレイ３１が挿入されたＭＯＳＦＥＴ３５と、ドレイン電極とゲート電極とが互いに接続されたＭＯＳＦＥＴ３７、３８と、ＭＯＳＦＥＴ３７のドレイン電極とソース電極との間に挿入されゲート電極がＭＯＳＦＥＴ３５のドレイン電極に接続されたＭＯＳＦＥＴ３６とを備えている。この回路構成によれば、ダイオードアレイ３１によって検出された温度が所定値以上になると、主ＭＯＳＦＥＴ１が遮断され、外部ゲート端子Ｇへの入力がリセットされるまで主ＭＯＳＦＥＴ１の遮断状態が保持される。すなわち、ダイオードアレイ３１によって検出された温度が所定値以上になると、ＭＯＳＦＥＴ３５のゲート電圧がしきい値電圧よりも低くなる。これにより、ＭＯＳＦＥＴ３５がオフとなり、ＭＯＳＦＥＴ３６がオンとなり、ＭＯＳＦＥＴ３７、３８がオフとなる。その結果、保護用ＭＯＳＦＥＴ５’がオンとなり、主ＭＯＳＦＥＴ１のゲート電極とソース電極との間が短絡し、主ＭＯＳＦＥＴ１はオフとなる。
【０００４】
上記従来の保護機能付き半導体装置は、保護回路３’が主ＭＯＳＦＥＴ１のゲート電極に印加する電圧を電源として動作する。したがって、保護回路３’と主ＭＯＳＦＥＴ１との両方に電力を供給する必要がある。この場合、例えば最小でも０.１ｍＡのゲート駆動電流を流すことができる駆動回路が必要である。このため、微小なゲート駆動電流しか得られない光起電力素子の起電力を用いたドライブや、コンデンサを介して伝達される交流信号を整流して得られる電力によるドライブは難しいといった不具合がある。
【０００５】
また、上記従来の保護機能付き半導体装置では、過熱時に、ダイオードアレイ３１によって検出される温度が所定値以上になると、主ＭＯＳＦＥＴ１が遮断される。この主ＭＯＳＦＥＴ１の遮断状態は、外部ゲート端子Ｇへの入力がリセットされるまで継続される。したがって、再起動（復帰）する際には、外部ゲート端子Ｇに印加する制御電圧を０Ｖにリセットする必要がある。
【０００６】
なお、図１１に示す保護機能付き半導体装置を２つ設け、外部ソース電極Ｓ同士を共通接続するとともに、外部ゲート端子Ｇ同士を共通接続して、双方向にスイッチングを行うことも可能である。しかし、この場合、外部ソース電極Ｓから外部ドレイン電極Ｄに向かって電流が流れるときに、保護回路３’の保護用ＭＯＳＦＥＴ５’が誤動作するおそれがある。
【０００７】
（発明の開示）
本発明は上記従来の問題を解決するためになされたものであって、微小なゲート駆動電流で動作することができ、かつ主トランジスタの異常がなくなったときに保護機能が自動的に解除される保護機能付き半導体装置を提供することを目的とする。
【０００８】
本発明の第１の態様にかかる、電源と負荷との間に挿入され、第１主端子と第２主端子との間を通過する電流が、制御端子と第２主端子との間に印加される制御電圧に応じて制御される保護機能付き半導体装置は、（ｉ）第１主端子と第２主端子との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の主トランジスタ、（ii）主トランジスタの制御電極と基準電極との間に挿入された、電圧駆動型の保護用トランジスタ、（iii）第１主端子と第２主端子との間に挿入され、異常を検出すると保護用トランジスタを介して、主トランジスタを保護する保護回路、（iv）第１主端子と保護回路との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の検出用トランジスタ、及び（ｖ）制御端子と検出用トランジスタの制御電極との接続点と、保護用トランジスタとの間に挿入されたインピーダンス素子とを含み、（vi）保護回路は、上記電源から、第１主端子及び検出用トランジスタを介して電力が供給されることを特徴とする。
【０００９】
この半導体装置によれば、第１主端子と第２主端子との間に挿入され、異常を検出すると保護用トランジスタを介して主トランジスタを保護する保護回路に、電源から、第１主端子及び検出用トランジスタを介して電力が供給される。このため、従来のように、駆動回路から、保護回路及び主ＭＯＳＦＥＴの両方に電力を供給する必要がない。これにより、半導体装置は、微小なゲート駆動電流で動作することができる。また、主トランジスタの異常がなくなったときに、主トランジスタを保護していた保護機能が自動的に解除される。
【００１０】
さらに、バイポーラトランジスタのような電流駆動型のトランジスタではなく、電圧駆動型のトランジスタであるから、１つの基板に構成することができる。
【００１１】
本発明の第２の態様にかかる保護機能付き半導体装置は、上記第１の態様にかかる半導体装置において、保護用トランジスタの基準電極と保護回路との接続点と、第２主端子との間に、第２主端子から保護用トランジスタ及び保護回路に電流が流れるのを阻止する極性で挿入された逆流防止用ダイオードを含んでいることを特徴とする。
【００１２】
この半導体装置によれば、第２主端子から第１主端子へ電流が流れるときに保護回路に電流が流れるのを阻止することができ、保護回路の誤動作を防止することができる。
【００１３】
本発明の第３の態様にかかる保護機能付き半導体装置は、それぞれ、電源と負荷との間に挿入され、第１主端子と第２主端子との間を通過する電流が、制御端子と第２主端子との間に印加される制御電圧に応じて制御される２つの半導体装置コンポーネントを有し、２つの半導体装置コンポーネントの第２主端子同士が共通接続され、かつ制御端子同士が共通接続されている。各半導体装置コンポーネントは、（ｉ）第１主端子と第２主端子との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の主トランジスタ、（ii）主トランジスタの制御電極と基準電極との間に挿入された、電圧駆動型の保護用トランジスタ、（iii）第１主端子と第２主端子との間に挿入され、異常を検出すると保護用トランジスタを介して、主トランジスタを保護する保護回路、（iv）第１主端子と保護回路との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の検出用トランジスタ、（ｖ）制御端子と検出用トランジスタの制御電極との接続点と、保護用トランジスタとの間に挿入されたインピーダンス素子、及び（vi）保護用トランジスタの基準電極と保護回路との接続点と、第２主端子との間に、第２主端子から保護用トランジスタ及び保護回路に電流が流れるのを阻止する極性で挿入された逆流防止用ダイオードを含んでいることを特徴とする。
【００１４】
この半導体装置によれば、双方向スイッチングを行う際に、保護回路の誤動作を防止することができる。また、第１主端子と第２主端子との間に挿入され、異常を検出すると保護用トランジスタを介して主トランジスタを保護する保護回路が、電源から、第１主端子及び検出用トランジスタを介して、電力が供給される。このため、従来のように、駆動回路から、保護回路及び主ＭＯＳＦＥＴの両方に電力を供給する必要がない。これにより、半導体装置は、微小なゲート駆動電流で動作することができる。また、主トランジスタの異常がなくなったときに、主トランジスタを保護していた保護機能が自動的に解除される。
【００１５】
本発明の第３の態様にかかる半導体装置においては、（ａ）入力信号により点灯・消灯する発光素子、及び（ｂ）発光素子に光結合され、起電力を発生する光起電力素子が設けられ、（ｃ）上記起電力が、制御端子と第２主端子との間に印加されるのが好ましい。この場合、入力端子と出力端子とを絶縁することができる。
【００１６】
本発明の第３の態様にかかる半導体装置においては、交流信号を整流して得た電圧が、制御端子と第２主端子との間に印加されるのも好ましい。この場合、入力端子と出力端子とを、直流的に絶縁することができる。
【００１７】
本発明の第１の態様にかかる半導体装置においては、（ａ）主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、一方電極と基準電極をなす他方電極との間が、他方電極と制御電極との電圧差によって駆動され、（ｂ）保護回路は、主トランジスタに熱的に結合された、半導体からなる負温度特性素子と、一方電極が保護用トランジスタの制御電極に接続され、他方電極が負温度特性素子の一端及び保護用トランジスタの他方電極に接続され、制御電極が負温度特性素子の他端に接続された電圧駆動型の保護回路用トランジスタとを含み、（ｃ）保護回路用トランジスタは、検出用トランジスタを介して電力が供給されるよう、第１主端子と第２主端子との間に挿入され、第１主端子と第２主端子との間の電位上昇に応じて両電極間が遮断されるように制御電極が接続されているのも好ましい。この場合、さらに保護用トランジスタ及び保護回路用トランジスタの各他方電極と、第２主端子との間に、第２主端子から保護用トランジスタ及び保護回路に電流が流れるのを阻止する極性で挿入された逆流防止用ダイオードを含んでいるのがより好ましい。ここで、主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、一方電極としてドレイン電極を有し、他方電極としてソース電極を有し、制御電極としてゲート電極を有するＭＯＳＦＥＴであってもよい。
【００１８】
本発明の第１の態様にかかる半導体装置においては、（ａ）検出用トランジスタが、２つ以上の検出用トランジスタコンポーネントで構成され、（ｂ）主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、一方電極と基準電極をなす他方電極との間が、他方電極と制御電極との電位差によって駆動され、（ｃ）保護回路は、主トランジスタに熱的に結合された、半導体からなる負温度特性素子と、一方電極が保護用トランジスタの制御電極に接続され、他方電極が負温度特性素子の一端及び保護用ＭＯＳＦＥＴの他方電極に接続され、制御電極が負温度特性素子の他端に接続された電圧駆動型の保護回路用トランジスタとを含み、（ｄ）保護回路用トランジスタは、検出用トランジスタコンポーネントのいずれかを介して電力が供給されるよう、第１主端子と第２主端子との間に挿入され、第１主端子と第２主端子との間の電位上昇に応じて両電極間が遮断されるよう制御電極が接続されているのも好ましい。この場合、保護用トランジスタ及び保護回路用トランジスタの各他方電極と第２主端子との間に、第２主端子から保護用トランジスタ及び保護回路に電流が流れるのを阻止する極性で挿入された逆流防止用ダイオードを含んでいるのがより好ましい。ここで、主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、一方電極としてドレイン電極を有し、他方電極としてソース電極を有し、制御電極としてゲート電極を有するＭＯＳＦＥＴであってもよい。
【００１９】
本発明の第１の態様にかかる半導体装置においては、（ａ）主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、ＭＯＳＦＥＴからなり、（ｂ）保護回路は、それぞれ一端が検出用トランジスタのソース電極に共通接続された第２、第３及び第４インピーダンス素子と、それぞれソース電極が第２主端子に共通接続された第１、第２及び第３ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴのドレイン電極とソース電極との間にドレイン電極側がアノードとなるように接続されかつ主ＭＯＳＦＥＴに熱的に結合されたダイオードアレイとを含み、（ｃ）第２インピーダンス素子の他端が第１ＭＯＳＦＥＴのドレイン電極に接続され、第３インピーダンス素子の他端が第２ＭＯＳＦＥＴのドレイン電極に接続され、第４インピーダンス素子の他端が第３ＭＯＳＦＥＴのドレイン電極に接続され、第１ＭＯＳＦＥＴのゲート電極が第２ＭＯＳＦＥＴのドレイン電極に接続され、第２ＭＯＳＦＥＴのゲート電極が第３ＭＯＳＦＥＴのドレイン電極に接続され、第３ＭＯＳＦＥＴのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのソース電極が主トランジスタのソース電極に接続され、保護用トランジスタのドレイン電極が主トランジスタのゲート電極に接続されているのも好ましい。この場合、ダイオードアレイの個々のダイオード及び各インピーダンス素子を、ＭＯＳＦＥＴのゲート電極材料を利用して形成すれば、ダイオードアレイ、各インピーダンス素子及び各ＭＯＳＦＥＴを、同一基板上に簡単なプロセスで形成することができる。
【００２０】
本発明の第２の態様にかかる半導体装置においては、（ａ）主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、ＭＯＳＦＥＴからなり、（ｂ）保護回路は、それぞれ一端が検出用トランジスタのソース電極に共通接続された第２、第３及び第４インピーダンス素子と、それぞれソース電極が逆流防止用ダイオードのアノードに共通接続された第１、第２及び第３ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴのドレイン電極と主トランジスタのソース電極との間にドレイン電極側がアノードとなるように接続されかつ主トランジスタに熱的に結合されたダイオードアレイとを含み、（ｃ）第２インピーダンス素子の他端が第１ＭＯＳＦＥＴのドレイン電極に接続され、第３インピーダンス素子の他端が第２ＭＯＳＦＥＴのドレイン電極に接続され、第４インピーダンス素子の他端が第３ＭＯＳＦＥＴのドレイン電極に接続され、第１ＭＯＳＦＥＴのゲート電極が第２ＭＯＳＦＥＴのドレイン電極に接続され、第２ＭＯＳＦＥＴのゲート電極が第３ＭＯＳＦＥＴのドレイン電極に接続され、第３ＭＯＳＦＥＴのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのソース電極が逆流防止用ダイオードを介して主トランジスタのソース電極に接続され、保護用トランジスタのドレイン電極が主トランジスタのゲート電極に接続されているのも好ましい。この場合、ダイオードアレイの個々のダイオード、逆流防止用ダイオード及び各インピーダンス素子を、ＭＯＳＦＥＴのゲート電極材料を利用して形成すれば、これらを同一基板上に簡単なプロセスで形成することができる。
【００２１】
本発明の第２の態様にかかる半導体装置においては、（ａ）検出用トランジスタが第１検出用トランジスタと第２検出用トランジスタとで構成され、（ｂ）主トランジスタ、第１検出用トランジスタ、第２検出用トランジスタ及び保護用トランジスタが、それぞれＭＯＳＦＥＴからなり、（ｃ）上記インピーダンス素子が第１インピーダンス素子とされ、（ｄ）保護回路は、それぞれ一端が第１検出用トランジスタのソース電極に共通接続された第２及び第３インピーダンス素子と、それぞれソース電極が主トランジスタのソース電極に共通接続された第１、第２ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴのドレイン電極とソース電極との間にドレイン電極側がアノードとなるように接続されかつ主トランジスタに熱的に結合されたダイオードアレイと、一端が第２検出用トランジスタのソース電極に接続され他端が主トランジスタのソース電極に接続された第４インピーダンス素子とを含み、（ｅ）第２インピーダンス素子の他端が第１ＭＯＳＦＥＴのドレイン電極に接続され、第３インピーダンス素子の他端が第２ＭＯＳＦＥＴのドレイン電極に接続され、第１ＭＯＳＦＥＴのゲート電極が第２ＭＯＳＦＥＴのドレイン電極に接続され、第２ＭＯＳＦＥＴのゲート電極が第２検出用トランジスタのソース電極に接続され、保護用トランジスタのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのソース電極が主トランジスタのソース電極と接続され、保護用トランジスタのドレイン電極が主トランジスタのゲート電極に接続され、第１検出用トランジスタのゲート電極が第１インピーダンス素子を介して主トランジスタのゲート電極に接続され、第２検出用トランジスタのゲート電極が主トランジスタのゲート電極に接続されているのも好ましい。この場合、ダイオードアレイの個々のダイオード及び各インピーダンス素子を、ＭＯＳＦＥＴのゲート電極材料を利用して形成すれば、これらを同一基板上に簡単なプロセスで形成することができる。
【００２２】
本発明の第２の態様にかかる半導体装置においては、（ａ）検出用トランジスタが第１検出用トランジスタと第２検出用トランジスタとで構成され、（ｂ）主トランジスタ、第１検出用トランジスタ、第２検出用トランジスタ及び保護用トランジスタが、それぞれＭＯＳＦＥＴからなり、（ｃ）上記インピーダンス素子が第１インピーダンス素子とされ、（ｄ）保護回路は、それぞれ一端が第１検出用トランジスタのソース電極に共通接続された第２、第３インピーダンス素子と、それぞれソース電極が逆流防止用ダイオードのアノードに共通接続された第１、第２ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴのドレイン電極と主トランジスタのソース電極との間にドレイン電極側がアノードとなるように接続されかつ主トランジスタに熱的に結合されたダイオードアレイと、一端が第２検出用トランジスタのソース電極に接続され他端が主トランジスタのソース電極に接続された第４インピーダンス素子とを含み、（ｅ）第２インピーダンス素子の他端が第１ＭＯＳＦＥＴのドレイン電極に接続され、第３インピーダンス素子の他端が第２ＭＯＳＦＥＴのドレイン電極に接続され、第１ＭＯＳＦＥＴのゲート電極が第２ＭＯＳＦＥＴのドレイン電極に接続され、第２ＭＯＳＦＥＴのゲート電極が第２検出用トランジスタのソース電極に接続され、保護用トランジスタのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのソース電極が逆流防止用ダイオードを介して主トランジスタのソース電極に接続され、保護用トランジスタのドレイン電極が主トランジスタのゲート電極に接続され、第１検出用トランジスタのゲート電極が第１インピーダンス素子を介して主トランジスタのゲート電極に接続され、第２検出用トランジスタのゲート電極が主トランジスタのゲート電極に接続されているのも好ましい。この場合、ダイオードアレイの個々のダイオード、逆流防止用ダイオード及び各インピーダンス素子を、ＭＯＳＦＥＴのゲート電極材料を利用して形成すれば、これらを同一基板上に簡単なプロセスで形成することができる。
【００２３】
本発明の第１又は第２の態様にかかる半導体装置においては、主トランジスタ、検出用トランジスタ、保護用トランジスタ、保護回路及びインピーダンス素子が同一基板上に形成されているのが好ましい。この場合、ディスクリート部品を組み合わせて構成する場合に比べて、半導体装置を小型化することができる。さらに、構成素子の特性を均一化することができる。また、主トランジスタ、検出用トランジスタ、保護用トランジスタを、それぞれＭＯＳＦＥＴにより形成する際に、インピーダンス素子をＭＯＳＦＥＴのゲート電極材料であるポリシリコンを用いて形成することができる。このため、半導体装置の製造プロセスを簡素化することができる。さらに、保護回路に、例えば温度検出用素子としてダイオードアレイを設ける際に、ダイオードアレイの個々のダイオードを、ＭＯＳＦＥＴのゲート電極材料であるポリシリコンを用いて形成することができる。
【００２４】
（発明を実施するための最良の形態）
本発明は、後記の詳細な説明及び添付の図面により、より十分に理解されるであろう。
本願は、日本国で出願された特願２０００−３００８９４号に基づくものであり、その内容はここに全面的に組み込まれている。
【００２５】
（実施形態１）
以下、本発明の実施の形態１を説明する。
図１に示すように、実施形態１にかかる保護機能付き半導体装置は、外部ドレイン端子Ｄと、外部ソース端子Ｓと、外部ゲート端子Ｇとを備えた３端子型の半導体装置である。この半導体装置は、電源と負荷との間に挿入されている。この半導体装置では、外部ドレイン端子Ｄと外部ソース端子Ｓとの間を通過する電流が、外部ゲート端子Ｇと外部ソース端子Ｓとの間に印加される制御電圧に応じて制御される。実施形態１では、外部ドレイン端子Ｄが第１の主端子を構成し、外部ソース端子Ｓが第２の主端子を構成し、外部ゲート端子Ｇが制御端子を構成している。
【００２６】
この半導体装置は、主ＭＯＳＦＥＴ１と、検出用ＭＯＳＦＥＴ２と、保護回路３と、第１インピーダンス素子４と、保護用ＭＯＳＦＥＴ５とを備えている。主ＭＯＳＦＥＴ１は、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に挿入され、制御電圧に応じてオン・オフする。保護用ＭＯＳＦＥＴ５は、主ＭＯＳＦＥＴ１のゲート電極（制御電極）とソース電極（基準電極）との間に挿入されている。保護回路３は、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に挿入され、異常を検出したときに、保護用ＭＯＳＦＥＴ５を介して、主ＭＯＳＦＥＴ１を保護する。検出用ＭＯＳＦＥＴ２は、外部ドレイン端子Ｄと保護回路３との間に挿入され、制御電圧に応じてオン・オフする。第１インピーダンス素子４は、抵抗体からなり、外部ゲート端子Ｇと検出用ＭＯＳＦＥＴ２のゲート電極（制御電極）との接続点と、保護用ＭＯＳＦＥＴ５との間に挿入されている。
【００２７】
ここで、保護回路３は、電源から、外部ドレイン端子Ｄと検出用ＭＯＳＦＥＴ２とを介して、電力が供給される。実施形態１では、主ＭＯＳＦＥＴ１が電圧駆動型の主トランジスタを構成し、検出用ＭＯＳＦＥＴ２が電圧駆動型の検出用トランジスタを構成し、保護用ＭＯＳＦＥＴ５が保護用トランジスタを構成している。
【００２８】
図２は、図１に示す回路をより具体的に示している。保護回路３は、ダイオードアレイ３１と、第２〜第４インピーダンス素子３２〜３４と、第１〜第３ＭＯＳＦＥＴ４４〜４６とを備えている。第２〜第４インピーダンス素子３２〜３４は、それぞれ、抵抗体からなり、一端が検出用ＭＯＳＦＥＴ２のソース電極に共通接続されている。第１〜第３ＭＯＳＦＥＴ４４〜４６は、それぞれ、そのソース電極が外部ソース端子Ｓに共通接続されている。なお、第１ＭＯＳＦＥＴ４４は、保護回路用のＭＯＳＦＥＴである。ダイオードアレイ３１は、第２ＭＯＳＦＥＴ４５のドレイン電極とソース電極との間に、ドレイン電極側がアノードとなるように挿入され、かつ主ＭＯＳＦＥＴ１に熱的に結合されている。
【００２９】
保護回路３において、第２インピーダンス素子３２の他端は、第１ＭＯＳＦＥＴ４４のドレイン電極に接続されている。第３インピーダンス素子３３の他端は、第２ＭＯＳＦＥＴ４５のドレイン電極に接続されている。第４インピーダンス素子３４の他端は、第３ＭＯＳＦＥＴ４６のドレイン電極に接続されている。第１ＭＯＳＦＥＴ４４のゲート電極は、第２ＭＯＳＦＥＴ４５のドレイン電極に接続されている。第２ＭＯＳＦＥＴ４５のゲート電極は、第３ＭＯＳＦＥＴ４６のドレイン電極に接続されている。第３ＭＯＳＦＥＴ４６のゲート電極は、第１ＭＯＳＦＥＴ４４のドレイン電極に接続されている。
【００３０】
保護用ＭＯＳＦＥＴ５のゲート電極（制御電極）は、第１ＭＯＳＦＥＴ４４のドレイン電極に接続されている。保護用ＭＯＳＦＥＴ５のソース電極（基準電極）は、主ＭＯＳＦＥＴ１のソース電極に接続されている。保護用ＭＯＳＦＥＴ５のドレイン電極は、主ＭＯＳＦＥＴ１のゲート電極に接続されている。
【００３１】
以下、実施形態１にかかる保護機能付き半導体装置の動作を説明する。外部ゲート端子Ｇと外部ソース端子Ｓとの間に制御電圧が印加されていないときは、主ＭＯＳＦＥＴ１及び検出用ＭＯＳＦＥＴ２は、両方ともオフ状態にあり、外部ドレイン端子Ｄと外部ソース端子Ｓとの間には電流は流れない。つまり、負荷電流は流れない。
【００３２】
これに対して、外部ゲート端子Ｇと外部ソース端子Ｓとの間に制御電圧が印加されているときは、主ＭＯＳＦＥＴ１及び検出用ＭＯＳＦＥＴ２のそれぞれのゲート電圧（ゲート電極とソース電極の間の電圧）がしきい値以上になると、主ＭＯＳＦＥＴ１及び検出用ＭＯＳＦＥＴ２はオンになる。これにより、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に、負荷電流が流れる。ここで、外部ゲート端子Ｇと外部ソース端子Ｓとの間への制御電圧の印加が停止されると、主ＭＯＳＦＥＴ１及び検出用ＭＯＳＦＥＴ２はオフになる。このとき、外部ドレイン端子Ｄと外部ソース端子Ｓとが遮断され、負荷電流は流れない。
【００３３】
保護回路３は、図２に示すように接続されたインピーダンス素子３２〜３４及びＭＯＳＦＥＴ４４〜４６を備えている。各インピーダンス素子３２〜３４の定数は、各ＭＯＳＦＥＴ４４〜４６の寄生容量を利用して、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に規定電圧以上の電圧が印加されたときに発振動作するように設定されている。したがって、保護回路３においては、外部ゲート端子Ｇと外部ソース端子Ｓとの間に制御電圧が印加されて主ＭＯＳＦＥＴ１及び検出用ＭＯＳＦＥＴ２がオンとなっているときに、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に規定電圧以上の電圧が印加され、各ＭＯＳＦＥＴ４４〜４６のゲート電圧がしきい値以上となるような電圧が検出用ＭＯＳＦＥＴ２のソース電極と外部ソース端子Ｓとの間に発生すると、各ＭＯＳＦＥＴ４４〜４６が発振動作を開始する。かくして、保護用ＭＯＳＦＥＴ５はオン・オフ動作する。
【００３４】
ここで、保護用ＭＯＳＦＥＴ５がオンのときは、主ＭＯＳＦＥＴ１のゲート電極とソース電極とが短絡され、主ＭＯＳＦＥＴ１がオフになる。他方、保護用ＭＯＳＦＥＴ５がオフのときは、主ＭＯＳＦＥＴ１がオンになる。要するに、主ＭＯＳＦＥＴ１及び検出用ＭＯＳＦＥＴ２がオンのときに、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に規定電圧以上の電圧が印加されると、保護回路３が保護用ＭＯＳＦＥＴ５を介して主ＭＯＳＦＥＴ１をオン・オフ動作させる。これにより、主ＭＯＳＦＥＴ１を流れる電流が制限され、主ＭＯＳＦＥＴ１が保護される。
【００３５】
また、保護回路３においては、ダイオードアレイ３１は主ＭＯＳＦＥＴ１に熱的に結合され、ダイオードアレイ３１を構成する個々のダイオードの順方向電圧は負の温度特性を有する。このため、主ＭＯＳＦＥＴ１が発熱してその温度が上昇すると、ダイオードアレイ３１の両端電圧が低下する。ここで、ダイオードアレイ３１の両端電圧が第１ＭＯＳＦＥＴ４４のしきい値電圧未満になると、第１ＭＯＳＦＥＴ４４はオフに維持される。これにより、保護用ＭＯＳＦＥＴ５がオンに維持され、主ＭＯＳＦＥＴ１のゲート電極とソース電極とが短絡されて主ＭＯＳＦＥＴ１がオフに維持される。
【００３６】
この場合、保護用ＭＯＳＦＥＴ５がオンであっても、外部ゲート端子Ｇと検出用ＭＯＳＦＥＴ２のゲート電極との接続点と、保護用ＭＯＳＦＥＴ５のドレイン電極との間に第１インピーダンス素子４が挿入されているので、検出用ＭＯＳＦＥＴ２はオンを維持する。ここで、主ＭＯＳＦＥＴ１がオフとなり、主ＭＯＳＦＥＴ１の温度が低下してダイオードアレイ３１の両端電圧が第２ＭＯＳＦＥＴ４５のしきい値電圧以上となると、各ＭＯＳＦＥＴ４４〜４６が発振動作を再開する。その結果、主ＭＯＳＦＥＴ１もオン・オフを繰り返す。
【００３７】
そして、外部ドレイン端子Ｄと外部ソース端子Ｓとの間の電圧が規定電圧より低くなると、保護回路３の動作は停止して主ＭＯＳＦＥＴ１はオンになる。なお、定常状態において主ＭＯＳＦＥＴ１及び検出用ＭＯＳＦＥＴ２の両方がオンのときは、検出用ＭＯＳＦＥＴ２を流れる電流は主ＭＯＳＦＥＴ１を流れる電流に比べて十分に小さい。したがって、検出用ＭＯＳＦＥＴ２に供給される電力は、主ＭＯＳＦＥＴ１に供給される電力に比べて十分に小さい。
【００３８】
要するに、保護回路３は、次の機能を有している。なお、実施形態１では、ダイオードアレイ３１は温度検出部を構成している。
【００３９】
（ａ）第１保護機能：主ＭＯＳＦＥＴ１がオンの状態で外部ドレイン端子Ｄと外部ソース端子Ｓとの間に規定電圧以上の電圧が印加されたとき（つまり、主ＭＯＳＦＥＴ１に過電流が流れたとき）に発振動作して保護用ＭＯＳＦＥＴ５をオン・オフさせることにより、主ＭＯＳＦＥＴ１をオン・オフさせて主ＭＯＳＦＥＴ１を保護する。
【００４０】
（ｂ）第２保護機能：ダイオードアレイ３１によって検出された温度が所定値（ダイオードアレイ３１の両端電圧が第１ＭＯＳＦＥＴ４４のしきい値電圧になるときの温度）に達したときに保護用ＭＯＳＦＥＴ５をオンに維持させることにより、主ＭＯＳＦＥＴ１をオフに維持させて主ＭＯＳＦＥＴ１を保護する。
【００４１】
（ｃ）復帰機能：検出された温度が所定値よりも低くなったとき（ダイオードアレイ３１の両端電圧が第１のＭＯＳＦＥＴ４４のしきい値電圧よりも低くなったとき）に、主ＭＯＳＦＥＴ１を保護する第２保護機能を自動的に解除する。
【００４２】
このように、実施形態１にかかる保護機能付き半導体装置では、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に挿入され、異常を検出すると保護用ＭＯＳＦＥＴ５を介して主ＭＯＳＦＥＴ１を保護する保護回路３には、電源から、外部ドレイン端子Ｄと検出用ＭＯＳＦＥＴ２とを介して電力が供給される。このため、図１１に示す従来の保護機能付き半導体装置のように、保護回路３’及び主ＭＯＳＦＥＴ１の両方に駆動回路から電力を供給する必要はない。したがって、実施形態１にかかる半導体装置は、微小なゲート駆動電流で動作することができ、また主ＭＯＳＦＥＴ１の異常がなくなったときに主ＭＯＳＦＥＴ１を保護する機能が自動的に解除される。
【００４３】
図３に示すように、実施形態１にかかる保護機能付き半導体装置では、主ＭＯＳＦＥＴ１と、検出用ＭＯＳＦＥＴ２と、保護回路３と、第１インピーダンス素子４と、保護用ＭＯＳＦＥＴ５とが１つのｎ形シリコン基板１０に形成されている。なお、図３では、保護用ＭＯＳＦＥＴ５、第２、第３ＭＯＳＦＥＴ４５、４６の図示は省略されているが、これらの構造は第１ＭＯＳＦＥＴ４４の構造と同様である。第１、第３、第４インピーダンス素子４、３３、３４の図示も省略されているが、これらの構造は第２インピーダンス素子３２の構造と同様である。また、ｎ形シリコン基板１０の裏面には、ドレイン電極（図示せず）が形成され、このドレイン電極は外部ドレイン端子Ｄに接続されている。
【００４４】
この半導体装置において、主ＭＯＳＦＥＴ１は、多数の小信号ＭＯＳＦＥＴが並列に接続されたものである。個々の小信号ＭＯＳＦＥＴにおいては、ｎ形シリコン基板１０に形成されたｐ形ウェル領域１１内に、ソース領域１２が形成されている。ゲート電極１３同士は共通接続され、かつソース電極１４が各ソース領域１２に共通接続されている。検出用ＭＯＳＦＥＴ２においては、ｎ形シリコン基板１０に形成されたｐ形ウェル領域２１内に、ソース領域２２が形成されている。ソース領域２２にはソース電極２４が接続され、ゲート電極２３は外部ゲート端子Ｇに接続されている。第１ＭＯＳＦＥＴ４４においては、ｎ形シリコン基板１０に形成されたｐ形ウェル領域５１内に、ドレイン領域５２とソース領域５３とが離間して形成されている。ドレイン領域５２上にドレイン電極５５が設けられ、ソース領域５３上にソース電極５６が設けられている。
【００４５】
主ＭＯＳＦＥＴ１、検出用ＭＯＳＦＥＴ２及び第１ＭＯＳＦＥＴ３２のそれぞれのゲート電極１３、２３、５３は、ポリシリコンで形成されている。第２インピーダンス素子３２は、ポリシリコン層３２ａと、該ポリシリコン層３２ａに設けられた１対の電極３２ｂ、３２ｃとで構成されている。ダイオードアレイ３１の個々のダイオードは、第１導電形（例えばｎ形）のポリシリコン層３１ａと、第２導電形（例えばｐ形）のポリシリコン層３１ｂと、ポリシリコン層３１ａに設けられた電極３１ｃと、ポリシリコン層３１ｂに設けられた電極３１ｄとで構成されている。
【００４６】
実施形態１では、主ＭＯＳＦＥＴ１と、検出用ＭＯＳＦＥＴ２と、保護用ＭＯＳＦＥＴ５と、保護回路３と、インピーダンス素子４とが同一基板上に形成されているので、該半導体装置は、ディスクリート部品を組み合わせて構成する場合に比べて小型化される。さらに、半導体装置を構成する素子の特性が均一化される（例えば、保護用ＭＯＳＦＥＴ５及び各ＭＯＳＦＥＴ４４〜４６の特性が均一化される）。また、第１インピーダンス素子４、ダイオードアレイ３１の個々のダイオード、保護回路３の各インピーダンス素子３２〜３４が、ＭＯＳＦＥＴのゲート電極材料であるポリシリコンで形成される。このため、図２に示す回路構成を備えた保護機能付き半導体装置は、一般的な半導体製造技術を用いて製造されることができ、プロセスが簡素化される。しかし、図２に示す回路構成を備えた保護機能付き半導体装置が、ディスクリート部品の組み合わせにより構成されてもよいことはもちろんである。
【００４７】
さらに、バイポーラトランジスタのような電流駆動型のトランジスタではなく、電圧駆動型のトランジスタであるから、１つの基板に構成することができる。主ＭＯＳＦＥＴ１の入力容量が大きくて保護回路３の発振に主ＭＯＳＦＥＴ１が追従できない場合、規定電圧以上の電圧が外部ドレイン端子Ｄと外部ソース端子Ｓとの間に印加されると、保護回路３は外部ドレイン端子Ｄと外部ソース端子Ｓとの間を流れる電流を制限するよう動作する。さらに、半導体装置が発熱して所定温度以上になるとオフ状態となり、所定温度未満になると自己復帰するよう動作する。
【００４８】
（実施形態２）
以下、本発明の実施形態２を説明する。
図４に示すように、実施形態２にかかる保護機能付き半導体装置は、外部ドレイン端子Ｄと、外部ソース端子Ｓと、外部ゲート端子Ｇとを備えた３端子型の半導体装置である。この半導体装置は、電源と負荷との間に挿入されている。この半導体装置においては、外部ドレイン端子Ｄと外部ソース端子Ｓとの間を通過する電流が、外部ゲート端子Ｇと外部ソース端子Ｓとの間に印加される制御電圧に応じて制御される。実施形態２では、外部ドレイン端子Ｄが第１主端子を構成し、外部ソース端子Ｓが第２主端子を構成し、外部ゲート端子Ｇが制御端子を構成している。
【００４９】
この半導体装置は、主ＭＯＳＦＥＴ１と、第１、第２検出用ＭＯＳＦＥＴ２ａ、２ｂと、保護回路３と、第１インピーダンス素子４と、保護用ＭＯＳＦＥＴ５とを備えている。主ＭＯＳＦＥＴ１は、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に挿入され、制御電圧に応じてオン・オフする。保護用ＭＯＳＦＥＴ５は、主ＭＯＳＦＥＴ１のゲート電極（制御電極）とソース電極（基準電極）との間に挿入されている。保護回路３は、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に挿入され、異常を検出すると保護用ＭＯＳＦＥＴ５を介して主ＭＯＳＦＥＴ１を保護する。第１、第２検出用ＭＯＳＦＥＴ２ａ、２ｂは、それぞれ、外部ドレイン端子Ｄと保護回路３との間に挿入され、制御電圧に応じてオン・オフする。第１インピーダンス素子４は、抵抗体からなり、外部ゲート端子Ｇと第１検出用ＭＯＳＦＥＴ２ａのゲート電極（制御電極）との接続点と、保護用ＭＯＳＦＥＴ５との間に挿入されている。
【００５０】
この半導体装置において、保護回路３は、電源から、外部ドレイン端子Ｄと検出用ＭＯＳＦＥＴ２ａ、２ｂとを介して、電力が供給される。実施形態２では、主ＭＯＳＦＥＴ１が電圧駆動型の主トランジスタを構成し、第１検出用ＭＯＳＦＥＴ２ａが電圧駆動型の第１検出用トランジスタを構成し、第２検出用ＭＯＳＦＥＴ２ｂが電圧駆動型の第２検出用トランジスタを構成し、保護用ＭＯＳＦＥＴ５が保護用トランジスタを構成している。
【００５１】
保護回路３は、ダイオードアレイ３１と、第２〜第４インピーダンス素子３２〜３４と、第１、第２ＭＯＳＦＥＴ４４、４５とを備えている。第２、第３インピーダンス素子３２、３３は、それぞれ、抵抗体からなり、一端が第１検出用ＭＯＳＦＥＴ２ａのソース電極に共通接続されている。第４インピーダンス素子３４は、抵抗体からなり、一端が第２検出用ＭＯＳＦＥＴ２ｂのソース電極に接続され、他端が主ＭＯＳＦＥＴ１のソース電極に接続されている。第１、第２ＭＯＳＦＥＴ４４、４５は、それぞれ、そのソース電極が主ＭＯＳＦＥＴ１のソース電極に共通接続されている。ダイオードアレイ３１は、第２ＭＯＳＦＥＴ４５のドレイン電極とソース電極との間に、ドレイン電極側がアノードとなるように接続され、かつ主ＭＯＳＦＥＴ１に熱的に結合されている。
【００５２】
保護回路３においては、第２インピーダンス素子３２の他端は、第１ＭＯＳＦＥＴ４４のドレイン電極に接続されている。第３インピーダンス素子３３の他端は、第２ＭＯＳＦＥＴ４５のドレイン電極に接続されている。第１ＭＯＳＦＥＴ４４のゲート電極は、第２ＭＯＳＦＥＴ４５のドレイン電極に接続されている。第２ＭＯＳＦＥＴ４５のゲート電極は、第２検出用ＭＯＳＦＥＴ２ｂのソース電極に接続されている。保護用ＭＯＳＦＥＴ５のゲート電極（制御電極）は、第１ＭＯＳＦＥＴ４４のドレイン電極に接続されている。保護用ＭＯＳＦＥＴ５のソース電極（基準電極）は、主ＭＯＳＦＥＴ１のソース電極に接続されている。保護用ＭＯＳＦＥＴ５のドレイン電極は、主ＭＯＳＦＥＴ１のゲート電極に接続されている。第１検出用ＭＯＳＦＥＴ２ａのゲート電極は、第１インピーダンス素子４を介して、主ＭＯＳＦＥＴ１のゲート電極に接続されている。第２検出用ＭＯＳＦＥＴ２ｂのゲート電極は、主ＭＯＳＦＥＴ１のゲート電極に接続されている。
【００５３】
以下、実施形態２にかかる保護機能付き半導体装置の動作を説明する。外部ゲート端子Ｇと外部ソース端子Ｓとの間に制御電圧が印加されていないときは、主ＭＯＳＦＥＴ１及び各検出用ＭＯＳＦＥＴ２ａ、２ｂは、いずれもオフであり、外部ドレイン端子Ｄと外部ソース端子Ｓとの間には電流は流れない。つまり、負荷電流は流れない。
【００５４】
これに対して、外部ゲート端子Ｇと外部ソース端子Ｓとの間に制御電圧が印加されているときは、主ＭＯＳＦＥＴ１及び各検出用ＭＯＳＦＥＴ２ａ、２ｂのそれぞれのゲート電圧（ゲート電極−ソース電極間電圧）がしきい値以上になると、主ＭＯＳＦＥＴ１及び各検出用ＭＯＳＦＥＴ２ａ、２ｂがオンになり、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に、負荷電流が流れる。ここで、外部ゲート端子Ｇと外部ソース端子Ｓとの間に制御電圧が印加されなくなると、主ＭＯＳＦＥＴ１及び各検出用ＭＯＳＦＥＴ２ａ、２ｂがオフになり、外部ドレイン端子Ｄと外部ソース端子Ｓとの間が遮断され、電流は流れない。
【００５５】
外部ゲート端子Ｇと外部ソース端子Ｓとの間に制御電圧が印加されて主ＭＯＳＦＥＴ１及び各検出用ＭＯＳＦＥＴ２ａ、２ｂがオンであるあるときに、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に規定電圧以上の電圧が印加され、保護用ＭＯＳＦＥＴ５及び第１ＭＯＳＦＥＴ４４のゲート電圧がしきい値を超えるような電圧が第１検出用ＭＯＳＦＥＴ２ａのソース電極と外部ソース端子Ｓとの間に発生すると、保護用ＭＯＳＦＥＴ５と第１ＭＯＳＦＥＴ４４と第２ＭＯＳＦＥＴ４５と第２検出用ＭＯＳＦＥＴ２ｂとが発振動作を開始する。ここで、保護用ＭＯＳＦＥＴ５がオンのときは、主ＭＯＳＦＥＴ１のゲート電極とソース電極とが短絡され、主ＭＯＳＦＥＴ１がオフになる。他方、保護用ＭＯＳＦＥＴ５がオフのときは、主ＭＯＳＦＥＴ１がオンになる。要するに、主ＭＯＳＦＥＴ１及び各検出用ＭＯＳＦＥＴ２ａ、２ｂがオンであるときに、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に規定電圧以上の電圧が印加されると、保護回路３が保護用ＭＯＳＦＥＴ５を介して、主ＭＯＳＦＥＴ１をオン・オフさせる。これにより、主ＭＯＳＦＥＴ１を流れる電流が制限され、主ＭＯＳＦＥＴ１が保護される。
【００５６】
保護回路３においては、ダイオードアレイ３１は主ＭＯＳＦＥＴ１に熱的に結合され、ダイオードアレイ３１を構成する個々のダイオードの順方向電圧は、負の温度特性を有する。このため、主ＭＯＳＦＥＴ１が発熱して温度が上昇すると、ダイオードアレイ３１の両端電圧が低下する。ここで、ダイオードアレイ３１の両端電圧が第１ＭＯＳＦＥＴ４４のしきい値電圧未満になると第１ＭＯＳＦＥＴ４４がオフ状態に維持される。その結果、保護用ＭＯＳＦＥＴ５がオンに維持されるので、主ＭＯＳＦＥＴ１のゲート電極とソース電極とが短絡され、主ＭＯＳＦＥＴ１がオフに維持される。この場合、保護用ＭＯＳＦＥＴ５がオンであっても、外部ゲート端子Ｇと第１検出用ＭＯＳＦＥＴ２ａのゲート電極との接続点と、保護用ＭＯＳＦＥＴ５のドレイン電極との間に第１インピーダンス素子４が挿入されているので、第１検出用ＭＯＳＦＥＴ２ａはオンを維持する。主ＭＯＳＦＥＴ１がオフとなったことにより主ＭＯＳＦＥＴ１の温度が低下し、ダイオードアレイ３１の両端電圧が第１ＭＯＳＦＥＴ４４のしきい値電圧以上になると、保護用ＭＯＳＦＥＴ５と第１ＭＯＳＦＥＴ４４と第２ＭＯＳＦＥＴ４５と第２検出用ＭＯＳＦＥＴ２ｂとが発振動作を再開する。その結果、主ＭＯＳＦＥＴ１は、オン・オフを繰り返す。
【００５７】
そして、外部ドレイン端子Ｄと外部ソース端子Ｓとの間の電圧が規定電圧よりも低くなれば、保護回路３の動作は停止し、主ＭＯＳＦＥＴ１はオンとなる。なお、定常状態において主ＭＯＳＦＥＴ１と各検出用ＭＯＳＦＥＴ２ａ、２ｂとがオンのときは、各検出用ＭＯＳＦＥＴ２ａ、２ｂを流れる電流は、主ＭＯＳＦＥＴ１を流れる電流に比べて十分に小さい。
【００５８】
要するに、保護回路３は、実施形態１における保護回路３と同様の第１保護機能と、第２保護機能と復帰機能とを有している。なお、実施形態２でも、ダイオードアレイ３１が温度検出部を構成している。
【００５９】
かくして、実施形態２にかかる保護機能付き半導体装置では、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に挿入され、異常を検出すると保護用ＭＯＳＦＥＴ５を介して主ＭＯＳＦＥＴ１を保護する保護回路３に、電源から、外部ドレイン端子Ｄと検出用ＭＯＳＦＥＴ２ａ、２ｂとを介して、電力が供給される。したがって、図１１に示す従来の保護機能付き半導体装置のように、保護回路３’と主ＭＯＳＦＥＴ１との両方に駆動回路から電力を供給する必要がない。このため、実施形態２にかかる半導体装置は、微小なゲート駆動電流で動作することができる。また、主ＭＯＳＦＥＴ１の異常がなくなったときに、主ＭＯＳＦＥＴ１を保護する保護回路３の機能が自動的に解除される。
なお、図示していないが、実施形態２にかかる保護機能付き半導体装置も、実施形態１の場合と同様に、同一基板上に形成される。
【００６０】
（実施形態３）
以下、本発明の実施形態３を説明する。
図５に示すように、実施形態３にかかる保護機能付き半導体装置の基本構成は実施形態１の場合とほぼ同様である。しかし、保護用ＭＯＳＦＥＴ５と保護回路３との接続点と、外部ソース端子Ｓとの間に、外部ソース端子Ｓから保護ＭＯＳＦＥＴ５及び保護回路３へ電流が流れるのを阻止する極性で挿入された逆流防止用ダイオード６を備えている。なお、実施形態１の場合と共通の構成要素には、同一の参照番号を付してその説明を省略する。また、動作も、実施形態１の場合と同様であるので、その説明を省略する。
【００６１】
図６に示すように、実施形態３にかかる保護機能付き半導体装置においては、保護用ＭＯＳＦＥＴ５及び第１〜第３ＭＯＳＦＥＴ４４〜４６のソース電極がそれぞれ共通接続され、逆流防止用ダイオード６のアノードに接続されている。逆流防止用ダイオード６のカソードは、外部ソース端子Ｓに接続されている。ダイオードアレイ３１においては、アノード側端子は第１ＭＯＳＦＥＴ４４のゲート電極に接続され、カソード側端子は主ＭＯＳＦＥＴ１のソース電極に接続されている。主ＭＯＳＦＥＴ１のソース電極は、外部ソース端子Ｓに接続されている。
【００６２】
図７に示すように、実施形態３にかかる保護機能付き半導体装置でも、実施形態１の場合とほぼ同様に、主ＭＯＳＦＥＴ１と、検出用ＭＯＳＦＥＴ２と、保護回路３と、第１インピーダンス素子４と、保護用ＭＯＳＦＥＴ５と、逆流防止用ダイオード６とが、１つのｎ形シリコン基板１０に形成されている。
【００６３】
図７では、保護用ＭＯＳＦＥＴ５、第２、第３ＭＯＳＦＥＴ４５、４６の図示を省略しているが、これらの構造は、第１ＭＯＳＦＥＴ３２の構造と同様である。第１、第３、第４インピーダンス素子４、３３、３４の図示も省略しているが、これらの構造は、第２インピーダンス素子３２の構造と同様である。また、ダイオードアレイ３１を構成する個々のダイオードの構造は、実施形態１（図３参照）の場合と同様である。ｎ形シリコン基板１０の裏面には、外部ドレイン電極（図示せず）が形成されている。図７において、実施形態１と共通の構成要素には、同一の参照番号を付している。
【００６４】
逆流防止用ダイオード６は、第１導電形（例えばｎ形）のポリシリコン層６１と、第２導電形（例えばｐ形）のポリシリコン層６２と、ポリシリコン層６１に設けられた電極６３と、ポリシリコン層６２に設けられた電極６４とで構成されている。
【００６５】
実施形態３では、逆流防止用ダイオード６が設けられているので、実施形態３にかかる保護機能付き半導体装置を２つ設けて外部ソース電極Ｓ同士を共通接続して使用する場合に、保護回路３の各ＭＯＳＦＥＴ４４〜４６の寄生バイポーラトランジスタが動作するのを防止することができる。図７中には、第１ＭＯＳＦＥＴ４４の寄生バイポーラトランジスタＴｒが模式的に示されている。
【００６６】
（実施形態４）
以下、本発明の実施形態４を説明する。
図８に示すように、実施形態４にかかる保護機能付き半導体装置の基本構成は実施形態２の場合とほぼ同様である。しかし、保護用ＭＯＳＦＥＴ５と保護回路３との接続点と、外部ソース端子Ｓとの間に、外部ソース端子Ｓから保護ＭＯＳＦＥＴ５及び保護回路３に電流が流れるのを阻止する極性で挿入された逆流防止用ダイオード６を備えている。なお、実施形態２と共通の構成要素には、同一の参照番号を付してその説明を省略する。また、動作も、実施形態２の場合と同様であるので、その説明を省略する。
【００６７】
図８から明らかなとおり、実施形態４にかかる保護機能付き半導体装置では、保護用ＭＯＳＦＥＴ５及び第１、第２ＭＯＳＦＥＴ４４、４５のソース電極がそれぞれ共通接続され、逆流防止用ダイオード６のアノードに接続されている。逆流防止用ダイオード６のカソードは、外部ソース端子Ｓに接続されている。ダイオードアレイ３１においては、アノード側端子は第１ＭＯＳＦＥＴ４４のゲート電極に接続され、カソード側端子は主ＭＯＳＦＥＴ１のソース電極に接続されている。主ＭＯＳＦＥＴ１のソース電極は、外部ソース端子Ｓに接続されている。
【００６８】
実施形態４にかかる保護機能付き半導体装置でも、実施形態２の場合と同様に、主ＭＯＳＦＥＴ１、各検出用ＭＯＳＦＥＴ２ａ、２ｂ、保護回路３、第１インピーダンス素子４、保護用ＭＯＳＦＥＴ５及び逆流防止用ダイオード６が、１つのｎ形シリコン基板に形成されている。
【００６９】
実施形態４では、逆流防止用ダイオード６が設けられているので、実施形態４にかかる保護機能付き半導体装置を２つ設けて外部ソース電極Ｓ同士を共通接続して使用する場合に、保護回路３の第１ＭＯＳＦＥＴ４４及び第２ＭＯＳＦＥＴ４５の寄生バイポーラトランジスタが動作するのを防止することができる。
【００７０】
（実施形態５）
以下、本発明の実施形態５を説明する。
図９に示すように、実施形態５にかかる保護機能付き半導体装置は、実施形態３にかかる保護機能付き半導体装置を２つ備えている。２つの半導体装置の外部ソース端子Ｓ同士は共通接続され、外部ゲート端子Ｇ同士は共通接続されている。なお、実施形態３と共通の構成要素には、同一の参照番号を付して、その説明を省略する。
【００７１】
これに加えて、実施形態５にかかる保護機能付き半導体装置は、入力端子Ｔ１と入力端子Ｔ２との間に印加される入力信号により、点灯・消灯する発光素子７と、発光素子７に光結合され光起電力を発生するフォトダイオードアレイよりなる光起電力素子８とを備えている。光起電力素子８の起電力は、外部ゲート端子Ｇと外部ソース端子Ｓとの間に印加される。さらに、光起電力素子８の両端子と外部ゲート端子Ｇ及び外部ソース端子Ｓとの間には、充放電回路９が設けられている。充放電回路９は、光起電力素子８に光起電力が発生したときに、光起電力素子８の光起電力が所定電圧に達すると、光起電力素子８の両端子間を高インピーダンス状態にする。このとき、光起電力素子８の光起電力が外部ゲート端子Ｇと外部ソース端子Ｓとの間に印加される。また、光起電力素子８の光起電力がなくなったときには、外部ゲート端子Ｇと外部ソース端子Ｓとの間の電圧が速やかに降下するよう、主ＭＯＳＦＥＴ１のゲート静電容量に蓄積された電荷の放電経路が形成される。
【００７２】
かくして、実施形態５にかかる保護機能付き半導体装置が、電源と負荷との間に挿入され、両外部ドレイン端子Ｄ、Ｄ間を通過する電流が双方向にスイッチングされる場合、逆流防止用ダイオード６が設けられているので、外部ソース端子Ｓから外部ドレイン端子Ｄに向かって電流が流れるようにしても、逆流防止用ダイオード６のアノードに接続された保護回路３や保護用ＭＯＳＦＥＴ５に電流が流れない。このため、保護回路３や保護用ＭＯＳＦＥＴ５が誤動作するのを防止することができる。各保護回路３、３に電源から電力が供給されるので、光起電力素子８による光起電力を利用した微小なゲート駆動電流で半導体装置を動作させることができる。また、発光素子７と光起電力素子８とが設けられているので、入力側と出力側との間を絶縁することができる。
【００７３】
（実施形態６）
以下、本発明の実施形態６を説明する。
図１０に示すように、実施形態６にかかる保護機能付き半導体装置は、実施形態３にかかる保護機能付き半導体装置を２つ備えている。２つの半導体装置の外部ソース端子Ｓ同士は共通接続され、外部ゲート端子Ｇ同士は共通接続されている。なお、実施形態３と共通の構成要素には、同一の参照番号を付してその説明を省略する。
【００７４】
さらに、実施形態６にかかる保護機能付き半導体装置は、入力端子Ｔ１と入力端子Ｔ２との間に印加される交流信号がコンデンサＣ１、Ｃ２を介して入力されダイオードＤ１〜Ｄ４からなる整流回路を備えている。整流回路により整流された電圧は、外部ゲート端子Ｇと外部ソース端子Ｓとの間に印加される。すなわち、入力端子Ｔ１に一端が接続されたコンデンサＣ１の他端と、入力端子Ｔ２に一端が接続されたコンデンサＣ２の他端との間に、整流回路の入力端子が接続されている。
【００７５】
また、整流回路の直流出力端子と外部ゲート端子Ｇ及び外部ソース端子Ｓとの間に、充放電回路９が設けられている。充放電回路９は、整流回路の直流出力電圧が所定電圧に達すると、整流回路の直流出力端子間を高インピーダンス状態にする。これにより、整流回路の直流出力電圧が、外部ゲート端子Ｇと外部ソース端子Ｓとの間に印加される。また、整流回路の直流出力電圧がなくなったときに、外部ゲート端子Ｇと外部ソース端子Ｓとの間の電圧が速やかに降下するように、主ＭＯＳＦＥＴ１のゲート静電容量に蓄積された電荷の放電経路が形成される。
【００７６】
かくして、実施形態６にかかる保護機能付き半導体装置が、電源と負荷との間に挿入され、両外部ドレイン端子Ｄ、Ｄ間を通過する電流が双方向にスイッチングされる場合、逆流防止用ダイオード６が設けられているので、外部ソース端子Ｓから外部ドレイン端子Ｄに向かって電流が流れるようにしても、逆流防止用ダイオード６のアノードに接続された保護回路３や保護用ＭＯＳＦＥＴ５に電流が流れない。このため、保護回路３や保護用ＭＯＳＦＥＴ５が誤動作するのを防止することができる。また、各保護回路３、３に電源から給電されるので、交流信号を整流して得た電圧を利用した微小なゲート駆動電流で半導体装置を動作させることができる。
【００７７】
なお、上記実施形態１〜６では、主トランジスタ、検出用トランジスタなどのトランジスタはＭＯＳＦＥＴで構成されている。しかし、これらのトランジスタはＭＯＳＦＥＴに限定されるものではなく、電圧駆動型のトランジスタであればどのようなものでもよい。例えば、ＭＯＳＦＥＴの代わりに、ＩＧＢＴなどのＭＯＳゲートデバイスを用いてもよい。
【００７８】
（産業上の利用の可能性）
以上のように、本発明にかかる保護機能付き半導体装置は、とくに微小なゲート駆動電力しか得られない半導体装置を過熱から保護するのに有用であり、パワーデバイス等に用いるのに適している。
【図面の簡単な説明】
【図１】 実施形態１にかかる保護機能付き半導体装置の概略の回路図である。
【図２】 図１に示す半導体装置の具体的な回路図である。
【図３】 図１に示す半導体装置の立面断面図である。
【図４】 実施形態２にかかる保護機能付き半導体装置の具体的な回路図である。
【図５】 実施形態３にかかる保護機能付き半導体装置の概略の回路図である。
【図６】 図５に示す半導体装置の具体的な回路図である。
【図７】 図５に示す半導体装置の立面断面図である。
【図８】 実施形態４にかかる保護機能付き半導体装置の具体的な回路図である。
【図９】 実施形態５にかかる保護機能付き半導体装置の概略の回路図である。
【図１０】 実施形態６にかかる保護機能付き半導体装置の概略の回路図である。
【図１１】 従来の保護機能付き半導体装置の回路図である。
【符号の説明】
Ｄ 外部ドレイン端子、Ｇ 外部ゲート端子、Ｓ 外部ソース端子、１ 主ＭＯＳＦＥＴ、２ 検出用ＭＯＳＦＥＴ、３ 保護回路、４ 第１インピーダンス素子、５ 保護用ＭＯＳＦＥＴ、３１ ダイオードアレイ、３２〜３４ 第２〜第４インピーダンス素子、４４〜４６ 第１〜第３ＭＯＳＦＥＴ。
（技術分野）
本発明は、微小なゲート駆動電流で動作することができ、かつ主トランジスタの異常がなくなったときに保護機能が自動的に解除される保護機能付き半導体装置に関するものである。
【０００２】
（背景技術）
例えば、図１１に示すような回路構成を有する保護機能付き半導体装置は、従来、知られている。図１１に示す保護機能付き半導体装置は、外部ドレイン端子（第１主端子）Ｄと、外部ソース端子（第２主端子）Ｓと、外部ゲート端子（制御端子）Ｇとを備えた３端子型の半導体装置である。この半導体装置は、電源と負荷との間に挿入される。この半導体装置では、外部ドレイン端子Ｄと外部ソース端子Ｓとの間を通過する電流が、外部ゲート端子Ｇと外部ソース端子Ｓとの間に印加される制御電圧に応じて制御される。
【０００３】
図１１に示す半導体装置は、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に挿入され制御電圧に応じてオン・オフする主ＭＯＳＦＥＴ１と、主ＭＯＳＦＥＴ１を保護する保護回路３’とを備えている。ここで、保護回路３’は、主ＭＯＳＦＥＴ１のゲート電極とソース電極との間に挿入された保護用ＭＯＳＦＥＴ５’と、主ＭＯＳＦＥＴ１に熱的に結合された温度検出部であるダイオードアレイ３１と、ゲート電極とソース電極との間にダイオードアレイ３１が挿入されたＭＯＳＦＥＴ３５と、ドレイン電極とゲート電極とが互いに接続されたＭＯＳＦＥＴ３７、３８と、ＭＯＳＦＥＴ３７のドレイン電極とソース電極との間に挿入されゲート電極がＭＯＳＦＥＴ３５のドレイン電極に接続されたＭＯＳＦＥＴ３６とを備えている。この回路構成によれば、ダイオードアレイ３１によって検出された温度が所定値以上になると、主ＭＯＳＦＥＴ１が遮断され、外部ゲート端子Ｇへの入力がリセットされるまで主ＭＯＳＦＥＴ１の遮断状態が保持される。すなわち、ダイオードアレイ３１によって検出された温度が所定値以上になると、ＭＯＳＦＥＴ３５のゲート電圧がしきい値電圧よりも低くなる。これにより、ＭＯＳＦＥＴ３５がオフとなり、ＭＯＳＦＥＴ３６がオンとなり、ＭＯＳＦＥＴ３７、３８がオフとなる。その結果、保護用ＭＯＳＦＥＴ５’がオンとなり、主ＭＯＳＦＥＴ１のゲート電極とソース電極との間が短絡し、主ＭＯＳＦＥＴ１はオフとなる。
【０００４】
上記従来の保護機能付き半導体装置は、保護回路３’が主ＭＯＳＦＥＴ１のゲート電極に印加する電圧を電源として動作する。したがって、保護回路３’と主ＭＯＳＦＥＴ１との両方に電力を供給する必要がある。この場合、例えば最小でも０.１ｍＡのゲート駆動電流を流すことができる駆動回路が必要である。このため、微小なゲート駆動電流しか得られない光起電力素子の起電力を用いたドライブや、コンデンサを介して伝達される交流信号を整流して得られる電力によるドライブは難しいといった不具合がある。
【０００５】
また、上記従来の保護機能付き半導体装置では、過熱時に、ダイオードアレイ３１によって検出される温度が所定値以上になると、主ＭＯＳＦＥＴ１が遮断される。この主ＭＯＳＦＥＴ１の遮断状態は、外部ゲート端子Ｇへの入力がリセットされるまで継続される。したがって、再起動（復帰）する際には、外部ゲート端子Ｇに印加する制御電圧を０Ｖにリセットする必要がある。
【０００６】
なお、図１１に示す保護機能付き半導体装置を２つ設け、外部ソース電極Ｓ同士を共通接続するとともに、外部ゲート端子Ｇ同士を共通接続して、双方向にスイッチングを行うことも可能である。しかし、この場合、外部ソース電極Ｓから外部ドレイン電極Ｄに向かって電流が流れるときに、保護回路３’の保護用ＭＯＳＦＥＴ５’が誤動作するおそれがある。
【０００７】
（発明の開示）
本発明は上記従来の問題を解決するためになされたものであって、微小なゲート駆動電流で動作することができ、かつ主トランジスタの異常がなくなったときに保護機能が自動的に解除される保護機能付き半導体装置を提供することを目的とする。
【０００８】
本発明の第１の態様にかかる、電源と負荷との間に挿入され、第１主端子と第２主端子との間を通過する電流が、制御端子と第２主端子との間に印加される制御電圧に応じて制御される保護機能付き半導体装置は、（ｉ）第１主端子と第２主端子との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の主トランジスタ、（ii）主トランジスタの制御電極と基準電極との間に挿入された、電圧駆動型の保護用トランジスタ、（iii）第１主端子と第２主端子との間に挿入され、異常を検出すると保護用トランジスタを介して、主トランジスタを保護する保護回路、（iv）第１主端子と保護回路との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の検出用トランジスタ、及び（ｖ）制御端子と検出用トランジスタの制御電極との接続点と、保護用トランジスタとの間に挿入されたインピーダンス素子とを含み、（vi）保護回路は、上記電源から、第１主端子及び検出用トランジスタを介して電力が供給されることを特徴とする。
【０００９】
この半導体装置によれば、第１主端子と第２主端子との間に挿入され、異常を検出すると保護用トランジスタを介して主トランジスタを保護する保護回路に、電源から、第１主端子及び検出用トランジスタを介して電力が供給される。このため、従来のように、駆動回路から、保護回路及び主ＭＯＳＦＥＴの両方に電力を供給する必要がない。これにより、半導体装置は、微小なゲート駆動電流で動作することができる。また、主トランジスタの異常がなくなったときに、主トランジスタを保護していた保護機能が自動的に解除される。
【００１０】
さらに、バイポーラトランジスタのような電流駆動型のトランジスタではなく、電圧駆動型のトランジスタであるから、１つの基板に構成することができる。
【００１１】
本発明の第２の態様にかかる保護機能付き半導体装置は、上記第１の態様にかかる半導体装置において、保護用トランジスタの基準電極と保護回路との接続点と、第２主端子との間に、第２主端子から保護用トランジスタ及び保護回路に電流が流れるのを阻止する極性で挿入された逆流防止用ダイオードを含んでいることを特徴とする。
【００１２】
この半導体装置によれば、第２主端子から第１主端子へ電流が流れるときに保護回路に電流が流れるのを阻止することができ、保護回路の誤動作を防止することができる。
【００１３】
本発明の第３の態様にかかる保護機能付き半導体装置は、それぞれ、電源と負荷との間に挿入され、第１主端子と第２主端子との間を通過する電流が、制御端子と第２主端子との間に印加される制御電圧に応じて制御される２つの半導体装置コンポーネントを有し、２つの半導体装置コンポーネントの第２主端子同士が共通接続され、かつ制御端子同士が共通接続されている。各半導体装置コンポーネントは、（ｉ）第１主端子と第２主端子との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の主トランジスタ、（ii）主トランジスタの制御電極と基準電極との間に挿入された、電圧駆動型の保護用トランジスタ、（iii）第１主端子と第２主端子との間に挿入され、異常を検出すると保護用トランジスタを介して、主トランジスタを保護する保護回路、（iv）第１主端子と保護回路との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の検出用トランジスタ、（ｖ）制御端子と検出用トランジスタの制御電極との接続点と、保護用トランジスタとの間に挿入されたインピーダンス素子、及び（vi）保護用トランジスタの基準電極と保護回路との接続点と、第２主端子との間に、第２主端子から保護用トランジスタ及び保護回路に電流が流れるのを阻止する極性で挿入された逆流防止用ダイオードを含んでいることを特徴とする。
【００１４】
この半導体装置によれば、双方向スイッチングを行う際に、保護回路の誤動作を防止することができる。また、第１主端子と第２主端子との間に挿入され、異常を検出すると保護用トランジスタを介して主トランジスタを保護する保護回路が、電源から、第１主端子及び検出用トランジスタを介して、電力が供給される。このため、従来のように、駆動回路から、保護回路及び主ＭＯＳＦＥＴの両方に電力を供給する必要がない。これにより、半導体装置は、微小なゲート駆動電流で動作することができる。また、主トランジスタの異常がなくなったときに、主トランジスタを保護していた保護機能が自動的に解除される。
【００１５】
本発明の第３の態様にかかる半導体装置においては、（ａ）入力信号により点灯・消灯する発光素子、及び（ｂ）発光素子に光結合され、起電力を発生する光起電力素子が設けられ、（ｃ）上記起電力が、制御端子と第２主端子との間に印加されるのが好ましい。この場合、入力端子と出力端子とを絶縁することができる。
【００１６】
本発明の第３の態様にかかる半導体装置においては、交流信号を整流して得た電圧が、制御端子と第２主端子との間に印加されるのも好ましい。この場合、入力端子と出力端子とを、直流的に絶縁することができる。
【００１７】
本発明の第１の態様にかかる半導体装置においては、（ａ）主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、一方電極と基準電極をなす他方電極との間が、他方電極と制御電極との電圧差によって駆動され、（ｂ）保護回路は、主トランジスタに熱的に結合された、半導体からなる負温度特性素子と、一方電極が保護用トランジスタの制御電極に接続され、他方電極が負温度特性素子の一端及び保護用トランジスタの他方電極に接続され、制御電極が負温度特性素子の他端に接続された電圧駆動型の保護回路用トランジスタとを含み、（ｃ）保護回路用トランジスタは、検出用トランジスタを介して電力が供給されるよう、第１主端子と第２主端子との間に挿入され、第１主端子と第２主端子との間の電位上昇に応じて両電極間が遮断されるように制御電極が接続されているのも好ましい。この場合、さらに保護用トランジスタ及び保護回路用トランジスタの各他方電極と、第２主端子との間に、第２主端子から保護用トランジスタ及び保護回路に電流が流れるのを阻止する極性で挿入された逆流防止用ダイオードを含んでいるのがより好ましい。ここで、主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、一方電極としてドレイン電極を有し、他方電極としてソース電極を有し、制御電極としてゲート電極を有するＭＯＳＦＥＴであってもよい。
【００１８】
本発明の第１の態様にかかる半導体装置においては、（ａ）検出用トランジスタが、２つ以上の検出用トランジスタコンポーネントで構成され、（ｂ）主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、一方電極と基準電極をなす他方電極との間が、他方電極と制御電極との電位差によって駆動され、（ｃ）保護回路は、主トランジスタに熱的に結合された、半導体からなる負温度特性素子と、一方電極が保護用トランジスタの制御電極に接続され、他方電極が負温度特性素子の一端及び保護用ＭＯＳＦＥＴの他方電極に接続され、制御電極が負温度特性素子の他端に接続された電圧駆動型の保護回路用トランジスタとを含み、（ｄ）保護回路用トランジスタは、検出用トランジスタコンポーネントのいずれかを介して電力が供給されるよう、第１主端子と第２主端子との間に挿入され、第１主端子と第２主端子との間の電位上昇に応じて両電極間が遮断されるよう制御電極が接続されているのも好ましい。この場合、保護用トランジスタ及び保護回路用トランジスタの各他方電極と第２主端子との間に、第２主端子から保護用トランジスタ及び保護回路に電流が流れるのを阻止する極性で挿入された逆流防止用ダイオードを含んでいるのがより好ましい。ここで、主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、一方電極としてドレイン電極を有し、他方電極としてソース電極を有し、制御電極としてゲート電極を有するＭＯＳＦＥＴであってもよい。
【００１９】
本発明の第１の態様にかかる半導体装置においては、（ａ）主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、ＭＯＳＦＥＴからなり、（ｂ）保護回路は、それぞれ一端が検出用トランジスタのソース電極に共通接続された第２、第３及び第４インピーダンス素子と、それぞれソース電極が第２主端子に共通接続された第１、第２及び第３ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴのドレイン電極とソース電極との間にドレイン電極側がアノードとなるように接続されかつ主ＭＯＳＦＥＴに熱的に結合されたダイオードアレイとを含み、（ｃ）第２インピーダンス素子の他端が第１ＭＯＳＦＥＴのドレイン電極に接続され、第３インピーダンス素子の他端が第２ＭＯＳＦＥＴのドレイン電極に接続され、第４インピーダンス素子の他端が第３ＭＯＳＦＥＴのドレイン電極に接続され、第１ＭＯＳＦＥＴのゲート電極が第２ＭＯＳＦＥＴのドレイン電極に接続され、第２ＭＯＳＦＥＴのゲート電極が第３ＭＯＳＦＥＴのドレイン電極に接続され、第３ＭＯＳＦＥＴのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのソース電極が主トランジスタのソース電極に接続され、保護用トランジスタのドレイン電極が主トランジスタのゲート電極に接続されているのも好ましい。この場合、ダイオードアレイの個々のダイオード及び各インピーダンス素子を、ＭＯＳＦＥＴのゲート電極材料を利用して形成すれば、ダイオードアレイ、各インピーダンス素子及び各ＭＯＳＦＥＴを、同一基板上に簡単なプロセスで形成することができる。
【００２０】
本発明の第２の態様にかかる半導体装置においては、（ａ）主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、ＭＯＳＦＥＴからなり、（ｂ）保護回路は、それぞれ一端が検出用トランジスタのソース電極に共通接続された第２、第３及び第４インピーダンス素子と、それぞれソース電極が逆流防止用ダイオードのアノードに共通接続された第１、第２及び第３ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴのドレイン電極と主トランジスタのソース電極との間にドレイン電極側がアノードとなるように接続されかつ主トランジスタに熱的に結合されたダイオードアレイとを含み、（ｃ）第２インピーダンス素子の他端が第１ＭＯＳＦＥＴのドレイン電極に接続され、第３インピーダンス素子の他端が第２ＭＯＳＦＥＴのドレイン電極に接続され、第４インピーダンス素子の他端が第３ＭＯＳＦＥＴのドレイン電極に接続され、第１ＭＯＳＦＥＴのゲート電極が第２ＭＯＳＦＥＴのドレイン電極に接続され、第２ＭＯＳＦＥＴのゲート電極が第３ＭＯＳＦＥＴのドレイン電極に接続され、第３ＭＯＳＦＥＴのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのソース電極が逆流防止用ダイオードを介して主トランジスタのソース電極に接続され、保護用トランジスタのドレイン電極が主トランジスタのゲート電極に接続されているのも好ましい。この場合、ダイオードアレイの個々のダイオード、逆流防止用ダイオード及び各インピーダンス素子を、ＭＯＳＦＥＴのゲート電極材料を利用して形成すれば、これらを同一基板上に簡単なプロセスで形成することができる。
【００２１】
本発明の第２の態様にかかる半導体装置においては、（ａ）検出用トランジスタが第１検出用トランジスタと第２検出用トランジスタとで構成され、（ｂ）主トランジスタ、第１検出用トランジスタ、第２検出用トランジスタ及び保護用トランジスタが、それぞれＭＯＳＦＥＴからなり、（ｃ）上記インピーダンス素子が第１インピーダンス素子とされ、（ｄ）保護回路は、それぞれ一端が第１検出用トランジスタのソース電極に共通接続された第２及び第３インピーダンス素子と、それぞれソース電極が主トランジスタのソース電極に共通接続された第１、第２ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴのドレイン電極とソース電極との間にドレイン電極側がアノードとなるように接続されかつ主トランジスタに熱的に結合されたダイオードアレイと、一端が第２検出用トランジスタのソース電極に接続され他端が主トランジスタのソース電極に接続された第４インピーダンス素子とを含み、（ｅ）第２インピーダンス素子の他端が第１ＭＯＳＦＥＴのドレイン電極に接続され、第３インピーダンス素子の他端が第２ＭＯＳＦＥＴのドレイン電極に接続され、第１ＭＯＳＦＥＴのゲート電極が第２ＭＯＳＦＥＴのドレイン電極に接続され、第２ＭＯＳＦＥＴのゲート電極が第２検出用トランジスタのソース電極に接続され、保護用トランジスタのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのソース電極が主トランジスタのソース電極と接続され、保護用トランジスタのドレイン電極が主トランジスタのゲート電極に接続され、第１検出用トランジスタのゲート電極が第１インピーダンス素子を介して主トランジスタのゲート電極に接続され、第２検出用トランジスタのゲート電極が主トランジスタのゲート電極に接続されているのも好ましい。この場合、ダイオードアレイの個々のダイオード及び各インピーダンス素子を、ＭＯＳＦＥＴのゲート電極材料を利用して形成すれば、これらを同一基板上に簡単なプロセスで形成することができる。
【００２２】
本発明の第２の態様にかかる半導体装置においては、（ａ）検出用トランジスタが第１検出用トランジスタと第２検出用トランジスタとで構成され、（ｂ）主トランジスタ、第１検出用トランジスタ、第２検出用トランジスタ及び保護用トランジスタが、それぞれＭＯＳＦＥＴからなり、（ｃ）上記インピーダンス素子が第１インピーダンス素子とされ、（ｄ）保護回路は、それぞれ一端が第１検出用トランジスタのソース電極に共通接続された第２、第３インピーダンス素子と、それぞれソース電極が逆流防止用ダイオードのアノードに共通接続された第１、第２ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴのドレイン電極と主トランジスタのソース電極との間にドレイン電極側がアノードとなるように接続されかつ主トランジスタに熱的に結合されたダイオードアレイと、一端が第２検出用トランジスタのソース電極に接続され他端が主トランジスタのソース電極に接続された第４インピーダンス素子とを含み、（ｅ）第２インピーダンス素子の他端が第１ＭＯＳＦＥＴのドレイン電極に接続され、第３インピーダンス素子の他端が第２ＭＯＳＦＥＴのドレイン電極に接続され、第１ＭＯＳＦＥＴのゲート電極が第２ＭＯＳＦＥＴのドレイン電極に接続され、第２ＭＯＳＦＥＴのゲート電極が第２検出用トランジスタのソース電極に接続され、保護用トランジスタのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのソース電極が逆流防止用ダイオードを介して主トランジスタのソース電極に接続され、保護用トランジスタのドレイン電極が主トランジスタのゲート電極に接続され、第１検出用トランジスタのゲート電極が第１インピーダンス素子を介して主トランジスタのゲート電極に接続され、第２検出用トランジスタのゲート電極が主トランジスタのゲート電極に接続されているのも好ましい。この場合、ダイオードアレイの個々のダイオード、逆流防止用ダイオード及び各インピーダンス素子を、ＭＯＳＦＥＴのゲート電極材料を利用して形成すれば、これらを同一基板上に簡単なプロセスで形成することができる。
【００２３】
本発明の第１又は第２の態様にかかる半導体装置においては、主トランジスタ、検出用トランジスタ、保護用トランジスタ、保護回路及びインピーダンス素子が同一基板上に形成されているのが好ましい。この場合、ディスクリート部品を組み合わせて構成する場合に比べて、半導体装置を小型化することができる。さらに、構成素子の特性を均一化することができる。また、主トランジスタ、検出用トランジスタ、保護用トランジスタを、それぞれＭＯＳＦＥＴにより形成する際に、インピーダンス素子をＭＯＳＦＥＴのゲート電極材料であるポリシリコンを用いて形成することができる。このため、半導体装置の製造プロセスを簡素化することができる。さらに、保護回路に、例えば温度検出用素子としてダイオードアレイを設ける際に、ダイオードアレイの個々のダイオードを、ＭＯＳＦＥＴのゲート電極材料であるポリシリコンを用いて形成することができる。
【００２４】
（発明を実施するための最良の形態）
本発明は、後記の詳細な説明及び添付の図面により、より十分に理解されるであろう。
本願は、日本国で出願された特願２０００−３００８９４号に基づくものであり、その内容はここに全面的に組み込まれている。
【００２５】
（実施形態１）
以下、本発明の実施の形態１を説明する。
図１に示すように、実施形態１にかかる保護機能付き半導体装置は、外部ドレイン端子Ｄと、外部ソース端子Ｓと、外部ゲート端子Ｇとを備えた３端子型の半導体装置である。この半導体装置は、電源と負荷との間に挿入されている。この半導体装置では、外部ドレイン端子Ｄと外部ソース端子Ｓとの間を通過する電流が、外部ゲート端子Ｇと外部ソース端子Ｓとの間に印加される制御電圧に応じて制御される。実施形態１では、外部ドレイン端子Ｄが第１の主端子を構成し、外部ソース端子Ｓが第２の主端子を構成し、外部ゲート端子Ｇが制御端子を構成している。
【００２６】
この半導体装置は、主ＭＯＳＦＥＴ１と、検出用ＭＯＳＦＥＴ２と、保護回路３と、第１インピーダンス素子４と、保護用ＭＯＳＦＥＴ５とを備えている。主ＭＯＳＦＥＴ１は、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に挿入され、制御電圧に応じてオン・オフする。保護用ＭＯＳＦＥＴ５は、主ＭＯＳＦＥＴ１のゲート電極（制御電極）とソース電極（基準電極）との間に挿入されている。保護回路３は、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に挿入され、異常を検出したときに、保護用ＭＯＳＦＥＴ５を介して、主ＭＯＳＦＥＴ１を保護する。検出用ＭＯＳＦＥＴ２は、外部ドレイン端子Ｄと保護回路３との間に挿入され、制御電圧に応じてオン・オフする。第１インピーダンス素子４は、抵抗体からなり、外部ゲート端子Ｇと検出用ＭＯＳＦＥＴ２のゲート電極（制御電極）との接続点と、保護用ＭＯＳＦＥＴ５との間に挿入されている。
【００２７】
ここで、保護回路３は、電源から、外部ドレイン端子Ｄと検出用ＭＯＳＦＥＴ２とを介して、電力が供給される。実施形態１では、主ＭＯＳＦＥＴ１が電圧駆動型の主トランジスタを構成し、検出用ＭＯＳＦＥＴ２が電圧駆動型の検出用トランジスタを構成し、保護用ＭＯＳＦＥＴ５が保護用トランジスタを構成している。
【００２８】
図２は、図１に示す回路をより具体的に示している。保護回路３は、ダイオードアレイ３１と、第２〜第４インピーダンス素子３２〜３４と、第１〜第３ＭＯＳＦＥＴ４４〜４６とを備えている。第２〜第４インピーダンス素子３２〜３４は、それぞれ、抵抗体からなり、一端が検出用ＭＯＳＦＥＴ２のソース電極に共通接続されている。第１〜第３ＭＯＳＦＥＴ４４〜４６は、それぞれ、そのソース電極が外部ソース端子Ｓに共通接続されている。なお、第１ＭＯＳＦＥＴ４４は、保護回路用のＭＯＳＦＥＴである。ダイオードアレイ３１は、第２ＭＯＳＦＥＴ４５のドレイン電極とソース電極との間に、ドレイン電極側がアノードとなるように挿入され、かつ主ＭＯＳＦＥＴ１に熱的に結合されている。
【００２９】
保護回路３において、第２インピーダンス素子３２の他端は、第１ＭＯＳＦＥＴ４４のドレイン電極に接続されている。第３インピーダンス素子３３の他端は、第２ＭＯＳＦＥＴ４５のドレイン電極に接続されている。第４インピーダンス素子３４の他端は、第３ＭＯＳＦＥＴ４６のドレイン電極に接続されている。第１ＭＯＳＦＥＴ４４のゲート電極は、第２ＭＯＳＦＥＴ４５のドレイン電極に接続されている。第２ＭＯＳＦＥＴ４５のゲート電極は、第３ＭＯＳＦＥＴ４６のドレイン電極に接続されている。第３ＭＯＳＦＥＴ４６のゲート電極は、第１ＭＯＳＦＥＴ４４のドレイン電極に接続されている。
【００３０】
保護用ＭＯＳＦＥＴ５のゲート電極（制御電極）は、第１ＭＯＳＦＥＴ４４のドレイン電極に接続されている。保護用ＭＯＳＦＥＴ５のソース電極（基準電極）は、主ＭＯＳＦＥＴ１のソース電極に接続されている。保護用ＭＯＳＦＥＴ５のドレイン電極は、主ＭＯＳＦＥＴ１のゲート電極に接続されている。
【００３１】
以下、実施形態１にかかる保護機能付き半導体装置の動作を説明する。外部ゲート端子Ｇと外部ソース端子Ｓとの間に制御電圧が印加されていないときは、主ＭＯＳＦＥＴ１及び検出用ＭＯＳＦＥＴ２は、両方ともオフ状態にあり、外部ドレイン端子Ｄと外部ソース端子Ｓとの間には電流は流れない。つまり、負荷電流は流れない。
【００３２】
これに対して、外部ゲート端子Ｇと外部ソース端子Ｓとの間に制御電圧が印加されているときは、主ＭＯＳＦＥＴ１及び検出用ＭＯＳＦＥＴ２のそれぞれのゲート電圧（ゲート電極とソース電極の間の電圧）がしきい値以上になると、主ＭＯＳＦＥＴ１及び検出用ＭＯＳＦＥＴ２はオンになる。これにより、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に、負荷電流が流れる。ここで、外部ゲート端子Ｇと外部ソース端子Ｓとの間への制御電圧の印加が停止されると、主ＭＯＳＦＥＴ１及び検出用ＭＯＳＦＥＴ２はオフになる。このとき、外部ドレイン端子Ｄと外部ソース端子Ｓとが遮断され、負荷電流は流れない。
【００３３】
保護回路３は、図２に示すように接続されたインピーダンス素子３２〜３４及びＭＯＳＦＥＴ４４〜４６を備えている。各インピーダンス素子３２〜３４の定数は、各ＭＯＳＦＥＴ４４〜４６の寄生容量を利用して、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に規定電圧以上の電圧が印加されたときに発振動作するように設定されている。したがって、保護回路３においては、外部ゲート端子Ｇと外部ソース端子Ｓとの間に制御電圧が印加されて主ＭＯＳＦＥＴ１及び検出用ＭＯＳＦＥＴ２がオンとなっているときに、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に規定電圧以上の電圧が印加され、各ＭＯＳＦＥＴ４４〜４６のゲート電圧がしきい値以上となるような電圧が検出用ＭＯＳＦＥＴ２のソース電極と外部ソース端子Ｓとの間に発生すると、各ＭＯＳＦＥＴ４４〜４６が発振動作を開始する。かくして、保護用ＭＯＳＦＥＴ５はオン・オフ動作する。
【００３４】
ここで、保護用ＭＯＳＦＥＴ５がオンのときは、主ＭＯＳＦＥＴ１のゲート電極とソース電極とが短絡され、主ＭＯＳＦＥＴ１がオフになる。他方、保護用ＭＯＳＦＥＴ５がオフのときは、主ＭＯＳＦＥＴ１がオンになる。要するに、主ＭＯＳＦＥＴ１及び検出用ＭＯＳＦＥＴ２がオンのときに、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に規定電圧以上の電圧が印加されると、保護回路３が保護用ＭＯＳＦＥＴ５を介して主ＭＯＳＦＥＴ１をオン・オフ動作させる。これにより、主ＭＯＳＦＥＴ１を流れる電流が制限され、主ＭＯＳＦＥＴ１が保護される。
【００３５】
また、保護回路３においては、ダイオードアレイ３１は主ＭＯＳＦＥＴ１に熱的に結合され、ダイオードアレイ３１を構成する個々のダイオードの順方向電圧は負の温度特性を有する。このため、主ＭＯＳＦＥＴ１が発熱してその温度が上昇すると、ダイオードアレイ３１の両端電圧が低下する。ここで、ダイオードアレイ３１の両端電圧が第１ＭＯＳＦＥＴ４４のしきい値電圧未満になると、第１ＭＯＳＦＥＴ４４はオフに維持される。これにより、保護用ＭＯＳＦＥＴ５がオンに維持され、主ＭＯＳＦＥＴ１のゲート電極とソース電極とが短絡されて主ＭＯＳＦＥＴ１がオフに維持される。
【００３６】
この場合、保護用ＭＯＳＦＥＴ５がオンであっても、外部ゲート端子Ｇと検出用ＭＯＳＦＥＴ２のゲート電極との接続点と、保護用ＭＯＳＦＥＴ５のドレイン電極との間に第１インピーダンス素子４が挿入されているので、検出用ＭＯＳＦＥＴ２はオンを維持する。ここで、主ＭＯＳＦＥＴ１がオフとなり、主ＭＯＳＦＥＴ１の温度が低下してダイオードアレイ３１の両端電圧が第２ＭＯＳＦＥＴ４５のしきい値電圧以上となると、各ＭＯＳＦＥＴ４４〜４６が発振動作を再開する。その結果、主ＭＯＳＦＥＴ１もオン・オフを繰り返す。
【００３７】
そして、外部ドレイン端子Ｄと外部ソース端子Ｓとの間の電圧が規定電圧より低くなると、保護回路３の動作は停止して主ＭＯＳＦＥＴ１はオンになる。なお、定常状態において主ＭＯＳＦＥＴ１及び検出用ＭＯＳＦＥＴ２の両方がオンのときは、検出用ＭＯＳＦＥＴ２を流れる電流は主ＭＯＳＦＥＴ１を流れる電流に比べて十分に小さい。したがって、検出用ＭＯＳＦＥＴ２に供給される電力は、主ＭＯＳＦＥＴ１に供給される電力に比べて十分に小さい。
【００３８】
要するに、保護回路３は、次の機能を有している。なお、実施形態１では、ダイオードアレイ３１は温度検出部を構成している。
【００３９】
（ａ）第１保護機能：主ＭＯＳＦＥＴ１がオンの状態で外部ドレイン端子Ｄと外部ソース端子Ｓとの間に規定電圧以上の電圧が印加されたとき（つまり、主ＭＯＳＦＥＴ１に過電流が流れたとき）に発振動作して保護用ＭＯＳＦＥＴ５をオン・オフさせることにより、主ＭＯＳＦＥＴ１をオン・オフさせて主ＭＯＳＦＥＴ１を保護する。
【００４０】
（ｂ）第２保護機能：ダイオードアレイ３１によって検出された温度が所定値（ダイオードアレイ３１の両端電圧が第１ＭＯＳＦＥＴ４４のしきい値電圧になるときの温度）に達したときに保護用ＭＯＳＦＥＴ５をオンに維持させることにより、主ＭＯＳＦＥＴ１をオフに維持させて主ＭＯＳＦＥＴ１を保護する。
【００４１】
（ｃ）復帰機能：検出された温度が所定値よりも低くなったとき（ダイオードアレイ３１の両端電圧が第１のＭＯＳＦＥＴ４４のしきい値電圧よりも低くなったとき）に、主ＭＯＳＦＥＴ１を保護する第２保護機能を自動的に解除する。
【００４２】
このように、実施形態１にかかる保護機能付き半導体装置では、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に挿入され、異常を検出すると保護用ＭＯＳＦＥＴ５を介して主ＭＯＳＦＥＴ１を保護する保護回路３には、電源から、外部ドレイン端子Ｄと検出用ＭＯＳＦＥＴ２とを介して電力が供給される。このため、図１１に示す従来の保護機能付き半導体装置のように、保護回路３’及び主ＭＯＳＦＥＴ１の両方に駆動回路から電力を供給する必要はない。したがって、実施形態１にかかる半導体装置は、微小なゲート駆動電流で動作することができ、また主ＭＯＳＦＥＴ１の異常がなくなったときに主ＭＯＳＦＥＴ１を保護する機能が自動的に解除される。
【００４３】
図３に示すように、実施形態１にかかる保護機能付き半導体装置では、主ＭＯＳＦＥＴ１と、検出用ＭＯＳＦＥＴ２と、保護回路３と、第１インピーダンス素子４と、保護用ＭＯＳＦＥＴ５とが１つのｎ形シリコン基板１０に形成されている。なお、図３では、保護用ＭＯＳＦＥＴ５、第２、第３ＭＯＳＦＥＴ４５、４６の図示は省略されているが、これらの構造は第１ＭＯＳＦＥＴ４４の構造と同様である。第１、第３、第４インピーダンス素子４、３３、３４の図示も省略されているが、これらの構造は第２インピーダンス素子３２の構造と同様である。また、ｎ形シリコン基板１０の裏面には、ドレイン電極（図示せず）が形成され、このドレイン電極は外部ドレイン端子Ｄに接続されている。
【００４４】
この半導体装置において、主ＭＯＳＦＥＴ１は、多数の小信号ＭＯＳＦＥＴが並列に接続されたものである。個々の小信号ＭＯＳＦＥＴにおいては、ｎ形シリコン基板１０に形成されたｐ形ウェル領域１１内に、ソース領域１２が形成されている。ゲート電極１３同士は共通接続され、かつソース電極１４が各ソース領域１２に共通接続されている。検出用ＭＯＳＦＥＴ２においては、ｎ形シリコン基板１０に形成されたｐ形ウェル領域２１内に、ソース領域２２が形成されている。ソース領域２２にはソース電極２４が接続され、ゲート電極２３は外部ゲート端子Ｇに接続されている。第１ＭＯＳＦＥＴ４４においては、ｎ形シリコン基板１０に形成されたｐ形ウェル領域５１内に、ドレイン領域５２とソース領域５３とが離間して形成されている。ドレイン領域５２上にドレイン電極５５が設けられ、ソース領域５３上にソース電極５６が設けられている。
【００４５】
主ＭＯＳＦＥＴ１、検出用ＭＯＳＦＥＴ２及び第１ＭＯＳＦＥＴ３２のそれぞれのゲート電極１３、２３、５３は、ポリシリコンで形成されている。第２インピーダンス素子３２は、ポリシリコン層３２ａと、該ポリシリコン層３２ａに設けられた１対の電極３２ｂ、３２ｃとで構成されている。ダイオードアレイ３１の個々のダイオードは、第１導電形（例えばｎ形）のポリシリコン層３１ａと、第２導電形（例えばｐ形）のポリシリコン層３１ｂと、ポリシリコン層３１ａに設けられた電極３１ｃと、ポリシリコン層３１ｂに設けられた電極３１ｄとで構成されている。
【００４６】
実施形態１では、主ＭＯＳＦＥＴ１と、検出用ＭＯＳＦＥＴ２と、保護用ＭＯＳＦＥＴ５と、保護回路３と、インピーダンス素子４とが同一基板上に形成されているので、該半導体装置は、ディスクリート部品を組み合わせて構成する場合に比べて小型化される。さらに、半導体装置を構成する素子の特性が均一化される（例えば、保護用ＭＯＳＦＥＴ５及び各ＭＯＳＦＥＴ４４〜４６の特性が均一化される）。また、第１インピーダンス素子４、ダイオードアレイ３１の個々のダイオード、保護回路３の各インピーダンス素子３２〜３４が、ＭＯＳＦＥＴのゲート電極材料であるポリシリコンで形成される。このため、図２に示す回路構成を備えた保護機能付き半導体装置は、一般的な半導体製造技術を用いて製造されることができ、プロセスが簡素化される。しかし、図２に示す回路構成を備えた保護機能付き半導体装置が、ディスクリート部品の組み合わせにより構成されてもよいことはもちろんである。
【００４７】
さらに、バイポーラトランジスタのような電流駆動型のトランジスタではなく、電圧駆動型のトランジスタであるから、１つの基板に構成することができる。主ＭＯＳＦＥＴ１の入力容量が大きくて保護回路３の発振に主ＭＯＳＦＥＴ１が追従できない場合、規定電圧以上の電圧が外部ドレイン端子Ｄと外部ソース端子Ｓとの間に印加されると、保護回路３は外部ドレイン端子Ｄと外部ソース端子Ｓとの間を流れる電流を制限するよう動作する。さらに、半導体装置が発熱して所定温度以上になるとオフ状態となり、所定温度未満になると自己復帰するよう動作する。
【００４８】
（実施形態２）
以下、本発明の実施形態２を説明する。
図４に示すように、実施形態２にかかる保護機能付き半導体装置は、外部ドレイン端子Ｄと、外部ソース端子Ｓと、外部ゲート端子Ｇとを備えた３端子型の半導体装置である。この半導体装置は、電源と負荷との間に挿入されている。この半導体装置においては、外部ドレイン端子Ｄと外部ソース端子Ｓとの間を通過する電流が、外部ゲート端子Ｇと外部ソース端子Ｓとの間に印加される制御電圧に応じて制御される。実施形態２では、外部ドレイン端子Ｄが第１主端子を構成し、外部ソース端子Ｓが第２主端子を構成し、外部ゲート端子Ｇが制御端子を構成している。
【００４９】
この半導体装置は、主ＭＯＳＦＥＴ１と、第１、第２検出用ＭＯＳＦＥＴ２ａ、２ｂと、保護回路３と、第１インピーダンス素子４と、保護用ＭＯＳＦＥＴ５とを備えている。主ＭＯＳＦＥＴ１は、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に挿入され、制御電圧に応じてオン・オフする。保護用ＭＯＳＦＥＴ５は、主ＭＯＳＦＥＴ１のゲート電極（制御電極）とソース電極（基準電極）との間に挿入されている。保護回路３は、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に挿入され、異常を検出すると保護用ＭＯＳＦＥＴ５を介して主ＭＯＳＦＥＴ１を保護する。第１、第２検出用ＭＯＳＦＥＴ２ａ、２ｂは、それぞれ、外部ドレイン端子Ｄと保護回路３との間に挿入され、制御電圧に応じてオン・オフする。第１インピーダンス素子４は、抵抗体からなり、外部ゲート端子Ｇと第１検出用ＭＯＳＦＥＴ２ａのゲート電極（制御電極）との接続点と、保護用ＭＯＳＦＥＴ５との間に挿入されている。
【００５０】
この半導体装置において、保護回路３は、電源から、外部ドレイン端子Ｄと検出用ＭＯＳＦＥＴ２ａ、２ｂとを介して、電力が供給される。実施形態２では、主ＭＯＳＦＥＴ１が電圧駆動型の主トランジスタを構成し、第１検出用ＭＯＳＦＥＴ２ａが電圧駆動型の第１検出用トランジスタを構成し、第２検出用ＭＯＳＦＥＴ２ｂが電圧駆動型の第２検出用トランジスタを構成し、保護用ＭＯＳＦＥＴ５が保護用トランジスタを構成している。
【００５１】
保護回路３は、ダイオードアレイ３１と、第２〜第４インピーダンス素子３２〜３４と、第１、第２ＭＯＳＦＥＴ４４、４５とを備えている。第２、第３インピーダンス素子３２、３３は、それぞれ、抵抗体からなり、一端が第１検出用ＭＯＳＦＥＴ２ａのソース電極に共通接続されている。第４インピーダンス素子３４は、抵抗体からなり、一端が第２検出用ＭＯＳＦＥＴ２ｂのソース電極に接続され、他端が主ＭＯＳＦＥＴ１のソース電極に接続されている。第１、第２ＭＯＳＦＥＴ４４、４５は、それぞれ、そのソース電極が主ＭＯＳＦＥＴ１のソース電極に共通接続されている。ダイオードアレイ３１は、第２ＭＯＳＦＥＴ４５のドレイン電極とソース電極との間に、ドレイン電極側がアノードとなるように接続され、かつ主ＭＯＳＦＥＴ１に熱的に結合されている。
【００５２】
保護回路３においては、第２インピーダンス素子３２の他端は、第１ＭＯＳＦＥＴ４４のドレイン電極に接続されている。第３インピーダンス素子３３の他端は、第２ＭＯＳＦＥＴ４５のドレイン電極に接続されている。第１ＭＯＳＦＥＴ４４のゲート電極は、第２ＭＯＳＦＥＴ４５のドレイン電極に接続されている。第２ＭＯＳＦＥＴ４５のゲート電極は、第２検出用ＭＯＳＦＥＴ２ｂのソース電極に接続されている。保護用ＭＯＳＦＥＴ５のゲート電極（制御電極）は、第１ＭＯＳＦＥＴ４４のドレイン電極に接続されている。保護用ＭＯＳＦＥＴ５のソース電極（基準電極）は、主ＭＯＳＦＥＴ１のソース電極に接続されている。保護用ＭＯＳＦＥＴ５のドレイン電極は、主ＭＯＳＦＥＴ１のゲート電極に接続されている。第１検出用ＭＯＳＦＥＴ２ａのゲート電極は、第１インピーダンス素子４を介して、主ＭＯＳＦＥＴ１のゲート電極に接続されている。第２検出用ＭＯＳＦＥＴ２ｂのゲート電極は、主ＭＯＳＦＥＴ１のゲート電極に接続されている。
【００５３】
以下、実施形態２にかかる保護機能付き半導体装置の動作を説明する。外部ゲート端子Ｇと外部ソース端子Ｓとの間に制御電圧が印加されていないときは、主ＭＯＳＦＥＴ１及び各検出用ＭＯＳＦＥＴ２ａ、２ｂは、いずれもオフであり、外部ドレイン端子Ｄと外部ソース端子Ｓとの間には電流は流れない。つまり、負荷電流は流れない。
【００５４】
これに対して、外部ゲート端子Ｇと外部ソース端子Ｓとの間に制御電圧が印加されているときは、主ＭＯＳＦＥＴ１及び各検出用ＭＯＳＦＥＴ２ａ、２ｂのそれぞれのゲート電圧（ゲート電極−ソース電極間電圧）がしきい値以上になると、主ＭＯＳＦＥＴ１及び各検出用ＭＯＳＦＥＴ２ａ、２ｂがオンになり、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に、負荷電流が流れる。ここで、外部ゲート端子Ｇと外部ソース端子Ｓとの間に制御電圧が印加されなくなると、主ＭＯＳＦＥＴ１及び各検出用ＭＯＳＦＥＴ２ａ、２ｂがオフになり、外部ドレイン端子Ｄと外部ソース端子Ｓとの間が遮断され、電流は流れない。
【００５５】
外部ゲート端子Ｇと外部ソース端子Ｓとの間に制御電圧が印加されて主ＭＯＳＦＥＴ１及び各検出用ＭＯＳＦＥＴ２ａ、２ｂがオンであるあるときに、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に規定電圧以上の電圧が印加され、保護用ＭＯＳＦＥＴ５及び第１ＭＯＳＦＥＴ４４のゲート電圧がしきい値を超えるような電圧が第１検出用ＭＯＳＦＥＴ２ａのソース電極と外部ソース端子Ｓとの間に発生すると、保護用ＭＯＳＦＥＴ５と第１ＭＯＳＦＥＴ４４と第２ＭＯＳＦＥＴ４５と第２検出用ＭＯＳＦＥＴ２ｂとが発振動作を開始する。ここで、保護用ＭＯＳＦＥＴ５がオンのときは、主ＭＯＳＦＥＴ１のゲート電極とソース電極とが短絡され、主ＭＯＳＦＥＴ１がオフになる。他方、保護用ＭＯＳＦＥＴ５がオフのときは、主ＭＯＳＦＥＴ１がオンになる。要するに、主ＭＯＳＦＥＴ１及び各検出用ＭＯＳＦＥＴ２ａ、２ｂがオンであるときに、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に規定電圧以上の電圧が印加されると、保護回路３が保護用ＭＯＳＦＥＴ５を介して、主ＭＯＳＦＥＴ１をオン・オフさせる。これにより、主ＭＯＳＦＥＴ１を流れる電流が制限され、主ＭＯＳＦＥＴ１が保護される。
【００５６】
保護回路３においては、ダイオードアレイ３１は主ＭＯＳＦＥＴ１に熱的に結合され、ダイオードアレイ３１を構成する個々のダイオードの順方向電圧は、負の温度特性を有する。このため、主ＭＯＳＦＥＴ１が発熱して温度が上昇すると、ダイオードアレイ３１の両端電圧が低下する。ここで、ダイオードアレイ３１の両端電圧が第１ＭＯＳＦＥＴ４４のしきい値電圧未満になると第１ＭＯＳＦＥＴ４４がオフ状態に維持される。その結果、保護用ＭＯＳＦＥＴ５がオンに維持されるので、主ＭＯＳＦＥＴ１のゲート電極とソース電極とが短絡され、主ＭＯＳＦＥＴ１がオフに維持される。この場合、保護用ＭＯＳＦＥＴ５がオンであっても、外部ゲート端子Ｇと第１検出用ＭＯＳＦＥＴ２ａのゲート電極との接続点と、保護用ＭＯＳＦＥＴ５のドレイン電極との間に第１インピーダンス素子４が挿入されているので、第１検出用ＭＯＳＦＥＴ２ａはオンを維持する。主ＭＯＳＦＥＴ１がオフとなったことにより主ＭＯＳＦＥＴ１の温度が低下し、ダイオードアレイ３１の両端電圧が第１ＭＯＳＦＥＴ４４のしきい値電圧以上になると、保護用ＭＯＳＦＥＴ５と第１ＭＯＳＦＥＴ４４と第２ＭＯＳＦＥＴ４５と第２検出用ＭＯＳＦＥＴ２ｂとが発振動作を再開する。その結果、主ＭＯＳＦＥＴ１は、オン・オフを繰り返す。
【００５７】
そして、外部ドレイン端子Ｄと外部ソース端子Ｓとの間の電圧が規定電圧よりも低くなれば、保護回路３の動作は停止し、主ＭＯＳＦＥＴ１はオンとなる。なお、定常状態において主ＭＯＳＦＥＴ１と各検出用ＭＯＳＦＥＴ２ａ、２ｂとがオンのときは、各検出用ＭＯＳＦＥＴ２ａ、２ｂを流れる電流は、主ＭＯＳＦＥＴ１を流れる電流に比べて十分に小さい。
【００５８】
要するに、保護回路３は、実施形態１における保護回路３と同様の第１保護機能と、第２保護機能と復帰機能とを有している。なお、実施形態２でも、ダイオードアレイ３１が温度検出部を構成している。
【００５９】
かくして、実施形態２にかかる保護機能付き半導体装置では、外部ドレイン端子Ｄと外部ソース端子Ｓとの間に挿入され、異常を検出すると保護用ＭＯＳＦＥＴ５を介して主ＭＯＳＦＥＴ１を保護する保護回路３に、電源から、外部ドレイン端子Ｄと検出用ＭＯＳＦＥＴ２ａ、２ｂとを介して、電力が供給される。したがって、図１１に示す従来の保護機能付き半導体装置のように、保護回路３’と主ＭＯＳＦＥＴ１との両方に駆動回路から電力を供給する必要がない。このため、実施形態２にかかる半導体装置は、微小なゲート駆動電流で動作することができる。また、主ＭＯＳＦＥＴ１の異常がなくなったときに、主ＭＯＳＦＥＴ１を保護する保護回路３の機能が自動的に解除される。
なお、図示していないが、実施形態２にかかる保護機能付き半導体装置も、実施形態１の場合と同様に、同一基板上に形成される。
【００６０】
（実施形態３）
以下、本発明の実施形態３を説明する。
図５に示すように、実施形態３にかかる保護機能付き半導体装置の基本構成は実施形態１の場合とほぼ同様である。しかし、保護用ＭＯＳＦＥＴ５と保護回路３との接続点と、外部ソース端子Ｓとの間に、外部ソース端子Ｓから保護ＭＯＳＦＥＴ５及び保護回路３へ電流が流れるのを阻止する極性で挿入された逆流防止用ダイオード６を備えている。なお、実施形態１の場合と共通の構成要素には、同一の参照番号を付してその説明を省略する。また、動作も、実施形態１の場合と同様であるので、その説明を省略する。
【００６１】
図６に示すように、実施形態３にかかる保護機能付き半導体装置においては、保護用ＭＯＳＦＥＴ５及び第１〜第３ＭＯＳＦＥＴ４４〜４６のソース電極がそれぞれ共通接続され、逆流防止用ダイオード６のアノードに接続されている。逆流防止用ダイオード６のカソードは、外部ソース端子Ｓに接続されている。ダイオードアレイ３１においては、アノード側端子は第１ＭＯＳＦＥＴ４４のゲート電極に接続され、カソード側端子は主ＭＯＳＦＥＴ１のソース電極に接続されている。主ＭＯＳＦＥＴ１のソース電極は、外部ソース端子Ｓに接続されている。
【００６２】
図７に示すように、実施形態３にかかる保護機能付き半導体装置でも、実施形態１の場合とほぼ同様に、主ＭＯＳＦＥＴ１と、検出用ＭＯＳＦＥＴ２と、保護回路３と、第１インピーダンス素子４と、保護用ＭＯＳＦＥＴ５と、逆流防止用ダイオード６とが、１つのｎ形シリコン基板１０に形成されている。
【００６３】
図７では、保護用ＭＯＳＦＥＴ５、第２、第３ＭＯＳＦＥＴ４５、４６の図示を省略しているが、これらの構造は、第１ＭＯＳＦＥＴ３２の構造と同様である。第１、第３、第４インピーダンス素子４、３３、３４の図示も省略しているが、これらの構造は、第２インピーダンス素子３２の構造と同様である。また、ダイオードアレイ３１を構成する個々のダイオードの構造は、実施形態１（図３参照）の場合と同様である。ｎ形シリコン基板１０の裏面には、外部ドレイン電極（図示せず）が形成されている。図７において、実施形態１と共通の構成要素には、同一の参照番号を付している。
【００６４】
逆流防止用ダイオード６は、第１導電形（例えばｎ形）のポリシリコン層６１と、第２導電形（例えばｐ形）のポリシリコン層６２と、ポリシリコン層６１に設けられた電極６３と、ポリシリコン層６２に設けられた電極６４とで構成されている。
【００６５】
実施形態３では、逆流防止用ダイオード６が設けられているので、実施形態３にかかる保護機能付き半導体装置を２つ設けて外部ソース電極Ｓ同士を共通接続して使用する場合に、保護回路３の各ＭＯＳＦＥＴ４４〜４６の寄生バイポーラトランジスタが動作するのを防止することができる。図７中には、第１ＭＯＳＦＥＴ４４の寄生バイポーラトランジスタＴｒが模式的に示されている。
【００６６】
（実施形態４）
以下、本発明の実施形態４を説明する。
図８に示すように、実施形態４にかかる保護機能付き半導体装置の基本構成は実施形態２の場合とほぼ同様である。しかし、保護用ＭＯＳＦＥＴ５と保護回路３との接続点と、外部ソース端子Ｓとの間に、外部ソース端子Ｓから保護ＭＯＳＦＥＴ５及び保護回路３に電流が流れるのを阻止する極性で挿入された逆流防止用ダイオード６を備えている。なお、実施形態２と共通の構成要素には、同一の参照番号を付してその説明を省略する。また、動作も、実施形態２の場合と同様であるので、その説明を省略する。
【００６７】
図８から明らかなとおり、実施形態４にかかる保護機能付き半導体装置では、保護用ＭＯＳＦＥＴ５及び第１、第２ＭＯＳＦＥＴ４４、４５のソース電極がそれぞれ共通接続され、逆流防止用ダイオード６のアノードに接続されている。逆流防止用ダイオード６のカソードは、外部ソース端子Ｓに接続されている。ダイオードアレイ３１においては、アノード側端子は第１ＭＯＳＦＥＴ４４のゲート電極に接続され、カソード側端子は主ＭＯＳＦＥＴ１のソース電極に接続されている。主ＭＯＳＦＥＴ１のソース電極は、外部ソース端子Ｓに接続されている。
【００６８】
実施形態４にかかる保護機能付き半導体装置でも、実施形態２の場合と同様に、主ＭＯＳＦＥＴ１、各検出用ＭＯＳＦＥＴ２ａ、２ｂ、保護回路３、第１インピーダンス素子４、保護用ＭＯＳＦＥＴ５及び逆流防止用ダイオード６が、１つのｎ形シリコン基板に形成されている。
【００６９】
実施形態４では、逆流防止用ダイオード６が設けられているので、実施形態４にかかる保護機能付き半導体装置を２つ設けて外部ソース電極Ｓ同士を共通接続して使用する場合に、保護回路３の第１ＭＯＳＦＥＴ４４及び第２ＭＯＳＦＥＴ４５の寄生バイポーラトランジスタが動作するのを防止することができる。
【００７０】
（実施形態５）
以下、本発明の実施形態５を説明する。
図９に示すように、実施形態５にかかる保護機能付き半導体装置は、実施形態３にかかる保護機能付き半導体装置を２つ備えている。２つの半導体装置の外部ソース端子Ｓ同士は共通接続され、外部ゲート端子Ｇ同士は共通接続されている。なお、実施形態３と共通の構成要素には、同一の参照番号を付して、その説明を省略する。
【００７１】
これに加えて、実施形態５にかかる保護機能付き半導体装置は、入力端子Ｔ１と入力端子Ｔ２との間に印加される入力信号により、点灯・消灯する発光素子７と、発光素子７に光結合され光起電力を発生するフォトダイオードアレイよりなる光起電力素子８とを備えている。光起電力素子８の起電力は、外部ゲート端子Ｇと外部ソース端子Ｓとの間に印加される。さらに、光起電力素子８の両端子と外部ゲート端子Ｇ及び外部ソース端子Ｓとの間には、充放電回路９が設けられている。充放電回路９は、光起電力素子８に光起電力が発生したときに、光起電力素子８の光起電力が所定電圧に達すると、光起電力素子８の両端子間を高インピーダンス状態にする。このとき、光起電力素子８の光起電力が外部ゲート端子Ｇと外部ソース端子Ｓとの間に印加される。また、光起電力素子８の光起電力がなくなったときには、外部ゲート端子Ｇと外部ソース端子Ｓとの間の電圧が速やかに降下するよう、主ＭＯＳＦＥＴ１のゲート静電容量に蓄積された電荷の放電経路が形成される。
【００７２】
かくして、実施形態５にかかる保護機能付き半導体装置が、電源と負荷との間に挿入され、両外部ドレイン端子Ｄ、Ｄ間を通過する電流が双方向にスイッチングされる場合、逆流防止用ダイオード６が設けられているので、外部ソース端子Ｓから外部ドレイン端子Ｄに向かって電流が流れるようにしても、逆流防止用ダイオード６のアノードに接続された保護回路３や保護用ＭＯＳＦＥＴ５に電流が流れない。このため、保護回路３や保護用ＭＯＳＦＥＴ５が誤動作するのを防止することができる。各保護回路３、３に電源から電力が供給されるので、光起電力素子８による光起電力を利用した微小なゲート駆動電流で半導体装置を動作させることができる。また、発光素子７と光起電力素子８とが設けられているので、入力側と出力側との間を絶縁することができる。
【００７３】
（実施形態６）
以下、本発明の実施形態６を説明する。
図１０に示すように、実施形態６にかかる保護機能付き半導体装置は、実施形態３にかかる保護機能付き半導体装置を２つ備えている。２つの半導体装置の外部ソース端子Ｓ同士は共通接続され、外部ゲート端子Ｇ同士は共通接続されている。なお、実施形態３と共通の構成要素には、同一の参照番号を付してその説明を省略する。
【００７４】
さらに、実施形態６にかかる保護機能付き半導体装置は、入力端子Ｔ１と入力端子Ｔ２との間に印加される交流信号がコンデンサＣ１、Ｃ２を介して入力されダイオードＤ１〜Ｄ４からなる整流回路を備えている。整流回路により整流された電圧は、外部ゲート端子Ｇと外部ソース端子Ｓとの間に印加される。すなわち、入力端子Ｔ１に一端が接続されたコンデンサＣ１の他端と、入力端子Ｔ２に一端が接続されたコンデンサＣ２の他端との間に、整流回路の入力端子が接続されている。
【００７５】
また、整流回路の直流出力端子と外部ゲート端子Ｇ及び外部ソース端子Ｓとの間に、充放電回路９が設けられている。充放電回路９は、整流回路の直流出力電圧が所定電圧に達すると、整流回路の直流出力端子間を高インピーダンス状態にする。これにより、整流回路の直流出力電圧が、外部ゲート端子Ｇと外部ソース端子Ｓとの間に印加される。また、整流回路の直流出力電圧がなくなったときに、外部ゲート端子Ｇと外部ソース端子Ｓとの間の電圧が速やかに降下するように、主ＭＯＳＦＥＴ１のゲート静電容量に蓄積された電荷の放電経路が形成される。
【００７６】
かくして、実施形態６にかかる保護機能付き半導体装置が、電源と負荷との間に挿入され、両外部ドレイン端子Ｄ、Ｄ間を通過する電流が双方向にスイッチングされる場合、逆流防止用ダイオード６が設けられているので、外部ソース端子Ｓから外部ドレイン端子Ｄに向かって電流が流れるようにしても、逆流防止用ダイオード６のアノードに接続された保護回路３や保護用ＭＯＳＦＥＴ５に電流が流れない。このため、保護回路３や保護用ＭＯＳＦＥＴ５が誤動作するのを防止することができる。また、各保護回路３、３に電源から給電されるので、交流信号を整流して得た電圧を利用した微小なゲート駆動電流で半導体装置を動作させることができる。
【００７７】
なお、上記実施形態１〜６では、主トランジスタ、検出用トランジスタなどのトランジスタはＭＯＳＦＥＴで構成されている。しかし、これらのトランジスタはＭＯＳＦＥＴに限定されるものではなく、電圧駆動型のトランジスタであればどのようなものでもよい。例えば、ＭＯＳＦＥＴの代わりに、ＩＧＢＴなどのＭＯＳゲートデバイスを用いてもよい。
【００７８】
（産業上の利用の可能性）
以上のように、本発明にかかる保護機能付き半導体装置は、とくに微小なゲート駆動電力しか得られない半導体装置を過熱から保護するのに有用であり、パワーデバイス等に用いるのに適している。
【図面の簡単な説明】
【図１】 実施形態１にかかる保護機能付き半導体装置の概略の回路図である。
【図２】 図１に示す半導体装置の具体的な回路図である。
【図３】 図１に示す半導体装置の立面断面図である。
【図４】 実施形態２にかかる保護機能付き半導体装置の具体的な回路図である。
【図５】 実施形態３にかかる保護機能付き半導体装置の概略の回路図である。
【図６】 図５に示す半導体装置の具体的な回路図である。
【図７】 図５に示す半導体装置の立面断面図である。
【図８】 実施形態４にかかる保護機能付き半導体装置の具体的な回路図である。
【図９】 実施形態５にかかる保護機能付き半導体装置の概略の回路図である。
【図１０】 実施形態６にかかる保護機能付き半導体装置の概略の回路図である。
【図１１】 従来の保護機能付き半導体装置の回路図である。
【符号の説明】
Ｄ 外部ドレイン端子、Ｇ 外部ゲート端子、Ｓ 外部ソース端子、１ 主ＭＯＳＦＥＴ、２ 検出用ＭＯＳＦＥＴ、３ 保護回路、４ 第１インピーダンス素子、５ 保護用ＭＯＳＦＥＴ、３１ ダイオードアレイ、３２〜３４ 第２〜第４インピーダンス素子、４４〜４６ 第１〜第３ＭＯＳＦＥＴ。
Claims (13)
- それぞれ、電源と負荷との間に挿入され、第１主端子と第２主端子との間を通過する電流が、制御端子と第２主端子との間に印加される制御電圧に応じて制御される２つの半導体装置コンポーネントを有し、２つの半導体装置コンポーネントの第２主端子同士が共通接続され、かつ制御端子同士が共通接続されている保護機能付き半導体装置であって、
上記各半導体装置コンポーネントは、
第１主端子と第２主端子との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の主トランジスタ、
主トランジスタの制御電極と基準電極との間に挿入された、電圧駆動型の保護用トランジスタ、
第１主端子と第２主端子との間に挿入され、異常を検出すると保護用トランジスタをオン・オフさせることにより主トランジスタを繰り返しオン・オフさせて主トランジスタを保護する保護回路、
第１主端子と保護回路との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の検出用トランジスタ、
制御端子と検出用トランジスタの制御電極との接続点と、保護用トランジスタとの間に挿入されたインピーダンス素子、及び
保護用トランジスタの基準電極と保護回路との接続点と、第２主端子との間に、第２主端子から保護用トランジスタ及び保護回路に電流が流れるのを阻止する極性で挿入された逆流防止用ダイオードを含んでいる半導体装置。 - 請求項１に記載の半導体装置であって、さらに
入力信号により点灯・消灯する発光素子、及び
発光素子に光結合され、起電力を発生する光起電力素子を含み、
上記起電力が、制御端子と第２主端子との間に印加されるようになっている半導体装置。 - 請求項１に記載の半導体装置であって、
交流信号を整流して得た電圧が、制御端子と第２主端子との間に印加されるようになっている半導体装置。 - 電源と負荷との間に挿入され、第１主端子と第２主端子との間を通過する電流が、制御端子と第２主端子との間に印加される制御電圧に応じて制御される保護機能付き半導体装置であって、
第１主端子と第２主端子との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の主トランジスタ、
主トランジスタの制御電極と基準電極との間に挿入された、電圧駆動型の保護用トランジスタ、
第１主端子と第２主端子との間に挿入され、異常を検出すると保護用トランジスタをオン・オフさせることにより主トランジスタを保護する保護回路、
第１主端子と保護回路との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の検出用トランジスタ、及び
制御端子と検出用トランジスタの制御電極との接続点と、保護用トランジスタとの間に挿入されたインピーダンス素子を含み、
保護回路は、上記電源から、第１主端子及び検出用トランジスタを介して電力が供給され、
主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、一方電極と基準電極をなす他方電極との間が、他方電極と制御電極との電圧差によって駆動され、
保護回路は、
主トランジスタに熱的に結合された、半導体からなる負温度特性素子と、
一方電極が保護用トランジスタの制御電極に接続され、他方電極が負温度特性素子の一端及び保護用トランジスタの他方電極に接続され、制御電極が負温度特性素子の他端に接続された電圧駆動型の保護回路用トランジスタとを含み、
保護回路用トランジスタは、検出用トランジスタを介して電力が供給されるよう、第１主端子と第２主端子との間に挿入され、第１主端子と第２主端子との間の電位上昇に応じて主トランジスタを繰り返しオン・オフさせるように制御電極が接続されている半導体装置。 - 請求項４に記載の半導体装置であって、さらに
保護用トランジスタ及び保護回路用トランジスタの各他方電極と、第２主端子との間に、第２主端子から保護用トランジスタ及び保護回路に電流が流れるのを阻止する極性で挿入された逆流防止用ダイオードを含んでいる半導体装置。 - 請求項４又は５に記載の半導体装置であって、
主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、一方電極としてドレイン電極を有し、他方電極としてソース電極を有し、制御電極としてゲート電極を有するＭＯＳＦＥＴである半導体装置。 - 電源と負荷との間に挿入され、第１主端子と第２主端子との間を通過する電流が、制御端子と第２主端子との間に印加される制御電圧に応じて制御される保護機能付き半導体装置であって、
第１主端子と第２主端子との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の主トランジスタ、
主トランジスタの制御電極と基準電極との間に挿入された、電圧駆動型の保護用トランジスタ、
第１主端子と第２主端子との間に挿入され、異常を検出すると保護用トランジスタをオン・オフさせることにより主トランジスタを保護する保護回路、
第１主端子と保護回路との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の検出用トランジスタ、及び
制御端子と検出用トランジスタの制御電極との接続点と、保護用トランジスタとの間に挿入されたインピーダンス素子を含み、
保護回路は、上記電源から、第１主端子及び検出用トランジスタを介して電力が供給され、
検出用トランジスタが、第１主端子と保護回路との間に互いに並列に挿入された２つ以上の検出用トランジスタコンポーネントで構成され、
主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、一方電極と基準電極をなす他方電極との間が、他方電極と制御電極との電位差によって駆動され、
保護回路は、
主トランジスタに熱的に結合された、半導体からなる負温度特性素子と、
一方電極が保護用トランジスタの制御電極に接続され、他方電極が負温度特性素子の一端及び保護用トランジスタの他方電極に接続され、制御電極が負温度特性素子の他端に接続された電圧駆動型の保護回路用トランジスタとを含み、
保護回路用トランジスタは、検出用トランジスタコンポーネントのいずれかを介して電力が供給されるよう、第１主端子と第２主端子との間に挿入され、第１主端子と第２主端子との間の電位上昇に応じて主トランジスタを繰り返しオン・オフさせるよう制御電極が接続されている半導体装置。 - 請求項７に記載の半導体装置であって、
保護用トランジスタ及び保護回路用トランジスタの各他方電極と第２主端子との間に、第２主端子から保護用トランジスタ及び保護回路に電流が流れるのを阻止する極性で挿入された逆流防止用ダイオードを含んでいる半導体装置。 - 請求項７又は８に記載の半導体装置であって、
主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、一方電極としてドレイン電極を有し、他方電極としてソース電極を有し、制御電極としてゲート電極を有するＭＯＳＦＥＴである半導体装置。 - 電源と負荷との間に挿入され、第１主端子と第２主端子との間を通過する電流が、制御端子と第２主端子との間に印加される制御電圧に応じて制御される保護機能付き半導体装置であって、
第１主端子と第２主端子との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の主トランジスタ、
主トランジスタの制御電極と基準電極との間に挿入された、電圧駆動型の保護用トランジスタ、
第１主端子と第２主端子との間に挿入され、異常を検出すると保護用トランジスタをオン・オフさせることにより、主トランジスタを保護する保護回路、
第１主端子と保護回路との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の検出用トランジスタ、及び
制御端子と検出用トランジスタの制御電極との接続点と、保護用トランジスタとの間に挿入されたインピーダンス素子を含み、
保護回路は、上記電源から、第１主端子及び検出用トランジスタを介して電力が供給され、
主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、ＭＯＳＦＥＴからなり、
保護回路は、それぞれ一端が検出用トランジスタのソース電極に共通接続された第２、第３及び第４インピーダンス素子と、それぞれソース電極が第２主端子に共通接続された第１、第２及び第３ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴのドレイン電極とソース電極との間にドレイン電極側がアノードとなるように接続されかつ主ＭＯＳＦＥＴに熱的に結合されたダイオードアレイとを含み、
第２インピーダンス素子の他端が第１ＭＯＳＦＥＴのドレイン電極に接続され、第３インピーダンス素子の他端が第２ＭＯＳＦＥＴのドレイン電極に接続され、第４インピーダンス素子の他端が第３ＭＯＳＦＥＴのドレイン電極に接続され、第１ＭＯＳＦＥＴのゲート電極が第２ＭＯＳＦＥＴのドレイン電極に接続され、第２ＭＯＳＦＥＴのゲート電極が第３ＭＯＳＦＥＴのドレイン電極に接続され、第３ＭＯＳＦＥＴのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのソース電極が主トランジスタのソース電極に接続され、保護用トランジスタのドレイン電極が主トランジスタのゲート電極に接続されている半導体装置。 - 電源と負荷との間に挿入され、第１主端子と第２主端子との間を通過する電流が、制御端子と第２主端子との間に印加される制御電圧に応じて制御される保護機能付き半導体装置であって、
第１主端子と第２主端子との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の主トランジスタ、
主トランジスタの制御電極と基準電極との間に挿入された、電圧駆動型の保護用トランジスタ、
第１主端子と第２主端子との間に挿入され、異常を検出すると保護用トランジスタをオン・オフさせることにより、主トランジスタを保護する保護回路、
第１主端子と保護回路との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の検出用トランジスタ、及び
制御端子と検出用トランジスタの制御電極との接続点と、保護用トランジスタとの間に挿入されたインピーダンス素子を含み、
保護回路は、上記電源から、第１主端子及び検出用トランジスタを介して電力が供給され、
検出用トランジスタが第１検出用トランジスタと第２検出用トランジスタとで構成され、
主トランジスタ、第１検出用トランジスタ、第２検出用トランジスタ及び保護用トランジスタが、それぞれＭＯＳＦＥＴからなり、
上記インピーダンス素子が第１インピーダンス素子とされ、
保護回路は、それぞれ一端が第１検出用トランジスタのソース電極に共通接続された第２及び第３インピーダンス素子と、それぞれソース電極が主トランジスタのソース電極に共通接続された第１、第２ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴのドレイン電極とソース電極との間にドレイン電極側がアノードとなるように接続されかつ主トランジスタに熱的に結合されたダイオードアレイと、一端が第２検出用トランジスタのソース電極に接続され他端が主トランジスタのソース電極に接続された第４インピーダンス素子とを含み、
第２インピーダンス素子の他端が第１ＭＯＳＦＥＴのドレイン電極に接続され、第３インピーダンス素子の他端が第２ＭＯＳＦＥＴのドレイン電極に接続され、第１ＭＯＳＦＥＴのゲート電極が第２ＭＯＳＦＥＴのドレイン電極に接続され、第２ＭＯＳＦＥＴのゲート電極が第２検出用トランジスタのソース電極に接続され、保護用トランジスタのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのソース電極が主トランジスタのソース電極と接続され、保護用トランジスタのドレイン電極が主トランジスタのゲート電極に接続され、第１検出用トランジスタのゲート電極が第１インピーダンス素子を介して主トランジスタのゲート電極に接続され、第２検出用トランジスタのゲート電極が主トランジスタのゲート電極に接続されている半導体装置。 - 電源と負荷との間に挿入され、第１主端子と第２主端子との間を通過する電流が、制御端子と第２主端子との間に印加される制御電圧に応じて制御される保護機能付き半導体装置であって、
第１主端子と第２主端子との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の主トランジスタ、
主トランジスタの制御電極と基準電極との間に挿入された、電圧駆動型の保護用トランジスタ、
第１主端子と第２主端子との間に挿入され、異常を検出すると保護用トランジスタをオン・オフさせることにより、主トランジスタを保護する保護回路、
第１主端子と保護回路との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の検出用トランジスタ、及び
制御端子と検出用トランジスタの制御電極との接続点と、保護用トランジスタとの間に挿入されたインピーダンス素子を含み、
保護回路は、上記電源から、第１主端子及び検出用トランジスタを介して電力が供給され、
さらに、保護用トランジスタの基準電極と保護回路との接続点と、第２主端子との間に、第２主端子から保護用トランジスタ及び保護回路に電流が流れるのを阻止する極性で挿入された逆流防止用ダイオードを含み、
主トランジスタ、検出用トランジスタ及び保護用トランジスタは、それぞれ、ＭＯＳＦＥＴからなり、
保護回路は、それぞれ一端が検出用トランジスタのソース電極に共通接続された第２、第３及び第４インピーダンス素子と、それぞれソース電極が逆流防止用ダイオードのアノードに共通接続された第１、第２及び第３ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴのドレイン電極と主トランジスタのソース電極との間にドレイン電極側がアノードとなるように接続されかつ主トランジスタに熱的に結合されたダイオードアレイとを含み、
第２インピーダンス素子の他端が第１ＭＯＳＦＥＴのドレイン電極に接続され、第３インピーダンス素子の他端が第２ＭＯＳＦＥＴのドレイン電極に接続され、第４インピーダンス素子の他端が第３ＭＯＳＦＥＴのドレイン電極に接続され、第１ＭＯＳＦＥＴのゲート電極が第２ＭＯＳＦＥＴのドレイン電極に接続され、第２ＭＯＳＦＥＴのゲート電極が第３ＭＯＳＦＥＴのドレイン電極に接続され、第３ＭＯＳＦＥＴのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのソース電極が逆流防止用ダイオードを介して主トランジスタのソース電極に接続され、保護用トランジスタのドレイン電極が主トランジスタのゲート電極に接続されている半導体装置。 - 電源と負荷との間に挿入され、第１主端子と第２主端子との間を通過する電流が、制御端子と第２主端子との間に印加される制御電圧に応じて制御される保護機能付き半導体装置であって、
第１主端子と第２主端子との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の主トランジスタ、
主トランジスタの制御電極と基準電極との間に挿入された、電圧駆動型の保護用トランジスタ、
第１主端子と第２主端子との間に挿入され、異常を検出すると保護用トランジスタをオン・オフさせることにより、主トランジスタを保護する保護回路、
第１主端子と保護回路との間に挿入され、上記制御電圧に応じてオン・オフする電圧駆動型の検出用トランジスタ、及び
制御端子と検出用トランジスタの制御電極との接続点と、保護用トランジスタとの間に挿入されたインピーダンス素子を含み、
保護回路は、上記電源から、第１主端子及び検出用トランジスタを介して電力が供給され、
さらに、保護用トランジスタの基準電極と保護回路との接続点と、第２主端子との間に、第２主端子から保護用トランジスタ及び保護回路に電流が流れるのを阻止する極性で挿入された逆流防止用ダイオードを含み、
検出用トランジスタが第１検出用トランジスタと第２検出用トランジスタとで構成され、
主トランジスタ、第１検出用トランジスタ、第２検出用トランジスタ及び保護用トランジスタが、それぞれＭＯＳＦＥＴからなり、
上記インピーダンス素子が第１インピーダンス素子とされ、
保護回路は、それぞれ一端が第１検出用トランジスタのソース電極に共通接続された第２、第３インピーダンス素子と、それぞれソース電極が逆流防止用ダイオードのアノードに共通接続された第１、第２ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴのドレイン電極と主トランジスタのソース電極との間にドレイン電極側がアノードとなるように接続されかつ主トランジスタに熱的に結合されたダイオードアレイと、一端が第２検出用トランジスタのソース電極に接続され他端が主トランジスタのソース電極に接続された第４インピーダンス素子とを含み、
第２インピーダンス素子の他端が第１ＭＯＳＦＥＴのドレイン電極に接続され、第３インピーダンス素子の他端が第２ＭＯＳＦＥＴのドレイン電極に接続され、第１ＭＯＳＦＥＴのゲート電極が第２ＭＯＳＦＥＴのドレイン電極に接続され、第２ＭＯＳＦＥＴのゲート電極が第２検出用トランジスタのソース電極に接続され、保護用トランジスタのゲート電極が第１ＭＯＳＦＥＴのドレイン電極に接続され、保護用トランジスタのソース電極が逆流防止用ダイオードを介して主トランジスタのソース電極に接続され、保護用トランジスタのドレイン電極が主トランジスタのゲート電極に接続され、第１検出用トランジスタのゲート電極が第１インピーダンス素子を介して主トランジスタのゲート電極に接続され、第２検出用トランジスタのゲート電極が主トランジスタのゲート電極に接続されている半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000300894 | 2000-09-29 | ||
| PCT/JP2001/008419 WO2002029949A2 (en) | 2000-09-29 | 2001-09-27 | Semiconductor device with protective functions |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004515911A JP2004515911A (ja) | 2004-05-27 |
| JP2004515911A5 JP2004515911A5 (ja) | 2006-01-05 |
| JP4529353B2 true JP4529353B2 (ja) | 2010-08-25 |
Family
ID=18782508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002533452A Expired - Fee Related JP4529353B2 (ja) | 2000-09-29 | 2001-09-27 | 保護機能付き半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6930870B2 (ja) |
| EP (1) | EP1366552B1 (ja) |
| JP (1) | JP4529353B2 (ja) |
| KR (1) | KR100599214B1 (ja) |
| WO (1) | WO2002029949A2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003096387A2 (en) | 2002-05-08 | 2003-11-20 | Phoseon Technology, Inc. | High efficiency solid-state light source and methods of use and manufacture |
| US6800802B2 (en) * | 2002-11-09 | 2004-10-05 | Novaest Optitronix Inc. | Circuit device for solar energy application |
| WO2005041632A2 (en) | 2003-10-31 | 2005-05-12 | Phoseon Technology, Inc. | Collection optics for led array with offset hemispherical or faceted surfaces |
| US7524085B2 (en) * | 2003-10-31 | 2009-04-28 | Phoseon Technology, Inc. | Series wiring of highly reliable light sources |
| JP4765252B2 (ja) * | 2004-01-13 | 2011-09-07 | 株式会社豊田自動織機 | 温度検出機能付き半導体装置 |
| TWI312583B (en) * | 2004-03-18 | 2009-07-21 | Phoseon Technology Inc | Micro-reflectors on a substrate for high-density led array |
| WO2005094390A2 (en) | 2004-03-30 | 2005-10-13 | Phoseon Technology, Inc. | Led array having array-based led detectors |
| TWI302756B (en) | 2004-04-19 | 2008-11-01 | Phoseon Technology Inc | Imaging semiconductor structures using solid state illumination |
| JP4706462B2 (ja) * | 2005-12-07 | 2011-06-22 | トヨタ自動車株式会社 | 電流検出機能を有する半導体装置 |
| DE102006008292B4 (de) * | 2006-02-22 | 2011-09-15 | Infineon Technologies Ag | Überlastschutz für steuerbare Stromverbraucher |
| JP4887180B2 (ja) * | 2007-02-27 | 2012-02-29 | 新日本無線株式会社 | 短絡保護機能付き半導体装置 |
| JP5027680B2 (ja) * | 2008-01-18 | 2012-09-19 | パナソニック株式会社 | 半導体リレーモジュール |
| JP6065979B2 (ja) | 2013-08-23 | 2017-01-25 | 三菱電機株式会社 | 半導体装置 |
| KR101752044B1 (ko) * | 2015-01-21 | 2017-06-28 | 주식회사 엘지화학 | 전계 효과 트랜지스터 제어 장치 및 방법 |
| JP6406464B2 (ja) * | 2016-02-18 | 2018-10-17 | 富士電機株式会社 | 絶縁ゲート半導体装置 |
| CN108871608B (zh) * | 2017-05-12 | 2020-08-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置和检测器件发热的方法 |
| JP6922563B2 (ja) * | 2017-08-31 | 2021-08-18 | 富士電機株式会社 | 半導体装置 |
| US11063465B2 (en) * | 2018-01-30 | 2021-07-13 | Novatel Inc. | Switching mode front end surge protection circuit |
| WO2019169611A1 (en) * | 2018-03-08 | 2019-09-12 | Texas Instruments Incorporated | Adaptive thermal overshoot and current limiting protection for mosfets |
| US10833668B2 (en) * | 2019-03-07 | 2020-11-10 | Analog Devices International Unlimited Company | Integrated and distributed over temperature protection for power management switches |
| JP2023032984A (ja) * | 2021-08-27 | 2023-03-09 | 富士電機株式会社 | 半導体モジュール |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4893158A (en) * | 1987-06-22 | 1990-01-09 | Nissan Motor Co., Ltd. | MOSFET device |
| JP3180831B2 (ja) * | 1991-03-22 | 2001-06-25 | 富士電機株式会社 | 絶縁ゲート制御半導体装置 |
| JPH04365373A (ja) * | 1991-06-13 | 1992-12-17 | Nec Corp | 半導体集積回路装置 |
| JP2801825B2 (ja) * | 1993-01-14 | 1998-09-21 | 株式会社東芝 | フォトカプラ装置 |
| JP3982842B2 (ja) * | 1993-08-18 | 2007-09-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6392859B1 (en) | 1999-02-14 | 2002-05-21 | Yazaki Corporation | Semiconductor active fuse for AC power line and bidirectional switching device for the fuse |
-
2001
- 2001-09-27 US US10/380,171 patent/US6930870B2/en not_active Expired - Fee Related
- 2001-09-27 JP JP2002533452A patent/JP4529353B2/ja not_active Expired - Fee Related
- 2001-09-27 WO PCT/JP2001/008419 patent/WO2002029949A2/en active IP Right Grant
- 2001-09-27 KR KR1020037004532A patent/KR100599214B1/ko not_active IP Right Cessation
- 2001-09-27 EP EP01970240A patent/EP1366552B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1366552B1 (en) | 2011-11-09 |
| US6930870B2 (en) | 2005-08-16 |
| WO2002029949A3 (en) | 2003-10-09 |
| KR20030048051A (ko) | 2003-06-18 |
| WO2002029949A2 (en) | 2002-04-11 |
| US20040051145A1 (en) | 2004-03-18 |
| KR100599214B1 (ko) | 2006-07-12 |
| EP1366552A2 (en) | 2003-12-03 |
| JP2004515911A (ja) | 2004-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4529353B2 (ja) | 保護機能付き半導体装置 | |
| JP2726433B2 (ja) | 半導体素子駆動用回路配置 | |
| US7102864B2 (en) | Latch-up-free ESD protection circuit using SCR | |
| JP5383426B2 (ja) | 異常検出時急速放電回路 | |
| JP3164065B2 (ja) | 半導体装置 | |
| US8605399B2 (en) | Load driving device | |
| US8017996B2 (en) | Semiconductor device, and energy transmission device using the same | |
| JP2522208B2 (ja) | 半導体装置 | |
| JP2000299931A (ja) | 電源供給制御装置及び電源供給制御方法 | |
| JP3583803B2 (ja) | 半導体デバイス | |
| JP2007173493A (ja) | 半導体装置 | |
| JPH0834222B2 (ja) | 半導体装置 | |
| JPH03166816A (ja) | 半導体集積回路装置 | |
| JP4192650B2 (ja) | パワースイッチング素子の駆動回路 | |
| JP3182848B2 (ja) | 半導体装置 | |
| WO2023199840A1 (ja) | 半導体装置および過電流保護装置 | |
| JP2001028437A (ja) | 過電流保護装置 | |
| JP2004193474A (ja) | 半導体装置 | |
| JP2004088886A (ja) | 半導体装置 | |
| JPH10233669A (ja) | 半導体リレー | |
| US20090302397A1 (en) | Field-Effect Transistor | |
| JPH06177736A (ja) | 固体リレー | |
| JP2002110866A (ja) | 電子装置 | |
| JP2000307398A (ja) | 半導体スイッチ装置の保護回路 | |
| JP2002051456A (ja) | 半導体素子の過電流保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051025 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |