JP4514916B2 - バスシステム - Google Patents
バスシステム Download PDFInfo
- Publication number
- JP4514916B2 JP4514916B2 JP2000225701A JP2000225701A JP4514916B2 JP 4514916 B2 JP4514916 B2 JP 4514916B2 JP 2000225701 A JP2000225701 A JP 2000225701A JP 2000225701 A JP2000225701 A JP 2000225701A JP 4514916 B2 JP4514916 B2 JP 4514916B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- address
- destination
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路の内部や、情報処理装置等のプリント基板上で用いられるバスシステムに関する。
【０００２】
【従来の技術】
近年、半導体集積回路や情報処理装置の高速化に伴い、これらに使用されるバスシステムには、バスサイクルを短くすることによるデータ転送速度の向上と並び、バス使用効率の向上、および、バスに接続する個々のデータ処理ユニットがデータ転送処理に占有される時間の短縮が求められている。
【０００３】
一般にバスシステムはアドレスバスとデータバスとを有し、メモリ制御部やＩ／O制御部等の複数のデータ処理ユニット（以下、デバイスと呼ぶ）を接続している。
【０００４】
このようなバスシステムにおける最も基本的な方式として、データを転送する際に、アドレス情報をアドレスバスに対して、データ情報をデータバスに対して各々時間的に重なり合って出力することにより転送するインターロック式と呼ばれる転送方式がある。この方式ではアドレスバス上にアドレス情報を出力している状態で、そのアドレス情報に対応するデータ情報をデータバス上で転送する。すなわちこの方式では、アドレス情報に対応するデータ情報の転送期間を通じてアドレス情報が参照されるため、アドレス情報自体の転送が終わっても、データ情報の転送が終わるまで次のアドレス情報の転送を開始することができない。
【０００５】
これを改良した方式として、アドレス情報とデータ情報とを分離して独立に転送するスプリット方式と呼ばれる転送方式がある。
【０００６】
後者の方式として「特開平５−２０４８４１」公報に開示されるものがある。図６にこの公報に示すバスシステムにおいて、スプリット方式のデータ転送を行った場合のタイミングチャートを示す。図６では、アドレス情報Ａ１とデータ情報Ｄ１の組からなる第１のデータ転送と、アドレス情報Ａ２とデータ情報Ｄ２の組からなる第２のデータ転送が順次行われる場合を示している。この図では、第１のデータ転送におけるアドレス情報Ａ１の転送は、対応するデータ情報Ｄ１の転送が終わるのを待たずに時刻ｔ２で終了し、また、データ情報Ｄ１の転送途中の時刻ｔ４で第２のデータ転送におけるアドレス情報Ａ２の転送を開始している。このように、同一のデータ転送におけるアドレス情報の転送とデータ情報の転送とを時間的に重なり合って行う必要がなく、各々の転送が分離され、独立に実行することが可能になっている。したがって、アドレスバスとデータバスがアドレス情報とデータ情報の各々の転送に占有される時間を短縮でき、空いた時間を他のデータ転送に割り当てることによって、アドレスバス、および、データバスの使用効率を上げている。
【０００７】
通常、このようなバスシステムにおけるデバイス間のデータ転送は、データ情報の転送元デバイスが転送先デバイスの状態を監視し、データ受信が可能であることを確認した後、データバスの使用権をデータバスの調停部から獲得して転送を開始するよう制御されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、このようなバスシステムにおいて、データ情報の転送先がデータ処理能力の低いデバイスである場合や、一つのデバイスに対して多量のデータが短時間に入力された場合に、転送先デバイスはその内部でデータを処理しきれず、転送元デバイスから出力されるデータ情報を受信できない状態が発生する。この時、データ情報の転送元デバイスは、転送先デバイスのデータ受信が可能になるまで長時間待たされ転送を開始できないのみでなく、複数のデバイスに対し順次データを転送する必要がある転送元デバイスでは、この間、別のデバイスに対する次のデータ転送を行なうことができないため、デバイス内部のデータ処理が滞り、そのデバイスが本来持っているデータ処理能力が活かされずに制限されてしまう。その結果、バスシステム全体のデータ処理能力が下がってしまうという課題があった。
【０００９】
【課題を解決するための手段】
本発明ではアドレスバスおよびデータバスを有するバスシステムにおいて、デバイス各々にデータ情報入力専用接続部とデータ情報出力専用接続部とを独立して備え、データバスを、デバイス各々のデータ情報出力専用接続部に接続するソースデータバスと、デバイス各々のデータ情報入力専用接続部に接続するデスティネーションデータバスとに分離した。さらに、ソースデータバスとデスティネーションデータバスの間に、記憶部を内蔵するバス接続手段を設け、バス接続手段に、入力されたデータ情報から転送先を識別するデバイス識別手段と、データ転送先の受信可否状態を検知するデバイス状態検知手段を備え、バス接続手段はデバイス状態検知手段により転送先デバイスが受信不可と判断した場合には受信可能となるまでデータ情報の出力を保留にし、受信可能と判断した場合にはデータ情報の出力を行うたことにより、データ情報の転送元デバイスは転送先デバイスの状態にかかわらず、バス接続手段にデータ情報を出力し、転送先デバイスが受信可能になるまでの待ち時間を削減することができる。
【００１０】
【発明の実施の形態】
実施の形態
図１は本発明の実施の形態を説明するためのバスシステムのブロック図である。
【００１１】
本実施の形態におけるバスシステムは、アドレスバス１、ソースデータバス２およびデスティネーションデータバス３から構成される合計３系統のバス配線、第１デバイス４ａ、第２デバイス４ｂ、第３デバイス４ｃ、第４デバイス４ｄ、データバスブリッジ５、および、バス調停部６とで構成される。以下、デバイス４ａ、４ｂ、４ｃ、４ｄのように同一の構成を持つものは添字のアルファベットを省いた番号で総称し、例えば第１デバイス４ａから第４デバイス４ｄを総称してデバイス４と呼ぶこととする。
【００１２】
アドレスバス１は、アドレス自体を伝送する２４本の配線に、データ転送の転送元および転送先を含む個別属性を伝送する８本の拡張配線を加えた、合計３２本の配線を有する。このアドレスバス１を介して、デバイス４の任意の２つの間で、アドレス自体と個別属性からなるアドレス情報が双方向に伝送される。
【００１３】
ソースデータバス２は、デバイス４から出力されるデータ自体を伝送する１６本の配線に、データ転送の転送元および転送先を含む個別属性を伝送する８本の拡張配線を加えた、合計２４本の配線を有する。このソースデータバス２上では、データ自体と個別属性からなるデータ情報がデバイス４の任意の１つからデータバスブリッジ５へ伝送される。
【００１４】
デスティネーションデータバス３は、データバスブリッジ５から出力されるデータ自体を伝送する１６本の配線に、データ転送の個別属性を伝送する８本の拡張配線を加えた、合計２４本の配線を有する。このデスティネーションデータバス３上では、データ情報がデータバスブリッジ５からデバイス４の選択された１つへ伝送される。
【００１５】
これらバス１、２、３の配線本数は用いられるデータ量、又は、接続されるデバイスのビット幅等に合わせて設定される。
【００１６】
デバイス４は一例として、Ｉ／Ｏ制御部、データ処理部、メモリ制御部、ＣＰＵインターフェース部等であり、アドレスバス１、ソースデータバス２、デスティネーションデータバス３の各々に接続される。
【００１７】
デバイス４の各々は、アドレスバス１に対しアドレス情報を双方向に入出力する入出力兼用端子を持つ。アドレスバス１と入出力兼用端子を介して接続しているデバイス４は通常入出力兼用端子を入力方向にした状態で待機し、アドレス情報をアドレスバス１へ出力する場合、１つの選択されたデバイス（ソースデバイス）からのアドレス情報のみが出力されるよう制御される。
【００１８】
また、デバイス４の各々はソースデータバス２に対しデータ情報の出力のみ行い、デスティネーションデータバス３からデータ情報の入力のみ行う。すなわち、各々のデバイス４側から見て、アドレスバス１は入出力兼用バス、ソースデータバス２は出力専用バス、デスティネーションデータバス３は入力専用バスである。
【００１９】
なお、デバイス４の内、以下のように機能が限定されるものは、アドレスバス１との双方向接続、および、ソースデータバス２、デスティネーションデータバス３との片方向接続の全ての接続を行う必要はない。一般にスレーブデバイスと呼ばれ、自らデータ転送を要求せず、他のデバイスからのデータ転送の要求にのみ応答するメモリ制御部のようなデバイスでは、アドレスバス１との接続は入力方向のみでよい。また、バスシステムの外部へ出力するデータのみを扱う出力制御部のように、ソースデータバス２に対してデータ出力を行わないデバイスはソースデータバス２に接続する必要はない。さらに、ＲＯＭ（読み出し専用メモリ）制御部のように、デスティネーションデータバス３からデータ入力を行わないデバイスはデスティネーションデータバス３に接続する必要はない。
【００２０】
さらに、各々のデバイスは、データバスブリッジ５がその入力に接続されたソースデータバス２上に出力されるデータ情報を受けられる状態にあるか否かを示すデータバスバッファステータス信号１７を入力する一方、各々のデバイス４ａ、４ｂ、４ｃ、４ｄが現在デスティネーションデータバス３からデータ情報を受けられる状態にあるか否かを示すデバイスステータス信号１８ａ、１８ｂ、１８ｃ、１８ｄをデータバスブリッジ５に対して出力する。
【００２１】
デバイス４は、それぞれデバイス入出力部４０、アドレス情報記憶部４１、デバイスＩＤ記憶部４２、および、これらの状態を検知し動作を制御する図示せぬデバイス制御部を有する。なお、各々のデバイス４に対応するデバイス入出力部４０、アドレス情報記憶部４１、デバイスＩＤ記憶部４２は、そのデバイスの添字のアルファベットをつけて呼び、例えば、第１デバイス４ａのデバイス入出力部を４０ａとする。
【００２２】
デバイス入出力部４０は、図示せぬデバイス制御部およびデバイスＩＤ記憶部４２から転送先を示すアドレス自体と、転送元および転送先を含むデータ転送の個別属性とを入力し、これらからアドレス情報を生成してアドレスバス１へ出力する。さらに、このデバイスがリード処理の要求元である場合、生成したアドレス情報をアドレス情報記憶部４１へ出力する。これは、リード処理を要求したデバイスに対してデータ情報を返すのは、アドレス情報の転送先デバイスであり、返されたデータ情報がこのデバイスが要求したリード処理の応答であることを確認するために行う。また、他のデバイスからアドレスバス１に出力されたアドレス情報を入力し、そのアドレス情報の転送先が当デバイスのものであるか否かを判別し、当デバイス宛であった場合にアドレス情報記憶部４１にそのアドレス情報を出力すると共にデバイス制御部に対しアドレス情報を受け取ったことを通知する。また、デバイス制御部およびデバイスＩＤ記憶４２から転送するデータ自体とデータ転送の個別属性とを入力し、これらからデータ情報を生成してソースデータバス２へ出力する一方、デスティネーションデータバス３に出力されたデータ情報を入力し、そのデータ情報の転送先が当デバイスのものであるか否かを判別し、当デバイス宛のデータ情報をデバイス制御部に対して出力する。
【００２３】
アドレス情報記憶部４１は、デバイス入出力部４０で当デバイス宛と判別されたアドレス情報、および、当デバイスが要求したリード処理を示すアドレス情報を一時記憶するためのメモリである。本実施の形態では、アドレス自体の２４ビットとデータ転送の個別属性を示すの８ビットを合計したアドレス情報の３２ビットを１組とし、このアドレス情報の２組分を記憶する容量を持つ。この容量は、あるデータ転送が終了する前に別のデータ転送が開始された場合に、後者のアドレス情報を受け付け可能とするためである。アドレス情報記憶部４１に格納されたアドレス情報は、そのアドレス情報に対応するデータ情報が当デバイスに転送された後、デバイス制御部によって削除される。
【００２４】
デバイスＩＤ記憶部４２は、そのデバイスを他のデバイスと識別するための番号であるデバイスＩＤを格納しておくためのメモリである。これに格納されたデバイスＩＤにより、他のデバイスと識別される。本実施の形態では、第１デバイス４ａのデバイスＩＤは”０”、第２デバイス４ｂのデバイスＩＤは”１”、第３デバイス４ｃのデバイスＩＤは”２”、第４デバイス４ｄのデバイスＩＤは”３”と固定の番号とする。このデバイスＩＤは、常に固定の識別番号をとる必要は無く、例えば、バスシステムの起動時や初期化時などに、デバイス毎に重複しないよう割り付けてもよい。
【００２５】
データバスブリッジ５は、ソースデータバス２とデスティネーションデータバス３とを接続し、ソースデータバス２上に複数のデバイスの中から選択的に出力されるデータ情報を入力し、一時保存した後、デスティネーションデータバス３を介して転送先デバイスへデータ情報を出力する。
【００２６】
データバスブリッジ５は、データバス入出力部５０、データバッファ５１、および、入出力制御部５２とを有する。
【００２７】
データバス入出力部５０は、ソースデータバス２からデータ情報を入力し、データバッファ５１へ出力すると共に、入力したデータ情報に含まれる個別属性から転送先を示す部分を分離して入出力制御部５２に出力する。また、入出力制御部５２の指示により、データバッファ５１に格納されているデータ情報を読み出し、このデータ情報を転送先デバイスに対して出力するデータ情報に変換してデスティネーションデータバス３へ出力する。なお、ソースデータバス２から入力するデータ情報とデスティネーションデータバス３に出力するデータ情報とを同一形式とし、データバッファ５１から読み出したデータ情報をそのままデスティネーションデータバス３に出力するようにしてもよい。
【００２８】
データバッファ５１は入力と出力とを並行して実行可能な構成を持つ記憶手段であり、このような構成を持つ記憶手段の例として、入力と出力とが独立に制御されるデュアルポートメモリやＦＩＦＯメモリ、あるいは、２つの部分から成る記憶手段を交代に使用するトグルバッファ等が挙げられる。これらの記憶手段の記憶容量もしくは段数は、あるデータ転送が完了していない場合でも次のデータ転送のデータを受け付けられるように、一度に転送されるデータの長さの少なくとも２倍以上あることが好ましい。
【００２９】
入出力制御部５２は、デバイス４の各々から出力されるデバイスステータス信号１８ａ、１８ｂ、１８ｃ、１８ｄを入力し、デバイス４の各々が現在デスティネーションデータバス３上に出力されるデータ情報を受けられる状態にあるか否かを判断する。また、データバッファ５１の空き容量を監視することによりソースデータバス２からデータ情報を受けられるか否かを判断し、この判断結果をデバイス４の各々に対してデータバスバッファステータス信号１７として出力する。
【００３０】
このデータバスブリッジ５を持つことにより、ソースデータバス２とデスティネーションデータバス３を用いて異なるデータ情報を時間的に重なり合って伝送することができる。
【００３１】
バス調停部６は、アドレスバス調停部６１とソースデータバス調停部６２とを有し、各デバイス４の使用権要求の調停をアドレスバス１とソースデータバス２の各々に対し独立して行う。なお、デスティネーションデータバス３にデータ情報を出力するものはデータバスブリッジ５のみであるため、デスティネーションデータバス３に対する使用権要求の調停は不要である。
【００３２】
アドレスバス調停部６１は、各デバイス４ａ、４ｂ、４ｃ、４ｄから出力されるアドレスバス使用権要求信号であるＡＢＲＥＱ１１ａ、ＡＢＲＥＱ１１ｂ、ＡＢＲＥＱ１１ｃ、ＡＢＲＥＱ１１ｄを入力する。また、これらの信号の各々に対応するアドレスバス使用許可信号ＡＢＧＮＴ１２ａ、ＡＢＧＮＴ１２ｂ、ＡＢＧＮＴ１２ｃ、ＡＢＧＮＴ１２ｄをデバイス４ａ、４ｂ、４ｃ、４ｄにそれぞれ出力する。以下、４本のアドレスバス使用権要求信号を総称する場合にＡＢＲＥＱ１１、４本のアドレスバス使用許可信号を総称する場合にＡＢＧＮＴ１２と各々呼ぶ。
【００３３】
アドレスバス調停部６１は、デバイス４の各々から出力されるアドレスバス使用権要求信号ＡＢＲＥＱ１１に対し、アドレスバス１の使用状態を元に判断し、以下のように、選択的に１つのデバイスにのみアドレスバス１の使用許可を表す論理を出力する。
【００３４】
アドレスバス１が使用されていない状態で、あるデバイスが単独でアドレスバス１の使用権を要求した場合、そのままアドレスバス１の使用を許可する。アドレスバス１が使用されておらず、複数のデバイスが同時にアドレスバス１の使用権を要求した場合、優先度のもっとも高いデバイスのみにアドレスバス１の使用を許可する。優先度を判断する方式には、デバイス毎に固定の重み付けをつけたプライオリティエンコーダを用いるものや、各デバイスに対し順番にバス使用権をあたえるラウンドロビン方式等が知られている。アドレスバス１が既に使用されている場合には、現在アドレスバス１の使用許可を与えられているデバイスが使用権要求を解除するまで、他のデバイスに対し新たにアドレスバス１の使用権を与えない。したがって、アドレスバス１に双方向で接続しているデバイスは、アドレス使用権を持ったデバイスのみアドレスバス１へ出力し、その間他のデバイスはアドレスバス１上のアドレス情報を入力しながら待機するよう制御される。
【００３５】
ソースデータバス調停部６２は、デバイス４ａ、４ｂ、４ｃ、４ｄから各々出力されるソースデータバス使用権要求信号であるＳＤＢＲＥＱ１３ａ、ＳＤＢＲＥＱ１３ｂ、ＳＤＢＲＥＱ１３ｃ、ＳＤＢＲＥＱ１３ｄを入力する。また、これらの信号の各々に対応するソースデータバス使用許可信号であるＳＤＢＧＮＴ１４ａ、ＳＤＢＧＮＴ１４ｂ、ＳＤＢＧＮＴ１４ｃ、ＳＤＢＧＮＴ１４ｄをそれぞれのデバイス４ａ、４ｂ、４ｃ、４ｄに出力する。以下、４本のソースデータバス使用権要求信号を総称する場合にＳＤＢＲＥＱ１３、４本のソースデータバス使用許可信号を総称する場合にＳＤＢＧＮＴ１４と各々呼ぶ。
【００３６】
ソースデータバス調停部６２は、デバイス４の各々から出力されるソースデータバス使用権要求信号ＳＤＢＲＥＱ１３に対し、バスの使用状態を元に判断し、アドレス調停部６１と同様、所定の調停を行い、選択的に１つのデバイスにのみソースデータバス２の使用許可の論理を表す信号を出力する。
【００３７】
本構成を用いたデータ転送処理は、以下のように行われる。
【００３８】
アドレスバス１を用いた転送処理の要求デバイスから応答デバイスに対するアドレス情報の転送と、ソースデータバス２を用いた転送元デバイス（ソースデバイス）からデータバスブリッジ５へのデータ情報の転送と、デスティネーションデータバス３を用いたデータバスブリッジ５から転送先デバイス（デスティネーションデバイス）へのデータ情報の転送の３段階で行われる。
【００３９】
図１の第１デバイス４ａから第２デバイス４ｂへデータを転送する場合（第１デバイス４ａから第２デバイス４ｂへのライト処理）を例として説明する。第１デバイス４ａは、まず、デバイス入出力部４０ａで第２デバイス４ｂのアドレスと転送元（第１デバイス４ａ）および転送先（第２デバイス４ｂ）を含む転送の個別属性とからアドレス情報を生成し、アドレスバス１に出力する。この間、他のデバイスは、アドレスバス１に出力されたアドレス情報を入力し、それぞれのデバイス入出力部４０ｂ、４０ｃ、４０ｄでこのアドレス情報がそのデバイス宛のものであるか否かを判別する。第２デバイス４ｂは、このアドレス情報が第２デバイス４ｂに対するものと判別し、このアドレス情報をアドレス情報記憶部４１ｂに格納する。
【００４０】
次に、第１デバイス４ａは、デバイス入出力部４０ａで転送するデータ情報を生成し、ソースデータバス２に出力する。ソースデータバス２に出力されたデータ情報は、データバスブリッジ５のデータバス入出力部５０を介してデータバッファ５１に格納される。次に、データバスブリッジ５はデータバッファ５１に格納されたデータ情報をデータバス入出力部５０を介してデスティネーションデータバス３上に出力する。第２デバイス４ｂは、デスティネーションデータバス３上に出力されたデータ情報をデバイス入出力部４０ｂを介してデバイス４ｂ内の図示せぬデバイス制御部に出力する。
【００４１】
このようにして第１デバイス４ａから第２デバイス４ｂに対して行ったライト処理が完了する。
【００４２】
図２（ａ）に本実施の形態で用いるアドレスバス１、ソースデータバス２、デスティネーションデータバス３を用いて転送されるアドレス情報、ソースデータ情報、デスティネーションデータ情報の構成例を、図２（ｂ）にアドレスタグ１ｂ、ソースデータタグ２ｂ、デスティネーションデータタグ３ｂの内容の一例をそれぞれ示す。なお、アドレスタグ１ｂは前述したアドレス情報の転送元と転送先を含む個別情報の詳細例を示し、ソースデータタグ２ｂ、デスティネーションデータタグ３ｂは、各々前述したデータ情報の転送元や転送先を含む個別属性の詳細例を示すものである。
【００４３】
また、一般にデータ転送はデータバスの幅に合わせたビット幅で行うことが効率的である。したがって、図２（ｂ）に示す各タグの内容の一例では使用していないビットを未使用と記述しており、各バスの幅に合わせるため任意の値を詰めている。
【００４４】
各デバイス４ａ、４ｂ、４ｃ、４ｄからアドレスバス１に出力されるアドレス情報は、アドレスバス１の配線と対応して、図２（ａ）に示すように２４ビットのアドレス１ａと、以下に示す８ビットのアドレスタグ１ｂで構成される。アドレスタグ１ｂは、アドレスバス１の拡張配線を用いてアドレス１ａ自体と同期して転送される。アドレスタグ１ｂは、図２（ｂ）に示すようにリード処理もしくはライト処理の要求元（アドレス情報の転送元）となるデバイスの識別符号である転送元デバイスＩＤ、リード処理もしくはライト処理の要求先（アドレス情報の転送先）となるデバイスの識別符号である転送先デバイスＩＤ、連続転送ワード数、および、リード処理とライト処理の区別で構成される情報の一部もしくは全部を持つ。
【００４５】
ソースデータバス２に出力されるデータ情報は、ソースデータバス２の配線と対応して、１６ビットのソースデータ２ａと、以下に示す８ビットのソースデータタグ２ｂとで構成される。ソースデータタグ２ｂは、ソースデータバス２の拡張配線を用いてソースデータ２ａ自体と同期して転送される。ソースデータタグ２ｂは、データ情報の転送元となるデバイスの識別符号である転送元デバイスＩＤ、データ情報の転送先となるデバイスの識別符号である転送先デバイスＩＤ、連続転送ワード数、および、リード処理とライト処理の区別の一部もしくは全部を持つ。
【００４６】
デスティネーションデータバス３に出力されるデータ情報は、デスティネーションデータバス３の配線と対応して、１６ビットのデスティネーションデータ３ａと、以下に示す８ビットのデスティネーションデータタグ３ｂとで構成される。デスティネーションデータタグ３ｂは、デスティネーションデータバス３の拡張配線を用いてデスティネーションデータ３ａと同期して転送される。デスティネーションデータタグ３ｂは、データ情報の転送元となるデバイスの識別符号である転送元デバイスＩＤ、データ情報の転送先となるデバイスの識別符号である転送先デバイスＩＤ、連続転送ワード数、および、リード処理とライト処理の区別の一部もしくは全部を持つ。
【００４７】
ここで、連続転送ワード数は１回のリード処理又はライト処理で続けて転送するデータの数を示す。本実施の形態では、ソースデータバス２、デスティネーションデータバス３上で、１バスクロック周期に１単位（以降、１ワードと呼ぶ）のデータを転送するものとし、４ワードのデータを続けて転送する場合には、連続転送ワード数に４を指定する。
【００４８】
以下、デバイス４のデバイス入出力部４０、および、データバスブリッジ５のデータバス入出力部５０における、図２に示した各タグ情報の判別および生成の手順をデバイス入出力部４０、および、データバス入出力部５０の内部構成例と共に示す。
【００４９】
図３にデバイス４のデバイス入出力部４０の内部構成例を示したブロック図を示す。デバイス入出力部４０は、アドレス情報生成部４０１、アドレス情報判別部４０２、ソースデータ情報生成部４０３、デスティネーションデータ情報判別部４０４とからなる。
【００５０】
アドレス情報生成部４０１は、デバイス制御部より転送元デバイスＩＤを除くアドレスタグと、転送先デバイスに対するアドレスを入力し、これにデバイスＩＤ記憶部４２から入力するデバイスＩＤをアドレスタグの転送元デバイスＩＤとして加えることにより、アドレス情報（アドレス１ａとアドレスタグ１ｂの組）を生成してアドレスバス１に出力する。また、当デバイスがリード処理の要求元である場合には、このアドレス情報をアドレス情報記憶部４１に格納する。
【００５１】
アドレス情報判別部４０２は、他のデバイスからアドレスバス１に出力されたアドレス情報（アドレス１ａとアドレスタグ１ｂの組）を入力し、アドレスタグ１ｂ内の転送先デバイスＩＤと当デバイスのデバイスＩＤ記憶部４２から入力するデバイスＩＤと比較し、一致した場合、入力したアドレス情報を当デバイスのアドレス情報記憶部４１に格納する。
【００５２】
ソースデータ情報生成部４０３は、デバイス制御部から転送先デバイスに転送するデータおよび転送元デバイスＩＤを除くソースデータタグを入力し、これにデバイスＩＤ記憶部４２から入力するデバイスＩＤをソースデータタグの転送元デバイスＩＤとして加えることにより、データ情報（ソースデータ２ａとソースデータタグ２ｂの組）を生成し、ソースデータバス２に出力する。
【００５３】
デスティネーションデータ情報判別部４０４は、データバスブリッジ５からデスティネーションデータバス３に出力されたデスティネーションデータ情報（デスティネーションデータ３ａとデスティネーションデータタグ３ｂの組）を入力し、デスティネーションデータタグ３ｂ内の転送先デバイスＩＤと当デバイスのデバイスＩＤ記憶部４２から入力するデバイスＩＤと比較し、一致した場合、入力したデスティネーションデータ情報を当デバイスの図示せぬデバイス制御部に出力する。
【００５４】
図４にデータバスブリッジ５のデータバス入出力部５０の内部構成を示したブロック図を示す。データバス入出力部５０は、ソースデータ情報判別部５０１とデスティネーションデータ情報生成部５０２とからなる。
【００５５】
ソースデータ情報判別部５０１は、ソースデータバス２に出力されたソースデータ情報（ソースデータ２ａとソースデータタグ２ｂの組）を入力し、記憶部５１へ格納すると共に、ソースデータ情報のソースデータタグ２ｂの部分から転送先デバイスＩＤを分離し入出力制御部５２に出力する。入出力制御部５２は、この転送先デバイスＩＤが示すデバイスを転送先とするデータ情報が記憶部５１に格納されたことを検知し、対応する転送先デバイスから出力されるデバイスステータス信号１８がデータ情報を受信可能である論理を示していれば、デスティネーションデータ情報生成部５０２に対しデータ情報が出力可能であることを通知する。
【００５６】
デスティネーションデータ情報生成部５０２は、入出力制御部５１から前記の通知を受け取ると記憶部５１に格納されたデータ情報からデスティネーションデータ情報（デスティネーションデータ３ａとデスティネーションデータタグ３ｂの組）を生成してデスティネーションデータバス３に出力する。
【００５７】
図５は、本実施の形態の動作を示すタイミングチャートである。以下図５を用いて図１、図３、および、図４を参照しつつ転送処理の動作を説明する。
ここでは、第１デバイス４ａから第２デバイス４ｂへのデータ転送処理と、第２デバイス４ｂから第３デバイス４ｃへのデータ転送処理が連続して行われる場合の動作を示している。
【００５８】
図５のタイミングチャートにおいて、データ転送は、デバイス４ａ、４ｂ、４ｃ、４ｄ、データバスブリッジ５、および、バス調停部６の全てに入力される図１には示していないバスクロック信号ＣＬＫを時間の基準にして制御される。
【００５９】
また、図５（ａ）におけるアドレス１ａとアドレスタグ１ｂ、図５（ｂ）におけるソースデータ２ａとソースデータタグ２ｂ、図５（ｃ）におけるデスティネーションデータ３ａとデスティネーションデータタグ３ｂは、各々アドレスバス１、ソースデータバス２、デスティネーションデータバス３の配線に出力される信号を分けて表記したものである。
【００６０】
さらに、図示はしないが、アドレスタグ１ｂ、ソースデータタグ２ｂ、デスティネーションデータタグ３ｂの各々には、連続転送ワード数として４ワードが指定してあるものとする。
【００６１】
また、▲１▼および▲２▼の記号は、各バス使用権要求、許可、アドレス、データが下記の処理の何れかによるものであることを示している。
【００６２】
図５では、以下の処理を連続して行っている。
【００６３】
▲１▼ 第１デバイス４ａが第２デバイス４ｂに対して行うライト処理
第２デバイス４ｂは、第１デバイス４ａがソースデータバス２へ出力したデータをデータバスブリッジ５を介して、デスティネーションデータバス３から入力する。
【００６４】
▲２▼ 第２デバイス４ｂが第３デバイス４ｃに対して行うライト処理
第２デバイス４ｂがソースデータバス２へデータを出力し、データバスブリッジ５、および、デスティネーションデータバス３を介して第３デバイス４ｃへ入力させる。
【００６５】
すなわち、第２デバイス４ｂから見ると、▲１▼における入力処理、▲２▼における出力処理を連続して行った場合を示している。また、第２デバイス４ｂは、図５の時刻ｔ１からｔ６の間でデスティネーションデータバス３からデータ情報を受信不可能な状態であり、時刻ｔ６以降で受信可能な状態になる。
【００６６】
▲１▼の第１デバイス４ａが第２デバイス４ｂに対して行うライト処理は、以下の順序で実行される。
【００６７】
（１）第1デバイス−第２デバイス間ライト要求
第１デバイス４ａから第２デバイス４ｂへアドレス転送を行う区間
（図５（ａ）に示す時刻ｔ１から時刻ｔ４の間）
（２）第１デバイス−データバスブリッジ間データ転送
第１デバイス４ａからデータバスブリッジ５へデータ転送を行う区間
（図５（ｂ）に示す時刻ｔ１から時刻ｔ７の間）
（３）データバスブリッジ−第２デバイス間データ転送
データバスブリッジ５から第２デバイス４ｂへデータ転送を行う区間
（図５（ｃ）に示す時刻ｔ７から時刻ｔ１１の間）
ここで（１）、（２）、（３）の番号は、それぞれ、図５（ａ）、図５（ｂ）、図５（ｃ）の部分にそれぞれ記述している区間の番号と対応している。
【００６８】
以下、（１）、（２）、（３）の各部分の詳細動作を説明する。
（１）第1デバイス−第２デバイス間ライト要求
ライト処理の要求元となる第１デバイス４ａは、アドレスバス調停部６１に対し、アドレスバス使用権要求信号ＡＢＲＥＱ１１ａを有効（”１”）にして、アドレスバス１の使用権を要求する（図５（ａ）の時刻ｔ１）。
【００６９】
アドレスバス調停部６１は現在のアドレスバス１の使用状況を確認し、所定の調停を行った後、第１デバイス４ａに対し、アドレスバス使用許可信号ＡＢＧＮＴ１２ａを有効（”１”）にして、アドレスバス１の使用権を与える（図５（ａ）の時刻ｔ２）。
【００７０】
第１デバイス４ａは、アドレスバス使用権要求信号ＡＢＲＥＱ１１ａを有効にしていてかつアドレスバス使用許可信号ＡＢＧＮＴ１２ａが有効になったことを検出すると、すなわち、第１デバイス４ａがアドレスバス１の使用権を獲得した時、アドレスバス１上にアドレス１ａおよびアドレスタグ１ｂの出力を開始する（図５（ａ）の時刻ｔ３）。第１デバイス４ａがアドレスバス１の使用権を獲得している間、その他のデバイスは、アドレスバス１上の情報、すなわちアドレス１ａとアドレスタグ１ｂとを入力しながら待機している。アドレスタグ１ｂには、転送元デバイスＩＤが”０”、転送先デバイスＩＤが”１”、リード処理とライト処理の区別が”ライト処理”という情報、すなわち、第１デバイス４ａから第２デバイス４ｂへのライト要求であるという情報が含まれる。したがって、ライト処理の要求先デバイスに指定されている第２デバイス４ｂは、デバイス入出力部４０ｂ内のアドレス情報判別部４０２ｂで第１デバイス４ａからライト要求があることを検知し、アドレス情報記憶部４１ｂにアドレス１ａおよびアドレスタグ１ｂを格納する（図５（ａ）の時刻ｔ４）。
【００７１】
第１デバイス４ａは、アドレスバス使用許可信号ＡＢＧＮＴ１２ａが有効であることを検出した時点で、アドレスバス調停部６１に対し、アドレスバス使用権要求信号ＡＢＲＥＱ１１ａを無効（”０”）にして、アドレスバス１の使用権を放棄する（図５（ａ）の時刻ｔ３）。アドレスバス調停部６１は、アドレスバス使用権要求信号ＡＢＲＥＱ１１ａが無効（”０”）になったことを検出すると、アドレスバス使用許可信号ＡＢＧＮＴ１２ａを無効（”０”）にして、第１デバイス４ａに対するアドレスバス１の使用権を取り消す（図５（ａ）の時刻ｔ４）。
【００７２】
（２）第１デバイス−データバスブリッジ間データ転送
第１デバイス４ａは、データバスブリッジ５の入出力制御部５２から出力されるデータバスバッファステータス信号１７を確認し、データバッファ５１がソースデータ情報を受け取ることが可能である論理が出力されていれば、ソースデータバス調停部６２に対し、ソースデータバス使用権要求信号ＳＤＢＲＥＱ１３ａを有効（”１”）にし、ソースデータバス２の使用権を要求する（図５（ｂ）の時刻ｔ１）。
【００７３】
ソースデータバス調停部６２は所定の調停を行った後、第１デバイス４ａに対し、ソースデータバス使用許可信号ＳＤＢＧＮＴ１４ａを有効（”１”）にし、ソースデータバス２の使用許可を与える（図５（ｂ）の時刻ｔ２）。第１デバイス４ａは、ソースデータバス２の使用権を獲得すると、ソースデータバス２上にソースデータ２ａの出力（図５（ｂ）の時刻ｔ３から時刻ｔ７の間）、および、ソースデータタグ２ｂの出力（図５（ｂ）の時刻ｔ３から時刻ｔ４の間）を行う。なお、第１デバイス４ａは、ソースデータ２ａを出力している間、ソースデータタグ２ｂを出力し続けてもよい。データバスブリッジ５はソースデータバス２上のソースデータ２ａの先頭ワードおよびソースデータタグ２ｂをデータバス入出力部５０のソースデータ情報判別部５０１で判別し、データバッファ５１に双方を格納すると共にソースデータタグ２ｂに含まれる転送先デバイスＩＤを入出力制御部５２に通知し（図５（ｂ）の時刻ｔ４）、入出力制御部５２は転送先が第２デバイス４ｂであるデータ情報がデータバッファ５１に格納されたことを検知する。以降、ソースデータ２ａの後続の３ワードは、バスクロックＣＬＫ毎に順次データバッファ５１に格納される。
【００７４】
第１デバイス４ａは、ソースデータバス２へ出力するデータのワード数に対応する期間（図５ではバスクロック４周期分）ソースデータバス使用許可信号ＳＤＢＧＮＴ１４ａが有効であったことを検出すると、ソースデータバス調停部６２に対し、ソースデータバス使用権要求信号ＳＤＢＲＥＱ１３ａを無効（”０”）にして、ソースデータバス２の使用権を放棄する（図５（ｂ）の時刻ｔ６）。ソースデータバス調停部６２は、ソースデータバス使用権要求信号ＳＤＢＲＥＱ１３ａが無効（”０”）になったことを検出すると、ソースデータバス使用許可信号ＳＤＢＧＮＴ１４ａを無効（”０”）にして、第１デバイス４ａに対するソースデータバス２の使用権を取り消す（図５（ｂ）の時刻ｔ７）。
【００７５】
（３）データバスブリッジ−第２デバイス間データ転送
データバスブリッジ５の入出力制御部５２は、ソースデータ情報判別部５０１からの通知により、転送先が第２デバイス４ｂであるデータ情報がデータバッファ５１に格納されたことを検知すると、デスティネーションデータ３ａおよびデスティネーションデータタグ３ｂの転送先である第２デバイス４ｂが出力するデバイスステータス信号１８ｂがデスティネーションデータ情報を取り込むことが可能であるか否かを確認する。図５（ｃ）の時刻ｔ４において第２デバイス４ｂはデスティネーションステータス信号１８ｂにデスティネーションデータ情報が受信不可である論理を出力しているため、データバスブリッジ５はデバイスステータス信号１８ｂが受信可能となるまでデスティネーションデータバス３に対する出力を保留する。図５（ｃ）の時刻ｔ７においてデバイスステータス信号１８ｂが受信可能である論理が出力されたことを検出すると、データバスブリッジ５は、データバッファ５１内からデータ情報を読み出し、データバス入出力部５０内のデスティネーションデータ情報生成部５０２を介してデスティネーションデータバス３上にデスティネーションデータ３ａの出力（図５（ｃ）の時刻ｔ７から時刻ｔ１１の間）、および、デスティネーションデータタグ３ｂの出力（図５（ｃ）の時刻ｔ７から時刻ｔ８の間）を行う。なお、データバスブリッジ５は、デスティネーションデータ３ａを出力している間、デスティネーションデータタグ３ｂを出力し続けてもよい。ここでデータバスブリッジ５が出力するデスティネーションデータタグ３ｂは、図５（ｂ）の時刻ｔ４でデータバッファ５１に格納したソースデータタグ２ｂを元にしており、一例としては、ソースデータタグ２ｂをそのままデスティネーションデータタグ３ｂとして出力する。
【００７６】
デスティネーションデータバス３上に出力されたデスティネーションデータ３ａおよびデスティネーションデータタグ３ｂは、第２デバイス４ｂのデスティネーションデータ情報判別部４０４ｂに入力される（図５（ｃ）の時刻ｔ７から時刻ｔ１１の間）。第２デバイス４ｂは図５（ａ）の時刻ｔ４でアドレス情報記憶部４１ｂに格納されていたアドレス情報のアドレスタグ１ｂと入力したデスティネーションデータタグ３ｂとを照合し、受け取ったデスティネーションデータ情報に対応したアドレス情報をデータ転送終了後に破棄する。
【００７７】
以上の動作で▲１▼の第１デバイス４ａが第２デバイス４ｂに対して行うライト処理が終了する。
【００７８】
このように、データ情報の転送元である第１デバイス４ａは、転送先である第２デバイス４ｂが図５の時刻ｔ６まで受信不可状態であっても、データバスブリッジ５に対してデータ情報を出力し、第２デバイスが受信可能状態になるのを待たずにデータ情報の出力を終えることができる。
【００７９】
これに続いて、▲２▼の第２デバイス４ｂが第３デバイス４ｃに対して行うライト処理は、以下の順序で実行される。
【００８０】
（４）第２デバイス−第３デバイス間ライト要求
第２デバイス４ｂから第３デバイス４ｃへアドレス転送を行う区間
（図５（ａ）に示す時刻ｔ４から時刻ｔ７の間）
（５）第２デバイス−データバスブリッジ間データ転送
第２デバイス４ｂからデータバスブリッジ５へデータ転送を行う区間
（図５（ｂ）に示す時刻ｔ４から時刻ｔ１２の間）
（６）データバスブリッジ−第３デバイス間データ転送
データバスブリッジ５から第３デバイス４ｃへデータ転送を行う区間
（図５（ｃ）に示す時刻ｔ１１から時刻ｔ１５の間）
ここで（４）から（６）までの番号は、それぞれ、図５（ａ）、図５（ｂ）、図５（ｃ）の各部分に記述している区間の番号と対応している。
【００８１】
以下、（４）、（５）、（６）の各部分の詳細動作を説明する。
（４）第２デバイス−第３デバイス間ライト要求
ライト処理の要求元となる第２デバイス４ｂは、前述の（１）の動作と同様、アドレスバス調停部６１に対し、アドレスバス１の使用権を要求し（図５（ａ）の時刻ｔ４）、これに応答し、アドレスバス調停部６１は前述の（１）の使用権が開放されたら所定の調停を行った後にアドレスバス１の使用権を与える（図５（ａ）の時刻ｔ５）。ここで、（４）のアドレスの転送は、（１）のデータの転送の終了を待たずに行われる。
【００８２】
第２デバイス４ｂは、アドレスバス１の使用権を獲得したことを検出すると、アドレスバス１上にアドレス１ａおよびアドレスタグ１ｂの出力を開始する（図５（ａ）の時刻ｔ６）。第２デバイス４ｂがアドレスバス１の使用権を獲得している間、その他のデバイスは、アドレスバス１上のアドレス情報を入力しながら待機している。アドレスタグ１ｂには、転送元デバイスＩＤが”１”、転送先デバイスＩＤが”２”、リード処理とライト処理の区別が”ライト処理”という情報、すなわち、第２デバイス４ｂから第３デバイス４ｃへのライト要求であるという情報が含まれる。したがって、ライト処理の要求先デバイスに指定されている第３デバイス４ｃは、デバイス入出力部４０ｃ内のアドレス情報判別部４０２ｃで第２デバイス４ｂからライト要求があることを検知し、アドレス情報記憶部４１ｃにアドレス１ａおよびアドレスタグ１ｂを格納する（図５（ａ）の時刻ｔ７）。
【００８３】
第２デバイス４ｂは、アドレスバス使用許可信号ＡＢＧＮＴ１２ｂが有効であることを検出した時点で、前述の（１）と同様アドレスバス１の使用権を放棄し（図５（ａ）の時刻ｔ６）、これに応答してアドレスバス調停部６１は、アドレスバス１の使用権を取り消す（図５（ａ）の時刻ｔ７）。
【００８４】
（５）第２デバイス−データバスブリッジ間データ転送
第２デバイス４ｂは、前述の（２）の動作と同様にしてソースデータバス調停部６２に対し、ソースデータバス２の使用権を要求し（図５（ｂ）の時刻ｔ４）、
ソースデータバス調停部６２は前述の（２）の第１デバイスに対するソースデータバスの使用権を取り消すのと同時にソースデータバス２の使用許可を与える（図５（ｂ）の時刻ｔ７）。第２デバイス４ｂは、ソースデータバス２の使用権を獲得すると、ソースデータバス２上にソースデータ２ａの出力（図５（ｂ）の時刻ｔ８から時刻ｔ１２の間）、および、ソースデータタグ２ｂの出力（図５（ｂ）の時刻ｔ８から時刻ｔ９の間）を行う。（２）と同様に第２デバイス４ｂは、ソースデータ２ａを出力している間、ソースデータタグ２ｂを出力し続けてもよい。
【００８５】
データバスブリッジ５はソースデータバス２上のソースデータ２ａの先頭ワードおよびソースデータタグ２ｂをデータバス入出力部５０のソースデータ情報判別部５０１で判別し、データバッファ５１に双方を格納すると共に、ソースデータタグ２ｂに含まれる転送先デバイスＩＤを入出力制御部５２に通知し（図５（ｂ）の時刻ｔ９）、入出力制御部５２は転送先が第３デバイス４ｃであるデータ情報がデータバッファ５１に格納されたことを検知する。以降、ソースデータ２ａの後続の３ワードは、バスクロックＣＬＫ毎に順次データバッファ５１に格納される。
【００８６】
第２デバイス４ｂは、ソースデータバス２へ出力するデータのワード数に対応する期間（図５ではバスクロック４周期分）ソースデータバス使用許可信号ＳＤＢＧＮＴ１４ｂが有効であったこと検出すると、ソースデータバス調停部６２に対し、前述の（２）の動作と同様ソースデータバス２の使用権を放棄し（図５（ｂ）の時刻ｔ１１）、これに応答してソースデータバス調停部６２はソースデータバス２の使用権を取り消す（図５（ｂ）の時刻ｔ１２）。
【００８７】
（６）データバスブリッジ−第３デバイス間データ転送
データバスブリッジ５の入出力制御部５２は、（１）の動作と同様に転送先が第３デバイス４ｃであるデータ情報がデータバッファ５１に格納されたことを検知すると、デバイスステータス信号１８ｃに第３デバイス４ｃがデスティネーションデータ情報を受け取ることが可能である論理が出力されていれば、データバッファ５１内からデスティネーションデータバス３上にデスティネーションデータ３ａの出力（図５（ｃ）の時刻ｔ１１から時刻ｔ１５間）、および、デスティネーションデータタグ３ｂの出力（図５（ｃ）の時刻ｔ１１から時刻ｔ１２の間）を行う。なお、データバスブリッジ５は、デスティネーションデータ３ａを出力している間、デスティネーションデータタグ３ｂを出力し続けてもよい。
【００８８】
デスティネーションデータバス３上に出力されたデスティネーションデータ３ａおよびデスティネーションデータタグ３ｂは、第３デバイス４ｃのデスティネーションデータ情報判別部４０４ｃに入力される（図５（ｃ）の時刻ｔ１１から時刻ｔ１５の間）。第３デバイス４ｃは図５（ａ）の時刻ｔ７でアドレス情報記憶部４１ｃに保存されていたアドレス情報のアドレスタグの部分と入力したデスティネーションデータタグ３ｂとを照合し、受け取ったデスティネーションデータ情報に対応したアドレス情報をデータ転送終了後に破棄する。
【００８９】
以上の動作で▲２▼の第２デバイス４ｂが第３デバイスに対して行うライト処理が終了する。
【００９０】
デスティネーションデータバス３上にデータ情報を出力するものは、データバスブリッジ５のみであり、バスへの出力元を切換える必要が無い。したがって、デスティネーションデータバス３上では、バスへの出力元が複数ある場合に問題となる出力の衝突が起こり得ず、データバスブリッジ５に格納された複数のデータ情報を連続して出力することができる。
【００９１】
さらに、データバスブリッジ５のデータバッファ５１はデータ情報の入力と出力とを並行して実行できるため、ソースデータバス２を使用しデバイスの一つからデータ情報の入力を行うのと並行して、デスティネーションデータバス３を使用して他のデバイスへデータ情報を出力することができる。
【００９２】
以上説明したように、データバスをデバイス４のデータ情報出力専用端子に接続するソースデータバス２と、デバイス４のデータ情報入力専用端子に接続するデスティネーションデータバス３とに分け、記憶部を内蔵するデータバスブリッジ５によりソースデータバス２とデスティネーションデータバス３を接続し、データバスブリッジ５に入力されたデータ情報から転送先を識別するデバイス識別手段と、データ転送先の受信可否状態を検知する手段を備えたことにより、データ情報の転送元デバイスは、転送先デバイスの状態にかかわらずデータ情報を出力することができ、転送先デバイスが受信可能になるまでの待ち時間を削減した。
【００９３】
また、データバスブリッジの記憶部を入出力が並行して実行可能な構成とすることにより、デスティネーションデータバス３に対するデータ情報の出力は、データバスブリッジ５のみが行うため、データバスブリッジ５内に格納された複数のデータ情報を間を空けず連続して出力することができ、デスティネーションデータバス３の空き時間を削減することができる。
【００９４】
本発明の実施の形態では、３系統のバスに接続されるデバイス数は４としたが、本発明において接続するデバイス数はこれに限定されず、必要な数のデバイスを接続しても同様な効果が得られる。さらに、デバイス４の各々に内蔵するアドレス情報記憶部４１の容量をアドレス情報の２組分としているが、これに限定されず、バスシステムのデータ転送の頻度に応じて増減させることができる。
【００９５】
また、以上の実施の形態では、各バスの配線本数を拡張した部分を用いてデータ転送の個別属性を示すタグをアドレスまたはデータと同時に転送する方式を用いた場合を説明したが、本発明は、同一バス配線上でアドレスまたはデータと時分割してタグを転送する方式を用いた場合にも適用できる。この場合、各々のバスの配線本数を増やさずにデータバスの使用効率を上げることができる。
【００９６】
また、メモリ制御部等のデバイスの内部にアドレス発生手段を設けることにより、１回のアドレス転送で、デバイスに接続される外部メモリの複数の連続したアドレスにアクセスすることが可能となるが、この場合にも本発明が適用でき、データバスの使用効率を上げることができる。
【００９７】
【発明の効果】
以上説明したように、本発明によれば、データバスの信号伝送路を複数のデバイスの出力専用であるソースデータバスと、入力専用であるデスティネーションデータバスとに分け、ソースデータバスとデスティネーションデータバスとを記憶部を内部に含むバス接続手段により接続し、バス接続手段に、入力したデータ情報から転送先を識別するデバイス識別手段と、データ転送先におけるデータ情報の受信可否状態を検知するデバイス状態検知手段を設け、バス接続手段はデバイス状態検知手段により転送先デバイスが受信不可と判断した場合には受信可能となるまでデータ情報の出力を保留にし、受信可能と判断した場合にはデータ情報の出力を行うため、データ情報の転送元デバイスは転送先デバイスの状態にかかわらずデータ情報を出力でき、転送先デバイスが受信可能になるまでの待ち時間を削減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のバスシステムを示すブロック図である。
【図２】本発明の実施の形態におけるアドレス情報、データ情報の構成例を示す説明図である。
【図３】デバイス入出力部の構成を示すブロック図である。
【図４】データバス入出力部の構成を示すブロック図である。
【図５】本発明の実施の形態の動作を説明するためのタイミングチャートである。
【図６】従来のバスシステムの動作を説明するためのタイミングチャートである。
【符号の説明】
１ アドレスバス
２ ソースデータバス
３ デスティネーションデータバス
４ デバイス
５ データバスブリッジ
６ バス調停部
１１ アドレスバス使用権要求信号（ＡＢＲＥＱ）
１２ アドレスバス使用許可信号（ＡＢＧＮＴ）
１３ ソースデータバス使用権要求信号（ＳＤＢＲＥＱ）
１４ ソースデータバス使用許可信号（ＳＤＢＧＮＴ）
１７ データバスバッファステータス信号
１８ デバイスステータス信号
４０ デバイス入出力部
４１ アドレス情報記憶部
４２ デバイスＩＤ記憶部
５０ データバス入出力部
５１ データバッファ
５２ 入出力制御部
６１ アドレスバス調停部
６２ ソースデータバス調停部
４０１ アドレス情報生成部
４０２ アドレス情報判別部
４０３ ソースデータ情報生成部
４０４ デスティネーションデータ情報判別部
５０１ ソースデータ情報判別部
５０２ デスティネーションデータ情報生成部
【発明の属する技術分野】
本発明は半導体集積回路の内部や、情報処理装置等のプリント基板上で用いられるバスシステムに関する。
【０００２】
【従来の技術】
近年、半導体集積回路や情報処理装置の高速化に伴い、これらに使用されるバスシステムには、バスサイクルを短くすることによるデータ転送速度の向上と並び、バス使用効率の向上、および、バスに接続する個々のデータ処理ユニットがデータ転送処理に占有される時間の短縮が求められている。
【０００３】
一般にバスシステムはアドレスバスとデータバスとを有し、メモリ制御部やＩ／O制御部等の複数のデータ処理ユニット（以下、デバイスと呼ぶ）を接続している。
【０００４】
このようなバスシステムにおける最も基本的な方式として、データを転送する際に、アドレス情報をアドレスバスに対して、データ情報をデータバスに対して各々時間的に重なり合って出力することにより転送するインターロック式と呼ばれる転送方式がある。この方式ではアドレスバス上にアドレス情報を出力している状態で、そのアドレス情報に対応するデータ情報をデータバス上で転送する。すなわちこの方式では、アドレス情報に対応するデータ情報の転送期間を通じてアドレス情報が参照されるため、アドレス情報自体の転送が終わっても、データ情報の転送が終わるまで次のアドレス情報の転送を開始することができない。
【０００５】
これを改良した方式として、アドレス情報とデータ情報とを分離して独立に転送するスプリット方式と呼ばれる転送方式がある。
【０００６】
後者の方式として「特開平５−２０４８４１」公報に開示されるものがある。図６にこの公報に示すバスシステムにおいて、スプリット方式のデータ転送を行った場合のタイミングチャートを示す。図６では、アドレス情報Ａ１とデータ情報Ｄ１の組からなる第１のデータ転送と、アドレス情報Ａ２とデータ情報Ｄ２の組からなる第２のデータ転送が順次行われる場合を示している。この図では、第１のデータ転送におけるアドレス情報Ａ１の転送は、対応するデータ情報Ｄ１の転送が終わるのを待たずに時刻ｔ２で終了し、また、データ情報Ｄ１の転送途中の時刻ｔ４で第２のデータ転送におけるアドレス情報Ａ２の転送を開始している。このように、同一のデータ転送におけるアドレス情報の転送とデータ情報の転送とを時間的に重なり合って行う必要がなく、各々の転送が分離され、独立に実行することが可能になっている。したがって、アドレスバスとデータバスがアドレス情報とデータ情報の各々の転送に占有される時間を短縮でき、空いた時間を他のデータ転送に割り当てることによって、アドレスバス、および、データバスの使用効率を上げている。
【０００７】
通常、このようなバスシステムにおけるデバイス間のデータ転送は、データ情報の転送元デバイスが転送先デバイスの状態を監視し、データ受信が可能であることを確認した後、データバスの使用権をデータバスの調停部から獲得して転送を開始するよう制御されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、このようなバスシステムにおいて、データ情報の転送先がデータ処理能力の低いデバイスである場合や、一つのデバイスに対して多量のデータが短時間に入力された場合に、転送先デバイスはその内部でデータを処理しきれず、転送元デバイスから出力されるデータ情報を受信できない状態が発生する。この時、データ情報の転送元デバイスは、転送先デバイスのデータ受信が可能になるまで長時間待たされ転送を開始できないのみでなく、複数のデバイスに対し順次データを転送する必要がある転送元デバイスでは、この間、別のデバイスに対する次のデータ転送を行なうことができないため、デバイス内部のデータ処理が滞り、そのデバイスが本来持っているデータ処理能力が活かされずに制限されてしまう。その結果、バスシステム全体のデータ処理能力が下がってしまうという課題があった。
【０００９】
【課題を解決するための手段】
本発明ではアドレスバスおよびデータバスを有するバスシステムにおいて、デバイス各々にデータ情報入力専用接続部とデータ情報出力専用接続部とを独立して備え、データバスを、デバイス各々のデータ情報出力専用接続部に接続するソースデータバスと、デバイス各々のデータ情報入力専用接続部に接続するデスティネーションデータバスとに分離した。さらに、ソースデータバスとデスティネーションデータバスの間に、記憶部を内蔵するバス接続手段を設け、バス接続手段に、入力されたデータ情報から転送先を識別するデバイス識別手段と、データ転送先の受信可否状態を検知するデバイス状態検知手段を備え、バス接続手段はデバイス状態検知手段により転送先デバイスが受信不可と判断した場合には受信可能となるまでデータ情報の出力を保留にし、受信可能と判断した場合にはデータ情報の出力を行うたことにより、データ情報の転送元デバイスは転送先デバイスの状態にかかわらず、バス接続手段にデータ情報を出力し、転送先デバイスが受信可能になるまでの待ち時間を削減することができる。
【００１０】
【発明の実施の形態】
実施の形態
図１は本発明の実施の形態を説明するためのバスシステムのブロック図である。
【００１１】
本実施の形態におけるバスシステムは、アドレスバス１、ソースデータバス２およびデスティネーションデータバス３から構成される合計３系統のバス配線、第１デバイス４ａ、第２デバイス４ｂ、第３デバイス４ｃ、第４デバイス４ｄ、データバスブリッジ５、および、バス調停部６とで構成される。以下、デバイス４ａ、４ｂ、４ｃ、４ｄのように同一の構成を持つものは添字のアルファベットを省いた番号で総称し、例えば第１デバイス４ａから第４デバイス４ｄを総称してデバイス４と呼ぶこととする。
【００１２】
アドレスバス１は、アドレス自体を伝送する２４本の配線に、データ転送の転送元および転送先を含む個別属性を伝送する８本の拡張配線を加えた、合計３２本の配線を有する。このアドレスバス１を介して、デバイス４の任意の２つの間で、アドレス自体と個別属性からなるアドレス情報が双方向に伝送される。
【００１３】
ソースデータバス２は、デバイス４から出力されるデータ自体を伝送する１６本の配線に、データ転送の転送元および転送先を含む個別属性を伝送する８本の拡張配線を加えた、合計２４本の配線を有する。このソースデータバス２上では、データ自体と個別属性からなるデータ情報がデバイス４の任意の１つからデータバスブリッジ５へ伝送される。
【００１４】
デスティネーションデータバス３は、データバスブリッジ５から出力されるデータ自体を伝送する１６本の配線に、データ転送の個別属性を伝送する８本の拡張配線を加えた、合計２４本の配線を有する。このデスティネーションデータバス３上では、データ情報がデータバスブリッジ５からデバイス４の選択された１つへ伝送される。
【００１５】
これらバス１、２、３の配線本数は用いられるデータ量、又は、接続されるデバイスのビット幅等に合わせて設定される。
【００１６】
デバイス４は一例として、Ｉ／Ｏ制御部、データ処理部、メモリ制御部、ＣＰＵインターフェース部等であり、アドレスバス１、ソースデータバス２、デスティネーションデータバス３の各々に接続される。
【００１７】
デバイス４の各々は、アドレスバス１に対しアドレス情報を双方向に入出力する入出力兼用端子を持つ。アドレスバス１と入出力兼用端子を介して接続しているデバイス４は通常入出力兼用端子を入力方向にした状態で待機し、アドレス情報をアドレスバス１へ出力する場合、１つの選択されたデバイス（ソースデバイス）からのアドレス情報のみが出力されるよう制御される。
【００１８】
また、デバイス４の各々はソースデータバス２に対しデータ情報の出力のみ行い、デスティネーションデータバス３からデータ情報の入力のみ行う。すなわち、各々のデバイス４側から見て、アドレスバス１は入出力兼用バス、ソースデータバス２は出力専用バス、デスティネーションデータバス３は入力専用バスである。
【００１９】
なお、デバイス４の内、以下のように機能が限定されるものは、アドレスバス１との双方向接続、および、ソースデータバス２、デスティネーションデータバス３との片方向接続の全ての接続を行う必要はない。一般にスレーブデバイスと呼ばれ、自らデータ転送を要求せず、他のデバイスからのデータ転送の要求にのみ応答するメモリ制御部のようなデバイスでは、アドレスバス１との接続は入力方向のみでよい。また、バスシステムの外部へ出力するデータのみを扱う出力制御部のように、ソースデータバス２に対してデータ出力を行わないデバイスはソースデータバス２に接続する必要はない。さらに、ＲＯＭ（読み出し専用メモリ）制御部のように、デスティネーションデータバス３からデータ入力を行わないデバイスはデスティネーションデータバス３に接続する必要はない。
【００２０】
さらに、各々のデバイスは、データバスブリッジ５がその入力に接続されたソースデータバス２上に出力されるデータ情報を受けられる状態にあるか否かを示すデータバスバッファステータス信号１７を入力する一方、各々のデバイス４ａ、４ｂ、４ｃ、４ｄが現在デスティネーションデータバス３からデータ情報を受けられる状態にあるか否かを示すデバイスステータス信号１８ａ、１８ｂ、１８ｃ、１８ｄをデータバスブリッジ５に対して出力する。
【００２１】
デバイス４は、それぞれデバイス入出力部４０、アドレス情報記憶部４１、デバイスＩＤ記憶部４２、および、これらの状態を検知し動作を制御する図示せぬデバイス制御部を有する。なお、各々のデバイス４に対応するデバイス入出力部４０、アドレス情報記憶部４１、デバイスＩＤ記憶部４２は、そのデバイスの添字のアルファベットをつけて呼び、例えば、第１デバイス４ａのデバイス入出力部を４０ａとする。
【００２２】
デバイス入出力部４０は、図示せぬデバイス制御部およびデバイスＩＤ記憶部４２から転送先を示すアドレス自体と、転送元および転送先を含むデータ転送の個別属性とを入力し、これらからアドレス情報を生成してアドレスバス１へ出力する。さらに、このデバイスがリード処理の要求元である場合、生成したアドレス情報をアドレス情報記憶部４１へ出力する。これは、リード処理を要求したデバイスに対してデータ情報を返すのは、アドレス情報の転送先デバイスであり、返されたデータ情報がこのデバイスが要求したリード処理の応答であることを確認するために行う。また、他のデバイスからアドレスバス１に出力されたアドレス情報を入力し、そのアドレス情報の転送先が当デバイスのものであるか否かを判別し、当デバイス宛であった場合にアドレス情報記憶部４１にそのアドレス情報を出力すると共にデバイス制御部に対しアドレス情報を受け取ったことを通知する。また、デバイス制御部およびデバイスＩＤ記憶４２から転送するデータ自体とデータ転送の個別属性とを入力し、これらからデータ情報を生成してソースデータバス２へ出力する一方、デスティネーションデータバス３に出力されたデータ情報を入力し、そのデータ情報の転送先が当デバイスのものであるか否かを判別し、当デバイス宛のデータ情報をデバイス制御部に対して出力する。
【００２３】
アドレス情報記憶部４１は、デバイス入出力部４０で当デバイス宛と判別されたアドレス情報、および、当デバイスが要求したリード処理を示すアドレス情報を一時記憶するためのメモリである。本実施の形態では、アドレス自体の２４ビットとデータ転送の個別属性を示すの８ビットを合計したアドレス情報の３２ビットを１組とし、このアドレス情報の２組分を記憶する容量を持つ。この容量は、あるデータ転送が終了する前に別のデータ転送が開始された場合に、後者のアドレス情報を受け付け可能とするためである。アドレス情報記憶部４１に格納されたアドレス情報は、そのアドレス情報に対応するデータ情報が当デバイスに転送された後、デバイス制御部によって削除される。
【００２４】
デバイスＩＤ記憶部４２は、そのデバイスを他のデバイスと識別するための番号であるデバイスＩＤを格納しておくためのメモリである。これに格納されたデバイスＩＤにより、他のデバイスと識別される。本実施の形態では、第１デバイス４ａのデバイスＩＤは”０”、第２デバイス４ｂのデバイスＩＤは”１”、第３デバイス４ｃのデバイスＩＤは”２”、第４デバイス４ｄのデバイスＩＤは”３”と固定の番号とする。このデバイスＩＤは、常に固定の識別番号をとる必要は無く、例えば、バスシステムの起動時や初期化時などに、デバイス毎に重複しないよう割り付けてもよい。
【００２５】
データバスブリッジ５は、ソースデータバス２とデスティネーションデータバス３とを接続し、ソースデータバス２上に複数のデバイスの中から選択的に出力されるデータ情報を入力し、一時保存した後、デスティネーションデータバス３を介して転送先デバイスへデータ情報を出力する。
【００２６】
データバスブリッジ５は、データバス入出力部５０、データバッファ５１、および、入出力制御部５２とを有する。
【００２７】
データバス入出力部５０は、ソースデータバス２からデータ情報を入力し、データバッファ５１へ出力すると共に、入力したデータ情報に含まれる個別属性から転送先を示す部分を分離して入出力制御部５２に出力する。また、入出力制御部５２の指示により、データバッファ５１に格納されているデータ情報を読み出し、このデータ情報を転送先デバイスに対して出力するデータ情報に変換してデスティネーションデータバス３へ出力する。なお、ソースデータバス２から入力するデータ情報とデスティネーションデータバス３に出力するデータ情報とを同一形式とし、データバッファ５１から読み出したデータ情報をそのままデスティネーションデータバス３に出力するようにしてもよい。
【００２８】
データバッファ５１は入力と出力とを並行して実行可能な構成を持つ記憶手段であり、このような構成を持つ記憶手段の例として、入力と出力とが独立に制御されるデュアルポートメモリやＦＩＦＯメモリ、あるいは、２つの部分から成る記憶手段を交代に使用するトグルバッファ等が挙げられる。これらの記憶手段の記憶容量もしくは段数は、あるデータ転送が完了していない場合でも次のデータ転送のデータを受け付けられるように、一度に転送されるデータの長さの少なくとも２倍以上あることが好ましい。
【００２９】
入出力制御部５２は、デバイス４の各々から出力されるデバイスステータス信号１８ａ、１８ｂ、１８ｃ、１８ｄを入力し、デバイス４の各々が現在デスティネーションデータバス３上に出力されるデータ情報を受けられる状態にあるか否かを判断する。また、データバッファ５１の空き容量を監視することによりソースデータバス２からデータ情報を受けられるか否かを判断し、この判断結果をデバイス４の各々に対してデータバスバッファステータス信号１７として出力する。
【００３０】
このデータバスブリッジ５を持つことにより、ソースデータバス２とデスティネーションデータバス３を用いて異なるデータ情報を時間的に重なり合って伝送することができる。
【００３１】
バス調停部６は、アドレスバス調停部６１とソースデータバス調停部６２とを有し、各デバイス４の使用権要求の調停をアドレスバス１とソースデータバス２の各々に対し独立して行う。なお、デスティネーションデータバス３にデータ情報を出力するものはデータバスブリッジ５のみであるため、デスティネーションデータバス３に対する使用権要求の調停は不要である。
【００３２】
アドレスバス調停部６１は、各デバイス４ａ、４ｂ、４ｃ、４ｄから出力されるアドレスバス使用権要求信号であるＡＢＲＥＱ１１ａ、ＡＢＲＥＱ１１ｂ、ＡＢＲＥＱ１１ｃ、ＡＢＲＥＱ１１ｄを入力する。また、これらの信号の各々に対応するアドレスバス使用許可信号ＡＢＧＮＴ１２ａ、ＡＢＧＮＴ１２ｂ、ＡＢＧＮＴ１２ｃ、ＡＢＧＮＴ１２ｄをデバイス４ａ、４ｂ、４ｃ、４ｄにそれぞれ出力する。以下、４本のアドレスバス使用権要求信号を総称する場合にＡＢＲＥＱ１１、４本のアドレスバス使用許可信号を総称する場合にＡＢＧＮＴ１２と各々呼ぶ。
【００３３】
アドレスバス調停部６１は、デバイス４の各々から出力されるアドレスバス使用権要求信号ＡＢＲＥＱ１１に対し、アドレスバス１の使用状態を元に判断し、以下のように、選択的に１つのデバイスにのみアドレスバス１の使用許可を表す論理を出力する。
【００３４】
アドレスバス１が使用されていない状態で、あるデバイスが単独でアドレスバス１の使用権を要求した場合、そのままアドレスバス１の使用を許可する。アドレスバス１が使用されておらず、複数のデバイスが同時にアドレスバス１の使用権を要求した場合、優先度のもっとも高いデバイスのみにアドレスバス１の使用を許可する。優先度を判断する方式には、デバイス毎に固定の重み付けをつけたプライオリティエンコーダを用いるものや、各デバイスに対し順番にバス使用権をあたえるラウンドロビン方式等が知られている。アドレスバス１が既に使用されている場合には、現在アドレスバス１の使用許可を与えられているデバイスが使用権要求を解除するまで、他のデバイスに対し新たにアドレスバス１の使用権を与えない。したがって、アドレスバス１に双方向で接続しているデバイスは、アドレス使用権を持ったデバイスのみアドレスバス１へ出力し、その間他のデバイスはアドレスバス１上のアドレス情報を入力しながら待機するよう制御される。
【００３５】
ソースデータバス調停部６２は、デバイス４ａ、４ｂ、４ｃ、４ｄから各々出力されるソースデータバス使用権要求信号であるＳＤＢＲＥＱ１３ａ、ＳＤＢＲＥＱ１３ｂ、ＳＤＢＲＥＱ１３ｃ、ＳＤＢＲＥＱ１３ｄを入力する。また、これらの信号の各々に対応するソースデータバス使用許可信号であるＳＤＢＧＮＴ１４ａ、ＳＤＢＧＮＴ１４ｂ、ＳＤＢＧＮＴ１４ｃ、ＳＤＢＧＮＴ１４ｄをそれぞれのデバイス４ａ、４ｂ、４ｃ、４ｄに出力する。以下、４本のソースデータバス使用権要求信号を総称する場合にＳＤＢＲＥＱ１３、４本のソースデータバス使用許可信号を総称する場合にＳＤＢＧＮＴ１４と各々呼ぶ。
【００３６】
ソースデータバス調停部６２は、デバイス４の各々から出力されるソースデータバス使用権要求信号ＳＤＢＲＥＱ１３に対し、バスの使用状態を元に判断し、アドレス調停部６１と同様、所定の調停を行い、選択的に１つのデバイスにのみソースデータバス２の使用許可の論理を表す信号を出力する。
【００３７】
本構成を用いたデータ転送処理は、以下のように行われる。
【００３８】
アドレスバス１を用いた転送処理の要求デバイスから応答デバイスに対するアドレス情報の転送と、ソースデータバス２を用いた転送元デバイス（ソースデバイス）からデータバスブリッジ５へのデータ情報の転送と、デスティネーションデータバス３を用いたデータバスブリッジ５から転送先デバイス（デスティネーションデバイス）へのデータ情報の転送の３段階で行われる。
【００３９】
図１の第１デバイス４ａから第２デバイス４ｂへデータを転送する場合（第１デバイス４ａから第２デバイス４ｂへのライト処理）を例として説明する。第１デバイス４ａは、まず、デバイス入出力部４０ａで第２デバイス４ｂのアドレスと転送元（第１デバイス４ａ）および転送先（第２デバイス４ｂ）を含む転送の個別属性とからアドレス情報を生成し、アドレスバス１に出力する。この間、他のデバイスは、アドレスバス１に出力されたアドレス情報を入力し、それぞれのデバイス入出力部４０ｂ、４０ｃ、４０ｄでこのアドレス情報がそのデバイス宛のものであるか否かを判別する。第２デバイス４ｂは、このアドレス情報が第２デバイス４ｂに対するものと判別し、このアドレス情報をアドレス情報記憶部４１ｂに格納する。
【００４０】
次に、第１デバイス４ａは、デバイス入出力部４０ａで転送するデータ情報を生成し、ソースデータバス２に出力する。ソースデータバス２に出力されたデータ情報は、データバスブリッジ５のデータバス入出力部５０を介してデータバッファ５１に格納される。次に、データバスブリッジ５はデータバッファ５１に格納されたデータ情報をデータバス入出力部５０を介してデスティネーションデータバス３上に出力する。第２デバイス４ｂは、デスティネーションデータバス３上に出力されたデータ情報をデバイス入出力部４０ｂを介してデバイス４ｂ内の図示せぬデバイス制御部に出力する。
【００４１】
このようにして第１デバイス４ａから第２デバイス４ｂに対して行ったライト処理が完了する。
【００４２】
図２（ａ）に本実施の形態で用いるアドレスバス１、ソースデータバス２、デスティネーションデータバス３を用いて転送されるアドレス情報、ソースデータ情報、デスティネーションデータ情報の構成例を、図２（ｂ）にアドレスタグ１ｂ、ソースデータタグ２ｂ、デスティネーションデータタグ３ｂの内容の一例をそれぞれ示す。なお、アドレスタグ１ｂは前述したアドレス情報の転送元と転送先を含む個別情報の詳細例を示し、ソースデータタグ２ｂ、デスティネーションデータタグ３ｂは、各々前述したデータ情報の転送元や転送先を含む個別属性の詳細例を示すものである。
【００４３】
また、一般にデータ転送はデータバスの幅に合わせたビット幅で行うことが効率的である。したがって、図２（ｂ）に示す各タグの内容の一例では使用していないビットを未使用と記述しており、各バスの幅に合わせるため任意の値を詰めている。
【００４４】
各デバイス４ａ、４ｂ、４ｃ、４ｄからアドレスバス１に出力されるアドレス情報は、アドレスバス１の配線と対応して、図２（ａ）に示すように２４ビットのアドレス１ａと、以下に示す８ビットのアドレスタグ１ｂで構成される。アドレスタグ１ｂは、アドレスバス１の拡張配線を用いてアドレス１ａ自体と同期して転送される。アドレスタグ１ｂは、図２（ｂ）に示すようにリード処理もしくはライト処理の要求元（アドレス情報の転送元）となるデバイスの識別符号である転送元デバイスＩＤ、リード処理もしくはライト処理の要求先（アドレス情報の転送先）となるデバイスの識別符号である転送先デバイスＩＤ、連続転送ワード数、および、リード処理とライト処理の区別で構成される情報の一部もしくは全部を持つ。
【００４５】
ソースデータバス２に出力されるデータ情報は、ソースデータバス２の配線と対応して、１６ビットのソースデータ２ａと、以下に示す８ビットのソースデータタグ２ｂとで構成される。ソースデータタグ２ｂは、ソースデータバス２の拡張配線を用いてソースデータ２ａ自体と同期して転送される。ソースデータタグ２ｂは、データ情報の転送元となるデバイスの識別符号である転送元デバイスＩＤ、データ情報の転送先となるデバイスの識別符号である転送先デバイスＩＤ、連続転送ワード数、および、リード処理とライト処理の区別の一部もしくは全部を持つ。
【００４６】
デスティネーションデータバス３に出力されるデータ情報は、デスティネーションデータバス３の配線と対応して、１６ビットのデスティネーションデータ３ａと、以下に示す８ビットのデスティネーションデータタグ３ｂとで構成される。デスティネーションデータタグ３ｂは、デスティネーションデータバス３の拡張配線を用いてデスティネーションデータ３ａと同期して転送される。デスティネーションデータタグ３ｂは、データ情報の転送元となるデバイスの識別符号である転送元デバイスＩＤ、データ情報の転送先となるデバイスの識別符号である転送先デバイスＩＤ、連続転送ワード数、および、リード処理とライト処理の区別の一部もしくは全部を持つ。
【００４７】
ここで、連続転送ワード数は１回のリード処理又はライト処理で続けて転送するデータの数を示す。本実施の形態では、ソースデータバス２、デスティネーションデータバス３上で、１バスクロック周期に１単位（以降、１ワードと呼ぶ）のデータを転送するものとし、４ワードのデータを続けて転送する場合には、連続転送ワード数に４を指定する。
【００４８】
以下、デバイス４のデバイス入出力部４０、および、データバスブリッジ５のデータバス入出力部５０における、図２に示した各タグ情報の判別および生成の手順をデバイス入出力部４０、および、データバス入出力部５０の内部構成例と共に示す。
【００４９】
図３にデバイス４のデバイス入出力部４０の内部構成例を示したブロック図を示す。デバイス入出力部４０は、アドレス情報生成部４０１、アドレス情報判別部４０２、ソースデータ情報生成部４０３、デスティネーションデータ情報判別部４０４とからなる。
【００５０】
アドレス情報生成部４０１は、デバイス制御部より転送元デバイスＩＤを除くアドレスタグと、転送先デバイスに対するアドレスを入力し、これにデバイスＩＤ記憶部４２から入力するデバイスＩＤをアドレスタグの転送元デバイスＩＤとして加えることにより、アドレス情報（アドレス１ａとアドレスタグ１ｂの組）を生成してアドレスバス１に出力する。また、当デバイスがリード処理の要求元である場合には、このアドレス情報をアドレス情報記憶部４１に格納する。
【００５１】
アドレス情報判別部４０２は、他のデバイスからアドレスバス１に出力されたアドレス情報（アドレス１ａとアドレスタグ１ｂの組）を入力し、アドレスタグ１ｂ内の転送先デバイスＩＤと当デバイスのデバイスＩＤ記憶部４２から入力するデバイスＩＤと比較し、一致した場合、入力したアドレス情報を当デバイスのアドレス情報記憶部４１に格納する。
【００５２】
ソースデータ情報生成部４０３は、デバイス制御部から転送先デバイスに転送するデータおよび転送元デバイスＩＤを除くソースデータタグを入力し、これにデバイスＩＤ記憶部４２から入力するデバイスＩＤをソースデータタグの転送元デバイスＩＤとして加えることにより、データ情報（ソースデータ２ａとソースデータタグ２ｂの組）を生成し、ソースデータバス２に出力する。
【００５３】
デスティネーションデータ情報判別部４０４は、データバスブリッジ５からデスティネーションデータバス３に出力されたデスティネーションデータ情報（デスティネーションデータ３ａとデスティネーションデータタグ３ｂの組）を入力し、デスティネーションデータタグ３ｂ内の転送先デバイスＩＤと当デバイスのデバイスＩＤ記憶部４２から入力するデバイスＩＤと比較し、一致した場合、入力したデスティネーションデータ情報を当デバイスの図示せぬデバイス制御部に出力する。
【００５４】
図４にデータバスブリッジ５のデータバス入出力部５０の内部構成を示したブロック図を示す。データバス入出力部５０は、ソースデータ情報判別部５０１とデスティネーションデータ情報生成部５０２とからなる。
【００５５】
ソースデータ情報判別部５０１は、ソースデータバス２に出力されたソースデータ情報（ソースデータ２ａとソースデータタグ２ｂの組）を入力し、記憶部５１へ格納すると共に、ソースデータ情報のソースデータタグ２ｂの部分から転送先デバイスＩＤを分離し入出力制御部５２に出力する。入出力制御部５２は、この転送先デバイスＩＤが示すデバイスを転送先とするデータ情報が記憶部５１に格納されたことを検知し、対応する転送先デバイスから出力されるデバイスステータス信号１８がデータ情報を受信可能である論理を示していれば、デスティネーションデータ情報生成部５０２に対しデータ情報が出力可能であることを通知する。
【００５６】
デスティネーションデータ情報生成部５０２は、入出力制御部５１から前記の通知を受け取ると記憶部５１に格納されたデータ情報からデスティネーションデータ情報（デスティネーションデータ３ａとデスティネーションデータタグ３ｂの組）を生成してデスティネーションデータバス３に出力する。
【００５７】
図５は、本実施の形態の動作を示すタイミングチャートである。以下図５を用いて図１、図３、および、図４を参照しつつ転送処理の動作を説明する。
ここでは、第１デバイス４ａから第２デバイス４ｂへのデータ転送処理と、第２デバイス４ｂから第３デバイス４ｃへのデータ転送処理が連続して行われる場合の動作を示している。
【００５８】
図５のタイミングチャートにおいて、データ転送は、デバイス４ａ、４ｂ、４ｃ、４ｄ、データバスブリッジ５、および、バス調停部６の全てに入力される図１には示していないバスクロック信号ＣＬＫを時間の基準にして制御される。
【００５９】
また、図５（ａ）におけるアドレス１ａとアドレスタグ１ｂ、図５（ｂ）におけるソースデータ２ａとソースデータタグ２ｂ、図５（ｃ）におけるデスティネーションデータ３ａとデスティネーションデータタグ３ｂは、各々アドレスバス１、ソースデータバス２、デスティネーションデータバス３の配線に出力される信号を分けて表記したものである。
【００６０】
さらに、図示はしないが、アドレスタグ１ｂ、ソースデータタグ２ｂ、デスティネーションデータタグ３ｂの各々には、連続転送ワード数として４ワードが指定してあるものとする。
【００６１】
また、▲１▼および▲２▼の記号は、各バス使用権要求、許可、アドレス、データが下記の処理の何れかによるものであることを示している。
【００６２】
図５では、以下の処理を連続して行っている。
【００６３】
▲１▼ 第１デバイス４ａが第２デバイス４ｂに対して行うライト処理
第２デバイス４ｂは、第１デバイス４ａがソースデータバス２へ出力したデータをデータバスブリッジ５を介して、デスティネーションデータバス３から入力する。
【００６４】
▲２▼ 第２デバイス４ｂが第３デバイス４ｃに対して行うライト処理
第２デバイス４ｂがソースデータバス２へデータを出力し、データバスブリッジ５、および、デスティネーションデータバス３を介して第３デバイス４ｃへ入力させる。
【００６５】
すなわち、第２デバイス４ｂから見ると、▲１▼における入力処理、▲２▼における出力処理を連続して行った場合を示している。また、第２デバイス４ｂは、図５の時刻ｔ１からｔ６の間でデスティネーションデータバス３からデータ情報を受信不可能な状態であり、時刻ｔ６以降で受信可能な状態になる。
【００６６】
▲１▼の第１デバイス４ａが第２デバイス４ｂに対して行うライト処理は、以下の順序で実行される。
【００６７】
（１）第1デバイス−第２デバイス間ライト要求
第１デバイス４ａから第２デバイス４ｂへアドレス転送を行う区間
（図５（ａ）に示す時刻ｔ１から時刻ｔ４の間）
（２）第１デバイス−データバスブリッジ間データ転送
第１デバイス４ａからデータバスブリッジ５へデータ転送を行う区間
（図５（ｂ）に示す時刻ｔ１から時刻ｔ７の間）
（３）データバスブリッジ−第２デバイス間データ転送
データバスブリッジ５から第２デバイス４ｂへデータ転送を行う区間
（図５（ｃ）に示す時刻ｔ７から時刻ｔ１１の間）
ここで（１）、（２）、（３）の番号は、それぞれ、図５（ａ）、図５（ｂ）、図５（ｃ）の部分にそれぞれ記述している区間の番号と対応している。
【００６８】
以下、（１）、（２）、（３）の各部分の詳細動作を説明する。
（１）第1デバイス−第２デバイス間ライト要求
ライト処理の要求元となる第１デバイス４ａは、アドレスバス調停部６１に対し、アドレスバス使用権要求信号ＡＢＲＥＱ１１ａを有効（”１”）にして、アドレスバス１の使用権を要求する（図５（ａ）の時刻ｔ１）。
【００６９】
アドレスバス調停部６１は現在のアドレスバス１の使用状況を確認し、所定の調停を行った後、第１デバイス４ａに対し、アドレスバス使用許可信号ＡＢＧＮＴ１２ａを有効（”１”）にして、アドレスバス１の使用権を与える（図５（ａ）の時刻ｔ２）。
【００７０】
第１デバイス４ａは、アドレスバス使用権要求信号ＡＢＲＥＱ１１ａを有効にしていてかつアドレスバス使用許可信号ＡＢＧＮＴ１２ａが有効になったことを検出すると、すなわち、第１デバイス４ａがアドレスバス１の使用権を獲得した時、アドレスバス１上にアドレス１ａおよびアドレスタグ１ｂの出力を開始する（図５（ａ）の時刻ｔ３）。第１デバイス４ａがアドレスバス１の使用権を獲得している間、その他のデバイスは、アドレスバス１上の情報、すなわちアドレス１ａとアドレスタグ１ｂとを入力しながら待機している。アドレスタグ１ｂには、転送元デバイスＩＤが”０”、転送先デバイスＩＤが”１”、リード処理とライト処理の区別が”ライト処理”という情報、すなわち、第１デバイス４ａから第２デバイス４ｂへのライト要求であるという情報が含まれる。したがって、ライト処理の要求先デバイスに指定されている第２デバイス４ｂは、デバイス入出力部４０ｂ内のアドレス情報判別部４０２ｂで第１デバイス４ａからライト要求があることを検知し、アドレス情報記憶部４１ｂにアドレス１ａおよびアドレスタグ１ｂを格納する（図５（ａ）の時刻ｔ４）。
【００７１】
第１デバイス４ａは、アドレスバス使用許可信号ＡＢＧＮＴ１２ａが有効であることを検出した時点で、アドレスバス調停部６１に対し、アドレスバス使用権要求信号ＡＢＲＥＱ１１ａを無効（”０”）にして、アドレスバス１の使用権を放棄する（図５（ａ）の時刻ｔ３）。アドレスバス調停部６１は、アドレスバス使用権要求信号ＡＢＲＥＱ１１ａが無効（”０”）になったことを検出すると、アドレスバス使用許可信号ＡＢＧＮＴ１２ａを無効（”０”）にして、第１デバイス４ａに対するアドレスバス１の使用権を取り消す（図５（ａ）の時刻ｔ４）。
【００７２】
（２）第１デバイス−データバスブリッジ間データ転送
第１デバイス４ａは、データバスブリッジ５の入出力制御部５２から出力されるデータバスバッファステータス信号１７を確認し、データバッファ５１がソースデータ情報を受け取ることが可能である論理が出力されていれば、ソースデータバス調停部６２に対し、ソースデータバス使用権要求信号ＳＤＢＲＥＱ１３ａを有効（”１”）にし、ソースデータバス２の使用権を要求する（図５（ｂ）の時刻ｔ１）。
【００７３】
ソースデータバス調停部６２は所定の調停を行った後、第１デバイス４ａに対し、ソースデータバス使用許可信号ＳＤＢＧＮＴ１４ａを有効（”１”）にし、ソースデータバス２の使用許可を与える（図５（ｂ）の時刻ｔ２）。第１デバイス４ａは、ソースデータバス２の使用権を獲得すると、ソースデータバス２上にソースデータ２ａの出力（図５（ｂ）の時刻ｔ３から時刻ｔ７の間）、および、ソースデータタグ２ｂの出力（図５（ｂ）の時刻ｔ３から時刻ｔ４の間）を行う。なお、第１デバイス４ａは、ソースデータ２ａを出力している間、ソースデータタグ２ｂを出力し続けてもよい。データバスブリッジ５はソースデータバス２上のソースデータ２ａの先頭ワードおよびソースデータタグ２ｂをデータバス入出力部５０のソースデータ情報判別部５０１で判別し、データバッファ５１に双方を格納すると共にソースデータタグ２ｂに含まれる転送先デバイスＩＤを入出力制御部５２に通知し（図５（ｂ）の時刻ｔ４）、入出力制御部５２は転送先が第２デバイス４ｂであるデータ情報がデータバッファ５１に格納されたことを検知する。以降、ソースデータ２ａの後続の３ワードは、バスクロックＣＬＫ毎に順次データバッファ５１に格納される。
【００７４】
第１デバイス４ａは、ソースデータバス２へ出力するデータのワード数に対応する期間（図５ではバスクロック４周期分）ソースデータバス使用許可信号ＳＤＢＧＮＴ１４ａが有効であったことを検出すると、ソースデータバス調停部６２に対し、ソースデータバス使用権要求信号ＳＤＢＲＥＱ１３ａを無効（”０”）にして、ソースデータバス２の使用権を放棄する（図５（ｂ）の時刻ｔ６）。ソースデータバス調停部６２は、ソースデータバス使用権要求信号ＳＤＢＲＥＱ１３ａが無効（”０”）になったことを検出すると、ソースデータバス使用許可信号ＳＤＢＧＮＴ１４ａを無効（”０”）にして、第１デバイス４ａに対するソースデータバス２の使用権を取り消す（図５（ｂ）の時刻ｔ７）。
【００７５】
（３）データバスブリッジ−第２デバイス間データ転送
データバスブリッジ５の入出力制御部５２は、ソースデータ情報判別部５０１からの通知により、転送先が第２デバイス４ｂであるデータ情報がデータバッファ５１に格納されたことを検知すると、デスティネーションデータ３ａおよびデスティネーションデータタグ３ｂの転送先である第２デバイス４ｂが出力するデバイスステータス信号１８ｂがデスティネーションデータ情報を取り込むことが可能であるか否かを確認する。図５（ｃ）の時刻ｔ４において第２デバイス４ｂはデスティネーションステータス信号１８ｂにデスティネーションデータ情報が受信不可である論理を出力しているため、データバスブリッジ５はデバイスステータス信号１８ｂが受信可能となるまでデスティネーションデータバス３に対する出力を保留する。図５（ｃ）の時刻ｔ７においてデバイスステータス信号１８ｂが受信可能である論理が出力されたことを検出すると、データバスブリッジ５は、データバッファ５１内からデータ情報を読み出し、データバス入出力部５０内のデスティネーションデータ情報生成部５０２を介してデスティネーションデータバス３上にデスティネーションデータ３ａの出力（図５（ｃ）の時刻ｔ７から時刻ｔ１１の間）、および、デスティネーションデータタグ３ｂの出力（図５（ｃ）の時刻ｔ７から時刻ｔ８の間）を行う。なお、データバスブリッジ５は、デスティネーションデータ３ａを出力している間、デスティネーションデータタグ３ｂを出力し続けてもよい。ここでデータバスブリッジ５が出力するデスティネーションデータタグ３ｂは、図５（ｂ）の時刻ｔ４でデータバッファ５１に格納したソースデータタグ２ｂを元にしており、一例としては、ソースデータタグ２ｂをそのままデスティネーションデータタグ３ｂとして出力する。
【００７６】
デスティネーションデータバス３上に出力されたデスティネーションデータ３ａおよびデスティネーションデータタグ３ｂは、第２デバイス４ｂのデスティネーションデータ情報判別部４０４ｂに入力される（図５（ｃ）の時刻ｔ７から時刻ｔ１１の間）。第２デバイス４ｂは図５（ａ）の時刻ｔ４でアドレス情報記憶部４１ｂに格納されていたアドレス情報のアドレスタグ１ｂと入力したデスティネーションデータタグ３ｂとを照合し、受け取ったデスティネーションデータ情報に対応したアドレス情報をデータ転送終了後に破棄する。
【００７７】
以上の動作で▲１▼の第１デバイス４ａが第２デバイス４ｂに対して行うライト処理が終了する。
【００７８】
このように、データ情報の転送元である第１デバイス４ａは、転送先である第２デバイス４ｂが図５の時刻ｔ６まで受信不可状態であっても、データバスブリッジ５に対してデータ情報を出力し、第２デバイスが受信可能状態になるのを待たずにデータ情報の出力を終えることができる。
【００７９】
これに続いて、▲２▼の第２デバイス４ｂが第３デバイス４ｃに対して行うライト処理は、以下の順序で実行される。
【００８０】
（４）第２デバイス−第３デバイス間ライト要求
第２デバイス４ｂから第３デバイス４ｃへアドレス転送を行う区間
（図５（ａ）に示す時刻ｔ４から時刻ｔ７の間）
（５）第２デバイス−データバスブリッジ間データ転送
第２デバイス４ｂからデータバスブリッジ５へデータ転送を行う区間
（図５（ｂ）に示す時刻ｔ４から時刻ｔ１２の間）
（６）データバスブリッジ−第３デバイス間データ転送
データバスブリッジ５から第３デバイス４ｃへデータ転送を行う区間
（図５（ｃ）に示す時刻ｔ１１から時刻ｔ１５の間）
ここで（４）から（６）までの番号は、それぞれ、図５（ａ）、図５（ｂ）、図５（ｃ）の各部分に記述している区間の番号と対応している。
【００８１】
以下、（４）、（５）、（６）の各部分の詳細動作を説明する。
（４）第２デバイス−第３デバイス間ライト要求
ライト処理の要求元となる第２デバイス４ｂは、前述の（１）の動作と同様、アドレスバス調停部６１に対し、アドレスバス１の使用権を要求し（図５（ａ）の時刻ｔ４）、これに応答し、アドレスバス調停部６１は前述の（１）の使用権が開放されたら所定の調停を行った後にアドレスバス１の使用権を与える（図５（ａ）の時刻ｔ５）。ここで、（４）のアドレスの転送は、（１）のデータの転送の終了を待たずに行われる。
【００８２】
第２デバイス４ｂは、アドレスバス１の使用権を獲得したことを検出すると、アドレスバス１上にアドレス１ａおよびアドレスタグ１ｂの出力を開始する（図５（ａ）の時刻ｔ６）。第２デバイス４ｂがアドレスバス１の使用権を獲得している間、その他のデバイスは、アドレスバス１上のアドレス情報を入力しながら待機している。アドレスタグ１ｂには、転送元デバイスＩＤが”１”、転送先デバイスＩＤが”２”、リード処理とライト処理の区別が”ライト処理”という情報、すなわち、第２デバイス４ｂから第３デバイス４ｃへのライト要求であるという情報が含まれる。したがって、ライト処理の要求先デバイスに指定されている第３デバイス４ｃは、デバイス入出力部４０ｃ内のアドレス情報判別部４０２ｃで第２デバイス４ｂからライト要求があることを検知し、アドレス情報記憶部４１ｃにアドレス１ａおよびアドレスタグ１ｂを格納する（図５（ａ）の時刻ｔ７）。
【００８３】
第２デバイス４ｂは、アドレスバス使用許可信号ＡＢＧＮＴ１２ｂが有効であることを検出した時点で、前述の（１）と同様アドレスバス１の使用権を放棄し（図５（ａ）の時刻ｔ６）、これに応答してアドレスバス調停部６１は、アドレスバス１の使用権を取り消す（図５（ａ）の時刻ｔ７）。
【００８４】
（５）第２デバイス−データバスブリッジ間データ転送
第２デバイス４ｂは、前述の（２）の動作と同様にしてソースデータバス調停部６２に対し、ソースデータバス２の使用権を要求し（図５（ｂ）の時刻ｔ４）、
ソースデータバス調停部６２は前述の（２）の第１デバイスに対するソースデータバスの使用権を取り消すのと同時にソースデータバス２の使用許可を与える（図５（ｂ）の時刻ｔ７）。第２デバイス４ｂは、ソースデータバス２の使用権を獲得すると、ソースデータバス２上にソースデータ２ａの出力（図５（ｂ）の時刻ｔ８から時刻ｔ１２の間）、および、ソースデータタグ２ｂの出力（図５（ｂ）の時刻ｔ８から時刻ｔ９の間）を行う。（２）と同様に第２デバイス４ｂは、ソースデータ２ａを出力している間、ソースデータタグ２ｂを出力し続けてもよい。
【００８５】
データバスブリッジ５はソースデータバス２上のソースデータ２ａの先頭ワードおよびソースデータタグ２ｂをデータバス入出力部５０のソースデータ情報判別部５０１で判別し、データバッファ５１に双方を格納すると共に、ソースデータタグ２ｂに含まれる転送先デバイスＩＤを入出力制御部５２に通知し（図５（ｂ）の時刻ｔ９）、入出力制御部５２は転送先が第３デバイス４ｃであるデータ情報がデータバッファ５１に格納されたことを検知する。以降、ソースデータ２ａの後続の３ワードは、バスクロックＣＬＫ毎に順次データバッファ５１に格納される。
【００８６】
第２デバイス４ｂは、ソースデータバス２へ出力するデータのワード数に対応する期間（図５ではバスクロック４周期分）ソースデータバス使用許可信号ＳＤＢＧＮＴ１４ｂが有効であったこと検出すると、ソースデータバス調停部６２に対し、前述の（２）の動作と同様ソースデータバス２の使用権を放棄し（図５（ｂ）の時刻ｔ１１）、これに応答してソースデータバス調停部６２はソースデータバス２の使用権を取り消す（図５（ｂ）の時刻ｔ１２）。
【００８７】
（６）データバスブリッジ−第３デバイス間データ転送
データバスブリッジ５の入出力制御部５２は、（１）の動作と同様に転送先が第３デバイス４ｃであるデータ情報がデータバッファ５１に格納されたことを検知すると、デバイスステータス信号１８ｃに第３デバイス４ｃがデスティネーションデータ情報を受け取ることが可能である論理が出力されていれば、データバッファ５１内からデスティネーションデータバス３上にデスティネーションデータ３ａの出力（図５（ｃ）の時刻ｔ１１から時刻ｔ１５間）、および、デスティネーションデータタグ３ｂの出力（図５（ｃ）の時刻ｔ１１から時刻ｔ１２の間）を行う。なお、データバスブリッジ５は、デスティネーションデータ３ａを出力している間、デスティネーションデータタグ３ｂを出力し続けてもよい。
【００８８】
デスティネーションデータバス３上に出力されたデスティネーションデータ３ａおよびデスティネーションデータタグ３ｂは、第３デバイス４ｃのデスティネーションデータ情報判別部４０４ｃに入力される（図５（ｃ）の時刻ｔ１１から時刻ｔ１５の間）。第３デバイス４ｃは図５（ａ）の時刻ｔ７でアドレス情報記憶部４１ｃに保存されていたアドレス情報のアドレスタグの部分と入力したデスティネーションデータタグ３ｂとを照合し、受け取ったデスティネーションデータ情報に対応したアドレス情報をデータ転送終了後に破棄する。
【００８９】
以上の動作で▲２▼の第２デバイス４ｂが第３デバイスに対して行うライト処理が終了する。
【００９０】
デスティネーションデータバス３上にデータ情報を出力するものは、データバスブリッジ５のみであり、バスへの出力元を切換える必要が無い。したがって、デスティネーションデータバス３上では、バスへの出力元が複数ある場合に問題となる出力の衝突が起こり得ず、データバスブリッジ５に格納された複数のデータ情報を連続して出力することができる。
【００９１】
さらに、データバスブリッジ５のデータバッファ５１はデータ情報の入力と出力とを並行して実行できるため、ソースデータバス２を使用しデバイスの一つからデータ情報の入力を行うのと並行して、デスティネーションデータバス３を使用して他のデバイスへデータ情報を出力することができる。
【００９２】
以上説明したように、データバスをデバイス４のデータ情報出力専用端子に接続するソースデータバス２と、デバイス４のデータ情報入力専用端子に接続するデスティネーションデータバス３とに分け、記憶部を内蔵するデータバスブリッジ５によりソースデータバス２とデスティネーションデータバス３を接続し、データバスブリッジ５に入力されたデータ情報から転送先を識別するデバイス識別手段と、データ転送先の受信可否状態を検知する手段を備えたことにより、データ情報の転送元デバイスは、転送先デバイスの状態にかかわらずデータ情報を出力することができ、転送先デバイスが受信可能になるまでの待ち時間を削減した。
【００９３】
また、データバスブリッジの記憶部を入出力が並行して実行可能な構成とすることにより、デスティネーションデータバス３に対するデータ情報の出力は、データバスブリッジ５のみが行うため、データバスブリッジ５内に格納された複数のデータ情報を間を空けず連続して出力することができ、デスティネーションデータバス３の空き時間を削減することができる。
【００９４】
本発明の実施の形態では、３系統のバスに接続されるデバイス数は４としたが、本発明において接続するデバイス数はこれに限定されず、必要な数のデバイスを接続しても同様な効果が得られる。さらに、デバイス４の各々に内蔵するアドレス情報記憶部４１の容量をアドレス情報の２組分としているが、これに限定されず、バスシステムのデータ転送の頻度に応じて増減させることができる。
【００９５】
また、以上の実施の形態では、各バスの配線本数を拡張した部分を用いてデータ転送の個別属性を示すタグをアドレスまたはデータと同時に転送する方式を用いた場合を説明したが、本発明は、同一バス配線上でアドレスまたはデータと時分割してタグを転送する方式を用いた場合にも適用できる。この場合、各々のバスの配線本数を増やさずにデータバスの使用効率を上げることができる。
【００９６】
また、メモリ制御部等のデバイスの内部にアドレス発生手段を設けることにより、１回のアドレス転送で、デバイスに接続される外部メモリの複数の連続したアドレスにアクセスすることが可能となるが、この場合にも本発明が適用でき、データバスの使用効率を上げることができる。
【００９７】
【発明の効果】
以上説明したように、本発明によれば、データバスの信号伝送路を複数のデバイスの出力専用であるソースデータバスと、入力専用であるデスティネーションデータバスとに分け、ソースデータバスとデスティネーションデータバスとを記憶部を内部に含むバス接続手段により接続し、バス接続手段に、入力したデータ情報から転送先を識別するデバイス識別手段と、データ転送先におけるデータ情報の受信可否状態を検知するデバイス状態検知手段を設け、バス接続手段はデバイス状態検知手段により転送先デバイスが受信不可と判断した場合には受信可能となるまでデータ情報の出力を保留にし、受信可能と判断した場合にはデータ情報の出力を行うため、データ情報の転送元デバイスは転送先デバイスの状態にかかわらずデータ情報を出力でき、転送先デバイスが受信可能になるまでの待ち時間を削減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のバスシステムを示すブロック図である。
【図２】本発明の実施の形態におけるアドレス情報、データ情報の構成例を示す説明図である。
【図３】デバイス入出力部の構成を示すブロック図である。
【図４】データバス入出力部の構成を示すブロック図である。
【図５】本発明の実施の形態の動作を説明するためのタイミングチャートである。
【図６】従来のバスシステムの動作を説明するためのタイミングチャートである。
【符号の説明】
１ アドレスバス
２ ソースデータバス
３ デスティネーションデータバス
４ デバイス
５ データバスブリッジ
６ バス調停部
１１ アドレスバス使用権要求信号（ＡＢＲＥＱ）
１２ アドレスバス使用許可信号（ＡＢＧＮＴ）
１３ ソースデータバス使用権要求信号（ＳＤＢＲＥＱ）
１４ ソースデータバス使用許可信号（ＳＤＢＧＮＴ）
１７ データバスバッファステータス信号
１８ デバイスステータス信号
４０ デバイス入出力部
４１ アドレス情報記憶部
４２ デバイスＩＤ記憶部
５０ データバス入出力部
５１ データバッファ
５２ 入出力制御部
６１ アドレスバス調停部
６２ ソースデータバス調停部
４０１ アドレス情報生成部
４０２ アドレス情報判別部
４０３ ソースデータ情報生成部
４０４ デスティネーションデータ情報判別部
５０１ ソースデータ情報判別部
５０２ デスティネーションデータ情報生成部
Claims (4)
- アドレスバスと、データバスと、前記アドレスバスとデータバスの両方に接続された複数のデバイスと、該デバイスから前記アドレスバスに対してアドレス情報を選択的に出力させる第1の調停手段と、該デバイスから前記データバスに対してデータ情報を選択的に出力させる第２の調停手段を有するバスシステムにおいて、
前記データバスは、ソースデータバスとデスティネーションデータバスとからなる各々独立した信号伝送路を備え、
前記デバイスは、各々、前記ソースデータバスに接続されるデータ情報出力専用接続部と、前記デスティネーションデータバスに接続されるデータ情報入力専用接続部とを備え、
前記ソースデータバスと前記デスティネーションデータバスの間には、ソースデータバスに接続した一方の接続部よりデータ情報を入力し、デスティネーションデータバスに接続した他方の接続部から出力するバス接続手段を有し、
該バス接続手段は、入力したデータ情報から転送先デバイスを識別するデバイス識別手段、該データ情報を一時格納した後出力する記憶部、および、転送先デバイスのデータ情報受信可否状態を検知するデバイス状態検知手段を備え、前記バス接続手段は前記デバイス状態検知手段により転送先デバイスが受信不可と判断した場合には受信可能となるまでデータ情報の出力を保留にし、受信可能と判断した場合にはデータ情報の出力を行うことを特徴とするバスシステム。 - 請求項１に記載のバスシステムにおいて、
アドレスバス、ソースデータバス、および、デスティネーションデータバスの各々に、データ転送処理の個別属性を示すタグ情報を伝送する拡張信号伝送路を有し、
アドレスに対応するタグ情報を前記アドレスバスの拡張信号伝送路に割り当て、データに対応するタグ情報をソースデータバスおよびデスティネーションデータバスの各々の拡張信号伝送路に割り当て、
アドレスとアドレスに対応するタグ情報を時間的に重なり合って、および、データとデータに対応するタグ情報を時間的に重なり合って伝送することを特徴とするバスシステム。 - 請求項１に記載のバスシステムにおいて、
アドレスおよびデータの各々に対応するデータ転送処理の個別属性を示すタグ情報を付加し、
アドレスとアドレスに対応するタグ情報をアドレスバス上で時分割に伝送し、データとデータに対応するタグ情報をソースデータバス上で時分割に、および、デスティネーションデータバス上で時分割に各々伝送することを特徴とするバスシステム。 - 請求項１に記載のバスシステムにおいて、
前記デバイスは、デバイス内部にアドレス発生手段を備えることを特徴とするバスシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000225701A JP4514916B2 (ja) | 2000-07-26 | 2000-07-26 | バスシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000225701A JP4514916B2 (ja) | 2000-07-26 | 2000-07-26 | バスシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002041448A JP2002041448A (ja) | 2002-02-08 |
| JP4514916B2 true JP4514916B2 (ja) | 2010-07-28 |
Family
ID=18719433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000225701A Expired - Fee Related JP4514916B2 (ja) | 2000-07-26 | 2000-07-26 | バスシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4514916B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2426604B (en) * | 2005-05-26 | 2010-07-14 | Advanced Risc Mach Ltd | Interconnect logic for a data processing apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05204841A (ja) * | 1992-01-24 | 1993-08-13 | Hitachi Ltd | 情報処理装置用バス |
| JPH09231164A (ja) * | 1996-02-28 | 1997-09-05 | Nec Corp | バスブリッジおよびそれを備えた計算機システム |
-
2000
- 2000-07-26 JP JP2000225701A patent/JP4514916B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05204841A (ja) * | 1992-01-24 | 1993-08-13 | Hitachi Ltd | 情報処理装置用バス |
| JPH09231164A (ja) * | 1996-02-28 | 1997-09-05 | Nec Corp | バスブリッジおよびそれを備えた計算機システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002041448A (ja) | 2002-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4083987B2 (ja) | 多重レベル接続識別を備えた通信システム | |
| JP6652702B2 (ja) | 伝送システムおよびマスタ装置 | |
| US7826446B2 (en) | System for and method of providing a header and a trailer in data packets | |
| CN106021141B (zh) | 半导体设备 | |
| US5146560A (en) | Apparatus for processing bit streams | |
| EP0250952B1 (en) | Microcomputer | |
| JP4514916B2 (ja) | バスシステム | |
| KR102549085B1 (ko) | 버스 제어회로 | |
| US7130946B2 (en) | Configuration and method having a first device and a second device connected to the first device through a cross bar | |
| JP3620173B2 (ja) | アドレス変換回路及びマルチプロセッサシステム | |
| KR100737904B1 (ko) | 마스터/슬레이브 디바이스간의 인터페이스 장치 및 그 방법 | |
| JP3586603B2 (ja) | データ転送装置及びデータ転送方法 | |
| JPH09319699A (ja) | バスシステム | |
| JPH05282242A (ja) | バス制御方式 | |
| EP0344915B1 (en) | Apparatus and method for processing bit streams | |
| JP2878160B2 (ja) | 競合調停装置 | |
| JP2723412B2 (ja) | 主記憶プリポート制御方式 | |
| JP3947223B2 (ja) | 送信パケットを重ねることによりインタフェース上の待ち時間を短縮するための方法および装置 | |
| US7093053B2 (en) | Console chip and single memory bus system | |
| JPH0520261A (ja) | 優先制御回路 | |
| KR100407176B1 (ko) | 직렬 네트워크의 전송코드 확장에 의한 제어·상태 신호전송 방법 및 시스템 | |
| JP2763407B2 (ja) | 多重化装置 | |
| JPH0762834B2 (ja) | 記憶装置制御方式 | |
| JPH11143822A (ja) | リクエスト処理装置 | |
| JP2004086797A (ja) | 共通メモリを備えたプロセッサシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060828 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100512 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |