KR100407176B1 - 직렬 네트워크의 전송코드 확장에 의한 제어·상태 신호전송 방법 및 시스템 - Google Patents

Abstract

다중처리기 시스템이나 멀티포인트 네트워크에서 여러 구성요소를 쉽고 융통성 있게 연결하며, 소프트웨어 의존성을 최소화하여 물리적인 연결만으로 대상 디바이스를 접근 가능하게 하고, 멀티포인트 버스 토폴로지의 최대 숙제인 버스상의 신호충돌 문제를 해결하여 능률적인 전송과 확장의 유연성을 보장하고 link overhead를 최소화 한다.

본 발명의 구성은 복수의 디바이스를 최소의 전송로로 공유 인터페이스를 하기위한 충돌문제를 해결하기 위해 비트 비교에 의한 분산 자기중재(distributed self-arbitration) 최소의 전송로로 복수의 디바이스와 여러 종류의 정보를 추가 S/W 규약이 없이 전송하기 위해 정보의 종류에 따라 변조 방법을 달리하여 변조하는 방법을 사용한다. 또한 별도의 동기선로 없이도 전송 가능하도록 클럭과 정보를 변조하는 self-clock 방식을 사용한다. 물리층에서 여러 종류의 정보를 고유 식별 코드를 포함시켜 변조한 후 공통버스로 전송한다. 수신 측에서는 자신의 식별 코드와 일치하면 자신의 정보로 인식하여 디코드 하여 변조내용에 따라 분리한다.

본 발명 주요 특징은 디지털 통신 네트워크에서 데이터, 제어신호, 상태신호 등을 별도의 선로나 소프트웨어 규약이 없이 최소의 전송선로로 전송하기 위한 전송코드의 확장방법에 관한 것으로, 전송속도가 다른 복수의 통신 노드의 전송속도를 동적 가변을 보장하고 전송코드 확장에 관한 것으로:

1. 동일 네트워크에서 노드의 전송속도가 각기 다르더라도 통신이 가능하여 각 노드의 전송속도가 일치 할 필요가 없으며;

2. 선로조건에 따라 전송속도를 전송률 조정이 동적 가변이 가능하여 통신 거리를 연장할 수 있고;

3. Multipoint Network에서 전송속도를 동적으로 가변하도 통신의 혼란이 발생하지 않으며;

4. 단일 직렬선로(최소 1회선)로 별도의 제어ㆍ상태신호를 보내는데 소프트웨어 규약이 필요치 않아(하드웨어만으로 해결) 네트워크의 투명성을 높일 수 있고 회선비용을 최소화할 수 있으며;

5. 각 통신 노드가 꼭 프로세서를 구비하여야할 필요가 없어 간단한 I/O 디바이스나 메모리 등 단일 칩 상에 도 구현이 가능하여 네트워크 I/O 나 분산된 I/O 시스템을 쉽게 구현할 수 있다. 중재 및 변조부를 단일 반도체칩에 집적하면 버스에 접속만으로 간단하게 다수의 디바이스를 쉽게 연결할 수 있으므로 높은 실용성으로 광범위한 응용이 기대된다. downsizing이 중요한 현대 컴퓨터·전자기술에 있어서 칩간 또는 디바이스 간을 단일 전송로(1-wire)로 인터페이스할 수 있어 종래의 기술에 비하여 시스템의 구성이 간단하고 복잡한 통신절차를 단순화하는 효과가 있다.

Description

직렬 네트워크의 전송코드 확장에 의한 제어·상태 신호 전송 방법 및 시스템{Control/Status Signal Transmission Method and System using Code Expansion Technology}

디지털 시스템에서 부가정보(10X, 데이터·어드레스·제어신호·상태신호·명령 등)를 전송하기 위해 개별 전용 전송로를 추가나, 프로토콜을 정의하여 packet의 형태로 전송하여 분리하는 방법을 사용한다.

전자는 속도면에서는 유리하고 포인트-대-포인트 방식에는 유용하나, 멀티포인트로 접속된 복수의 다중 디바이스(노드, 프로세서) 간은 구현이 어렵다. 후자는 어떤 네트워크 상에서도 구현이 가능하나, packet 처리에 processor가 필요하고 엄격한 규약이 범용성에 있어서 제약요소이고, 속도 면에서 불리하며 네트워크의 투명성이 떨어진다.

본 발명은 멀티포인트로 접속된 임의의 다중 디바이스간에 부가정보(10X)를 전송하고 전송속도가 다른 디바이스를 인터페이스하기 위해 연구되었다. 실제로 전송속도의 불일치로 인터페이스 자체가 불가능하거나, 복잡한 전자회로가 추가되어야 하는 문제의 해결은 매우 중요하다.

컴퓨터 시스템과 네트워크가 더욱 복잡해지고 분산 또는 병렬처리의 양이 증가함에 따라 상기 부가정보(10X)를 전송하는 방법의 시스템의 구조와 설계에 큰 영향을 미치게 된다. 능률적인 네트워크가 구현되기 위해서는 부가정보의 전송방법이 중요하다. 시스템의 공통자원들은 통신 채널 또는 통신 버스로 연결되므로 동일한 자원을 사용하기 위해 경쟁하는 노드(communication node, device)들 간에 버스 사용권을 할당하는 방법으로서 버스의 중재와 통신방식은 매우 중요하다.

컴퓨터 시스템에는 각 노드(또는 프로세서)들 사이의 정보 전송을 위한 다양한 단계의 여러 버스가 존재하며 다중 프로세서 시스템의 각 프로세서는 공통버스 시스템을 통하여 다른 노드를 접근한다. 버스는 둘 이상의 노드들을 연결하는 통신경로로서 부품들 간의 통신에 사용되는 버스와 네트워크 내의 원거리에 위치한 서로 다른 처리 시스템들 간의 통신에 사용되는 버스가 있다.

종래의 기술은 디지털 통신 네트워크에서 별도의 선로나 소프트웨어 규약이 없이 제어·상태신호를 직접 전송하고자 할 때 data code와 중복되는 것은 피할 수 없었다. 상기 제어·상태신호를 구분하기 위해서 선행코드가 추가되거나 엄격한 소프트웨어 프로토콜 정의가 수반되어야 했다

소프트웨어 규약에 의거 제어·상태신호 등을 정의하여 비능률적이고 엄격한 조건은 유연성과 투명성 면에서 제약요소이다. 또한 소프트웨어 프로토콜이 일치하지 않으면 부가정보(10X, 제어·상태신호 등)의 전송 자체가 불가능할 뿐만 아니라 전송속도의 연속 가변이 불가능하였다. 또한 전송속도 변경시 Overhead를 수반하였다.

또한 Manchester encoding 이나 NRZ 등 방법으로 수신된 Bit 정보의 중간 시점에 Sampling하는 Time Sampling 방식 이였다. 따라서 이 방법의 전송속도가 달라지면 적응하기 힘들고 조합 원리상 데이터와 제어신호 간에 동일코드가 사용될 수 있으므로 소프트웨어로 이를 식별하여야 하고 그 수가 제한적이고 사용자 입장에서 제어코드의 확장이 불가능하다.

본 발명은 다중 디바이스를 갖는 디지털 시스템에서:1) 다양한 종류의 부가정보(10X, 데이터·주소·제어신호·상태신호·명령·모드 등)를 전송하기 위해, 분리된 복수의 개별 선로나, 추가로 소프트웨어 규약이 없이 최소의 전송로로 복수의 다중 디바이스 간에 전송하기 위한 전송코드의 확장을 통한 해결;2) 공통버스의 신호충돌을 방지하기 위한 공통버스 중재기술의 구현;3) 별도의 동기 클럭이 없는 경우에도 중재와 통신이 혼란이 없이 가능하게 하며;4) 전송속도가 다른 다양한 디바이스 간에 원활한 통신을 보장하기 위한 수단 강구하여 동일 네트워크에서 노드의 전송속도가 각기 다르더라도 통신이 가능하여 각 노드의 전송속도가 일치할 필요가 없도록 하며;5) 노드나 선로조건에 따라 전송속도의 동적가변이 가능하도록 하여, 전송속도를 낮추면 통신 거리연장 효과를 갖도록 하여 거리 제약 문제를 해결하고, 다양한 전송속도를 갖는 장치를 단일 네트워크에 수용하며;6) 복수의 개별 선로나 추가 소프트웨어 규약이 없이 최소의 전송로를 이용하여 복수의 임의의 디바이스에 직접 전송하기 위한 전송코드의 확장방법과 신호충돌을 방지하기 위한 공통버스 중재;7) 상기 부가정보(10X)를 전송하기 위한 복잡한 통신절차를 단순화하기위해 상위 프로토콜 단순화 영향을 취소화하고, 물리층의 연결만으로 통신 상대방 노드의 자원을 접근하는 수단을 강구하고;8) 모든 장치 연결이 가능한 단순화한 범용 인터페이스 기술의 구현이 목표이다. 궁극적으로 상기기술을 최소의 전송매체인 1-wire bus 전송로 상에서도 구현한다.본 발명은 Netwoked I/O system이라 볼 수 있으며, 동기 선로가 없거나 전송속도를 일치시킬 수 없는 모든 장치의 연결이 목표이며, 본 발명은 전송속도가 동일하지 않더라도, 동적 가변 전송속도를 보장하는 인터페이스 기술의 구현이 목표이다.

[도 1A] 본 발명의 변조도에 따른 복합 신호 분리 Model 개념도

[도 1B] 본 발명의 2개의 노드인 경우 코드 확장의 개념을 표현하는 실시예 블럭 다이어그램

[도 1C] 본 발명의 스위치드 네트웍크의 가상회로의 개념도[도 1D] 종래의 복수의 개별선로에 의한제어·상태 신호전송 방법[도 1E] 종래의 수신데이터의 Sampling 방법[도 2] 본 발명의 복수 노드인 경우 코드 확장의 개념을 표현하는 실시예의 블럭 다이어그램

[도 3] 본 발명의 버스중재 및 변조부 블럭다이그램

[도 4] 순차비교 방법에 의한 직렬 중재 원리의 플로우차트

[도 5] 4비트 식별 어드레스를 갖는 8개의 노드가 경합에 참여할 때 직렬 중재 경합표

[도 6A-6C] 본 발명의 VRDCM 변조의 변조도에 따른 실시예

[도 6D] 본 발명의 2가지 VRDCM 변조방식을 사용한 변조한 경우 변복조의 실시예

[도 7A-7B] 본 발명의 PPM변조의 변조도에 따른 실시예

[도 8A-8B] 본 발명의 변조도로 따른 송수신부의 동작 Algorithm의 실시예

[도 9A] 본 발명의 전송 코드확장을 예 따른 Duty Factor 정의의 예[도 9B] 본 발명의 4가지 VRDCM 변조방식을 사용한 데이터와 제어신호로 변조한 경우 변복조의 실시예

[도 1A-1E]는 두 장치 간의 정보 전송 자원공유 관계를 보여 주고 있다. 본 발명은 노드 수에 관계없이 모든 버스에 접속된 장치간에 장치를 공유할 수 있다[도 2]. 즉 외형적으로는 일종의 Switched Network 형태의 대응 디바이스(레지스터) 간에 가상회로(virtual Circuit) 가 구현되어 논리적으로는 [도 1C]와 같은 형태로 간주할 수 있다.[도 1A, 1B]는 본 발명에 적용한 기본 개념도로서 송신부(100)와 수신부(150)는 단일회선의 직렬버스(1)를 통해 연결되어 있다. 이 두 장치는 Data(110), 제어(112), 상태(114) 신호를 단일회선을 통해 수신부(150)에 전송할 수 있고, 각 송신부의 레지스터의 내용을 별도의 Software의 개입 없이도 수신부에 대응한 레지스터(180, 182, 184)에 전송할 수 있다.[도 2]는 본 발명의 복수 노드인 경우, 코드 확장의 개념을 표현하여, 2개의 마스터가 공유 메모리나, 공유 I/O를 직접 접근할 수 있도록 구성한 실시예이다.프로세서(20A)나 프로세서(20C)는 공유메모리 시스템(20B) 나 고유 I/O System(20D)을 물리층에서 최소의 software 만으로 Local 자원처럼 접근이 가능하다. 보다 확장하면 동일한 방법으로 프로세서(마스터), Memory, I/O를 제한없이 확장할 수 있다. 이것은 프로세서(20A)가 접근 어드레스를 발생하면 NIU(10A, Network Interface Uint)와 공유 버스를 경유하여 NIU(10B)를 통해 메모리에 직접 전송된다. 제어신호도 동일한 방법으로 해당 레지스터에 전송된다. 메모리는 제어신호의 내용에 따라 read 또는 write 동작 중 하나를 할 것이다. write 의 경우는, 상기 방법대로 데이터 전송과정이 더 포함되어야한다. read 경우는 메모리 데이터가 추출(20B-10X)되면 역경로를 통해 프로세서에 전달된다. I/O System 인 경우도 동일한 방법으로 접근이 가능하다. 이것은 CPU가 추가 소프트웨어 없이 직접 원격 메모리나, I/O를 접근할 수 있음을 의미한다. 실제 구현에 있어서는 타이밍문제를 해결한 wait( 대기 cycle) 나 handshake 과정이 포함되면 전기적인 시차문제를 해결 할 수 있다. 이것은 공지의 방법으로 구현이 가능하므로 설명은 생략한다.본 발명의 변조는 VRDCM(도 6A, 6B, 6C)이나 PPM(도7A,7B)등 변조 방법과 결합하면 전송코드의 확장이 손쉽게 가능하게 할 수 있다.M-가지 변조율로 n-bit의 정보로 변조했을 경우 표현 가능한 Digital Pattern의 조합 수는 Mⁿ가지가 됨으로 필요에 따라 M을 증가하면 표현 정보의 수를 확장할 수 있다. 그러나 최고 전송속도는 제한받게 된다.[도 1A]는 두 시스템 간의 단일 선로로 복수의 정보를 단방향으로 전송하는 일 실시예를 보여 주고 있으나, [도 3]와 같은 중재기와 Transceiver를 사용하면 쌍방향으로 전송할 수 있을 뿐만 아니라 Multipoint Network에서도 그대로 적용할 수 있다.전송하고자 하는 디지털 정보에 Clock 신호를 변조하여 각 1 bit 분의 정보마다 1 cycle의 bit pattern을 대응시켜 전송한다. 이렇게 함으로서 변조된 신호로부터 Clock을 복조할 수 있으므로 전송속도의 가변이 가능하다. Manchester 방법과 같이 수신측에서 PLL lock 시간이 불필요하므로 Clock이 안정될 때까지 정보의 소실을 방지할 수 있는 잇점이 있다. 그러나 전송능률 면에서는 다소 불리하다.즉 전송로 신호의 매 Cycle에 디지털정보 0, 1을 표현한 bit pattern으로 표현 가능함으로, 이 Bit pattern을 변화시켜 다양한 정보표현이 가능하다. 전송로상의 신호의 1 Cycle bit-pattern에 따라 다양한 의미를 부여하여 정보를 표현하여 물리적으로 단순하게 구성 가능하며, 선로상 표현이 가능한 정보가 엄격한 제한조건으로 보다 다양한 의미표현이 가능하게 한다. 수학적 의미에서 변도율 조정에 의한 표현 코드의 확장의 수학적인 의미의 동일한 코드가 존재하고 여러 digital 형태의 표현이 가능하나 본 발명의 실시예에서는 펄스 모양에 따라 다른 의미를 부여하면 확장 가능하게 하였다. 직렬 선로에서 정보전송분야 별도의 규약이 없이도 부가정보(10X, Data, Address, Control, Status, Command, Mode 등)의 전송 가능하다. 본 발명은 동적 전송속도에 의한 다수의 복합 정보전송과 버스중재를 하드웨어에 의해서 만으로 구현할 수 있다.한편 Manchester는 동기전송방식으로 정보의 전송능률면에서는 효율적이나 보다 많은 코드확장은 원리적으로 불가능하다.[도 3]의 중재장치를 이용하면 네트워크 내의 노드들 중에서 가장 높은 우선순위를 갖는 장치에 H/W적인 방법으로 만으로 공통버스로 중재와 통신이 동시에 가능한 일 실시예 이다.1) 분산 직렬중재(Distributed Serial Arbitration)[도 3]은 직렬버스 구조의 멀티포인트 네트워크에서 우선순위에 의한 자기 결정식 분산 중재 방법(distributed arbitration by self-decision)과 장치의 일 실시예 이다. 버스사용권 경합에 참여하는 각 노드들이 버스 중재 회로를 갖고 있는 경우에 공통버스(1)는 분산중재 방법에 의해 가장 우선순위가 높은 노드에 사용권이 할당된다. 본 발명에 의한 버스 중재는 단일(single) 버스 중재선(즉, 공통버스) 만을 이용하여 구현될 수 있다. 또한 공통 버스로부터 어떤 노드가 버스사용권을 확보하는지에 대한 정보를 얻을 수 있다.[도 3]은 본 발명에 의한 직렬 중재 장치의 일 실시예의 기본 블록다이어그램이다.본 발명에 의한 멀티포인트 네트워크의 직렬 중재 장치는 공통 버스 상에 멀티포인트로 연결되며 전송정보를 직렬로 비트 스트림(Bit Stream, 321)을 변환하는 직렬화부(Serial Unit)(310), 상기 직렬출력(321)을 전송클럭으로 변조하는 변조부(320), 자신의 출력신호(331)와 버스 신호(1)를 비교하여 신호의 불일치를 검출하고 제어하는 비교(Comparison Unit, 350) 및 중재제어부(340)(Arbitration Control Unit) 그리고 비트 스트림(381)을 입력하여 결선 논리합(wired OR) 연산이 되게 하는 버스 인터페이스부(330) (Bus Interface)를 구비한다.직렬화부(310)는 전송하고저하는 정보를 직렬로 비트 스트림(Bit Stream, 321)을 변환하는 쉬프트 레지스터 등으로 구성된다.비교부(350)는 자신의 출력신호(331)와 공통버스신호(1) 간의 불일치를 검출하여 경합철회 신호(341)를 출력한다. 중재제어부는 중재개시신호(341)로 중재가 개시되고 경합철회신호(341)로 경합을 철회한다. 이 중재개시신호(341)는 버스 충돌시 미소한 시간이라도 버스상태가 불안정함을 방지하기 위해 경합 개시는 버스가 비활성시에 시도하는 것이 유리하다.버스 인터페이스부(330)는 OR Type 채널(Open Collector)로 구성되고, 이 출력은 제어 입력에 논리 '1'이 인가될 때만이 공통버스(1)를 활성화시킨다.본 발명에 의한 중재기를 프로우차트(flow chart), 경합 테이블(contention table)과와 타이밍도(Timing chart)를 병용하여 그 동작 및 중재방법을 보다 상세하게 설명하면 다음과 같다.[도 3]를 참조하면 버스중재기는 공통버스(1)에 직렬화부(310), 비교부(350) 및 중재제어부(340) 그리고 버스인터페이스(330)의 세 논리회로부로 구성되어 있다.직렬화부(Serial Unit, 310)는 공통버스(1) 사용권을 요청한 각 노드는 전송정보를 변조부(320)로 한 비트씩 순차적으로 출력하게 되며, 중재제어부(340) 비교부(350)의 출력에의해 제한하게 된다(Disable, Inhibit).중재제어부(350)는 중재개시신호(341)에 의해 세트됨으로서 직렬화부를 동작 가능하게 하며 버스 인터페이스부(330)를 거쳐 공통버스(1)로 변조된 비트스트림(331)이 순차적으로 출력 가능하게 하며, 비교부(350)는 변조된 비트스트림(331)과 버퍼를 경유한 버스신호(1)와 비교하여 일치하지 않으면 중재제어부를 (340)를 리셋 함으로서 공통버스로의 직렬출력을 금지시킨다.버스 인터페이스부(Bus Interface Unit, 350)는 변조부(320)의 출력(331)을 공통버스에 싣기 위한 버스 드라이버(382)로 구성된다. 버스 드라이버(330)는 공통버스(1)를 활성화(active)시키기 위한 open-collector형의 3-상태버퍼(tri-state buffer)를 수단으로, 모든 노드의 식별어드레스 각 비트에 대한 논리합(OR)의 결과를 공통버스(1)로 출력되도록 한다.상기 과정에서 식별어드레스의 큰 값을 높은 우선순위로 선택하기 위해서는 OR연산을 이용했고, 한편 식별어드레스의 작은 값을 높은 우선순위로 선택하기 위해서는 AND연산을 이용하게 된다.[도 4]는 본 발명에 의한 우선순위 직렬중재방법을 설명하기 위한 순서도(flow chart)이다. 본 발명에 의한 중재기(300)에 의하여, [도 5]는 4비트의 식별어드레스를 갖는 8개의 노드가 경합에 참여하였을 때 가장 높은 우선순위를 갖는 노드을 선택하는 경합표(contention table)이다[도 3], [도 4] 와 [도 5]를 참조하여 본 발명에 의한 중재기의 동작을 기술한다. 멀티포인트 네트워크 상에 접속된 각 노드들의 모든 버스 중재기는 동일한 구조를 갖고 동일한 원리로 동작한다.단계 410(경합대상 설정 단계)에서, 버스사용 중재개시신호(301)에 의해 중재제어레지스터(346)가 세트되어 버스사용권의 경합이 시작된다. 중재제어레지스터(340)의 출력(343)으로 경합에 참여여부를 결정하게 되고, 직렬화부(310)로부터 1비트씩 순차적인 출력이 이루어진다.단계 420(논리연산단계)에서, 가장 큰 전송정보를 갖는 노드에 가장 높은 우선순위를 부여하기 위한 중재방법을 사용할 경우, 버스드라이버(330)는 공통버스(1)와 Wired OR연산이 되게 한다. 따라서 공통버스(1)에는 모든 노드로부터 출력되는 식별어드레스 신호의 논리합이 나타나게 된다.단계 430(비교판정단계)에서, 직렬화부(310)로부터 변조부(320)를 통하여 공통버스(1)로 출력되는 정보의 비트스트림(bit stream, 331)과 공통버스(1) 상에 나타나는 신호를 비교한다. 이 과정에서 두 신호가 서로 일치하지 않을 경우는 테이블 1과 같이 두 가지 경우(S03, S04)가 있다. 하나는 공통버스로 출력신호가(331)가 논리치 '0' 이고 공통버스(1)에 나타나는 신호가 논리치 '1'인 경우(S03)로서, 이때에는 노드로부터 출력되는 식별어드레스의 값이 다른 노드로부터 출력되는 정보보다 작은 경우는 당연히 공통버스 사용권 획득을 위한 경합에서 철회되어야 하므로 단계 470에 의해 중재제어레지스터(340)를 리셋한다. 중재제어레지스터(340)가 리셋되면 버스활성화 동작이 불능 상태에 들어가므로 직렬출력이 금지되게 되어 해당 노드는 이후 경합사이클에서 제외된다. 또 다른 경우(S04)는 공통버스로 출력되는 공통버스 드라이버의 논리치 '1' 이고 공통버스에 나타나는 신호가 논리치 '0'인 경우로서, 이 경우(S04)에는 공통버스 선로에 이상이 발생한 경우이다. 본 발명에서는 공통버스의 선로에 이상이 발생한 경우는 이후 경합사이클에서 제외되도록 하였고 필요하다면 별도의 처리를 취할 수 있다. 버스드라이버 제어 신호와 공통버스(1)의 신호에 따른 중재동작을 다음 단계 설명후 별도로 상세하게 검토하고, 경합에서 철회되지 않은 노드는 다음 단계(440)를 밟는다.단계 440(종료확인단계)에서, 모든 경합 과정을 완료하였는가를 판단하여, 완료되지 않았으면 다음 경합에 참여하기 위하여 단계 450에서 다음단계로 진행시키고, 다음 비트를 출력한 후, 단계 420의 과정을 반복하여 수행하게 된다. 만약 경합 과정 중간에서 탈락하지 않고 마지막까지 모든 비트에 대한 경합과정이 완료되었다면 공통버스의 사용권을 획득하게 된다. 공통버스(1)에는 경합과정에서 나타난 중재정보가 순차적으로 나타난 특징이 있다.TABLE 1은 중재동작을 보인 진리치표(Truth table)로 각 노드의 출력제어신호(343)와 공통버스(1)의 신호에 따라 발생할 수 있는 모든 경우에 대하여 검토하여 보면 다음과 같다. 본 발명의 중재기(300)들은 하나의 직렬공통버스(1)상에 멀티포인트로 버스의 입출력단이 연결되어 있고, 동작은 병렬로 이루어진다. 따라서 모든 중재기의 동작은 독립적이지 못하고 상호간에 연관성을 갖고 있다. 진리치표를 만들어 보면 다음 Table 1과 같다. 상기 연관성에 의하여 각 노드의 다음동작을 결정하기 위해 공통버스(1)에 나타난 모든 노드의 상관된 정보와 중재 제어부(340) 직렬 bit stream(321)값에 따른 각 노드의 경합 제어 레지스터(340)의 상태를 비트 단위로 분리하고 각 상태에 따른 경합 제어 레지스터(340)의 출력을 Table 1의 진리치표를 통해 검토하여 보면 다음과 같다. 표 1에서 사용되는 기호들을 설명하면, ACU(t)는 현재의 경합 제어 레지스터(340)의 출력 논리값(343)이고, B는 버스드라이버 논리값(331), BUS는 공통버스(1)의 논리값, ACU(t+1)는 경합제어부(340) 다음 상태의 논리값이다.각 노드에 있는 중재기의 동작을 진리표를 통해 보면 Table 1과 같이상태 S01은 경합제어부(340)의 초기값 ACU(t)=0 이므로 중재요청이 없는 경우로 경합대상이 아니고,상태 S02, S03, S04, S05는 초기값이 ACU(t)=1이므로 중재요청이 있는 경우로 그 동작은 다음과 같다.상태 S02는 자신의 버스드라이버 입력(331) B=0으로 비활성화 상태일 때 BUS=0으로 공통버스(1)가 활성화되지 않는 상태이므로 비교부(350)에서 불일치신호가 검츨 되지 않아 다음 중재과정을 진행한다.상태 S03은 자신의 버스드라이버 입력(331) B=0이고, BUS=1이므로 자신이 공통버스(1)를 활성화하지 않았을 때 버스가 활성화된 경우이므로 자신 보다 우선순위가 높은 노드가 공통버스(1)를 활성화한 경우로서 자신이 우선순위가 낮은 경우이므로 경합 제어부(340)를 리셋시켜, 이후 경합과정에서 제외된다.상태 S04는 자신의 변조된 출력(331)이 논리 '1'일 때 버스신호(1)가 논리 '0'이므로 정상적인 버스드라이버 인터페이스 상황에서는 일어날 수 없는 경우이다. 버스 드라이버(330)나 공통버스(1)가 문제가 있어 전기적 신호 전달을 정상적으로 상태이므로 중재 제어부(340)를 리셋하여 더 이상 경합에 참여하지 못하게 하고, 필요하다면 별도의 조치를 취하면 된다.상태 S05는 자신의 출력(331)이 논리 '1'이고 버스신호(1)도 논리 '1'이므로 자신의 출력과 일치함으로 일단 자신은 물론 다른 노드가 논리 '1'을 버스 상에 출력하였을 경우로 자신은 경합에 계속 참여한다. (이때 만약 0을 출력한 타 노드(S01, S02의 조건에 있는)은 어떤 노드를 막론하고 우선순위가 낮은 상태이므로 경합 제어부(340)를 리셋하여 더 이상 경합에 참여하지 못하게 한다.)[도 5]에서 보는바와 같이 첫 번째 비교과정에서는 3개의 노드가 경합을 철회하며 공통버스(1)에는 논리치 '1'이 나타난다(519). 두 번째 비교과정에서는 2개의 노드가 경합을 철회하고(512, 514) 공통버스(1)에는 논리치 '1'이 나타난다. 세 번째 비교과정에서는 경합을 철회하는 노드가 하나도 없으며(520) 공통버스(1)에는 논리치 '0'이 나타난다. 마지막 비교과정에서 2개의 노드가 경합을 철회하고(511, 518) 공통버스(1)에는 논리치 '1'이 나타나며, 노드 S6이 마지막 비트까지 경합에 참여하였으므로 공통버스의 사용권을 획득하게 된다(516). 또한 공통버스(1)에 나타나는 순차적인 정보는 519와 같이 "1101"로 노드 S6(516)의 식별 어드레스의 출력 값과 동일하여 노드 S6이 가장 우선순위가 높음을 알 수 있다.[도 6A] 각 노드의 전송 속도가 서로 다를 경우의 본 발명의 경합 타이밍도로서, 경합 개시 시점(11)으로부터 경합을 개시하여 응답시간이 늦은 노드가 상대적으로 우선순위가 낮아 먼저 탈락하고, 동시에 2개이상의 노드가 응답하면 식별 어드레스의 2진 값에 의한 경합이 이루어지게 된다.2) VRDCM 변조 방법에 따른 코드확장의 실시 예다양한 종류의 정보를 표현하기 위하여, 본 발명에 따르면 VRDCM(Variable Rate Duty Cycle Modulation)이나 PPM(Pulse Position Modulation) 다양한 변조법이 해결방안이 될 수 있다[도 8A]는 동일 버스에서 경합에 참여하는 노드들의 전송 속도가 서로 다를 경우의 동작 타이밍도로서, [도 8B]와 같이 듀티 사이클 변조(VRDCM)한 8비트의 식별 어드레스를 갖는 3개의 노드가 경합에 참여한 예이다.파형 601과 같이 듀티 값이 33%인 신호를 논리 '0'으로 정의하고, 파형 603과 같이 듀티 값(Duty Factor)이 66%인 신호는 논리 '1'로 정의한 듀티사이클 변조(VRDCM, PWM) 방식을 이용함으로써 전송신호로부터 클럭 신호를 추출할 수 있으므로 로컬 클럭이 없어도 공통버스로부터 식별 어드레스의 정확한 추출이 가능하다.[도 9B]는 본 발명의 전송코드 확장법에 의한 실시 예의 VRDCM 변조 파형이고, 데이터(920)와 제어정보(930)를 직렬 단일선로로 전송하기 위해 두 신호를 혼합하여 통신하고 있다.파형 920은 전송을 원하는 송신데이터이고, 파형 930은 전송을 원하는 제어신호의 파형, 파형 940은 Bus의 파형, 파형 950은 전송 선로로부터 복조한 수신 파형, 파형 960은 전송 Bus로부터 복조한 제어신호 파형이다본 발명의 VRDCM방법에 의하여 [도 9A]의 정의대로 변조하면, 전송 Data(920)의 '0'는 66% '1'은 33%, 제어코드(930)의 '0'은 75% '1'은 25%로 정의하면 파형 940과 같은 결과를 얻을 수 있다.TX data(920)가 구간 901, 903, 904에서는 '0' 이므로 DF=66%, 구간 902, 905, 906에서는 '1' 이므로 DF=33%, 구간 907 이후에서는 제어정보를 송신할 경우이므로 구간 907에서는 제어 data는 '1' 이므로 DF=25%, 구간 908, 909에서는 TX data는 '0' 이므로 75% 파형이 얻어진다.(940) 즉 상기 파형(940)을 단일 직렬선로를 통하여 bus에 전송한다. 한편 수신부의 복조는 bus 신호의 후연(Trailing edge)에서 복조하여야 함으로 (941의 화살표 시점), 각 시점에서 복조하면 구간 901은 DF=66% 이므로 '0'을 추출하고 데이터에 1비트를 추가시킨다. 상기 추출시점은 버스에 나타난 송신정보보다 1 Cycle 지연된다. 구간 902는 상기 방법을 이용하면 DF=33% 이므로 '1'로 추출된다. 동일한 방법으로 구간 903, 904는 '0'이 추출되고, 구간 905, 906은 '1'이 추출하여 수신 데이터레지스터에 1비트를 추가시킨다.구간 907은 DF=25% 이므로 '0'을 추출하고 제어레지스터에 1비트를 추가시킨다. 구간 908, 909는 상기 방법을 이용하면 DF=75% 이므로 '1'로 추출하여 수신 제어레지스터에 1비트를 추가시킨다.상기 직렬 추출정보(950, 960)는 필요에 따라 문자 단위나 Packet 단위로 직-병렬 변환을 통하여 병렬 등 원하는 형태로 변환하면 물리층(PHY)의 역할은 끝나게 된다.또한 [도 9A]에 보인바와 같이 전송코드의 정의는 필요에 따라 실용상 제한 없이 확장할 수 있으므로 이러한 기능을 이용하면 Packet 통신일 경우, 특정 DF값 일 때 프로토콜을 즉시 정의하거나 전송 Packet 단위를 동적으로 변경할 수 있으므로 임의의 프로토콜을 즉시 정의하여 사용할 수 있는 수단을 제공할 수 있는 특징이 있다.본 발명은 디지털 통신에서 필요한 데이터, 제어신호, 상태신호 등을 전송하기 위한 별도의 선로나 소프트웨어규약이 없이 최소의 전송선로로 전송코드의 확장 가능하여 다양한 정보 단일 채널을 통하여 전송이 가능하여 단일 직렬선로(최소 1회선)로 분리 전송이 가능 가능하여 회선비용을 최소화할 수 있으며, 별도의 제어선로 없이도 한 채널로 다양한 정보의 전송이 가능하게 한다 별도의 소프트웨어 프로토콜 없이도 Link 가능하여 융통성 면에서 크게 효과 있다. 그러나 최대 전송속도 면에서는 다소 불리할 수 있다.또한 전송속도 향상에 유연하게 적응할 수 있고 동적 전송속도 가변기술, 선로의 조건에 따라 적절하게 전송속도를 가변할 수 있는 동적 전송률(Bit Rate) 가변이 가능하여 동일 네트워크에 연결된 각 노드의 전송속도가 일치할 필요가 없으며 어떤 전송속도를 갖더라도 문제가 발생하지 않으며, 전송속도가 다르더라도 통신이 가능하여 각 노드의 전송속도가 동일할 필요가 없으며, 선로 조건에 따라 전송속도의 하향 조정하여 통신 가능하므로 장거리 연장이 가능하다.M가지 duty cycle을 n-bit로 표현하면 Mⁿ가지 표현이 가능하고 표현정보의 수를 대폭 확장할 수 있다. 이런 특징을 이용하여 부가정보(10X, Status·Control·Command·Mode·Address 등)를 전송하는데 이용할 수 있다. Data 전송시에는 M=2를 시용하면 표현 가능한 정보의 수는 2ⁿ로 n-bit Binary System의 정보의 조합 수와 동일하며, 제어ㆍ상태코드 등 빈번하게 사용되지 않는 정보는 M을 3이상으로 확장하여 사용하면 Binary 통신에서 사용되는 코드와 중복을 피할 수 있어 기존의 프로토콜을 code 변경 없이 수용할 수 있어 투명성이 높은 시스템의 구현이 가능하다.본 발명의 VRDCM을 사용한 전송방식의 특징은 다음과 같다.ㆍ별도의 동기 클럭이 없는 경우에도 중재·통신 혼란이 없이 가능하다.ㆍ본 발명의 기능은 결과적으로 직렬 회선 상에 결선 된 제어신호가 포함된 Multiplexer-Demultiplexer의 역할을 한다.ㆍ정상Link시 Binary로 통신 : 최대 Bandwidth 보장한다.ㆍ표현정보의 형태상 조합수의 확대함으로써 별도의 Clock, 제어, 상태신호 선로를 제거할 수 있어 전송선로를 단순화시킬 수 있다.ㆍ광범위한 전송속도 지원 : 전송속도가 다르더라도 통신이 가능하여 각 노드의 전송속도가 동일할 필요가 없어 적응력이 뛰어나며, 능률적인 통신이 가능하고 유연성이 있는 전송방안을 제공한다.ㆍ제어·상태신호의 별도의 선로가 불필요하거나 엄격을 제공한다. 엄격한 소프트웨어 프로토콜 없이도 데이터·주소·제어·상태신호 등를 최소의 선로로 전송 가능하다.ㆍ최대전송속도는 저하하나 표현 코드의 조합수를 확장함으로서 확장된 code로서 다양성을 증가시킬 수 있다.ㆍ별도의 선로와 소프트웨어 규약이 없이 최소의 전송선로 전송코드의 변조도를 가변함으로서 코드의 중복이 없어 상기신호를 전송할 수 있다. 또한 Manchester, NRZ등 변조법이 Link와 복조과정에서 발생할 수 있는 최초정보의 소실 및 소프트웨어 방법에 의한 Preamble을 제거할 수 있어 Link Overhead를 최소화 할 수 있다.본 발명의 PPM은 VRDCM과 변조법의 분류상 다르나, Duty Factor로 표현하면 VRDCM과 동일 시작에서 취급할 수 있다.본 발명은 통신시스템에서 규정한 최저 전송속도보다 더 길게 버스를 활성화시키는 브레이크 펄스(break pulse)를 이용하면 현재 공통버스 사용권을 확보한 노드가라도 자원을 반납하고 재 경합에 돌입되게 함으로써 공통버스를 사용하고자 하는 모든 노드들의 경합시기를 동기 시킬 수 있다.따라서 브레이크 펄스에 의해 모든 노드를 대기(stand by) 시킨 후 각 노드의 전송속도에 비례하는 휴지 시간이 경과한 후에 식별 어드레스에 의한 재 경합을 하게 되면 특별한 이진 패턴(binary pattern)을 사용하지 않고도 모든 노드를 현재 공통버스의 사용 여부에 불구하고 공통버스 획득경쟁에 참여시킬 수 있다.따라서 공통버스를 사용하고자 하는 노드는 언제라도 공통버스 사용요구를 할 수 있다. 즉 어떠한 상황에서도 실시간(real time)으로 공통버스에 사용 요구를 할 수 있고, 중재과정에서 공통버스(1)에 나타난 중재 정보로부터 사용권을 허가 받은 노드의 정보를 추출할 수 있으므로 상기 브레이크 펄스에 의한 인터럽트 요구가 직렬 멀티포인트 네트워크에서도 가능하다.본 발명에 의한 중재기는 식별 어드레스의 크기에 의한 우선순위를 식별하여 공통버스의 사용권을 네트워크 내의 어느 한 노드에 할당하게 된다. 따라서 식별어드레스 뒤에 각 노드가 송신하고자 하는 데이터를 연속하여 출력한다면 네트워크 내의 노드들 간에 데이터 통신도 별도의 버스를 사용하지 않고도 가능하게 된다.본 발명에 의한 중재방법에 있어서 식별 어드레스를 순차적으로 공통버스(1)에 출력하고, 다시 공통버스신호(1)를 다시 궤환 후 비교하여 일치하지 않는 경우 경합에서 제외시키는 방법을 반복하여 우선순위를 식별하는 방법이다. 여기에서 최고의 우선순위를 식별하기 위한 일치여부의 기준은 논리상태가 반전될 때라 할지라도 비교대상 간의 논리상태의 변화 시점이 일치할 때 는 동일신호로 본다.본 발명에서는 공통버스에 나타나는 신호가 자신의 신호가 아니면 경합을 철회하도록 하기 위해 논리상태의 일치여부를 판단기준으로 사용한다.본 발명의 공통버스 중재부의 실시 예에 따르면, 상기 직렬화부와 상기 버스인터페이스부의 중간에 변조부(modulation unit)를 포함하여 듀티 사이클 변조(방식에서 광범위한 전송 속도에 원활한 통신을 보장하기 위해 동기 방식의 채택을 특징으로 하는 네트워크 상의 다수의 노드를 중재하는 방법도 제공된다.또한, 본 발명의 실시예에 따르면, 별도의 전용 제어 선로 없이 하나의 버스에 특별한 패턴의 형태로 포함시키는 방법이 제공된다. 본 발명의 방법은 최소 직렬 2선의 선로로 중재·와 통신이 동시에 가능하여 확장성 면에서는 유리하나 동기신호 분리 추출과정에 다소의 시간이 필요하게 된다.또한, 본 발명의 실시 예에 따르면, 동기신호 공용 방법은 전송 속도가 서로 다른 노드들이 상호 접속되어 있을 때 중재 개시 신호로서 가장 속도가 낮은 노드의(통신속도의 하한) 데이터 율(data rate)의 타임 슬롯보다 길게 버스를 활성화시키면 정상적인 통신신호로 볼 수 없으므로, 이것을 동기신호로 이용하여 특별한 2진 신호 패턴을 사용하지 않고도 모든 노드를 중재개시에 동기 시킬 수가 있으며, 이러한 특징을 이용하여 별도의 버스를 추가하지 않고 중재가 필요한 노드가 필요할 때마다 중재·통진 개시 펄스를 공통 버스에 방출함으로써 버스를 중재하는 방법이 제공된다.멀티포인트 직렬버스 (Multi-point serial bus)에서 중재 뿐 만 아니라 데이터 전송시에도 이상의 방법을 적용하면 다중 액세스(multiple access)상황에서 정상적으로 신호 전달이 어렵다고 판단되는 채널은 전송을 포기하고 전송이 용이한 다른 우회채널을 확보함으로서 최소한 버스 충돌로 인한 통신 장애를 막을 수 있어 전송의 신뢰성을 최대한 확보할 수 있고 이러한 특징을 이용하여 단일통신 과정에 정보를 bit 별로 분리하여 확보된 버스로 통신하면 단위시간당 전송률을 개선할 수 있다.Boolean Algebra나 De Morgan's theorem 에 의하면 논리함수는 이원성이 존재하므로 본 발명의 개념을 정논리를 부논리로 바꾸어 실시하거나 표현하여 많은 변형 예를 도출할 수 있으나 이러한 것은 본 발명의 개념과 동일한 것으로 본다. 그 예로 버스 결합방법에 있어서 OR연산에 NOT를 추가하여 AND연산으로 바꾼다든지, OR연산을 부논리로 변환하면 AND연산이 되므로 본 발명의 wired OR는 wired AND로 구현가능하다. 또 물리적 기능은 같고 구현 수단이나 소자만 다른 경우 그 예로 버스드라이버를 트라이스테이트 버퍼, Transistor, FET, Switching device 등의 전기적 소자, 이외 매체로 전송 매체내의 신호를 전자파, 적외선, 광, 레이저 등 형태만 다른 물리적 에너지로 바꾼다든지, 버스를 유선 선로에서 무선, Optical Fiber로 바꾸어 실현가능 하다는 것은 널리 알려진 공지의 사실이므로 별도의 설명은 생략한다.본 발명은 멀티포인트 네트워크 뿐만 아니라 다중시스템에도 그대로 적용이 가능하다. 본 발명의 실시예에서는 VRDCM, PPM으로 설명하였으나 다른 펄스변조방식도 적용이 가능하고, 보다 확장하면 변조도 대신 케리어 종류애 따른 분할 방식으로도 복수 정보의 전송이 가능하다. 또한 실시예에서는 전송 정보의 예로서 데이터, 어드레스, 제어신호, 명령, 상태신호 등을 대상으로 설명하였으나, 기타 어떤 정보도 동일한 원리로 적용 가능하다.상술한 본 발명의 실시 예들은 특정 수의 노드가 경합하는 경우에 대해서 설명하였으나, 본 발명은 이에 한정되지 않으며, 전송매체의 종류, 구현(implementation) 소자의 선택, 식별 코드의 정의 및 변조방식에 따른 다양한 변형 예가 있을 수 있음은 명백하다.

본 발명은 디지털 통신 네트워크에서 데이터와 부가정보(10X, 제어신호, 주소, 상태신호 등)를 별도의 선로나 소프트웨어 규약이 없이 최소의 전송선로로 분리 전송하기 위한 전송코드의 확장방법에 관한 것으로, 전송속도가 다른 복수의 통신 노드의 전송속도의 동적 가변을 보장하고 전송코드 확장에 관한 것으로 주요 특징은:1. 동일 네트워크에서 노드의 전송속도가 각기 다르더라도 통신이 가능하여 각 노드의 전송속도가 일치할 필요가 없으며;2. 선로조건에 따라 전송속도를 전송의 조정이 동적 가변이 가능하여 통신 거리를 연장하고 다양한 전송속도를 갖는 장치를 단일 네트워크에 수용하며,3. Multipoint Network에서 전송속도를 동적으로 가변하도 통신의 혼란이 발생하지 않으며;4. 공통버스의 신호충돌이 발생하지 않아 Data Link시 통신이 안정될 때까지 불필요한 시간낭비가 없도록 하여 버스 이용률을 높일 수 있고;5. 단일 직렬선로(최소 1회선)로 별도의 제어ㆍ상태신호를 보내는데 소프트웨어 규약이 필요치 않아(물리층에서 해결) 네트워크의 투명성을 높일 수 있고 회선비용을 최소화할 수 있으며;6. Multi-master system를 포함하여 모든 네트워크에도 적용 가능하고;7. 별도의 동기 클럭이 없는 경우에도 중재 혼란이 없이 가능하고, 종래의 기술에 비하여 시스템의 구성이 간단하고 복잡한 통신절차를 단순화하는 효과가 있다.본 발명은 각 통신 노드가 꼭 프로세서를 구비하여야할 필요가 없이 간단한 I/O 디바이스나 메모리 등 단일 칩 상에도 구현이 가능하여 네트워크 I/O 나 분산된 I/O 시스템을 쉽게 구현할 수 있다. NIU(Network interface Unit, 10) 를 단일 반도체칩에 집적하면 버스에 접속만으로 간단하게 다수의 디바이스를 쉽게 연결할 수 있으므로 실용성있는 광범위한 응용이 기대된다. downsizing이 중요한 현대 컴퓨터·전자기술에 있어서 칩간 또는 디바이스 간 인터페이스에 유용하게 이용될 수 있을 것이다.

Claims (7)

1. 여러 종류의 디지털정보( 데이터·주소·제어신호·상태신호·명령·모드등)를 종류에 따른 별도의 개별 채널(전송로)을 사용하지 않고, 상기 디지털정보의 종류를 구별하기 위해 일정한 데이터프레임(data frame), 패킷(packet), 데이터링크층(data link layer) 등의 상위계층을 사용하지 않고도, 단일 전송채널로서 정보를 목적지에 직접 전송하는 방법으로,

   (1) 상기 여러 종류의 디지털정보의 내용 중, 필요에 따라 최소 1-비트 단위로 전송대상을 선택하는 단계;

   (2) 상기 정보종류에 따라 변조법을 선택하는 단계;

   (3) 변조된 정보를 전송하는 단계;

   (4) 상기 변조법에 따라 복조한 정보를 1-비트 단위로 분리하여, 대응되는 목적지에 저장하는 단계;

   (5) 정보종류에 따른 일정 개수(bit 수)가 수신되면, 상기 저장된 정보를 출력하는 단계;

   (6) 미전송 정보가 있으면 (1)단계를 반복하는 방법으로, 하나의 정보전송단위(프레임 길이가 가변적)가 완료되기 전(전송 도중)에도, 필요에 따라 상기 여러 종류의 정보중간 사이사이에 비트단위로 다른 정보를 복수로 삽입 전송이 가능한 디지털시스템의 전송방법.
2. 멀티포인트로 연결된 다수의 디바이스간에 여러 종류의 디지털정보(데이터멀티포인트로 연결된 다수의 디바이스간에 여러 종류의 디지털정보( 데이터·주소·제어신호·상태신호·명령·모드등)를 목적지에 직접 전송하기 위해, 공통버스에는 상기 디바이스들로부터 출력되는 모든 신호를 논리 연산하고, 공통버스의 사용권을 획득하기 위해 경합하는 상기 디바이스들의 공통버스의 중재와 통신에 있어서:

   (1) 상기 여러 종류의 디지털정보의 내용 중, 필요에 따라 최소 1-비트 단위로 전송대상을 선택하는 수단;

   (2) 상기 정보 종류에 따라 변조법을 달리하여 공통버스에 출력하는 수단;

   (3) 상기 디바이스들의 출력 신호를 공통버스 상에 논리연산 하는 수단;

   (4) 상기 디바이스들의 출력 신호와 상기 공통버스의 신호를 비교하는 수단;

   (5) 상기 두 신호가 서로 다를 경우에 공통버스로의 출력을 차단하여, 공통버스의 신호 충돌이 없는 상태로 전송 가능하게 하는 수단;

   (6) 수신측에서는 상기 변조법에 따라 정보를 복조하고 1-비트 단위로 분리하여 저장하는 수단;

   (7) 정보종류에 따른 일정 개수(bit 수)가 수신되면, 대응 정보를 출력하는 수단;

   (8) 상기 공통버스의 신호를 변조법에 따라 복조 후 분리하여, 상기 여러 종류의 디지털정보를 목적지에 직접 전송하는 것을 특징으로 하는 디지털정보 전송 시스템.
3. 공통버스에 다수의 디바이스들이 연결된 멀티포인트 네트워크에서, 여러 종류의 디지털정보(데이터·주소·제어신호·상태신호·명령·모드등)를 대응되는 목적지에 직접 전송하는 방법으로,

   공통버스에는 상기 디바이스들로부터 출력되는 신호를 논리 연산하여, 공통버스의 신호충돌을 방지하기 위한 버스사용권 중재에 있어서:

   (1) 공통버스에 상기 디바이스의 상기 디지털정보 종류에 따라 최소 1-비트 단위로 전송대상을 선택하는 단계;

   (2) 상기 디지털정보종류에 따라 변조법을 선택하는 단계

   (3) 변조된 출력을 순차적으로 출력하는 단계;

   (4) 상기 변조된 신호와 공통버스의 신호와 비교하는 단계;

   (5) 상기 두 신호가 서로 다를 경우에 공통버스로의 출력을 차단하여, 공통버스의 신호 충돌이 없는 상태로 전송 가능하게 하는 단계;

   (6) 수신측에서는 상기 변조법에 따라 정보를 복조하고 1-비트 단위로 분리하여 저장하는 단계;

   (7) 정보종류에 따른 일정 개수(bit 수)가 수신되면, 대응 정보를 출력하는 단계;

   (8) 미전송 상태이면 (1)번 단계를 반복하여, 우선순위가 높은 디바이스를 결정하는 방법으로, 여러 종류의 디지털정보(데이터·주소·제어신호·상태신호·명령·모드 등)를 목적지에 직접 전송하는 디지털정보 전송방법.
4. 삭제
5. 삭제
6. 삭제
7. 삭제