JP4513944B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4513944B2 JP4513944B2 JP2001070110A JP2001070110A JP4513944B2 JP 4513944 B2 JP4513944 B2 JP 4513944B2 JP 2001070110 A JP2001070110 A JP 2001070110A JP 2001070110 A JP2001070110 A JP 2001070110A JP 4513944 B2 JP4513944 B2 JP 4513944B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- switching
- switching element
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置の無負荷時消費電力の節減に関する。
【０００２】
【従来の技術】
図３は、一般的なフライバック型スイッチング電源装置を示す回路構成図である。
１は直流入力電圧源、２はトランス手段であり、ｎ１はその１次巻線、ｎ２は２次巻線である。
３はＭＯＳ型ＦＥＴにより構成された第１スイッチング素子であり、直流入力電圧源１と１次巻線ｎ１と第１スイッチング素子３のソース・ドレインは直列接続され、直流入力電圧が第１スイッチング素子を介してトランス手段の１次巻線ｎ１に印加される構成となっている。
【０００３】
トランス手段２の２次巻線ｎ２に発生する交流電圧は、ダイオード４、コンデンサ５よりなる整流平滑回路を介して直流出力電圧Ｖ０に変換される。
６はスイッチング制御回路、７はこのスイッチング制御回路の出力に基づいて第１スイッチング素子３の開閉デューティを制御するＰＷＭ制御回路である。
【０００４】
スイッチング制御回路６において、８は誤差増幅素子であり、直流出力電圧Ｖ０を抵抗９，１０で分圧した参照電圧Ｖｒを入力し、自身の持つ基準電圧と比較し、誤差増幅した信号に基づいて負荷電流ｉ１を変化させる。
【０００５】
この誤差増幅素子８は、負荷抵抗１１及びフォトカプラの発光ダイオード１２ａの直列回路を介して直流出力電圧Ｖ０より電源供給されている。分流抵抗１３は前記直列回路に並列接続され、誤差増幅素子８にアイドリング電流を供給する。
【０００６】
フォトカプラの受光素子１２ｂには負荷電流ｉ１に比例した電流ｉ１´が流れ、この電流によりＰＷＭ制御回路７が駆動され、第１スイッチング素子３の開閉デューティが制御される。このフィードバックループにより、前記参照電圧Ｖｒと前記基準電圧との誤差がゼロとなるようにｉ１が調節され、直流出力電圧Ｖ０は、
Ｖ０＝Ｖｒ・（Ｒ１＋Ｒ２）／Ｒ２に定値制御される。抵抗値も抵抗を示す符号を供用する。
【０００７】
【発明が解決しようとする課題】
このような構成におけるスイッチング制御回路６の消費電力は、直流出力電圧Ｖ０×負荷電流ｉ１と、参照電圧Ｖｒを得るための分圧抵抗９，１０で消費される電力Ｖ０2／（Ｒ１＋Ｒ２）との和となる。
【０００８】
ここで、分圧抵抗９，１０で消費される電力は、これらの抵抗値を大きく選定すれば問題ないが、誤差増幅素子側での消費電力、Ｖ０×負荷電流ｉ１についてはＶ０が高い設定の場合に損失が大きい。例えば、Ｖ０が１０Ｖ、ｉ１が数ｍＡでは、数１０ｍＷとなる。この値は、特に最近注目されている待機状態など、無負荷に近い状態では無視できない大きさとなる。
【０００９】
本発明は、誤差増幅素子側での消費電力、Ｖ０×出力電流ｉ１の項の損失を低減するために有効な回路構成を提供することを目的とする。
【００１０】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載発明の特徴は、
直流入力電圧を、第１スイッチング素子を介してトランス手段の１次巻線に受け、前記トランス手段の２次巻線に発生する交流電圧を、整流平滑回路を介して直流出力電圧に変換すると共に、前記直流出力電圧を検出して基準電圧と比較し、誤差増幅した信号に基づいて前記第１スイッチング素子を開閉制御するスイッチング制御回路を具備したスイッチング電源装置において、
前記トランス手段に設けた３次巻線と、この３次巻線に発生する交流電圧により開閉制御される第２スイッチング素子と、この第２スイッチング素子を介して前記直流出力電圧を入力する平滑回路とよりなり、前記直流出力電圧に接続される負荷に関連して前記第２スイッチング素子の開閉デューティが変化してその出力電圧が変化し、前記負荷が軽いほどその出力電圧が低く抑えられる降圧コンバータを具備し、
前記降圧コンバータ出力を、前記スイッチング制御回路の動作電力源として供給する点にある。
【００１３】
請求項２記載発明の特徴は、前記直流入力電圧は、交流電源からの入力を整流する整流回路と、整流出力を平滑する平滑コンデンサを介して供給される点にある。
【００１４】
請求項３記載発明の特徴は、前記平滑回路は、コイルとコンデンサとよりなる点にある。
【００１５】
請求項４記載発明の特徴は、前記第１、第２スイッチング素子がＭＯＳ型ＦＥＴにより構成された点にある。
【００１６】
【発明の実施の形態】
以下本発明実施態様を、図面を用いて説明する。図１は本発明を適用したフライバック型スイッチング電源装置を示す回路構成図である。図３で説明した従来回路と同一要素には同一符号を付して説明を省略し、本発明の特徴部分のみを説明する。
【００１７】
ｎ３は、トランス手段２に新設された３次巻線である。１４はこの巻線に誘起される交流電圧で開閉制御されるＭＯＳ型ＦＥＴによりなる第２スイッチング素子である。コイル１５及びコンデンサ１６よりなる直列回路は平滑回路を形成する。
【００１８】
１７はこの平滑回路に逆極性で並列接続されたダイオードであり、第２スイッチング素子１４が開の時、コイル１５に蓄えられた励磁エネルギーをコンデンサ１６に流し、充電する。
【００１９】
第２スイッチング素子１４のドレインは直流出力電圧Ｖ０に接続され、ソースは平滑回路のコイル１５の入力側に接続される。この接続により、平滑回路はＶ０をスイッチングした信号の平均値Ｖ１（Ｖ０より降圧される）を出力し、この電圧がスイッチング制御回路６の電源電圧として供給される。
【００２０】
即ち、第２スイッチング素子１４、コイル１５、コンデンサ１６、ダイオード１７により、降圧コンバータ回路を形成している。降圧された出力Ｖ１の値は、直流出力電圧にＶ０と第２スイッチング素子１４の開閉デューティにより設定される。
【００２１】
図２は、本発明スイッチング電源装置の動作を説明する波形図である。図２（Ａ）は、第１スイッチング素子３（Ｑ１で示す）のドレイン・ソース間電圧Ｖｄｓの波形であり、ＰＷＭ制御回路７によりオンに制御されている期間ｔ１ではゼロとなり、オフに制御されている期間では、２次巻線ｎ２に電流ｉｎ２が流れている期間ｔ２ではステップ状に上昇し、ｉｎ２がゼロの期間ｔ３では所定値を維持する。
【００２２】
図２（Ｂ）は、１次巻線ｎ１に流れる電流ｉｎ１の波形図であり、Ｑ１のオン期間ｔ１で時間と共に増加する三角波となる。図２（Ｃ）は、２次巻線ｎ２に流れる電流ｉｎ２の波形図であり、フライバック型のため、Ｑ１のオフ期間ｔ２でステップ的に立ち上がった後時間と共にゼロまで減少する三角波となる。
【００２３】
図２（Ｄ）は、第２スイッチング素子１４（Ｑ２で示す）のゲート・ソース間電圧Ｖｇｓの波形であり、３次巻線ｎ３の極性を２次巻線ｎ２と同極性に選定することにより、２次巻線ｎ２に電流ｉｎ２が供給されている期間ｔ２でＱ２がオンに制御され、電流ｉｎ２がゼロとなる期間ｔ３でＱ２がオフに制御される。
【００２４】
このように、３次巻線ｎ３に正の電圧が誘起されＱ２がオンになるのは、２次巻線ｎ２に電流を放出している期間ｔ２であることから、直流出力電圧Ｖ０に接続される負荷が軽いほどＱ２のオンデューティは小さくなり、降圧コンバータの出力電圧Ｖ１は低下する。又逆に、負荷が重くなるとＱ２のオンデューティは大きくなり、電圧Ｖ１は上昇する。
【００２５】
本発明の構成では、スイッチング制御回路６の消費電力は、降圧コンバータの出力電圧Ｖ１×出力電流ｉ１と、参照電圧Ｖｒを得るための分圧抵抗９，１０で消費される電力Ｖ０2／（Ｒ１＋Ｒ２）との和となる。
【００２６】
前記のとおり負荷が無負荷近傍では、降圧コンバータの出力電圧Ｖ１は低く抑えられるため、Ｖ１×出力電流ｉ１による消費電力は従来回路より低減される効果が得られる。分圧抵抗９，１０で消費される電力Ｖ０2／（Ｒ１＋Ｒ２）は従来回路と同様に、極めて小さく設計できるので、全体として、無負荷時の消費電力を従来回路に比較して低減することが可能である。
【００２７】
尚、本発明の適用においては、直流入力電圧源１は、交流電源からの入力を整流する整流回路と、整流出力を平滑する平滑コンデンサを介して供給される構成が一般的である。
【００２８】
【発明の効果】
以上説明したことから明らかなように、本発明によれば簡単な降圧コンバータ手段の導入により、無負荷時におけるスイッチング制御回路の誤差増幅素子側での消費電力の損失を有効に低減せしめたスイッチング電源装置を安価に実現することができる。
【図面の簡単な説明】
【図１】本発明を適用したフライバック型スイッチング電源装置を示す回路構成図である。
【図２】本発明スイッチング電源装置の動作を説明する各部の波形図である。
【図３】従来のフライバック型スイッチング電源装置を示す回路構成図である。
【符号の説明】
１ 直流入力電圧源
２ トランス手段
３ 第１スイッチング素子
４ ダイオード
５，１６ コンデンサ
６ スイッチング制御回路
７ ＰＷＭ制御回路
８ 誤差増幅素子
９，１０ 分圧抵抗
１１ 負荷抵抗
１２ フォトカプラ
１３ 分流抵抗
１４ 第２スイッチング素子
１５ コイル
１７ ダイオード
【発明の属する技術分野】
本発明は、スイッチング電源装置の無負荷時消費電力の節減に関する。
【０００２】
【従来の技術】
図３は、一般的なフライバック型スイッチング電源装置を示す回路構成図である。
１は直流入力電圧源、２はトランス手段であり、ｎ１はその１次巻線、ｎ２は２次巻線である。
３はＭＯＳ型ＦＥＴにより構成された第１スイッチング素子であり、直流入力電圧源１と１次巻線ｎ１と第１スイッチング素子３のソース・ドレインは直列接続され、直流入力電圧が第１スイッチング素子を介してトランス手段の１次巻線ｎ１に印加される構成となっている。
【０００３】
トランス手段２の２次巻線ｎ２に発生する交流電圧は、ダイオード４、コンデンサ５よりなる整流平滑回路を介して直流出力電圧Ｖ０に変換される。
６はスイッチング制御回路、７はこのスイッチング制御回路の出力に基づいて第１スイッチング素子３の開閉デューティを制御するＰＷＭ制御回路である。
【０００４】
スイッチング制御回路６において、８は誤差増幅素子であり、直流出力電圧Ｖ０を抵抗９，１０で分圧した参照電圧Ｖｒを入力し、自身の持つ基準電圧と比較し、誤差増幅した信号に基づいて負荷電流ｉ１を変化させる。
【０００５】
この誤差増幅素子８は、負荷抵抗１１及びフォトカプラの発光ダイオード１２ａの直列回路を介して直流出力電圧Ｖ０より電源供給されている。分流抵抗１３は前記直列回路に並列接続され、誤差増幅素子８にアイドリング電流を供給する。
【０００６】
フォトカプラの受光素子１２ｂには負荷電流ｉ１に比例した電流ｉ１´が流れ、この電流によりＰＷＭ制御回路７が駆動され、第１スイッチング素子３の開閉デューティが制御される。このフィードバックループにより、前記参照電圧Ｖｒと前記基準電圧との誤差がゼロとなるようにｉ１が調節され、直流出力電圧Ｖ０は、
Ｖ０＝Ｖｒ・（Ｒ１＋Ｒ２）／Ｒ２に定値制御される。抵抗値も抵抗を示す符号を供用する。
【０００７】
【発明が解決しようとする課題】
このような構成におけるスイッチング制御回路６の消費電力は、直流出力電圧Ｖ０×負荷電流ｉ１と、参照電圧Ｖｒを得るための分圧抵抗９，１０で消費される電力Ｖ０2／（Ｒ１＋Ｒ２）との和となる。
【０００８】
ここで、分圧抵抗９，１０で消費される電力は、これらの抵抗値を大きく選定すれば問題ないが、誤差増幅素子側での消費電力、Ｖ０×負荷電流ｉ１についてはＶ０が高い設定の場合に損失が大きい。例えば、Ｖ０が１０Ｖ、ｉ１が数ｍＡでは、数１０ｍＷとなる。この値は、特に最近注目されている待機状態など、無負荷に近い状態では無視できない大きさとなる。
【０００９】
本発明は、誤差増幅素子側での消費電力、Ｖ０×出力電流ｉ１の項の損失を低減するために有効な回路構成を提供することを目的とする。
【００１０】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載発明の特徴は、
直流入力電圧を、第１スイッチング素子を介してトランス手段の１次巻線に受け、前記トランス手段の２次巻線に発生する交流電圧を、整流平滑回路を介して直流出力電圧に変換すると共に、前記直流出力電圧を検出して基準電圧と比較し、誤差増幅した信号に基づいて前記第１スイッチング素子を開閉制御するスイッチング制御回路を具備したスイッチング電源装置において、
前記トランス手段に設けた３次巻線と、この３次巻線に発生する交流電圧により開閉制御される第２スイッチング素子と、この第２スイッチング素子を介して前記直流出力電圧を入力する平滑回路とよりなり、前記直流出力電圧に接続される負荷に関連して前記第２スイッチング素子の開閉デューティが変化してその出力電圧が変化し、前記負荷が軽いほどその出力電圧が低く抑えられる降圧コンバータを具備し、
前記降圧コンバータ出力を、前記スイッチング制御回路の動作電力源として供給する点にある。
【００１３】
請求項２記載発明の特徴は、前記直流入力電圧は、交流電源からの入力を整流する整流回路と、整流出力を平滑する平滑コンデンサを介して供給される点にある。
【００１４】
請求項３記載発明の特徴は、前記平滑回路は、コイルとコンデンサとよりなる点にある。
【００１５】
請求項４記載発明の特徴は、前記第１、第２スイッチング素子がＭＯＳ型ＦＥＴにより構成された点にある。
【００１６】
【発明の実施の形態】
以下本発明実施態様を、図面を用いて説明する。図１は本発明を適用したフライバック型スイッチング電源装置を示す回路構成図である。図３で説明した従来回路と同一要素には同一符号を付して説明を省略し、本発明の特徴部分のみを説明する。
【００１７】
ｎ３は、トランス手段２に新設された３次巻線である。１４はこの巻線に誘起される交流電圧で開閉制御されるＭＯＳ型ＦＥＴによりなる第２スイッチング素子である。コイル１５及びコンデンサ１６よりなる直列回路は平滑回路を形成する。
【００１８】
１７はこの平滑回路に逆極性で並列接続されたダイオードであり、第２スイッチング素子１４が開の時、コイル１５に蓄えられた励磁エネルギーをコンデンサ１６に流し、充電する。
【００１９】
第２スイッチング素子１４のドレインは直流出力電圧Ｖ０に接続され、ソースは平滑回路のコイル１５の入力側に接続される。この接続により、平滑回路はＶ０をスイッチングした信号の平均値Ｖ１（Ｖ０より降圧される）を出力し、この電圧がスイッチング制御回路６の電源電圧として供給される。
【００２０】
即ち、第２スイッチング素子１４、コイル１５、コンデンサ１６、ダイオード１７により、降圧コンバータ回路を形成している。降圧された出力Ｖ１の値は、直流出力電圧にＶ０と第２スイッチング素子１４の開閉デューティにより設定される。
【００２１】
図２は、本発明スイッチング電源装置の動作を説明する波形図である。図２（Ａ）は、第１スイッチング素子３（Ｑ１で示す）のドレイン・ソース間電圧Ｖｄｓの波形であり、ＰＷＭ制御回路７によりオンに制御されている期間ｔ１ではゼロとなり、オフに制御されている期間では、２次巻線ｎ２に電流ｉｎ２が流れている期間ｔ２ではステップ状に上昇し、ｉｎ２がゼロの期間ｔ３では所定値を維持する。
【００２２】
図２（Ｂ）は、１次巻線ｎ１に流れる電流ｉｎ１の波形図であり、Ｑ１のオン期間ｔ１で時間と共に増加する三角波となる。図２（Ｃ）は、２次巻線ｎ２に流れる電流ｉｎ２の波形図であり、フライバック型のため、Ｑ１のオフ期間ｔ２でステップ的に立ち上がった後時間と共にゼロまで減少する三角波となる。
【００２３】
図２（Ｄ）は、第２スイッチング素子１４（Ｑ２で示す）のゲート・ソース間電圧Ｖｇｓの波形であり、３次巻線ｎ３の極性を２次巻線ｎ２と同極性に選定することにより、２次巻線ｎ２に電流ｉｎ２が供給されている期間ｔ２でＱ２がオンに制御され、電流ｉｎ２がゼロとなる期間ｔ３でＱ２がオフに制御される。
【００２４】
このように、３次巻線ｎ３に正の電圧が誘起されＱ２がオンになるのは、２次巻線ｎ２に電流を放出している期間ｔ２であることから、直流出力電圧Ｖ０に接続される負荷が軽いほどＱ２のオンデューティは小さくなり、降圧コンバータの出力電圧Ｖ１は低下する。又逆に、負荷が重くなるとＱ２のオンデューティは大きくなり、電圧Ｖ１は上昇する。
【００２５】
本発明の構成では、スイッチング制御回路６の消費電力は、降圧コンバータの出力電圧Ｖ１×出力電流ｉ１と、参照電圧Ｖｒを得るための分圧抵抗９，１０で消費される電力Ｖ０2／（Ｒ１＋Ｒ２）との和となる。
【００２６】
前記のとおり負荷が無負荷近傍では、降圧コンバータの出力電圧Ｖ１は低く抑えられるため、Ｖ１×出力電流ｉ１による消費電力は従来回路より低減される効果が得られる。分圧抵抗９，１０で消費される電力Ｖ０2／（Ｒ１＋Ｒ２）は従来回路と同様に、極めて小さく設計できるので、全体として、無負荷時の消費電力を従来回路に比較して低減することが可能である。
【００２７】
尚、本発明の適用においては、直流入力電圧源１は、交流電源からの入力を整流する整流回路と、整流出力を平滑する平滑コンデンサを介して供給される構成が一般的である。
【００２８】
【発明の効果】
以上説明したことから明らかなように、本発明によれば簡単な降圧コンバータ手段の導入により、無負荷時におけるスイッチング制御回路の誤差増幅素子側での消費電力の損失を有効に低減せしめたスイッチング電源装置を安価に実現することができる。
【図面の簡単な説明】
【図１】本発明を適用したフライバック型スイッチング電源装置を示す回路構成図である。
【図２】本発明スイッチング電源装置の動作を説明する各部の波形図である。
【図３】従来のフライバック型スイッチング電源装置を示す回路構成図である。
【符号の説明】
１ 直流入力電圧源
２ トランス手段
３ 第１スイッチング素子
４ ダイオード
５，１６ コンデンサ
６ スイッチング制御回路
７ ＰＷＭ制御回路
８ 誤差増幅素子
９，１０ 分圧抵抗
１１ 負荷抵抗
１２ フォトカプラ
１３ 分流抵抗
１４ 第２スイッチング素子
１５ コイル
１７ ダイオード
Claims (4)
- 直流入力電圧を、第１スイッチング素子を介してトランス手段の１次巻線に受け、前記トランス手段の２次巻線に発生する交流電圧を、整流平滑回路を介して直流出力電圧に変換すると共に、前記直流出力電圧を検出して基準電圧と比較し、誤差増幅した信号に基づいて前記第１スイッチング素子を開閉制御するスイッチング制御回路を具備したスイッチング電源装置において、
前記トランス手段に設けた３次巻線と、この３次巻線に発生する交流電圧により開閉制御される第２スイッチング素子と、この第２スイッチング素子を介して前記直流出力電圧を入力する平滑回路とよりなり、前記直流出力電圧に接続される負荷に関連して前記第２スイッチング素子の開閉デューティが変化してその出力電圧が変化し、前記負荷が軽いほどその出力電圧が低く抑えられる降圧コンバータを具備し、
前記降圧コンバータ出力を、前記スイッチング制御回路の動作電力源として供給することを特徴とするスイッチング電源装置。 - 前記直流入力電圧は、交流電源からの入力を整流する整流回路と、整流出力を平滑する平滑コンデンサを介して供給されることを特徴とする請求項１に記載のスイッチング電源装置。
- 前記平滑回路は、コイルとコンデンサとよりなる請求項１または２に記載のスイッチング電源装置。
- 前記第１、第２スイッチング素子がＭＯＳ型ＦＥＴにより構成された請求項１乃至３の何れかに記載のスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001070110A JP4513944B2 (ja) | 2001-03-13 | 2001-03-13 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001070110A JP4513944B2 (ja) | 2001-03-13 | 2001-03-13 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002272110A JP2002272110A (ja) | 2002-09-20 |
| JP4513944B2 true JP4513944B2 (ja) | 2010-07-28 |
Family
ID=18928036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001070110A Expired - Fee Related JP4513944B2 (ja) | 2001-03-13 | 2001-03-13 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4513944B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000023458A (ja) * | 1998-07-03 | 2000-01-21 | Sanken Electric Co Ltd | スイッチング電源装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01126162A (ja) * | 1987-11-10 | 1989-05-18 | Nec Corp | 電源回路 |
| JPH01144359A (ja) * | 1987-11-30 | 1989-06-06 | Nippon Chemicon Corp | スイッチング電源回路 |
| JP2986979B2 (ja) * | 1991-09-30 | 1999-12-06 | アイワ株式会社 | 多出力型スイッチング電源装置 |
-
2001
- 2001-03-13 JP JP2001070110A patent/JP4513944B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000023458A (ja) * | 1998-07-03 | 2000-01-21 | Sanken Electric Co Ltd | スイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002272110A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9136768B2 (en) | Switching power supply device | |
| US8971061B2 (en) | Off time control method for switching regulator | |
| US6125046A (en) | Switching power supply having a high efficiency starting circuit | |
| TWI423569B (zh) | 具有有效率輕負載操作之隔離返馳轉換器 | |
| US5731731A (en) | High efficiency switching regulator with adaptive drive output circuit | |
| US7203080B2 (en) | DC converter | |
| US6466460B1 (en) | High efficiency, low voltage to high voltage power converter | |
| EP2355327A2 (en) | Switching power-supply apparatus | |
| JP5736772B2 (ja) | 定電流電源装置 | |
| US20130214750A1 (en) | Voltage Converter and Voltage Conversion Method | |
| JP4229202B1 (ja) | 多出力スイッチング電源装置 | |
| US20030016545A1 (en) | Buck regulator with adaptive auxiliary voltage flyback regulator | |
| US7113411B2 (en) | Switching power supply | |
| US20040119449A1 (en) | High power factor inverter for electronic loads & other DC sources | |
| JP2009284667A (ja) | 電源装置、および、その制御方法ならびに半導体装置 | |
| US7046525B2 (en) | Bidirectional flyback switch mode power supply (SMPS) | |
| US8760894B2 (en) | Feedback of output voltage error via current sense winding | |
| US7567444B2 (en) | Multi-output DC-DC converter with improved cross-regulation performance | |
| JP4513944B2 (ja) | スイッチング電源装置 | |
| JP4591861B2 (ja) | フライバックコンバータ | |
| JP2008289334A (ja) | スイッチング電源装置および電源制御方法 | |
| KR100387381B1 (ko) | 고효율의 스위칭모드 전원공급장치 | |
| JP4406929B2 (ja) | スイッチング電源装置 | |
| US11799383B2 (en) | Hybrid DC-DC converter | |
| JPH01157270A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100504 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |