JP4510978B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP4510978B2
JP4510978B2 JP2000041324A JP2000041324A JP4510978B2 JP 4510978 B2 JP4510978 B2 JP 4510978B2 JP 2000041324 A JP2000041324 A JP 2000041324A JP 2000041324 A JP2000041324 A JP 2000041324A JP 4510978 B2 JP4510978 B2 JP 4510978B2
Authority
JP
Japan
Prior art keywords
game
command
game control
power supply
control means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000041324A
Other languages
Japanese (ja)
Other versions
JP2001224810A (en
Inventor
詔八 鵜川
史高 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2000041324A priority Critical patent/JP4510978B2/en
Publication of JP2001224810A publication Critical patent/JP2001224810A/en
Application granted granted Critical
Publication of JP4510978B2 publication Critical patent/JP4510978B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機やコイン遊技機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。
【０００４】
大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
そのような遊技機では、スピーカが設けられ遊技効果を増進するために遊技の進行に伴ってスピーカから種々の効果音が発せられる。また、遊技機の遊技領域や枠体にランプやＬＥＤ等の発光体が設けられ、遊技効果を増進するために遊技の進行に伴ってそれらの発光体が点灯されたり消灯されたりする。各発光体は遊技の進行状況に応じて表示制御されるので、発光体の点灯／消灯制御は、一般に、遊技の進行を制御する遊技制御手段によって行われる。なお、以下、遊技制御手段およびその他の制御手段を、それぞれ電気部品制御手段と呼ぶことがある。
【０００７】
【発明が解決しようとする課題】
遊技の進行を制御する遊技制御手段は一般にマイクロコンピュータで実現される。そして、ノイズに起因するプログラム暴走等を防止するために、遊技制御プログラムが所定期間（例えば２ｍｓ）毎に繰り返し再起動されるように構成される。遊技制御プログラムは、種々の処理プログラムを含む構成である。また、遊技制御を効果的に遂行するために、割込処理も使用されることがある。例えば２ｍｓの各所定期間を１回のプログラム実行時間と呼ぶことにすると、割込処理の発生等に起因して、遊技制御プログラムを構成する各処理プログラムの全てが実行完了しないうちに、１回のプログラム実行時間が経過してしまう可能性がある。そのような状況が発生した場合には、１回のプログラム実行時間において実行されない処理が生ずることになるので、遊技制御に支障をきたすことになる。
【０００８】
特に、１回のプログラム実行時間において、スピーカから発せられる音声の制御や遊技機に設けられている各種発光体の制御も行うように構成されている場合には、遊技制御手段の制御負担が大きくなって、各処理プログラムの全てが実行完了しないうちに１回のプログラム実行時間が経過してしまう可能性がさらに高くなる。さらに、２ｍｓの所定期間を作成するために割込を用いる場合にはマイクロコンピュータの外部に割込を発生するための回路を設けなければならず、遊技機のコストが上昇してしまう。
【０００９】
そこで、本発明は、遊技制御プログラムを構成する全ての処理プログラムが確実に実行されるとともに、遊技制御手段の制御負担を軽くすることができ、かつ、コスト低減をも実現できる遊技機を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明による遊技機は、識別情報の可変表示を行い表示結果を導出表示する可変表示装置を備え、可変表示装置に特定表示結果が導出表示されたときに遊技者にとって有利な特定遊技状態に制御する遊技機であって、遊技の進行を制御する遊技制御手段と、遊技制御手段とは別体に設けられ少なくとも遊技盤に設けられている発光体の一部について遊技制御手段から送出されたコマンドに対応する点灯制御を行う発光体制御手段と、遊技制御手段とは別体に設けられ遊技制御手段から送出されたコマンドに対応する音出力制御を行う音制御手段と、遊技制御手段からのコマンドにもとづいて、可変表示装置を用いた可変表示制御を行う表示制御手段とを備え、遊技制御手段は、遊技制御を行うための遊技制御プログラムを実行する遊技制御用マイクロコンピュータを含み、遊技制御プログラムは、少なくとも、メインルーチンと、メインルーチンの実行中に呼び出されるサブルーチンと、タイマ割込によって定期的に起動される割込処理とを含み、メインルーチンは、少なくとも、遊技機への電源供給が開始されたときに実行される初期化処理と、遊技機の遊技状態を制御するための遊技制御処理と、該遊技制御処理に移行するための移行条件の成立を判定する判定処理を繰り返し実行するループ処理とを含み、遊技制御処理は、コマンドを表示制御手段に出力するコマンド出力処理を含み、割込処理は、判定処理で移行条件の成立を判定させるためのフラグを設定する符号設定処理を含み、遊技制御手段は、遊技制御処理に含まれるコマンド出力処理を実行することによって、遊技進行に応じて遊技状態を特定可能なコマンドを表示制御手段に出力するコマンド出力手段を含み、コマンド出力手段は、遊技状態を特定可能なコマンドとして、識別情報の可変表示を開始させるときにのみ可変表示装置における識別情報の可変表示時間を特定可能なコマンドを出力し、識別情報の可変表示時間が経過したときに全識別情報の停止を示すコマンドを出力し、表示制御手段は、識別情報の可変表示時間を特定可能なコマンドにもとづいて、可変表示装置において識別情報の可変表示を実行し、全識別情報の停止を示すコマンドにもとづいて、可変表示装置において識別情報の可変表示を停止させる制御を行う可変表示制御手段を含むことを特徴とする。
【００１２】
遊技制御用マイクロコンピュータが、メインルーチンにおいて、遊技制御処理に移行するための移行条件の成立を判定する際に、他の処理を繰り返し実行しながら判定処理を実行するように構成されていてもよい。
【００１３】
他の処理には、少なくとも遊技制御に用いる数値データを更新する処理が含まれていてもよい。
【００１４】
遊技機の電力供給停止後の復旧時に遊技状態を復帰可能に遊技制御手段のＲＡＭが電源バックアップされ、遊技機は電源の状態を監視して所定条件が検出された場合に検出信号を出力する電源監視手段を備え、遊技制御用マイクロコンピュータが、電源監視手段の検出信号に応じて所定の電力供給停止時処理を実行するように構成されていてもよい。
【００１５】
電力供給停止時処理にはＲＡＭアクセス防止処理が含まれていてもよい。
【００１６】
電力供給停止時処理には、ＲＡＭ記憶内容に関連した演算の結果得られるチェックデータを作成して保存するチェックデータ作成処理が含まれていてもよい。
【００１７】
遊技制御用マイクロコンピュータが、電力供給開始時の処理で、チェックデータにもとづくＲＡＭ記憶内容のチェックを行い、チェック結果が正常であればＲＡＭ記憶内容にもとづいて遊技状態の復帰処理を行うように構成されていてもよい。
【００１８】
遊技制御用マイクロコンピュータが、チェック結果が正常でなければ初期化処理を実行するように構成されていてもよい。
【００１９】
電源監視手段の検出信号が遊技制御用マイクロコンピュータの割込端子に入力され、電力供給停止時処理が割込端子への検出信号にもとづく割込処理で実行されるように構成されていてもよい。
【００２０】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、以下の実施の形態では、パチンコ遊技機を例に説明を行うが、本発明による遊技機はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
【００２１】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた貯留球を貯留する余剰球受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００２２】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。また、可変表示器１０の下部には、４個のＬＥＤからなる通過記憶表示器（普通図柄用記憶表示器）４１が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、球出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と球出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２３】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２４】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球の入賞口１９，２４への入賞は入賞口スイッチ１９ａ，２４ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２５】
そして、この例では、一方のスピーカ２７の近傍に、景品球払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００２６】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００２７】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００２８】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００２９】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００３０】
次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面では、図２に示すように、機構板３６の上部に遊技球タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から遊技球が遊技球タンク３８に供給される。遊技球タンク３８内の遊技球は、誘導樋３９を通って球払出装置９７に至る。
【００３１】
機構板３６には、中継基板３０を介して可変表示部９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品球などの払出制御を行う払出制御用マイクロコンピュータなどが搭載された払出制御基板３７が設置されている。さらに、機構板３６の下部には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５が設置されている。
【００３２】
また、図３はパチンコ遊技機１の機構板を背面からみた背面図である。誘導樋３９を通った遊技球は、図３に示されるように、球切れ検出器（球切れスイッチ）１８７ａ，１８７ｂを通過して球供給樋１８６ａ，１８６ｂを経て球払出装置９７に至る。球切れスイッチ１８７ａ，１８７ｂは遊技球通路内の遊技球の有無を検出するスイッチであるが、球タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も設けられている。球払出装置９７から払い出された遊技球は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰球受皿４に連通する余剰球通路４６が形成されている。入賞にもとづく景品球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払い出されると、遊技球は、余剰球通路４６を経て余剰球受皿４に導かれる。さらに遊技球が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、球払出装置９７内のステッピングモータの回転が停止して球払出装置９７の動作が停止するとともに、必要に応じて打球発射装置３４の駆動も停止する。
【００３３】
なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す球払出装置として、ステッピングモータの回転によって遊技球が払い出される球払出装置９７を用いることにするが、その他の駆動源によって遊技球を送り出す構造の球払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の球払出装置を用いてもよい。
【００３４】
賞球払出制御を行うために、入賞口スイッチ１９ａ，２４ａ、始動口スイッチ１７およびＶカウントスイッチ２２からの信号が、主基板３１に送られる。主基板３１のＣＰＵ５６は、始動口スイッチ１７がオンすると６個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ２３がオンすると１５個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると１０個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口２４に入賞した遊技球は、入賞口２４からの入賞球流路に設けられている入賞口スイッチ２４ａで検出され、入賞口１９に入賞した遊技球は、入賞口１９からの入賞球流路に設けられている入賞口スイッチ１９ａで検出される。
【００３５】
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、払出制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および表示制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３、入賞口スイッチ１９ａ，２４ａおよび賞球カウントスイッチ３０１Ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１等を基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００３６】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
【００３７】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段の一例であるＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。
【００３８】
さらに、主基板３１には、電源投入時にＣＰＵ５６をリセットするためのシステムリセット回路６５と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。なお、球払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図４ではそれらは省略されている。
【００３９】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００４０】
なお、この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、ゲート通過記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行う。ここで、ランプ制御手段は発光体制御手段の一例である。また、特別図柄を可変表示する可変表示部９および普通図柄を可変表示する可変表示器１０の表示制御は、表示制御基板８０に搭載されている表示制御手段によって行われる。
【００４１】
装飾ランプ２５および遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃは、遊技の進行に伴って装飾的に様々に表示制御される。また、始動記憶表示器１８およびゲート通過記憶表示器４１は、遊技進行に伴って所定の条件が成立すると表示状態が変更される。さらに、賞球ランプ５１および球切れランプ５２も、遊技機の状態に応じて表示制御される。この実施の形態では、遊技制御手段とは別に設けられているランプ制御手段が、装飾ランプ２５および遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃの表示制御を行い、さらに、始動記憶表示器１８、ゲート通過記憶表示器４１、賞球ランプ５１および球切れランプ５２の表示制御も行う。従って、遊技制御手段は、遊技機に設けられている発光体の具体的な点灯／消灯制御を行わなくてよく、遊技制御手段の発光体制御に関する制御負担が大きく低減されている。
【００４２】
図５は、表示制御基板８０内の回路構成を、可変表示部９の一実現例であるＬＣＤ（液晶表示装置）８２、可変表示器１０、主基板３１の出力ポート（ポートＡ，Ｂ）５７１，５７２および出力バッファ回路６３Ａ，６３Ｂとともに示すブロック図である。出力ポート５７１からは８ビットのデータが出力され、出力ポート５７２からは１ビットのストローブ信号（ＩＮＴ信号）が出力される。
【００４３】
表示制御用ＣＰＵ１０１は、制御データＲＯＭ１０２に格納されたプログラムに従って動作し、主基板３１からノイズフィルタ１０７および入力バッファ回路１０５Ｂを介してＩＮＴ信号が入力されると、入力バッファ回路１０５Ａを介して表示制御コマンドを受信する。入力バッファ回路１０５Ａ，１０５Ｂとして、例えば汎用ＩＣである７４ＨＣ５４０，７４ＨＣ１４を使用することができる。なお、表示制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路１０５Ａ，１０５Ｂと表示制御用ＣＰＵ１０１との間に、Ｉ／Ｏポートが設けられる。
【００４４】
そして、表示制御用ＣＰＵ１０１は、受信した表示制御コマンドに従って、ＬＣＤ８２に表示される画面の表示制御を行う。具体的には、表示制御コマンドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３は、キャラクタＲＯＭ８６から必要なデータを読み出す。ＶＤＰ１０３は、入力したデータに従ってＬＣＤ８２に表示するための画像データを生成し、Ｒ，Ｇ，Ｂ信号および同期信号をＬＣＤ８２に出力する。
【００４５】
なお、図５には、ＶＤＰ１０３をリセットするためのリセット回路８３、ＶＤＰ１０３に動作クロックを与えるための発振回路８５、および使用頻度の高い画像データを格納するキャラクタＲＯＭ８６も示されている。キャラクタＲＯＭ８６に格納される使用頻度の高い画像データとは、例えば、ＬＣＤ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
【００４６】
入力バッファ回路１０５Ａ，１０５Ｂは、主基板３１から表示制御基板８０へ向かう方向にのみ信号を通過させることができる。従って、表示制御基板８０側から主基板３１側に信号が伝わる余地はない。すなわち、入力バッファ回路１０５Ａ，１０５Ｂは、入力ポートともに不可逆性情報入力手段を構成する。表示制御基板８０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。
【００４７】
なお、出力ポート５７１，５７２の出力をそのまま表示制御基板８０に出力してもよいが、単方向にのみ信号伝達可能な出力バッファ回路６３Ａ，６３Ｂを設けることによって、主基板３１から表示制御基板８０への一方向性の信号伝達をより確実にすることができる。すなわち、出力バッファ回路６３Ａ，６３Ｂは、出力ポートともに不可逆性情報出力手段を構成する。
【００４８】
また、高周波信号を遮断するノイズフィルタ１０７として、例えば３端子コンデンサやフェライトビーズが使用されるが、ノイズフィルタ１０７の存在によって、表示制御コマンドに基板間でノイズが乗ったとしても、その影響は除去される。なお、主基板３１のバッファ回路６３Ａ，６３Ｂの出力側にもノイズフィルタを設けてもよい。
【００４９】
図６は、主基板３１における音声制御コマンドの信号送信部分および音声制御基板７０の構成例を示すブロック図である。この実施の形態では、遊技進行に応じて、遊技領域７の外側に設けられているスピーカ２７の音声出力を指示するための音声制御コマンドが、主基板３１から音声制御基板７０に出力される。
【００５０】
図６に示すように、音声制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポートＣ，Ｄ）５７３，５７４から出力される。出力ポート５７３からは８ビットのデータが出力され、出力ポート５７４からは１ビットのＩＮＴ信号が出力される。音声制御基板７０において、主基板３１からの各信号は、入力バッファ回路７０５，７０５Ｂを介して音声制御用ＣＰＵ７０１に入力する。なお、音声制御用ＣＰＵ７０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路７０５Ａ，７０５Ｂと音声制御用ＣＰＵ７０１との間に、Ｉ／Ｏポートが設けられる。
【００５１】
そして、例えばディジタルシグナルプロセッサによる音声合成回路７０２は、音声制御用ＣＰＵ７０１の指示に応じた音声や効果音を発生し音量切替回路７０３に出力する。音量切替回路７０３は、音声制御用ＣＰＵ７０１の出力レベルを、設定されている音量に応じたレベルにして音量増幅回路７０４に出力する。音量増幅回路７０４は、増幅した音声信号をスピーカ２７に出力する。
【００５２】
入力バッファ回路７０５Ａ，７０５Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４０，７４ＨＣ１４が用いられる。入力バッファ回路７０５Ａ，７０５Ｂは、主基板３１から音声制御基板７０へ向かう方向にのみ信号を通過させることができる。よって、音声制御基板７０側から主基板３１側に信号が伝わる余地はない。従って、音声制御基板７０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。なお、入力バッファ回路７０５Ａ，７０５Ｂの入力側にノイズフィルタを設けてもよい。
【００５３】
また、主基板３１において、出力ポート５７３，５７４の外側にバッファ回路６７Ａ，６７Ｂが設けられている。バッファ回路６７Ａ，６７Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、音声制御基板７０から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６７Ａ，６７Ｂの出力側にノイズフィルタを設けてもよい。
【００５４】
図７は、主基板３１およびランプ制御基板３５における信号送受信部分を示すブロック図である。この実施の形態では、遊技領域７の外側に設けられている遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃと遊技盤に設けられている装飾ランプ２５の点灯／消灯と、賞球ランプ５１および球切れランプ５２の点灯／消灯とを示すランプ制御コマンドが主基板３１からランプ制御基板３５に出力される。また、始動記憶表示器１８およびゲート通過記憶表示器４１の点灯個数を示すランプ制御コマンドも主基板３１からランプ制御基板３５に出力される。
【００５５】
図７に示すように、ランプ制御に関するランプ制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポートＥ，Ｆ）５７５，５７６から出力される。出力ポート５７５は８ビットのデータを出力し、出力ポート５７６は１ビットのＩＮＴ信号を出力する。ランプ制御基板３５において、主基板３１からの制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。なお、ランプ制御用ＣＰＵ３５１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路３５５Ａ，３５５Ｂとランプ制御用ＣＰＵ３５１との間に、Ｉ／Ｏポートが設けられる。
【００５６】
ランプ制御基板３５において、ランプ制御用ＣＰＵ３５１は、各制御コマンドに応じて定義されている遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、装飾ランプ２５の点灯／消灯パターンに従って、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、装飾ランプ２５に対して点灯／消灯信号を出力する。点灯／消灯信号は、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、装飾ランプ２５に出力される。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００５７】
主基板３１において、ＣＰＵ５６は、ＲＡＭ５５の記憶内容に未払出の賞球残数があるときに賞球ランプ５１の点灯を指示する制御コマンドを出力し、前述した遊技盤裏面の払出球通路１８６ａ，１８６ｂの上流に設置されている球切れスイッチ１８７ａ，１８７ｂ（図３参照）が遊技球を検出しなくなると球切れランプ５２の点灯を指示する制御コマンドを出力する。ランプ制御基板３５において、各制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。ランプ制御用ＣＰＵ３５１は、それらの制御コマンドに応じて、賞球ランプ５１および球切れランプ５２を点灯／消灯する。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００５８】
さらに、ランプ制御用ＣＰＵ３５１は、制御コマンドに応じて始動記憶表示器１８およびゲート通過記憶表示器４１に対して点灯／消灯信号を出力する。
【００５９】
入力バッファ回路３５５Ａ，３５５Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４０，７４ＨＣ１４が用いられる。入力バッファ回路３５５Ａ，３５５Ｂは、主基板３１からランプ制御基板３５へ向かう方向にのみ信号を通過させることができる。従って、ランプ制御基板３５側から主基板３１側に信号が伝わる余地はない。たとえ、ランプ制御基板３５内の回路に不正改造が加えられても、不正改造によって出力される信号がメイン基板３１側に伝わることはない。なお、入力バッファ回路３５５Ａ，３５５Ｂの入力側にノイズフィルタを設けてもよい。
【００６０】
また、主基板３１において、出力ポート５７５，５７６の外側にバッファ回路６２Ａ，６２Ｂが設けられている。バッファ回路６２Ａ，６２Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、ランプ制御基板７０から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２Ａ，６２Ｂの出力側にノイズフィルタを設けてもよい。
【００６１】
図８は、ＣＰＵ５６周りの一構成例を示すブロック図である。図８に示すように、第１の電源監視回路（電源監視手段）からの電圧低下信号が、ＣＰＵ５６のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。第１の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、ＶSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。ＶSLは、遊技機で使用される直流電圧のうちで最大のものであり、この例では＋３０Ｖである。従って、ＣＰＵ５６は、割込処理によって電源断の発生を確認することができる。なお、この実施の形態では、第１の電源監視回路は、後述する電源基板に搭載されている。
【００６２】
図８には、システムリセット回路６５も示されているが、この実施の形態では、システムリセット回路６５は、第２の電源監視回路も兼ねている。すなわち、リセットＩＣ６５１は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてＣＰＵ５６を動作可能状態にする。また、リセットＩＣ６５１は、第１の電源監視回路が監視する電源電圧と等しい電源電圧であるＶSLの電源電圧を監視して電圧値が所定値（第１の電源監視回路が電圧低下信号を出力する電源電圧値よりも低い値）以下になるとローレベルの電圧低下信号を発生する。従って、ＣＰＵ５６は、第１の電源監視回路からの電圧低下信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。なお、この実施の形態では、リセット信号と第２の電源監視回路からの電圧低下信号とは同一の信号である。
【００６３】
図８に示すように、リセットＩＣ６５１からのリセット信号は、ＮＡＮＤ回路９４７に入力されるとともに、反転回路（ＮＯＴ回路）９４４を介してカウンタＩＣ９４１のクリア端子に入力される。カウンタＩＣ９４１は、クリア端子への入力がローレベルになると、発振器９４３からのクロック信号をカウントする。そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９４５，９４６を介してＮＡＮＤ回路９４７に入力される。また、カウンタＩＣ９４１のＱ６出力は、フリップフロップ（ＦＦ）９４２のクロック端子に入力される。フリップフロップ９４２のＤ入力はハイレベルに固定され、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力される。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯＴ回路９４８を介して導入される。そして、ＯＲ回路９４９の出力がＣＰＵ５６のリセット端子に接続されている。このような構成によれば、電源投入時に、ＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるので、ＣＰＵ５６は、確実に動作を開始する。
【００６４】
そして、例えば、第１の電源監視回路の検出電圧（電圧低下信号を出力することになる電圧）を＋２２Ｖとし、第２の電源監視回路の検出電圧を＋９Ｖとする。そのように構成した場合には、第１の電源監視回路と第２の電源監視回路とは、同一の電源ＶSLの電圧を監視するので、第１の電圧監視回路が電圧低下信号を出力するタイミングと第２の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第１の電源監視回路からの電圧低下信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【００６５】
この例では、第１の電源監視手段が検出信号を出力することになる第１検出条件は＋３０Ｖ電源電圧が＋２２Ｖにまで低下したことであり、第２の電源監視手段が検出信号を出力することになる第２検出条件は＋３０Ｖ電源電圧が＋９Ｖにまで低下したことになる。ただし、ここで用いられている電圧値は一例であって、他の値を用いてもよい。
【００６６】
ただし、監視範囲が狭まるが、第１の電圧監視回路および第２の電圧監視回路の監視電圧として＋５Ｖ電源電圧を用いることも可能である。その場合にも、第１の電圧監視回路の検出電圧は、第２の電圧監視回路の検出電圧よりも高く設定される。
【００６７】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップＲＡＭに保存されているので、停電等からの復旧時に停電発生時の遊技状態に復帰することができる。
【００６８】
なお、図８では、電源投入時にＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられる構成が示されたが、リセット信号の立ち上がりタイミングが１回しかなくても確実にリセット解除されるＣＰＵを使用する場合には、符号９４１〜９４９で示された回路素子は不要である。その場合、リセットＩＣ６５１の出力がそのままＣＰＵ５６のリセット端子に接続される。
【００６９】
この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。ＰＩＯは、ＰＢ０〜ＰＢ３の４ビットおよびＰＡ０〜ＰＡ７の１バイトのポートを有する。ＰＢ０〜ＰＢ３およびＰＡ０〜ＰＡ７のポートは、入力／出力いずれにも設定できる。ただし、この実施の形態では内蔵ＰＩＯを使用しない。その場合には、例えば、全ポートを入力モードとして、全ポートをグラウンドレベルに接続する。なお、電源投入時に、ＰＩＯは自動的に入力モードに設定される。
【００７０】
図９は、遊技機の電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、表示制御基板８０、音声制御基板７０、ランプ制御基板３５および払出制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
【００７１】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２２Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。なお、トランス９１１の入力側には、遊技機に対する電源供給を停止したり開始させたりするための電源スイッチ９１８が設置されている。
【００７２】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち記憶内容保持状態となりうる記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。
【００７３】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００７４】
また、電源基板９１０には、上述した第１の電源監視回路を構成する電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、ＶSL電源電圧を導入し、ＶSL電源電圧を監視することによって電源断の発生を検出する。具体的には、ＶSL電源電圧が所定値（この例では＋２２Ｖ）以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶSLが用いられている。電源監視用ＩＣ９０２からの電圧低下信号は、主基板３１や払出制御基板３７等に供給される。
【００７５】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００７６】
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、第１の電源監視回路から複数の電気部品制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする電気部品制御基板が幾つあっても第１の電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行っても、遊技機のコストはさほど上昇しない。
【００７７】
なお、図９に示された構成では、電源監視用ＩＣ９０２の検出出力（電圧低下信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（例えば主基板３１と払出制御基板３７）に伝達されるが、例えば、１つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電圧低下信号を必要とする基板数に応じたバッファ回路を設けてもよい。
【００７８】
次に遊技機の動作について説明する。
図１０は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う（ステップＳ１）。
【００７９】
そして、電源断時にバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の停電発生ＮＭＩ処理）が行われたか否か確認する（ステップＳ２）。不測の電源断が生じた場合には、後述するようにバックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。バックアップなしを確認したら、ＣＰＵ５６は初期化処理を実行する（ステップＳ２，Ｓ３）。なお、この実施の形態では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電源断時にバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認される。例えば、バックアップフラグ領域に「５５Ｈ」が設定されていればバックアップあり（オン状態）を意味し、「５５Ｈ」以外の値が設定されていればバックアップなし（オフ状態）を意味する。
【００８０】
バックアップＲＡＭ領域にバックアップデータがある場合には、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（例えばパリティチェック）を行う（ステップＳ４）。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する（ステップＳ５，Ｓ３）。
【００８１】
チェック結果が正常であれば、ＣＰＵ５６は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行う（ステップＳ６）。図１１に示すように、バックアップフラグの値が「５５Ｈ」に設定され、かつ、チェック結果が正常である場合に、ステップＳ６の遊技状態復旧処理が実行される。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の退避値がＰＣに設定され、そのアドレスに復帰する（ステップＳ７）。
【００８２】
通常の初期化処理の実行（ステップＳ３）が完了すると、メイン処理で、タイマ割込フラグの監視（ステップＳ９）の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ８）も実行される。
【００８３】
なお、この実施の形態では、ステップＳ２でバックアップデータの有無が確認された後、バックアップデータが存在する場合にステップＳ４でバックアップ領域のチェックが行われたが、逆に、バックアップ領域のチェック結果が正常であったことが確認された後、バックアップデータの有無の確認を行うようにしてもよい。また、バックアップデータの有無の確認、またはバックアップ領域のチェックの何れか一方の確認を行うことによって、停電復旧処理を実行するか否かを判定してもよい。
【００８４】
また、例えば停電復旧処理を実行するか否か判断する場合のパリティチェック（ステップＳ４）の際に、すなわち、遊技状態を復旧するか否か判断する際に、保存されていたＲＡＭデータにおける特別プロセスフラグ等や始動入賞記憶数データによって、遊技機が遊技待機状態（特別図柄変動中でなく、大当り遊技中でなく、確変中でなく、また、始動入賞記憶がない状態）であることが確認されたら、遊技状態復旧処理を行わずに初期化処理を実行するようにしてもよい。
【００８５】
図１２は、ステップＳ１の初期設定処理を示すフローチャートである。初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１ａ）。割込禁止に設定すると、ＣＰＵ５６は、割込モードを割込モード２に設定し（ステップＳ１ｂ）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ１ｃ）。そして、ＣＰＵ５６は、内蔵デバイスレジスタの初期化を行う（ステップＳ１ｄ）。また、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ１ｅ）を行った後、ＲＡＭをアクセス可能状態に設定する（ステップＳ１ｆ）。割込モード２は、ここで用いられているＣＰＵ５６が備えているモードあって、割込発生時に、特定レジスタの設定値と割込ベクタとから生成される割込番地にジャンプするようなモードである。
【００８６】
図１３は、通常の初期化処理（ステップＳ３）の処理を示すフローチャートである。図１３に示すように、初期化処理では、ＲＡＭのクリア処理が行われる（ステップＳ３ａ）。次いで、作業領域初期設定テーブルのアドレス値にもとづいて、所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、払出コマンド格納ポインタなど）に初期値を設定する初期値設定処理（ステップＳ３ｂ）が行われる。そして、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ３ｃ）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理（ステップＳ１）において割込禁止（図１２参照）とされているので、初期化処理を終える前に割込が許可される（ステップＳ３ｄ）。
【００８７】
従って、この実施の形態では、ＣＰＵ５６の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図１４に示すように、タイマ割込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセットする（ステップＳ１２）。
【００８８】
ＣＰＵ５６は、ステップＳ９において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ１０）、遊技制御処理を実行する（ステップＳ１１）。以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【００８９】
以上に説明したように、この実施の形態では、バックアップデータの状態によって電源断時の状態に復旧するか否かの判断が行われるので、停電後の電源復旧時などにおいて電源投入されたときに、バックアップデータ記憶領域の内容の状態に応じて電源断時の状態に復旧させるか否かの判断を行うことができる。
【００９０】
図１５は、ステップＳ１１の遊技制御処理を示すフローチャートである。遊技制御処理において、ＣＰＵ５６は、まず、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，２４ａの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ２１）。
【００９１】
次いで、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２２）。
【００９２】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２３）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ２４）。
【００９３】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２６）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【００９４】
また、ＣＰＵ５６は、表示制御基板８０等に送出される制御コマンドをＲＡＭ５５の所定の領域に設定する処理を行う（コマンド制御処理：ステップＳ２７，）。
【００９５】
次いで、ＣＰＵ５６は、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う（データ出力処理：ステップＳ２９）。なお、ＣＰＵ５６は、例えばホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などのデータを出力する処理等も行う。
【００９６】
また、ＣＰＵ５６は、所定の条件が成立したときにソレノイド回路５９に駆動信号を出力するソレノイド出力処理を行う（ステップＳ３０）。ソレノイド回路５９は、駆動信号に応じてソレノイド１６，２１を駆動し、可変入賞球装置１５または開閉板２０を開状態または閉状態とする。
【００９７】
また、ＣＰＵ５６は、各入賞口１７，２３，１９ａ，２４ａの検出に基づく賞球数の設定などを行う（ステップＳ３１）。すなわち、所定の条件が成立すると払出制御基板３７に払出制御コマンドを出力するための制御を行う。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、払出制御コマンドに応じて球払出装置９７を駆動する。
【００９８】
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【００９９】
従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図１５に示された例に則して説明すると、例えば、ステップＳ３１の処理中であっても、強制的にステップＳ２１の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。
【０１００】
なお、ここでは、主基板３１のＣＰＵ５６が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に（例えば２ｍｓ毎）信号を発生するハードウェア回路を設け、その回路からの信号をＣＰＵ５６の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。
【０１０１】
そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。
【０１０２】
図１６は、遊技制御に用いられる大当り決定用乱数等の各乱数を示す説明図である。各乱数は、以下のように使用される。
（１）ランダム１：大当りを発生させるか否か決定する（大当り決定用）
（２）ランダム２−１〜２−３：左右中のはずれ図柄決定用
（３）ランダム３：大当り時の図柄の組合せを決定する（大当り図柄決定用）
（４）ランダム４：確変大当りとするか否か決定する（確変判定用）
（５）ランダム５：はずれ時にリーチするか否か決定する（リーチ判定用）
（６）ランダム６：リーチ種類を決定する（リーチ種類決定用）
（７）ランダム７：普通図柄による当りとするか否か決定する（当り判定用）
【０１０３】
なお、遊技効果を高めるために、上記（１）〜（７）の乱数以外の乱数も用いられている。ステップＳ２３では、ＣＰＵ５６は、（１）の大当り決定用乱数、（３）の大当り図柄決定用乱数、（４）の確変判定用乱数および（７）の当り判定用乱数を生成するためのカウンタのカウントアップ（１加算）を行う。すなわち、それらがステップＳ２３でカウンタ値が更新される判定用乱数である。なお、その他の乱数（表示用乱数）はメイン処理のステップＳ８で更新されるのであるが、ステップＳ８において、ランダム２−１は１ずつ加算され、ランダム２−２はランダム２−１の桁上がり時に１加算され、ランダム２−３はランダム２−２の桁上がり時に１加算される。リーチ種類決定用のランダム６は、乱数にもとづいて決定される図柄との同期を防止するためにステップＳ８において３加算される。また、この実施の形態ではカウンタ値が加算されることによって乱数が生成されるが、カウンタ値を減算するように構成してもよい。
【０１０４】
次に、始動入賞口１４への入賞にもとづいて可変表示部９に可変表示される図柄（特別図柄）の決定方法について図１７〜図１９のフローチャートを参照して説明する。図１７は打球が始動入賞口１４に入賞したことを判定する処理を示し、図１８は可変表示部９の可変表示の停止図柄を決定する処理を示す。図１９は、大当りとするか否か決定する処理を示すフローチャートである。なお、ここでは、大当りとする場合に、確変とするか否かをも決定したあと停止図柄を決定するようにしているが、大当り停止図柄は確変大当りとは関係なく決定されるようにしてもよい。この場合、確変とするか否かの判断については、大当り決定後（例えば、大当り決定直後や、大当り状態終了後など）に別個に行われるようにしてもよい。
【０１０５】
打球が遊技盤６に設けられている始動入賞口１４に入賞すると、始動口センサ１７がオンする。遊技制御処理のステップＳ２５の特別図柄プロセス処理において、図１７に示すように、ＣＰＵ５６は、スイッチ回路５８を介して始動口センサ１７がオンしたことを判定すると（ステップＳ７１）、始動入賞記憶数が最大値である４に達しているかどうか確認する（ステップＳ７２）。始動入賞記憶数が４に達していなければ、始動入賞記憶数を１増やし（ステップＳ７３）、大当り決定用乱数の値を抽出する。そして、それを始動入賞記憶数の値に対応した乱数値格納エリアに格納する（ステップＳ７４）。なお、始動入賞記憶数が４に達している場合には、始動入賞記憶数を増やす処理を行わない。すなわち、この実施の形態では、最大４個の始動入賞口１７に入賞した打球数が記憶可能である。
【０１０６】
図１８に示すように、ＣＰＵ５６は、ステップＳ２５の特別図柄プロセス処理において始動入賞記憶数の値を確認する（ステップＳ８１）。始動入賞記憶数が０でなければ、始動入賞記憶数＝１に対応する乱数値格納エリアに格納されている値を読み出すとともに（ステップＳ８２）、始動入賞記憶数の値を１減らし、かつ、各乱数値格納エリアの値をシフトする（ステップＳ８３）。すなわち、始動入賞記憶数＝ｎ（ｎ＝２，３，４）に対応する乱数値格納エリアに格納されている値を、始動入賞記憶数＝ｎ−１に対応する乱数値格納エリアに格納する。
【０１０７】
そして、ＣＰＵ５６は、ステップＳ８２で読み出した値、すなわち抽出されている大当り決定用乱数の値にもとづいて当り／はずれを決定する（ステップＳ８４）。ここでは、大当り決定用乱数は０〜２９９の範囲の値をとることにする。図１９に示すように、低確率時には例えばその値が「３」である場合に「大当り」と決定し、それ以外の値である場合には「はずれ」と決定する。高確率時には例えばその値が「３」，「７」，「７９」，「１０３」，「１０７」のいずれかである場合に「大当り」と決定し、それ以外の値である場合には「はずれ」と決定する。
【０１０８】
大当りと判定されたときには、ＣＰＵ５６は、確変判定用乱数（ランダム４）の値にもとづいて確変大当りとするか否か決定する（ステップＳ８５）。そして、確変大当りとすることに決定された場合には（ステップＳ８６）、確変フラグをセットする（ステップＳ８７）。なお、確変フラグは、リーチ種類の選択等で使用される。また、大当り図柄決定用乱数（ランダム３）を抽出しその値に従って大当り図柄を決定する（ステップＳ８８）。さらに、リーチ種類決定用乱数（ランダム６）を抽出しその値にもとづいてリーチ種類を決定する（ステップＳ８９）。
【０１０９】
はずれと判定された場合には、ＣＰＵ５６は、リーチとするか否か判定する（ステップＳ９０）。例えば、リーチ判定用の乱数であるランダム４の値が「１０５」〜「１５３０」のいずれかである場合には、リーチとしないと決定する。そして、リーチ判定用乱数の値が「０」〜「１０４」のいずれかである場合にはリーチとすることを決定する。リーチとすることを決定したときには、ＣＰＵ５６は、リーチ図柄の決定を行う。
【０１１０】
この実施の形態では、ランダム２−１の値に従って左右図柄を決定する（ステップＳ９１）。また、ランダム２−２の値に従って中図柄を決定する（ステップＳ９２）。すなわち、ランダム２−１およびランダム２−２の値の０〜１５の値に対応したいずれかの図柄が停止図柄として決定される。ここで、決定された中図柄が左右図柄と一致した場合には、中図柄に対応した乱数の値に１加算した値に対応する図柄を中図柄の確定図柄として、大当り図柄と一致しないようにする。
【０１１１】
さらに、ＣＰＵ５６は、リーチ種類決定用乱数（ランダム６）を抽出しその値にもとづいてリーチ種類を決定する（ステップＳ８９）。ステップＳ９０において、リーチしないことに決定された場合には、ランダム２−１〜２−３の値に応じて左右中図柄を決定する（ステップＳ９３）。
【０１１２】
以上のようにして、始動入賞にもとづく図柄変動の表示態様を大当りとするか、リーチ態様とするか、はずれとするか決定され、それぞれの停止図柄の組合せが決定される。
【０１１３】
なお、高確率状態において、次に大当りとなる確率が上昇するとともに、７セグメントＬＥＤによる可変表示器１０の可変表示の確定までの時間が短縮され、かつ、可変表示器１０の可変表示結果にもとづく当り時の可変入賞球装置１５の開放回数および開放時間が高められるようにパチンコ遊技機１が構成されていてもよいし、可変表示器１０の可変表示結果にもとづく当りの確率が高くなるように構成されていてもよい。また、それらのうちのいずれか一つまたは複数の状態のみが生ずるパチンコ遊技機１であってもよい。
【０１１４】
また、この実施の形態で用いられた乱数および乱数値の範囲は一例であって、どのような乱数を用いてもよいし、範囲設定も任意である。
【０１１５】
図２０は、ＣＰＵ５６が実行する特別図柄プロセス処理のプログラムの一例を示すフローチャートである。図２０に示す特別図柄プロセス処理は、図１５のフローチャートにおけるステップＳ２５の具体的な処理である。ＣＰＵ５６は、特別図柄プロセス処理を行う際に、変動短縮タイマ減算処理（ステップＳ３１０）を行った後に、内部状態に応じて、図２０に示すステップＳ３００〜Ｓ３０９のうちのいずれかの処理を行う。
【０１１６】
ステップＳ３１０の変動短縮タイマ減算処理では、特別図柄の変動時間短縮の条件を満たしているか否か（例えば、始動入賞検出時から、その始動入賞にもとづく処理が実行されるまでに所定時間が経過しているか否か）を確認するための変動短縮タイマを減算する処理が行われる。そして、ステップＳ３００〜Ｓ３０９の各処理において、以下のような処理が実行される。
【０１１７】
特別図柄変動待ち処理（ステップＳ３００）：始動入賞口１４（この実施の形態では可変入賞球装置１５の入賞口）に打球入賞して始動口センサ１７がオンするのを待つ。始動口センサ１７がオンすると、始動入賞記憶数が満タンでなければ、始動入賞記憶数を＋１するとともに大当り決定用乱数を抽出する。すなわち、図１７に示された処理が実行される。
特別図柄判定処理（ステップＳ３０１）：特別図柄の可変表示が開始できる状態になると、始動入賞記憶数を確認する。始動入賞記憶数が０でなければ、抽出されている大当り決定用乱数の値に応じて大当りとするかはずれとするか決定する。すなわち、図１８に示された処理の前半が実行される。
停止図柄設定処理（ステップＳ３０２）：左右中図柄の停止図柄を決定する。すなわち、図１８に示された処理の中半が実行される。
【０１１８】
リーチ動作設定処理（ステップＳ３０３）：リーチ判定用乱数の値に応じてリーチ動作するか否か決定するとともに、リーチ種類決定用乱数の値に応じてリーチ時の変動期間を決定する。すなわち、図１８に示された処理の後半が実行される。
【０１１９】
全図柄変動開始処理（ステップＳ３０４）：可変表示部９において全図柄が変動開始されるように制御する。このとき、表示制御基板８０に対して、左右中最終停止図柄と変動態様を指令する情報とが送信される。処理を終えると、内部状態（プロセスフラグ）をステップＳ３０５に移行するように更新する。
【０１２０】
全図柄停止待ち処理（ステップＳ３０５）：所定時間（ステップＳ３１０の変動短縮タイマで示された時間）が経過すると、可変表示部９において表示される全図柄が停止されるように制御する。そして、停止図柄が大当り図柄の組み合わせである場合には、内部状態（プロセスフラグ）をステップＳ３０６に移行するように更新する。そうでない場合には、内部状態をステップＳ３００に移行するように更新する。
【０１２１】
大入賞口開放開始処理（ステップＳ３０６）：大入賞口を開放する制御を開始する。具体的には、カウンタやフラグを初期化するとともに、ソレノイド２１を駆動して大入賞口を開放する。また、大当りフラグ（大当り中であることを示すフラグ）のセットを行う。処理を終えると、内部状態（プロセスフラグ）をステップＳ３０７に移行するように更新する。
【０１２２】
大入賞口開放中処理（ステップＳ３０７）：大入賞口ラウンド表示の表示制御コマンドデータを表示制御基板８０に送出する制御や大入賞口の閉成条件の成立を確認する処理等を行う。最終的な大入賞口の閉成条件が成立したら、内部状態をステップＳ３０８に移行するように更新する。
【０１２３】
特定領域有効時間処理（ステップＳ３０８）：Ｖカウントスイッチ２２の通過の有無を監視して、大当り遊技状態継続条件の成立を確認する処理を行う。大当り遊技状態継続の条件が成立し、かつ、まだ残りラウンドがある場合には、内部状態をステップＳ３０６に移行するように更新する。また、所定の有効時間内に大当り遊技状態継続条件が成立しなかった場合、または、全てのラウンドを終えた場合には、内部状態をステップＳ３０９に移行するように更新する。
【０１２４】
大当り終了処理（ステップＳ３０９）：大当り遊技状態が終了したことを遊技者に報知するための表示を行う。その表示が終了したら、内部状態をステップＳ３００に移行するように更新する。
【０１２５】
上述したように、始動入賞口１４に打球が入賞すると、ＣＰＵ５６は、ステップＳ２５（図１５参照）の特別図柄プロセス処理において、大当りとするかはずれとするか、停止図柄、リーチ態様、確変とするかしないかを決定するが、その決定に応じた表示制御コマンドなどの制御コマンドを、表示制御手段などの電気部品制御手段に送出する。例えば表示制御手段では、主基板３１からの表示制御コマンドに応じて可変表示部９の表示制御が行われる。
【０１２６】
図２１は、普通図柄プロセス処理（ステップＳ２６）を示すフローチャートである。普通図柄プロセス処理では、ＣＰＵ５６は、ステップＳ６１のゲートスイッチ処理を実行した後に、普通図柄プロセスフラグの値に応じてステップＳ６２〜Ｓ６６に示された処理のうちのいずれかの処理を実行する。
【０１２７】
図２２に示すように、ゲートスイッチ処理では、普通図柄変動開始の条件となる通過ゲート１１の打球通過にもとづくゲートスイッチ１２のオンを検出する（ステップＳ６１１）。ゲートスイッチ１２がオンしていたら、ゲート通過記憶カウンタが最大値（この例では「４」）に達しているか否か確認する（ステップＳ６１２）。達していなければ、ゲート通過記憶カウンタの値を＋１する（ステップＳ６１３）。なお、ゲート通過記憶カウンタの値に応じて通過記憶表示器４１のＬＥＤが点灯される。そして、ＣＰＵ５６は、当り判定用乱数（ランダム７）の値を抽出し、その値を記憶する（Ｓ６１４）。
【０１２８】
ステップＳ６２の普通図柄変動待ち処理では、ＣＰＵ５６は、普通図柄通過記憶カウンタの値が０以外であれば、普通図柄プロセスフラグの値を更新する。普通図柄通過記憶カウンタの値が０であれば何もしない。
【０１２９】
図２３は、この実施の形態での当り判定用乱数（ランダム７）と当り／はずれとの関係を示す説明図である。図２３に示すように、高確率のときには当り値は３〜１２のいずれかであり、低確率のときには３、５または７である。当り判定用乱数の値が当り値と一致すれば、当りと決定される。
【０１３０】
図２４は、電源基板９１０の電源監視回路からの電圧変化信号にもとづくＮＭＩに応じて実行される停電発生ＮＭＩ処理の一例を示すフローチャートである。停電発生ＮＭＩ処理において、ＣＰＵ５６は、まず、停電時などの電源断時直前の割込許可／禁止状態をバックアップするために、割込禁止フラグの内容をパリティフラグに格納する（ステップＳ４１）。次いで、割込禁止に設定する（ステップＳ４２）。停電発生ＮＭＩ処理ではＲＡＭ内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにＣＰＵが動作し得ない電圧にまで低下してしまうことが考えられるので、まず、他の割込が生じないような設定がなされる。なお、停電発生ＮＭＩ処理におけるステップＳ４４〜Ｓ５０は、電力供給停止時処理の一例である。
なお、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ４２の処理は不要である。
【０１３１】
次いで、ＣＰＵ５６は、バックアップフラグが既にセットされているか否か確認する（ステップＳ４２）。バックアップフラグが既にセットされていれば、以後の処理を行わない。バックアップフラグがセットされていなければ、以下の電力供給停止時処理を実行する。すなわち、ステップＳ４４からステップＳ５０の処理を実行する。
【０１３２】
まず、各レジスタの内容をバックアップＲＡＭ領域に格納する（ステップＳ４４）。その後、バックアップフラグをセットする（ステップＳ４５）。そして、バックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ４６）、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとったあと反転し（ステップＳ４７）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップＳ４８）。また、ＲＡＭアクセス禁止状態にする（ステップＳ４９）。電源電圧が低下していくときには、各種信号線のレベルが不安定になってＲＡＭ内容が化ける可能性があるが、このようにＲＡＭアクセス禁止状態にしておけば、バックアップＲＡＭ内のデータが化けることはない。
【０１３３】
さらに、ＣＰＵ５６は、主基板３１に搭載されている全ての出力ポートに対してクリア信号を出力する。すると、全ての出力ポートは、クリア信号によりクリアされオフ状態とされる（ステップＳ５０）。
【０１３４】
次いで、ＣＰＵ５６は、ループ処理にはいる。すなわち、何らの処理もしない状態になる。従って、図８に示されたリセットＩＣ６５１からのシステムリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実にＣＰＵ５６は動作停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
【０１３５】
なお、この実施の形態では、停電発生ＮＭＩ処理では最終部でプログラムをループ状態にしたが、ホールト（ＨＡＬＴ）命令を発行するように構成してもよい。
【０１３６】
また、レジスタの内容をＲＡＭ領域に格納した後にセットされるバックアップフラグは、上述したように、電源投入時において復旧すべきバックアップデータがあるか否か（停電からの復旧か否か）を判断する際に使用される。また、ステップＳ４１からＳ５０の処理は、ＣＰＵ５６がシステムリセット回路６５からのシステムリセット信号を受ける前に完了する。換言すれば、システムリセット回路６５からのシステムリセット信号を受ける前に完了するように、電圧監視回路の検出電圧の設定が行われている。
【０１３７】
この実施の形態では、電力供給停止時処理開始時に、バックアップフラグの確認が行われる。そして、バックアップフラグが既にセットされている場合には電力供給停止時処理を実行しない。上述したように、バックアップフラグは、必要なデータのバックアップが完了し、その後電力供給停止時処理が完了したことを示すフラグである。従って、例えば、リセット待ちのループ状態で何らかの原因で再度ＮＭＩが発生したとしても、電力供給停止時処理が重複して実行されてしまうようなことはない。
【０１３８】
ただし、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ４３の判断は不要である。
【０１３９】
図２５は、バックアップパリティデータ作成方法の一例を説明するための説明図である。ただし、図２５に示す例では、簡単のために、バックアップデータＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく停電発生処理において、図２５に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）を反転して得られた値（この例では「Ｃ６Ｈ」）がバックアップパリティデータ領域に設定される。
【０１４０】
電源が再投入されたときには、停電復旧処理においてパリティ診断が行われる。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図２５に示すようなパリティデータがバックアップ領域に設定されている。
【０１４１】
メイン処理のステップＳ４の処理において、ＣＰＵ５６は、電源発生ＮＭＩ処理にて実行された処理と同様の処理を行う。すなわち、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定され、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）を反転した最終演算結果を得る。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「Ｃ６Ｈ」、すなわちバックアップチェックデータ領域に設定されているパリティデータと一致する。バックアップＲＡＭ領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「Ｃ６Ｈ」にならない。
【０１４２】
よって、ＣＰＵ５６は、最終的な演算結果とバックアップチェックデータ領域に設定されているパリティデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【０１４３】
以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断しても、所定期間電源バックアップされる記憶手段（この例ではバックアップＲＡＭ）が設けられ、電源投入時に、ＣＰＵ５６（具体的にはＣＰＵ５６が実行するプログラム）は、記憶手段がバックアップ状態にあればバックアップデータにもとづいて遊技状態を回復させる遊技状態復旧処理（ステップＳ６）を行うように構成される。
【０１４４】
この実施の形態では、図９に示されたように電源基板９１０に電源監視回路が搭載され、図８に示されたように主基板３１にシステムリセット回路６５が搭載されている。そして、電源電圧が低下していくときに、システムリセット回路６５がローレベルのシステムリセット信号を発生する時期は、電源監視回路（この例では電源監視用ＩＣ９０２）がローレベルのＮＭＩ割込信号を発生する時期よりも遅くなるように設定されている。さらに、システムリセット回路６５からのローレベルのシステムリセット信号は、ＣＰＵ５６のリセット端子に入力されている。
【０１４５】
すると、ＣＰＵ５６は、電源監視手段（電源監視用ＩＣ９０２）からの電圧低下信号にもとづいて停電発生処理（電力供給停止時処理）を実行した後にループ状態に入るのであるが、ループ状態において、リセット状態に入ることになる。すなわち、ＣＰＵ５６の動作が完全に停止する。＋５Ｖ電源電圧値以下においては、ＣＰＵ５６の正常な動作が担保できない（即ち、動作の管理ができない状態が発生する）が、ＣＰＵ５６は正常に動作できる電源が供給されている状態でリセット状態になるので、不定データにもとづいて異常動作してしまうことは防止される。
【０１４６】
このように、この実施の形態では、ＣＰＵ５６が、電源監視回路からの検出出力の入力に応じてループ状態に入るとともに、システムリセット回路６５からの検出出力の入力に応じてシステムリセットされるように構成されている。従って、電源断時に確実なデータ保存が行われ、遊技者に不利益がもたらされることが防止される。
【０１４７】
なお、この実施の形態では、電源監視用ＩＣ９０２と、システムリセット回路６５は、同一の電源電圧を監視しているが、異なる電源電圧を監視してもよい。例えば、電源基板９１０の電源監視回路が＋３０Ｖ電源電圧を監視し、システムリセット回路６５が＋５Ｖ電源電圧を監視してもよい。そして、システムリセット回路６５がローレベルのシステムリセット信号を発生するタイミングは電源監視回路がＮＭＩ割込信号を発生するタイミングに対して遅くなるように、システムリセット回路６５のしきい値レベル（システムリセット信号を発生する電圧レベル）が設定される。例えば、しきい値は４．２５Ｖである。４．２５Ｖは、通常時の電圧より低いが、ＣＰＵ５６が暫くの間動作しうる程度の電圧である。なお、システムリセット回路６５に設けられた遅延手段の遅延時間（本例では、コンデンサの容量）を調整して、システムリセット回路６５がローレベルのシステムリセット信号を発生するタイミングを電源監視回路がＮＭＩ割込信号を発生するタイミングに対して遅らせるようにしてもよい。
【０１４８】
また、上記の実施の形態では、ＣＰＵ５６は、マスク不能割込端子（ＸＮＭＩ端子）を介して電源基板からのＮＭＩ割込信号（電源監視手段からのＮＭＩ割込信号）を検知したが、ＮＭＩ割込信号をマスク可能割込割込端子（ＩＮＴ端子）に導入してもよい。その場合には、割込処理（ＩＮＴ処理）で電力供給停止時処理が実行される。また、入力ポートを介して電源基板からのＮＭＩ割込信号を検知してもよい。その場合には、メイン処理において入力ポートの監視が行われる。
【０１４９】
また、ＮＭＩ割込信号に変えて、ＩＮＴ端子を介して電源基板からの割込信号を検知する場合に、メイン処理のステップＳ１１における遊技制御処理の開始時に割込マスクをセットし、遊技制御処理の終了時に割込マスクを解除するようにしてもよい。そのようにすれば、遊技制御処理の開始前および終了後に割込がかかることになって、遊技制御処理が中途で中断されることはない。従って、払出制御コマンドを払出制御基板３７に送出しているときなどにコマンド送出が中断されてしまうようなことはない。よって、停電が発生するようなときでも、払出制御コマンド等は確実に送出完了する。
【０１５０】
また、この実施の形態では、停電発生処理（電力供給停止時処理）において、既にデータがバックアップされ電力供給停止時処理が既に実行されたことを示すバックアップフラグがセットされている場合には電力供給停止時処理を実行しないように構成されている。電源が断する過程では、再度ＮＭＩが発生する可能性がある。すると、停電発生処理においてバックアップフラグの確認を行わない場合には、再度発生したＮＭＩによって再度電力供給停止時処理が実行される。
【０１５１】
最初に実行された正規の電力供給停止時処理では、レジスタの内容をバックアップＲＡＭに格納する処理が行われる（図２４におけるステップＳ４４参照）。最初に実行された正規の電力供給停止時処理後のリセット待ちの状態では電源電圧は徐々に低下していくので、レジスタの内容が破壊される可能性もある。すなわち、レジスタ値は、電源断が検出されたときの状態（最初にＮＭＩが発生したとき）から変化している可能性がある。そのような状態で再度電力供給停止時処理が実行されると、電源断が検出されたときの状態のレジスタ値とは異なる値がバックアップＲＡＭに格納されてしまう。すると、電源復旧時に実行される停電復旧処理において、電源断が検出されたときの状態のレジスタ値とは異なる値がレジスタに復旧されてしまう。その結果、電源断時の遊技状態とは異なる遊技状態が再現されてしまう可能性が生ずる。
【０１５２】
以下、遊技状態復旧処理について説明する。
図２６は、図１０のステップＳ６に示された遊技状態復旧処理の一例を示すフローチャートである。この例では、ＣＰＵ５６は、バックアップＲＡＭに保存されていた値を各レジスタに復元する（ステップＳ５１）。そして、バックアップＲＡＭに保存されていたデータにもとづいて停電時の遊技状態を確認して復帰させる。すなわち、バックアップＲＡＭに保存されていたデータにもとづいて、ソレノイド回路５９を介してソレノイド１６やソレノイド２１を駆動し、始動入賞口１４や開閉板２０の開閉状態の復旧を行う（ステップＳ５２，Ｓ５３）。また、電源断中でも保存されていた特別図柄プロセスフラグおよび普通図柄プロセスフラグの値に応じて、電源断時の特別図柄プロセス処理の進行状況および普通図柄プロセス処理の進行状況に対応した制御コマンドを、表示制御基板８０、ランプ制御基板３５および音声制御基板７０に送出する（ステップＳ５３）。
【０１５３】
以上のように、遊技状態復旧処理では、復元された内部状態に応じて、各種電気部品の状態復元が行われるとともに、表示制御基板８０、ランプ制御基板３５および音声制御基板７０に対して、制御状態を電源断時の状態に戻すための制御コマンド（電源断時の制御状態を生じさせるための制御コマンド）が送出される。そのような制御コマンドは、一般に、電源断前に最後に送出された１つまたは複数の制御コマンドである。
【０１５４】
その結果、この実施の形態では、遊技状態復旧処理によって、以下のような状態復旧が可能である。
【０１５５】
始動入賞口１４および大入賞口（開閉板２０）の状態が復元される。表示制御手段によって制御される普通図柄の表示状態（可変表示器１０の表示状態）は、電源断時に変動中であった場合を除いて復元される。表示制御手段によって制御される特別図柄の表示状態（可変表示部９の表示状態）は、電源断時に変動中であった場合を除いて復元される。さらに、可変表示部９に表示される背景やキャラクタは、特別図柄変動中および大当り遊技中であった場合を除いて復元される。
【０１５６】
特別図柄の変動中に電源断となった場合には、可変表示パターンの変動時間（例えば１０秒）および既に実行した時間（例えば４秒）の情報がバックアップされる。そして、主基板３１のＣＰＵ５６は、復旧時に、表示パターンを示す表示制御コマンドおよび停止図柄を示す表示制御コマンドを表示制御基板８０に出力し、残り時間（例えば６秒）経過後に、図柄を停止させるため表示制御コマンドを出力する。従って、電源断時に特別図柄の変動中であった場合には、復旧時に、可変表示部９において、残りの時間（例えば６秒）に応じた可変表示がなされる。なお、復旧時に表示制御基板８０に対して出力される表示パターンを示す表示制御コマンドは、電源断前に出力された表示パターンを示す表示制御コマンドと同じものであってもよいが、「停電復旧中です」のような画像を表示させるためのコマンドであってもよい。その場合、残りの時間（例えば６秒）だけ「停電復旧中です」の表示がなされる。なお、特別図柄の変動中に電源断となった場合の普通図柄の表示状態についても同様の制御が行われる。
【０１５７】
なお、大当り遊技中に電源断となった場合にも、復旧時に、特別図柄の変動中に電源断となった場合と同様に、ラウンド中あるいはラウンド間のインターバルの残り時間について、表示、音、ランプ、ソレノイド２１などの制御が行われる。その場合、主基板３１のＣＰＵ５６は、表示制御基板８０に対して電源断前に出力した確定時の図柄（停止図柄）を指定する表示制御コマンドを出力する。よって、ラウンド中あるいはラウンド間の大当り図柄による演出が可能となり（大当り図柄で大当り演出する機種について）、また、大当り終了後の変動開始時に表示する図柄も表示制御手段が認識することができる。
【０１５８】
不測の電源断からの復旧時に、ランプ制御手段が制御する装飾ランプ２５、始動記憶表示器１８、ゲート通過記憶表示器４１、賞球ランプ５１および球切れランプ５２の表示状態も復元される。また、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃの表示状態は、特別図柄変動中および大当り遊技中であった場合を除いて復元される。ただし、電源断時に大当り遊技中であった場合には、各制御区間の最初の状態に復元可能である。各制御区間とは、例えば、大当り開始報知状態、大入賞口開放前状態、大入賞口開放中状態、大当り終了報知状態である。なお、電源断時に特別図柄変動中であって、電源復旧した場合には、上述した可変表示部９や可変表示装置１０の表示制御と同様に、残り時間分だけ遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃの表示状態を制御するようにしてもよいが、消灯または停電復旧時特有のパターンで点灯／点滅するようにしてもよい。
【０１５９】
不測の電源断からの復旧時に、音声制御手段が制御する音発生状態は、特別図柄変動中および大当り遊技中であった場合を除いて復元される。ただし、電源断時に大当り遊技中であった場合には、各制御区間の最初の状態に復元可能である。なお、電源断時に特別図柄変動中であって、電源復旧した場合には、上述した可変表示部９や可変表示装置１０の表示制御と同様に、残り時間分だけ音発生状態を制御するようにしてもよいが、無音または停電復旧時特有の音声パターン（例えば「停電復旧中です」との音声）を出力するようにしてもよい。
【０１６０】
なお、この実施の形態では、電源断からの復旧時に、主基板３１の遊技制御手段から表示制御手段、ランプ制御手段および音声制御手段に対して状態復元のための制御コマンドが送出されるが、表示制御手段、ランプ制御手段および音声制御手段が電源バックアップされる場合には、主基板３１からの制御コマンドを用いることなく、表示制御手段、ランプ制御手段および音声制御手段が独自に制御状態を復元するように構成してもよい。
【０１６１】
遊技状態を電源断時の状態に復帰させると、この実施の形態では、ＣＰＵ５６は、前回の電源断時の割込許可／禁止状態を復帰させるために、バックアップＲＡＭに保存されていたパリティフラグの値を確認する（ステップＳ５５）。パリティフラグがクリアであれば、割込許可設定を行う（ステップＳ５６）。一方、パリティフラグがオンであれば、そのまま（ステップＳ１ａで設定された割込禁止状態のまま）遊技状態復旧処理を終える。
【０１６２】
なお、図２６では、遊技状態復旧処理が終了するとメイン処理にリターンするようになっているが、実際には、電力供給停止時処理において保存されているスタックポインタが指すスタックエリア（バックアップＲＡＭ領域にある）に記憶されているアドレス（電源断時のＮＭＩ割込発生時に実行されていたアドレス）をプログラムカウンタに書き戻してからＲＥＴ命令を発行するので、ＮＭＩ発生時に実行していたアドレスに戻る。
【０１６３】
上述したように、初期設定処理を開始した後、復旧処理を終える前まで、または初期化処理を終える前までの間は、割込禁止状態とされている。従って、割込みにより処理が中断されることを防止することができる。その結果、初期設定、バックアップデータ記憶領域の内容に応じて行われる電源断時の状態に復旧させるか否かの判断、および復旧処理（または初期化処理）を確実に完了させることができる。なお、上記のように復旧処理を終える前まで割込禁止状態とする構成とした場合であっても、電源断時の割込禁止／許可状態がパリティフラグに保存されているので、復旧処理において電源断時の割込禁止／許可状態を確実に復旧させることができる。
【０１６４】
なお、上記の実施の形態では、遊技制御手段において、データ保存処理および復旧処理が行われる場合について説明したが、払出制御手段、音声制御手段、ランプ制御手段および表示制御手段におけるＲＡＭの一部も電源バックアップされ、払出制御手段、表示制御手段、音制御手段およびランプ制御手段も、上述したような処理を行ってもよい。ただし、払出制御手段、表示制御手段、音制御手段およびランプ制御手段は、復旧時にコマンド送出処理を行う必要はない。
【０１６５】
以下、遊技制御手段から他の電気部品制御手段に送出される制御コマンドおよび制御コマンドにもとづく処理について説明する。
【０１６６】
図２７は、特別図柄の変動と表示制御コマンドとの関係を示すタイミング図である。図２７に示すように、変動開始時に、変動パターン指定、左図柄指定、中図柄指定および右図柄指定のコマンドが主基板３１から表示制御基板８０に送信される。また、変動終了時に、全図柄停止を示すコマンドが送信される。このように、この実施の形態では、１回の変動について５個のコマンドが送信される。
【０１６７】
図２８は、表示制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、表示制御コマンドは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイト目はＥＸＴ（コマンドの種類）を表す。
【０１６８】
図２９は、表示制御コマンドの内容の一例を示す説明図である。図２９に示す例において、コマンド８０００（Ｈ）〜８０２２（Ｈ）、８１００（Ｈ）〜８１２２（Ｈ）は、特別図柄を可変表示する可変表示部９における特別図柄の変動パターンを指定する表示制御コマンドである。なお、変動パターンを指定するコマンドは変動開始指示も兼ねている。コマンド８８ＸＸ（Ｘ＝４ビットの任意の値）は、可変表示器１０で可変表示される普通図柄の変動パターンに関する表示制御コマンドである。コマンド８９ＸＸは、普通図柄の停止図柄を指定する表示制御コマンドである。コマンド８ＡＸＸ（Ｘ＝４ビットの任意の値）は、普通図柄の可変表示の停止を指示する表示制御コマンドである。
【０１６９】
コマンド９１ＸＸ、９２ＸＸおよび９３ＸＸは、特別図柄の左中右の停止図柄を指定する表示制御コマンドである。また、コマンドＡ０ＸＸは、特別図柄の可変表示の停止を指示する表示制御コマンドである。コマンドＢＸＸＸは、大当り遊技開始から大当り遊技終了までの間に送出される表示制御コマンドである。そして、コマンドＣ０００およびＥＸＸＸは、特別図柄の変動および大当り遊技に関わらない可変表示部９の表示状態に関する表示制御コマンドである。表示制御基板８０の表示制御手段は、主基板３１の遊技制御手段から上述した表示制御コマンドを受信すると図２９に示された内容に応じて可変表示部９および可変表示器１０の表示状態を変更する。
【０１７０】
図３０は、表示制御コマンドの送出形態の一例を示すタイミング図である。この実施の形態では、８ビットの表示制御信号ＣＤ〜ＣＤ７によって表示制御コマンドが出力される。そして、表示制御コマンドの１バイト目および２バイト目が出力されているときに、ＩＮＴ信号がオン（この例ではローレベル）になる。ＩＮＴ信号のオン期間は例えば１μｓ以上であり、１バイト目と２バイト目との間には４μｓ以上の期間があけられる。表示制御手段は、ＩＮＴ信号に応じた割込処理によって表示制御信号ＣＤ〜ＣＤ７を入力する。
【０１７１】
なお、表示制御コマンドは、表示制御手段が認識可能に（受信可能に）１回だけ送出される。認識可能（受信可能）とは、この例では、ＩＮＴ信号がオン状態になることであり、認識可能（受信可能）に１回だけ送出されるとは、この例では、ＩＮＴ信号が１回だけオン状態になることである。遊技制御手段は、コマンドを１回だけ送出するように構成されるので、この点からも、コマンド送出に要する負荷が軽減される。ただし、認識可能に１回だけ送出されればよいのであるから、他の送出方法を用いてもよい。
【０１７２】
図３１は、主基板３１から音声制御基板７０に送出される音声制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、音声制御コマンドは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイト目はＥＸＴ（コマンドの種類）を表す。
【０１７３】
図３２は、音声制御コマンドの内容の一例を示す説明図である。図３２に示す例において、コマンド８ＸＸＸ（Ｘ＝４ビットの任意の値）は、特別図柄の変動期間における音発生パターンを指定する音声制御コマンドである。コマンドＢＸＸＸ（Ｘ＝４ビットの任意の値）は、大当り遊技開始から大当り遊技終了までの間における音発生パターンを指定する音声制御コマンドである。その他のコマンドは、特別図柄の変動および大当り遊技に関わらない音声制御コマンドである。音声制御基板７０の音声制御手段は、主基板３１の遊技制御手段から上述した音声制御コマンドを受信すると図３２に示された内容に応じて音声出力状態を変更する。
【０１７４】
図３３は、音声制御コマンドの送出形態の一例を示すタイミング図である。この実施の形態では、８ビットの音声制御信号ＣＤ〜ＣＤ７によって音声制御コマンドが出力される。そして、音声制御コマンドの１バイト目および２バイト目が出力されているときに、ＩＮＴ信号がオン（この例ではローレベル）になる。ＩＮＴ信号のオン期間は例えば２μｓ以上であり、１バイト目と２バイト目との間には３０μｓ以上の期間があけられる。音声制御手段は、ＩＮＴ信号に応じた割込処理によって音声制御信号ＣＤ〜ＣＤ７を入力する。なお、音声制御コマンドは、音声制御手段が認識可能に１回だけ送出される。
【０１７５】
図３４は、ランプ制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、ランプ制御コマンドは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイト目はＥＸＴ（コマンドの種類）を表す。
【０１７６】
図３５は、ランプ制御コマンドの内容の一例を示す説明図である。図３５に示す例において、コマンド８０００（Ｈ）〜８０２２（Ｈ）、８１００（Ｈ）〜８１２２（Ｈ）は、可変表示部９における特別図柄の変動パターンに対応したランプ・ＬＥＤ表示制御パターンを指定するランプ制御コマンドである。また、コマンドＡ０ＸＸ（Ｘ＝４ビットの任意の値）は、特別図柄の可変表示の停止時のランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。コマンドＢＸＸＸは、大当り遊技開始から大当り遊技終了までの間のランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。そして、コマンドＣ０００は、客待ちデモンストレーション時のランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。
【０１７７】
なお、コマンド８ＸＸＸ、ＡＸＸＸ、ＢＸＸＸおよびＣＸＸＸは、遊技進行状況に応じて遊技制御手段から送出されるランプ制御コマンドである。ランプ制御手段は、主基板３１の遊技制御手段から上述したランプ制御コマンドを受信すると図３５に示された内容に応じてランプ・ＬＥＤの表示状態を変更する。
【０１７８】
コマンドＥ０ＸＸは、始動記憶表示器１８の点灯個数を示すランプ制御コマンドである。例えば、ランプ制御手段は、始動記憶表示器１８における「ＸＸ」で指定される個数の表示器を点灯状態とする。また、コマンドＥ１ＸＸは、ゲート通過記憶表示器４１の点灯個数を示すランプ制御コマンドである。例えば、ランプ制御手段は、ゲート通過記憶表示器４１における「ＸＸ」で指定される個数の表示器を点灯状態とする。すなわち、それらのコマンドは、保留個数という情報を報知するために設けられている発光体の制御を指示するコマンドである。なお、始動記憶表示器１８およびゲート通過記憶表示器４１の点灯個数に関するコマンドが点灯個数の増減を示すように構成されていてもよい。
【０１７９】
コマンドＥ２００およびＥ２０１は、賞球ランプ５１の表示状態に関するランプ制御コマンドであり、コマンドＥ３００およびＥ３０１は、球切れランプ５２の表示状態に関するランプ制御コマンドである。ランプ制御手段は、主基板３１の遊技制御手段から「Ｅ２０１」のランプ制御コマンドを受信すると賞球ランプ５１の表示状態を賞球残がある場合としてあらかじめ定められた表示状態とし、「Ｅ２００」のランプ制御コマンドを受信すると賞球ランプ５１の表示状態を賞球残がない場合としてあらかじめ定められた表示状態とする。また、主基板３１の遊技制御手段から「Ｅ３００」のランプ制御コマンドを受信すると球切れランプ５２の表示状態を球あり中の表示状態とし、「Ｅ３０１」のランプ制御コマンドを受信すると球切れランプ５２の表示状態を球切れ中の表示状態とする。すなわち、コマンドＥ２００およびＥ２０１は、未賞球の遊技球があることを遊技者等に報知するために設けられている発光体を制御することを示すコマンドであり、コマンドＥ３００およびＥ３０１は、補給球が切れていることを遊技者や遊技店員に報知するために設けられている発光体を制御することを示すコマンドである。
【０１８０】
コマンドＥ４００は、遊技機の電源投入時、または特定遊技状態（高確率状態や時短状態、この例では高確率状態）から通常状態（低確率状態や非時短状態、この例では低確率状態）に移行したときのランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。コマンドＥ４０１は、通常状態（低確率状態や非時短状態、この例では低確率状態）から特定遊技状態（高確率状態や時短状態、この例では高確率状態）に移行したときのランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。コマンドＥ４０２は、大当り遊技中に発生したエラーが解除されたときのランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。そして、コマンドＥ４０３は、カウントスイッチ２３のエラーが発生したときのランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。すなわち、それらのコマンドは、発光体によって遊技状態を報知することを指示するコマンドである。この実施の形態では、ランプ制御手段は、遊技状態を報知することを指示するコマンドを受信すると、装飾ランプ２５、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃのうちの一部または全部を用いて、遊技状態を報知するための点灯／消灯制御を行う。なお、装飾ランプ２５、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃは、それぞれ、複数の発光体の集まりで構成されていてもよく、その場合、装飾ランプ２５、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃのうちの一部を用いて遊技状態を報知するということは、例えば、装飾ランプ２５を構成する複数の発光体のうちの一部を用いてもよいということも意味する。
【０１８１】
図３６は、ランプ制御コマンドの送出形態の一例を示すタイミング図である。この実施の形態では、８ビットのランプ制御信号ＣＤ〜ＣＤ７によってランプ制御コマンドが出力される。そして、ランプ制御コマンドの１バイト目および２バイト目が出力されているときに、ＩＮＴ信号がオン（この例ではローレベル）になる。ＩＮＴ信号のオン期間は例えば２μｓ以上であり、１バイト目と２バイト目との間には３０μｓ以上の期間があけられる。ＩＮＴ信号のオン期間は例えば１μｓ以上である。ランプ制御手段は、ＩＮＴ信号に応じた割込処理によってランプ制御信号ＣＤ〜ＣＤ７を入力する。なお、ランプ制御コマンドは、ランプ制御手段が認識可能に１回だけ送出される。
【０１８２】
図３７は、図１５に示された遊技制御処理におけるコマンド制御処理（遊技制御処理におけるステップＳ２７）の一例を示すフローチャートである。ここでは、特別図柄の変動に関連する各制御コマンド（表示制御コマンド、音声制御コマンド、ランプ制御コマンド）、始動入賞記憶に関するランプ制御コマンドおよびゲート通過記憶に関するランプ制御コマンドを例にとって説明する。コマンド制御処理において、ＣＰＵ５６は、音声データに変更がないかどうか判定する（ステップＳ７０１）。音声データは、例えば特別図柄プロセス処理（遊技制御処理におけるステップＳ２５）において、音声切替タイミングが生ずると変更される。
【０１８３】
音声データに変更があった場合には、ＣＰＵ５６は、変更後の音声データに対応した音声制御コマンドデータを読み出す（ステップＳ７０２）。各音声制御コマンドデータは例えばＲＯＭに格納されている。そして、読み出した音声データを音声制御コマンドを格納するために設けられているバッファ領域＃２に設定する（ステップＳ７０３）。また、音声制御コマンド送出要求をセットする（ステップＳ７０４）。
【０１８４】
次に、ＣＰＵ５６は、ランプデータに変更がないかどうか判定する（ステップＳ７１１）。ランプデータも、例えば特別図柄プロセス処理において、ランプ・ＬＥＤ制御切替タイミングが生ずると変更される。
【０１８５】
ランプデータに変更があった場合には、ＣＰＵ５６は、変更後のランプデータに対応したランプ制御コマンドデータを読み出す（ステップＳ７１２）。そして、読み出したランプデータをランプ制御コマンドを格納するために設けられているバッファ領域＃１に設定する（ステップＳ７１３）。また、ランプ制御コマンド送出要求をセットする（ステップＳ７１４）。
【０１８６】
次いで、ＣＰＵ５６は、始動入賞記憶に変化（増減）があったか否か判定する（ステップＳ７１５）。変化があった場合には、変化後の記憶数を示すランプ制御コマンドをバッファ領域＃１に設定して（ステップＳ７１６）、ランプ制御コマンド送出要求をセットする（ステップＳ７１７）。さらに、ゲート通過記憶に変化（増減）があったか否か判定する（ステップＳ７１８）。変化があった場合には、変化後の記憶数を示すランプ制御コマンドをバッファ領域＃１に設定して（ステップＳ７１９）、ランプ制御コマンド送出要求をセットする（ステップＳ７２０）。
【０１８７】
また、ＣＰＵ５６は、表示制御データに変更がないかどうか判定する（ステップＳ７２１）。表示制御データも、例えば特別図柄プロセス処理において、表示制御切替タイミングが生ずると変更される。
【０１８８】
表示制御データに変更があった場合には、変更後の表示制御データに対応した表示制御データを読み出す（ステップＳ７２２）。そして、読み出した表示制御データを、表示制御コマンドを格納するために設けられているバッファ領域＃３に設定する（ステップＳ７２３）。また、表示制御制御コマンド送出要求をセットする（ステップＳ７２４）。
【０１８９】
以上のようにして、コマンドを送出すべきタイミングになると、対応するバッファ領域に、送出されるべきコマンドが設定される。なお、ランプ制御コマンドについては、特別図柄プロセス処理以外でバッファ領域＃１へのコマンド設定が行われることがある。例えば、初期化ランプ指定についてはメイン処理の初期化処理でコマンド設定が行われ、ゲート通過記憶数ランプ指定については、遊技制御処理における普通図柄プロセス処理（ステップＳ２６）でコマンド設定が行われる。
【０１９０】
図３８は、バッファ領域に設定されたコマンドを出力するデータ出力処理（図１５に示された遊技制御処理のステップＳ２９）の一例を示すフローチャートである。データ出力処理において、ＣＰＵ５６は、表示制御コマンド送出要求がセットされているか否か確認する（ステップＳ７７１）。セットされていれば、特定レジスタ＃１に１μｓに相当する値を設定し、特定レジスタ＃２に４μｓに相当する値を設定し、特定レジスタ＃３に「０３」を設定する（ステップＳ７７２）。特定レジスタ＃１には、ＩＮＴ信号のオン期間が設定される。また、特定レジスタ＃２には、コマンドの１バイト目と２バイト目の間隔が設定される。そして、特定レジスタ＃３には、どの制御コマンドを送出すべきかを示す値が設定される。
【０１９１】
次いで、表示制御コマンド送出要求をリセットし（ステップＳ７７３）、コマンド送出サブルーチンをコールする（ステップＳ７７４）。
【０１９２】
次に、ＣＰＵ５６は、音声制御コマンド送出要求がセットされているか否か確認する（ステップＳ７７６）。セットされていれば、特定レジスタ＃１に２μｓに相当する値を設定し、特定レジスタ＃２に３０μｓに相当する値を設定し、特定レジスタ＃３に「０２」を設定する（ステップＳ７７７）。また、音声制御コマンド送出要求をリセットし（ステップＳ７７８）、コマンド送出サブルーチンをコールする（ステップＳ７７９）。
【０１９３】
続いて、ＣＰＵ５６は、ランプ制御コマンド送出要求がセットされているか否か確認する（ステップＳ７８１）。セットされていれば、特定レジスタ＃１に２μｓに相当する値を設定し、特定レジスタ＃２に３０μｓに相当する値を設定し、特定レジスタ＃３に「０１」を設定する（ステップＳ７８２）。また、ランプ制御コマンド送出要求をリセットし（ステップＳ７８３）、コマンド送出サブルーチンをコールする（ステップＳ７８４）。
【０１９４】
図３９は、コマンド送出サブルーチンを示すフローチャートである。コマンド送出サブルーチンでは、ＣＰＵ５６は、特定レジスタ＃３に設定されている値に応じたバッファ領域（例えば「０３」が設定されていれば、バッファ領域＃３＝表示制御コマンド格納用バッファ領域）に設定されているデータの１バイト目を、対応する出力ポートに出力する（ステップＳ７９０）。対応する出力ポートとは、ランプ制御コマンドを送出するのであれば、出力ポート５７５である（図７参照）。
【０１９５】
そして、対応するＩＮＴ信号をオン状態にする（ステップＳ７９１）。また、特定レジスタ＃１に設定されている値に応じた時間だけディレイ時間をおいた後（ステップＳ７９２）、ＩＮＴ信号をオフ状態にする（ステップＳ７９３）。
【０１９６】
次いで、特定レジスタ＃２に設定されている値を確認し（ステップＳ７９４）、０が設定されていることを確認したら処理を終了する。０でない値が設定されていたら、特定レジスタ＃３に設定されている値に応じたバッファ領域に設定されているデータの２バイト目を、対応する出力ポートに出力し（ステップＳ７９５）、特定レジスタ＃２に設定されている値に応じた時間だけディレイ時間をおいた後（ステップＳ７９６）、対応するＩＮＴ信号をオン状態にする（ステップＳ７９７）。さらに、特定レジスタ＃１に設定されている値に応じた時間だけディレイ時間をおいた後（ステップＳ７９８）、ＩＮＴ信号をオフ状態にする（ステップＳ７９９）。
【０１９７】
以上のような処理によって、制御コマンドは、図３０、図３３および図３６に示されたようなタイミングで、主基板３１から送出される。
【０１９８】
この実施の形態では、表示制御コマンド、音声制御コマンドおよびランプ制御コマンドンドについて、共通のサブルーチンをコールするので、送出されるべきコマンド出力処理も共通化することができる。その結果、遊技制御手段におけるコマンド送出に要する負荷がさらに軽減される。なお、全ての制御コマンドについて共通化されていなくても、いずれか２つ以上の制御コマンド（例えば、ランプ制御コマンドと音声制御コマンド）を出力する処理が共通化されていれば、そうでない場合に比べて、遊技制御手段におけるコマンド送出に要する負荷を軽減することができる。
【０１９９】
以下、サブ基板（この例では、表示制御基板８０、音声制御基板７０、ランプ制御基板３７および払出制御基板３７）に搭載されている各電気部品制御手段の動作を説明する。ただし、以下、主として音声制御基板７０およびランプ制御基板３７に搭載されている各電気部品制御手段（音声制御手段およびランプ制御手段）の動作を説明する。
【０２００】
まず、音声制御手段の動作について説明する。図４０は、音声制御用ＣＰＵ７０１が実行するメイン処理を示すフローチャートである。メイン処理では、まず、ＲＡＭ領域をクリアする等の初期値設定処理が行われる（ステップＳ２０１）。その後、この実施の形態では、音声制御用ＣＰＵ７０１は、タイマ割込フラグの監視（ステップＳ２０２）の確認を行うループ処理に移行する。そして、図４１に示すように、タイマ割込が発生すると、音声制御用ＣＰＵ７０１は、タイマ割込フラグをセットする（ステップＳ２０７）。メイン処理において、タイマ割込フラグがセットされていたら、音声制御用ＣＰＵ７０１は、そのフラグをクリアするとともに（ステップＳ２０３）、音声制御処理を行う（ステップＳ２０５）。
【０２０１】
この実施の形態では、タイマ割込は２ｍｓ毎にかかるとする。すなわち、音声制御処理は、２ｍｓ毎に起動される。
【０２０２】
図４２は、割込処理による音声制御コマンド受信処理を示すフローチャートである。主基板３１からの音声制御用のＩＮＴ信号は音声制御用ＣＰＵ７０１の割込端子に入力されている。よって、主基板３１からのＩＮＴ信号がオン状態になると、音声制御用ＣＰＵ７０１に割込がかかり、図４２に示す音声制御コマンドの受信処理が開始される。
【０２０３】
音声制御コマンドの受信処理において、音声制御用ＣＰＵ７０１は、まず、音声制御コマンドデータの入力に割り当てられている入力ポートからデータを読み込む（ステップＳ２２１）。そして、２バイト構成の音声制御コマンドのうちの１バイト目を既に受信したか否か確認する（ステップＳ２２２）。既に受信したか否かは、受信バッファの１バイト目に有効なデータが設定されているか否かで確認できる。
【０２０４】
まだ１バイト目を受信していない場合には、受信した１バイトのうちのビット７が「１」であるか否か確認する（ステップＳ２２３）。ビット７が「１」であるのは、２バイト構成の音声制御コマンドのうちのＭＯＤＥバイト（１バイト目）のはずである（図３１参照）。ビット７が「１」であれば、有効な１バイト目を受信したとして、受信したコマンドを受信バッファの１バイト目に格納する（ステップＳ２２４）。
【０２０５】
１バイト目を既に受信している場合には、受信した１バイトのうちのビット７が「０」であるか否か確認する（ステップＳ２２５）。ビット７が「０」であるのは、２バイト構成の音声制御コマンドのうちのＥＸＴバイト（２バイト目）のはずである（図３１参照）。その場合には、ビット７が「０」であれば、有効な２バイト目を受信したとして、受信したコマンドを受信バッファの２バイト目に格納する（ステップＳ２２６）。また、通信終了フラグをセットする（ステップＳ２２７）。通信終了フラグは、正常に音声制御コマンドを受信したことを示すフラグである。
【０２０６】
ステップＳ２２５において、受信したデータのビット７が「０」でない場合には、受信したデータをあらためて受信バッファの１バイト目に格納する（ステップＳ２２８）。
【０２０７】
上述したように、この実施の形態では、音声制御コマンドは、主基板３１から受信側が認識可能に１回だけ送出される。すると、ノイズ等によって、データ化けが発生する可能性も否定できない。そこで、この実施の形態では、２バイト構成の音声制御コマンドのうちの１バイト目（ＭＯＤＥ）のビット７を「１」とし、２バイト目（ＥＸＴ）のビット７を「０」として、受信側で１バイト目を受信したのか２バイト目を受信したのかを識別可能にする。１バイト目にデータ化け等が生じてビット７が「１」でなくなった場合には、ステップＳ２２３の判断によって、そのようなデータは廃棄される。また、２バイト目にデータ化け等が生じてビット７が「０」でなくなった場合には、すなわち、「１」になった場合には、ステップＳ２２５およびステップＳ２２８の処理によって、受信データは１バイト目であると判断される。
【０２０８】
その後、主基板３１の側からは、次の音声制御コマンドの１バイト目が送出されるが、その１バイト目を正しく受信できた場合には、やはり、ステップＳ２２５およびステップＳ２２８の処理によって、受信データが１バイト目であると判断される。すなわち、その時点から、主基板３１から送出された１バイト目は受信側でも１バイト目であると判断される。従って、基板間でデータ化け等が生じても、１個のコマンドは受信側において正しく受信されないが、その後、受信側において、主基板３１から送出されたコマンドの２バイト目を１バイト目（ＭＯＤＥ）と判断しコマンドの１バイト目を２バイト目（ＥＸＴ）と判断してしまうようなことはない。
【０２０９】
図４３は、音声制御処理（ステップＳ２０５）を示すフローチャートである。音声制御処理において、音声制御用ＣＰＵ７０１は、通信終了フラグがセットされているか否か確認する（ステップＳ２３１）。通信終了フラグがセットされているということは、音声制御コマンドを受信したことを意味する。
【０２１０】
そこで、通信終了フラグがセットされていれば、それをクリアし（ステップＳ２３２）、受信コマンドを受信バッファからから読み出した後、各音声制御コマンドに対応したパターンデータが設定されている音声パターンテーブルにおける受信コマンドに対応したパターンデータを読み込む（ステップＳ２３３）。そして、読み込んだパターンデータに対応した制御データをＲＯＭから読み出し（ステップＳ２３４）、読み出した制御データにもとづいて以下の音声制御を行う。制御データとは、音の種類や音継続時間等のデータであり、各パターンデータに対応してＲＯＭに設定されている。
【０２１１】
この実施の形態では、音声合成回路７０２は、転送リクエスト信号（ＳＩＲＱ）、シリアルクロック信号（ＳＩＣＫ）、シリアルデータ信号（ＳＩ）および転送終了信号（ＳＲＤＹ）によって制御される。音声合成回路７０２は、ＳＩＲＱがローレベルになると、ＳＩＣＫに同期してＳＩを１ビットずつ取り込み、ＳＲＤＹがローレベルになるとそれまでに受信した各ＳＩからなるデータを１つの音声再生用データと解釈する。従って、音声制御用ＣＰＵ７０１は、ＳＩＲＱをオン（ローレベル）にして（ステップＳ２３５）、ＲＯＭから読み出した制御データをＳＩＣＫに同期してＳＩとして出力し（ステップＳ２３６）、出力が完了したらＳＲＤＹをローレベルにする（ステップＳ２３７）。音声合成回路７０２は、ＳＩによって制御データを受信すると、受信した制御データに応じた音声を発生する。
【０２１２】
次に、ランプ制御手段の動作について説明する。図４４は、ランプ制御用ＣＰＵ３５１が実行するメイン処理を示すフローチャートである。メイン処理では、まず、ＲＡＭ領域をクリアする等の初期値設定処理が行われる（ステップＳ２４１）。その後、この実施の形態では、ランプ制御用ＣＰＵ３５１は、タイマ割込フラグの監視（ステップＳ２４２）の確認を行うループ処理に移行する。そして、図４５に示すように、タイマ割込が発生すると、ランプ制御用ＣＰＵ３５１は、タイマ割込フラグをセットする（ステップＳ２４７）。メイン処理において、タイマ割込フラグがセットされていたら、ランプ制御用ＣＰＵ３５１は、そのフラグをクリアするとともに（ステップＳ２４３）、ランプ制御処理を行う（ステップＳ２４５）。
【０２１３】
この実施の形態では、タイマ割込は２ｍｓ毎にかかるとする。すなわち、ランプ制御処理は、２ｍｓ毎に起動される。
【０２１４】
図４６は、割込処理によるランプ制御コマンド受信処理を示すフローチャートである。主基板３１からのランプ制御用のＩＮＴ信号はランプ制御用ＣＰＵ３５１の割込端子に入力されている。よって、主基板３１からのＩＮＴ信号がオン状態になると、ランプ制御用ＣＰＵ３５１に割込がかかり、図４６に示すランプ制御コマンドの受信処理が開始される。
【０２１５】
ランプ制御コマンドの受信処理において、ランプ制御用ＣＰＵ３５１は、まず、ランプ制御コマンドデータの入力に割り当てられている入力ポートからデータを読み込む（ステップＳ２５１）。そして、２バイト構成のランプ制御コマンドのうちの１バイト目を既に受信したか否か確認する（ステップＳ２５２）。既に受信したか否かは、受信バッファの１バイト目に有効なデータが設定されているか否かで確認できる。
【０２１６】
まだ１バイト目を受信していない場合には、受信した１バイトのうちのビット７が「１」であるか否か確認する（ステップＳ２５３）。ビット７が「１」であるのは、２バイト構成のランプ制御コマンドのうちのＭＯＤＥバイト（１バイト目）のはずである（図３４参照）。ビット７が「１」であれば、有効な１バイト目を受信したとして、受信したコマンドを受信バッファの１バイト目に格納する（ステップＳ２５４）。
【０２１７】
１バイト目を既に受信している場合には、受信した１バイトのうちのビット７が「０」であるか否か確認する（ステップＳ２５５）。ビット７が「０」であるのは、２バイト構成のランプ制御コマンドのうちのＥＸＴバイト（２バイト目）のはずである（図３４参照）。その場合には、ビット７が「０」であれば、有効な２バイト目を受信したとして、受信したコマンドを受信バッファの２バイト目に格納する（ステップＳ２５６）。また、通信終了フラグをセットする（ステップＳ２５７）。通信終了フラグは、正常にランプ制御コマンドを受信したことを示すフラグである。
【０２１８】
ステップＳ２５５において、受信したデータのビット７が「０」でない場合には、受信したデータをあらためて受信バッファの１バイト目に格納する（ステップＳ２５８）。
【０２１９】
図４７は、ランプ制御処理（ステップＳ２４５）を示すフローチャートである。ランプ制御処理において、ランプ制御用ＣＰＵ３５１は、通信終了フラグがセットされているか否か確認する（ステップＳ２６１）。通信終了フラグがセットされているということは、ランプ制御コマンドを受信したことを意味する。
【０２２０】
そこで、通信終了フラグがセットされていれば、それをクリアし（ステップＳ２６２）、受信バッファから受信コマンドを読み出した後、各ランプ制御コマンドに対応するパターンデータが設定されているランプパターンテーブルにおける受信コマンドに対応したパターンデータを読み込む（ステップＳ２６３）。パターンデータが存在する場合、すなわち、パターンデータが記載されていた場合には（ステップＳ２６４）、該当する制御パターンを変更する（ステップＳ２６５）。例えば、「８０００」のランプ制御コマンドを受信した場合には、飾りランプに関する制御パターンを変更し、それ以外の始動記憶表示器１８、ゲート通過表示器４１、賞球ランプ５１および球切れランプ５２の制御パターンを変更しない。そして、ランプ・ＬＥＤ制御処理（ステップＳ２６６）を実行する。
【０２２１】
図４８は、ランプ・ＬＥＤ制御処理（ステップＳ２６６）の一例を示すフローチャートである。ランプ・ＬＥＤ制御処理において、ランプ制御用ＣＰＵ３５１は、まず、点灯中であるか否かをチェックする（ステップＳ２７１）。点灯中であるならば、実際の点灯時間がランプ・ＬＥＤ制御パターンに設定されていた点灯時間を経過したか否か確認する（ステップＳ２７２）。経過していれば、制御対象のランプ・ＬＥＤを消灯する（ステップＳ２７３）。
【０２２２】
また、点灯中でなければ、実際の消灯時間がランプ・ＬＥＤ制御パターンに設定されていた消灯時間を経過したか否か確認する（ステップＳ２７４）。経過していれば、制御対象のランプ・ＬＥＤを点灯する（ステップＳ２７５）。
【０２２３】
この例は、点灯と消灯とを繰り返す簡単な例であるが、より複雑な点灯／消灯パターンを実現する場合であっても、ランプパターンテーブルにランプ制御コマンドに対応したパターンデータを設定するとともに、各パターンデータに対応したランプ・ＬＥＤ制御パターン（具体的な点灯時間等が設定されているテーブル）を用意しておけば、任意の点灯／消灯パターンを実現することができる。
【０２２４】
以上のように、ランプ制御手段および音声制御手段が遊技制御手段とは別体に設けられ、遊技制御手段は、定期的に発生する内部タイマ割込に応じて遊技制御プログラムを実行する。よって、遊技制御手段のランプ・ＬＥＤ制御や音発生制御に関する負担が軽減され、また、外部に割込を生じさせるための回路が必要とされないので遊技機のコストが低減する。
【０２２５】
また、ランプ制御手段（発光体制御手段）は、遊技機の枠体に設けられている発光体だけでなく、遊技盤に設けられている発光体の点灯制御も行う。従って、遊技制御手段は遊技盤に設けられている発光体の制御を行わなくてよく、遊技制御手段の制御負荷が軽減される。
【０２２６】
また、発光体制御手段は、少なくとも、特別図柄変動開始の条件成立の記憶数と普通図柄変動開始の条件成立の記憶数を報知するための発光体点灯制御を行う。従って、遊技制御手段がそれらの条件成立の検出および記憶を行うように構成されている場合でも、遊技制御手段は、それらの記憶数を報知するための発光体点灯制御を行わなくてよい。遊技進行に伴って遊技効果を増進するための演出的発光体点灯／消灯を行わなくてよいことに加えて、記憶数の点灯／消灯制御を行わなくてよいので、遊技制御手段の発光体点灯に関する負荷がさらに低減される。
【０２２７】
さらに、遊技制御手段は、電源監視手段の出力信号を入力ポートを介して入力し、その信号が電源電圧低下を示していたら、ＲＡＭチェックデータを作成してＲＡＭに格納した後に、ＲＡＭアクセス禁止状態に設定する。また、電源投入時に、ＲＡＭチェックデータにもとづいてＲＡＭチェックを行い、データが正しく保存されていたか否か確認する。そして、正しく保存されていたことが確認されたら、遊技状態を電源断時の状態に復旧させる。よって、電源断時の遊技状態が保存されるとともに、復旧時の正確性が保証される。従って、遊技中に電源断が生じても、復旧時に遊技が電源断時の状態から再開されるので、遊技者に不利益が与えられることが防止される。
【０２２８】
【発明の効果】
以上のように、本発明によれば、遊技機を、遊技制御手段とは別体に設けられ少なくとも遊技盤に設けられている発光体の一部について遊技制御手段から送出されたコマンドに対応する点灯制御を行う発光体制御手段と、遊技制御手段とは別体に設けられ遊技制御手段から送出されたコマンドに対応する音出力制御を行う音制御手段と、遊技制御手段からのコマンドにもとづいて、可変表示装置を用いた可変表示制御を行う表示制御手段とを備え、遊技制御プログラムは、少なくとも、メインルーチンと、メインルーチンの実行中に呼び出されるサブルーチンと、タイマ割込によって定期的に起動される割込処理とを含み、メインルーチンは、少なくとも、遊技機への電源供給が開始されたときに実行される初期化処理と、遊技機の遊技状態を制御するための遊技制御処理と、該遊技制御処理に移行するための移行条件の成立を判定する判定処理を繰り返し実行するループ処理とを含み、割込処理は、判定処理で移行条件の成立を判定させるためのフラグを設定する符号設定処理を含む構成にしたので、遊技制御プログラムを構成する全ての処理プログラムが確実に実行されるとともに、遊技制御手段の制御負担を軽くすることができ、かつ、コスト低減を実現できる効果がある。また、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われず、遊技制御処理中の全ての各処理が実行完了することが保証されるという効果がある。
【０２３０】
遊技制御用マイクロコンピュータが、メインルーチンにおいて、遊技制御処理に移行するための移行条件の成立を判定する際に、他の処理を繰り返し実行しながら判定処理を実行するように構成されている場合には、遊技制御処理の実行時間の余り時間を有効に活用することができる。
【０２３１】
他の処理に、少なくとも遊技制御に用いる数値データを更新する処理が含まれている場合には、遊技制御処理の実行時間の余り時間を有効に活用することができるとともに、ランダム性が要求される数値データに関してランダム性を向上させることができる。
【０２３２】
遊技状態を復帰可能に遊技制御手段のＲＡＭが電源バックアップされ、遊技制御用マイクロコンピュータが、電源監視手段の検出信号に応じて所定の電力供給停止時処理を実行するように構成されている場合には、電力供給が停止しても、必要なデータが確実に保存されるので、遊技者に不利益がもたらされることを防止することができる。
【０２３３】
電力供給停止時処理にＲＡＭアクセス防止処理が含まれている場合には、電力供給停止時に、ＲＡＭのデータが破壊されることがないという効果がある。
【０２３４】
電力供給停止時処理にＲＡＭ記憶内容に関連した演算の結果得られるチェックデータを作成して保存するチェックデータ作成処理が含まれている場合には、電源復旧時にチェックデータにもとづいてデータが破壊されていないかどうかチェックすることができ、保存されるデータの信頼性を向上させることができる。
【０２３５】
遊技制御用マイクロコンピュータが、電力供給開始時の処理でチェックデータにもとづくＲＡＭ記憶内容のチェックを行い、チェック結果が正常であればＲＡＭ記憶内容にもとづいて遊技状態の復帰処理を行うように構成されている場合には、常に正常な記憶内容にもとづく遊技状態復帰処理が行われるので、正しく遊技状態復帰処理が行われる効果がある。
【０２３６】
遊技制御用マイクロコンピュータが、チェック結果が正常でなければ初期化処理を実行するように構成されている場合には、異常な記憶内容にもとづく遊技状態復帰処理が行われることはないという効果がある。
【０２３７】
電源監視手段の検出信号が遊技制御用マイクロコンピュータの割込端子に入力され、電力供給停止時処理が割込端子への検出信号にもとづく割込処理で実行されるように構成されている場合には、遊技制御用マイクロコンピュータの動作状況に関わらず直ちに電力供給停止時処理が開始されるので、遊技制御用マイクロコンピュータが動作できないような電圧にまで電源電圧が低下する前に、確実に電力供給停止時処理が完了する。
【図面の簡単な説明】
【図１】 パチンコ遊技機を正面からみた正面図である。
【図２】 パチンコ遊技機の遊技盤を正面からみた正面図である。
【図３】 パチンコ遊技機の機構板を背面からみた背面図である。
【図４】 遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図５】 表示制御基板内の回路構成を示すブロック図である。
【図６】 音声制御基板内の回路構成を示すブロック図である。
【図７】 ランプ制御基板内の回路構成を示すブロック図である。
【図８】 電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図９】 電源基板の一構成例を示すブロック図である。
【図１０】 主基板におけるＣＰＵが実行するメイン処理の例を示すフローチャートである。
【図１１】 遊技状態復旧処理を実行するか否かの決定方法の例を示す説明図である。
【図１２】 初期設定処理の例を示すフローチャートである。
【図１３】 初期化処理の例を示すフローチャートである。
【図１４】 ２ｍｓタイマ割込処理の例を示すフローチャートである。
【図１５】 遊技制御処理の例を示すフローチャートである。
【図１６】 各乱数を示す説明図である。
【図１７】 打球が始動入賞口に入賞したことを判定する処理を示すフローチャートである。
【図１８】 可変表示の停止図柄を決定する処理およびリーチ種類を決定する処理を示すフローチャートである。
【図１９】 大当り判定の処理を示すフローチャートである。
【図２０】 特別図柄プロセス処理を示すフローチャートである。
【図２１】 普通図柄プロセス処理を示すフローチャートである。
【図２２】 ゲートスイッチ処理を示すフローチャートである。
【図２３】 普通図柄に関する当り判定用乱数の当り／はずれを示す説明図である。
【図２４】 停電発生ＮＭＩ処理の例を示すフローチャートである。
【図２５】 バックアップパリティデータ作成方法の例を説明するための説明図である。
【図２６】 遊技状態復旧処理の例を示すフローチャートである。
【図２７】 特別図柄の変動と表示制御コマンドとの関係を示すタイミング図である。
【図２８】 表示制御コマンドのコマンド形態の一例を示す説明図である。
【図２９】 表示制御コマンドの内容の一例を示す説明図である。
【図３０】 表示制御コマンドの送出形態の一例を示すタイミング図である。
【図３１】 音声制御コマンドのコマンド形態の一例を示す説明図である。
【図３２】 音声制御コマンドの内容の一例を示す説明図である。
【図３３】 音声制御コマンドの送出形態の一例を示すタイミング図である。
【図３４】 ランプ制御コマンドのコマンド形態の一例を示す説明図である。
【図３５】 ランプ制御コマンドの内容の一例を示す説明図である。
【図３６】 ランプ制御コマンドの送出形態の一例を示すタイミング図である。
【図３７】 遊技制御処理におけるコマンド制御処理を示すフローチャートである。
【図３８】 データ出力処理の一例を示すフローチャートである。
【図３９】 コマンド送出サブルーチンを示すフローチャートである。
【図４０】 音声制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図４１】 タイマ割込処理を示すフローチャートである。
【図４２】 コマンド受信割込処理を示すフローチャートである。
【図４３】 音声制御処理を示すフローチャートである。
【図４４】 ランプ制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図４５】 タイマ割込処理を示すフローチャートである。
【図４６】 コマンド受信割込処理を示すフローチャートである。
【図４７】 ランプ制御処理を示すフローチャートである。
【図４８】 ランプ・ＬＥＤ制御処理の一例を示すフローチャートである。
【符号の説明】
１ パチンコ遊技機
１８ 始動記憶表示器
３１ 主基板
３５ ランプ制御基板
４１ ゲート通過記憶表示器
７０ 音声制御基板
５３ 基本回路
５６ ＣＰＵ
５７０ 入力ポート
９０２ 電源監視用ＩＣ
９１０ 電源基板
９１６ コンデンサ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine or a coin gaming machine in which a game is performed in accordance with a player's operation, and more particularly to a gaming machine in which a game is performed in accordance with a player's operation in a gaming area on a gaming board. .
[0002]
[Prior art]
As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are paid out to the player. There is something to be done. Further, a variable display unit capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display unit becomes a predetermined specific display mode There is.
[0003]
The display result of the variable display unit that displays the special symbol is a combination of a specific display mode that is determined in advance. Note that the game value is the right that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who is likely to win a ball, or the advantageous state for a player. It is to generate.
[0004]
When a big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state in which a hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. Further, when a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
[0005]
In addition, among the combinations of display modes other than the “big hit” combination, the variable display in which the display result has already been derived and displayed at the stage where some of the display results of the plurality of variable display units have not yet been derived and displayed. A state in which the display mode of the part satisfies a display condition that is a combination of specific display modes is called “reach”. Then, if the display result of the identification information variably displayed on the variable display portion does not satisfy the condition of “reach”, it becomes “missing”, and the variable display state ends. A player plays a game while enjoying how to generate a big hit.
[0006]
In such a gaming machine, a speaker is provided and various sound effects are emitted from the speaker as the game progresses in order to enhance the gaming effect. In addition, light emitters such as lamps and LEDs are provided in the game area and frame of the gaming machine, and the light emitters are turned on and off as the game progresses in order to enhance the game effect. Since each light-emitting body is displayed and controlled in accordance with the progress of the game, the light-on / off control of the light-emitting body is generally performed by a game control means for controlling the progress of the game. Hereinafter, the game control means and the other control means may be referred to as electrical component control means, respectively.
[0007]
[Problems to be solved by the invention]
Game control means for controlling the progress of a game is generally realized by a microcomputer. And in order to prevent the program runaway etc. resulting from noise, it is comprised so that a game control program may be restarted repeatedly for every predetermined period (for example, 2 ms). The game control program includes various processing programs. Also, interrupt processing may be used to effectively perform game control. For example, if each predetermined period of 2 ms is referred to as a single program execution time, it will be executed once before execution of all the processing programs constituting the game control program due to the occurrence of interrupt processing or the like. The program execution time may elapse. When such a situation occurs, processing that is not executed in a single program execution time occurs, which impedes game control.
[0008]
In particular, when the program execution time is configured to control the sound emitted from the speaker and various light emitters provided in the gaming machine, the control burden on the game control means is large. Thus, the possibility that one program execution time will elapse before all the processing programs are completely executed is further increased. Further, when an interrupt is used to create a predetermined period of 2 ms, a circuit for generating an interrupt must be provided outside the microcomputer, which increases the cost of the gaming machine.
[0009]
Therefore, the present invention provides a gaming machine in which all the processing programs constituting the game control program are surely executed, the control burden on the game control means can be reduced, and the cost can be reduced. For the purpose.
[0010]
[Means for Solving the Problems]
  The gaming machine according to the present invention isA variable display device that variably displays identification information and derives and displays the display result is provided, and when the specific display result is derived and displayed on the variable display device, it is controlled to a specific gaming state advantageous to the player.A game control means for controlling the progress of the game, and a command sent from the game control means for at least a part of the light emitting body provided on the game board provided separately from the game control means. Light emitter control means for performing corresponding lighting control; sound control means for performing sound output control corresponding to a command sent from the game control means provided separately from the game control means;Display control means for performing variable display control using a variable display device based on a command from the game control means;WithThe game control means includes a game control microcomputer for executing a game control program for performing game control. The game control program includes at least a main routine, a subroutine called during execution of the main routine, and a timer interrupt. The main routine includes at least an initialization process executed when power supply to the gaming machine is started and a gaming state of the gaming machine. Including a game control process and a loop process for repeatedly executing a determination process for determining whether a transition condition for transitioning to the game control process is satisfied. The game control process includes a command output process for outputting a command to the display control means. The interrupt process includes a code setting process for setting a flag for determining whether the transition condition is satisfied in the determination process. The means includes command output means for executing a command output process included in the game control process to output a command capable of specifying the game state according to the progress of the game to the display control means. The command output means includes the game state The command that can specify the variable display time of the identification information on the variable display device is output only when the variable display of the identification information is started, and all identification is performed when the variable display time of the identification information has passed. A command indicating the stop of the information is output, and the display control means executes the variable display of the identification information on the variable display device based on the command capable of specifying the variable display time of the identification information, and indicates the stop of all the identification information Including variable display control means for performing control to stop variable display of identification information in variable display device based on commandIt is characterized by.
[0012]
In the main routine, the game control microcomputer may be configured to execute the determination process while repeatedly executing other processes when determining whether the transition condition for shifting to the game control process is satisfied. .
[0013]
The other processing may include at least processing for updating numerical data used for game control.
[0014]
The RAM of the game control means is backed up so that the gaming state can be restored upon recovery after the power supply of the gaming machine is stopped, and the gaming machine monitors the power state and outputs a detection signal when a predetermined condition is detected A monitoring means may be provided, and the game control microcomputer may be configured to execute a predetermined power supply stop process in response to a detection signal of the power supply monitoring means.
[0015]
The process for stopping power supply may include a RAM access prevention process.
[0016]
The power supply stop process may include a check data creation process for creating and saving check data obtained as a result of a calculation related to the contents stored in the RAM.
[0017]
The game control microcomputer is configured to check the RAM storage contents based on the check data in the process at the start of power supply, and if the check result is normal, the game state return processing is performed based on the RAM storage contents May be.
[0018]
If the check result is not normal, the game control microcomputer may be configured to execute an initialization process.
[0019]
The detection signal of the power monitoring means may be input to the interrupt terminal of the gaming control microcomputer, and the power supply stop process may be executed by an interrupt process based on the detection signal to the interrupt terminal. .
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. 1 is a front view of the pachinko gaming machine 1 as seen from the front, FIG. 2 is an overall rear view showing the internal structure of the pachinko gaming machine 1, and FIG. 3 is a rear view of the gaming board of the pachinko gaming machine 1 as seen from the back. In the following embodiments, a pachinko gaming machine will be described as an example. However, the gaming machine according to the present invention is not limited to a pachinko gaming machine, and may be a coin gaming machine, for example. It can also be applied to image-type gaming machines and slot machines.
[0021]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2 is a hitting ball supply tray 3. Under the hitting ball supply tray 3, there are provided an extra ball receiving tray 4 for storing the stored balls overflowing from the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing the hitting ball. A game board 6 is detachably attached to the rear side of the glass door frame 2. A game area 7 is provided in front of the game board 6.
[0022]
Near the center of the game area 7, there is provided a variable display device 8 including a variable display unit 9 for variably displaying a plurality of types of symbols and a variable display 10 using 7 segment LEDs. Further, a passage memory display (ordinary symbol memory display) 41 composed of four LEDs is provided below the variable display 10. In this embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. A passing gate 11 for guiding a hit ball is provided on the side of the variable display device 8. The hit ball that has passed through the passage gate 11 is guided to the start winning opening 14 through the ball outlet 13. In the path between the passing gate 11 and the ball outlet 13, there is a gate switch 12 that detects a hit ball that has passed through the passing gate 11. The winning ball that has entered the start winning opening 14 is guided to the back of the game board 6 and detected by the start opening switch 17. A variable winning ball device 15 that opens and closes is provided below the start winning opening 14. The variable winning ball device 15 is opened by a solenoid 16.
[0023]
An open / close plate 20 that is opened by a solenoid 21 in a specific gaming state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the game board 6, the winning ball entering one (V zone) is detected by the V count switch 22. A winning ball from the opening / closing plate 20 is detected by the count switch 23. At the bottom of the variable display device 8, a start winning memory display 18 having four display units for displaying the number of winning balls that have entered the start winning opening 14 is provided. In this example, with the upper limit being four, each time there is a start prize, the start prize storage display 18 increases the number of lit display units one by one. Then, each time the variable display of the variable display unit 9 is started, the lit display unit is reduced by one.
[0024]
The game board 6 is provided with a plurality of winning openings 19, 24, and winning of the game balls to the winning openings 19, 24 is detected by winning opening switches 19a, 24a. Decorative lamps 25 blinking during the game are provided around the left and right sides of the game area 7, and an outlet 26 for absorbing a hit ball that has not won a prize is provided below. Two speakers 27 that emit sound effects are provided on the left and right upper portions outside the game area 7. On the outer periphery of the game area 7, a game effect LED 28a and game effect lamps 28b and 28c are provided.
[0025]
In this example, a prize ball lamp 51 that is lit when a prize ball is paid out is provided in the vicinity of one speaker 27, and a ball break lamp 52 that is lit when a supply ball is cut out in the vicinity of the other speaker 27. Is provided. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming machine 1 and enables lending of a ball by inserting a prepaid card.
[0026]
The card unit 50 has a usable indicator lamp 151 indicating whether or not it is in a usable state, and when the remaining amount information recorded in the card has a fraction (a number less than 100 yen), the fraction is indicated as a hitting tray. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connecting table direction indicator 153 indicating which side of the pachinko gaming machine 1 corresponds to the card unit 50, in the card unit 50 Check the card insertion indicator lamp 154 indicating that a card is inserted, the card insertion slot 155 into which a card as a recording medium is inserted, and the mechanism of the card reader / writer provided on the back of the card insertion slot 155. In some cases, a card unit lock 156 is provided for releasing the card unit 50.
[0027]
The hit ball fired from the hit ball launching device enters the game area 7 through the hit ball rail, and then descends the game area 7. When the hit ball is detected by the gate switch 12 through the passing gate 11, the display number of the variable display 10 changes continuously. Further, when the hit ball enters the start winning opening 14 and is detected by the start opening switch 17, the symbol in the variable display portion 9 starts to rotate if the variation of the symbol can be started. If it is not in a state where the change of the symbol can be started, the start winning memory is increased by one.
[0028]
The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of the stop is a combination of jackpot symbols, the game shifts to a jackpot gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or a predetermined number (for example, 10) of hit balls wins. When the hit ball enters the specific winning area while the opening / closing plate 20 is opened and is detected by the V count switch 22, a right to continue is generated and the opening / closing plate 20 is opened again. The generation of the continuation right is allowed a predetermined number of times (for example, 15 rounds).
[0029]
When the combination of images in the variable display section 9 at the time of stop is a combination of jackpot symbols with probability fluctuations, the probability of the next jackpot increases. That is, it becomes a more advantageous state for the player in a high probability state. Further, when the stop symbol on the variable display 10 is a predetermined symbol (winning symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol in the variable display 10 becomes a winning symbol is increased, and the opening time and the number of times of opening of the variable winning ball device 15 are increased.
[0030]
Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIG.
On the back surface of the variable display device 8, as shown in FIG. 2, a game ball tank 38 is provided on the upper part of the mechanism plate 36, and a game ball is received from above in a state where the pachinko game machine 1 is installed on the game machine installation island. It is supplied to the game ball tank 38. The game balls in the game ball tank 38 pass through the guide rod 39 and reach the ball dispensing device 97.
[0031]
The mechanism plate 36 includes a variable display control unit 29 for controlling the variable display unit 9 via the relay board 30, a game control board (main board) 31 covered with a board case 32 and mounted with a game control microcomputer, etc. A payout control board 37 on which a relay board 33 for relaying signals between the variable display control unit 29 and the game control board 31 and a payout control microcomputer for performing payout control of prize balls and the like is installed. ing. Further, at the lower part of the mechanism plate 36, a hitting ball launching device 34 that launches a hitting ball into the game area 7 using the rotational force of the motor, game effect lamps / LEDs 28a, 28b, 28c, a prize ball lamp 51, and a ball break lamp A lamp control board 35 for sending a signal to 52 is installed.
[0032]
FIG. 3 is a rear view of the mechanism plate of the pachinko gaming machine 1 as seen from the back. As shown in FIG. 3, the game ball passing through the guide rod 39 passes through the ball break detectors (ball break switches) 187a and 187b, and reaches the ball dispensing device 97 via the ball supply rods 186a and 186b. The ball break switches 187a and 187b are switches that detect the presence or absence of a game ball in the game ball passage, but a ball break detection switch 167 that detects a shortage of supply balls in the ball tank 38 is also provided. The game balls paid out from the ball payout device 97 are supplied to the hitting ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the connection port 45. A surplus ball passage 46 communicating with the surplus ball receiving tray 4 provided on the front surface of the pachinko gaming machine 1 is formed on the side of the communication port 45. A lot of premium balls based on the winnings are paid out and the hitting ball supply tray 3 becomes full. Finally, when the game balls reach the contact port 45 and further game balls are paid out, the game balls pass through the surplus ball passage 46. It is guided to the surplus ball receiving tray 4. When the game ball is further paid out, the sensing lever 47 presses the full tank switch 48 and the full tank switch 48 is turned on. In this state, the rotation of the stepping motor in the ball dispensing device 97 is stopped, the operation of the ball dispensing device 97 is stopped, and the driving of the hitting ball launching device 34 is stopped as necessary.
[0033]
In this embodiment, a ball payout device 97 for paying out game balls by rotation of a stepping motor is used as a ball payout device for paying out game balls by driving an electric drive source. A ball payout device having a structure for delivering a game ball may be used, or a ball payout device having a structure in which a stopper is removed by driving of an electric drive source and the game ball is paid out by its own weight may be used.
[0034]
In order to perform prize ball payout control, signals from the prize opening switches 19 a and 24 a, the start opening switch 17 and the V count switch 22 are sent to the main board 31. The CPU 56 of the main board 31 knows that a winning corresponding to six prize ball payout has occurred when the start port switch 17 is turned on. Further, when the count switch 23 is turned on, it is known that a winning corresponding to 15 prize ball payouts has occurred. Then, when the winning opening switch is turned on, it is known that a winning corresponding to ten winning ball payouts has occurred. In this embodiment, for example, a game ball won in the winning opening 24 is detected by a winning opening switch 24 a provided in a winning ball flow path from the winning opening 24 and won in the winning opening 19. Is detected by a winning port switch 19a provided in a winning ball flow path from the winning port 19.
[0035]
FIG. 4 is a block diagram illustrating an example of a circuit configuration in the main board 31. 4 also shows a payout control board 37, a lamp control board 35, a sound control board 70, a launch control board 91, and a display control board 80. The main board 31 includes a basic circuit 53 that controls the pachinko gaming machine 1 according to a program, a gate switch 12, a start port switch 17, a V count switch 22, a count switch 23, winning port switches 19a and 24a, and a winning ball count switch 301A. And a solenoid circuit 59 for driving a solenoid 16 for opening / closing the variable winning ball apparatus 15 and a solenoid 21 for opening / closing the opening / closing plate 20 in accordance with a command from the basic circuit 53. Has been.
[0036]
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the image display of the variable display unit 9, and the fact that the probability variation has occurred. An information output circuit 64 is provided for outputting the probability variation information and the like to a host computer such as a hall management computer.
[0037]
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a RAM 55 that is an example of storage means used as a work memory, a CPU 56 that performs control operations according to the program, and an I / O port unit 57. In this embodiment, the ROM 54 and RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to incorporate at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally attached or built-in.
[0038]
Further, the main board 31 has a system reset circuit 65 for resetting the CPU 56 when the power is turned on, and an address signal supplied from the basic circuit 53 to decode any I / O of the I / O port unit 57. An address decoding circuit 67 that outputs a signal for selecting a port is provided. Note that there is switch information input to the main board 31 from the ball dispensing device 97, but these are omitted in FIG.
[0039]
A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the launch control board 91. Then, the driving force of the drive motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the firing control board 91 is controlled so that the hit ball is fired at a speed corresponding to the operation amount of the operation knob 5.
[0040]
In this embodiment, the lamp control means mounted on the lamp control board 35 controls the display of the start memory indicator 18, the gate passing memory indicator 41 and the decoration lamp 25 provided on the game board. At the same time, display control of the game effect lamps / LEDs 28a, 28b, 28c, the prize ball lamp 51 and the ball-out lamp 52 provided on the frame side is performed. Here, the lamp control means is an example of a light emitter control means. Further, display control of the variable display unit 9 for variably displaying the special symbol and the variable display 10 for variably displaying the normal symbol is performed by display control means mounted on the display control board 80.
[0041]
The decorative lamp 25 and the game effect lamps / LEDs 28a, 28b, and 28c are variously controlled in a decorative manner as the game progresses. In addition, the display state of the start memory display 18 and the gate passing memory display 41 is changed when a predetermined condition is established as the game progresses. Further, the prize ball lamp 51 and the ball break lamp 52 are also displayed and controlled in accordance with the state of the gaming machine. In this embodiment, lamp control means provided separately from the game control means performs display control of the decoration lamp 25 and the game effect lamps / LEDs 28a, 28b, 28c, and further, the start memory display 18, the gate passage Display control of the memory display 41, the prize ball lamp 51 and the ball break lamp 52 is also performed. Therefore, the game control means does not have to perform specific lighting / extinguishing control of the light emitters provided in the gaming machine, and the control burden on the light emitter control of the game control means is greatly reduced.
[0042]
FIG. 5 shows the circuit configuration in the display control board 80, which is an LCD (liquid crystal display device) 82, a variable display 10, and an output port (ports A and B) 571 of the main board 31, which is an example of realizing the variable display unit 9. , 572 and output buffer circuits 63A and 63B. The output port 571 outputs 8-bit data, and the output port 572 outputs a 1-bit strobe signal (INT signal).
[0043]
The display control CPU 101 operates in accordance with a program stored in the control data ROM 102. When an INT signal is input from the main board 31 via the noise filter 107 and the input buffer circuit 105B, display control is performed via the input buffer circuit 105A. Receive commands. As the input buffer circuits 105A and 105B, for example, general-purpose ICs 74HC540 and 74HC14 can be used. When the display control CPU 101 does not have an I / O port, an I / O port is provided between the input buffer circuits 105A and 105B and the display control CPU 101.
[0044]
Then, the display control CPU 101 performs display control of the screen displayed on the LCD 82 in accordance with the received display control command. Specifically, a command corresponding to the display control command is given to the VDP 103. The VDP 103 reads necessary data from the character ROM 86. The VDP 103 generates image data to be displayed on the LCD 82 according to the input data, and outputs R, G, B signals and a synchronization signal to the LCD 82.
[0045]
5 also shows a reset circuit 83 for resetting the VDP 103, an oscillation circuit 85 for supplying an operation clock to the VDP 103, and a character ROM 86 for storing frequently used image data. The frequently used image data stored in the character ROM 86 is, for example, a person, animal, or an image made up of characters, figures, symbols, or the like displayed on the LCD 82.
[0046]
The input buffer circuits 105 </ b> A and 105 </ b> B can pass signals only in the direction from the main board 31 toward the display control board 80. Therefore, there is no room for signals to be transmitted from the display control board 80 side to the main board 31 side. That is, the input buffer circuits 105A and 105B constitute irreversible information input means together with the input ports. Even if the tampering is added to the circuit in the display control board 80, the signal output by the tampering is not transmitted to the main board 31 side.
[0047]
Note that the outputs of the output ports 571 and 572 may be output to the display control board 80 as they are. However, by providing output buffer circuits 63A and 63B capable of transmitting signals only in one direction, the main board 31 and the display control board 80 are provided. One-way signal transmission can be made more reliable. That is, the output buffer circuits 63A and 63B constitute irreversible information output means together with the output ports.
[0048]
In addition, for example, a three-terminal capacitor or a ferrite bead is used as the noise filter 107 that cuts off the high-frequency signal. However, even if noise is added between display boards due to the presence of the noise filter 107, the influence is removed. Is done. A noise filter may be provided also on the output side of the buffer circuits 63A and 63B of the main board 31.
[0049]
FIG. 6 is a block diagram showing a configuration example of the voice control command signal transmission portion of the main board 31 and the voice control board 70. In this embodiment, a voice control command for instructing voice output from the speaker 27 provided outside the gaming area 7 is output from the main board 31 to the voice control board 70 as the game progresses.
[0050]
As shown in FIG. 6, the voice control command is output from the output ports (output ports C and D) 573 and 574 of the I / O port unit 57 in the basic circuit 53. The output port 573 outputs 8-bit data, and the output port 574 outputs a 1-bit INT signal. In the audio control board 70, each signal from the main board 31 is input to the audio control CPU 701 via the input buffer circuits 705 and 705B. When the audio control CPU 701 does not have an I / O port, an I / O port is provided between the input buffer circuits 705A and 705B and the audio control CPU 701.
[0051]
Then, for example, a voice synthesis circuit 702 using a digital signal processor generates voice and sound effects according to instructions from the voice control CPU 701 and outputs them to the volume switching circuit 703. The volume switching circuit 703 sets the output level of the audio control CPU 701 to a level corresponding to the set volume and outputs the level to the volume amplification circuit 704. The volume amplifier circuit 704 outputs the amplified audio signal to the speaker 27.
[0052]
As the input buffer circuits 705A and 705B, for example, 74HC540 and 74HC14, which are general-purpose CMOS-ICs, are used. The input buffer circuits 705A and 705B can pass signals only in the direction from the main board 31 toward the audio control board 70. Therefore, there is no room for signals to be transmitted from the voice control board 70 side to the main board 31 side. Therefore, even if unauthorized modification is added to the circuit in the voice control board 70, a signal output by the unauthorized modification is not transmitted to the main board 31 side. A noise filter may be provided on the input side of the input buffer circuits 705A and 705B.
[0053]
In the main board 31, buffer circuits 67A and 67B are provided outside the output ports 573 and 574. As the buffer circuits 67A and 67B, for example, general-purpose CMOS-ICs 74HC250 and 74HC14 are used. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, it is possible to further reliably eliminate a signal line from which a signal may be given from the voice control board 70 to the main board 31. be able to. A noise filter may be provided on the output side of the buffer circuits 67A and 67B.
[0054]
FIG. 7 is a block diagram showing signal transmission / reception portions in the main board 31 and the lamp control board 35. In this embodiment, the game effect LED 28a, the game effect lamps 28b and 28c provided on the outside of the game area 7, and the decoration lamp 25 provided on the game board are turned on / off, and the prize ball lamp 51 and the ball are out of play. A lamp control command indicating turning on / off of the lamp 52 is output from the main board 31 to the lamp control board 35. Further, a lamp control command indicating the number of lighting of the start memory display 18 and the gate passing memory display 41 is also output from the main board 31 to the lamp control board 35.
[0055]
As shown in FIG. 7, the lamp control command related to the lamp control is output from the output ports (output ports E and F) 575 and 576 of the I / O port unit 57 in the basic circuit 53. The output port 575 outputs 8-bit data, and the output port 576 outputs a 1-bit INT signal. In the lamp control board 35, a control command from the main board 31 is input to the lamp control CPU 351 via the input buffer circuits 355A and 355B. When the lamp control CPU 351 does not include an I / O port, an I / O port is provided between the input buffer circuits 355A and 355B and the lamp control CPU 351.
[0056]
In the lamp control board 35, the lamp control CPU 351 performs the game effect LED 28 a and the game effect lamp according to the turn-on / off pattern of the game effect LED 28 a, the game effect lamps 28 b and 28 c and the decoration lamp 25 defined according to each control command. 28b, 28c, and the decoration lamp 25 are turned on / off signals. The on / off signal is output to the game effect LED 28a, the game effect lamps 28b and 28c, and the decoration lamp 25. The on / off pattern is stored in the built-in ROM or external ROM of the lamp control CPU 351.
[0057]
In the main board 31, the CPU 56 outputs a control command for instructing the lighting of the prize ball lamp 51 when there is an unpaid prize ball remaining in the stored contents of the RAM 55, and the above-mentioned payout ball passage 186 a, When the ball break switches 187a and 187b (see FIG. 3) installed upstream of 186b no longer detect a game ball, a control command is output to instruct the ball break lamp 52 to be lit. In the lamp control board 35, each control command is input to the lamp control CPU 351 via the input buffer circuits 355A and 355B. The lamp control CPU 351 turns on / off the prize ball lamp 51 and the ball-out lamp 52 in accordance with these control commands. The on / off pattern is stored in the built-in ROM or external ROM of the lamp control CPU 351.
[0058]
Further, the lamp control CPU 351 outputs a light on / off signal to the start memory display 18 and the gate passage memory display 41 in accordance with the control command.
[0059]
As the input buffer circuits 355A and 355B, for example, 74HC540 and 74HC14 which are general-purpose CMOS-ICs are used. The input buffer circuits 355A and 355B can pass signals only in the direction from the main board 31 toward the lamp control board 35. Therefore, there is no room for signals to be transmitted from the lamp control board 35 side to the main board 31 side. Even if unauthorized modification is added to the circuit in the lamp control board 35, the signal output by the unauthorized modification is not transmitted to the main board 31 side. Note that a noise filter may be provided on the input side of the input buffer circuits 355A and 355B.
[0060]
In the main board 31, buffer circuits 62A and 62B are provided outside the output ports 575 and 576. As the buffer circuits 62A and 62B, for example, general-purpose CMOS-ICs 74HC250 and 74HC14 are used. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, a signal line that can give a signal from the lamp control board 70 to the main board 31 is further reliably eliminated. be able to. A noise filter may be provided on the output side of the buffer circuits 62A and 62B.
[0061]
FIG. 8 is a block diagram illustrating a configuration example around the CPU 56. As shown in FIG. 8, the voltage drop signal from the first power supply monitoring circuit (power supply monitoring means) is connected to the non-maskable interrupt terminal (XNMI terminal) of the CPU 56. The first power supply monitoring circuit is a circuit that monitors the voltage of any one of the various DC power supplies used by the gaming machine and detects a power supply voltage drop. In this embodiment, the power supply voltage of VSL is monitored, and a low level voltage drop signal is generated when the voltage value falls below a predetermined value. VSL is the largest DC voltage used in gaming machines, and is + 30V in this example. Therefore, the CPU 56 can confirm the occurrence of power interruption by the interrupt process. In this embodiment, the first power supply monitoring circuit is mounted on a power supply board described later.
[0062]
Although the system reset circuit 65 is also shown in FIG. 8, in this embodiment, the system reset circuit 65 also serves as a second power supply monitoring circuit. That is, when the power is turned on, the reset IC 651 sets the output to the low level for a predetermined time determined by the capacity of the external capacitor, and sets the output to the high level when the predetermined time elapses. That is, the reset signal is raised to a high level to make the CPU 56 operable. The reset IC 651 monitors the power supply voltage of VSL, which is the power supply voltage equal to the power supply voltage monitored by the first power supply monitoring circuit, and the voltage value is a predetermined value (the first power supply monitoring circuit outputs a voltage drop signal). When the voltage is lower than the power supply voltage value), a low level voltage drop signal is generated. Therefore, the CPU 56 performs a predetermined power supply stop process in response to the voltage drop signal from the first power supply monitoring circuit, and then the system is reset. In this embodiment, the reset signal and the voltage drop signal from the second power supply monitoring circuit are the same signal.
[0063]
As shown in FIG. 8, the reset signal from the reset IC 651 is input to the NAND circuit 947 and also input to the clear terminal of the counter IC 941 via the inverting circuit (NOT circuit) 944. The counter IC 941 counts the clock signal from the oscillator 943 when the input to the clear terminal becomes low level. The Q5 output of the counter IC 941 is input to the NAND circuit 947 via the NOT circuits 945 and 946. The Q6 output of the counter IC 941 is input to the clock terminal of the flip-flop (FF) 942. The D input of the flip-flop 942 is fixed at a high level, and the Q output is input to an OR circuit (OR circuit) 949. The output of the NAND circuit 947 is introduced into the other input of the OR circuit 949 via the NOT circuit 948. The output of the OR circuit 949 is connected to the reset terminal of the CPU 56. According to such a configuration, since the reset signal (low level signal) is given twice to the reset terminal of the CPU 56 when the power is turned on, the CPU 56 surely starts operation.
[0064]
For example, the detection voltage of the first power supply monitoring circuit (voltage that outputs a voltage drop signal) is + 22V, and the detection voltage of the second power supply monitoring circuit is + 9V. In such a configuration, since the first power monitoring circuit and the second power monitoring circuit monitor the voltage of the same power supply VSL, the timing when the first voltage monitoring circuit outputs the voltage drop signal. And the timing at which the second voltage monitoring circuit outputs the voltage drop signal can be reliably set to a desired predetermined period. The desired predetermined period is a period from when the power supply stop process is started in response to the voltage drop signal from the first power supply monitoring circuit until the power supply stop process is reliably completed.
[0065]
In this example, the first detection condition for the first power supply monitoring means to output the detection signal is that the + 30V power supply voltage has dropped to + 22V, and the second power supply monitoring means outputs the detection signal. The second detection condition that becomes is that the + 30V power supply voltage is lowered to + 9V. However, the voltage value used here is an example, and other values may be used.
[0066]
However, although the monitoring range is narrowed, it is also possible to use a + 5V power supply voltage as the monitoring voltage of the first voltage monitoring circuit and the second voltage monitoring circuit. Also in that case, the detection voltage of the first voltage monitoring circuit is set higher than the detection voltage of the second voltage monitoring circuit.
[0067]
While power is not supplied from the + 5V power source that is the driving power source of the CPU 56 or the like, at least a part of the RAM is backed up by the backup power source supplied from the power supply board, and the contents are preserved even if the power to the gaming machine is cut off. The When the +5 V power supply is restored, a reset signal is issued from the system reset circuit 65, so that the CPU 56 returns to a normal operation state. At that time, since necessary data is stored in the backup RAM, it is possible to return to the gaming state at the time of occurrence of the power failure when recovering from the power failure.
[0068]
Although FIG. 8 shows a configuration in which a reset signal (low level signal) is given to the reset terminal of the CPU 56 when the power is turned on, the reset is reliably released even if the reset signal rises only once. When using the CPU to be used, the circuit elements denoted by reference numerals 941 to 949 are not necessary. In that case, the output of the reset IC 651 is directly connected to the reset terminal of the CPU 56.
[0069]
The CPU 56 used in this embodiment also incorporates an I / O port (PIO) and a timer / counter circuit (CTC). The PIO has 4 bits PB0 to PB3 and 1 byte port PA0 to PA7. The ports PB0 to PB3 and PA0 to PA7 can be set to either input / output. However, the built-in PIO is not used in this embodiment. In that case, for example, all the ports are set to the input mode, and all the ports are connected to the ground level. When the power is turned on, the PIO is automatically set to the input mode.
[0070]
FIG. 9 is a block diagram illustrating a configuration example of the power supply board 910 of the gaming machine. The power supply board 910 is installed independently of the electric component control boards such as the main board 31, the display control board 80, the voice control board 70, the lamp control board 35, and the payout control board 37, and each electric component control board in the gaming machine and Generates voltage used by mechanical components. In this example, AC24V, VSL (DC + 30V), DC + 21V, DC + 12V, and DC + 5V are generated. Further, the capacitor 916 serving as a backup power source is charged from a power source line for driving DC +5 V, that is, an IC on each substrate.
[0071]
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 22V, + 12V, and + 5V and outputs them to the connector 915. The connector 915 is connected to, for example, a relay board, and power of a voltage necessary for each electric component control board and the mechanism component is supplied from the relay board. Note that a power switch 918 for stopping or starting the power supply to the gaming machine is installed on the input side of the transformer 911.
[0072]
The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-capacitance capacitor 916 is connected between the backup + 5V line and the ground level. Capacitor 916 has power so that the storage state can be maintained with respect to the backup RAM of the electrical component control board when the power supply to the gaming machine is cut off (RAM that is backed up by power, that is, storage means that can be in the storage content storage state). Backup power supply. Further, a backflow preventing diode 917 is inserted between the + 5V line and the backup + 5V line.
[0073]
A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
[0074]
The power supply board 910 is mounted with a power monitoring IC 902 that constitutes the first power monitoring circuit described above. The power monitoring IC 902 detects the occurrence of power interruption by introducing the VSL power supply voltage and monitoring the VSL power supply voltage. Specifically, when the VSL power supply voltage becomes equal to or lower than a predetermined value (+22 V in this example), a voltage drop signal is output because the power supply is cut off. The power supply voltage to be monitored is preferably higher than the power supply voltage (+5 V in this example) of the circuit element mounted on each electric component control board. In this example, VSL, which is a voltage immediately after being converted from AC to DC, is used. The voltage drop signal from the power monitoring IC 902 is supplied to the main board 31, the payout control board 37, and the like.
[0075]
The predetermined value for the power monitoring IC 902 to detect the power-off is lower than the normal voltage, but is a voltage that allows the CPU on each electrical component control board to operate for a while. Further, the power monitoring IC 902 is configured to monitor a voltage that is higher than a voltage for driving a circuit element such as a CPU (+5 V in this example) and immediately after being converted from AC to DC. Therefore, the monitoring range can be expanded for the voltage required by the CPU. Therefore, more precise monitoring can be performed. Furthermore, when VSL (+ 30V) is used as the monitoring voltage, the voltage supplied to the various switches of the gaming machine is + 12V, so that it can be expected to prevent erroneous switch-on detection at the time of instantaneous power interruption. That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in the level before + 12V created after the creation of + 30V starts to drop. Therefore, when the voltage of the + 12V power supply decreases, the switch output becomes in the on state. However, if the power supply interruption is recognized by monitoring the + 30V power supply voltage that decreases faster than + 12V, the power supply is turned on before the switch output shows the on state. It is possible to enter a state of waiting for recovery and not detect switch output.
[0076]
Further, since the power monitoring IC 902 is mounted on the power supply board 910 separate from the electric component control board, the voltage drop signal can be supplied from the first power supply monitoring circuit to the plurality of electric component control boards. Even if there are any number of electrical component control boards that require a voltage drop signal, it is only necessary to provide one first power supply monitoring means. Therefore, each electrical component control means in each electrical component control board performs the return control described later. Even if it goes, the cost of the gaming machine does not rise so much.
[0077]
In the configuration shown in FIG. 9, the detection output (voltage drop signal) of the power supply monitoring IC 902 is supplied to the respective electric component control boards (for example, the main board 31 and the payout control board 37) via the buffer circuits 918 and 919. However, for example, a configuration may be adopted in which one detection output is transmitted to the relay board and the same signal is distributed from the relay board to each electric component control board. Further, a buffer circuit corresponding to the number of substrates that require a voltage drop signal may be provided.
[0078]
Next, the operation of the gaming machine will be described.
FIG. 10 is a flowchart showing main processing executed by the CPU 56 on the main board 31. When the power to the gaming machine is turned on, in the main process, the CPU 56 first performs necessary initial settings (step S1).
[0079]
Then, it is confirmed whether or not data protection processing of the backup RAM area (for example, power failure occurrence NMI processing such as addition of parity data) has been performed when the power is turned off (step S2). When an unexpected power interruption occurs, processing for protecting data in the backup RAM area is performed as will be described later. When such protection processing is performed, it is assumed that there is a backup. After confirming that there is no backup, the CPU 56 executes an initialization process (steps S2 and S3). In this embodiment, whether or not there is backup data in the backup RAM area is confirmed by the state of the backup flag set in the backup RAM area when the power is turned off. For example, if “55H” is set in the backup flag area, it means that there is a backup (ON state), and if a value other than “55H” is set, it means that there is no backup (OFF state).
[0080]
When there is backup data in the backup RAM area, the CPU 56 performs data check (for example, parity check) in the backup RAM area (step S4). In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state when the power is cut off, and therefore an initialization process that is executed when the power is turned on not when the power failure is restored is executed (steps S5 and S3).
[0081]
If the check result is normal, the CPU 56 performs a game state restoration process for returning the internal state to the state at the time of power-off (step S6). As shown in FIG. 11, when the value of the backup flag is set to “55H” and the check result is normal, the gaming state recovery process in step S6 is executed. Then, the saved value of the PC (program counter) stored in the backup RAM area is set in the PC, and the address is restored (step S7).
[0082]
When the execution of the normal initialization process (step S3) is completed, the main process proceeds to a loop process in which the monitoring of the timer interrupt flag (step S9) is confirmed. In the loop, display random number update processing (step S8) is also executed.
[0083]
In this embodiment, after the presence or absence of backup data is confirmed in step S2, the backup area is checked in step S4 when the backup data exists. Conversely, the check result of the backup area is After it is confirmed that the data is normal, the presence / absence of backup data may be confirmed. Further, it may be determined whether or not to execute the power failure recovery processing by confirming either one of the presence / absence of backup data or the check of the backup area.
[0084]
Further, for example, in the parity check (step S4) when determining whether or not to execute the power failure recovery process, that is, when determining whether or not to restore the gaming state, a special process in the stored RAM data It is confirmed that the gaming machine is in the game standby state (not changing the special symbol, not playing the big hit game, not changing the probability, or not having the start winning memory) by the flag or the starting winning memory number data. Then, the initialization process may be executed without performing the game state restoration process.
[0085]
FIG. 12 is a flowchart showing the initial setting process in step S1. In the initial setting process, the CPU 56 first sets the interrupt prohibition (step S1a). When the interrupt is prohibited, the CPU 56 sets the interrupt mode to the interrupt mode 2 (step S1b), and sets the stack pointer designation address in the stack pointer (step S1c). Then, the CPU 56 initializes the built-in device register (step S1d). Further, after initialization (step S1e) of CTC (counter / timer) and PIO (parallel input / output port) which are built-in devices (built-in peripheral circuits), the RAM is set to an accessible state (step S1f). Interrupt mode 2 is a mode provided by the CPU 56 used here, and jumps to an interrupt address generated from the set value of a specific register and an interrupt vector when an interrupt occurs. is there.
[0086]
FIG. 13 is a flowchart showing the normal initialization process (step S3). As shown in FIG. 13, in the initialization process, a RAM clear process is performed (step S3a). Next, based on the address value of the work area initial setting table, it is initialized to a predetermined work area (for example, a normal symbol determination random number counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a payout command storage pointer, etc.) An initial value setting process (step S3b) for setting a value is performed. Then, a CTC register set in the CPU 56 is set so that a timer interrupt is periodically generated every 2 ms (step S3c). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value. Since the interruption is prohibited (see FIG. 12) in the initial setting process (step S1), the interruption is permitted before the initialization process is completed (step S3d).
[0087]
Therefore, in this embodiment, the built-in CTC of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 14, when a timer interrupt occurs, the CPU 56 sets a timer interrupt flag (step S12).
[0088]
When detecting that the timer interrupt flag is set in step S9, the CPU 56 resets the timer interrupt flag (step S10) and executes a game control process (step S11). With the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, only the flag is set in the timer interrupt process, and the game control process is executed in the main process, but the game control process may be executed in the timer interrupt process.
[0089]
As described above, in this embodiment, since it is determined whether or not to restore the power-off state depending on the state of the backup data, when the power is turned on when the power is restored after a power failure, etc. It can be determined whether or not to restore the power-off state according to the state of the contents of the backup data storage area.
[0090]
FIG. 15 is a flowchart showing the game control process of step S11. In the game control process, the CPU 56 first inputs the states of the gate sensor 12, the start port sensor 17, the count sensor 23, and the winning port switches 19a and 24a via the switch circuit 58, and wins each winning port and winning device. It is determined whether or not there has been (switching process: step S21).
[0091]
Next, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S22).
[0092]
Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S23). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S24).
[0093]
Further, the CPU 56 performs special symbol process processing (step S25). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to the gaming state. The value of the special symbol process flag is updated during each process according to the gaming state. Further, normal symbol process processing is performed (step S26). In the normal symbol process, the corresponding process is selected and executed in accordance with the normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. The value of the normal symbol process flag is updated during each process according to the gaming state.
[0094]
Further, the CPU 56 performs a process of setting a control command sent to the display control board 80 or the like in a predetermined area of the RAM 55 (command control process: step S27).
[0095]
Next, the CPU 56 performs a process of outputting the contents of the storage area for various output data to each output port (data output process: step S29). The CPU 56 also performs processing for outputting data such as jackpot information, start information, probability variation information, and the like output to the hall management computer, for example.
[0096]
Further, the CPU 56 performs solenoid output processing for outputting a drive signal to the solenoid circuit 59 when a predetermined condition is satisfied (step S30). The solenoid circuit 59 drives the solenoids 16 and 21 in accordance with the drive signal, thereby opening or closing the variable winning ball apparatus 15 or the opening / closing plate 20.
[0097]
Further, the CPU 56 sets the number of prize balls based on the detection of the winning ports 17, 23, 19a, 24a (step S31). That is, when a predetermined condition is satisfied, control for outputting a payout control command to the payout control board 37 is performed. The payout control CPU 371 mounted on the payout control board 37 drives the ball payout device 97 according to the payout control command.
[0098]
As described above, the main process includes a process for determining whether or not to shift to the game control process, and the timer control process based on the timer interrupt periodically generated by the internal timer of the CPU 56 is used for the game control process. Since a flag for determining whether or not to shift is set, all the game control processes are executed reliably. In other words, until all the game control processes are executed, it is not determined whether or not to shift to the next game control process, so it is guaranteed that all the processes in the game control process are completed. ing.
[0099]
Conventional general game control processing is forcibly returned to the initial state by an external interrupt that occurs periodically. If it demonstrates in accordance with the example shown by FIG. 15, for example, even if it was during the process of step S31, it was forcibly returned to the process of step S21. In other words, there is a possibility that the next game control process will be started before all the processes in the game control process are completed.
[0100]
Here, the game control process executed by the CPU 56 of the main board 31 is executed according to the flag set in the timer interrupt process based on the timer interrupt that the internal timer of the CPU 56 periodically generates. A hardware circuit that generates a signal periodically (for example, every 2 ms) is provided, a signal from the circuit is introduced into an external interrupt terminal of the CPU 56, and it is determined whether or not to shift to a game control process by the interrupt signal. A flag may be set for this purpose.
[0101]
Even in such a configuration, the determination of the flag is not performed until all of the game control processes are executed, so that it is guaranteed that all the processes in the game control process are completed.
[0102]
FIG. 16 is an explanatory diagram showing random numbers such as jackpot determination random numbers used for game control. Each random number is used as follows.
(1) Random 1: Decide whether or not to generate a big hit (for big hit determination)
(2) Random 2-1 to 2-3: For determining the left and right out-of-line symbols
(3) Random 3: Determines the combination of symbols for jackpot (for determining jackpot symbols)
(4) Random 4: Decide whether or not to make a probable big hit (for probable judgment)
(5) Random 5: Decide whether or not to reach when falling off (for reach determination)
(6) Random 6: Reach type is determined (for reach type determination)
(7) Random 7: Decide whether or not to win based on normal symbols (for hit determination)
[0103]
Note that random numbers other than the random numbers in the above (1) to (7) are also used to enhance the gaming effect. In step S23, the CPU 56 uses a counter for generating a jackpot determination random number (1), a jackpot symbol determination random number (3), a probability variation determination random number (4), and a hit determination random number (7). Count up (add 1). That is, they are determination random numbers whose counter values are updated in step S23. Other random numbers (display random numbers) are updated in step S8 of the main process. In step S8, random 2-1 is incremented by 1, and random 2-2 is a carry of random 2-1. Sometimes 1 is added, and random 2-3 is added 1 when the carry of random 2-2. The reach type determination random 6 is incremented by 3 in step S8 in order to prevent synchronization with the symbol determined based on the random number. In this embodiment, the counter value is added to generate a random number. However, the counter value may be subtracted.
[0104]
Next, a method for determining a symbol (special symbol) variably displayed on the variable display unit 9 based on winning at the start winning opening 14 will be described with reference to the flowcharts of FIGS. FIG. 17 shows a process for determining that the hit ball has won the start winning opening 14, and FIG. 18 shows a process for determining a variable display stop symbol of the variable display unit 9. FIG. 19 is a flowchart showing a process for determining whether or not to win. Here, in the case of a big hit, the stop symbol is determined after determining whether or not to make a probable change, but the big hit stop symbol may be determined regardless of the probable big hit. Good. In this case, the determination as to whether or not to change the probability may be performed separately after the big hit determination (for example, immediately after the big hit determination or after the big hit state ends).
[0105]
When the hit ball wins the start winning opening 14 provided in the game board 6, the start opening sensor 17 is turned on. In the special symbol process in step S25 of the game control process, as shown in FIG. 17, when the CPU 56 determines that the start port sensor 17 is turned on via the switch circuit 58 (step S71), the start winning memory number is It is confirmed whether the maximum value of 4 has been reached (step S72). If the starting winning memory number has not reached 4, the starting winning memory number is increased by 1 (step S73), and the value of the big hit determination random number is extracted. Then, it is stored in a random value storage area corresponding to the value of the number of start winning prizes stored (step S74). When the start winning memory number has reached 4, the process for increasing the starting win memory number is not performed. That is, in this embodiment, it is possible to store the number of hit balls that have been won in a maximum of four start winning holes 17.
[0106]
As shown in FIG. 18, the CPU 56 confirms the value of the number of start winning prizes in the special symbol process processing in step S25 (step S81). If the starting winning memory number is not 0, the value stored in the random number value storage area corresponding to the starting winning memory number = 1 is read (step S82), the value of the starting winning memory number is decreased by 1, and each The value in the random value storage area is shifted (step S83). That is, the value stored in the random number value storage area corresponding to the starting winning memory number = n (n = 2, 3, 4) is stored in the random number value storing area corresponding to the starting winning memory number = n−1. .
[0107]
Then, the CPU 56 determines the winning / losing based on the value read in step S82, that is, the extracted value of the big hit determining random number (step S84). Here, the jackpot determination random number takes a value in the range of 0-299. As shown in FIG. 19, at the time of low probability, for example, when the value is “3”, it is determined as “big hit”, and when it is other than that, it is determined as “out of”. When the probability is high, for example, when the value is any one of “3”, “7”, “79”, “103”, “107”, “big hit” is determined. It is determined that it is out of place.
[0108]
When the big hit is determined, the CPU 56 determines whether or not to make the big hit based on the value of the random number for probability variation determination (random 4) (step S85). If it is determined that the probability variation is a big hit (step S86), the probability variation flag is set (step S87). The probability variation flag is used for selecting the reach type. Also, a jackpot symbol determining random number (random 3) is extracted, and the jackpot symbol is determined according to the value (step S88). Further, a reach type determining random number (random 6) is extracted, and the reach type is determined based on the extracted value (step S89).
[0109]
If it is determined to be out of place, the CPU 56 determines whether or not to reach (step S90). For example, when the value of random 4, which is a random number for reach determination, is any one of “105” to “1530”, it is determined not to reach. If the value of the reach determination random number is any one of “0” to “104”, it is determined to reach. When determining to reach, the CPU 56 determines the reach symbol.
[0110]
In this embodiment, the left and right symbols are determined according to the value of random 2-1 (step S91). Further, the medium symbol is determined according to the value of random 2-2 (step S92). That is, any symbol corresponding to 0 to 15 of random 2-1 and random 2-2 is determined as a stop symbol. Here, when the determined middle symbol matches the left and right symbols, the symbol corresponding to the value obtained by adding 1 to the random number value corresponding to the middle symbol is set as the determined symbol of the middle symbol so as not to match the jackpot symbol To do.
[0111]
Further, the CPU 56 extracts a reach type determination random number (random 6) and determines a reach type based on the value (step S89). If it is decided not to reach in step S90, the left and right middle symbols are decided according to the random values 2-1 to 2-3 (step S93).
[0112]
As described above, it is determined whether the display mode of the symbol variation based on the start winning is the big hit, the reach mode, or the off mode, and the combination of the respective stop symbols is determined.
[0113]
In the high probability state, the probability of the next big hit increases, the time until the variable display of the variable display 10 is confirmed by the 7-segment LED is shortened, and based on the variable display result of the variable display 10. The pachinko gaming machine 1 may be configured to increase the number of times and the opening time of the variable winning ball device 15 at the time of hitting, and the probability of winning based on the variable display result of the variable display 10 is increased. It may be configured. Further, it may be a pachinko gaming machine 1 in which only one or a plurality of states of them occurs.
[0114]
Further, the random number and the range of the random value used in this embodiment are merely examples, and any random number may be used, and the range setting is also arbitrary.
[0115]
FIG. 20 is a flowchart illustrating an example of a special symbol process processing program executed by the CPU 56. The special symbol process shown in FIG. 20 is a specific process of step S25 in the flowchart of FIG. When performing the special symbol process, the CPU 56 performs any one of the steps S300 to S309 shown in FIG. 20 according to the internal state after performing the fluctuation shortening timer subtraction process (step S310).
[0116]
In the fluctuation shortening timer subtraction process in step S310, whether or not a condition for shortening the variation time of the special symbol is satisfied (for example, a predetermined time elapses from the start winning detection until the process based on the start winning is executed). The process of subtracting the fluctuation shortening timer for confirming whether or not) is performed. And in each process of step S300-S309, the following processes are performed.
[0117]
Special symbol variation waiting process (step S300): Waiting for the start opening sensor 17 to be turned on after hitting the start winning opening 14 (the winning opening of the variable winning ball apparatus 15 in this embodiment). When the start sensor 17 is turned on, if the start winning memory number is not full, the start winning memory number is incremented by 1 and a big hit determining random number is extracted. That is, the process shown in FIG. 17 is executed.
Special symbol determination process (step S301): When variable symbol special display can be started, the number of start winning memories is confirmed. If the start winning memorized number is not 0, it is determined whether to win or not according to the extracted value of the big hit determination random number. That is, the first half of the process shown in FIG. 18 is executed.
Stop symbol setting process (step S302): The stop symbol of the middle left and right symbols is determined. That is, the middle half of the process shown in FIG. 18 is executed.
[0118]
Reach operation setting process (step S303): It is determined whether or not a reach operation is performed according to the value of the reach determination random number, and a change period during reach is determined according to the value of the reach type determination random number. That is, the second half of the process shown in FIG. 18 is executed.
[0119]
All symbol variation start processing (step S304): Control is performed so that the variation display unit 9 starts variation of all symbols. At this time, the left / right middle final stop symbol and the information for instructing the variation mode are transmitted to the display control board 80. When the process is finished, the internal state (process flag) is updated to shift to step S305.
[0120]
All symbol stop waiting process (step S305): When a predetermined time (the time indicated by the fluctuation shortening timer in step S310) elapses, control is performed so that all symbols displayed on the variable display section 9 are stopped. If the stop symbol is a combination of jackpot symbol, the internal state (process flag) is updated to shift to step S306. If not, the internal state is updated to shift to step S300.
[0121]
Big winning opening opening process (step S306): Control for opening the big winning opening is started. Specifically, the counter and the flag are initialized, and the solenoid 21 is driven to open the special winning opening. Also, a big hit flag (a flag indicating that a big hit is being made) is set. When the process is finished, the internal state (process flag) is updated to shift to step S307.
[0122]
Processing during opening of the special winning opening (step S307): Control for sending display control command data of the large winning opening round display to the display control board 80, processing for confirming establishment of the closing condition of the special winning opening, and the like are performed. If the final closing condition of the big prize opening is satisfied, the internal state is updated to shift to step S308.
[0123]
Specific area valid time processing (step S308): The presence or absence of passage of the V count switch 22 is monitored, and processing for confirming that the big hit gaming state continuation condition is satisfied is performed. If the condition for continuing the big hit gaming state is satisfied and there are still remaining rounds, the internal state is updated to shift to step S306. In addition, when the big hit gaming state continuation condition is not satisfied within a predetermined effective time, or when all rounds are finished, the internal state is updated to shift to step S309.
[0124]
Big hit end process (step S309): A display for notifying the player that the big hit gaming state has ended is performed. When the display is completed, the internal state is updated to shift to step S300.
[0125]
As described above, when a hitting ball is won at the start winning opening 14, the CPU 56 determines whether or not to make a big hit, stop symbol, reach mode, or probability change in the special symbol process in step S25 (see FIG. 15). Whether or not to do so is determined, but a control command such as a display control command according to the determination is sent to an electrical component control means such as a display control means. For example, in the display control means, display control of the variable display unit 9 is performed in accordance with a display control command from the main board 31.
[0126]
FIG. 21 is a flowchart showing the normal symbol process (step S26). In the normal symbol process, the CPU 56 executes one of the processes shown in steps S62 to S66 according to the value of the normal symbol process flag after executing the gate switch process in step S61.
[0127]
As shown in FIG. 22, in the gate switch process, it is detected that the gate switch 12 is turned on based on the passing of the hit ball of the passing gate 11 which is a condition for starting the normal symbol variation (step S611). If the gate switch 12 is on, it is checked whether or not the gate passing memory counter has reached the maximum value (“4” in this example) (step S612). If not reached, the value of the gate passage storage counter is incremented by 1 (step S613). Note that the LED of the passage memory indicator 41 is turned on according to the value of the gate passage memory counter. Then, the CPU 56 extracts the value of the random number for random determination (random 7) and stores the value (S614).
[0128]
In the normal symbol variation waiting process in step S62, the CPU 56 updates the value of the normal symbol process flag if the value of the normal symbol passage storage counter is other than zero. If the value of the normal symbol passage storage counter is 0, nothing is done.
[0129]
FIG. 23 is an explanatory diagram showing the relationship between the hit determination random number (random 7) and the hit / off in this embodiment. As shown in FIG. 23, the hit value is any of 3 to 12 when the probability is high, and is 3, 5, or 7 when the probability is low. If the value of the random number for hit determination matches the hit value, it is determined to be a win.
[0130]
FIG. 24 is a flowchart showing an example of a power failure occurrence NMI process executed in response to the NMI based on the voltage change signal from the power supply monitoring circuit of the power supply board 910. In the power failure occurrence NMI process, the CPU 56 first stores the contents of the interrupt prohibition flag in the parity flag in order to back up the interrupt permission / prohibition state immediately before the power failure such as a power failure (step S41). Next, interrupt prohibition is set (step S42). In the power failure occurrence NMI processing, checksum generation processing is performed to ensure the storage of the RAM contents. If another interrupt process is performed during that process, it is possible that the CPU will not operate before the checksum generation process is completed. Setting is made so as not to occur. In addition, steps S44 to S50 in the power failure occurrence NMI process are an example of a process when power supply is stopped.
Note that the processing in step S42 is not necessary when a CPU having a specification that does not cause other interrupts during the interrupt processing is used.
[0131]
Next, the CPU 56 checks whether or not the backup flag has already been set (step S42). If the backup flag is already set, no further processing is performed. If the backup flag is not set, the following power supply stop process is executed. That is, the processing from step S44 to step S50 is executed.
[0132]
First, the contents of each register are stored in the backup RAM area (step S44). Thereafter, a backup flag is set (step S45). Then, an appropriate initial value is set in the backup check data area of the backup RAM area (step S46), the exclusive value is sequentially obtained for the initial value and the data in the backup RAM area, and then inverted (step S47). The calculated value is set in the backup parity data area (step S48). Further, the RAM access is prohibited (step S49). When the power supply voltage is lowered, the level of various signal lines may become unstable and the contents of the RAM may be altered, but if the RAM access is prohibited in this manner, the data in the backup RAM will be altered. There is no.
[0133]
Further, the CPU 56 outputs a clear signal to all output ports mounted on the main board 31. Then, all the output ports are cleared by a clear signal and turned off (step S50).
[0134]
Next, the CPU 56 enters a loop process. That is, no processing is performed. Therefore, the operation is internally stopped before the operation is disabled from the outside by the system reset signal from the reset IC 651 shown in FIG. Therefore, the CPU 56 reliably stops operation when the power is turned off. As a result, the RAM access prohibition control and the operation stop control described above can reliably prevent the RAM contents from being destroyed due to an abnormal operation that may occur as the power supply voltage decreases. .
[0135]
In this embodiment, in the power failure occurrence NMI processing, the program is looped at the final part, but a halt (HALT) instruction may be issued.
[0136]
Further, as described above, the backup flag that is set after the register contents are stored in the RAM area determines whether or not there is backup data to be restored when the power is turned on (whether or not it is restored from a power failure). Used when. Further, the processing of steps S41 to S50 is completed before the CPU 56 receives the system reset signal from the system reset circuit 65. In other words, the detection voltage of the voltage monitoring circuit is set so as to be completed before receiving the system reset signal from the system reset circuit 65.
[0137]
In this embodiment, the backup flag is confirmed at the start of the power supply stop process. If the backup flag is already set, the power supply stop process is not executed. As described above, the backup flag is a flag indicating that the backup of necessary data has been completed and the power supply stop process has been completed thereafter. Therefore, for example, even if NMI occurs again for some reason in a loop waiting for reset, the power supply stop process is not repeatedly executed.
[0138]
However, if a CPU with specifications that do not cause other interrupts during interrupt processing is used, the determination in step S43 is unnecessary.
[0139]
FIG. 25 is an explanatory diagram for explaining an example of a backup parity data creation method. However, in the example shown in FIG. 25, for the sake of simplicity, the size of data in the backup data RAM area is 3 bytes. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 25, initial data (00H in this example) is set in the backup check data area. Next, an exclusive logical sum of “00H” and “F0H” is taken, and an exclusive logical sum of “16H” is obtained. Further, an exclusive OR of the result and “DFH” is taken. Then, a value (“C6H” in this example) obtained by inverting the result (“39H” in this example) is set in the backup parity data area.
[0140]
When power is turned on again, parity diagnosis is performed in the power failure recovery process. If all the data in the backup area is stored as it is, parity data as shown in FIG. 25 is set in the backup area when the power is turned on again.
[0141]
In the process of step S4 of the main process, the CPU 56 performs the same process as the process executed in the power generation NMI process. That is, initial data (00H in this example) is set in the backup check data area, an exclusive OR of “00H” and “F0H” is taken, and an exclusive OR of “16H” is taken with the result. . Further, an exclusive OR of the result and “DFH” is taken. Then, a final calculation result obtained by inverting the result (“39H” in this example) is obtained. If all the data in the backup area is stored as it is, the final calculation result matches “C6H”, that is, the parity data set in the backup check data area. If a bit error has occurred in the data in the backup RAM area, the final calculation result is not “C6H”.
[0142]
Therefore, the CPU 56 compares the final calculation result with the parity data set in the backup check data area, and if they match, the parity diagnosis is normal. If they do not match, the parity diagnosis is abnormal.
[0143]
As described above, in this embodiment, the game control means is provided with a storage means (a backup RAM in this example) that is backed up for a predetermined period even when the power of the gaming machine is cut off. The CPU 56 (specifically, a program executed by the CPU 56) is configured to perform a game state recovery process (step S6) for recovering the game state based on the backup data if the storage means is in the backup state.
[0144]
In this embodiment, a power supply monitoring circuit is mounted on the power supply board 910 as shown in FIG. 9, and a system reset circuit 65 is mounted on the main board 31 as shown in FIG. When the power supply voltage is lowered, the system reset circuit 65 generates a low level system reset signal when the power supply monitoring circuit (in this example, the power monitoring IC 902) outputs a low level NMI interrupt signal. It is set to be later than the time of occurrence. Further, a low level system reset signal from the system reset circuit 65 is input to the reset terminal of the CPU 56.
[0145]
Then, the CPU 56 enters the loop state after executing the power failure generation processing (processing when the power supply is stopped) based on the voltage drop signal from the power monitoring means (power monitoring IC 902). Will enter. That is, the operation of the CPU 56 is completely stopped. Below the + 5V power supply voltage value, normal operation of the CPU 56 cannot be guaranteed (that is, a state in which the operation cannot be managed occurs), but the CPU 56 is in a reset state when power that can operate normally is supplied. Therefore, abnormal operation based on indefinite data is prevented.
[0146]
As described above, in this embodiment, the CPU 56 enters a loop state in accordance with the detection output input from the power supply monitoring circuit, and is reset in accordance with the detection output input from the system reset circuit 65. It is configured. Therefore, reliable data storage is performed when the power is turned off, and a disadvantage to the player is prevented.
[0147]
In this embodiment, the power monitoring IC 902 and the system reset circuit 65 monitor the same power supply voltage, but may monitor different power supply voltages. For example, the power supply monitoring circuit on the power supply board 910 may monitor the + 30V power supply voltage, and the system reset circuit 65 may monitor the + 5V power supply voltage. Then, the threshold level (system reset) of the system reset circuit 65 is set so that the timing at which the system reset circuit 65 generates a low level system reset signal is delayed with respect to the timing at which the power supply monitoring circuit generates an NMI interrupt signal. The voltage level that generates the signal is set. For example, the threshold is 4.25V. 4.25 V is lower than the normal voltage, but is a voltage that allows the CPU 56 to operate for a while. The power monitoring circuit adjusts the delay time of the delay means provided in the system reset circuit 65 (in this example, the capacitance of the capacitor) so that the system reset circuit 65 generates a low-level system reset signal. You may make it delay with respect to the timing which generate | occur | produces an interruption signal.
[0148]
In the above embodiment, the CPU 56 detects the NMI interrupt signal (NMI interrupt signal from the power supply monitoring means) from the power supply board via the non-maskable interrupt terminal (XNMI terminal). An interrupt signal may be introduced to a maskable interrupt interrupt terminal (INT terminal). In that case, the power supply stop process is executed in the interrupt process (INT process). Further, an NMI interrupt signal from the power supply board may be detected via the input port. In that case, the input port is monitored in the main process.
[0149]
When an interrupt signal from the power supply board is detected via the INT terminal instead of the NMI interrupt signal, an interrupt mask is set at the start of the game control process in step S11 of the main process, and the game control process The interrupt mask may be canceled at the end of. By doing so, an interruption is applied before and after the start of the game control process, and the game control process is not interrupted. Therefore, the command transmission is not interrupted when the payout control command is sent to the payout control board 37. Therefore, even when a power failure occurs, the payout control command and the like are reliably transmitted.
[0150]
Further, in this embodiment, in the power failure occurrence process (power supply stop process), when the backup flag indicating that the data has already been backed up and the power supply stop process has already been executed is set, the power supply is performed. It is configured not to execute the stop process. In the process of turning off the power, NMI may occur again. Then, when the backup flag is not confirmed in the power failure generation process, the power supply stop process is executed again by the NMI that has occurred again.
[0151]
In the normal power supply stop process executed first, a process of storing the contents of the register in the backup RAM is performed (see step S44 in FIG. 24). Since the power supply voltage gradually decreases in the reset waiting state after the first power supply stop process executed first, the contents of the register may be destroyed. That is, there is a possibility that the register value has changed from the state at the time when the power interruption is detected (when NMI first occurs). If the power supply stop process is executed again in such a state, a value different from the register value in the state when the power supply is detected is stored in the backup RAM. Then, in the power failure recovery process executed when the power is restored, a value different from the register value in the state when the power failure is detected is restored to the register. As a result, there is a possibility that a gaming state different from the gaming state when the power is turned off is reproduced.
[0152]
Hereinafter, the gaming state restoration process will be described.
FIG. 26 is a flowchart showing an example of the gaming state restoration process shown in step S6 of FIG. In this example, the CPU 56 restores the value stored in the backup RAM to each register (step S51). Then, based on the data stored in the backup RAM, the gaming state at the time of power failure is confirmed and returned. That is, based on the data stored in the backup RAM, the solenoid 16 and the solenoid 21 are driven via the solenoid circuit 59 to restore the open / closed state of the start winning opening 14 and the open / close plate 20 (steps S52 and S53). . In addition, according to the values of the special symbol process flag and the normal symbol process flag that were saved even when the power was turned off, the control commands corresponding to the progress status of the special symbol process and the progress status of the normal symbol process when the power was turned off, The data is sent to the display control board 80, the lamp control board 35, and the sound control board 70 (step S53).
[0153]
As described above, in the game state restoration process, the state of various electrical components is restored according to the restored internal state, and the display control board 80, the lamp control board 35, and the voice control board 70 are controlled. A control command for returning the state to the state at the time of power-off (control command for causing a control state at the time of power-off) is sent out. Such control commands are generally one or more control commands that were last sent prior to a power failure.
[0154]
As a result, in this embodiment, the following state recovery is possible by the game state recovery process.
[0155]
The states of the start winning opening 14 and the big winning opening (opening / closing plate 20) are restored. The display state of the normal symbol (display state of the variable display 10) controlled by the display control means is restored except when it is changing at the time of power-off. The display state of the special symbol controlled by the display control means (display state of the variable display unit 9) is restored except when it is changing when the power is turned off. Further, the background and characters displayed on the variable display unit 9 are restored except when the special symbol is changing and the big hit game is being played.
[0156]
When the power is cut off during the change of the special symbol, information on the change time (for example, 10 seconds) of the variable display pattern and the already executed time (for example, 4 seconds) is backed up. Then, the CPU 56 of the main board 31 outputs a display control command indicating a display pattern and a display control command indicating a stop pattern to the display control board 80 at the time of recovery, and stops the pattern after the remaining time (for example, 6 seconds) has elapsed. Therefore, display control commands are output. Therefore, if the special symbol is changing when the power is turned off, the variable display unit 9 performs variable display according to the remaining time (for example, 6 seconds) at the time of recovery. The display control command indicating the display pattern output to the display control board 80 at the time of recovery may be the same as the display control command indicating the display pattern output before the power is turned off. It may be a command for displaying an image such as “In”. In that case, “power failure recovery is in progress” is displayed for the remaining time (for example, 6 seconds). Note that the same control is performed for the display state of the normal symbol when the power is cut off during the variation of the special symbol.
[0157]
Even if the power is cut off during the big hit game, the remaining time of the interval during the round or between rounds is displayed, sound, Control of the lamp, solenoid 21 and the like is performed. In that case, the CPU 56 of the main board 31 outputs to the display control board 80 a display control command for designating the final design (stopped design) output before the power is turned off. Therefore, it is possible to produce a big hit symbol during a round or between rounds (for models that produce a big hit with a big hit symbol), and the display control means can also recognize a symbol displayed at the start of fluctuation after the big hit ends.
[0158]
At the time of recovery from an unexpected power interruption, the display states of the decoration lamp 25, the start memory display 18, the gate passing memory display 41, the prize ball lamp 51, and the ball break lamp 52 controlled by the lamp control means are also restored. In addition, the display state of the game effect lamps / LEDs 28a, 28b, 28c is restored except when the special symbol is changing and the big hit game is being played. However, if the game is a big hit game when the power is turned off, it can be restored to the initial state of each control section. Each control section is, for example, a jackpot start notification state, a state before the big winning opening is opened, a state where the big winning opening is open, and a big hit end notification state. When the power is turned off and the special symbol is changing, and the power is restored, the game effect lamps / LEDs 28a, 28b, Although the display state of 28c may be controlled, it may be turned on / flashing in a pattern peculiar when the light is turned off or power is restored.
[0159]
At the time of recovery from an unexpected power failure, the sound generation state controlled by the voice control means is restored except during special symbol fluctuation and big hit games. However, if the game is a big hit game when the power is turned off, it can be restored to the initial state of each control section. If the special symbol is changing when the power is turned off and the power is restored, the sound generation state is controlled for the remaining time as in the display control of the variable display unit 9 and the variable display device 10 described above. However, a sound pattern peculiar to silence or power failure recovery (for example, “sound recovery from power failure”) may be output.
[0160]
In this embodiment, a control command for restoring the state is sent from the game control means of the main board 31 to the display control means, the lamp control means and the sound control means at the time of recovery from the power interruption. When the display control means, the lamp control means and the sound control means are backed up, the display control means, the lamp control means and the sound control means independently restore the control state without using the control command from the main board 31. You may comprise.
[0161]
In this embodiment, when the gaming state is restored to the power-off state, the CPU 56 uses the parity flag stored in the backup RAM to restore the interrupt enable / disable state at the time of the previous power-off. The value is confirmed (step S55). If the parity flag is clear, interrupt permission setting is performed (step S56). On the other hand, if the parity flag is on, the gaming state restoration process is finished as it is (while keeping the interrupt disabled state set in step S1a).
[0162]
In FIG. 26, when the game state restoration process is completed, the process returns to the main process. However, actually, the stack area (in the backup RAM area) pointed to by the stack pointer stored in the process at the time of power supply stoppage is returned. Since the address stored at (there is an address executed when the NMI interrupt occurs when the power is cut off) is written back to the program counter and the RET instruction is issued, the address returned when the NMI occurs is returned.
[0163]
As described above, after the initial setting process is started, before the restoration process is completed or until the initialization process is completed, the interrupt disabled state is set. Therefore, it is possible to prevent the processing from being interrupted by an interrupt. As a result, it is possible to reliably complete the initial setting, the determination as to whether or not to restore the power-off state, which is performed according to the contents of the backup data storage area, and the restoration process (or initialization process). Note that even if the interrupt is disabled until the recovery process is completed as described above, the interrupt disabled / permitted state at power-off is stored in the parity flag. It is possible to reliably restore the interrupt disabled / permitted state when the power is turned off.
[0164]
In the above embodiment, the case where the data storage process and the restoration process are performed in the game control means has been described, but part of the RAM in the payout control means, the sound control means, the lamp control means, and the display control means is also included. The power supply is backed up, and the payout control means, the display control means, the sound control means, and the lamp control means may perform the processing as described above. However, the payout control means, the display control means, the sound control means, and the lamp control means do not need to perform command transmission processing at the time of recovery.
[0165]
Hereinafter, control commands sent from the game control means to other electrical component control means and processing based on the control commands will be described.
[0166]
FIG. 27 is a timing chart showing the relationship between the special symbol variation and the display control command. As shown in FIG. 27, at the start of variation, commands for variation pattern designation, left symbol designation, middle symbol designation, and right symbol designation are transmitted from the main board 31 to the display control board 80. At the end of the change, a command indicating all symbol stops is transmitted. Thus, in this embodiment, five commands are transmitted for one change.
[0167]
FIG. 28 is an explanatory diagram showing an example of a command form of the display control command. In this embodiment, the display control command has a 2-byte structure, the first byte represents MODE (command classification), and the second byte represents EXT (command type).
[0168]
FIG. 29 is an explanatory diagram of an example of the content of the display control command. In the example shown in FIG. 29, commands 8000 (H) to 8022 (H) and 8100 (H) to 8122 (H) are display controls for designating a special symbol variation pattern in the variable display section 9 for variably displaying the special symbol. It is a command. Note that the command for specifying the variation pattern also serves as a variation start instruction. The command 88XX (X = any value of 4 bits) is a display control command relating to a variation pattern of a normal symbol variably displayed on the variable display 10. The command 89XX is a display control command for designating a normal symbol stop symbol. Command 8AXX (X = any value of 4 bits) is a display control command for instructing stop of variable symbol display.
[0169]
Commands 91XX, 92XX, and 93XX are display control commands for designating a stop symbol in the middle left of the special symbol. The command A0XX is a display control command for instructing to stop the special symbol variable display. The command BXXX is a display control command that is sent between the start of the big hit game and the end of the big hit game. The commands C000 and EXXX are display control commands relating to the display state of the variable display unit 9 that is not related to special symbol fluctuations and jackpot games. When the display control means of the display control board 80 receives the above-mentioned display control command from the game control means of the main board 31, the display state of the variable display section 9 and the variable display 10 is changed according to the contents shown in FIG. To do.
[0170]
FIG. 30 is a timing chart showing an example of a display control command transmission form. In this embodiment, a display control command is output by 8-bit display control signals CD to CD7. Then, when the first byte and the second byte of the display control command are output, the INT signal is turned on (low level in this example). The ON period of the INT signal is 1 μs or more, for example, and a period of 4 μs or more is provided between the first byte and the second byte. The display control means inputs the display control signals CD to CD7 by an interrupt process according to the INT signal.
[0171]
The display control command is sent only once so that the display control means can recognize (can be received). In this example, “recognizable (receivable)” means that the INT signal is turned on, and “recognizable (receivable) is sent once” means that in this example, the INT signal is only once. It is to turn on. Since the game control means is configured to send the command only once, the load required for sending the command is reduced also from this point. However, since it need only be sent once so that it can be recognized, other sending methods may be used.
[0172]
FIG. 31 is an explanatory diagram showing an example of a command form of a voice control command sent from the main board 31 to the voice control board 70. In this embodiment, the voice control command has a 2-byte structure, and the first byte represents MODE (command classification), and the second byte represents EXT (command type).
[0173]
FIG. 32 is an explanatory diagram showing an example of the contents of a voice control command. In the example shown in FIG. 32, a command 8XXX (X = any value of 4 bits) is a voice control command for designating a sound generation pattern in a special symbol variation period. The command BXXX (X = any value of 4 bits) is a voice control command for designating a sound generation pattern from the start of the jackpot game to the end of the jackpot game. Other commands are voice control commands that are not related to special symbol changes and jackpot games. When the voice control means of the voice control board 70 receives the above-described voice control command from the game control means of the main board 31, the voice output state is changed according to the contents shown in FIG.
[0174]
FIG. 33 is a timing chart showing an example of a transmission form of the voice control command. In this embodiment, an audio control command is output by 8-bit audio control signals CD to CD7. Then, when the first byte and the second byte of the voice control command are output, the INT signal is turned on (low level in this example). The ON period of the INT signal is, for example, 2 μs or longer, and a period of 30 μs or longer is provided between the first byte and the second byte. The voice control means inputs the voice control signals CD to CD7 by interruption processing according to the INT signal. The voice control command is sent only once so that the voice control means can recognize it.
[0175]
FIG. 34 is an explanatory diagram showing an example of a command form of the lamp control command. In this embodiment, the lamp control command has a 2-byte structure, the first byte represents MODE (command classification), and the second byte represents EXT (command type).
[0176]
FIG. 35 is an explanatory diagram showing an example of the contents of the lamp control command. In the example shown in FIG. 35, commands 8000 (H) to 8022 (H) and 8100 (H) to 8122 (H) designate a lamp / LED display control pattern corresponding to the variation pattern of the special symbol in the variable display unit 9. This is the lamp control command to be performed. The command A0XX (X = any value of 4 bits) is a lamp control command for instructing a lamp / LED display control pattern when the variable symbol special display is stopped. The command BXXX is a lamp control command for instructing a lamp / LED display control pattern from the start of the jackpot game to the end of the jackpot game. The command C000 is a lamp control command for instructing a lamp / LED display control pattern during a customer waiting demonstration.
[0177]
The commands 8XXX, AXXX, BXXX and CXXX are ramp control commands sent from the game control means according to the game progress status. When the lamp control means receives the above-described lamp control command from the game control means of the main board 31, the lamp / LED display state is changed according to the contents shown in FIG.
[0178]
The command E0XX is a lamp control command indicating the number of lighting of the start memory display 18. For example, the lamp control means turns on the number of displays designated by “XX” in the start memory display 18. The command E1XX is a lamp control command indicating the number of lighting of the gate passing memory display 41. For example, the lamp control means turns on the number of displays designated by “XX” in the gate passing storage display 41. That is, these commands are commands for instructing control of the light emitters that are provided in order to notify information about the number of reserves. In addition, the command regarding the number of lighting of the start memory | storage display 18 and the gate passage memory | storage display 41 may be comprised so that increase / decrease in the number of lighting may be shown.
[0179]
Commands E200 and E201 are lamp control commands relating to the display state of the winning ball lamp 51, and commands E300 and E301 are lamp control commands relating to the display state of the ball-out lamp 52. When the lamp control means receives the lamp control command of “E201” from the game control means of the main board 31, the lamp control means sets the display state of the prize ball lamp 51 as a predetermined display state when there is a prize ball remaining, and “E200” When the lamp control command is received, the display state of the prize ball lamp 51 is set to a display state determined in advance as a case where there is no prize ball remaining. When the lamp control command “E300” is received from the game control means of the main board 31, the display state of the ball break lamp 52 is changed to the display state with a ball, and when the lamp control command “E301” is received, the ball break lamp 52 is displayed. The display state of is set to the display state when the ball is out. That is, commands E200 and E201 are commands indicating control of a light-emitting body provided for notifying a player or the like that there is a non-prize ball, and commands E300 and E301 are supply balls. This is a command indicating that a light-emitting body provided for notifying a player or a game store clerk that the game has expired is controlled.
[0180]
The command E400 is changed from a specific gaming state (high probability state or short-time state, high probability state in this example) to a normal state (low probability state or non-time-short state, low probability state in this example) when the gaming machine is turned on. This is a lamp control command for instructing a lamp / LED display control pattern at the time of transition. The command E401 is a lamp / LED display when a transition is made from a normal state (low probability state or non-time-short state, in this example low probability state) to a specific gaming state (high probability state or time-short state, in this example high probability state). This is a lamp control command for designating a control pattern. The command E402 is a lamp control command for instructing a lamp / LED display control pattern when an error occurring during the big hit game is canceled. The command E403 is a lamp control command for instructing a lamp / LED display control pattern when an error of the count switch 23 occurs. That is, these commands are commands for instructing the gaming state to be notified by the light emitter. In this embodiment, when the lamp control means receives a command instructing to notify the gaming state, the lamp control means uses a part or all of the decoration lamp 25, the game effect LED 28a, and the game effect lamps 28b and 28c, Turn on / off control to notify the gaming state. The decorative lamp 25, the game effect LED 28a, and the game effect lamps 28b, 28c may each be composed of a plurality of light emitters. In this case, the decorative lamp 25, the game effect LED 28a, and the game effect lamp 28b, Notifying the gaming state using a part of 28c also means that, for example, a part of a plurality of light emitters constituting the decorative lamp 25 may be used.
[0181]
FIG. 36 is a timing chart showing an example of a lamp control command transmission form. In this embodiment, the lamp control command is output by the 8-bit lamp control signals CD to CD7. Then, when the first byte and the second byte of the lamp control command are output, the INT signal is turned on (low level in this example). The ON period of the INT signal is, for example, 2 μs or longer, and a period of 30 μs or longer is provided between the first byte and the second byte. The ON period of the INT signal is, for example, 1 μs or longer. The lamp control means inputs the lamp control signals CD to CD7 by interruption processing according to the INT signal. The lamp control command is sent only once so that the lamp control means can recognize it.
[0182]
FIG. 37 is a flowchart showing an example of the command control process (step S27 in the game control process) in the game control process shown in FIG. Here, each control command (display control command, voice control command, lamp control command) related to the variation of the special symbol, the lamp control command related to the start winning memory, and the lamp control command related to the gate passing memory will be described as examples. In the command control process, the CPU 56 determines whether there is any change in the audio data (step S701). The voice data is changed when the voice switching timing occurs in, for example, the special symbol process (step S25 in the game control process).
[0183]
When there is a change in the voice data, the CPU 56 reads out voice control command data corresponding to the changed voice data (step S702). Each voice control command data is stored in a ROM, for example. Then, the read voice data is set in the buffer area # 2 provided for storing the voice control command (step S703). Also, a voice control command transmission request is set (step S704).
[0184]
Next, the CPU 56 determines whether or not the lamp data is changed (step S711). The lamp data is also changed when, for example, the lamp / LED control switching timing occurs in the special symbol process.
[0185]
If there is a change in the lamp data, the CPU 56 reads out lamp control command data corresponding to the changed lamp data (step S712). Then, the read lamp data is set in the buffer area # 1 provided for storing the lamp control command (step S713). Also, a lamp control command transmission request is set (step S714).
[0186]
Next, the CPU 56 determines whether or not there has been a change (increase / decrease) in the start winning memory (step S715). If there is a change, a lamp control command indicating the number of memories after the change is set in the buffer area # 1 (step S716), and a lamp control command transmission request is set (step S717). Further, it is determined whether or not there is a change (increase / decrease) in the gate passage memory (step S718). If there is a change, a lamp control command indicating the number of memories after the change is set in the buffer area # 1 (step S719), and a lamp control command transmission request is set (step S720).
[0187]
Further, the CPU 56 determines whether or not the display control data has changed (step S721). The display control data is also changed when the display control switching timing occurs, for example, in the special symbol process.
[0188]
When there is a change in the display control data, the display control data corresponding to the changed display control data is read (step S722). Then, the read display control data is set in the buffer area # 3 provided for storing the display control command (step S723). Also, a display control control command transmission request is set (step S724).
[0189]
As described above, when it is time to send a command, the command to be sent is set in the corresponding buffer area. As for the lamp control command, command setting to the buffer area # 1 may be performed other than the special symbol process. For example, for initialization lamp designation, command setting is performed in the initialization process of the main process, and for gate passing memory number lamp designation, command setting is performed in the normal symbol process process (step S26) in the game control process.
[0190]
FIG. 38 is a flowchart showing an example of the data output process (step S29 of the game control process shown in FIG. 15) for outputting the command set in the buffer area. In the data output process, the CPU 56 checks whether or not a display control command transmission request is set (step S771). If set, a value corresponding to 1 μs is set in the specific register # 1, a value corresponding to 4 μs is set in the specific register # 2, and “03” is set in the specific register # 3 (step S772). An ON period of the INT signal is set in the specific register # 1. In the specific register # 2, the interval between the first byte and the second byte of the command is set. A value indicating which control command should be sent is set in the specific register # 3.
[0191]
Next, the display control command transmission request is reset (step S773), and the command transmission subroutine is called (step S774).
[0192]
Next, the CPU 56 checks whether or not a voice control command transmission request is set (step S776). If set, a value corresponding to 2 μs is set in the specific register # 1, a value corresponding to 30 μs is set in the specific register # 2, and “02” is set in the specific register # 3 (step S777). Further, the voice control command transmission request is reset (step S778), and the command transmission subroutine is called (step S779).
[0193]
Subsequently, the CPU 56 checks whether or not a lamp control command transmission request is set (step S781). If set, a value corresponding to 2 μs is set in the specific register # 1, a value corresponding to 30 μs is set in the specific register # 2, and “01” is set in the specific register # 3 (step S782). Further, the lamp control command transmission request is reset (step S783), and the command transmission subroutine is called (step S784).
[0194]
FIG. 39 is a flowchart showing a command transmission subroutine. In the command transmission subroutine, the CPU 56 sets the buffer area corresponding to the value set in the specific register # 3 (for example, if “03” is set, the buffer area # 3 = buffer area for storing display control commands). The first byte of the stored data is output to the corresponding output port (step S790). The corresponding output port is the output port 575 if a lamp control command is sent (see FIG. 7).
[0195]
Then, the corresponding INT signal is turned on (step S791). Further, after a delay time corresponding to the value set in the specific register # 1 (step S792), the INT signal is turned off (step S793).
[0196]
Next, the value set in the specific register # 2 is confirmed (step S794). When it is confirmed that 0 is set, the process is terminated. If a value other than 0 is set, the second byte of the data set in the buffer area corresponding to the value set in the specific register # 3 is output to the corresponding output port (step S795), and the specific register After a delay time corresponding to the value set in # 2 (step S796), the corresponding INT signal is turned on (step S797). Further, after a delay time corresponding to the value set in the specific register # 1 is set (step S798), the INT signal is turned off (step S799).
[0197]
Through the processing as described above, the control command is sent from the main board 31 at the timing as shown in FIGS. 30, 33 and 36.
[0198]
In this embodiment, since a common subroutine is called for the display control command, the voice control command, and the lamp control command, the command output process to be sent can be shared. As a result, the load required for command transmission in the game control means is further reduced. In addition, even if it is not common to all control commands, if the process of outputting any two or more control commands (for example, lamp control command and voice control command) is common, otherwise In comparison, the load required for command transmission in the game control means can be reduced.
[0199]
Hereinafter, the operation of each electric component control means mounted on the sub board (in this example, the display control board 80, the sound control board 70, the lamp control board 37, and the payout control board 37) will be described. However, the operation of each electric component control means (sound control means and lamp control means) mounted on the sound control board 70 and the lamp control board 37 will be mainly described below.
[0200]
First, the operation of the voice control means will be described. FIG. 40 is a flowchart showing main processing executed by the voice control CPU 701. In the main process, first, an initial value setting process such as clearing the RAM area is performed (step S201). Thereafter, in this embodiment, the voice control CPU 701 proceeds to a loop process for monitoring the timer interrupt flag (step S202). As shown in FIG. 41, when a timer interrupt occurs, the voice control CPU 701 sets a timer interrupt flag (step S207). If the timer interrupt flag is set in the main processing, the voice control CPU 701 clears the flag (step S203) and performs voice control processing (step S205).
[0201]
In this embodiment, it is assumed that the timer interrupt takes every 2 ms. That is, the voice control process is started every 2 ms.
[0202]
FIG. 42 is a flowchart showing voice control command reception processing by interrupt processing. A voice control INT signal from the main board 31 is input to an interrupt terminal of the voice control CPU 701. Therefore, when the INT signal from the main board 31 is turned on, the voice control CPU 701 is interrupted and the voice control command reception process shown in FIG. 42 is started.
[0203]
In the voice control command reception process, the voice control CPU 701 first reads data from an input port assigned to input voice control command data (step S221). Then, it is confirmed whether or not the first byte of the two-byte voice control command has already been received (step S222). Whether the data has already been received can be confirmed by checking whether valid data is set in the first byte of the reception buffer.
[0204]
If the first byte has not been received yet, it is confirmed whether or not bit 7 of the received 1 byte is “1” (step S223). Bit 7 must be “1” in the MODE byte (first byte) of the 2-byte voice control command (see FIG. 31). If bit 7 is “1”, it is determined that a valid first byte has been received, and the received command is stored in the first byte of the reception buffer (step S224).
[0205]
If the first byte has already been received, it is checked whether bit 7 of the received 1 byte is “0” (step S225). Bit 7 should be “0” in the EXT byte (second byte) of the 2-byte voice control command (see FIG. 31). In this case, if bit 7 is “0”, it is determined that a valid second byte has been received, and the received command is stored in the second byte of the reception buffer (step S226). In addition, a communication end flag is set (step S227). The communication end flag is a flag indicating that the voice control command has been normally received.
[0206]
If bit 7 of the received data is not “0” in step S225, the received data is stored again in the first byte of the reception buffer (step S228).
[0207]
As described above, in this embodiment, the voice control command is sent from the main board 31 only once so that the receiving side can recognize it. Then, the possibility of garbled data due to noise or the like cannot be denied. Therefore, in this embodiment, bit 7 of the first byte (MODE) in the 2-byte voice control command is set to “1”, bit 7 of the second byte (EXT) is set to “0”, and the receiving side Thus, it is possible to identify whether the first byte or the second byte has been received. If data corruption or the like occurs in the first byte and bit 7 is no longer “1”, such data is discarded according to the determination in step S223. In addition, when data is garbled in the second byte and the bit 7 is not “0”, that is, when it becomes “1”, the received data becomes 1 by the processing of step S225 and step S228. Judged to be the byte.
[0208]
Thereafter, the first byte of the next voice control command is transmitted from the main board 31 side. If the first byte can be correctly received, the reception is again performed by the processing of step S225 and step S228. It is determined that the data is the first byte. That is, from that point on, it is determined that the first byte sent from the main board 31 is the first byte on the receiving side. Therefore, even if data corruption occurs between the boards, one command is not correctly received on the receiving side. Thereafter, on the receiving side, the second byte of the command sent from the main board 31 is the first byte (MODE). ) And the first byte of the command is not determined to be the second byte (EXT).
[0209]
FIG. 43 is a flowchart showing the voice control process (step S205). In the voice control process, the voice control CPU 701 checks whether a communication end flag is set (step S231). The fact that the communication end flag is set means that a voice control command has been received.
[0210]
Therefore, if the communication end flag is set, it is cleared (step S232), and after the reception command is read from the reception buffer, the pattern data corresponding to each voice control command is set in the voice pattern table. Pattern data corresponding to the received command is read (step S233). Then, control data corresponding to the read pattern data is read from the ROM (step S234), and the following voice control is performed based on the read control data. The control data is data such as sound type and sound duration, and is set in the ROM corresponding to each pattern data.
[0211]
In this embodiment, the speech synthesis circuit 702 is controlled by a transfer request signal (SIRQ), a serial clock signal (SICK), a serial data signal (SI), and a transfer end signal (SRDY). When the SIRQ becomes low level, the voice synthesis circuit 702 captures SI one bit at a time in synchronization with SICK, and when SRDY becomes low level, interprets data composed of each SI received as one voice reproduction data. To do. Therefore, the voice control CPU 701 turns on SIRQ (low level) (step S235), outputs the control data read from the ROM as SI in synchronization with SICK (step S236), and when output is completed, sets SRDY to low. The level is set (step S237). When the voice synthesis circuit 702 receives control data by SI, the voice synthesis circuit 702 generates a voice corresponding to the received control data.
[0212]
Next, the operation of the lamp control means will be described. FIG. 44 is a flowchart showing main processing executed by the lamp control CPU 351. In the main process, first, an initial value setting process such as clearing the RAM area is performed (step S241). Thereafter, in this embodiment, the CPU 351 for lamp control shifts to a loop process for confirming the monitoring of the timer interrupt flag (step S242). Then, as shown in FIG. 45, when a timer interrupt occurs, the lamp control CPU 351 sets a timer interrupt flag (step S247). If the timer interrupt flag is set in the main process, the lamp control CPU 351 clears the flag (step S243) and performs the lamp control process (step S245).
[0213]
In this embodiment, it is assumed that the timer interrupt takes every 2 ms. That is, the lamp control process is started every 2 ms.
[0214]
FIG. 46 is a flowchart showing lamp control command reception processing by interrupt processing. The lamp control INT signal from the main board 31 is input to the interrupt terminal of the lamp control CPU 351. Therefore, when the INT signal from the main board 31 is turned on, the lamp control CPU 351 is interrupted and the lamp control command reception process shown in FIG. 46 is started.
[0215]
In the lamp control command reception process, the lamp control CPU 351 first reads data from an input port assigned to input of lamp control command data (step S251). Then, it is confirmed whether or not the first byte of the 2-byte lamp control command has been received (step S252). Whether the data has already been received can be confirmed by checking whether valid data is set in the first byte of the reception buffer.
[0216]
If the first byte has not been received yet, it is confirmed whether or not bit 7 of the received 1 byte is “1” (step S253). The bit 7 being “1” should be the MODE byte (first byte) in the ramp control command having a 2-byte configuration (see FIG. 34). If bit 7 is “1”, it is determined that a valid first byte has been received, and the received command is stored in the first byte of the reception buffer (step S254).
[0217]
If the first byte has already been received, it is confirmed whether bit 7 of the received 1 byte is “0” (step S255). Bit 7 must be “0” in the EXT byte (second byte) of the 2-byte lamp control command (see FIG. 34). In this case, if bit 7 is “0”, it is determined that a valid second byte has been received, and the received command is stored in the second byte of the reception buffer (step S256). Also, a communication end flag is set (step S257). The communication end flag is a flag indicating that the lamp control command has been normally received.
[0218]
If bit 7 of the received data is not “0” in step S255, the received data is newly stored in the first byte of the reception buffer (step S258).
[0219]
FIG. 47 is a flowchart showing the lamp control process (step S245). In the lamp control process, the lamp control CPU 351 checks whether or not a communication end flag is set (step S261). The fact that the communication end flag is set means that a lamp control command has been received.
[0220]
Therefore, if the communication end flag is set, it is cleared (step S262), the reception command is read from the reception buffer, and then received in the lamp pattern table in which pattern data corresponding to each lamp control command is set. Pattern data corresponding to the command is read (step S263). If the pattern data exists, that is, if the pattern data is described (step S264), the corresponding control pattern is changed (step S265). For example, when a lamp control command of “8000” is received, the control pattern related to the decoration lamp is changed, and other start memory display 18, gate passing display 41, prize ball lamp 51, and out-of-ball lamp 52 are changed. Do not change the control pattern. Then, a lamp / LED control process (step S266) is executed.
[0221]
FIG. 48 is a flowchart showing an example of the lamp / LED control process (step S266). In the lamp / LED control process, the lamp control CPU 351 first checks whether or not it is lit (step S271). If it is lit, it is checked whether or not the actual lighting time has passed the lighting time set in the lamp / LED control pattern (step S272). If it has elapsed, the lamp / LED to be controlled is turned off (step S273).
[0222]
If it is not lit, it is checked whether the actual turn-off time has passed the turn-off time set in the lamp / LED control pattern (step S274). If it has elapsed, the lamp / LED to be controlled is turned on (step S275).
[0223]
This example is a simple example of repeating lighting and extinguishing, but even when more complicated lighting / extinguishing patterns are realized, pattern data corresponding to the lamp control command is set in the lamp pattern table, Arbitrary lighting / extinguishing patterns can be realized by preparing a lamp / LED control pattern (a table in which specific lighting times and the like are set) corresponding to each pattern data.
[0224]
As described above, the lamp control means and the sound control means are provided separately from the game control means, and the game control means executes the game control program in response to an internal timer interrupt that occurs periodically. Therefore, the burden on the lamp / LED control and sound generation control of the game control means is reduced, and the cost of the gaming machine is reduced because a circuit for generating an external interrupt is not required.
[0225]
The lamp control means (light emitter control means) controls not only the light emitters provided in the frame of the gaming machine but also lighting control of the light emitters provided in the game board. Therefore, the game control means does not need to control the light emitters provided on the game board, and the control load on the game control means is reduced.
[0226]
The illuminant control means performs illuminant lighting control for notifying at least the number of memories for establishing the special symbol variation start condition and the number of memories for establishing the normal symbol variation start condition. Therefore, even when the game control unit is configured to detect and store the establishment of these conditions, the game control unit does not have to perform the light-emitting body lighting control for notifying the number of storages. In addition to the fact that it is not necessary to turn on / off the stunning light emitter to enhance the game effect as the game progresses, it is not necessary to turn on / off the memory number. Is further reduced.
[0227]
Further, the game control means inputs the output signal of the power supply monitoring means via the input port, and if the signal indicates that the power supply voltage has dropped, the RAM check data is created and stored in the RAM, and then the RAM access prohibited state Set to. In addition, when the power is turned on, a RAM check is performed based on the RAM check data to check whether the data has been stored correctly. When it is confirmed that the game has been saved correctly, the gaming state is restored to the state when the power is cut off. Therefore, the gaming state at the time of power-off is saved, and the accuracy at the time of restoration is guaranteed. Therefore, even if the power is cut off during the game, the game is resumed from the power-off state at the time of recovery, so that it is possible to prevent the player from being disadvantaged.
[0228]
【The invention's effect】
  As described above, according to the present invention, a gaming machine isPlayProvided separately from the technique control means.At least on the game boardPart of the light emitter providedaboutThe light emitter control means for performing lighting control corresponding to the command sent from the game control means, and the command sent from the game control means provided separately from the game control means.CorrespondingSound control means for controlling sound output;Display control means for performing variable display control using a variable display device based on a command from the game control means;WithThe game control program includes at least a main routine, a subroutine called during execution of the main routine, and an interrupt process periodically started by a timer interrupt, and the main routine includes at least a power supply to the gaming machine. The initialization process executed when the supply is started, the game control process for controlling the gaming state of the gaming machine, and the determination process for determining whether the transition condition for shifting to the game control process is satisfied are repeated. The interrupt process includes a code setting process for setting a flag for determining whether the transition condition is satisfied in the determination process.Since the configuration is adopted, all the processing programs constituting the game control program are surely executed, the control burden on the game control means can be reduced, and the cost can be reduced.Further, until all of the game control processing is executed, it is not determined whether or not to shift to the next game control processing, and it is guaranteed that all the processing in the game control processing is completed. effective.
[0230]
When the game control microcomputer is configured to execute the determination process while repeatedly executing other processes when determining whether the transition condition for shifting to the game control process is satisfied in the main routine. Can effectively utilize the remaining time of the execution time of the game control process.
[0231]
When other processing includes at least processing for updating numerical data used for game control, the remaining time of the execution time of game control processing can be used effectively, and randomness is required. Randomness can be improved with respect to numerical data.
[0232]
When the RAM of the game control means is backed up so that the gaming state can be restored, and the game control microcomputer is configured to execute a predetermined power supply stop process in response to a detection signal of the power supply monitoring means Since the necessary data is reliably stored even if the power supply is stopped, it is possible to prevent the player from being disadvantaged.
[0233]
If the RAM access prevention process is included in the power supply stop process, the RAM data is not destroyed when the power supply is stopped.
[0234]
If the power supply stop process includes a check data creation process that creates and saves check data obtained as a result of operations related to the contents stored in the RAM, the data is destroyed based on the check data when the power is restored. Can be checked to improve the reliability of the stored data.
[0235]
The gaming control microcomputer is configured to check the RAM storage contents based on the check data in the process at the start of power supply, and if the check result is normal, the gaming state return processing is performed based on the RAM storage contents. In such a case, since the gaming state return process is always performed based on the normal stored contents, there is an effect that the gaming state return process is correctly performed.
[0236]
If the gaming control microcomputer is configured to execute initialization processing if the check result is not normal, there is an effect that gaming state return processing based on abnormal stored contents is not performed. .
[0237]
When the detection signal of the power supply monitoring means is input to the interrupt terminal of the game control microcomputer, and the process at the time of power supply stop is configured to be executed by the interrupt process based on the detection signal to the interrupt terminal Since the process at the time of power supply stop is started immediately regardless of the operation status of the game control microcomputer, the power supply is surely supplied before the power supply voltage drops to a voltage at which the game control microcomputer cannot operate. The stop process is completed.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is a front view of a game board of a pachinko gaming machine as viewed from the front.
FIG. 3 is a rear view of the mechanism plate of the pachinko gaming machine as viewed from the back.
FIG. 4 is a block diagram showing a circuit configuration example of a game control board (main board).
FIG. 5 is a block diagram showing a circuit configuration in a display control board.
FIG. 6 is a block diagram showing a circuit configuration in a sound control board.
FIG. 7 is a block diagram showing a circuit configuration in a lamp control board.
FIG. 8 is a block diagram showing an example of a configuration around a CPU for power monitoring and power backup.
FIG. 9 is a block diagram illustrating a configuration example of a power supply board.
FIG. 10 is a flowchart illustrating an example of a main process executed by a CPU on a main board.
FIG. 11 is an explanatory diagram showing an example of a method for determining whether or not to execute a game state restoration process.
FIG. 12 is a flowchart illustrating an example of an initial setting process.
FIG. 13 is a flowchart illustrating an example of initialization processing.
FIG. 14 is a flowchart illustrating an example of a 2 ms timer interrupt process.
FIG. 15 is a flowchart showing an example of game control processing.
FIG. 16 is an explanatory diagram showing each random number.
FIG. 17 is a flowchart showing a process of determining that a hit ball has won a start winning opening.
FIG. 18 is a flowchart showing a process for determining a variable display stop symbol and a process for determining a reach type.
FIG. 19 is a flowchart showing a big hit determination process;
FIG. 20 is a flowchart showing a special symbol process.
FIG. 21 is a flowchart showing a normal symbol process.
FIG. 22 is a flowchart showing gate switch processing.
FIG. 23 is an explanatory diagram showing a hit / off of a hit determination random number related to a normal symbol.
FIG. 24 is a flowchart illustrating an example of a power failure occurrence NMI process.
FIG. 25 is an explanatory diagram for describing an example of a backup parity data creation method;
FIG. 26 is a flowchart showing an example of a game state restoration process.
FIG. 27 is a timing chart showing the relationship between special symbol fluctuations and display control commands;
FIG. 28 is an explanatory diagram showing an example of a command form of a display control command.
FIG. 29 is an explanatory diagram showing an example of the content of a display control command.
FIG. 30 is a timing chart showing an example of a display control command transmission form;
FIG. 31 is an explanatory diagram showing an example of a command form of a voice control command.
FIG. 32 is an explanatory diagram showing an example of the contents of a voice control command.
FIG. 33 is a timing chart showing an example of a transmission form of a voice control command.
FIG. 34 is an explanatory diagram showing an example of a command form of a lamp control command.
FIG. 35 is an explanatory diagram showing an example of the content of a lamp control command.
FIG. 36 is a timing chart showing an example of a lamp control command transmission form.
FIG. 37 is a flowchart showing command control processing in game control processing.
FIG. 38 is a flowchart illustrating an example of a data output process.
FIG. 39 is a flowchart showing a command transmission subroutine.
FIG. 40 is a flowchart showing a main process executed by the voice control CPU.
FIG. 41 is a flowchart showing a timer interrupt process.
FIG. 42 is a flowchart showing command reception interrupt processing.
FIG. 43 is a flowchart showing an audio control process.
FIG. 44 is a flowchart showing a main process executed by a lamp control CPU.
FIG. 45 is a flowchart showing a timer interrupt process.
FIG. 46 is a flowchart showing command reception interrupt processing;
FIG. 47 is a flowchart showing a lamp control process.
FIG. 48 is a flowchart showing an example of a lamp / LED control process.
[Explanation of symbols]
1 Pachinko machine
18 Start memory indicator
31 Main board
35 Lamp control board
41 Gate passing memory indicator
70 Voice control board
53 Basic circuit
56 CPU
570 input port
902 Power supply monitoring IC
910 Power supply board
916 capacitor

Claims (9)

識別情報の可変表示を行い表示結果を導出表示する可変表示装置を備え、該可変表示装置に特定表示結果が導出表示されたときに遊技者にとって有利な特定遊技状態に制御する遊技機であって、
遊技の進行を制御する遊技制御手段と、前記遊技制御手段とは別体に設けられ少なくとも遊技盤に設けられている発光体の一部について前記遊技制御手段から送出されたコマンドに対応する点灯制御を行う発光体制御手段と、前記遊技制御手段とは別体に設けられ前記遊技制御手段から送出されたコマンドに対応する音出力制御を行う音制御手段と、前記遊技制御手段からのコマンドにもとづいて、前記可変表示装置を用いた可変表示制御を行う表示制御手段とを備え、
前記遊技制御手段は、遊技制御を行うための遊技制御プログラムを実行する遊技制御用マイクロコンピュータを含み、
前記遊技制御プログラムは、少なくとも、メインルーチンと、メインルーチンの実行中に呼び出されるサブルーチンと、タイマ割込によって定期的に起動される割込処理とを含み、
前記メインルーチンは、少なくとも、遊技機への電源供給が開始されたときに実行される初期化処理と、遊技機の遊技状態を制御するための遊技制御処理と、該遊技制御処理に移行するための移行条件の成立を判定する判定処理を繰り返し実行するループ処理とを含み、
前記遊技制御処理は、コマンドを前記表示制御手段に出力するコマンド出力処理を含み、
前記割込処理は、前記判定処理で移行条件の成立を判定させるためのフラグを設定する符号設定処理を含み、
前記遊技制御手段は、前記遊技制御処理に含まれる前記コマンド出力処理を実行することによって、遊技進行に応じて遊技状態を特定可能なコマンドを前記表示制御手段に出力するコマンド出力手段を含み、
前記コマンド出力手段は、前記遊技状態を特定可能なコマンドとして、識別情報の可変表示を開始させるときにのみ前記可変表示装置における識別情報の可変表示時間を特定可能なコマンドを出力し、識別情報の可変表示時間が経過したときに全識別情報の停止を示すコマンドを出力し、
前記表示制御手段は、
前記識別情報の可変表示時間を特定可能なコマンドにもとづいて、前記可変表示装置において識別情報の可変表示を実行し、前記全識別情報の停止を示すコマンドにもとづいて、前記可変表示装置において識別情報の可変表示を停止させる制御を行う可変表示制御手段を含む
ことを特徴とする遊技機。 A gaming machine comprising a variable display device for variably displaying identification information and deriving and displaying a display result, and controlling a specific gaming state advantageous to a player when the specific display result is derived and displayed on the variable display device. ,
A game control means for controlling the progress of the game, and a lighting control corresponding to a command sent from the game control means for at least a part of the light-emitting body provided separately from the game control means and provided on the game board Based on a command from the game control means, a sound control means for performing sound output control corresponding to a command sent from the game control means, provided separately from the game control means. Display control means for performing variable display control using the variable display device ,
The game control means includes a game control microcomputer for executing a game control program for performing game control,
The game control program includes at least a main routine, a subroutine called during execution of the main routine, and an interrupt process periodically started by a timer interrupt,
The main routine includes at least an initialization process executed when power supply to the gaming machine is started, a game control process for controlling the gaming state of the gaming machine, and a transition to the gaming control process. Including a loop process for repeatedly executing a determination process for determining whether or not the transition condition is satisfied,
The game control process includes a command output process for outputting a command to the display control means,
The interrupt process includes a code setting process for setting a flag for determining whether the transition condition is satisfied in the determination process,
The game control means includes command output means for outputting a command capable of specifying a game state to the display control means according to the progress of the game by executing the command output process included in the game control process,
The command output means outputs a command that can specify the variable display time of the identification information in the variable display device only when starting the variable display of the identification information as a command that can specify the gaming state. When the variable display time has elapsed, a command indicating that all identification information is stopped is output.
The display control means includes
Based on the command that can specify the variable display time of the identification information, the variable display device performs variable display of the identification information, and based on the command indicating the stop of all the identification information, the identification information is displayed on the variable display device. A game machine comprising variable display control means for controlling to stop the variable display . 遊技制御用マイクロコンピュータは、メインルーチンにおいて、遊技制御処理に移行するための移行条件の成立を判定する際に、他の処理を繰り返し実行しながら判定処理を実行するように構成されている
請求項１記載の遊技機。The game control microcomputer is configured to execute a determination process while repeatedly executing other processes when determining whether a transition condition for shifting to a game control process is satisfied in a main routine. 1. The gaming machine according to 1 . 他の処理には、少なくとも遊技制御に用いる数値データを更新する処理が含まれる
請求項２記載の遊技機。The gaming machine according to claim 2 , wherein the other process includes at least a process of updating numerical data used for game control. 遊技機の電力供給停止後の復旧時に遊技状態を復帰可能に遊技制御手段のＲＡＭが電源バックアップされ、
電源の状態を監視し、所定条件が検出された場合に検出信号を出力する電源監視手段を備え、
遊技制御用マイクロコンピュータは、前記電源監視手段の検出信号に応じて所定の電力供給停止時処理を実行する
請求項１ないし請求項３記載の遊技機。The RAM of the game control means is backed up so that the gaming state can be restored upon recovery after the power supply of the gaming machine is stopped.
Power supply monitoring means for monitoring the state of the power supply and outputting a detection signal when a predetermined condition is detected,
The gaming machine according to any one of claims 1 to 3 , wherein the game control microcomputer executes predetermined power supply stop processing in accordance with a detection signal of the power supply monitoring means. 電力供給停止時処理には、ＲＡＭアクセス防止処理が含まれる
請求項４記載の遊技機。The gaming machine according to claim 4 , wherein the power supply stop process includes a RAM access prevention process. 電力供給停止時処理には、ＲＡＭ記憶内容に関連した演算の結果得られるチェックデータを作成して保存するチェックデータ作成処理が含まれる
請求項４または請求項５記載の遊技機。The gaming machine according to claim 4 or 5, wherein the power supply stop process includes a check data creation process for creating and storing check data obtained as a result of an operation related to the contents stored in the RAM. 遊技制御用マイクロコンピュータは、電力供給開始時の処理で、チェックデータにもとづくＲＡＭ記憶内容のチェックを行い、チェック結果が正常であればＲＡＭ記憶内容にもとづいて遊技状態の復帰処理を行う
請求項６記載の遊技機。The game control microcomputer, claims processing at the start of power supply, checks the RAM memory contents based on the check data, check result performs return processing of the game state based on the RAM memory contents when the normal 6 The gaming machine described. 遊技制御用マイクロコンピュータは、チェック結果が正常でなければ初期化処理を実行する
請求項７記載の遊技機。The gaming machine according to claim 7 , wherein the game control microcomputer executes an initialization process if the check result is not normal. 電源監視手段の検出信号は遊技制御用マイクロコンピュータの割込端子に入力され、
電力供給停止時処理は、前記検出信号にもとづく割込処理で実行される
請求項４ないし請求項８記載の遊技機。The detection signal of the power monitoring means is input to the interrupt terminal of the game control microcomputer,
The gaming machine according to any one of claims 4 to 8 , wherein the power supply stop process is executed by an interrupt process based on the detection signal.
JP2000041324A 2000-02-18 2000-02-18 Game machine Expired - Fee Related JP4510978B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000041324A JP4510978B2 (en) 2000-02-18 2000-02-18 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000041324A JP4510978B2 (en) 2000-02-18 2000-02-18 Game machine

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2009136400A Division JP4642912B2 (en) 2009-06-05 2009-06-05 Game machine
JP2009136401A Division JP4642913B2 (en) 2009-06-05 2009-06-05 Game machine

Publications (2)

Publication Number Publication Date
JP2001224810A JP2001224810A (en) 2001-08-21
JP4510978B2 true JP4510978B2 (en) 2010-07-28

Family

ID=18564579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000041324A Expired - Fee Related JP4510978B2 (en) 2000-02-18 2000-02-18 Game machine

Country Status (1)

Country Link
JP (1) JP4510978B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4309029B2 (en) * 2000-07-07 2009-08-05 株式会社ソフィア Game machine
JP4754127B2 (en) * 2001-09-25 2011-08-24 株式会社三共 Game machine
JP3737425B2 (en) * 2001-12-06 2006-01-18 株式会社三共 Game machine
JP3691794B2 (en) * 2002-01-21 2005-09-07 株式会社藤商事 Game machine
JP6416521B2 (en) * 2013-07-11 2018-10-31 株式会社三共 Game machine

Also Published As

Publication number Publication date
JP2001224810A (en) 2001-08-21

Similar Documents

Publication Publication Date Title
JP2001104610A (en) Game machine
JP4703820B2 (en) Game machine
JP4338833B2 (en) Game machine
JP3865976B2 (en) Game machine
JP4510978B2 (en) Game machine
JP4642913B2 (en) Game machine
JP4642912B2 (en) Game machine
JP2002045547A (en) Game machine
JP4338832B2 (en) Game machine
JP4652458B2 (en) Game machine
JP2001087527A (en) Game machine
JP3581053B2 (en) Gaming machine
JP2001037963A (en) Game machine
JP2001149534A (en) Game machine
JP4652455B2 (en) Game machine
JP5576413B2 (en) Game machine
JP4652457B2 (en) Game machine
JP2006150100A (en) Game machine
JP2004000795A (en) Game machine
JP3816473B2 (en) Game machine
JP3782416B2 (en) Game machine
JP2004000796A (en) Game machine
JP4763083B2 (en) Game machine
JP3857262B2 (en) Game machine
JP3588022B2 (en) Gaming machine

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100506

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4510978

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees