JP2006150100A - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP2006150100A JP2006150100A JP2006045562A JP2006045562A JP2006150100A JP 2006150100 A JP2006150100 A JP 2006150100A JP 2006045562 A JP2006045562 A JP 2006045562A JP 2006045562 A JP2006045562 A JP 2006045562A JP 2006150100 A JP2006150100 A JP 2006150100A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- prize ball
- game
- control microcomputer
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Abstract
Description
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機やコイン遊技機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。 The present invention relates to a gaming machine such as a pachinko gaming machine or a coin gaming machine in which a game is performed in accordance with a player's operation, and more particularly to a gaming machine in which a game is performed in accordance with a player's operation in a gaming area on a gaming board. .
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。 As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are paid out to the player. There is something to be done. Further, a variable display unit capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display unit becomes a predetermined specific display mode There is.
特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。 The display result of the variable display unit that displays the special symbol is a combination of a specific display mode that is determined in advance. Note that the game value is the right that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who is likely to win a ball, or the advantageous state for a player. It is to generate.
大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個(例えば10個)の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数(例えば16ラウンド)に固定されている。なお、各開放について開放時間(例えば29.5秒)が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件(例えば、大入賞口内に設けられているVゾーンへの入賞)が成立していない場合には、大当り遊技状態は終了する。 When the big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state where the hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. If a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。 In addition, among the combinations of display modes other than the “big hit” combination, the variable display in which the display result has already been derived and displayed at the stage where some of the display results of the plurality of variable display units have not yet been derived and displayed. A state in which the display mode of the part satisfies a display condition that is a combination of specific display modes is referred to as “reach”. Then, if the display result of the identification information variably displayed on the variable display portion does not satisfy the condition of “reach”, it becomes “missing”, and the variable display state ends. A player plays a game while enjoying how to generate a big hit.
そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、賞球制御基板に送信される。なお、以下、遊技制御手段およびその他の制御手段を、それぞれ遊技装置制御手段と呼ぶことがある。 When a game ball wins a winning opening provided on the game board, a predetermined number of prize balls are paid out. Since the progress of the game is controlled by game control means mounted on the main board, the number of winning balls based on winning is determined by the game control means and transmitted to the winning ball control board. Hereinafter, the game control means and other control means may be referred to as game device control means, respectively.
なお、従来の遊技機について記載した先行技術文献として、例えば、特許文献1が挙げられる。また、分割出願である本出願の出願日(すなわち、いわゆる原出願の出願日である平成11年10月4日)の後に公開された文献として、例えば、特許3354534号明細書が挙げられる。
以上のように、遊技機には、遊技制御手段を初めとする種々の遊技装置制御手段が搭載されている。一般に、各遊技装置制御手段はマイクロコンピュータで構成される。すなわち、ROM等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがRAMに格納される。すると、遊技機に停電等による電源断状態が発生すると、RAM内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態(例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態)に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当たり遊技中において電源断が発生し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当たりの発生にもとづく利益を享受することができなくなってしまう。 As described above, the gaming machine is equipped with various game device control means including game control means. Generally, each gaming device control means is constituted by a microcomputer. That is, a program is stored in a ROM or the like, and data temporarily generated for control or data that changes as control proceeds is stored in the RAM. Then, when the power-off state due to a power failure or the like occurs in the gaming machine, the data in the RAM is lost. Therefore, when recovering from a power outage or the like, the player must return to the initial state (for example, the state when the game machine was first turned on at the game store for the first time in the day), which may cause a disadvantage to the player. There is. For example, if a power failure occurs during a jackpot game and the gaming machine returns to the initial state, the player cannot enjoy the benefits based on the jackpot.
そのような事態を回避するには、停電等の不測の電源断が生じたときに、必要なデータを電源バックアップRAMに保存し、電源が復旧したときに保存されていたデータを復元して遊技を再開させればよい。しかし、電源断が生じたときに電源バックアップRAMに保存されるデータに誤りが生ずると、電源が復旧したときに誤った状態復元処理がなされてしまう。例えば、電源復旧時に、電源断時の遊技状態とは異なる遊技状態に設定されてしまったり、本来の賞球個数とは異なる賞球個数にもとづく賞球払出再開が行われたりしてしまう。そのような場合には、遊技者に不測の不利益が与えられてしまう。 In order to avoid such a situation, when an unexpected power cut such as a power failure occurs, the necessary data is saved in the power backup RAM, and the data saved when the power is restored is restored. Can be resumed. However, if an error occurs in the data stored in the power backup RAM when the power is cut off, an erroneous state restoration process is performed when the power is restored. For example, when the power is restored, a gaming state different from the gaming state when the power is turned off is set, or award ball payout is resumed based on the number of prize balls different from the original number of prize balls. In such a case, an unexpected disadvantage is given to the player.
そこで、本発明は、電源投入時に電源バックアップされている内容にもとづいて遊技状態を復帰させる遊技状態復帰制御を行うことが可能である遊技機において、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる遊技機を提供することを目的とする。 Therefore, according to the present invention, in a gaming machine capable of performing the game state return control for returning the game state based on the contents backed up when the power is turned on, it is possible to perform reliable data storage when the power is turned off. An object of the present invention is to provide a gaming machine that can prevent the player from being disadvantaged.
本発明による遊技機は、遊技球を用いて遊技が行われる遊技機であって、入賞を検出すると、賞球の払出個数を指示する払出個数指示コマンドを出力する遊技制御用マイクロコンピュータ(例えば、CPU56を含む遊技制御用マイクロコンピュータ)を搭載した遊技制御基板(例えば、主基板31)と、賞球を払い出す払出装置(例えば、玉払出装置97)と、払出個数指示コマンドに応じて払出装置を駆動する賞球制御用マイクロコンピュータ(例えば、賞球制御用CPU371を含む賞球制御用マイクロコンピュータ)を搭載した賞球制御基板(例えば、賞球制御基板37)と、遊技球を検出するためのスイッチに供給される電圧よりも高い所定電源電圧の電圧低下を検出するための電源監視回路(例えば、電源監視用IC902)とを備え、遊技制御用マイクロコンピュータおよび賞球制御用マイクロコンピュータは、遊技機に対する電源が断しても内容が保存されるバックアップRAM領域(例えば、バックアップ電源によりバックアップされているRAM、図26に示すバックアップRAM領域)を各々含み、電源監視回路の検出出力は、1つの電源監視回路から遊技制御用マイクロコンピュータと賞球制御用マイクロコンピュータとに入力され(図5および図20参照)、遊技制御用マイクロコンピュータおよび賞球制御用マイクロコンピュータは、電源監視回路からの検出出力の入力により、RAMアクセス禁止状態に設定する電源断時処理を実行し(例えば、ステップS48,S801)、電源監視回路の検出出力は遊技制御用マイクロコンピュータの入力ポートに入力され(図5参照)、遊技制御用マイクロコンピュータは、遊技制御処理(例えば、S10)を繰り返し実行するとともに、遊技制御処理を実行する前に入力ポートを監視し(例えば、ステップS8,S10)、電源監視回路の検出出力が入力していれば電源断時処理を実行する(例えば、ステップS8,S9)ことを特徴とする。
A gaming machine according to the present invention is a gaming machine in which a game is played using a game ball, and when a winning is detected, a game control microcomputer (for example, a payout number instruction command for instructing the number of payout of a prize ball) A game control board (for example, main board 31) on which a game control microcomputer including the
本発明による他の態様の遊技機は、遊技球を用いて遊技が行われる遊技機であって、入賞を検出すると、賞球の払出個数を指示する払出個数指示コマンドを出力する遊技制御用マイクロコンピュータ(例えば、CPU56を含む遊技制御用マイクロコンピュータ)を搭載した遊技制御基板(例えば、主基板31)と、賞球を払い出す払出装置(例えば、玉払出装置97)と、払出個数指示コマンドに応じて払出装置を駆動する賞球制御用マイクロコンピュータ(例えば、賞球制御用CPU371を含む賞球制御用マイクロコンピュータ)を搭載した賞球制御基板(例えば、賞球制御基板37)と、遊技球を検出するためのスイッチに供給される電圧よりも高い所定電源電圧の電圧低下を検出するための電源監視回路(例えば、電源監視用IC902)とを備え、遊技制御用マイクロコンピュータおよび賞球制御用マイクロコンピュータは、遊技機に対する電源が断しても内容が保存されるバックアップRAM領域(例えば、バックアップ電源によりバックアップされているRAM、図26に示すバックアップRAM領域)を各々含み、電源監視回路の検出出力は、1つの電源監視回路から遊技制御用マイクロコンピュータと賞球制御用マイクロコンピュータとに入力され(図5および図20参照)、遊技制御用マイクロコンピュータおよび賞球制御用マイクロコンピュータは、電源監視回路からの検出出力の入力により、RAMアクセス禁止状態に設定する電源断時処理を実行し(例えば、ステップS48,S801)、電源監視回路の検出出力は遊技制御用マイクロコンピュータの入力ポートに入力され(図5参照)、遊技制御用マイクロコンピュータは、定期的に発生するタイマ割込処理(図9参照)と、タイマ割込処理が実行されていないときに実行されるメイン処理(図7参照)とを実行し、メイン処理にて電源監視回路の検出出力が入力ポートに入力されたか否かを判定する処理を実行し(例えば、ステップS8)、電源監視回路の検出出力が入力ポートに入力されたと判定したときに電源断時処理を実行する(例えば、ステップS8,S9)ことを特徴とする。 A gaming machine according to another aspect of the present invention is a gaming machine in which a game is played using a game ball, and when a winning is detected, a game control micro that outputs a payout number instruction command for instructing the number of payout of a prize ball. A game control board (for example, main board 31) equipped with a computer (for example, a game control microcomputer including the CPU 56), a payout device for paying out a prize ball (for example, a ball payout device 97), and a payout number instruction command A prize ball control board (for example, prize ball control board 37) on which a prize ball control microcomputer (for example, a prize ball control microcomputer including a prize ball control CPU 371) that drives the payout device is mounted, and a game ball A power supply monitoring circuit (for example, a power supply monitoring IC for detecting a voltage drop of a predetermined power supply voltage higher than a voltage supplied to a switch for detecting 02), and the game control microcomputer and the prize ball control microcomputer are stored in a backup RAM area (for example, a RAM backed up by a backup power supply, even if the power supply to the game machine is cut off, 26, each of the detection outputs of the power supply monitoring circuit is input from one power supply monitoring circuit to the game control microcomputer and the prize ball control microcomputer (see FIGS. 5 and 20). The game control microcomputer and the prize ball control microcomputer execute a power-off process for setting the RAM access prohibited state in response to the detection output from the power supply monitoring circuit (for example, steps S48 and S801). The detection output of the circuit is a game control microcomputer. The game control microcomputer, which is input to the input port (see FIG. 5), periodically generates a timer interrupt process (see FIG. 9) and a main process executed when the timer interrupt process is not executed. (See FIG. 7), and a process for determining whether or not the detection output of the power supply monitoring circuit is input to the input port in the main process (for example, step S8), and the detection output of the power supply monitoring circuit is When it is determined that the input is input to the input port, the power-off process is executed (for example, steps S8 and S9).
本発明によるさらに他の態様の遊技機は、遊技球を用いて遊技が行われる遊技機であって、入賞を検出すると、賞球の払出個数を指示する払出個数指示コマンドを出力する遊技制御用マイクロコンピュータ(例えば、CPU56を含む遊技制御用マイクロコンピュータ)を搭載した遊技制御基板(例えば、主基板31)と、賞球を払い出す払出装置(例えば、玉払出装置97)と、払出個数指示コマンドに応じて払出装置を駆動する賞球制御用マイクロコンピュータ(例えば、賞球制御用CPU371を含む賞球制御用マイクロコンピュータ)を搭載した賞球制御基板(例えば、賞球制御基板37)と、遊技球を検出するためのスイッチに供給される電圧よりも高い所定電源電圧の電圧低下を検出するための電源監視回路(例えば、電源監視用IC902)とを備え、遊技制御用マイクロコンピュータおよび賞球制御用マイクロコンピュータは、遊技機に対する電源が断しても内容が保存されるバックアップRAM領域(例えば、バックアップ電源によりバックアップされているRAM、図26に示すバックアップRAM領域)を各々含み、電源監視回路の検出出力は、1つの電源監視回路から遊技制御用マイクロコンピュータと賞球制御用マイクロコンピュータとに入力され(図5および図20参照)、遊技制御用マイクロコンピュータおよび賞球制御用マイクロコンピュータは、電源監視回路からの検出出力の入力により、RAMアクセス禁止状態に設定する電源断時処理を実行し(例えば、ステップS48,S801)、電源監視回路の検出出力は賞球制御用マイクロコンピュータの入力ポートに入力され(図20参照)、賞球制御用マイクロコンピュータは、賞球制御処理(例えば、ステップS705)を繰り返し実行するとともに、賞球制御処理を実行する前に入力ポートを監視し(例えば、ステップS704,S705)、電源監視回路の検出出力が入力していれば電源断時処理を実行する(例えば、ステップS704,S706)ことを特徴とする。 Still another aspect of the gaming machine according to the present invention is a gaming machine in which a game is played using a game ball, and when a winning is detected, a game number control command for outputting a payout number instruction command for instructing a payout number of a prize ball is output. A game control board (for example, main board 31) on which a microcomputer (for example, a game control microcomputer including the CPU 56) is mounted, a payout device for paying out a prize ball (for example, a ball payout device 97), and a payout number instruction command A prize ball control board (for example, prize ball control board 37) equipped with a prize ball control microcomputer (for example, a prize ball control microcomputer including a prize ball control CPU 371) for driving the payout device according to the game, and a game A power supply monitoring circuit (for example, power supply monitoring) for detecting a voltage drop of a predetermined power supply voltage higher than a voltage supplied to a switch for detecting a sphere IC 902), the game control microcomputer and the prize ball control microcomputer are stored in a backup RAM area (for example, a RAM backed up by a backup power supply) even if the power to the game machine is cut off. 26, each of the detection outputs of the power supply monitoring circuit is input from one power supply monitoring circuit to the game control microcomputer and the prize ball control microcomputer (see FIGS. 5 and 20). The game control microcomputer and the prize ball control microcomputer execute a power-off process for setting the RAM access prohibited state in response to the detection output from the power supply monitoring circuit (for example, steps S48 and S801). The detection output of the circuit is a micro computer for prize ball control. The prize ball control microcomputer repeatedly executes the prize ball control process (for example, step S705) and sets the input port before executing the prize ball control process. Monitoring is performed (for example, steps S704 and S705), and if the detection output of the power supply monitoring circuit is input, processing at power-off is performed (for example, steps S704 and S706).
本発明による別の態様の遊技機は、遊技球を用いて遊技が行われる遊技機であって、入賞を検出すると、賞球の払出個数を指示する払出個数指示コマンドを出力する遊技制御用マイクロコンピュータ(例えば、CPU56を含む遊技制御用マイクロコンピュータ)を搭載した遊技制御基板(例えば、主基板31)と、賞球を払い出す払出装置(例えば、玉払出装置97)と、払出個数指示コマンドに応じて払出装置を駆動する賞球制御用マイクロコンピュータ(例えば、賞球制御用CPU371を含む賞球制御用マイクロコンピュータ)を搭載した賞球制御基板(例えば、賞球制御基板37)と、遊技球を検出するためのスイッチに供給される電圧よりも高い所定電源電圧の電圧低下を検出するための電源監視回路(例えば、電源監視用IC902)とを備え、遊技制御用マイクロコンピュータおよび賞球制御用マイクロコンピュータは、遊技機に対する電源が断しても内容が保存されるバックアップRAM領域(例えば、バックアップ電源によりバックアップされているRAM、図26に示すバックアップRAM領域)を各々含み、電源監視回路の検出出力は、1つの電源監視回路から遊技制御用マイクロコンピュータと賞球制御用マイクロコンピュータとに入力され(図5および図20参照)、遊技制御用マイクロコンピュータおよび賞球制御用マイクロコンピュータは、電源監視回路からの検出出力の入力により、RAMアクセス禁止状態に設定する電源断時処理を実行し(例えば、ステップS48,S801)、電源監視回路の検出出力は賞球制御用マイクロコンピュータの入力ポートに入力され(図20参照)、賞球制御用マイクロコンピュータは、定期的に発生するタイマ割込処理(図25参照)と、タイマ割込処理が実行されていないときに実行されるメイン処理(図24参照)とを実行し、メイン処理にて電源監視回路の検出出力が入力ポートに入力されたか否かを判定する処理を実行し(例えば、ステップS704)、電源監視回路の検出出力が入力ポートに入力されたと判定したときに電源断時処理を実行する(例えば、ステップS704,S706)ことを特徴とする。 Another aspect of the gaming machine according to the present invention is a gaming machine in which a game is played using a game ball, and when a winning is detected, a game control micro that outputs a payout number instruction command for instructing the number of payout of a prize ball. A game control board (for example, main board 31) equipped with a computer (for example, a game control microcomputer including the CPU 56), a payout device for paying out a prize ball (for example, a ball payout device 97), and a payout number instruction command A prize ball control board (for example, prize ball control board 37) on which a prize ball control microcomputer (for example, a prize ball control microcomputer including a prize ball control CPU 371) that drives the payout device is mounted, and a game ball A power supply monitoring circuit (for example, a power supply monitoring IC for detecting a voltage drop of a predetermined power supply voltage higher than a voltage supplied to a switch for detecting 02), and the game control microcomputer and the prize ball control microcomputer are stored in a backup RAM area (for example, a RAM backed up by a backup power supply, even if the power supply to the game machine is cut off, 26, each of the detection outputs of the power supply monitoring circuit is input from one power supply monitoring circuit to the game control microcomputer and the prize ball control microcomputer (see FIGS. 5 and 20). The game control microcomputer and the prize ball control microcomputer execute a power-off process for setting the RAM access prohibited state in response to the detection output from the power supply monitoring circuit (for example, steps S48 and S801). The detection output of the circuit is a microcomputer for controlling prize balls The prize-ball controlling microcomputer is input to the input port (see FIG. 20), and the timer control microcomputer executes a timer interrupt process (see FIG. 25) that occurs periodically and a timer that is executed when the timer interrupt process is not executed. The process (see FIG. 24) is executed, and a process for determining whether or not the detection output of the power supply monitoring circuit is input to the input port in the main process (for example, step S704), and the detection output of the power supply monitoring circuit Is determined to have been input to the input port, a power-off process is executed (for example, steps S704 and S706).
本発明によれば、電源断時のスイッチの誤検出を防止することができる。また、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる。 According to the present invention, it is possible to prevent erroneous detection of a switch when the power is turned off. In addition, reliable data storage can be performed when the power is turned off, and a disadvantage to the player can be prevented.
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図1はパチンコ遊技機1を正面からみた正面図、図2はパチンコ遊技機1の内部構造を示す全体背面図、図3はパチンコ遊技機1の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. 1 is a front view of the
図1に示すように、パチンコ遊技機1は、額縁状に形成されたガラス扉枠2を有する。ガラス扉枠2の下部表面には打球供給皿3がある。打球供給皿3の下部には、打球供給皿3からあふれた景品玉を貯留する余剰玉受皿4と打球を発射する打球操作ハンドル(操作ノブ)5が設けられている。ガラス扉枠2の後方には、遊技盤6が着脱可能に取り付けられている。また、遊技盤6の前面には遊技領域7が設けられている。
As shown in FIG. 1, the
遊技領域7の中央付近には、複数種類の図柄を可変表示するための可変表示部9と7セグメントLEDによる可変表示器10とを含む可変表示装置8が設けられている。この実施の形態では、可変表示部9には、「左」、「中」、「右」の3つの図柄表示エリアがある。可変表示装置8の側部には、打球を導く通過ゲート11が設けられている。通過ゲート11を通過した打球は、玉出口13を経て始動入賞口14の方に導かれる。通過ゲート11と玉出口13との間の通路には、通過ゲート11を通過した打球を検出するゲートスイッチ12がある。また、始動入賞口14に入った入賞球は、遊技盤6の背面に導かれ、始動口スイッチ17によって検出される。また、始動入賞口14の下部には開閉動作を行う可変入賞球装置15が設けられている。可変入賞球装置15は、ソレノイド16によって開状態とされる。
Near the center of the
可変入賞球装置15の下部には、特定遊技状態(大当り状態)においてソレノイド21によって開状態とされる開閉板20が設けられている。この実施の形態では、開閉板20が大入賞口を開閉する手段となる。開閉板20から遊技盤6の背面に導かれた入賞球のうち一方(Vゾーン)に入った入賞球はVカウントスイッチ22で検出される。また、開閉板20からの入賞球はカウントスイッチ23で検出される。可変表示装置8の下部には、始動入賞口14に入った入賞球数を表示する4個の表示部を有する始動入賞記憶表示器18が設けられている。この例では、4個を上限として、始動入賞がある毎に、始動入賞記憶表示器18は点灯している表示部を1つずつ増やす。そして、可変表示部9の可変表示が開始される毎に、点灯している表示部を1つ減らす。
An open / close plate 20 that is opened by a solenoid 21 in a specific gaming state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the
遊技盤6には、複数の入賞口19,24が設けられ、遊技球の入賞口19,24への入賞は入賞口スイッチ19a,24aによって検出される。遊技領域7の左右周辺には、遊技中に点滅表示される装飾ランプ25が設けられ、下部には、入賞しなかった打球を吸収するアウト口26がある。また、遊技領域7の外側の左右上部には、効果音を発する2つのスピーカ27が設けられている。遊技領域7の外周には、遊技効果LED28aおよび遊技効果ランプ28b,28cが設けられている。
The
そして、この例では、一方のスピーカ27の近傍に、景品玉払出時に点灯する賞球ランプ51が設けられ、他方のスピーカ27の近傍に、補給玉が切れたときに点灯する球切れランプ52が設けられている。さらに、図1には、パチンコ遊技台1に隣接して設置され、プリペイドカードが挿入されることによって玉貸しを可能にするカードユニット50も示されている。
In this example, a
カードユニット50には、使用可能状態であるか否かを示す使用可表示ランプ151、カード内に記録された残額情報に端数(100円未満の数)が存在する場合にその端数を打球供給皿3の近傍に設けられる度数表示LEDに表示させるための端数表示スイッチ152、カードユニット50がいずれの側のパチンコ遊技機1に対応しているのかを示す連結台方向表示器153、カードユニット50内にカードが投入されていることを示すカード投入表示ランプ154、記録媒体としてのカードが挿入されるカード挿入口155、およびカード挿入口155の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット50を解放するためのカードユニット錠156が設けられている。
The card unit 50 has a usable indicator lamp 151 indicating whether or not it is in a usable state, and when the remaining amount information recorded in the card has a fraction (a number less than 100 yen), the fraction is indicated as a hitting tray. 3, a
打球発射装置から発射された打球は、打球レールを通って遊技領域7に入り、その後、遊技領域7を下りてくる。打球が通過ゲート11を通ってゲートスイッチ12で検出されると、可変表示器10の表示数字が連続的に変化する状態になる。また、打球が始動入賞口14に入り始動口スイッチ17で検出されると、図柄の変動を開始できる状態であれば、可変表示部9内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を1増やす。
The hit ball fired from the hit ball launching device enters the
可変表示部9内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板20が、一定時間経過するまで、または、所定個数(例えば10個)の打球が入賞するまで開放する。そして、開閉板20の開放中に打球が特定入賞領域に入賞しVカウントスイッチ22で検出されると、継続権が発生し開閉板20の開放が再度行われる。継続権の発生は、所定回数(例えば15ラウンド)許容される。
The rotation of the image in the
停止時の可変表示部9内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器10における停止図柄が所定の図柄(当り図柄)である場合に、可変入賞球装置15が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器10における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置15の開放時間と開放回数が高められる。
When the combination of images in the
次に、パチンコ遊技機1の裏面の構造について図2を参照して説明する。
可変表示装置8の背面では、図2に示すように、機構板36の上部に景品玉タンク38が設けられ、パチンコ遊技機1が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク38に供給される。景品玉タンク38内の景品玉は、誘導樋39を通って玉払出装置に至る。
Next, the structure of the back surface of the
On the back surface of the
機構板36には、中継基板30を介して可変表示部9を制御する可変表示制御ユニット29、基板ケース32に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板(主基板)31、可変表示制御ユニット29と遊技制御基板31との間の信号を中継するための中継基板33、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板37が設置されている。さらに、機構板36の下部には、モータの回転力を利用して打球を遊技領域7に発射する打球発射装置34と、遊技効果ランプ・LED28a,28b,28c、賞球ランプ51および球切れランプ52に信号を送るためのランプ制御基板35が設置されている。
The
また、図3はパチンコ遊技機1の遊技盤を背面からみた背面図である。誘導樋39を通った玉は、図3に示されるように、球切れ検出器187a,187bを通過して玉供給樋186a,186bを経て玉払出装置97に至る。玉払出装置97から払い出された景品玉は、連絡口45を通ってパチンコ遊技機1の前面に設けられている打球供給皿3に供給される。連絡口45の側方には、パチンコ遊技機1の前面に設けられている余剰玉受皿4に連通する余剰玉通路46が形成されている。入賞にもとづく景品玉が多数払い出されて打球供給皿3が満杯になり、ついには景品玉が連絡口45に到達した後さらに景品玉が払い出されると景品玉は、余剰玉通路46を経て余剰玉受皿4に導かれる。さらに景品玉が払い出されると、感知レバー47が満タンスイッチ48を押圧して満タンスイッチ48がオンする。その状態では、玉払出装置97内のステッピングモータの回転が停止して玉払出装置97の動作が停止するとともに、必要に応じて打球発射装置34の駆動も停止する。なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す玉払出装置として、ステッピングモータの回転によって遊技球が払い出される玉払出装置97を例示するが、その他の駆動源によって遊技球を送り出す構造の玉払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の玉払出装置を用いてもよい。
FIG. 3 is a rear view of the game board of the
賞球払出制御を行うために、入賞口スイッチ19a,24a、始動口スイッチ17およびVカウントスイッチ22からの信号が、主基板31に送られる。主基板31のCPU56は、始動口スイッチ17がオンすると6個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ23がオンすると15個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると10個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口24に入賞した遊技球は、入賞口24からの入賞球流路に設けられている入賞口スイッチ24aで検出され、入賞口19に入賞した遊技球は、入賞口19からの入賞球流路に設けられている入賞口スイッチ19aで検出される。
In order to perform prize ball payout control, signals from the prize opening switches 19 a and 24 a, the start opening switch 17 and the V count switch 22 are sent to the
図4は、主基板31における回路構成の一例を示すブロック図である。なお、図4には、賞球制御基板37、ランプ制御基板35、音制御基板70、発射制御基板91および表示制御基板80も示されている。主基板31には、プログラムに従ってパチンコ遊技機1を制御する基本回路53と、ゲートスイッチ12、始動口スイッチ17、Vカウントスイッチ22、カウントスイッチ23および入賞口スイッチ19a,24aからの信号を基本回路53に与えるスイッチ回路58と、可変入賞球装置15を開閉するソレノイド16および開閉板20を開閉するソレノイド21を基本回路53からの指令に従って駆動するソレノイド回路59と、始動記憶表示器18の点灯および滅灯を行うとともに7セグメントLEDによる可変表示器10と装飾ランプ25とを駆動するランプ・LED回路60とが搭載されている。
FIG. 4 is a block diagram illustrating an example of a circuit configuration in the
また、基本回路53から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部9の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路64を含む。
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the image display of the
基本回路53は、ゲーム制御用のプログラム等を記憶するROM54、ワークメモリとして使用される揮発性記憶手段の一例であるRAM55、制御用のプログラムに従って制御動作を行うCPU56およびI/Oポート部57を含む。この実施の形態では、ROM54,RAM55はCPU56に内蔵されている。すなわち、CPU56は、1チップマイクロコンピュータである。なお、1チップマイクロコンピュータは、少なくともRAM55が内蔵されていればよく、ROM54およびI/Oポート部57は外付けであっても内蔵されていてもよい。また、I/Oポート部57は、マイクロコンピュータにおける情報入出力可能な端子である。
The basic circuit 53 includes a
さらに、主基板31には、電源投入時に基本回路53をリセットするための初期リセット回路65と、基本回路53から与えられるアドレス信号をデコードしてI/Oポート部57のうちのいずれかのI/Oポートを選択するための信号を出力するアドレスデコード回路67とが設けられている。
なお、玉払出装置97から主基板31に入力されるスイッチ情報もあるが、図4ではそれらは省略されている。
Further, the
Note that there is also switch information input to the
遊技球を打撃して発射する打球発射装置は発射制御基板91上の回路によって制御される駆動モータ94で駆動される。そして、駆動モータ94の駆動力は、操作ノブ5の操作量に従って調整される。すなわち、発射制御基板91上の回路によって、操作ノブ5の操作量に応じた速度で打球が発射されるように制御される。
A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the
図5は、電源監視および電源バックアップのためのCPU56周りの一構成例を示すブロック図である。図5に示すように、電源基板に搭載されている第1の電源監視回路(第1の電源監視手段)からの電圧低下信号が、CPU56に接続される入力ポート570に入力されている。第1の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。従って、CPU56は、入力ポート570を介して電源断の状況を確認することができる。
FIG. 5 is a block diagram showing an example of the configuration around the
なお、入力ポート570は、遊技機に設けられている遊技球を検出するための遊技球検出手段(この例では、始動口スイッチ17、カウントスイッチ23、入賞口スイッチ19a,24a等)の出力信号を入力する入力ポートの空きビットに入力されている。すなわち、電源基板に設けられている第1の電源監視回路からの電圧低下信号は、遊技球検出手段の検出情報を入力する検出入力手段としての入力ポート570に入力される。
The
また、第1の電源監視回路からの電圧低下信号は、CPU56に対して情報伝達可能に接続されていればよく、入力ポート570は、CPU56の内蔵ポートでもよいし、外付けのポートであってもよい。なお、入力ポート570には、電源基板に設置されている初期化操作スイッチの状態を示すスイッチ入力信号も接続されている。
The voltage drop signal from the first power supply monitoring circuit may be connected to the
主基板31には、第2の電源監視回路903が搭載されている。この例では、第2の電源監視回路903において、電源監視用IC904が、第1の電源監視回路が監視する電源電圧と等しい電源電圧である+30V電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。そして、例えば、電源基板に搭載される第1の電源監視回路の検出電圧(電圧低下信号を出力することになる電圧)を+16Vとし、第2の電源監視回路903の検出電圧を+8Vとする。そのように構成した場合には、同一の電圧を監視するので、第1の電圧監視回路が電圧低下信号を出力するタイミングと第2の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第1の電源監視回路からの電圧低下信号に応じて電源断時処理を開始してから電源断時処理が確実に完了するまでの期間である。
A second power
第2の電源監視回路903からの電圧低下信号は、初期リセット回路65からの初期リセット信号と論理和をとられた後に、CPU56のリセット端子に入力される。従って、CPU56は、初期リセット回路65からの初期リセット信号がローレベルを呈しているとき、または、第2の電源監視回路903からの電圧低下信号がローレベルを呈しているときに、リセット状態(非動作状態)になる。
The voltage drop signal from the second power
なお、初期リセット回路65のリセットIC651は、遊技機に電源が投入され+5V電源の電圧が上昇していくときに、+5V電源電圧が所定値以上になると、出力信号をハイレベルにする。すなわち、初期リセット信号をオフ状態にする。
Note that the reset IC 651 of the
CPU56等の駆動電源である+5V電源から電力が供給されていない間、RAMの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、初期リセット回路65からリセット信号が発せられるので、CPU56は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
While power is not supplied from the + 5V power source that is the driving power source of the
図6は、電源基板910の一構成例を示すブロック図である。電源基板910は、主基板31、表示制御基板80、音制御基板70、ランプ制御基板35および賞球制御基板37等の遊技装置用制御基板と独立して設置され、遊技機内の各遊技装置用制御基板および機構部品が使用する電圧を生成する。この例では、AC24V、DC+30V、DC+21V、DC+12VおよびDC+5Vを生成する。また、バックアップ電源となるコンデンサ916は、DC+5Vすなわち各基板上のIC等を駆動する電源のラインから充電される。
FIG. 6 is a block diagram illustrating a configuration example of the
トランス911は、交流電源からの交流電圧を24Vに変換する。AC24V電圧は、コネクタ915に出力される。また、整流回路912は、AC24Vから+30Vの直流電圧を生成し、DC−DCコンバータ913およびコネクタ915に出力する。DC−DCコンバータ913は、+21V、+12Vおよび+5Vを生成してコネクタ915に出力する。コネクタ915は例えば中継基板に接続され、中継基板から各遊技装置用制御基板および機構部品に必要な電圧の電力が供給される。なお、トランス911の入力側には、遊技機に対する電源供給を停止したり開始させたりするための電源スイッチ918が設置されている。 The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 21V, + 12V, and + 5V and outputs them to the connector 915. The connector 915 is connected to, for example, a relay board, and power of a voltage necessary for each gaming machine control board and mechanism parts is supplied from the relay board. Note that a power switch 918 for stopping or starting the power supply to the gaming machine is installed on the input side of the transformer 911.
DC−DCコンバータ913からの+5Vラインは分岐してバックアップ+5Vラインを形成する。バックアップ+5Vラインとグラウンドレベルとの間には大容量のコンデンサ916が接続されている。コンデンサ916は、遊技機に対する電力供給が遮断されたときの遊技装置制御基板のバックアップRAM(電源バックアップされているRAMすなわち記憶内容保持状態となりうる揮発性記憶手段)に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、+5Vラインとバックアップ+5Vラインとの間に、逆流防止用のダイオード917が挿入される。
The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-
なお、バックアップ電源として、+5V電源から充電可能な電池を用いてもよい。電池を用いる場合には、+5V電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。 A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
また、電源基板910には、上述した第1の電源回路を構成する電源監視用IC902が搭載されている。電源監視用IC902は、+30V電源電圧を導入し、+30V電源電圧を監視することによって電源断の発生を検出する。具体的には、+30V電源電圧が所定値(この例では+16V)以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、+30V電源電圧は、交流から直流に変換された直後の電圧である。電源監視用IC902からの電圧低下信号は、主基板31や賞球制御基板37等に供給される。
The
電源監視用IC902が電源断を検知するための所定値は、通常時の電圧より低いが、各遊技装置制御基板上のCPUが暫くの間動作しうる程度の電圧である。また、電源監視用IC902が、CPUを駆動するための電圧(この例では+5V)よりも高く、かつ、交流から直流に変換された直後の電圧を監視するように構成されているので、CPUが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧として+30Vを用いる場合には、遊技機の各種スイッチに供給される電圧が+12Vであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、+30V電源の電圧を監視すると、+30V作成の以降に作られる+12Vが落ち始める以前の段階でそれの低下を検出できる。よって、+12V電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、+12Vより早く低下する+30V電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
The predetermined value for the
また、電源監視用IC902は、遊技装置制御基板とは別個の電源基板910に搭載されているので、第1の電源監視回路から複数の遊技装置制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする遊技装置制御基板が幾つあっても第1の電源監視手段は1つ設けられていればよいので、各遊技装置制御基板における各遊技装置制御手段が後述する電源復帰制御を行っても、遊技機のコストはさほど上昇しない。
Further, since the
また、電源基板910には、初期化操作スイッチ919が搭載されている。初期化操作スイッチの状態を示す信号は主基板31に入力されるが、その役割等については後で詳しく説明する。この実施の形態では、他の制御基板とは独立して設置される電源基板910に電源スイッチ918および初期化操作スイッチ919が搭載されているので、遊技盤の入れ替え等の場合に入れ替え後の遊技盤に対して電源基板910をそのまま使用しても、入れ替え後の遊技盤において、後述する電源スイッチ918および初期化操作スイッチ919を利用した停電処理を実行することができる。
An
次に遊技機の動作について説明する。
図7は、主基板31におけるCPU56が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、CPU56は、まず、停電からの復旧時であったか否か確認する(ステップS1)。停電からの復旧時であったか否かは、例えば、電源断時にバックアップRAM領域に設定される電源断フラグによって確認される。すなわち、RAM領域が電源バックアップされている状態で遊技機に電源が再投入されるとRAMには電源断時の状態が保存されているので電源断フラグも正確に保存されている。RAM領域が電源バックアップされていない状態で遊技機に電源が投入されると、RAMの内容は不定になっているので、電源断フラグの値は正しくない。従って、電源断フラグのセット状態に応じて停電からの復旧時であったか否か確認することができる。なお、仮に、電源バックアップされていない状態で遊技機に電源が投入されたときに電源断フラグがセット状態になってしまったとしても、後述するパリティ診断によって、停電からの復旧時であったと誤って判断されてしまうことは防止される。
Next, the operation of the gaming machine will be described.
FIG. 7 is a flowchart showing main processing executed by the
停電からの復旧時であった場合には、CPU56は、入力ポート570を介して初期化操作スイッチ919の状態を確認する(ステップS3)。この実施の形態では、初期化操作スイッチ919がオンされると、その出力がローレベルになる(図6参照)。初期化操作スイッチ919がオン状態であれば、通常の初期化処理を実行する(ステップS2)。また、初期化操作スイッチ919がオフ状態であれば、CPU56は、後述する停電復旧処理を実行する(ステップS4)。なお、初期化操作スイッチ919は、電源スイッチ918のオン前にオン状態に設定されていてもよいし、電源スイッチ918と同時に押下されてもよい。さらに、電源スイッチ918押下後にオン状態とされてもよい。電源スイッチ918押下後にオン状態とされることを考慮して、ステップS3の判定前にディレイ時間をおいてもよい。
If it is during recovery from a power failure, the
停電からの復旧時でない場合には、CPU56は、通常の初期化処理を実行する(ステップS1,S2)。その後、メイン処理では、タイマ割込フラグの監視(ステップS6)の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理(ステップS5)も実行される。
If it is not time to recover from a power failure, the
通常の初期化処理では、図8に示すように、レジスタおよびRAMのクリア処理(ステップS2a)と、必要な初期値設定処理(ステップS2b)が行われた後に、2ms毎に定期的にタイマ割込がかかるようにCPU56に設けられているタイマレジスタの初期設定(タイムアウトが2msであることと繰り返しタイマが動作する設定)が行われる(ステップS2c)。すなわち、ステップS2cで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。 In the normal initialization process, as shown in FIG. 8, after the register and RAM clear process (step S2a) and the necessary initial value setting process (step S2b) are performed, the timer allocation is periodically performed every 2 ms. Initial setting of the timer register provided in the CPU 56 (setting that the time-out is 2 ms and the timer repeatedly operates) is performed so as to cause a delay (step S2c). That is, in step S2c, processing for activating a timer interrupt and processing for setting a timer interrupt interval are executed.
従って、この実施の形態では、CPU56の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、図9に示すように、タイマ割込が発生すると、CPU56は、タイマ割込フラグをセットする(ステップS11)。
Therefore, in this embodiment, the internal timer of the
CPU56は、ステップS6において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに(ステップS7)、電圧異常の監視を行う(ステップS8)。電圧異常の監視は、入力ポート570を介して電源監視用IC902からの電圧低下信号を監視することによって実行される。電圧異常すなわち電源電圧の低下を検出したら、CPU56は、後述する停電発生処理(電源断時処理:ステップS9)を実行する。
When detecting that the timer interrupt flag is set in step S6, the
電圧異常が検出されない場合には、CPU56は、遊技制御処理を実行する(ステップS9)。以上の制御によって、この実施の形態では、遊技制御処理は2ms毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
When the voltage abnormality is not detected, the
図10は、遊技制御処理を示すフローチャートである。遊技制御処理において、CPU56は、まず、表示制御基板80に送出される表示制御コマンドをRAM55の所定の領域に設定する処理を行った後に(表示制御データ設定処理:ステップS21)、表示制御コマンドを出力する処理を行う(表示制御データ出力処理:ステップS22)。
FIG. 10 is a flowchart showing the game control process. In the game control process, the
次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う(データ出力処理:ステップS23)。また、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う(ステップS24)。さらに、パチンコ遊技機1の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる(エラー処理:ステップS25)。
Next, a process of outputting the contents of the storage area for various output data to each output port is performed (data output process: step S23). Also, output data setting processing is performed for setting output data such as jackpot information, start information, probability variation information, etc., output to the hall management computer in the storage area (step S24). Further, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う(ステップS26)。 Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S26).
さらに、CPU56は、特別図柄プロセス処理を行う(ステップS27)。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機1を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う(ステップS28)。普通図柄プロセス処理では、7セグメントLEDによる可変表示器10を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
Further, the
さらに、CPU56は、スイッチ回路58を介して、ゲートセンサ12、始動口センサ17、カウントセンサ23および入賞口スイッチ19a,24aの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する(スイッチ処理:ステップS29)。CPU56は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う(ステップS30)。
Further, the
また、CPU56は、賞球制御基板37との間の信号処理を行う(ステップS31)。すなわち、所定の条件が成立すると賞球制御基板37に賞球制御コマンドを出力する。賞球制御基板37に搭載されている賞球制御用CPUは、賞球制御コマンドに応じて玉払出装置97を駆動する。
Further, the
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
As described above, the main process includes a process for determining whether or not to shift to the game control process, and the timer control process based on the timer interrupt periodically generated by the internal timer of the
従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図10に示された例に則して説明すると、例えば、ステップS31の処理中であっても、強制的にステップS21の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。 Conventional general game control processing is forcibly returned to the initial state by an external interrupt that occurs periodically. If it demonstrates in accordance with the example shown by FIG. 10, for example, even if it was during the process of step S31, it was forcibly returned to the process of step S21. In other words, there is a possibility that the next game control process will be started before all the processes in the game control process are completed.
なお、この実施の形態では、電源電圧低下の判定(ステップS8)は、定期的に発生するタイマ割込によって起動される遊技制御処理を実行する前に行われたが、遊技制御処理を実行した後に行ってもよい。いずれの時期に行っても、遊技制御手段が他の遊技装置用制御手段や遊技装置との間で情報入出力を行っていない時期に電源電圧低下の判定が行われるので、情報入出力を行っているときに停電発生処理(ステップS9)が実行されることはない。すなわち、情報入出力が途中で中断されてしまうことはない。例えば、他の基板に送出される制御コマンドが確実に送出完了される。 In this embodiment, the determination of the power supply voltage drop (step S8) is performed before executing the game control process activated by the timer interrupt that occurs periodically, but the game control process is executed. It may be done later. Regardless of the timing, the power supply voltage drop is determined when the game control means is not inputting / outputting information to / from other gaming device control means or gaming devices. The power failure generation process (step S9) is not executed during the operation. That is, information input / output is not interrupted in the middle. For example, a control command sent to another substrate is reliably completed.
また、ここでは、主基板31のCPU56が実行する遊技制御処理は、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に(例えば2ms毎)信号を発生するハードウェア回路を設け、その回路からの信号をCPU56の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。
Further, here, the game control process executed by the
図11は、停電発生処理(ステップS9)の一例を示すフローチャートである。停電発生処理において、CPU56は、まず、割込禁止に設定する(ステップS41)。停電発生処理ではRAM内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにCPUが動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。
FIG. 11 is a flowchart illustrating an example of a power failure generation process (step S9). In the power failure generation process, the
次いで、CPU56は、全ての出力ポートをオフ状態にする(ステップS42)。そして、必要ならば各レジスタの内容をバックアップRAM領域に格納する(ステップS43)。また、電源断フラグをセットする(ステップS44)。さらに、バックアップRAM領域のバックアップチェックデータ領域に適当な初期値を設定し(ステップS45)、初期値およびバックアップRAM領域のデータについて順次排他的論理和をとって(ステップS46)、最終的な演算値をバックアップパリティデータ領域に設定する(ステップS47)。その後、RAMアクセス禁止状態にしてループする(ステップS48)。電源電圧が低下していくときには、各種信号線のレベルが不安定になってRAM内容が化ける可能性があるが、このようにRAMアクセス禁止状態にしておけば、バックアップRAM内のデータが化けることはない。
Next, the
なお、RAMアクセス禁止にする前にセットされる電源断フラグは、上述したように、電源投入時において停電からの復旧か否かを判断する際に使用される。また、ステップS41からS48の処理は、第2の電源監視手段が電圧低下信号を発生する前に完了する。換言すれば、第2の電源監視手段が電圧低下信号を発生する前に完了するように、第1の電圧監視手段および第2の電圧監視手段の検出電圧の設定が行われている。 Note that, as described above, the power-off flag that is set before the RAM access is prohibited is used when determining whether or not to recover from a power failure when the power is turned on. Further, the processing of steps S41 to S48 is completed before the second power supply monitoring unit generates the voltage drop signal. In other words, the detection voltages of the first voltage monitoring means and the second voltage monitoring means are set so that the second power supply monitoring means is completed before generating the voltage drop signal.
図12は、停電復旧処理(ステップS4)の一例を示すフローチャートである。停電復旧処理において、CPU56は、まず、バックアップRAM領域のデータチェック(この例ではパリティチェック)を行う(ステップS51)。不測の電源断が生じた後に復旧した場合には、バックアップRAM領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理(ステップS2)と同様の初期化処理を実行する(ステップS52,S54)。
FIG. 12 is a flowchart illustrating an example of a power failure recovery process (step S4). In the power failure recovery process, the
チェック結果が正常であれば、CPU56は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行うとともに(ステップS53)、電源断フラグをクリアする(ステップS55)。
If the check result is normal, the
なお、ここでは、ステップS1で停電からの復旧か否かを確認し、停電からの復旧時であればパリティチェックを行ったが、最初に、パリティチェックを実行し、チェック結果が正常でなければ停電からの復旧ではないと判断してステップS2の初期化処理を実行し、チェック結果が正常であれば遊技状態復帰処理を行ってもよい。すなわち、パリティチェックの結果をもって停電からの復旧であるか否かを判断してもよい。 Here, it is confirmed in step S1 whether or not the recovery from the power failure, and if the recovery from the power failure, the parity check is performed. First, the parity check is performed and the check result is not normal. If it is determined that the power is not recovered from the power failure, the initialization process of step S2 is executed. If the check result is normal, the game state return process may be performed. That is, it may be determined whether or not recovery from a power failure is made based on the result of the parity check.
図13は、バックアップパリティデータ作成方法を説明するための説明図である。ただし、図13に示す例では、簡単のために、バックアップデータRAM領域のデータのサイズを3バイトとする。電源電圧低下にもとづく停電発生処理において、図13(A)に示すように、バックアップチェックデータ領域に、初期データ(この例では00H)が設定される。次に、「00H」と「F0H」の排他的論理和がとられ、その結果と「16H」の排他的論理和がとられる。さらに、その結果と「DFH」の排他的論理和がとられる。そして、その結果(この例では「39H」)がバックアップパリティデータ領域に設定される。 FIG. 13 is an explanatory diagram for explaining a backup parity data creation method. However, in the example shown in FIG. 13, for the sake of simplicity, the size of the data in the backup data RAM area is 3 bytes. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 13A, initial data (00H in this example) is set in the backup check data area. Next, an exclusive logical sum of “00H” and “F0H” is taken, and an exclusive logical sum of “16H” is obtained. Further, an exclusive OR of the result and “DFH” is taken. Then, the result (“39H” in this example) is set in the backup parity data area.
電源が再投入されたときには、停電復旧処理においてパリティ診断が行われるが、図13(B)はパリティ診断の例を示す説明図である。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図13(A)に示すようなデータがバックアップ領域に設定されている。 When power is turned on again, parity diagnosis is performed in the power failure recovery process. FIG. 13B is an explanatory diagram illustrating an example of parity diagnosis. If all the data in the backup area is stored as it is, data as shown in FIG. 13A is set in the backup area when the power is turned on again.
ステップS51の処理において、CPU56は、バックアップRAM領域のバックアップパリティデータ領域に設定されていたデータ(この例では「39H」)を初期データとして、バックアップデータ領域の各データについて順次排他的論理和をとる処理を行う。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「00H」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップRAM領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「00H」にならない。
In the processing of step S51, the
よって、CPU56は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
Therefore, the
なお、この実施の形態では、停電発生処理で、チェックデータ(この例ではパリティデータ)の生成が行われたが、チェックデータの生成を行わず、電源断フラグのセットのみを行うようにしてもよい。 In this embodiment, check data (parity data in this example) is generated in the power failure generation process, but check data is not generated and only the power-off flag is set. Good.
以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断しても、所定期間電源バックアップされる揮発性記憶手段(この例ではバックアップRAM)が設けられ、電源投入時に、CPU56(具体的にはCPU56が実行するプログラム)は、揮発性記憶手段がバックアップ状態にあればバックアップデータにもとづいて遊技状態を回復させる遊技状態復旧処理(ステップS53)を行うように構成される。 As described above, in this embodiment, the game control means is provided with a volatile storage means (a backup RAM in this example) that is backed up for a predetermined period of time even when the power of the gaming machine is cut off. Sometimes, the CPU 56 (specifically, a program executed by the CPU 56) is configured to perform a game state recovery process (step S53) for recovering the game state based on the backup data if the volatile storage means is in the backup state. The
その際、初期化操作スイッチ919がオン状態であれば、遊技状態復旧処理は実行されず、通常の初期化処理(ステップS2)が実行される。従って、遊技店員等は、電源スイッチ918の投入等にもとづく遊技機の電源投入時に、初期化操作スイッチ919を操作することによって、揮発性記憶手段に記憶されているバックアップデータにもとづく遊技状態復旧処理を実行するか否かを選択することができる。従って、電源断が発生しても遊技者に不利益がもたらされることを防止することができるとともに、遊技店での遊技機運用上の利便性を向上させることもできる遊技機が提供される。
At this time, if the
なお、電源投入時に、揮発性記憶手段にバックアップデータが記憶されていない場合に実行される初期化処理と、揮発性記憶手段にバックアップデータが記憶されていても初期化操作スイッチ919がオフ状態である場合に実行される初期化処理とは、プログラム上兼用されている(図7のステップS2参照)。従って、遊技店での運用上の利便性を向上させる制御を付加しても、プログラム容量はさほど増えない。
It should be noted that, when the backup data is not stored in the volatile storage means when the power is turned on, the
以下、遊技状態復旧処理について説明する。
まず、この実施の形態において、主基板31のCPU56が、表示制御基板80、音制御基板70およびランプ制御基板35に送出する表示制御コマンド、音制御コマンドおよびランプ制御コマンドについて説明する。各制御コマンドは、図10に示された遊技制御処理における特別図柄プロセス処理(ステップS28)で遊技進行に応じて送出することが決定され、表示制御データ設定処理(ステップS21)で具体的なデータが設定され、表示制御データ出力処理(ステップS22)で出力ポートから出力されることによって送出される。
Hereinafter, the gaming state restoration process will be described.
First, in this embodiment, the display control command, the sound control command, and the lamp control command sent from the
図14(A)は、可変表示部9における図柄変動に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板31のCPU56は、図柄変動を開始させるときに、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して変動開始コマンドを送出する。表示制御基板80に対しては、さらに、左右中図柄の確定図柄を示す図柄指定コマンドを送出する。
FIG. 14A is an explanatory diagram showing an example of the transmission timing of each control command related to symbol variation in the
そして、図柄変動を確定させるときに、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して変動停止コマンドを送出する。表示制御基板80、音制御基板70およびランプ制御基板35に搭載されている各CPUは、変動開始コマンドで指定された変動態様に応じた表示制御、音発生制御およびランプ点灯制御を行う。なお、変動開始コマンドには変動時間を示す情報が含まれている。
When the symbol variation is determined, a variation stop command is sent to each of the
図14(B)は、可変表示部9の表示結果が所定の大当り図柄であった場合に実行される大当り遊技に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板31のCPU56は、大当り遊技開始時に、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して大当り開始コマンドを送出する。また、所定時間経過後に、1ラウンド(1R)指定コマンドを送出する。表示制御基板80、音制御基板70およびランプ制御基板35に搭載されている各CPUは、大当り開始コマンドを受信すると、大当り開始時の表示制御、音発生制御およびランプ点灯制御を行う。また、1ラウンド指定コマンドを受信すると、大当り中の表示制御、音発生制御およびランプ点灯制御を行う。ただし、表示制御基板80のCPUは、1ラウンド目の表示を行う。
FIG. 14B is an explanatory diagram showing an example of a transmission timing of each control command related to the jackpot game executed when the display result of the
その後、主基板31のCPU56は、表示制御基板80に対して各ラウンドを示すコマンド等を順次送出する。表示制御基板80のCPUは、それらのコマンドに応じて対応する表示制御を行う。
Thereafter, the
また、大当り遊技終了時に、主基板31のCPU56は、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して大当り終了コマンドを送出する。そして、所定時間経過後に、通常画面表示コマンドを送出する。各遊技装置用制御手段は、通常画面表示コマンドを受信すると、制御状態を遊技待ちの状態にする。
At the end of the big hit game, the
図15は、図12に示された停電復旧処理で行われる遊技状態復旧処理の一例を示すフローチャートである。この例では、CPU56は、レジスタ内容を復元する必要があれば、バックアップRAMに保存されていた値をレジスタに復元する(ステップS61)。そして、バックアップRAMに保存されていたデータにもとづいて停電時の遊技状態を確認する。例えば、特別図柄プロセス処理の進行状況に対応した特別図柄プロセスフラグの値によって遊技状態を確認することができる。
FIG. 15 is a flowchart illustrating an example of the gaming state recovery process performed in the power failure recovery process illustrated in FIG. In this example, if it is necessary to restore the register contents, the
遊技状態が図柄変動中であった場合には(ステップS62)、変動開始コマンドを表示制御基板80、音制御基板70およびランプ制御基板35に送出する制御を行う(ステップS63)。また、遊技状態が大当り遊技中であった場合には(ステップS64)、停電前に最後の送出された制御コマンドを表示制御基板80、音制御基板70およびランプ制御基板35に送出する制御を行う(ステップS65)。そして、それ以外の遊技状態であった場合には、例えば、通常画面表示コマンドを制御コマンドを表示制御基板80、音制御基板70およびランプ制御基板35に送出する制御を行う(ステップS66)。また、例えば、大当り中であった場合の可変入賞球装置15の状態復帰は、RAMのデータが保存されているため、後の遊技制御処理内で自動的に行われる。
If the gaming state is changing in the design (step S62), control is performed to send a change start command to the
図16は、停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。図16において、可変表示の状態は表示制御基板80のCPU(表示制御手段)によって実現され、音の状態は音制御基板70のCPU(音制御手段)によって実現され、ランプの状態はランプ制御基板35のCPU(ランプ制御手段)によって実現される。
FIG. 16 is an explanatory diagram illustrating an example of a control state when the power is restored after a power failure. In FIG. 16, the variable display state is realized by the CPU (display control means) of the
図16(A)は、図柄変動中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板31から変動開始コマンドが送出される(図15におけるステップS63)。変動開始コマンドは、図柄変動開始時に送出されるコマンドであるから、可変表示制御、音制御およびランプ制御の状態は、変動開始時の状態に戻る。この実施の形態では、変動開始コマンドには変動時間を指定する情報を含まれ、主基板31のCPU56は変動開始コマンド送出後では変動終了時の確定コマンド(変動停止コマンド)まで何も送出しない(図柄指定コマンドを除く)。従って、図柄変動中に停電が生じた場合には、変動途中の状態から変動を再開することはできないが、変動開始コマンドを再送出することによって、表示制御、音制御およびランプ制御は同期した状態に戻る。
FIG. 16A shows an example in the case where the power is restored after a power failure occurs during symbol variation. In this case, when the power is restored, a change start command is sent from the main board 31 (step S63 in FIG. 15). Since the variation start command is a command sent at the start of symbol variation, the states of variable display control, sound control, and lamp control are returned to the state at the beginning of variation. In this embodiment, the change start command includes information for specifying the change time, and after sending the change start command, the
なお、主基板31において、変動開始時に使用した各種パラメータはバックアップRAMに保存されている。従って、電源復旧後の変動における表示結果(確定図柄)等は、停電によって中断した変動においてなされるはずであった表示結果等と同じである。従って、遊技者に不利益が与えられるということはない。
In the
図16(B)は、大当り遊技中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板31から停電前の最後に表示制御基板80、音制御基板70およびランプ制御基板35に送出されたコマンドが再送出される(図15におけるステップS65)。従って、音制御およびランプ制御は、大当り遊技中の制御状態に戻る。また、表示制御も、停電時に行われていた状態に戻る。
FIG. 16B shows an example in the case of recovery after a power failure occurs during a big hit game. In this case, when power is restored, the command sent from the
なお、主基板31において、大当り遊技中の各種パラメータ(大入賞口開放回数、大入賞口入賞球数等)はバックアップRAMに保存されている。従って、遊技者にとっての遊技状態も停電前の状態に戻るので、遊技者に不利益が与えられるということはない。
In the
なお、上記の実施の形態では、遊技制御手段において電源監視処理、データ保存処理および復旧処理が行われる場合について説明したが、音声制御手段、ランプ制御手段および表示制御手段におけるRAMの一部も電源バックアップされ、表示制御手段、音制御手段およびランプ制御手段も、上述したような処理を行ってもよい。ただし、表示制御手段、音制御手段およびランプ制御手段は、復旧時にコマンド送出処理を行う必要はない。 In the above embodiment, the case where the power supply monitoring process, the data storage process, and the restoration process are performed in the game control unit has been described. However, a part of the RAM in the voice control unit, the lamp control unit, and the display control unit is also powered The display control means, the sound control means, and the lamp control means that are backed up may also perform the processing as described above. However, the display control means, the sound control means, and the lamp control means do not need to perform command transmission processing at the time of recovery.
また、この実施の形態では、図5に示されたように、電源基板910に第1の電源監視手段が搭載され、主基板31に第2の電源監視手段が搭載されている。そして、電源電圧が低下していくときに、第2の電源監視手段(この例では電源監視用IC904)が電圧低下信号を発生する時期は、第1の電源監視手段(この例では電源監視用IC902)が電圧低下信号を発生する時期よりも遅くなるように設定されている。さらに、第2の電源監視手段からの電圧低下信号は、CPU56のリセット端子に入力されている。
Further, in this embodiment, as shown in FIG. 5, the first power supply monitoring unit is mounted on the
すると、CPU56は、図17に示すように、第1の電源監視手段(電源監視用IC902)からの電圧低下信号にもとづいて停電発生処理(電源断時処理)を実行した後に電源断待ちに入るのであるが、電源断待ち状態において、リセット状態に入ることになる。すなわち、CPU56の動作が停止する。電源待ち状態では+5V電源電圧値が徐々に低下するので入出力状態が不定になるが、CPU56はリセット状態になるので、不定データにもとづいて異常動作してしまうことは防止される。
Then, as shown in FIG. 17, the
このように、この実施の形態では、CPU56が、第1の電源監視手段からの検出出力の入力に応じて電源断時処理を実行するとともに、第2の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成したので、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる。
As described above, in this embodiment, the
なお、この実施の形態では、電源監視用IC902,904は、同一の電源電圧を監視しているが、異なる電源電圧を監視してもよい。例えば、図18に示すように、電源基板910の第1の電源監視回路が+30V電源電圧を監視し、主基板31の第2の電源監視回路が+5V電源電圧を監視してもよい。そして、第2の電源監視回路がローレベルの電圧低下信号を発生するタイミングは第1の電源監視回路が電圧低下信号を発生するタイミングに対して遅くなるように、主基板31の電源監視用IC904のしきい値レベル(電圧低下信号を発生する電圧レベル)が設定される。例えば、しきい値は4.25Vである。4.25Vは、通常時の電圧より低いが、CPU56が暫くの間動作しうる程度の電圧である。
In this embodiment, the power
また、上記の実施の形態では、CPU56は、入力ポート570を介して電源基板からの第1の電圧低下信号(第1の電源監視手段からの電圧低下信号)を検知したが、第1の電圧低下信号をマスク不能割込割込端子(NMI端子)またはマスク可能外部割込端子(IRQ端子)に導入してもよい。図19は、第1の電圧低下信号がCPU56のIRQ端子に入力されている例を示す。この場合には、第1の電圧低下信号が電圧低下を示す状態になると、割込処理(IRQ処理)によって停電発生処理(図11参照)が実行される。よって、CPU56が実行するメイン処理では、ステップS7およびS8(図7参照)は不要である。また、この場合、ステップS10の遊技制御処理の開始時にIRQ割込マスクをセットし、遊技制御処理の終了時にIRQ割込マスクを解除するようにしてもよい。そのようにすれば、遊技制御処理の開始前および終了後に割込がかかることになる。
In the above embodiment, the
IRQ処理で停電発生処理を実行する場合には、遊技制御プログラムにおける賞球制御コマンドを送出するルーチンの開始時で割込マスクがセットされ、賞球制御コマンド送出完了時に割込マスクが解除される。よって、賞球制御コマンド送出処理が行われている間では割込処理は開始されず、第1の電圧低下信号が電圧低下状態を示しても停電発生処理は開始されない。従って、例えば停電発生の直前に発生した入賞にもとづく賞球個数情報も確実に賞球制御基板37に転送される。
When a power failure generation process is executed in the IRQ process, an interrupt mask is set at the start of a routine for sending out a prize ball control command in the game control program, and the interrupt mask is released when the prize ball control command is sent out. . Therefore, the interrupt process is not started while the prize ball control command sending process is being performed, and the power failure occurrence process is not started even if the first voltage drop signal indicates a voltage drop state. Accordingly, for example, information on the number of winning balls based on a winning that occurred immediately before the occurrence of a power failure is also reliably transferred to the winning
図20は、電源監視および電源バックアップのための賞球制御用CPU371周りの一構成例を示すブロック図である。図20に示すように、電源基板910に搭載されている第1の電源監視回路(第1の電源監視手段)からの電圧低下信号が、賞球制御用CPU371の入力ポートに入力されている。従って、賞球制御用CPU371は、入力ポートを介して電源断の状況を確認することができる。
FIG. 20 is a block diagram showing a configuration example around the prize
賞球制御用CPU371等の駆動電源である+5V電源から電力が供給されていない間、賞球制御用CPU371の内蔵RAMの少なくとも一部は、電源基板910から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、初期リセット回路935からリセット信号が発せられるので、賞球制御用CPU371は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
While power is not supplied from the + 5V power source that is the driving power source of the prize
図20に示す構成では、賞球制御基板37には、第2の電源監視回路933が搭載されている。この例では、第2の電源監視回路933において、電源監視用IC934が、電源基板910の第1の電源監視回路が監視する電源電圧と等しい電圧である+30V電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。第2の電源監視回路933が設けられている場合には、第2の電源監視回路933の検出電圧(電圧低下信号を出力することになる電圧)を、電源基板910に搭載されている第1の電源監視回路の検出電圧よりも低くする。
In the configuration shown in FIG. 20, a second power
第2の電源監視回路933からの電圧低下信号は、初期リセット回路935からの初期リセット信号と論理和をとられた後に、賞球制御用CPU371のリセット端子に入力される。従って、賞球制御用CPU371は、初期リセット回路935からの初期リセット信号がローレベルを呈しているとき、または、第2の電源監視回路933からの電圧低下信号がローレベルを呈しているときに、リセット状態(非動作状態)になる。
The voltage drop signal from the second power
図21は、主基板31から賞球制御基板37に送信される賞球制御コマンドのビット構成の一例を示す説明図である。図21に示すように、1バイト中の上位4ビットが制御指定部として使用され、下位4ビットが賞球数を示す領域として用いられる。
FIG. 21 is an explanatory diagram showing an example of a bit configuration of a prize ball control command transmitted from the
図22に示すように、制御指定部において、ビット7,6,5,4が「0,1,0,0」であれば払出個数指定コマンドであることを示し、「0,1,0,1」であれば払出指定コマンドであることを示す。払出個数指定コマンドは、主基板31のCPU56が入賞を検出すると直ちに賞球制御基板37に送出される。
As shown in FIG. 22, in the control designation unit, if
ビット7,6,5,4が「1,0,0,0」である球切れ指定コマンドは、補給玉がなくなったことが検出されたときに主基板31から送信される。また、ビット7,6,5,4が「1,0,0,1」である発射停止指定コマンドは、余剰玉受皿4が満タンになって満タンスイッチ48がオンしたとき(満タン状態フラグがオンしたとき)に主基板31から送信される。
The ball break designation command whose
賞球制御コマンドは、主基板31から賞球制御基板37に、1バイト(8ビット:賞球制御コマンドD7〜D0)のデータとして出力される。賞球制御コマンドD7〜D0は正論理で出力される。また、賞球制御コマンドD7〜D0が出力されたときには、負論理の賞球制御INT信号が出力される。
The prize ball control command is output as data of 1 byte (8 bits: prize ball control commands D7 to D0) from the
この実施の形態では、図23に示すように、主基板31から賞球制御コマンドD7〜D0が出力されるときに、賞球制御INT信号が5μs以上ローレベルになる。賞球制御INT信号は、賞球制御基板37において、賞球制御用CPU371の割込端子に接続されている。よって、賞球制御用CPU371は、割り込みがあると、賞球制御コマンドD7〜D0が主基板31から送出されたことを認識でき、割込処理において賞球制御コマンド受信処理を行う。
In this embodiment, as shown in FIG. 23, when the prize ball control commands D7 to D0 are output from the
なお、図21に示されたコマンド構成は一例であって、他の構成にしてもよい。例えば、1バイト中の上位下位を、図21に示された構成とは逆にしてもよい。 The command configuration shown in FIG. 21 is an example, and other configurations may be used. For example, the upper and lower order in one byte may be reversed from the configuration shown in FIG.
図24は、賞球制御用CPU371のメイン処理を示すフローチャートである。メイン処理では、賞球制御用CPU371は、まず、RAM領域をクリアする等の初期値設定処理を行う(ステップS701)。なお、内蔵RAMの電源バックアップされたRAM領域(バックアップRAM領域)にデータが設定されている場合には、それらの領域のクリア処理はなされない。その後、この実施の形態では、賞球制御用CPU371は、タイマ割込フラグの監視(ステップS702)の確認を行うループ処理に移行する。
FIG. 24 is a flowchart showing main processing of the prize
ステップS701の初期化処理では、後述する総合個数記憶の値が0でない場合には、非バックアップRAM領域をクリアする。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う。なお、バックアップRAM領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。さらに、それら処理の他に、2ms毎に定期的にタイマ割込がかかるように賞球制御用CPU371に設けられているタイマレジスタの初期設定(タイムアウトが2msであることと繰り返しタイマが動作する設定)が行われる。すなわち、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
In the initialization process in step S701, the non-backup RAM area is cleared if the total number storage value to be described later is not zero. Then, settings for restarting the prize ball are made. For example, an in-price ball processing flag is set. Even if it is a backup RAM area, if it is an area not related to the number of winning balls, it may be cleared by designating those addresses. In addition to these processes, the timer register provided in the prize
従って、この実施の形態では、賞球制御用CPU371の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、図25に示すように、タイマ割込が発生すると、賞球制御用CPU371は、タイマ割込フラグをセットする(ステップS711)。
Therefore, in this embodiment, the internal timer of the winning
賞球制御用CPU371は、ステップS702において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに(ステップS703)、電圧異常の監視を行う(ステップS704)。電圧異常の監視は、入力ポートを介して電源基板910の電源監視用IC902からの電圧低下信号を監視することによって実行される。電圧異常すなわち電源電圧の低下を検出したら、賞球制御用CPU371は、後述する停電発生処理(電源断時処理:ステップS706)を実行する。
When detecting that the timer interrupt flag has been set in step S702, the winning
電圧異常が検出されない場合には、賞球制御用CPU371は、賞球制御処理を実行する(ステップS705)。以上の制御によって、この実施の形態では、賞球制御処理は2ms毎に起動されることになる。
If no voltage abnormality is detected, the prize
図26は、賞球制御用CPU371が内蔵するRAMの使用例を示す説明図である。この例では、バックアップRAM領域に総合個数記憶(例えば2バイト)が形成されている。総合個数記憶は、主基板31の側から指示された払出個数の総数を記憶するものである。
FIG. 26 is an explanatory diagram showing a usage example of the RAM built in the prize
図27は、割込処理による賞球制御コマンド受信処理を示すフローチャートである。主基板31からの賞球制御INT信号は賞球制御用CPU371の割込端子に入力されている。よって、主基板31からの賞球制御INT信号がオン状態になると、賞球制御用CPU371に割込がかかり、図27に示す賞球制御コマンドの受信処理が開始される。
FIG. 27 is a flowchart showing a prize ball control command reception process by an interrupt process. The prize ball control INT signal from the
賞球制御コマンドの受信処理において、賞球制御用CPU371は、まず、賞球制御コマンドデータの入力に割り当てられている入力ポートから1バイトのデータを読み込む(ステップS852)。読み込んだデータが払出個数指示コマンドであれば(ステップS853)、払出個数指示コマンドで指示された個数を総合個数記憶に加算する(ステップS855)。そうでなければ、通信終了フラグをセットする(ステップS854)。なお、通信終了フラグは、この例では、払出個数指示コマンド以外のコマンドを受信したことを示すフラグである。
In the prize ball control command reception process, the prize
以上のように、賞球制御基板37に搭載された賞球制御用CPU371は、主基板31のCPU56から送られた払出個数指示コマンドに含まれる賞球数をバックアップRAM領域(総合個数記憶)に記憶する。
As described above, the prize
図28は、タイマ割込で起動される賞球制御処理(ステップS711)を示すフローチャートである。賞球制御処理において、賞球制御用CPU371は、総合個数記憶が0でないか否かの確認を行う(ステップS511)。総合個数記憶が0でなければ、賞球制御用CPU371は、賞球払出処理を行う(ステップS512)。賞球払出処理では、払出モータ289がオンしていなければオンするとともに、賞球カウントスイッチ301Aの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、1個の払出が行われたことを確認したら(ステップS513)、総合個数記憶の値を−1する(ステップS514)。また、総合個数記憶の値が0になったら(ステップS515)、払出モータ289をオフする(ステップS516)。
FIG. 28 is a flowchart showing a prize ball control process (step S711) activated by a timer interrupt. In the prize ball control process, the prize
総合個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板910のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、賞球制御用CPU371は、総合個数記憶の内容にもとづいて賞球払出処理を継続することができる。
The contents of the total number storage are saved by the backup power source of the
賞球制御用CPU371は、電源投入時に、バックアップRAM領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
When the power is turned on, the prize
なお、賞球制御用CPU371は、主基板31から指示された賞球個数を総合個数記憶で総数として管理したが、賞球数毎(例えば15個、10個、6個)に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを+1する。そして、賞球数毎の賞球払出が終了すると、対応する個数カウンタを−1する。その場合にも、各個数カウンタはバックアップRAM領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、賞球制御用CPU371は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
The prize
図29は、賞球制御用CPU371が実行する停電発生処理を示すフローチャートである。電源基板901の電源監視用IC902が電源電圧の低下を検出すると電圧低下信号が電圧低下を示す状態となり、停電発生処理が開始される。停電発生処理において、賞球制御用CPU371は、RAMアクセス禁止状態に設定して(ステップS801)、その後ループする。従って、電源監視用IC902から電圧低下信号が出力されると、賞球払出制御がなされない状態になる。
FIG. 29 is a flowchart showing a power failure generation process executed by the prize
図30は、賞球制御用CPU371が電源投入時に実行する初期化処理(ステップS701)の一部を示すフローチャートである。電源が投入され、または、電源が復旧したときには、賞球制御用CPU371は、まず、バックアップRAM領域に形成されている総合個数記憶の値が0でないかどうか確認する(ステップS901)。0である場合には、前回の電源オフ時に未払出賞球はなかったことになるので、通常の初期設定処理を行う。すなわち、レジスタおよび全RAM領域をクリアして(ステップS903)、スタックポインタの初期設定を行う(ステップS904)。
FIG. 30 is a flowchart showing a part of the initialization process (step S701) executed by the prize
総合個数記憶の値が0でない場合には、アドレスを指定してレジスタと非バックアップRAM領域をクリアする(ステップS905)。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う(ステップS906)。なお、バックアップRAM領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。 If the total number storage value is not 0, the address is designated and the register and the non-backup RAM area are cleared (step S905). Then, settings for restarting the prize ball are made. For example, an in-price ball processing flag is set (step S906). Even if it is a backup RAM area, if it is an area not related to the number of winning balls, it may be cleared by designating those addresses.
このように、賞球制御用CPU371は、電源投入時に、バックアップRAM領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
Thus, the prize
なお、この実施の形態では、賞球制御用CPU371は、入力ポートを介して電源基板からの第1の電圧低下信号(第1の電源監視手段からの電圧低下信号)を検知したが、第1の電圧低下信号をマスク不能割込割込端子(NMI端子)またはマスク可能外部割込端子(IRQ端子)に導入してもよい。その場合には、NMI処理またはIRQ割込処理によって図29に示された停電発生処理が実行される。よって、賞球制御用CPU371が実行するメイン処理では、ステップS704およびS706(図24参照)の処理は不要である。
In this embodiment, the prize
上記の実施の形態では、電源基板910からの第1の電圧低下信号が主基板31および賞球制御基板37の入力ポートに入力されたが、図31に示すように、賞球制御基板37において、入力ポートの前に遅延回路936を設けてもよい。そのように構成した場合には、主基板31のCPU56が、第1の電源監視手段が電圧低下を検出したことを認識するタイミングは、賞球制御基板37の賞球制御用CPU371が認識するタイミングよりも早くなる。
In the above embodiment, the first voltage drop signal from the
CPU56および賞球制御用CPU371はそれぞれ第1の電圧低下信号に応じて電源断時処理を行うのであるが、図32のタイミング図に例示されているように、CPU56は、賞球制御用CPU371よりも早く電源断時処理を開始する。すなわち、賞球制御用CPU371による賞球制御処理が停止するよりも早くCPU56による遊技制御処理が停止する。すると、遊技制御処理中に送出された賞球制御コマンドは、電源断が生ずるときであっても、確実に賞球制御用CPU371で受信される。賞球制御用CPU371は受信した賞球制御コマンドにもとづく賞球数をバックアップRAM領域に保存するので、賞球数は、停電中でも保持され停電復旧後に処理される。よって、遅延回路936が設けられている場合には、遊技制御手段が検出した入賞にもとづく賞球払出がより確実になされる。よって、遊技者に対して不利益が与えられることをより効果的に防止できる。
The
また、遅延回路936を設けず、第1の電圧低下信号をソフトウェア的に遅延させてもよい。例えば、図24に示されたメイン処理において、ステップS704で電圧低下を検知したら所定のタイマをスタートさせる。そして、そのタイマがタイムアウトしたら、ステップS706の停電発生処理を開始する。タイマがタイムアウトするまでは、賞球制御処理を実行する。
Further, the first voltage drop signal may be delayed by software without providing the
なお、上記の実施の形態では、揮発性記憶手段としてRAMを用いた場合を示したが、揮発性記憶手段として、電気的に書き換えが可能な記憶手段であればRAM以外のものを用いてもよい。 In the above embodiment, the RAM is used as the volatile storage means. However, as the volatile storage means, a storage means other than the RAM may be used as long as it is an electrically rewritable storage means. Good.
さらに、ここでは、遊技制御手段以外の他の遊技装置用制御手段として賞球制御手段を例示したが、表示制御手段、音制御手段およびランプ制御手段についても、第2の電源監視手段を設けてもよい。 Further, here, the prize ball control means is exemplified as the game device control means other than the game control means. However, the display control means, the sound control means and the lamp control means are also provided with a second power supply monitoring means. Also good.
上記の各実施の形態のパチンコ遊技機1は、始動入賞にもとづいて可変表示部9に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第1種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第2種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第3種パチンコ遊技機であっても、本発明を適用できる。
In the
1 パチンコ遊技機
31 主基板
37 賞球制御基板
53 基本回路
56 CPU
371 賞球制御用CPU
570 入力ポート
902,904 電源監視用IC
903,933 第2の電源監視回路
910 電源基板
1
371 CPU for prize ball control
570
903, 933 Second power
Claims (4)
入賞を検出すると、賞球の払出個数を指示する払出個数指示コマンドを出力する遊技制御用マイクロコンピュータを搭載した遊技制御基板と、
賞球を払い出す払出装置と、
前記払出個数指示コマンドに応じて前記払出装置を駆動する賞球制御用マイクロコンピュータを搭載した賞球制御基板と、
遊技球を検出するためのスイッチに供給される電圧よりも高い所定電源電圧の電圧低下を検出するための電源監視回路とを備え、
前記遊技制御用マイクロコンピュータおよび前記賞球制御用マイクロコンピュータは、遊技機に対する電源が断しても内容が保存されるバックアップRAM領域を各々含み、
前記電源監視回路の検出出力は、1つの前記電源監視回路から前記遊技制御用マイクロコンピュータと前記賞球制御用マイクロコンピュータとに入力され、
前記遊技制御用マイクロコンピュータおよび前記賞球制御用マイクロコンピュータは、前記電源監視回路からの検出出力の入力により、RAMアクセス禁止状態に設定する電源断時処理を実行し、
前記電源監視回路の検出出力は前記遊技制御用マイクロコンピュータの入力ポートに入力され、
前記遊技制御用マイクロコンピュータは、
遊技制御処理を繰り返し実行するとともに、該遊技制御処理を実行する前に前記入力ポートを監視し、前記電源監視回路の検出出力が入力していれば前記電源断時処理を実行する
ことを特徴とする遊技機。 A gaming machine in which a game is played using a game ball,
When a winning is detected, a game control board equipped with a game control microcomputer that outputs a payout number instruction command for instructing the payout number of prize balls,
A payout device for paying out a prize ball;
A prize ball control board equipped with a prize ball control microcomputer that drives the payout device in response to the number-of-payout instruction command;
A power supply monitoring circuit for detecting a voltage drop of a predetermined power supply voltage higher than a voltage supplied to a switch for detecting a game ball;
The game control microcomputer and the prize ball control microcomputer each include a backup RAM area in which contents are stored even if the power to the game machine is cut off,
The detection output of the power supply monitoring circuit is input from one power supply monitoring circuit to the game control microcomputer and the prize ball control microcomputer,
The game control microcomputer and the prize ball control microcomputer execute a power-off process for setting a RAM access prohibited state by an input of a detection output from the power supply monitoring circuit,
The detection output of the power supply monitoring circuit is input to the input port of the game control microcomputer,
The game control microcomputer is:
The game control process is repeatedly executed, the input port is monitored before the game control process is executed, and the power-off process is executed if the detection output of the power supply monitoring circuit is input. To play.
入賞を検出すると、賞球の払出個数を指示する払出個数指示コマンドを出力する遊技制御用マイクロコンピュータを搭載した遊技制御基板と、
賞球を払い出す払出装置と、
前記払出個数指示コマンドに応じて前記払出装置を駆動する賞球制御用マイクロコンピュータを搭載した賞球制御基板と、
遊技球を検出するためのスイッチに供給される電圧よりも高い所定電源電圧の電圧低下を検出するための電源監視回路とを備え、
前記遊技制御用マイクロコンピュータおよび前記賞球制御用マイクロコンピュータは、遊技機に対する電源が断しても内容が保存されるバックアップRAM領域を各々含み、
前記電源監視回路の検出出力は、1つの前記電源監視回路から前記遊技制御用マイクロコンピュータと前記賞球制御用マイクロコンピュータとに入力され、
前記遊技制御用マイクロコンピュータおよび前記賞球制御用マイクロコンピュータは、前記電源監視回路からの検出出力の入力により、RAMアクセス禁止状態に設定する電源断時処理を実行し、
前記電源監視回路の検出出力は前記遊技制御用マイクロコンピュータの入力ポートに入力され、
前記遊技制御用マイクロコンピュータは、
定期的に発生するタイマ割込処理と、該タイマ割込処理が実行されていないときに実行されるメイン処理とを実行し、該メイン処理にて前記電源監視回路の検出出力が前記入力ポートに入力されたか否かを判定する処理を実行し、
前記電源監視回路の検出出力が前記入力ポートに入力されたと判定したときに前記電源断時処理を実行する
ことを特徴とする遊技機。 A gaming machine in which a game is played using a game ball,
When a winning is detected, a game control board equipped with a game control microcomputer that outputs a payout number instruction command for instructing the payout number of prize balls,
A payout device for paying out a prize ball;
A prize ball control board equipped with a prize ball control microcomputer that drives the payout device in response to the number-of-payout instruction command;
A power supply monitoring circuit for detecting a voltage drop of a predetermined power supply voltage higher than a voltage supplied to a switch for detecting a game ball;
The game control microcomputer and the prize ball control microcomputer each include a backup RAM area in which contents are stored even if the power to the game machine is cut off,
The detection output of the power supply monitoring circuit is input from one power supply monitoring circuit to the game control microcomputer and the prize ball control microcomputer,
The game control microcomputer and the prize ball control microcomputer execute a power-off process for setting a RAM access prohibited state by an input of a detection output from the power supply monitoring circuit,
The detection output of the power supply monitoring circuit is input to the input port of the game control microcomputer,
The game control microcomputer is:
A timer interrupt process that occurs periodically and a main process that is executed when the timer interrupt process is not executed are executed, and the detection output of the power monitoring circuit is sent to the input port in the main process. Execute the process to determine whether it has been input,
The gaming machine, wherein the power-off process is executed when it is determined that the detection output of the power monitoring circuit is input to the input port.
入賞を検出すると、賞球の払出個数を指示する払出個数指示コマンドを出力する遊技制御用マイクロコンピュータを搭載した遊技制御基板と、
賞球を払い出す払出装置と、
前記払出個数指示コマンドに応じて前記払出装置を駆動する賞球制御用マイクロコンピュータを搭載した賞球制御基板と、
遊技球を検出するためのスイッチに供給される電圧よりも高い所定電源電圧の電圧低下を検出するための電源監視回路とを備え、
前記遊技制御用マイクロコンピュータおよび前記賞球制御用マイクロコンピュータは、遊技機に対する電源が断しても内容が保存されるバックアップRAM領域を各々含み、
前記電源監視回路の検出出力は、1つの前記電源監視回路から前記遊技制御用マイクロコンピュータと前記賞球制御用マイクロコンピュータとに入力され、
前記遊技制御用マイクロコンピュータおよび前記賞球制御用マイクロコンピュータは、前記電源監視回路からの検出出力の入力により、RAMアクセス禁止状態に設定する電源断時処理を実行し、
前記電源監視回路の検出出力は前記賞球制御用マイクロコンピュータの入力ポートに入力され、
前記賞球制御用マイクロコンピュータは、
賞球制御処理を繰り返し実行するとともに、該賞球制御処理を実行する前に前記入力ポートを監視し、前記電源監視回路の検出出力が入力していれば前記電源断時処理を実行を実行する
ことを特徴とする遊技機。 A gaming machine in which a game is played using a game ball,
When a winning is detected, a game control board equipped with a game control microcomputer that outputs a payout number instruction command for instructing the payout number of prize balls,
A payout device for paying out a prize ball;
A prize ball control board equipped with a prize ball control microcomputer that drives the payout device in response to the number-of-payout instruction command;
A power supply monitoring circuit for detecting a voltage drop of a predetermined power supply voltage higher than a voltage supplied to a switch for detecting a game ball;
The game control microcomputer and the prize ball control microcomputer each include a backup RAM area in which contents are stored even if the power to the game machine is cut off,
The detection output of the power supply monitoring circuit is input from one power supply monitoring circuit to the game control microcomputer and the prize ball control microcomputer,
The game control microcomputer and the prize ball control microcomputer execute a power-off process for setting a RAM access prohibited state by an input of a detection output from the power supply monitoring circuit,
The detection output of the power supply monitoring circuit is input to the input port of the winning ball control microcomputer,
The prize ball controlling microcomputer is:
The prize ball control process is repeatedly executed, and the input port is monitored before the prize ball control process is executed, and if the detection output of the power supply monitoring circuit is inputted, the process at power-off is executed. A gaming machine characterized by that.
入賞を検出すると、賞球の払出個数を指示する払出個数指示コマンドを出力する遊技制御用マイクロコンピュータを搭載した遊技制御基板と、
賞球を払い出す払出装置と、
前記払出個数指示コマンドに応じて前記払出装置を駆動する賞球制御用マイクロコンピュータを搭載した賞球制御基板と、
遊技球を検出するためのスイッチに供給される電圧よりも高い所定電源電圧の電圧低下を検出するための電源監視回路とを備え、
前記遊技制御用マイクロコンピュータおよび前記賞球制御用マイクロコンピュータは、遊技機に対する電源が断しても内容が保存されるバックアップRAM領域を各々含み、
前記電源監視回路の検出出力は、1つの前記電源監視回路から前記遊技制御用マイクロコンピュータと前記賞球制御用マイクロコンピュータとに入力され、
前記遊技制御用マイクロコンピュータおよび前記賞球制御用マイクロコンピュータは、前記電源監視回路からの検出出力の入力により、RAMアクセス禁止状態に設定する電源断時処理を実行し、
前記電源監視回路の検出出力は前記賞球制御用マイクロコンピュータの入力ポートに入力され、
前記賞球制御用マイクロコンピュータは、
定期的に発生するタイマ割込処理と、該タイマ割込処理が実行されていないときに実行されるメイン処理とを実行し、該メイン処理にて前記電源監視回路の検出出力が前記入力ポートに入力されたか否かを判定する処理を実行し、
前記電源監視回路の検出出力が前記入力ポートに入力されたと判定したときに前記電源断時処理を実行する
ことを特徴とする遊技機。 A gaming machine in which a game is played using a game ball,
When a winning is detected, a game control board equipped with a game control microcomputer that outputs a payout number instruction command for instructing the payout number of prize balls,
A payout device for paying out a prize ball;
A prize ball control board equipped with a prize ball control microcomputer that drives the payout device in response to the number-of-payout instruction command;
A power supply monitoring circuit for detecting a voltage drop of a predetermined power supply voltage higher than a voltage supplied to a switch for detecting a game ball;
The game control microcomputer and the prize ball control microcomputer each include a backup RAM area in which contents are stored even if the power to the game machine is cut off,
The detection output of the power supply monitoring circuit is input from one power supply monitoring circuit to the game control microcomputer and the prize ball control microcomputer,
The game control microcomputer and the prize ball control microcomputer execute a power-off process for setting a RAM access prohibited state by an input of a detection output from the power supply monitoring circuit,
The detection output of the power supply monitoring circuit is input to the input port of the winning ball control microcomputer,
The prize ball controlling microcomputer is:
A timer interrupt process that occurs periodically and a main process that is executed when the timer interrupt process is not executed are executed, and the detection output of the power monitoring circuit is sent to the input port in the main process. Execute the process to determine whether it has been input,
The gaming machine, wherein the power-off process is executed when it is determined that the detection output of the power monitoring circuit is input to the input port.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006045562A JP4142055B2 (en) | 2006-02-22 | 2006-02-22 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006045562A JP4142055B2 (en) | 2006-02-22 | 2006-02-22 | Game machine |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006017754A Division JP4142048B2 (en) | 2006-01-26 | 2006-01-26 | Game machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006150100A true JP2006150100A (en) | 2006-06-15 |
JP4142055B2 JP4142055B2 (en) | 2008-08-27 |
Family
ID=36629017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006045562A Expired - Fee Related JP4142055B2 (en) | 2006-02-22 | 2006-02-22 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4142055B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008237233A (en) * | 2007-03-23 | 2008-10-09 | Fujishoji Co Ltd | Game machine |
JP2010194337A (en) * | 2010-05-13 | 2010-09-09 | Fujishoji Co Ltd | Game machine |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63120351A (en) * | 1986-11-08 | 1988-05-24 | Ricoh Co Ltd | Processor containing nonvolatile memory |
JPH04342312A (en) * | 1991-05-20 | 1992-11-27 | Sankyo Kk | Switch input circuit |
JPH0683719A (en) * | 1992-09-02 | 1994-03-25 | Funai Electric Co Ltd | Memory evaporation preventing system |
JPH06114142A (en) * | 1992-10-02 | 1994-04-26 | Sankyo Kk | Slot machine |
JPH06233867A (en) * | 1993-02-08 | 1994-08-23 | Sophia Co Ltd | Game machine |
JP2582489B2 (en) * | 1991-08-21 | 1997-02-19 | 株式会社テック | Power failure recovery device for electronic equipment |
JP2656506B2 (en) * | 1987-09-30 | 1997-09-24 | 株式会社アルファ | Radio key system |
JPH103331A (en) * | 1997-02-19 | 1998-01-06 | Sophia Co Ltd | Game machine |
JPH1085421A (en) * | 1996-09-17 | 1998-04-07 | Sankyo Kk | Game machine |
JPH10108962A (en) * | 1996-10-07 | 1998-04-28 | Sophia Co Ltd | Game machine |
JPH11104312A (en) * | 1997-09-30 | 1999-04-20 | Sankyo Kk | Game machine |
-
2006
- 2006-02-22 JP JP2006045562A patent/JP4142055B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63120351A (en) * | 1986-11-08 | 1988-05-24 | Ricoh Co Ltd | Processor containing nonvolatile memory |
JP2656506B2 (en) * | 1987-09-30 | 1997-09-24 | 株式会社アルファ | Radio key system |
JPH04342312A (en) * | 1991-05-20 | 1992-11-27 | Sankyo Kk | Switch input circuit |
JP2582489B2 (en) * | 1991-08-21 | 1997-02-19 | 株式会社テック | Power failure recovery device for electronic equipment |
JPH0683719A (en) * | 1992-09-02 | 1994-03-25 | Funai Electric Co Ltd | Memory evaporation preventing system |
JPH06114142A (en) * | 1992-10-02 | 1994-04-26 | Sankyo Kk | Slot machine |
JPH06233867A (en) * | 1993-02-08 | 1994-08-23 | Sophia Co Ltd | Game machine |
JPH1085421A (en) * | 1996-09-17 | 1998-04-07 | Sankyo Kk | Game machine |
JPH10108962A (en) * | 1996-10-07 | 1998-04-28 | Sophia Co Ltd | Game machine |
JPH103331A (en) * | 1997-02-19 | 1998-01-06 | Sophia Co Ltd | Game machine |
JPH11104312A (en) * | 1997-09-30 | 1999-04-20 | Sankyo Kk | Game machine |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008237233A (en) * | 2007-03-23 | 2008-10-09 | Fujishoji Co Ltd | Game machine |
JP4726842B2 (en) * | 2007-03-23 | 2011-07-20 | 株式会社藤商事 | Game machine |
JP2010194337A (en) * | 2010-05-13 | 2010-09-09 | Fujishoji Co Ltd | Game machine |
Also Published As
Publication number | Publication date |
---|---|
JP4142055B2 (en) | 2008-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3609297B2 (en) | Game machine | |
JP4142055B2 (en) | Game machine | |
JP3816474B2 (en) | Game machine | |
JP4828650B2 (en) | Game machine | |
JP4828648B2 (en) | Game machine | |
JP4790860B2 (en) | Game machine | |
JP3759136B2 (en) | Game machine | |
JP3782416B2 (en) | Game machine | |
JP3816473B2 (en) | Game machine | |
JP4142054B2 (en) | Game machine | |
JP4142048B2 (en) | Game machine | |
JP3857262B2 (en) | Game machine | |
JP3816472B2 (en) | Game machine | |
JP4625068B2 (en) | Game machine | |
JP4828647B2 (en) | Game machine | |
JP4828649B2 (en) | Game machine | |
JP4870222B2 (en) | Game machine | |
JP4142052B2 (en) | Game machine | |
JP4142053B2 (en) | Game machine | |
JP4790697B2 (en) | Game machine | |
JP4790858B2 (en) | Game machine | |
JP4790856B2 (en) | Game machine | |
JP4790859B2 (en) | Game machine | |
JP4790857B2 (en) | Game machine | |
JP2009219905A (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080611 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4142055 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |