JP3609297B2

JP3609297B2 - Game machine

Info

Publication number: JP3609297B2
Application number: JP26848899A
Authority: JP
Inventors: 詔八鵜川; 武宏近藤
Original assignee: Sankyo Co Ltd
Current assignee: Sankyo Co Ltd
Priority date: 1999-09-22
Filing date: 1999-09-22
Publication date: 2005-01-12
Anticipated expiration: 2019-09-22
Also published as: JP2001087527A

Description

【０００１】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機やコイン遊技機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。
【０００４】
大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、賞球制御基板に送信される。なお、以下、遊技制御手段およびその他の制御手段を、それぞれ遊技用装置制御手段と呼ぶことがある。
【０００７】
【発明が解決しようとする課題】
以上のように、遊技機には、遊技制御手段を初めとする種々の遊技用装置制御手段が搭載されている。一般に、各遊技用装置制御手段はマイクロコンピュータで構成される。すなわち、ＲＯＭ等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがＲＡＭに格納される。すると、遊技機に停電等による電源断状態が発生すると、ＲＡＭ内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態（例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態）に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当たり遊技中において電源断が発生し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当たりの発生にもとづく利益を享受することができなくなってしまう。
【０００８】
そのような事態を回避するには、停電等の不測の電源断が生じたときに、必要なデータを電源バックアップＲＡＭに保存し、電源が復旧したときに保存されていたデータを復元して遊技を再開させればよい。しかし、電源断が生じたときに電源バックアップＲＡＭに保存されるデータに誤りが生ずると、電源が復旧したときに誤った状態復元処理がなされてしまう。例えば、電源復旧時に、電源断時の遊技状態とは異なる遊技状態に設定されてしまったり、本来の賞球個数とは異なる賞球個数にもとづく賞球払出再開が行われたりしてしまう。そのような場合には、遊技者に不測の不利益が与えられてしまう。
【０００９】
そこで、本発明は、電源投入時に電源バックアップされている内容にもとづいて遊技状態を復帰させる遊技状態復帰制御を行うことが可能である遊技機において、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる遊技機を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明による遊技機は、遊技領域に設けられている入賞領域に遊技球が入賞したことに応じて遊技者に遊技結果価値を付与する遊技機であって、遊技に供される遊技用装置を制御するための遊技用装置制御マイクロコンピュータと、遊技用装置制御マイクロコンピュータが制御を行う際に発生する変動データを記憶するとともに電源断時から少なくとも所定期間は電源断直前の記憶内容が保持される記憶内容保持状態となることが可能な変動データ記憶手段とを含む遊技用装置制御手段を備え、遊技用装置制御マイクロコンピュータは、電源電圧が低下すると変動データ記憶手段の記憶内容を保存するための電源断時処理を実行することが可能であり、電源投入時に電源断直前の内容が保持されている保持データにもとづいて遊技状態を復帰させる遊技状態復帰処理を実行することが可能であり、遊技球が入賞領域に入賞したことを検出し、遊技結果価値の付与を行うために遊技用装置制御マイクロコンピュータに検出信号を出力する遊技球検出手段と、交流電源からの交流電圧を直流電圧に変換する整流手段と、整流手段によって交流電圧から変換された直流電圧から、該直流電圧よりも低い電圧であって遊技球検出手段に供給される直流電圧と、遊技球検出手段に供給される直流電圧よりも低く遊技用装置制御マイクロコンピュータの駆動電源電圧である直流電圧とを生成する直流電圧生成手段と、整流手段によって交流電圧から変換された直流電圧を監視し、該直流電圧が遊技球検出手段に供給される直流電圧よりも高い電圧である第１の検出電圧に低下したことを検出したときに第１の検出信号を遊技用装置制御マイクロコンピュータに出力する第１の電源監視手段とを備え、遊技用装置制御マイクロコンピュータは、第１の検出信号の入力に応じて、電源断時処理を実行し、第１の電源監視手段が監視する直流電圧と同一の直流電圧を監視し、該直流電圧が、第１の検出電圧よりも低く、遊技用装置制御マイクロコンピュータの駆動電源電圧よりも高く設定された第２の検出電圧になったときに第２の検出信号を出力する第２の電源監視手段を備え、第２の電源監視手段は、第１の電源監視手段が第１の検出信号を出力した後に第２の電源監視手段が第２の検出信号を出力するまでに遊技用装置制御マイクロコンピュータが電源断時処理を完了するように設定された第２の検出電圧になったときに遊技用装置制御マイクロコンピュータに第２の検出信号を出力し、遊技用装置制御マイクロコンピュータは、第２の検出信号の入力に応じて動作停止状態とされることを特徴とする。なお、遊技結果価値とは、遊技球の払い出しや、画像式遊技機の場合の得点の加点を示す概念である。
【００１５】
遊技用装置制御手段は、遊技の結果に応じて遊技者に賞球を払い出すための賞球装置を制御する賞球制御手段と、賞球制御手段に賞球を払い出させるためのコマンドを出力する遊技制御手段とを含み、第１の電源監視手段は、賞球制御手段と遊技制御手段とのそれぞれに対応して設けられ、遊技制御手段に対応する第１の電源監視手段における第１の検出電圧は、賞球制御手段に対応する第１の電源監視手段における第１の検出電圧よりも高く設定される構成であってもよい。
【００１６】
第１の検出信号は遊技用装置制御マイクロコンピュータの入力ポート回路に入力され、遊技用装置制御マイクロコンピュータは、入力ポート回路の状態を監視することによって電源断時処理を実行する決定を行うように構成されていてもよい。
【００１７】
遊技用装置制御手段が搭載された遊技用装置制御基板には遊技球検出手段の検出信号を入力するための検出入力手段としての入力部が設けられ、第１の検出信号の入力ポート回路として、検出入力手段としての入力部と同一の入力部が用いられる構成であってもよい。
【００１８】
遊技用装置制御マイクロコンピュータは、定期的に発生する割込にもとづいて、遊技に供される遊技用装置を制御するための遊技装置制御処理を実行し、遊技装置制御処理の終了後または開始前に入力ポート回路を介して第１の検出信号を監視するように構成されていてもよい。
【００１９】
遊技用装置制御マイクロコンピュータは、電源断時処理にて変動データ記憶手段へのアクセスを防止する処理を実行するように構成されていてもよい。
【００２０】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
【００２１】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた景品玉を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００２２】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２３】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２４】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球の入賞口１９，２４への入賞は入賞口スイッチ１９ａ，２４ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２５】
そして、この例では、一方のスピーカ２７の近傍に、景品玉払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給玉が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって玉貸しを可能にするカードユニット５０も示されている。
【００２６】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００２７】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００２８】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００２９】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００３０】
次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面では、図２に示すように、機構板３６の上部に景品玉タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク３８に供給される。景品玉タンク３８内の景品玉は、誘導樋３９を通って玉払出装置に至る。
【００３１】
機構板３６には、中継基板３０を介して可変表示部９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板３７が設置されている。さらに、機構板３６の下部には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５が設置されている。
【００３２】
また、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。誘導樋３９を通った玉は、図３に示されるように、球切れ検出器１８７ａ，１８７ｂを通過して玉供給樋１８６ａ，１８６ｂを経て玉払出装置９７に至る。玉払出装置９７から払い出された景品玉は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。入賞にもとづく景品玉が多数払い出されて打球供給皿３が満杯になり、ついには景品玉が連絡口４５に到達した後さらに景品玉が払い出されると景品玉は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに景品玉が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、玉払出装置９７内のステッピングモータの回転が停止して玉払出装置９７の動作が停止するとともに、必要に応じて打球発射装置３４の駆動も停止する。なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す玉払出装置として、ステッピングモータの回転によって遊技球が払い出される玉払出装置９７を例示するが、その他の駆動源によって遊技球を送り出す構造の玉払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の玉払出装置を用いてもよい。
【００３３】
賞球払出制御を行うために、入賞口スイッチ１９ａ，２４ａ、始動口スイッチ１７およびＶカウントスイッチ２２からの信号が、主基板３１に送られる。主基板３１のＣＰＵ５６は、始動口スイッチ１７がオンすると６個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ２３がオンすると１５個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると１０個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口２４に入賞した遊技球は、入賞口２４からの入賞球流路に設けられている入賞口スイッチ２４ａで検出され、入賞口１９に入賞した遊技球は、入賞口１９からの入賞球流路に設けられている入賞口スイッチ１９ａで検出される。
【００３４】
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、賞球制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および表示制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３および入賞口スイッチ１９ａ，２４ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９と、始動記憶表示器１８の点灯および滅灯を行うとともに７セグメントＬＥＤによる可変表示器１０と装飾ランプ２５とを駆動するランプ・ＬＥＤ回路６０とが搭載されている。
【００３５】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
【００３６】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用されるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。また、Ｉ／Ｏポート部５７は、マイクロコンピュータにおける情報入出力可能な端子である。
【００３７】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。
なお、玉払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図４ではそれらは省略されている。
【００３８】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００３９】
図５は、電源監視および電源バックアップのためのＣＰＵ５６周りの一構成例を示すブロック図である。図５に示すように、電源監視用ＩＣ９０２は、＋３０Ｖ電源電圧を導入し、＋３０Ｖ電源電圧を監視することによって電源断の発生を検出する。具体的には、＋３０Ｖ電源電圧が所定値以下になったら、電源断が生ずるとして電圧低下信号を出力する。この実施の形態では、所定値を＋１６Ｖとする。なお、＋３０Ｖ電源電圧は、交流から直流に変換された直後の電圧である。電源監視用ＩＣ９０２からの電圧低下信号は、ＣＰＵ５６に接続される入力ポート５７０に入力されている。従って、ＣＰＵ５６は、入力ポート５７０を介して電源断の状況を確認することができる。
【００４０】
なお、入力ポート５７０は、遊技機に設けられている遊技球を検出するための遊技球検出手段（この例では、始動口スイッチ１７、カウントスイッチ２３、入賞口スイッチ１９ａ，２４ａ等）の出力信号を入力する入力ポートの空きビットに入力されている。すなわち、電圧低下信号は、遊技球検出手段の検出情報を入力する検出入力手段としての入力ポート５７０に入力される。
【００４１】
また、電源監視手段としての電源監視用ＩＣ９０２からの電圧低下信号は、ＣＰＵ５６に対して情報伝達可能に接続されていればよく、入力ポート５７０は、ＣＰＵ５６の内蔵ポートでもよいし、外付けのポートであってもよい。なお、入力ポート５７０には、電源基板に設置されている初期化操作スイッチの状態を示すスイッチ入力信号も接続されている。
【００４２】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、ＣＰＵ５６が暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ５６を駆動するための電圧（この例では＋５Ｖ）よりも高く、かつ、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵ５６が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧として＋３０Ｖを用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００４３】
さらに、主基板３１には、電源監視用ＩＣ９０２による第１の電源監視回路の他に、第２の電源監視回路９０３が搭載されている。この例では、第２の電源監視回路９０３において、電源監視用ＩＣ９０４が、第１の電源監視回路が監視する電圧よりも低い電圧である＋５Ｖ電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。なお、＋５Ｖ電源電圧は、遊技用装置制御マイクロコンピュータ（ＣＰＵ５６等）の駆動電源電圧である。
【００４４】
第２の電源監視回路９０３からの電圧低下信号は、初期リセット回路６５からの初期リセット信号と論理和をとられた後に、ＣＰＵ５６のリセット端子に入力される。従って、ＣＰＵ５６は、初期リセット回路６５からの初期リセット信号がローレベルを呈しているとき、または、第２の電源監視回路９０３からの電圧低下信号がローレベルを呈しているときに、リセット状態（非動作状態）になる。
【００４５】
電源電圧が低下したときに、電源監視用ＩＣ９０４がローレベルの電圧低下信号を発生するタイミングは電源監視用ＩＣ９０２が電圧低下信号を発生するタイミングに対して遅くなるように、電源監視用ＩＣ９０４のしきい値レベル（電圧低下信号を発生する電圧レベル）が設定される。例えば、しきい値は４．２５Ｖである。４．２５Ｖは、通常時の電圧より低いが、ＣＰＵ５６が暫くの間動作しうる程度の電圧である。
【００４６】
なお、初期リセット回路６５のリセットＩＣ６５１は、遊技機に電源が投入され＋５Ｖ電源の電圧が上昇していくときに、＋５Ｖ電源電圧が所定値以上になると、出力信号をハイレベルにする。すなわち、初期リセット信号をオフ状態にする。また、ここでは、電源監視用ＩＣ９０２，９０４が異なる電源電圧を監視しているが、同一の電源電圧を監視してもよい。例えば、ともに＋３０Ｖ電源電圧を監視してもよい。そして、例えば、一方の検出電圧（電圧低下信号を出力することになる電圧）を＋１６Ｖとし、他方の検出電圧を＋８Ｖとする。そのように構成した場合には、同一の電圧を監視するので、第１の電圧監視手段が電圧低下信号を出力するタイミングと第２の電圧監視手段が電圧低下信号を出力するタイミングの差である所定期間を所望の値に確実に設定することができる。
【００４７】
さらに、それぞれの監視電圧がそれぞれの所定値にまで落ちたら、それぞれの電圧低下信号を出力するように設定された１個の電源監視用ＩＣを用いてもよい。例えば、１個の電源監視用ＩＣが＋１６Ｖと＋８Ｖの双方を監視するようにしてもよい。その場合には、１個の電源監視用ＩＣで第１の電源監視手段と第２の電源監視手段が実現できる。さらに、この実施の形態では電源監視手段は主基板３１に設けられているが、電源基板に搭載してもよい。
【００４８】
＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【００４９】
図６は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、表示制御基板８０、音制御基板７０、ランプ制御基板３５および賞球制御基板３７等の遊技装置用制御基板と独立して設置され、遊技機内の各遊技装置用制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＤＣ＋３０Ｖ、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
【００５０】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各遊技装置用制御基板および機構部品に必要な電圧の電力が供給される。なお、トランス９１１の入力側には、遊技機に対する電源供給を停止したり開始させたりするための電源スイッチ９１８が設置されている。
【００５１】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの遊技装置用制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち記憶内容保持状態となりうる変動データ記憶手段）に対するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。
【００５２】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００５３】
また、電源基板９１０には、初期化操作スイッチ９１９が搭載されている。初期化操作スイッチの状態を示す信号は主基板３１に入力されるが、その役割等については後で詳しく説明する。この実施の形態では、他の制御基板とは独立して設置される電源基板９１０に電源スイッチ９１８および初期化操作スイッチ９１９が搭載されているので、遊技盤の入れ替え等の場合に入れ替え後の遊技盤に対して電源基板９１０をそのまま使用しても、入れ替え後の遊技盤において、後述する電源スイッチ９１８および初期化操作スイッチ９１９を利用した停電処理を実行することができる。
【００５４】
次に遊技機の動作について説明する。
図７は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、停電からの復旧時であったか否か確認する（ステップＳ１）。停電からの復旧時であったか否かは、例えば、電源断時にバックアップＲＡＭ領域に設定される電源断フラグによって確認される。すなわち、停電からの復旧時には、バックアップＲＡＭ領域に所定のデータが保存されているのに対して、そうでないときにはＲＡＭの内容は不定になっていることにもとづいて、電源断フラグがセットされているか否かによって停電からの復旧時であったか否かを確認することができる。
【００５５】
停電からの復旧時であった場合には、ＣＰＵ５６は、入力ポート５７０を介して初期化操作スイッチ９１９の状態を確認する（ステップＳ３）。この実施の形態では、初期化操作スイッチ９１９がオンされると、その出力がローレベルになる（図６参照）。初期化操作スイッチ９１９がオン状態であれば、通常の初期化処理を実行する（ステップＳ２）。また、初期化操作スイッチ９１９がオフ状態であれば、ＣＰＵ５６は、後述する停電復旧処理を実行する（ステップＳ４）。なお、初期化操作スイッチ９１９は、電源スイッチ９１８のオン前にオン状態に設定されていてもよいし、電源スイッチ９１８と同時に押下されてもよい。さらに、電源スイッチ９１８押下後にオン状態とされてもよい。電源スイッチ９１８押下後にオン状態とされることを考慮して、ステップＳ３の判定前にディレイ時間をおいてもよい。
【００５６】
停電からの復旧時でない場合には、ＣＰＵ５６は、通常の初期化処理を実行する（ステップＳ１，Ｓ２）。その後、メイン処理では、タイマ割込フラグの監視（ステップＳ６）の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ５）も実行される。
【００５７】
通常の初期化処理では、図８に示すように、レジスタおよびＲＡＭのクリア処理（ステップＳ２ａ）と、必要な初期値設定処理（ステップＳ２ｂ）が行われた後に、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる（ステップＳ２ｃ）。すなわち、ステップＳ２ｃで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【００５８】
従って、この実施の形態では、ＣＰＵ５６の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図９に示すように、タイマ割込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセットする（ステップＳ１１）。
【００５９】
ＣＰＵ５６は、ステップＳ６において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ７）、電圧異常の監視を行う（ステップＳ８）。電圧異常の監視は、入力ポート５７０を介して電源監視用ＩＣ９０２からの電圧低下信号を監視することによって実行される。電圧異常すなわち電源電圧の低下を検出したら、ＣＰＵ５６は、後述する停電発生処理（電源断時処理：ステップＳ９）を実行する。
【００６０】
電圧異常が検出されない場合には、ＣＰＵ５６は、遊技制御処理を実行する（ステップＳ９）。以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。
【００６１】
図１０は、遊技制御処理を示すフローチャートである。遊技制御処理において、ＣＰＵ５６は、まず、表示制御基板８０に送出される表示制御コマンドをＲＡＭ５５の所定の領域に設定する処理を行った後に（表示制御データ設定処理：ステップＳ２１）、表示制御コマンドを出力する処理を行う（表示制御データ出力処理：ステップＳ２２）。
【００６２】
次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う（データ出力処理：ステップＳ２３）。また、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う（ステップＳ２４）。さらに、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２５）。
【００６３】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２６）。
【００６４】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２７）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２８）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【００６５】
さらに、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，２４ａの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ２９）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ３０）。
【００６６】
また、ＣＰＵ５６は、賞球制御基板３７との間の信号処理を行う（ステップＳ３１）。すなわち、所定の条件が成立すると賞球制御基板３７に賞球制御コマンドを出力する。賞球制御基板３７に搭載されている賞球制御用ＣＰＵは、賞球制御コマンドに応じて玉払出装置９７を駆動する。
【００６７】
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【００６８】
従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図１０に示された例に則して説明すると、例えば、ステップＳ３１の処理中であっても、強制的にステップＳ２１の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。
【００６９】
なお、この実施の形態では、電源電圧低下の判定（ステップＳ８）は、定期的に発生するタイマ割込によって起動される遊技制御処理を実行する前に行われたが、遊技制御処理を実行した後に行ってもよい。いずれの時期に行っても、遊技制御手段が他の遊技装置用制御手段や遊技用装置との間で情報入出力を行っていない時期に電源電圧低下の判定が行われるので、情報入出力を行っているときに停電発生処理（ステップＳ９）が実行されることはない。すなわち、情報入出力が途中で中断されてしまうことはない。例えば、他の基板に送出される制御コマンドが確実に送出完了される。
【００７０】
また、ここでは、主基板３１のＣＰＵ５６が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に（例えば２ｍｓ毎）信号を発生するハードウェア回路を設け、その回路からの信号をＣＰＵ５６の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。
【００７１】
図１１は、停電発生処理（ステップＳ９）の一例を示すフローチャートである。停電発生処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ４１）。停電発生処理ではＲＡＭ内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにＣＰＵが動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。
【００７２】
次いで、ＣＰＵ５６は、全ての出力ポートをオフ状態にする（ステップＳ４２）。そして、必要ならば各レジスタの内容をバックアップＲＡＭ領域に格納する（ステップＳ４３）。また、電源断フラグをセットする（ステップＳ４４）。さらに、バックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ４５）、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとって（ステップＳ４６）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップＳ４７）。その後、ＲＡＭアクセス禁止状態にしてループする（ステップＳ４８）。電源電圧が低下していくときには、各種信号線のレベルが不安定になってＲＡＭ内容が化ける可能性があるが、このようにＲＡＭアクセス禁止状態にしておけば、バックアップＲＡＭ内のデータが化けることはない。
【００７３】
なお、ＲＡＭアクセス禁止にする前にセットされる電源断フラグは、上述したように、電源投入時において停電からの復旧か否かを判断する際に使用される。また、ステップＳ４１からＳ４８の処理は、第２の電源監視手段が電圧低下信号を発生する前に完了する。換言すれば、第２の電源監視手段が電圧低下信号を発生する前に完了するように、第１の電圧監視手段および第２の電圧監視手段の検出電圧の設定が行われている。
【００７４】
図１２は、停電復旧処理（ステップＳ４）の一例を示すフローチャートである。停電復旧処理において、ＣＰＵ５６は、まず、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ５１）。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理（ステップＳ２）と同様の初期化処理を実行する（ステップＳ５２，Ｓ５４）。
【００７５】
チェック結果が正常であれば、ＣＰＵ５６は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行うとともに（ステップＳ５３）、電源断フラグをクリアする（ステップＳ５５）。
【００７６】
なお、ここでは、ステップＳ１で停電からの復旧か否かを確認し、停電からの復旧時であればパリティチェックを行ったが、最初に、パリティチェックを実行し、チェック結果が正常でなければ停電からの復旧ではないと判断してステップＳ２の初期化処理を実行し、チェック結果が正常であれば遊技状態復帰処理を行ってもよい。すなわち、パリティチェックの結果をもって停電からの復旧であるか否かを判断してもよい。
【００７７】
図１３は、バックアップパリティデータ作成方法を説明するための説明図である。ただし、図１３に示す例では、簡単のために、バックアップデータＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく停電発生処理において、図１３（Ａ）に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）がバックアップパリティデータ領域に設定される。
【００７８】
電源が再投入されたときには、停電復旧処理においてパリティ診断が行われるが、図１３（Ｂ）はパリティ診断の例を示す説明図である。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図１３（Ａ）に示すようなデータがバックアップ領域に設定されている。
【００７９】
ステップＳ５１の処理において、ＣＰＵ５６は、バックアップＲＡＭ領域のバックアップパリティデータ領域に設定されていたデータ（この例では「３９Ｈ」）を初期データとして、バックアップデータ領域の各データについて順次排他的論理和をとる処理を行う。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「００Ｈ」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップＲＡＭ領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「００Ｈ」にならない。
【００８０】
よって、ＣＰＵ５６は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【００８１】
なお、この実施の形態では、停電発生処理で、チェックデータ（この例ではパリティデータ）の生成が行われたが、チェックデータの生成を行わず、電源断フラグのセットのみを行うようにしてもよい。
【００８２】
以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断しても、所定期間電源バックアップされる変動データ記憶手段（この例ではバックアップＲＡＭ）が設けられ、電源投入時に、ＣＰＵ５６（具体的にはＣＰＵ５６が実行するプログラム）は、変動データ記憶手段がバックアップ状態にあればバックアップデータにもとづいて遊技状態を回復させる遊技状態復旧処理（ステップＳ５３）を行うように構成される。
【００８３】
その際、初期化操作スイッチ９１９がオン状態であれば、遊技状態復旧処理は実行されず、通常の初期化処理（ステップＳ２）が実行される。従って、遊技店員等は、電源スイッチ９１８の投入等にもとづく遊技機の電源投入時に、初期化操作スイッチ９１９を操作することによって、変動データ記憶手段に記憶されているバックアップデータにもとづく遊技状態復旧処理を実行するか否かを選択することができる。従って、電源断が発生しても遊技者に不利益がもたらされることを防止することができるとともに、遊技店での遊技機運用上の利便性を向上させることもできる遊技機が提供される。
【００８４】
なお、電源投入時に、変動データ記憶手段にバックアップデータが記憶されていない場合に実行される初期化処理と、変動データ記憶手段にバックアップデータが記憶されていても初期化操作スイッチ９１９がオフ状態である場合に実行される初期化処理とは、プログラム上兼用されている（図７のステップＳ２参照）。従って、遊技店での運用上の利便性を向上させる制御を付加しても、プログラム容量はさほど増えない。
【００８５】
以下、遊技状態復旧処理について説明する。
まず、この実施の形態において、主基板３１のＣＰＵ５６が、表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出する表示制御コマンド、音制御コマンドおよびランプ制御コマンドについて説明する。各制御コマンドは、図１０に示された遊技制御処理における特別図柄プロセス処理（ステップＳ２８）で遊技進行に応じて送出することが決定され、表示制御データ設定処理（ステップＳ２１）で具体的なデータが設定され、表示制御データ出力処理（ステップＳ２２）で出力ポートから出力されることによって送出される。
【００８６】
図１４（Ａ）は、可変表示部９における図柄変動に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板３１のＣＰＵ５６は、図柄変動を開始させるときに、表示制御基板８０、音制御基板７０およびランプ制御基板３５のそれぞれに対して変動開始コマンドを送出する。表示制御基板８０に対しては、さらに、左右中図柄の確定図柄を示す図柄指定コマンドを送出する。
【００８７】
そして、図柄変動を確定させるときに、表示制御基板８０、音制御基板７０およびランプ制御基板３５のそれぞれに対して変動停止コマンドを送出する。表示制御基板８０、音制御基板７０およびランプ制御基板３５に搭載されている各ＣＰＵは、変動開始コマンドで指定された変動態様に応じた表示制御、音発生制御およびランプ点灯制御を行う。なお、変動開始コマンドには変動時間を示す情報が含まれている。
【００８８】
図１４（Ｂ）は、可変表示部９の表示結果が所定の大当り図柄であった場合に実行される大当り遊技に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板３１のＣＰＵ５６は、大当り遊技開始時に、表示制御基板８０、音制御基板７０およびランプ制御基板３５のそれぞれに対して大当り開始コマンドを送出する。また、所定時間経過後に、１ラウンド（１Ｒ）指定コマンドを送出する。表示制御基板８０、音制御基板７０およびランプ制御基板３５に搭載されている各ＣＰＵは、大当り開始コマンドを受信すると、大当り開始時の表示制御、音発生制御およびランプ点灯制御を行う。また、１ラウンド指定コマンドを受信すると、大当り中の表示制御、音発生制御およびランプ点灯制御を行う。ただし、表示制御基板８０のＣＰＵは、１ラウンド目の表示を行う。
【００８９】
その後、主基板３１のＣＰＵ５６は、表示制御基板８０に対して各ラウンドを示すコマンド等を順次送出する。表示制御基板８０のＣＰＵは、それらのコマンドに応じて対応する表示制御を行う。
【００９０】
また、大当り遊技終了時に、主基板３１のＣＰＵ５６は、表示制御基板８０、音制御基板７０およびランプ制御基板３５のそれぞれに対して大当り終了コマンドを送出する。そして、所定時間経過後に、通常画面表示コマンドを送出する。各遊技装置用制御手段は、通常画面表示コマンドを受信すると、制御状態を遊技待ちの状態にする。
【００９１】
図１５は、図１２に示された停電復旧処理で行われる遊技状態復旧処理の一例を示すフローチャートである。この例では、ＣＰＵ５６は、レジスタ内容を復元する必要があれば、バックアップＲＡＭに保存されていた値をレジスタに復元する（ステップＳ６１）。そして、バックアップＲＡＭに保存されていたデータにもとづいて停電時の遊技状態を確認する。例えば、特別図柄プロセス処理の進行状況に対応した特別図柄プロセスフラグの値によって遊技状態を確認することができる。
【００９２】
遊技状態が図柄変動中であった場合には（ステップＳ６２）、変動開始コマンドを表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出する制御を行う（ステップＳ６３）。また、遊技状態が大当り遊技中であった場合には（ステップＳ６４）、停電前に最後の送出された制御コマンドを表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出する制御を行う（ステップＳ６５）。そして、それ以外の遊技状態であった場合には、例えば、通常画面表示コマンドを制御コマンドを表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出する制御を行う（ステップＳ６６）。また、例えば、大当り中であった場合の可変入賞球装置１５の状態復帰は、ＲＡＭのデータが保存されているため、後の遊技制御処理内で自動的に行われる。
【００９３】
図１６は、停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。図１６において、可変表示の状態は表示制御基板８０のＣＰＵ（表示制御手段）によって実現され、音の状態は音制御基板７０のＣＰＵ（音制御手段）によって実現され、ランプの状態はランプ制御基板３５のＣＰＵ（ランプ制御手段）によって実現される。
【００９４】
図１６（Ａ）は、図柄変動中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板３１から変動開始コマンドが送出される（図１５におけるステップＳ６３）。変動開始コマンドは、図柄変動開始時に送出されるコマンドであるから、可変表示制御、音制御およびランプ制御の状態は、変動開始時の状態に戻る。この実施の形態では、変動開始コマンドには変動時間を指定する情報を含まれ、主基板３１のＣＰＵ５６は変動開始コマンド送出後では変動終了時の確定コマンド（変動停止コマンド）まで何も送出しない（図柄指定コマンドを除く）。従って、図柄変動中に停電が生じた場合には、変動途中の状態から変動を再開することはできないが、変動開始コマンドを再送出することによって、表示制御、音制御およびランプ制御は同期した状態に戻る。
【００９５】
なお、主基板３１において、変動開始時に使用した各種パラメータはバックアップＲＡＭに保存されている。従って、電源復旧後の変動における表示結果（確定図柄）等は、停電によって中断した変動においてなされるはずであった表示結果等と同じである。従って、遊技者に不利益が与えられるということはない。
【００９６】
図１６（Ｂ）は、大当り遊技中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板３１から停電前の最後に表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出されたコマンドが再送出される（図１５におけるステップＳ６５）。従って、音制御およびランプ制御は、大当り遊技中の制御状態に戻る。また、表示制御も、停電時に行われていた状態に戻る。
【００９７】
なお、主基板３１において、大当り遊技中の各種パラメータ（大入賞口開放回数、大入賞口入賞球数等）はバックアップＲＡＭに保存されている。従って、遊技者にとっての遊技状態も停電前の状態に戻るので、遊技者に不利益が与えられるということはない。
【００９８】
なお、上記の実施の形態では、遊技制御手段において電源監視処理、データ保存処理および復旧処理が行われる場合について説明したが、音声制御手段、ランプ制御手段および表示制御手段におけるＲＡＭの一部も電源バックアップされ、表示制御手段、音制御手段およびランプ制御手段も、上述したような処理を行ってもよい。ただし、表示制御手段、音制御手段およびランプ制御手段は、復旧時にコマンド送出処理を行う必要はない。
【００９９】
また、この実施の形態では、図５に示されたように、主基板３１に、２つの電源監視手段が搭載されている。そして、電源電圧が低下していくときに、第２の電源監視手段（この例では電源監視用ＩＣ９０４）が電圧低下信号を発生する時期は、第１の電源監視手段（この例では電源監視用ＩＣ９０２）が電圧低下信号を発生する時期よりも遅くなるように設定されている。さらに、第２の電源監視手段からの電圧低下信号は、ＣＰＵ５６のリセット端子に入力されている。
【０１００】
すると、ＣＰＵ５６は、図１７に示すように、第１の電源監視手段（電源監視用ＩＣ９０２）からの電圧低下信号にもとづいて停電発生処理（電源断時処理）を実行した後に電源断待ちに入るのであるが、電源断待ち状態において、リセット状態に入ることになる。すなわち、ＣＰＵ５６の動作が停止する。電源待ち状態では＋５Ｖ電源電圧値が徐々に低下するので入出力状態が不定になるが、ＣＰＵ５６はリセット状態になるので、不定データにもとづいて異常動作してしまうことは防止される。
【０１０１】
このように、この実施の形態では、ＣＰＵ５６が、第１の電源監視手段からの検出出力の入力に応じて電源断時処理を実行するとともに、第２の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成したので、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる。
【０１０２】
次に、遊技制御手段すなわち主基板３１におけるＣＰＵ５６と他の遊技装置用制御手段におけるＣＰＵに対する電源断時の電圧供給状況について説明する。ここでは、遊技装置用制御手段として、玉払出装置９７を制御する賞球制御手段を例にする。
【０１０３】
図１８は、電源監視および電源バックアップのための賞球制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図１８に示すように、電源監視用ＩＣ９３２は、＋３０Ｖ電源電圧を導入し、＋３０Ｖ電源電圧を監視することによって電源断の発生を検出する。具体的には、＋３０Ｖ電源電圧が所定値以下になったら、電源断が生ずるとして、賞球制御用ＣＰＵ３７１に割り込み信号を与える。この実施の形態では、所定値を＋１４Ｖとする。賞球制御用ＣＰＵ３７１において、この割り込みは、マスク不能割込（ＮＭＩ）端子に入力されている。また、ＮＭＩ端子に入力される信号は、入力ポートにも入力されている。従って、賞球制御用ＣＰＵ３７１は、ＮＭＩ処理において、入力ポートのレベルを確認することによって電源断の状況を確認することができる。
【０１０４】
電源監視用ＩＣ９３２が電源断を検知するための所定値は、通常時の電圧より低いが、賞球制御用ＣＰＵ３７１が暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９３２が、賞球制御用ＣＰＵ３７１が必要とする電圧（この例では＋５Ｖ）よりも高い電圧を監視するように構成されているので、賞球制御用ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【０１０５】
＋５Ｖ電源から電力が供給されていない間、賞球制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路９３５からリセット信号が発せられるので、賞球制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【０１０６】
図１９は、主基板３１から賞球制御基板３７に送信される賞球制御コマンドのビット構成の一例を示す説明図である。図１９に示すように、１バイト中の上位４ビットが制御指定部として使用され、下位４ビットが賞球数を示す領域として用いられる。
【０１０７】
図２０に示すように、制御指定部において、ビット７，６，５，４が「０，１，０，０」であれば払出個数指定コマンドであることを示す。払出個数指定コマンドは、主基板３１のＣＰＵ５６が入賞を検出すると直ちに賞球制御基板３７に送出される。
【０１０８】
ビット７，６，５，４が「１，０，０，０」である球切れ指定コマンドは、補給玉がなくなったことが検出されたときに主基板３１から送信される。また、ビット７，６，５，４が「１，０，０，１」である発射停止指定コマンドは、余剰玉受皿４が満タンになって満タンスイッチ４８がオンしたとき（満タン状態フラグがオンしたとき）に主基板３１から送信される。
【０１０９】
賞球制御コマンドは、主基板３１から賞球制御基板３７に、１バイト（８ビット：賞球制御コマンドＤ７〜Ｄ０）のデータとして出力される。賞球制御コマンドＤ７〜Ｄ０は正論理で出力される。また、賞球制御コマンドＤ７〜Ｄ０が出力されたときには、負論理の賞球制御ＩＮＴ信号が出力される。
【０１１０】
この実施の形態では、図２１に示すように、主基板３１から賞球制御コマンドＤ７〜Ｄ０が出力されるときに、賞球制御ＩＮＴ信号が５μｓ以上ローレベルになる。賞球制御ＩＮＴ信号は、賞球制御基板３７において、賞球制御用ＣＰＵ３７１の割込端子に接続されている。よって、賞球制御用ＣＰＵ３７１は、割り込みがあると、賞球制御コマンドＤ７〜Ｄ０が主基板３１から送出されたことを認識でき、割込処理において賞球制御コマンド受信処理を行う。
【０１１１】
なお、図１９に示されたコマンド構成は一例であって、他の構成にしてもよい。例えば、１バイト中の上位下位を、図１９に示された構成とは逆にしてもよい。
【０１１２】
図２２は、賞球制御用ＣＰＵ３７１のメイン処理を示すフローチャートである。メイン処理では、賞球制御用ＣＰＵ３７１は、まず、ＲＡＭ領域をクリアする等の初期値設定処理を行う（ステップＳ７０１）。なお、内蔵ＲＡＭの電源バックアップされたＲＡＭ領域（バックアップＲＡＭ領域）にデータが設定されている場合には、それらの領域のクリア処理はなされない。その後、この実施の形態では、賞球制御用ＣＰＵ３７１は、所定期間（例えば２ｍｓ）毎に発生するタイマ割込による割込処理で賞球払出制御を行う（ステップＳ７０２）。タイマ割込処理では、図２３に示すように、賞球制御用ＣＰＵ３７１は、賞球払出制御処理を実行する（ステップＳ７１１）。
【０１１３】
図２４は、賞球制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に総合個数記憶（例えば２バイト）が形成されている。総合個数記憶は、主基板３１の側から指示された払出個数の総数を記憶するものである。
【０１１４】
図２５は、割込処理による賞球制御コマンド受信処理を示すフローチャートである。主基板３１からの賞球制御ＩＮＴ信号は賞球制御用ＣＰＵ３７１の割込端子に入力されている。よって、主基板３１からの賞球制御ＩＮＴ信号がオン状態になると、賞球制御用ＣＰＵ３７１に割込がかかり、図２５に示す賞球制御コマンドの受信処理が開始される。
【０１１５】
賞球制御コマンドの受信処理において、賞球制御用ＣＰＵ３７１は、まず、賞球制御コマンドデータの入力に割り当てられている入力ポートから１バイトのデータを読み込む（ステップＳ８５２）。読み込んだデータが払出個数指示コマンドであれば（ステップＳ８５３）、払出個数指示コマンドで指示された個数を総合個数記憶に加算する（ステップＳ８５５）。そうでなければ、通信終了フラグをセットする（ステップＳ８５４）。なお、通信終了フラグは、この例では、払出個数指示コマンド以外のコマンドを受信したことを示すフラグである。
【０１１６】
以上のように、賞球制御基板３７に搭載された賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出個数指示コマンドに含まれる賞球数をバックアップＲＡＭ領域（総合個数記憶）に記憶する。
【０１１７】
賞球制御用ＣＰＵ３７１は、タイマ割込で起動される賞球制御処理（ステップＳ７１１）において、総合個数記憶の値が０でない場合には、玉払出装置９７を駆動して賞球払出を行い、１個の払出が完了する度に総合個数記憶の値を１減らす。
【０１１８】
図２６は、賞球制御用ＣＰＵ３７１が実行するＮＭＩ割込処理を示すフローチャートである。図１８に示された電源監視用ＩＣ９３２が電源電圧の低下を検出するとＮＭＩ割込が発生し、ＮＭＩ割込処理が開始される。従って、ＮＭＩ割込処理では、停電発生処理（電源断時処理）が実行される。電源断時処理において、賞球制御用ＣＰＵ３７１は、ＲＡＭアクセス禁止状態に設定して（ステップＳ８０１）、その後ループする。従って、電源監視用ＩＣ９３２から電圧低下信号が出力されると、賞球払出制御がなされない状態になる。
【０１１９】
図２７は、賞球制御用ＣＰＵ３７１が電源投入時に実行する初期化処理の一部を示すフローチャートである。電源が投入され、または、電源が復旧したときには、賞球制御用ＣＰＵ３７１は、まず、バックアップＲＡＭ領域に形成されている総合個数記憶の値が０でないかどうか確認する（ステップＳ９０１）。０である場合には、前回の電源オフ時に未払出賞球はなかったことになるので、通常の初期設定処理を行う。すなわち、レジスタおよび全ＲＡＭ領域をクリアして（ステップＳ９０３）、スタックポインタの初期設定を行う（ステップＳ９０４）。
【０１２０】
総合個数記憶の値が０でない場合には、アドレスを指定してレジスタと非バックアップＲＡＭ領域をクリアする（ステップＳ９０５）。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う（ステップＳ９０６）。なお、バックアップＲＡＭ領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。
【０１２１】
このように、賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【０１２２】
この実施の形態では、賞球制御基板３７に搭載されている電源監視用ＩＣ９３２は＋３０Ｖ電源電圧が＋１４Ｖ以下になると電圧低下信号を出力する。そして、賞球制御用ＣＰＵ３７１は、電圧低下信号に応じて停電発生処理（この例ではＮＭＩ処理）を実行する。一方、主基板３１に搭載されている電源監視用ＩＣ９０２は＋３０Ｖ電源電圧が＋１６Ｖ以下になると電圧低下信号を出力する。そして、ＣＰＵ５６は、電圧低下信号に応じて停電発生処理を実行する。従って、図２８に示すように、停電等が発生したときに、遊技制御手段が停電発生処理を開始する時期は、賞球制御手段が停電発生処理を開始する時期よりも早い。すなわち、停電等が発生したときに、遊技制御手段は、賞球制御手段が賞球払出制御を停止する前に、遊技制御を停止する。
【０１２３】
従って、例えば、遊技制御手段が停電発生処理開始の直前に賞球払出個数を示す賞球制御コマンドを送出したとしても、その賞球制御コマンドは確実に賞球制御手段に受信される。そして、賞球制御手段は受信したコマンドにもとづく賞球払出個数を総合個数記憶として記憶する。総合個数記憶はバックアップＲＡＭ領域に形成されているので、停電から復旧したときに賞球払出制御が再開される。つまり、この実施の形態では、停電等が発生したときでも賞球払出個数は確実に保存され復旧時に払出が行われるので、遊技者に不利益が与えられることはない。
【０１２４】
なお、この実施の形態では、賞球制御用ＣＰＵ３７１は、ＮＭＩ処理によって電源断時処理を実行したが、通常の割込処理によって電源断時処理を実行してもよいし、主基板３１のＣＰＵ５６と同様に第１の電源監視回路の検出出力を入力ポートに導入し、割込処理によらず入力ポートを監視することによって電源断時処理を実行してもよい。また、賞球制御手段は、賞球払出個数を総合個数記憶として一括管理せずに、賞球数毎に賞球回数を記憶するようにしてもよい。
【０１２５】
また、賞球制御基板３７にも、主基板３１に設けられている回路と同様の第２の電源監視回路を設け、第２の電源監視回路が賞球制御用ＣＰＵ３７１を駆動するための＋５Ｖ電源電圧を監視し、第２の電源監視回路の検出出力を賞球制御用ＣＰＵ３７１のリセット端子に接続するようにしてもよい。その場合に、２つの電源監視回路が同一の電源電圧を監視してもよい。例えば、ともに＋３０Ｖ電源電圧を監視してもよい。そして、例えば、一方の検出電圧を＋１４Ｖとし、他方の検出電圧を＋８Ｖとする。さらに、１個の電源監視用ＩＣで２つの電位を監視するようにしてもよい
【０１２６】
そして、２つの電源監視回路を設けた場合には、賞球制御用ＣＰＵ３７１が、第１の電源監視手段からの検出出力の入力に応じて電源断時処理を実行するとともに、第２の電源監視手段からの検出出力の入力に応じてシステムリセットされるので、電源断時に、より確実に賞球払出個数等のデータが保存され、遊技者に不利益がもたらされることを防止することができる。
【０１２７】
なお、上記の実施の形態では、変動データ記憶手段としてＲＡＭを用いた場合を示したが、変動データ記憶手段として、電気的に書き換えが可能な記憶手段であればＲＡＭ以外のものを用いてもよい。
【０１２８】
さらに、ここでは、遊技制御手段以外の他の遊技装置用制御手段として賞球制御手段を例示したが、表示制御手段、音制御手段およびランプ制御手段についても、電圧低下信号を発生するための電圧値が遊技制御手段における電圧値より低く設定されている電源監視用ＩＣを設けてもよい。
【０１２９】
【発明の効果】
以上のように、本発明によれば、遊技機を、所定電位電源の電圧低下を検出するための第１の電源電圧監視手段と、第１の電源監視手段が電圧低下を検出した所定期間後に電源電圧の電圧低下を検出する第２の電源監視手段とを備え、遊技用装置制御マイクロコンピュータが、第１の電源監視手段からの検出出力の入力に応じて電源断時処理を所定期間内に実行するとともに、第２の電源監視手段からの検出出力の入力に応じて動作停止状態とされるように構成したので、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができるという効果がある。また、第２の電源監視手段は、確実に第１の電源監視手段よりも遅れて電源電圧の電圧低下を検出することができる。また、第１の電圧監視手段が電圧低下信号を出力するタイミングと第２の電圧監視手段が電圧低下信号を出力するタイミングの差である所定期間を所望の値に確実に設定することができる。また、第１の電源監視手段が監視する電源電圧が交流から直流に変換された直流電圧であり、第１の電源監視手段が、直流電圧が所定値に低下すると電源電圧が電圧低下したと判定するように構成されているので、遊技用装置制御マイクロコンピュータが必要とする電圧に対して監視範囲を広げることができ、より精密な監視を行うことができる。また、第２の電源監視手段が遊技用装置制御マイクロコンピュータの動作可能範囲内で直流電圧が所定値に低下すると電源電圧が電圧低下したと判定するように構成されているので、電源断時処理の実行時間に余裕ができ、確実に電源断時処理が実行される。
【０１３４】
遊技用装置制御手段が、賞球制御手段と遊技制御手段とを含み、第１の電源監視手段は、賞球制御手段と遊技制御手段とのそれぞれに対応して設けられ、遊技制御手段に対応する第１の電源監視手段における第１の検出電圧は、賞球制御手段に対応する第１の電源監視手段における第１の検出電圧よりも高く設定されていることから、比較的簡単に、遊技制御手段からのコマンドが確実に賞球制御手段に受信される構成を実現することができる。
【０１３５】
第１の検出信号が遊技用装置制御マイクロコンピュータの入力ポート回路に入力され、遊技用装置制御マイクロコンピュータが、入力ポート回路の状態を監視することによって電源断時処理を実行する決定を行うように構成されていることから、割込を使用しなくても、電源断時処理を確実に実行することができる。
【０１３６】
第１の電源監視手段の検出出力の入力ポート回路として、遊技球検出手段の検出出力を入力するための検出入力手段としての入力部が設けられ、第１の検出信号の入力ポート回路として、検出入力手段としての入力部と同一の入力部が用いられることから、入力部の有効活用を図ることができる。
【０１３７】
遊技用装置制御マイクロコンピュータが、定期的に発生する割込にもとづいて、遊技に供される遊技用装置を制御するための遊技装置制御処理を実行し、遊技装置制御処理の終了後または開始前に入力ポート回路を介して第１の検出信号を監視することから、遊技用装置制御手段が情報入出力を行っていない時期に電源電圧低下の判定が行われるので、情報入出力が途中で中断されてしまうことはないという効果がある。
【０１３８】
遊技用装置制御マイクロコンピュータが、電源断時処理にて変動データ記憶手段へのアクセスを防止する処理を実行することから、電源断時に、変動データのデータが破壊されることがないという効果がある。
【図面の簡単な説明】
【図１】パチンコ遊技機を正面からみた正面図である。
【図２】パチンコ遊技機の遊技盤を正面からみた正面図である。
【図３】パチンコ遊技機を背面からみた背面図である。
【図４】遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図５】電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図６】電源基板の一構成例を示すブロック図である。
【図７】主基板における基本回路の動作を示すフローチャートである。
【図８】初期化処理を示すフローチャートである。
【図９】２ｍｓタイマ割込処理を示すフローチャートである。
【図１０】遊技制御処理を示すフローチャートである。
【図１１】停電発生処理を示すフローチャートである。
【図１２】停電復旧処理を示すフローチャートである。
【図１３】バックアップパリティデータ作成方法を説明するための説明図である。
【図１４】主基板からの各制御コマンドの送出タイミング例を示す説明図である。
【図１５】遊技状態復旧処理の一例を示すフローチャートである。
【図１６】停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。
【図１７】電圧監視手段の出力にもとづくＣＰＵの動作状態の一例を示すタイミング図である。
【図１８】電源監視および電源バックアップのための賞球制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図１９】賞球制御コマンドの構成例を示す説明図である。
【図２０】賞球制御コマンドのビット構成を示す説明図である。
【図２１】賞球制御コマンドデータの出力の様子を示すタイミング図である。
【図２２】賞球制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図２３】賞球制御用ＣＰＵの２ｍｓタイマ割込処理を示すフローチャートである。
【図２４】賞球制御手段におけるＲＡＭの一構成例を示す説明図である。
【図２５】賞球制御用ＣＰＵのコマンド受信処理を示すフローチャートである。
【図２６】賞球制御用ＣＰＵのＮＭＩ割込処理を示すフローチャートである。
【図２７】賞球制御用ＣＰＵの初期化処理の一例を示すフローチャートである。
【図２８】遊技制御手段が停電発生処理を開始する時期と賞球制御手段が停電発生処理を開始する時期との関係の一例を示すタイミング図である。
【符号の説明】
１パチンコ遊技機
３１主基板
３５ランプ制御基板
３７賞球制御基板
７０音制御基板
８０表示制御基板
５３基本回路
５６ＣＰＵ
３７１賞球制御用ＣＰＵ
５７０入力ポート
９０２，９３２電源監視用ＩＣ
９０３第２の電源監視回路
９１０電源基板
９１６コンデンサ
９１８電源スイッチ
９１９初期化操作スイッチ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine or a coin gaming machine in which a game is performed in accordance with a player's operation, and more particularly to a gaming machine in which a game is performed in accordance with a player's operation in a gaming area on a gaming board. .
[0002]
[Prior art]
As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are paid out to the player. There is something to be done. Further, a variable display unit capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display unit becomes a predetermined specific display mode There is.
[0003]
The display result of the variable display unit that displays the special symbol is a combination of a specific display mode that is determined in advance. Note that the game value is the right that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who is likely to win a ball, or the advantageous state for a player. It is to generate.
[0004]
When the big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state where the hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. Further, when a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
[0005]
In addition, among the combinations of display modes other than the “big hit” combination, the variable display in which the display result has already been derived and displayed at the stage where some of the display results of the plurality of variable display units have not yet been derived and displayed. A state in which the display mode of the part satisfies a display condition that is a combination of specific display modes is referred to as “reach”. Then, if the display result of the identification information variably displayed on the variable display portion does not satisfy the condition of “reach”, it becomes “missing”, and the variable display state ends. A player plays a game while enjoying how to generate a big hit.
[0006]
When a game ball wins a winning opening provided on the game board, a predetermined number of prize balls are paid out. Since the progress of the game is controlled by game control means mounted on the main board, the number of winning balls based on winning is determined by the game control means and transmitted to the winning ball control board. Hereinafter, the game control means and other control means may be referred to as game device control means, respectively.
[0007]
[Problems to be solved by the invention]
As described above, the gaming machine is equipped with various game device control means including game control means. Generally, each game device control means is constituted by a microcomputer. That is, a program is stored in a ROM or the like, and data temporarily generated for control or data that changes as control proceeds is stored in the RAM. Then, when the power-off state due to a power failure or the like occurs in the gaming machine, the data in the RAM is lost. Therefore, when recovering from a power outage or the like, the player must return to the initial state (for example, the state when the game machine was first turned on at the game store for the first time in the day), which may cause a disadvantage to the player. There is. For example, if a power failure occurs during a jackpot game and the gaming machine returns to the initial state, the player cannot enjoy the benefits based on the jackpot.
[0008]
In order to avoid such a situation, when an unexpected power cut such as a power failure occurs, the necessary data is saved in the power backup RAM, and the data saved when the power is restored is restored. Can be resumed. However, if an error occurs in the data stored in the power backup RAM when the power is cut off, an erroneous state restoration process is performed when the power is restored. For example, when the power is restored, a gaming state different from the gaming state when the power is turned off is set, or award ball payout is resumed based on the number of prize balls different from the original number of prize balls. In such a case, an unexpected disadvantage is given to the player.
[0009]
Therefore, according to the present invention, in a gaming machine capable of performing a game state return control for returning the game state based on the contents backed up when the power is turned on, it is possible to perform reliable data storage when the power is turned off. An object of the present invention is to provide a gaming machine that can prevent the player from being disadvantaged.
[0010]
[Means for Solving the Problems]
The gaming machine according to the present invention isIn response to a game ball winning in a winning area provided in the gaming areaGiving game players value for game resultsDoA gaming machine for controlling gaming devices provided for gamingGame equipment control microcomputer and, Fluctuations that can be stored in the memory contents holding state in which the memory contents stored when the microcomputer controls the game device are controlled and the memory contents immediately before the power-off are held for at least a predetermined period from the time of power-off are stored. With data storage meansA game device control means including,When the power supply voltage drops, the gaming device control microcomputer can execute a power-off process to save the stored contents of the fluctuation data storage means, and the contents immediately before the power-off are retained when the power is turned on. It is possible to execute a game state return process for returning the game state based on the held data, and to detect that the game ball has won the winning area, and to control the gaming device to give the game result value A game ball detecting means for outputting a detection signal to a microcomputer, a rectifying means for converting an AC voltage from an AC power source into a DC voltage, and a voltage lower than the DC voltage from the DC voltage converted from the AC voltage by the rectifying means. A gaming apparatus control microcomputer having a DC voltage supplied to the game ball detection means and lower than the DC voltage supplied to the game ball detection means. DC voltage generating means for generating a direct current voltage that is a driving power supply voltage of the motor, and a direct current voltage converted from the alternating current voltage by the rectifying means is monitored, and the direct current voltage is higher than the direct current voltage supplied to the game ball detecting means A first detection signal is output to the gaming machine control microcomputer when it is detected that the voltage has dropped to the first detection voltage.First power monitoring means toWithThe gaming device control microcomputer is the firstDetection signalExecutes power-off processing in response to inputThen, the same DC voltage as the DC voltage monitored by the first power supply monitoring means is monitored, and the DC voltage is set lower than the first detection voltage and higher than the drive power supply voltage of the gaming machine control microcomputer. Second power monitoring means for outputting a second detection signal when the detected second detection voltage is reached, wherein the second power monitoring means is configured such that the first power monitoring means outputs the first detection signal. When the second power supply monitoring means outputs the second detection signal and outputs the second detection signal, the game apparatus control microcomputer becomes a second detection voltage set so as to complete the power-off process. A second detection signal is output to the device control microcomputer,The gaming device control microcomputer is the secondDetection signalDepending on the inputStop operation andIt is characterized by being. Note that the game result value is a concept indicating payout of a game ball or a score addition in the case of an image-type game machine.
[0015]
The game device control means includes a prize ball control means for controlling a prize ball device for paying out a prize ball to a player according to a game result, and a command for causing the prize ball control means to pay out a prize ball. Game control means for outputting,The first power supply monitoring means is provided corresponding to each of the prize ball control means and the game control means,For game control meansCorrespondingFirst power supply monitoring meansFirst detection voltage atIs a prize ball control meansCorrespondingFirst power supply monitoring meansFirst detection voltage atIt may be configured to be higher than that.
[0016]
FirstdetectionsignalIs input to the input port circuit of the gaming device control microcomputer, and the gaming device control microcomputer may be configured to make a decision to execute the power-off process by monitoring the state of the input port circuit. Good.
[0017]
Detection of the game ball detection means on the game apparatus control board on which the game apparatus control means is mountedsignalDetection input means for inputtingAs inputIs provided,FirstdetectionsignalDetection input means as an input port circuitAsThe same input unit as the input unit may be used.
[0018]
Game device control microcomputer, interrupt generated regularlyTo control the gaming equipment used for gaming based onExecute gaming device control processing, and after the gaming device control processing is finished or before starting through the input port circuitFirstdetectionsignalMay be configured to monitor.
[0019]
The gaming device control microcomputerPower-off processingAtProcessing to prevent access to variable data storage meansMay be configured to run.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. 1 is a front view of the pachinko gaming machine 1 as seen from the front, FIG. 2 is an overall rear view showing the internal structure of the pachinko gaming machine 1, and FIG. 3 is a rear view of the gaming board of the pachinko gaming machine 1 as seen from the back. Here, a pachinko gaming machine is shown as an example of a gaming machine, but the present invention is not limited to a pachinko gaming machine, and may be, for example, a coin gaming machine. It can also be applied to image-type gaming machines and slot machines.
[0021]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2 is a hitting ball supply tray 3. Below the hitting ball supply tray 3, there are provided an extra ball receiving tray 4 for storing prize balls overflowing from the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing the hitting ball. A game board 6 is detachably attached to the rear side of the glass door frame 2. A game area 7 is provided in front of the game board 6.
[0022]
Near the center of the game area 7, there is provided a variable display device 8 including a variable display unit 9 for variably displaying a plurality of types of symbols and a variable display 10 using 7 segment LEDs. In this embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. A passing gate 11 for guiding a hit ball is provided on the side of the variable display device 8. The hit ball that has passed through the passing gate 11 is guided to the start winning opening 14 through the ball outlet 13. In the passage between the passage gate 11 and the ball exit 13, there is a gate switch 12 that detects a hit ball that has passed through the passage gate 11. The winning ball that has entered the start winning opening 14 is guided to the back of the game board 6 and detected by the start opening switch 17. A variable winning ball device 15 that opens and closes is provided below the start winning opening 14. The variable winning ball device 15 is opened by a solenoid 16.
[0023]
An open / close plate 20 that is opened by a solenoid 21 in a specific gaming state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the game board 6, the winning ball entering one (V zone) is detected by the V count switch 22. A winning ball from the opening / closing plate 20 is detected by the count switch 23. At the bottom of the variable display device 8, a start winning memory display 18 having four display units for displaying the number of winning balls that have entered the start winning opening 14 is provided. In this example, with the upper limit being four, each time there is a start prize, the start prize storage display 18 increases the number of lit display units one by one. Then, each time the variable display of the variable display unit 9 is started, the lit display unit is reduced by one.
[0024]
The game board 6 is provided with a plurality of winning openings 19, 24, and winning of the game balls to the winning openings 19, 24 is detected by winning opening switches 19a, 24a. Decorative lamps 25 blinking during the game are provided around the left and right sides of the game area 7, and an outlet 26 for absorbing a hit ball that has not won a prize is provided below. Two speakers 27 that emit sound effects are provided on the left and right upper portions outside the game area 7. On the outer periphery of the game area 7, a game effect LED 28a and game effect lamps 28b and 28c are provided.
[0025]
In this example, a prize ball lamp 51 that is lit when the prize ball is paid out is provided in the vicinity of one speaker 27, and a ball break lamp 52 that is lit when the supply ball is cut is provided in the vicinity of the other speaker 27. Is provided. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming machine 1 and enables ball lending by inserting a prepaid card.
[0026]
The card unit 50 has a usable indicator lamp 151 indicating whether or not it is in a usable state, and when the remaining amount information recorded in the card has a fraction (a number less than 100 yen), the fraction is indicated as a hitting tray. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connecting table direction indicator 153 indicating which side of the pachinko gaming machine 1 corresponds to the card unit 50, in the card unit 50 Check the card insertion indicator lamp 154 indicating that a card is inserted, the card insertion slot 155 into which a card as a recording medium is inserted, and the mechanism of the card reader / writer provided on the back of the card insertion slot 155. In some cases, a card unit lock 156 is provided for releasing the card unit 50.
[0027]
The hit ball fired from the hit ball launching device enters the game area 7 through the hit ball rail, and then descends the game area 7. When the hit ball is detected by the gate switch 12 through the passing gate 11, the display number of the variable display 10 changes continuously. Further, when the hit ball enters the start winning opening 14 and is detected by the start opening switch 17, the symbol in the variable display portion 9 starts to rotate if the variation of the symbol can be started. If it is not in a state where the change of the symbol can be started, the start winning memory is increased by one.
[0028]
The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of the stop is a combination of jackpot symbols, the game shifts to a jackpot gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or a predetermined number (for example, 10) of hit balls wins. When the hit ball enters the specific winning area while the opening / closing plate 20 is opened and is detected by the V count switch 22, a right to continue is generated and the opening / closing plate 20 is opened again. The generation of the continuation right is allowed a predetermined number of times (for example, 15 rounds).
[0029]
When the combination of images in the variable display section 9 at the time of stop is a combination of jackpot symbols with probability fluctuations, the probability of the next jackpot increases. That is, it becomes a more advantageous state for the player in a high probability state. Further, when the stop symbol on the variable display 10 is a predetermined symbol (winning symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol in the variable display 10 becomes a winning symbol is increased, and the opening time and the number of times of opening of the variable winning ball device 15 are increased.
[0030]
Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIG.
On the back surface of the variable display device 8, as shown in FIG. 2, a prize ball tank 38 is provided above the mechanism plate 36, and the prize ball is placed from above in a state where the pachinko gaming machine 1 is installed on the gaming machine installation island. It is supplied to the prize ball tank 38. The prize balls in the prize ball tank 38 pass through the guide rod 39 and reach the ball dispensing device.
[0031]
The mechanism plate 36 includes a variable display control unit 29 for controlling the variable display unit 9 via the relay board 30, a game control board (main board) 31 covered with a board case 32 and mounted with a game control microcomputer, etc. A relay board 33 for relaying signals between the variable display control unit 29 and the game control board 31, and a prize ball control board 37 on which a prize ball control microcomputer for performing payout control of prizes is mounted. Has been. Further, at the lower part of the mechanism plate 36, a hitting ball launching device 34 that launches a hitting ball into the game area 7 using the rotational force of the motor, game effect lamps / LEDs 28a, 28b, 28c, a prize ball lamp 51, and a ball break lamp A lamp control board 35 for sending a signal to 52 is installed.
[0032]
FIG. 3 is a rear view of the game board of the pachinko gaming machine 1 as seen from the back. As shown in FIG. 3, the ball passing through the guide rod 39 passes through the ball break detectors 187a and 187b and reaches the ball dispensing device 97 via the ball supply rods 186a and 186b. The prize balls paid out from the ball payout device 97 are supplied to the hit ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the connection port 45. A surplus ball passage 46 communicating with the surplus ball receiving tray 4 provided on the front surface of the pachinko gaming machine 1 is formed on the side of the communication port 45. A lot of premium balls based on the winning a prize are paid out and the hitting ball supply tray 3 becomes full. Finally, when the premium balls are paid out after the premium balls reach the contact port 45, the premium balls are surplus via the surplus ball passage 46. It is guided to the ball receiving tray 4. When the prize ball is further paid out, the sensing lever 47 presses the full tank switch 48 and the full tank switch 48 is turned on. In this state, the rotation of the stepping motor in the ball dispensing device 97 is stopped, the operation of the ball dispensing device 97 is stopped, and the driving of the ball striking device 34 is stopped as necessary. In this embodiment, the ball payout device 97 for paying out the game ball by the rotation of the stepping motor is exemplified as the ball payout device for paying out the game ball by driving the electric drive source. A ball dispensing device having a structure for delivering a ball may be used, or a ball dispensing device having a structure in which a stopper is removed by driving of an electric drive source and the game ball is dispensed by its own weight.
[0033]
In order to perform prize ball payout control, signals from the prize opening switches 19 a and 24 a, the start opening switch 17 and the V count switch 22 are sent to the main board 31. The CPU 56 of the main board 31 knows that a winning corresponding to six prize ball payout has occurred when the start port switch 17 is turned on. Further, when the count switch 23 is turned on, it is known that a winning corresponding to 15 prize ball payouts has occurred. Then, when the winning opening switch is turned on, it is known that a winning corresponding to ten winning ball payouts has occurred. In this embodiment, for example, a game ball won in the winning opening 24 is detected by a winning opening switch 24 a provided in a winning ball flow path from the winning opening 24 and won in the winning opening 19. Is detected by a winning port switch 19a provided in a winning ball flow path from the winning port 19.
[0034]
FIG. 4 is a block diagram illustrating an example of a circuit configuration in the main board 31. 4 also shows a prize ball control board 37, a lamp control board 35, a sound control board 70, a launch control board 91, and a display control board 80. On the main board 31, the basic circuit 53 for controlling the pachinko gaming machine 1 according to the program and the signals from the gate switch 12, the start port switch 17, the V count switch 22, the count switch 23 and the winning port switches 19a and 24a are the basic circuit. 53, a solenoid circuit 59 for driving the solenoid 16 for opening / closing the variable winning ball apparatus 15 and the solenoid 21 for opening / closing the opening / closing plate 20 according to a command from the basic circuit 53, and lighting of the start memory display 18 A lamp / LED circuit 60 that carries out the extinction lamp and drives the variable display 10 using the 7-segment LED and the decorative lamp 25 is mounted.
[0035]
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the image display of the variable display unit 9, and the fact that the probability variation has occurred. An information output circuit 64 is provided for outputting the probability variation information and the like to a host computer such as a hall management computer.
[0036]
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a RAM 55 that is used as a work memory, a CPU 56 that performs a control operation according to a control program, and an I / O port unit 57. In this embodiment, the ROM 54 and RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to incorporate at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally attached or built-in. The I / O port unit 57 is a terminal capable of inputting and outputting information in the microcomputer.
[0037]
Further, the main board 31 includes an initial reset circuit 65 for resetting the basic circuit 53 when power is turned on, and an address signal supplied from the basic circuit 53 to decode any I / O port 57. An address decode circuit 67 for outputting a signal for selecting the / O port is provided.
Note that there is also switch information input to the main board 31 from the ball dispensing device 97, but these are omitted in FIG.
[0038]
A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the launch control board 91. Then, the driving force of the drive motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the firing control board 91 is controlled so that the hit ball is fired at a speed corresponding to the operation amount of the operation knob 5.
[0039]
FIG. 5 is a block diagram showing an example of the configuration around the CPU 56 for power supply monitoring and power supply backup. As shown in FIG. 5, the power supply monitoring IC 902 detects the occurrence of power supply interruption by introducing the + 30V power supply voltage and monitoring the + 30V power supply voltage. Specifically, when the + 30V power supply voltage becomes equal to or lower than a predetermined value, a voltage drop signal is output because the power supply is cut off. In this embodiment, the predetermined value is + 16V. The + 30V power supply voltage is a voltage immediately after being converted from AC to DC. A voltage drop signal from the power monitoring IC 902 is input to an input port 570 connected to the CPU 56. Therefore, the CPU 56 can check the power-off state via the input port 570.
[0040]
The input port 570 is an output signal of game ball detecting means (in this example, the start port switch 17, the count switch 23, the winning port switches 19a, 24a, etc.) for detecting a game ball provided in the gaming machine. Is input to the empty bit of the input port. That is, the voltage drop signal is input to the input port 570 as detection input means for inputting detection information of the game ball detection means.
[0041]
The voltage drop signal from the power monitoring IC 902 serving as the power monitoring means may be connected to the CPU 56 so that information can be transmitted. The input port 570 may be a built-in port of the CPU 56 or an external port. It may be. The input port 570 is also connected to a switch input signal indicating the state of the initialization operation switch installed on the power supply board.
[0042]
The predetermined value for the power monitoring IC 902 to detect the power interruption is lower than the normal voltage, but is a voltage that allows the CPU 56 to operate for a while. Further, the power monitoring IC 902 is configured to monitor the voltage immediately after being converted from alternating current to direct current because it is higher than the voltage for driving the CPU 56 (in this example, +5 V). The monitoring range can be expanded for the required voltage. Therefore, more precise monitoring can be performed. Furthermore, when + 30V is used as the monitoring voltage, since the voltage supplied to the various switches of the gaming machine is + 12V, prevention of erroneous switch-on detection at the moment of power interruption can be expected. That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in the level before + 12V created after the creation of + 30V starts to drop. Therefore, when the voltage of the + 12V power supply decreases, the switch output becomes an on-state. However, if the power-off is recognized by monitoring the + 30V power supply voltage that decreases faster than + 12V, the switch output is turned on before the switch output shows the on-state. It is possible to enter a state of waiting for recovery and not detect switch output.
[0043]
Further, a second power supply monitoring circuit 903 is mounted on the main board 31 in addition to the first power supply monitoring circuit by the power supply monitoring IC 902. In this example, in the second power supply monitoring circuit 903, the power supply monitoring IC 904 monitors the + 5V power supply voltage, which is a voltage lower than the voltage monitored by the first power supply monitoring circuit, and the voltage value falls below a predetermined value. A low level voltage drop signal is generated. The + 5V power supply voltage is a drive power supply voltage for the gaming machine control microcomputer (CPU 56, etc.).
[0044]
The voltage drop signal from the second power supply monitoring circuit 903 is logically summed with the initial reset signal from the initial reset circuit 65 and then input to the reset terminal of the CPU 56. Therefore, when the initial reset signal from the initial reset circuit 65 exhibits a low level, or when the voltage drop signal from the second power supply monitoring circuit 903 exhibits a low level, the CPU 56 Inactive state).
[0045]
When the power supply voltage is lowered, the power monitoring IC 904 generates a low level voltage drop signal so that the timing at which the power monitoring IC 902 generates a voltage drop signal is delayed with respect to the timing at which the power monitoring IC 902 generates the voltage drop signal. A threshold level (voltage level that generates a voltage drop signal) is set. For example, the threshold is 4.25V. 4.25 V is lower than the normal voltage, but is a voltage that allows the CPU 56 to operate for a while.
[0046]
Note that the reset IC 651 of the initial reset circuit 65 sets the output signal to a high level when the + 5V power supply voltage becomes a predetermined value or more when the gaming machine is turned on and the voltage of the + 5V power supply rises. That is, the initial reset signal is turned off. Here, the power supply monitoring ICs 902 and 904 monitor different power supply voltages, but the same power supply voltage may be monitored. For example, both + 30V power supply voltage may be monitored. For example, one detection voltage (voltage that outputs a voltage drop signal) is + 16V, and the other detection voltage is + 8V. In such a configuration, since the same voltage is monitored, there is a difference between the timing at which the first voltage monitoring means outputs the voltage drop signal and the timing at which the second voltage monitoring means outputs the voltage drop signal. The predetermined period can be reliably set to a desired value.
[0047]
Furthermore, one power supply monitoring IC that is set to output each voltage drop signal when each monitoring voltage drops to a predetermined value may be used. For example, one power monitoring IC may monitor both + 16V and + 8V. In that case, the first power monitoring means and the second power monitoring means can be realized by one power monitoring IC. Further, in this embodiment, the power monitoring means is provided on the main board 31, but it may be mounted on the power board.
[0048]
While power is not supplied from the + 5V power supply, at least a part of the RAM is backed up by a backup power supply supplied from the power supply board, and the contents are preserved even if the power supply to the gaming machine is cut off. When the + 5V power supply is restored, a reset signal is issued from the initial reset circuit 65, so that the CPU 56 returns to a normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.
[0049]
FIG. 6 is a block diagram illustrating a configuration example of the power supply substrate 910. The power supply board 910 is installed independently of control boards for gaming machines such as the main board 31, the display control board 80, the sound control board 70, the lamp control board 35, and the prize ball control board 37, and is used for each gaming machine in the gaming machine. A voltage used by the control board and the mechanical component is generated. In this example, AC24V, DC + 30V, DC + 21V, DC + 12V and DC + 5V are generated. A capacitor 916 serving as a backup power supply is charged from a line of power supply for driving DC + 5V, that is, an IC or the like on each substrate.
[0050]
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 21V, + 12V, and + 5V and outputs them to the connector 915. The connector 915 is connected to, for example, a relay board, and power of a voltage necessary for each gaming machine control board and mechanism parts is supplied from the relay board. Note that a power switch 918 for stopping or starting the power supply to the gaming machine is installed on the input side of the transformer 911.
[0051]
The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-capacitance capacitor 916 is connected between the backup + 5V line and the ground level. The capacitor 916 serves as a backup power source for a backup RAM (a RAM that is backed up by power, that is, a variable data storage unit that can be in a storage content holding state) of the control board for gaming machine when power supply to the gaming machine is cut off. Further, a backflow preventing diode 917 is inserted between the + 5V line and the backup + 5V line.
[0052]
A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
[0053]
An initialization operation switch 919 is mounted on the power supply board 910. A signal indicating the state of the initialization operation switch is input to the main board 31 and its role will be described in detail later. In this embodiment, since the power switch 918 and the initialization operation switch 919 are mounted on the power supply board 910 that is installed independently of the other control boards, the game after replacement in the case of replacement of the game board, etc. Even if the power supply board 910 is used as it is for the board, the power failure processing using the power switch 918 and the initialization operation switch 919 described later can be executed in the replaced game board.
[0054]
Next, the operation of the gaming machine will be described.
FIG. 7 is a flowchart showing main processing executed by the CPU 56 on the main board 31. When the power to the gaming machine is turned on, in the main process, the CPU 56 first confirms whether or not it is a time of recovery from a power failure (step S1). Whether or not the power failure has been recovered is confirmed by, for example, a power-off flag set in the backup RAM area when the power is cut off. That is, whether or not the power-off flag is set based on the fact that the predetermined data is stored in the backup RAM area at the time of recovery from a power failure, but otherwise the contents of the RAM are undefined. Whether or not it was at the time of recovery from the power failure can be confirmed.
[0055]
If it is time to recover from a power failure, the CPU 56 checks the state of the initialization operation switch 919 via the input port 570 (step S3). In this embodiment, when the initialization operation switch 919 is turned on, its output becomes a low level (see FIG. 6). If the initialization operation switch 919 is on, normal initialization processing is executed (step S2). On the other hand, if the initialization operation switch 919 is in the off state, the CPU 56 executes a power failure recovery process described later (step S4). The initialization operation switch 919 may be set to an on state before the power switch 918 is turned on, or may be pressed simultaneously with the power switch 918. Further, the power switch 918 may be turned on after being pressed. Considering that the power switch 918 is turned on after the power switch 918 is pressed, a delay time may be set before the determination in step S3.
[0056]
If it is not time to recover from a power failure, the CPU 56 executes normal initialization processing (steps S1 and S2). Thereafter, in the main process, the process proceeds to a loop process in which the monitoring of the timer interrupt flag (step S6) is confirmed. In the loop, a display random number update process (step S5) is also executed.
[0057]
In the normal initialization process, as shown in FIG. 8, after the register and RAM clear process (step S2a) and the necessary initial value setting process (step S2b) are performed, the timer allocation is periodically performed every 2 ms. Initial setting of the timer register provided in the CPU 56 (setting that the timeout is 2 ms and the timer repeatedly operates) is performed (step S2c). That is, in step S2c, processing for activating a timer interrupt and processing for setting a timer interrupt interval are executed.
[0058]
Therefore, in this embodiment, the internal timer of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 9, when a timer interrupt occurs, the CPU 56 sets a timer interrupt flag (step S11).
[0059]
When detecting that the timer interrupt flag is set in step S6, the CPU 56 resets the timer interrupt flag (step S7) and monitors the voltage abnormality (step S8). The voltage abnormality is monitored by monitoring a voltage drop signal from the power supply monitoring IC 902 via the input port 570. When detecting a voltage abnormality, that is, a drop in the power supply voltage, the CPU 56 executes a power failure generation process (power-off process: step S9) described later.
[0060]
When the voltage abnormality is not detected, the CPU 56 executes a game control process (step S9). With the above control, in this embodiment, the game control process is started every 2 ms.
[0061]
FIG. 10 is a flowchart showing the game control process. In the game control process, the CPU 56 first performs a process of setting a display control command sent to the display control board 80 in a predetermined area of the RAM 55 (display control data setting process: step S21), and then displays the display control command. An output process is performed (display control data output process: step S22).
[0062]
Next, a process of outputting the contents of the storage area for various output data to each output port is performed (data output process: step S23). Also, output data setting processing is performed for setting output data such as jackpot information, start information, probability variation information, etc., output to the hall management computer in the storage area (step S24). Further, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S25).
[0063]
Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S26).
[0064]
Further, the CPU 56 performs special symbol process processing (step S27). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to the gaming state. The value of the special symbol process flag is updated during each process according to the gaming state. Further, normal symbol process processing is performed (step S28). In the normal symbol process, the corresponding process is selected and executed in accordance with the normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. The value of the normal symbol process flag is updated during each process according to the gaming state.
[0065]
Further, the CPU 56 inputs the states of the gate sensor 12, the start port sensor 17, the count sensor 23, and the winning port switches 19a and 24a via the switch circuit 58, and determines whether or not there has been a winning for each winning port or winning device. (Switching process: Step S29). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S30).
[0066]
Further, the CPU 56 performs signal processing with the prize ball control board 37 (step S31). That is, when a predetermined condition is satisfied, a prize ball control command is output to the prize ball control board 37. The prize ball control CPU mounted on the prize ball control board 37 drives the ball payout device 97 according to the prize ball control command.
[0067]
As described above, the main process includes a process for determining whether or not to shift to the game control process, and the timer control process based on the timer interrupt periodically generated by the internal timer of the CPU 56 is used for the game control process. Since a flag for determining whether or not to shift is set, all the game control processes are executed reliably. In other words, until all the game control processes are executed, it is not determined whether or not to shift to the next game control process, so it is guaranteed that all the processes in the game control process are completed. ing.
[0068]
Conventional general game control processing is forcibly returned to the initial state by an external interrupt that occurs periodically. If it demonstrates in accordance with the example shown by FIG. 10, for example, even if it was during the process of step S31, it was forcibly returned to the process of step S21. In other words, there is a possibility that the next game control process will be started before all the processes in the game control process are completed.
[0069]
In this embodiment, the determination of the power supply voltage drop (step S8) is performed before executing the game control process activated by the timer interrupt that occurs periodically, but the game control process is executed. It may be done later. Regardless of the timing, the power supply voltage drop is determined when the game control means is not inputting / outputting information to / from other gaming device control means or gaming devices. The power failure occurrence process (step S9) is not executed during the execution. That is, information input / output is not interrupted in the middle. For example, a control command sent to another substrate is reliably completed.
[0070]
Further, here, the game control process executed by the CPU 56 of the main board 31 is executed according to the flag set in the timer interrupt process based on the timer interrupt that the internal timer of the CPU 56 periodically generates. A hardware circuit that generates a signal periodically (for example, every 2 ms) is provided, a signal from the circuit is introduced into an external interrupt terminal of the CPU 56, and it is determined whether or not to shift to a game control process by the interrupt signal. A flag may be set for this purpose. Even in such a configuration, the determination of the flag is not performed until all of the game control processes are executed, so that it is guaranteed that all the processes in the game control process are completed.
[0071]
FIG. 11 is a flowchart illustrating an example of a power failure generation process (step S9). In the power failure generation process, the CPU 56 first sets prohibition of interruption (step S41). In the power failure generation process, a checksum generation process is performed to ensure the storage of the RAM contents. If another interrupt process is performed during the process, the CPU may not be able to operate before the checksum generation process is completed. Settings are made so that no interruption occurs.
[0072]
Next, the CPU 56 turns off all output ports (step S42). If necessary, the contents of each register are stored in the backup RAM area (step S43). Further, a power-off flag is set (step S44). Further, an appropriate initial value is set in the backup check data area of the backup RAM area (step S45), the exclusive value is sequentially obtained for the initial value and the data in the backup RAM area (step S46), and the final calculation value is obtained. Is set in the backup parity data area (step S47). Thereafter, the RAM access is prohibited and looped (step S48). When the power supply voltage is lowered, the level of various signal lines may become unstable and the contents of the RAM may be altered, but if the RAM access is prohibited in this manner, the data in the backup RAM will be altered. There is no.
[0073]
Note that, as described above, the power-off flag that is set before the RAM access is prohibited is used when determining whether or not to recover from a power failure when the power is turned on. Further, the processing of steps S41 to S48 is completed before the second power supply monitoring unit generates the voltage drop signal. In other words, the detection voltages of the first voltage monitoring means and the second voltage monitoring means are set so that the second power supply monitoring means is completed before generating the voltage drop signal.
[0074]
FIG. 12 is a flowchart illustrating an example of a power failure recovery process (step S4). In the power failure recovery process, the CPU 56 first performs data check (parity check in this example) in the backup RAM area (step S51). In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state at the time of power-off, so the initialization process similar to the initialization process (step S2) executed at the time of power-on not at the time of power failure recovery is executed. (Steps S52 and S54).
[0075]
If the check result is normal, the CPU 56 performs a game state restoration process for returning the internal state to the state at the time of power-off (step S53) and clears the power-off flag (step S55).
[0076]
Here, it is confirmed in step S1 whether or not the recovery from the power failure, and if the recovery from the power failure, the parity check is performed. First, the parity check is performed and the check result is not normal. If it is determined that the power is not recovered from the power failure, the initialization process of step S2 is executed. If the check result is normal, the game state return process may be performed. That is, it may be determined whether or not recovery from a power failure is made based on the result of the parity check.
[0077]
FIG. 13 is an explanatory diagram for explaining a backup parity data creation method. However, in the example shown in FIG. 13, for the sake of simplicity, the size of the data in the backup data RAM area is 3 bytes. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 13A, initial data (00H in this example) is set in the backup check data area. Next, an exclusive logical sum of “00H” and “F0H” is taken, and an exclusive logical sum of “16H” is obtained. Further, an exclusive OR of the result and “DFH” is taken. Then, the result (“39H” in this example) is set in the backup parity data area.
[0078]
When power is turned on again, parity diagnosis is performed in the power failure recovery process. FIG. 13B is an explanatory diagram illustrating an example of parity diagnosis. If all the data in the backup area is stored as it is, data as shown in FIG. 13A is set in the backup area when the power is turned on again.
[0079]
In the processing of step S51, the CPU 56 sequentially performs exclusive OR for each data in the backup data area using the data (in this example, “39H”) set in the backup parity data area in the backup RAM area as initial data. Process. If all the data in the backup area is stored as it is, the final calculation result matches “00H”, that is, the data set in the backup check data area. If a bit error has occurred in the data in the backup RAM area, the final calculation result is not “00H”.
[0080]
Therefore, the CPU 56 compares the final calculation result with the data set in the backup check data area, and if they match, the parity diagnosis is normal. If they do not match, the parity diagnosis is abnormal.
[0081]
In this embodiment, check data (parity data in this example) is generated in the power failure generation process, but check data is not generated and only the power-off flag is set. Good.
[0082]
As described above, in this embodiment, the game control means is provided with the fluctuation data storage means (in this example, the backup RAM) that is backed up for a predetermined period even when the power of the gaming machine is cut off. Sometimes, the CPU 56 (specifically, the program executed by the CPU 56) is configured to perform a game state recovery process (step S53) for recovering the game state based on the backup data if the variable data storage means is in the backup state. The
[0083]
At this time, if the initialization operation switch 919 is in the ON state, the game state restoration process is not executed, and the normal initialization process (step S2) is executed. Therefore, the game store clerk operates the initialization operation switch 919 when the gaming machine is turned on based on turning on the power switch 918, etc., so that the game state restoration process based on the backup data stored in the variable data storage means is performed. Can be selected. Therefore, there is provided a gaming machine that can prevent the player from being disadvantaged even if the power is cut off and can improve the convenience of operating the gaming machine at the gaming store.
[0084]
It should be noted that, when the backup data is not stored in the fluctuation data storage means when the power is turned on, the initialization operation switch 919 is in the OFF state even if the backup data is stored in the fluctuation data storage means. The initialization process executed in some cases is also used in the program (see step S2 in FIG. 7). Therefore, even if control for improving convenience in operation at a game store is added, the program capacity does not increase so much.
[0085]
Hereinafter, the gaming state restoration process will be described.
First, in this embodiment, the display control command, the sound control command, and the lamp control command sent from the CPU 56 of the main board 31 to the display control board 80, the sound control board 70, and the lamp control board 35 will be described. Each control command is determined to be sent according to the game progress in the special symbol process (step S28) in the game control process shown in FIG. 10, and specific data is displayed in the display control data setting process (step S21). Is set and is output by being output from the output port in the display control data output process (step S22).
[0086]
FIG. 14A is an explanatory diagram showing an example of the transmission timing of each control command related to symbol variation in the variable display unit 9. In this embodiment, the CPU 56 of the main board 31 sends a change start command to each of the display control board 80, the sound control board 70, and the lamp control board 35 when starting the pattern change. Further, a symbol designating command indicating the determined symbols of the left and right middle symbols is transmitted to the display control board 80.
[0087]
When the symbol variation is determined, a variation stop command is sent to each of the display control board 80, the sound control board 70, and the lamp control board 35. Each CPU mounted on the display control board 80, the sound control board 70, and the lamp control board 35 performs display control, sound generation control, and lamp lighting control according to the variation mode specified by the variation start command. The change start command includes information indicating the change time.
[0088]
FIG. 14B is an explanatory diagram showing an example of a transmission timing of each control command related to the jackpot game executed when the display result of the variable display unit 9 is a predetermined jackpot symbol. In this embodiment, the CPU 56 of the main board 31 sends a big hit start command to each of the display control board 80, the sound control board 70, and the lamp control board 35 when the big hit game is started. Further, after a predetermined time elapses, a one round (1R) designation command is transmitted. When the CPUs mounted on the display control board 80, the sound control board 70, and the lamp control board 35 receive the jackpot start command, they perform display control, sound generation control, and lamp lighting control at the start of the jackpot. When a one-round designation command is received, display control, sound generation control, and lamp lighting control during a big hit are performed. However, the CPU of the display control board 80 performs the first round display.
[0089]
Thereafter, the CPU 56 of the main board 31 sequentially sends commands indicating each round to the display control board 80. The CPU of the display control board 80 performs corresponding display control according to these commands.
[0090]
At the end of the big hit game, the CPU 56 of the main board 31 sends a big hit end command to each of the display control board 80, the sound control board 70, and the lamp control board 35. Then, after a predetermined time has elapsed, a normal screen display command is sent out. Each game device control means, when receiving the normal screen display command, sets the control state to a game waiting state.
[0091]
FIG. 15 is a flowchart illustrating an example of the gaming state recovery process performed in the power failure recovery process illustrated in FIG. In this example, if it is necessary to restore the register contents, the CPU 56 restores the value stored in the backup RAM to the register (step S61). Then, the gaming state at the time of a power failure is confirmed based on the data stored in the backup RAM. For example, the gaming state can be confirmed by the value of the special symbol process flag corresponding to the progress of the special symbol process.
[0092]
If the gaming state is changing in the design (step S62), control is performed to send a change start command to the display control board 80, the sound control board 70, and the lamp control board 35 (step S63). If the gaming state is a big hit game (step S64), control is performed to send the last sent control command to the display control board 80, the sound control board 70, and the lamp control board 35 before the power failure. (Step S65). If the game state is other than that, for example, control is performed to send a normal screen display command to the display control board 80, the sound control board 70, and the lamp control board 35 (step S66). Further, for example, the return of the state of the variable winning ball device 15 in the case of a big hit is automatically performed in the later game control process because the data in the RAM is stored.
[0093]
FIG. 16 is an explanatory diagram illustrating an example of a control state when the power is restored after a power failure. In FIG. 16, the variable display state is realized by the CPU (display control means) of the display control board 80, the sound state is realized by the CPU (sound control means) of the sound control board 70, and the lamp state is the lamp control board. This is realized by 35 CPUs (lamp control means).
[0094]
FIG. 16A shows an example in the case of recovery after a power failure occurs during symbol variation. In this case, when the power is restored, a change start command is sent from the main board 31 (step S63 in FIG. 15). Since the variation start command is a command sent at the start of symbol variation, the states of variable display control, sound control, and lamp control are returned to the state at the beginning of variation. In this embodiment, the change start command includes information for specifying the change time, and after sending the change start command, the CPU 56 of the main board 31 does not send anything until the change completion command (change stop command) ( Except for the designating command). Therefore, if a power failure occurs during symbol fluctuation, fluctuation cannot be resumed from the middle of fluctuation, but display control, sound control, and lamp control are synchronized by retransmitting the fluctuation start command. Return to.
[0095]
In the main board 31, various parameters used at the start of the change are stored in the backup RAM. Accordingly, the display result (determined symbol) or the like in the fluctuation after power restoration is the same as the display result or the like that should have been in the fluctuation interrupted by the power failure. Therefore, there is no disadvantage to the player.
[0096]
FIG. 16B shows an example in the case of recovery after a power failure occurs during a big hit game. In this case, when power is restored, the command sent from the main board 31 to the display control board 80, the sound control board 70, and the lamp control board 35 at the end before the power failure is re-sent (step S65 in FIG. 15). Therefore, the sound control and the lamp control are returned to the control state during the big hit game. In addition, the display control returns to the state performed at the time of power failure.
[0097]
In the main board 31, various parameters during the big hit game (number of times of winning a big winning opening, number of winning prize winning balls, etc.) are stored in the backup RAM. Therefore, the gaming state for the player also returns to the state before the power failure, so there is no disadvantage to the player.
[0098]
In the above embodiment, the case where the power supply monitoring process, the data storage process, and the restoration process are performed in the game control unit has been described. However, a part of the RAM in the voice control unit, the lamp control unit, and the display control unit is also powered. The display control means, the sound control means, and the lamp control means that are backed up may also perform the processing as described above. However, the display control means, the sound control means, and the lamp control means do not need to perform command transmission processing at the time of recovery.
[0099]
In this embodiment, as shown in FIG. 5, two power supply monitoring units are mounted on the main board 31. When the power supply voltage decreases, the second power supply monitoring means (power supply monitoring IC 904 in this example) generates a voltage drop signal when the first power supply monitoring means (power supply monitoring IC in this example) is generated. IC 902) is set to be later than the time when the voltage drop signal is generated. Further, the voltage drop signal from the second power supply monitoring means is input to the reset terminal of the CPU 56.
[0100]
Then, as shown in FIG. 17, the CPU 56 performs a power failure generation process (power shutdown process) based on the voltage drop signal from the first power monitoring means (power monitoring IC 902) and then waits for a power shutdown. However, in the power-off waiting state, the reset state is entered. That is, the operation of the CPU 56 is stopped. In the power supply waiting state, the + 5V power supply voltage value gradually decreases and the input / output state becomes indefinite. However, since the CPU 56 is in the reset state, the abnormal operation based on the indefinite data is prevented.
[0101]
As described above, in this embodiment, the CPU 56 executes the power-off process in response to the detection output input from the first power supply monitoring means, and receives the detection output from the second power supply monitoring means. Since the system is reset accordingly, it is possible to reliably store data when the power is turned off, and to prevent a disadvantage from being brought to the player.
[0102]
Next, a description will be given of the state of voltage supply when power is cut off to the CPU 56 in the game control means, that is, the main board 31 and the CPU in other game device control means. Here, a prize ball control means for controlling the ball payout device 97 is taken as an example of the game apparatus control means.
[0103]
FIG. 18 is a block diagram showing a configuration example around the prize ball control CPU 371 for power supply monitoring and power supply backup. As shown in FIG. 18, the power supply monitoring IC 932 detects the occurrence of power supply interruption by introducing the + 30V power supply voltage and monitoring the + 30V power supply voltage. Specifically, when the + 30V power supply voltage becomes a predetermined value or less, it is determined that the power supply is cut off, and an interrupt signal is given to the prize ball control CPU 371. In this embodiment, the predetermined value is + 14V. In the winning ball control CPU 371, this interrupt is input to a non-maskable interrupt (NMI) terminal. A signal input to the NMI terminal is also input to the input port. Therefore, the prize ball control CPU 371 can confirm the power-off state by confirming the level of the input port in the NMI processing.
[0104]
The predetermined value for the power monitoring IC 932 to detect the power interruption is lower than the normal voltage, but is a voltage that allows the prize ball control CPU 371 to operate for a while. Further, since the power monitoring IC 932 is configured to monitor a voltage higher than the voltage required by the prize ball control CPU 371 (in this example, +5 V), the voltage required by the prize ball control CPU 371 is set. On the other hand, the monitoring range can be expanded. Therefore, more precise monitoring can be performed.
[0105]
While power is not supplied from the + 5V power supply, at least a part of the built-in RAM of the prize ball control CPU 371 is backed up by connecting a backup power supply supplied from the power supply board to the backup terminal, and the power supply to the gaming machine is supplied. Even if you decline, the contents are saved. When the +5 V power supply is restored, the reset signal is issued from the initial reset circuit 935, so that the winning ball control CPU 371 returns to the normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.
[0106]
FIG. 19 is an explanatory diagram showing an example of a bit configuration of a prize ball control command transmitted from the main board 31 to the prize ball control board 37. As shown in FIG. 19, the upper 4 bits in one byte are used as a control designating part, and the lower 4 bits are used as an area indicating the number of winning balls.
[0107]
As shown in FIG. 20, in the control designation section, if bits 7, 6, 5, and 4 are “0, 1, 0, 0”, this indicates that the command is a payout number designation command.You. The payout number designation command is sent to the winning ball control board 37 as soon as the CPU 56 of the main board 31 detects winning.
[0108]
The ball break designation command whose bits 7, 6, 5, and 4 are “1, 0, 0, 0” is transmitted from the main board 31 when it is detected that there is no supply ball. Further, the firing stop designation command in which bits 7, 6, 5, 4 are “1, 0, 0, 1” is issued when the surplus ball receiving tray 4 is full and the full switch 48 is turned on (full state). (When the flag is turned on).
[0109]
The prize ball control command is output as data of 1 byte (8 bits: prize ball control commands D7 to D0) from the main board 31 to the prize ball control board 37. The prize ball control commands D7 to D0 are output in positive logic. When prize ball control commands D7 to D0 are output, a negative logic prize ball control INT signal is output.
[0110]
In this embodiment, as shown in FIG. 21, when the prize ball control commands D7 to D0 are output from the main board 31, the prize ball control INT signal becomes low level for 5 μs or more. The prize ball control INT signal is connected to the interrupt terminal of the prize ball control CPU 371 on the prize ball control board 37. Therefore, when there is an interruption, the prize ball control CPU 371 can recognize that the prize ball control commands D7 to D0 are sent from the main board 31, and perform a prize ball control command reception process in the interrupt process.
[0111]
Note that the command configuration shown in FIG. 19 is an example, and other configurations may be used. For example, the upper and lower order in one byte may be reversed from the configuration shown in FIG.
[0112]
FIG. 22 is a flowchart showing main processing of the prize ball control CPU 371. In the main process, the prize ball control CPU 371 first performs an initial value setting process such as clearing the RAM area (step S701). Note that when data is set in a RAM area (backup RAM area) in which power is backed up in the built-in RAM, the clear process of those areas is not performed. Thereafter, in this embodiment, the prize ball control CPU 371 performs prize ball payout control by an interruption process by a timer interruption generated every predetermined period (for example, 2 ms) (step S702). In the timer interruption process, as shown in FIG. 23, the prize ball control CPU 371 executes a prize ball payout control process (step S711).
[0113]
FIG. 24 is an explanatory diagram showing a usage example of the RAM built in the prize ball control CPU 371. In this example, the total number storage (for example, 2 bytes) is formed in the backup RAM area. The total number storage stores the total number of payouts instructed from the main board 31 side.
[0114]
FIG. 25 is a flowchart showing a prize ball control command reception process by an interrupt process. The prize ball control INT signal from the main board 31 is input to the interrupt terminal of the prize ball control CPU 371. Therefore, when the prize ball control INT signal from the main board 31 is turned on, the prize ball control CPU 371 is interrupted, and the prize ball control command reception process shown in FIG. 25 is started.
[0115]
In the prize ball control command reception process, the prize ball control CPU 371 first reads 1-byte data from the input port assigned to the prize ball control command data (step S852). If the read data is a payout number instruction command (step S853), the number specified by the payout number instruction command is added to the total number memory (step S855). Otherwise, a communication end flag is set (step S854). In this example, the communication end flag is a flag indicating that a command other than the payout number instruction command has been received.
[0116]
As described above, the prize ball control CPU 371 mounted on the prize ball control board 37 stores the number of prize balls included in the payout number instruction command sent from the CPU 56 of the main board 31 in the backup RAM area (total number memory). Remember.
[0117]
In the prize ball control process (step S711) activated by the timer interruption, the prize ball control CPU 371 drives the ball dispensing device 97 to issue a prize ball when the total number storage value is not 0, Every time one payout is completed, the value of the total number storage is decreased by one.
[0118]
FIG. 26 is a flowchart showing an NMI interrupt process executed by the prize ball control CPU 371. When the power supply monitoring IC 932 shown in FIG. 18 detects a drop in the power supply voltage, an NMI interrupt is generated and the NMI interrupt process is started. Therefore, in the NMI interrupt process, a power failure generation process (power-off process) is executed. In the power-off process, the winning ball control CPU 371 sets the RAM access prohibited state (step S801), and then loops. Accordingly, when the voltage drop signal is output from the power monitoring IC 932, the prize ball payout control is not performed.
[0119]
FIG. 27 is a flowchart showing a part of the initialization process executed by the prize ball control CPU 371 when the power is turned on. When the power is turned on or the power is restored, the prize ball control CPU 371 first checks whether the value of the total number storage formed in the backup RAM area is not 0 (step S901). If it is 0, it means that there was no unpaid prize ball at the previous power-off, so normal initial setting processing is performed. That is, the register and the entire RAM area are cleared (step S903), and the stack pointer is initialized (step S904).
[0120]
If the total number storage value is not 0, the address is designated and the register and the non-backup RAM area are cleared (step S905). Then, settings for restarting the prize ball are made. For example, an in-price ball processing flag is set (step S906). Even if it is a backup RAM area, if it is an area not related to the number of winning balls, it may be cleared by designating those addresses.
[0121]
In this way, the prize ball control CPU 371 can determine whether to perform normal initial setting processing or restore the state in the prize ball simply by checking the data in the backup RAM area when the power is turned on. In other words, it is possible to resume the prize ball processing for the unpaid prize balls by simple determination.
[0122]
In this embodiment, the power monitoring IC 932 mounted on the prize ball control board 37 outputs a voltage drop signal when the + 30V power supply voltage becomes + 14V or less. Then, the prize ball control CPU 371 executes a power failure generation process (NMI process in this example) in response to the voltage drop signal. On the other hand, the power monitoring IC 902 mounted on the main board 31 outputs a voltage drop signal when the + 30V power supply voltage becomes + 16V or less. And CPU56 performs a power failure generation process according to a voltage drop signal. Therefore, as shown in FIG. 28, when a power failure or the like occurs, the time when the game control means starts the power failure occurrence process is earlier than the time when the prize ball control means starts the power failure occurrence process. That is, when a power failure or the like occurs, the game control means stops the game control before the prize ball control means stops the prize ball payout control.
[0123]
Therefore, for example, even if the game control means sends out a prize ball control command indicating the number of prize balls paid out immediately before the start of the power failure generation process, the prize ball control command is reliably received by the prize ball control means. The prize ball control means stores the number of prize balls paid out based on the received command as a total number memory. Since the total number storage is formed in the backup RAM area, the winning ball payout control is resumed when the power is restored from the power failure. In other words, in this embodiment, even when a power failure occurs, the number of prize balls to be paid out is surely stored and paid out at the time of recovery, so there is no disadvantage to the player.
[0124]
In this embodiment, the prize ball control CPU 371 executes the power-off process by the NMI process, but may execute the power-off process by a normal interrupt process or the CPU 56 of the main board 31. Similarly to the above, the detection output of the first power supply monitoring circuit may be introduced into the input port, and the power-off process may be executed by monitoring the input port regardless of the interrupt process. Further, the prize ball control means may store the number of prize balls for each number of prize balls, without managing the number of prize balls paid out as a total number memory.
[0125]
The prize ball control board 37 is also provided with a second power supply monitoring circuit similar to the circuit provided on the main board 31. The second power supply monitoring circuit drives the prize ball control CPU 371 by + 5V power supply. The voltage may be monitored, and the detection output of the second power supply monitoring circuit may be connected to the reset terminal of the winning ball control CPU 371. In that case, two power supply monitoring circuits may monitor the same power supply voltage. For example, both + 30V power supply voltage may be monitored. For example, one detection voltage is + 14V, and the other detection voltage is + 8V. Furthermore, two potentials may be monitored by one power monitoring IC.
[0126]
When two power supply monitoring circuits are provided, the prize ball control CPU 371 executes the power-off process in response to the detection output input from the first power supply monitoring means, and the second power supply monitoring circuit. Since the system is reset according to the input of the detection output from the means, it is possible to more securely store data such as the number of prize balls paid out when the power is turned off, and prevent the player from being disadvantaged.
[0127]
In the above embodiment, the RAM is used as the fluctuation data storage means. However, as the fluctuation data storage means, a storage means other than the RAM may be used as long as it is an electrically rewritable storage means. Good.
[0128]
Further, here, the prize ball control means is exemplified as the game device control means other than the game control means. However, the display control means, the sound control means and the lamp control means also have a voltage for generating a voltage drop signal. A power supply monitoring IC whose value is set lower than the voltage value in the game control means may be provided.
[0129]
【The invention's effect】
As described above, according to the present invention, the gaming machine is connected to the first power supply voltage monitoring means for detecting the voltage drop of the predetermined potential power supply, and after a predetermined period when the first power supply monitoring means detects the voltage drop. A second power supply monitoring means for detecting a voltage drop in the power supply voltage, and the gaming apparatus control microcomputer performs a power-off process within a predetermined period in response to an input of a detection output from the first power supply monitoring means. According to the input of the detection output from the second power supply monitoring meansStop operation andSince it is configured as described above, there is an effect that it is possible to securely store data when the power is turned off, and to prevent the player from being disadvantaged.In addition, the second power supply monitoring unit can detect the voltage drop of the power supply voltage with a delay later than the first power supply monitoring unit. In addition, a predetermined period, which is the difference between the timing at which the first voltage monitoring means outputs the voltage drop signal and the timing at which the second voltage monitoring means outputs the voltage drop signal, can be reliably set to a desired value. The power supply voltage monitored by the first power supply monitoring means is a direct current voltage converted from alternating current to direct current, and the first power supply monitoring means determines that the power supply voltage has dropped when the direct current voltage drops to a predetermined value. Since it is comprised so that the monitoring range can be expanded with respect to the voltage which a game device control microcomputer requires, more precise monitoring can be performed. Further, since the second power supply monitoring means is configured to determine that the power supply voltage has dropped when the DC voltage drops to a predetermined value within the operable range of the gaming apparatus control microcomputer, the power-off process is performed. The execution time of the system can be afforded, and the power-off process is reliably executed.
[0134]
The game device control means includes a prize ball control means and a game control means,The first power supply monitoring means is provided corresponding to each of the prize ball control means and the game control means,For game control meansCorrespondingFirst power supply monitoring meansFirst detection voltage atIs a prize ball control meansCorrespondingFirst power supply monitoring meansFirst detection voltage atIs set higher thanFrom the factIn a relatively simple manner, it is possible to realize a configuration in which a command from the game control means is reliably received by the prize ball control means.
[0135]
FirstdetectionsignalIs input to the input port circuit of the gaming device control microcomputer, and the gaming device control microcomputer is configured to make a decision to execute the power-off process by monitoring the state of the input port circuit.From the factEven if no interrupt is used, the power-off process can be reliably executed.
[0136]
Detection input means for inputting the detection output of the game ball detection means as the input port circuit of the detection output of the first power supply monitoring meansAs inputIs provided,FirstdetectionsignalDetection input means as an input port circuitAsThe same input unit as the input unit is usedFrom the factEffective use of the input unit can be achieved.
[0137]
Interrupts generated periodically by the gaming device control microcomputerTo control the gaming equipment used for gaming based onExecute gaming device control processing, and after the gaming device control processing is finished or before starting through the input port circuitFirstdetectionsignalTo monitorFrom the factSince the determination of the power supply voltage drop is made when the gaming device control means is not performing information input / output, the information input / output is not interrupted in the middleThere is an effect.
[0138]
A gaming device control microcomputerPower-off processingAtProcessing to prevent access to variable data storage meansFrom runningThere is an effect that the data of the fluctuation data is not destroyed when the power is turned off.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is a front view of a game board of a pachinko gaming machine as viewed from the front.
FIG. 3 is a rear view of the pachinko gaming machine as viewed from the back.
FIG. 4 is a block diagram showing a circuit configuration example of a game control board (main board).
FIG. 5 is a block diagram showing an example of a configuration around a CPU for power supply monitoring and power supply backup.
FIG. 6 is a block diagram illustrating a configuration example of a power supply board.
FIG. 7 is a flowchart showing the operation of the basic circuit on the main board.
FIG. 8 is a flowchart showing an initialization process.
FIG. 9 is a flowchart showing a 2 ms timer interrupt process.
FIG. 10 is a flowchart showing game control processing.
FIG. 11 is a flowchart illustrating power failure generation processing.
FIG. 12 is a flowchart showing a power failure recovery process.
FIG. 13 is an explanatory diagram for explaining a backup parity data creation method;
FIG. 14 is an explanatory diagram showing an example of timing for sending each control command from the main board.
FIG. 15 is a flowchart illustrating an example of a game state recovery process.
FIG. 16 is an explanatory diagram illustrating an example of a control state when recovery is performed after a power failure occurs.
FIG. 17 is a timing chart showing an example of the operating state of the CPU based on the output of the voltage monitoring unit.
FIG. 18 is a block diagram showing an example of the configuration around a prize ball control CPU for power monitoring and power backup.
FIG. 19 is an explanatory diagram showing a configuration example of a prize ball control command.
FIG. 20 is an explanatory diagram showing a bit configuration of a prize ball control command.
FIG. 21 is a timing chart showing a state of outputting prize ball control command data.
FIG. 22 is a flowchart showing main processing executed by a prize ball control CPU;
FIG. 23 is a flowchart showing a 2 ms timer interrupt process of the prize ball control CPU.
FIG. 24 is an explanatory diagram showing a configuration example of a RAM in the prize ball control means.
FIG. 25 is a flowchart showing command reception processing of a prize ball control CPU;
FIG. 26 is a flowchart showing NMI interrupt processing of a prize ball control CPU;
FIG. 27 is a flowchart illustrating an example of initialization processing of a prize ball control CPU.
FIG. 28 is a timing chart showing an example of the relationship between the time when the game control means starts the power failure generation process and the time when the prize ball control means starts the power failure generation process.
[Explanation of symbols]
1 Pachinko machine
31 Main board
35 Lamp control board
37 prize ball control board
70 sound control board
80 Display control board
53 Basic circuit
56 CPU
371 CPU for prize ball control
570 input port
902,932 Power supply monitoring IC
903 Second power supply monitoring circuit
910 Power supply board
916 capacitor
918 Power switch
919 Initialization switch

Claims

A gaming machine that gives a game result value to a player in response to a game ball winning in a winning area provided in a gaming area ,
A gaming device control microcomputer for controlling a gaming device provided for a game, and fluctuation data generated when the gaming device control microcomputer performs control, and at least a predetermined period from the time of power-off A game apparatus control means including a fluctuation data storage means capable of entering a storage content holding state in which the storage content immediately before the power is turned off is held;
When the power supply voltage drops, the gaming device control microcomputer can execute a power-off process for storing the contents stored in the variable data storage means, and retains the contents immediately before the power-off when the power is turned on. It is possible to execute a game state return process for returning the game state based on the retained data,
Game ball detecting means for detecting that a game ball has won the winning area and outputting a detection signal to the gaming device control microcomputer for giving a game result value; and
Rectifying means for converting an AC voltage from an AC power source into a DC voltage;
From a DC voltage converted from an AC voltage by the rectifying means, a DC voltage that is lower than the DC voltage and supplied to the game ball detection means, and a DC voltage supplied to the game ball detection means DC voltage generating means for generating a low DC voltage that is a driving power supply voltage of the gaming machine control microcomputer;
When the DC voltage converted from the AC voltage by the rectifying means is monitored and it is detected that the DC voltage has dropped to the first detection voltage that is higher than the DC voltage supplied to the game ball detecting means the first detection signal and a first power supply monitoring means for outputting to the gaming device control microcomputer,
The gaming device control microcomputer, in response to input of the first detection signal, and executes the power-off time process,
The same DC voltage as the DC voltage monitored by the first power supply monitoring means is monitored, and the DC voltage is lower than the first detection voltage and higher than the drive power supply voltage of the gaming machine control microcomputer. Comprising a second power supply monitoring means for outputting a second detection signal when the set second detection voltage is reached;
The second power supply monitoring means includes the gaming device until the second power supply monitoring means outputs the second detection signal after the first power supply monitoring means outputs the first detection signal. Outputting the second detection signal to the gaming apparatus control microcomputer when the control microcomputer reaches the second detection voltage set to complete the power-off process;
The gaming device control microcomputer, game machine characterized in that it is the halt condition in response to the input of the previous SL second detection signal.

Gaming device control means includes a prize balls control means for controlling the prize balls apparatus for paying out Shodama to the player according to the result of the game, for paid the Shodama before Symbol prize ball control means Game control means for outputting a command,
First power supply monitoring means is provided corresponding to each of the prize ball control means and the game control means,
The first detection voltage in the first power supply monitoring means corresponding to the game control means is set higher than the first detection voltage in the first power supply monitoring means corresponding to the prize ball control means.
The gaming machine according to claim 1 .

The first detection signal is input to the input port circuit of the gaming device control microcomputer, and the gaming device control microcomputer determines to execute the power-off process by monitoring the state of the input port circuit.
The gaming machine according to claim 1 or 2 .

The gaming device control board on which the gaming device control means is mounted is provided with an input section as a detection input means for inputting a detection signal of the gaming ball detection means,
As the input port circuit for the first detection signal, the same input unit as the input unit as the detection input unit is used.
The gaming machine according to claim 3 .

Gaming apparatus control microcomputer periodically based on an interrupt generated, it executes the gaming machine control process for controlling a gaming device to be used for the game, after the end or the start of the gaming machine control processor Monitor first detection signal through input port circuit before
The gaming machine according to claim 3 or claim 4 .

The gaming apparatus control microcomputer, the gaming machine according to any of claims 5 <br/> claim 1 for executing processing for preventing access to the variation data storage means at the time of power-off process.