JP3588016B2 - Gaming machine - Google Patents
Gaming machine Download PDFInfo
- Publication number
- JP3588016B2 JP3588016B2 JP28345399A JP28345399A JP3588016B2 JP 3588016 B2 JP3588016 B2 JP 3588016B2 JP 28345399 A JP28345399 A JP 28345399A JP 28345399 A JP28345399 A JP 28345399A JP 3588016 B2 JP3588016 B2 JP 3588016B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- gaming machine
- power
- game
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機やコイン遊技機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。
【0002】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【0003】
特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。
【0004】
大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個(例えば10個)の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数(例えば16ラウンド)に固定されている。なお、各開放について開放時間(例えば29.5秒)が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件(例えば、大入賞口内に設けられているVゾーンへの入賞)が成立していない場合には、大当り遊技状態は終了する。
【0005】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【0006】
そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、賞球制御基板に送信される。なお、以下、遊技制御手段およびその他の制御手段を、それぞれ遊技装置制御手段と呼ぶことがある。
【0007】
【発明が解決しようとする課題】
以上のように、遊技機には、遊技制御手段を初めとする種々の遊技装置制御手段が搭載されている。一般に、各遊技装置制御手段はマイクロコンピュータで構成される。すなわち、ROM等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがRAMに格納される。すると、遊技機に停電等による電源断状態が発生すると、RAM内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態(例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態)に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当たり遊技中において電源断が発生し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当たりの発生にもとづく利益を享受することができなくなってしまう。
【0008】
そのような事態を回避するには、停電等の不測の電源断が生じたときに、必要なデータを電源バックアップRAMに保存し、電源が復旧したときに保存されていたデータを復元して遊技を再開させればよい。しかし、電源断が生じたときに電源バックアップRAMに保存されるデータに誤りが生ずると、電源が復旧したときに誤った状態復元処理がなされてしまう。例えば、電源復旧時に、電源断時の遊技状態とは異なる遊技状態に設定されてしまったり、本来の賞球個数とは異なる賞球個数にもとづく賞球払出再開が行われたりしてしまう。そのような場合には、遊技者に不測の不利益が与えられてしまう。
【0009】
そこで、本発明は、電源投入時に電源バックアップされている内容にもとづいて遊技状態を復帰させる遊技状態復帰制御を行うことが可能である遊技機において、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる遊技機を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明による遊技機は、遊技領域に設けられている入賞領域に遊技球が入賞したことに応じて遊技者に遊技結果価値を付与するとともに、電源投入時に電源断直前の内容が保持されている保持データにもとづいて遊技状態を復帰させる遊技状態復帰制御を行う遊技機であって、遊技に供される遊技装置を制御するための遊技装置制御マイクロコンピュータが搭載された遊技装置制御基板と、遊技装置制御基板とは別個に設けられ遊技装置制御基板で使用される各電圧を生成する電源基板と、遊技球が入賞領域に入賞したことを検出し、遊技結果価値の付与を行うために遊技装置制御マイクロコンピュータに検出出力する遊技球検出手段とを備え、電源基板には、交流電源からの交流電圧を直流電圧に変換する整流手段と、整流手段によって変換された直流電圧から該変換された直流電圧よりも低い電圧であって遊技機で用いられる遊技球検出手段に供給される直流電圧および該遊技球検出手段に供給される直流電圧よりもさらに低い電圧であって遊技装置制御マイクロコンピュータの駆動電源である直流電圧を生成する直流電圧生成手段と、遊技球検出手段に供給される直流電圧よりも高い電圧であって整流手段によって交流から直流に変換された直後の直流電圧を監視し、該監視している直流電圧が遊技球検出手段に供給される直流電圧よりも高い所定の検出電圧に低下したときに検出信号を出力する第1の電源監視手段とが設けられ、遊技装置制御基板は、遊技装置制御マイクロコンピュータが制御を行う際に発生する変動データを記憶するとともに電源断時からバックアップ電源から電力供給されている期間は電源断直前の記憶内容を保持する揮発性記憶手段と、第1の電源監視手段が監視する直流電圧と同一の直流電圧を監視し、該監視している直流電圧が第1の電源監視手段の検出電圧よりも低く、遊技装置制御マイクロコンピュータの駆動電源の電圧より高い検出電圧に低下したときに検出信号を出力する第2の電源監視手段とを含み、電源基板の第1の電源監視手段の検出信号は、遊技装置制御マイクロコンピュータに出力され、遊技装置制御マイクロコンピュータは、第1の電源監視手段からの検出信号の入力に応じて揮発性記憶手段の記憶内容が正常であるか否かを診断するためのチェックデータを生成して当該揮発性記憶手段に保存する処理を含む電源断時処理を実行する電源断時処理実行手段を有し、第2の電源監視手段は、監視する直流電圧が、第1の電源監視手段が検出信号を出力したあと第2の電源監視手段が検出信号を出力するまでの所定期間内に、電源断時処理実行手段により電源断時処理が完了するように設定された検出電圧に低下したときに検出信号を出力し、遊技装置制御マイクロコンピュータは、第2の電源監視手段からの検出信号の入力に応じて非動作状態とされることを特徴とする。なお、遊技結果価値とは、遊技球の払い出しや、画像式遊技機の場合の得点の加点を示す概念である。
【0011】
また、本発明による遊技機は、遊技領域に設けられている入賞領域に遊技球が入賞したことに応じて遊技者に遊技結果価値を付与するとともに、電源投入時に電源断直前の内容が保持されている保持データにもとづいて遊技状態を復帰させる遊技状態復帰制御を行う遊技機であって、遊技に供される遊技装置を制御するための遊技装置制御マイクロコンピュータが搭載された遊技装置制御基板と、遊技装置制御基板とは別個に設けられ遊技装置制御基板で使用される各電圧を生成する電源基板と、遊技球が入賞領域に入賞したことを検出し、遊技結果価値の付与を行うために遊技装置制御マイクロコンピュータに検出出力する遊技球検出手段とを備え、電源基板には、交流電源からの交流電圧を直流電圧に変換する整流手段と、整流手段によって変換された直流電圧から該変換された直流電圧よりも低い電圧であって遊技機で用いられる遊技球検出手段に供給される直流電圧および該遊技球検出手段に供給される直流電圧よりもさらに低い電圧であって遊技装置制御マイクロコンピュータの駆動電源である直流電圧を生成する直流電圧生成手段と、遊技球検出手段に供給される直流電圧よりも高い電圧であって整流手段によって交流から直流に変換された直後の直流電圧を監視し、該監視している直流電圧が遊技球検出手段に供給される直流電圧よりも高い所定の検出電圧に低下したときに検出信号を出力する第1の電源監視手段とが設けられ、遊技装置制御基板は、遊技装置制御マイクロコンピュータが制御を行う際に発生する変動データを記憶するとともに電源断時からバックアップ電源から電力供給されている期間は電源断直前の記憶内容を保持する揮発性記憶手段と、第1の電源監視手段が監視する直流電圧よりも低い直流電圧である遊技装置制御マイクロコンピュータの駆動電源の電圧を監視し、該監視している直流電圧が検出電圧に低下したときに検出信号を出力する第2の電源監視手段とを含み、電源基板の第1の電源監視手段の検出信号は、遊技装置制御マイクロコンピュータに出力され、遊技装置制御マイクロコンピュータは、第1の電源監視手段からの検出信号の入力に応じて揮発性記憶手段の記憶内容が正常であるか否かを診断するためのチェックデータを生成して当該揮発性記憶手段に保存する処理を含む電源断時処理を実行する電源断時処理実行手段を有し、第2の電源監視手段は、監視する直流電圧が、第1の電源監視手段が検出信号を出力したあと第2の電源監視手段が検出信号を出力するまでの所定期間内に、電源断時処理実行手段により電源断時処理が完了するように設定された検出電圧に低下したときに検出信号を出力し、遊技装置制御マイクロコンピュータは、第2の電源監視手段からの検出信号の入力に応じて非動作状態とされることを特徴とする。
【0014】
第1の電源監視手段の検出信号は遊技装置制御マイクロコンピュータの入力ポート回路に入力され、遊技装置制御マイクロコンピュータは、入力ポート回路の状態を監視することによって電源断時処理を実行する決定を行うように構成されていてもよい。
【0015】
遊技装置制御基板には遊技球検出手段の検出情報を入力するための検出入力手段が設けられ、第1の電源監視手段の検出信号の入力ポート回路として、検出入力手段の入力部と同一の入力部が用いられる構成であってもよい。
【0016】
第1の電源監視手段からの検出信号は、遊技装置制御マイクロコンピュータの割込端子に入力され、遊技装置制御マイクロコンピュータは、割込端子への入力にもとづいて電源断時処理を実行するように構成されていてもよい。
【0017】
遊技装置制御マイクロコンピュータが、定期的に発生する割込に応じて遊技装置制御処理を実行し、遊技装置制御処理の終了後または開始前に第1の電源監視手段の出力を監視する構成であってもよい。
【0018】
電源断時処理には揮発性記憶手段へのアクセスを防止する処理が含まれていてもよい。
【0019】
電源断時処理には、揮発性記憶手段へのアクセスを禁止する前にチェックデータを揮発性記憶手段に保存する処理が含まれるように構成されていてもよい。
【0021】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図1はパチンコ遊技機1を正面からみた正面図、図2はパチンコ遊技機1の内部構造を示す全体背面図、図3はパチンコ遊技機1の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
【0022】
図1に示すように、パチンコ遊技機1は、額縁状に形成されたガラス扉枠2を有する。ガラス扉枠2の下部表面には打球供給皿3がある。打球供給皿3の下部には、打球供給皿3からあふれた景品玉を貯留する余剰玉受皿4と打球を発射する打球操作ハンドル(操作ノブ)5が設けられている。ガラス扉枠2の後方には、遊技盤6が着脱可能に取り付けられている。また、遊技盤6の前面には遊技領域7が設けられている。
【0023】
遊技領域7の中央付近には、複数種類の図柄を可変表示するための可変表示部9と7セグメントLEDによる可変表示器10とを含む可変表示装置8が設けられている。この実施の形態では、可変表示部9には、「左」、「中」、「右」の3つの図柄表示エリアがある。可変表示装置8の側部には、打球を導く通過ゲート11が設けられている。通過ゲート11を通過した打球は、玉出口13を経て始動入賞口14の方に導かれる。通過ゲート11と玉出口13との間の通路には、通過ゲート11を通過した打球を検出するゲートスイッチ12がある。また、始動入賞口14に入った入賞球は、遊技盤6の背面に導かれ、始動口スイッチ17によって検出される。また、始動入賞口14の下部には開閉動作を行う可変入賞球装置15が設けられている。可変入賞球装置15は、ソレノイド16によって開状態とされる。
【0024】
可変入賞球装置15の下部には、特定遊技状態(大当り状態)においてソレノイド21によって開状態とされる開閉板20が設けられている。この実施の形態では、開閉板20が大入賞口を開閉する手段となる。開閉板20から遊技盤6の背面に導かれた入賞球のうち一方(Vゾーン)に入った入賞球はVカウントスイッチ22で検出される。また、開閉板20からの入賞球はカウントスイッチ23で検出される。可変表示装置8の下部には、始動入賞口14に入った入賞球数を表示する4個の表示部を有する始動入賞記憶表示器18が設けられている。この例では、4個を上限として、始動入賞がある毎に、始動入賞記憶表示器18は点灯している表示部を1つずつ増やす。そして、可変表示部9の可変表示が開始される毎に、点灯している表示部を1つ減らす。
【0025】
遊技盤6には、複数の入賞口19,24が設けられ、遊技球の入賞口19,24への入賞は入賞口スイッチ19a,24aによって検出される。遊技領域7の左右周辺には、遊技中に点滅表示される装飾ランプ25が設けられ、下部には、入賞しなかった打球を吸収するアウト口26がある。また、遊技領域7の外側の左右上部には、効果音を発する2つのスピーカ27が設けられている。遊技領域7の外周には、遊技効果LED28aおよび遊技効果ランプ28b,28cが設けられている。
【0026】
そして、この例では、一方のスピーカ27の近傍に、景品玉払出時に点灯する賞球ランプ51が設けられ、他方のスピーカ27の近傍に、補給玉が切れたときに点灯する球切れランプ52が設けられている。さらに、図1には、パチンコ遊技台1に隣接して設置され、プリペイドカードが挿入されることによって玉貸しを可能にするカードユニット50も示されている。
【0027】
カードユニット50には、使用可能状態であるか否かを示す使用可表示ランプ151、カード内に記録された残額情報に端数(100円未満の数)が存在する場合にその端数を打球供給皿3の近傍に設けられる度数表示LEDに表示させるための端数表示スイッチ152、カードユニット50がいずれの側のパチンコ遊技機1に対応しているのかを示す連結台方向表示器153、カードユニット50内にカードが投入されていることを示すカード投入表示ランプ154、記録媒体としてのカードが挿入されるカード挿入口155、およびカード挿入口155の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット50を解放するためのカードユニット錠156が設けられている。
【0028】
打球発射装置から発射された打球は、打球レールを通って遊技領域7に入り、その後、遊技領域7を下りてくる。打球が通過ゲート11を通ってゲートスイッチ12で検出されると、可変表示器10の表示数字が連続的に変化する状態になる。また、打球が始動入賞口14に入り始動口スイッチ17で検出されると、図柄の変動を開始できる状態であれば、可変表示部9内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を1増やす。
【0029】
可変表示部9内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板20が、一定時間経過するまで、または、所定個数(例えば10個)の打球が入賞するまで開放する。そして、開閉板20の開放中に打球が特定入賞領域に入賞しVカウントスイッチ22で検出されると、継続権が発生し開閉板20の開放が再度行われる。継続権の発生は、所定回数(例えば15ラウンド)許容される。
【0030】
停止時の可変表示部9内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器10における停止図柄が所定の図柄(当り図柄)である場合に、可変入賞球装置15が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器10における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置15の開放時間と開放回数が高められる。
【0031】
次に、パチンコ遊技機1の裏面の構造について図2を参照して説明する。
可変表示装置8の背面では、図2に示すように、機構板36の上部に景品玉タンク38が設けられ、パチンコ遊技機1が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク38に供給される。景品玉タンク38内の景品玉は、誘導樋39を通って玉払出装置に至る。
【0032】
機構板36には、中継基板30を介して可変表示部9を制御する可変表示制御ユニット29、基板ケース32に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板(主基板)31、可変表示制御ユニット29と遊技制御基板31との間の信号を中継するための中継基板33、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板37が設置されている。さらに、機構板36の下部には、モータの回転力を利用して打球を遊技領域7に発射する打球発射装置34と、遊技効果ランプ・LED28a,28b,28c、賞球ランプ51および球切れランプ52に信号を送るためのランプ制御基板35が設置されている。
【0033】
また、図3はパチンコ遊技機1の遊技盤を背面からみた背面図である。誘導樋39を通った玉は、図3に示されるように、球切れ検出器187a,187bを通過して玉供給樋186a,186bを経て玉払出装置97に至る。玉払出装置97から払い出された景品玉は、連絡口45を通ってパチンコ遊技機1の前面に設けられている打球供給皿3に供給される。連絡口45の側方には、パチンコ遊技機1の前面に設けられている余剰玉受皿4に連通する余剰玉通路46が形成されている。入賞にもとづく景品玉が多数払い出されて打球供給皿3が満杯になり、ついには景品玉が連絡口45に到達した後さらに景品玉が払い出されると景品玉は、余剰玉通路46を経て余剰玉受皿4に導かれる。さらに景品玉が払い出されると、感知レバー47が満タンスイッチ48を押圧して満タンスイッチ48がオンする。その状態では、玉払出装置97内のステッピングモータの回転が停止して玉払出装置97の動作が停止するとともに、必要に応じて打球発射装置34の駆動も停止する。なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す玉払出装置として、ステッピングモータの回転によって遊技球が払い出される玉払出装置97を例示するが、その他の駆動源によって遊技球を送り出す構造の玉払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の玉払出装置を用いてもよい。
【0034】
賞球払出制御を行うために、入賞口スイッチ19a,24a、始動口スイッチ17およびVカウントスイッチ22からの信号が、主基板31に送られる。主基板31のCPU56は、始動口スイッチ17がオンすると6個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ23がオンすると15個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると10個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口24に入賞した遊技球は、入賞口24からの入賞球流路に設けられている入賞口スイッチ24aで検出され、入賞口19に入賞した遊技球は、入賞口19からの入賞球流路に設けられている入賞口スイッチ19aで検出される。
【0035】
図4は、主基板31における回路構成の一例を示すブロック図である。なお、図4には、賞球制御基板37、ランプ制御基板35、音制御基板70、発射制御基板91および表示制御基板80も示されている。主基板31には、プログラムに従ってパチンコ遊技機1を制御する基本回路53と、ゲートスイッチ12、始動口スイッチ17、Vカウントスイッチ22、カウントスイッチ23および入賞口スイッチ19a,24aからの信号を基本回路53に与えるスイッチ回路58と、可変入賞球装置15を開閉するソレノイド16および開閉板20を開閉するソレノイド21を基本回路53からの指令に従って駆動するソレノイド回路59と、始動記憶表示器18の点灯および滅灯を行うとともに7セグメントLEDによる可変表示器10と装飾ランプ25とを駆動するランプ・LED回路60とが搭載されている。
【0036】
また、基本回路53から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部9の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路64を含む。
【0037】
基本回路53は、ゲーム制御用のプログラム等を記憶するROM54、ワークメモリとして使用される揮発性記憶手段の一例であるRAM55、制御用のプログラムに従って制御動作を行うCPU56およびI/Oポート部57を含む。この実施の形態では、ROM54,RAM55はCPU56に内蔵されている。すなわち、CPU56は、1チップマイクロコンピュータである。なお、1チップマイクロコンピュータは、少なくともRAM55が内蔵されていればよく、ROM54およびI/Oポート部57は外付けであっても内蔵されていてもよい。また、I/Oポート部57は、マイクロコンピュータにおける情報入出力可能な端子である。
【0038】
さらに、主基板31には、電源投入時に基本回路53をリセットするための初期リセット回路65と、基本回路53から与えられるアドレス信号をデコードしてI/Oポート部57のうちのいずれかのI/Oポートを選択するための信号を出力するアドレスデコード回路67とが設けられている。
なお、玉払出装置97から主基板31に入力されるスイッチ情報もあるが、図4ではそれらは省略されている。
【0039】
遊技球を打撃して発射する打球発射装置は発射制御基板91上の回路によって制御される駆動モータ94で駆動される。そして、駆動モータ94の駆動力は、操作ノブ5の操作量に従って調整される。すなわち、発射制御基板91上の回路によって、操作ノブ5の操作量に応じた速度で打球が発射されるように制御される。
【0040】
図5は、電源監視および電源バックアップのためのCPU56周りの一構成例を示すブロック図である。図5に示すように、電源基板に搭載されている第1の電源監視回路(第1の電源監視手段)からの電圧低下信号が、CPU56に接続される入力ポート570に入力されている。第1の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。従って、CPU56は、入力ポート570を介して電源断の状況を確認することができる。
【0041】
なお、入力ポート570は、遊技機に設けられている遊技球を検出するための遊技球検出手段(この例では、始動口スイッチ17、カウントスイッチ23、入賞口スイッチ19a,24a等)の出力信号を入力する入力ポートの空きビットに入力されている。すなわち、電源基板に設けられている第1の電源監視回路からの電圧低下信号は、遊技球検出手段の検出情報を入力する検出入力手段としての入力ポート570に入力される。
【0042】
また、第1の電源監視回路からの電圧低下信号は、CPU56に対して情報伝達可能に接続されていればよく、入力ポート570は、CPU56の内蔵ポートでもよいし、外付けのポートであってもよい。なお、入力ポート570には、電源基板に設置されている初期化操作スイッチの状態を示すスイッチ入力信号も接続されている。
【0043】
主基板31には、第2の電源監視回路903が搭載されている。この例では、第2の電源監視回路903において、電源監視用IC904が、第1の電源監視回路が監視する電源電圧と等しい電源電圧である+30V電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。そして、例えば、電源基板に搭載される第1の電源監視回路の検出電圧(電圧低下信号を出力することになる電圧)を+16Vとし、第2の電源監視回路903の検出電圧を+8Vとする。そのように構成した場合には、同一の電圧を監視するので、第1の電圧監視回路が電圧低下信号を出力するタイミングと第2の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第1の電源監視回路からの電圧低下信号に応じて電源断時処理を開始してから電源断時処理が確実に完了するまでの期間である。
【0044】
第2の電源監視回路903からの電圧低下信号は、初期リセット回路65からの初期リセット信号と論理和をとられた後に、CPU56のリセット端子に入力される。従って、CPU56は、初期リセット回路65からの初期リセット信号がローレベルを呈しているとき、または、第2の電源監視回路903からの電圧低下信号がローレベルを呈しているときに、リセット状態(非動作状態)になる。
【0045】
なお、初期リセット回路65のリセットIC651は、遊技機に電源が投入され+5V電源の電圧が上昇していくときに、+5V電源電圧が所定値以上になると、出力信号をハイレベルにする。すなわち、初期リセット信号をオフ状態にする。
【0046】
CPU56等の駆動電源である+5V電源から電力が供給されていない間、RAMの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、初期リセット回路65からリセット信号が発せられるので、CPU56は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【0047】
図6は、電源基板910の一構成例を示すブロック図である。電源基板910は、主基板31、表示制御基板80、音制御基板70、ランプ制御基板35および賞球制御基板37等の遊技装置用制御基板と独立して設置され、遊技機内の各遊技装置用制御基板および機構部品が使用する電圧を生成する。この例では、AC24V、DC+30V、DC+21V、DC+12VおよびDC+5Vを生成する。また、バックアップ電源となるコンデンサ916は、DC+5Vすなわち各基板上のIC等を駆動する電源のラインから充電される。
【0048】
トランス911は、交流電源からの交流電圧を24Vに変換する。AC24V電圧は、コネクタ915に出力される。また、整流回路912は、AC24Vから+30Vの直流電圧を生成し、DC−DCコンバータ913およびコネクタ915に出力する。DC−DCコンバータ913は、+21V、+12Vおよび+5Vを生成してコネクタ915に出力する。コネクタ915は例えば中継基板に接続され、中継基板から各遊技装置用制御基板および機構部品に必要な電圧の電力が供給される。なお、トランス911の入力側には、遊技機に対する電源供給を停止したり開始させたりするための電源スイッチ918が設置されている。
【0049】
DC−DCコンバータ913からの+5Vラインは分岐してバックアップ+5Vラインを形成する。バックアップ+5Vラインとグラウンドレベルとの間には大容量のコンデンサ916が接続されている。コンデンサ916は、遊技機に対する電力供給が遮断されたときの遊技装置制御基板のバックアップRAM(電源バックアップされているRAMすなわち記憶内容保持状態となりうる揮発性記憶手段)に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、+5Vラインとバックアップ+5Vラインとの間に、逆流防止用のダイオード917が挿入される。
【0050】
なお、バックアップ電源として、+5V電源から充電可能な電池を用いてもよい。電池を用いる場合には、+5V電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【0051】
また、電源基板910には、上述した第1の電源回路を構成する電源監視用IC902が搭載されている。電源監視用IC902は、+30V電源電圧を導入し、+30V電源電圧を監視することによって電源断の発生を検出する。具体的には、+30V電源電圧が所定値(この例では+16V)以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、+30V電源電圧は、交流から直流に変換された直後の電圧である。電源監視用IC902からの電圧低下信号は、主基板31や賞球制御基板37等に供給される。
【0052】
電源監視用IC902が電源断を検知するための所定値は、通常時の電圧より低いが、各遊技装置制御基板上のCPUが暫くの間動作しうる程度の電圧である。また、電源監視用IC902が、CPUを駆動するための電圧(この例では+5V)よりも高く、かつ、交流から直流に変換された直後の電圧を監視するように構成されているので、CPUが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧として+30Vを用いる場合には、遊技機の各種スイッチに供給される電圧が+12Vであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、+30V電源の電圧を監視すると、+30V作成の以降に作られる+12Vが落ち始める以前の段階でそれの低下を検出できる。よって、+12V電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、+12Vより早く低下する+30V電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【0053】
また、電源監視用IC902は、遊技装置制御基板とは別個の電源基板910に搭載されているので、第1の電源監視回路から複数の遊技装置制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする遊技装置制御基板が幾つあっても第1の電源監視手段は1つ設けられていればよいので、各遊技装置制御基板における各遊技装置制御手段が後述する電源復帰制御を行っても、遊技機のコストはさほど上昇しない。
【0054】
また、電源基板910には、初期化操作スイッチ919が搭載されている。初期化操作スイッチの状態を示す信号は主基板31に入力されるが、その役割等については後で詳しく説明する。この実施の形態では、他の制御基板とは独立して設置される電源基板910に電源スイッチ918および初期化操作スイッチ919が搭載されているので、遊技盤の入れ替え等の場合に入れ替え後の遊技盤に対して電源基板910をそのまま使用しても、入れ替え後の遊技盤において、後述する電源スイッチ918および初期化操作スイッチ919を利用した停電処理を実行することができる。
【0055】
次に遊技機の動作について説明する。
図7は、主基板31におけるCPU56が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、CPU56は、まず、停電からの復旧時であったか否か確認する(ステップS1)。停電からの復旧時であったか否かは、例えば、電源断時にバックアップRAM領域に設定される電源断フラグによって確認される。すなわち、RAM領域が電源バックアップされている状態で遊技機に電源が再投入されるとRAMには電源断時の状態が保存されているので電源断フラグも正確に保存されている。RAM領域が電源バックアップされていない状態で遊技機に電源が投入されると、RAMの内容は不定になっているので、電源断フラグの値は正しくない。従って、電源断フラグのセット状態に応じて停電からの復旧時であったか否か確認することができる。なお、仮に、電源バックアップされていない状態で遊技機に電源が投入されたときに電源断フラグがセット状態になってしまったとしても、後述するパリティ診断によって、停電からの復旧時であったと誤って判断されてしまうことは防止される。
【0056】
停電からの復旧時であった場合には、CPU56は、入力ポート570を介して初期化操作スイッチ919の状態を確認する(ステップS3)。この実施の形態では、初期化操作スイッチ919がオンされると、その出力がローレベルになる(図6参照)。初期化操作スイッチ919がオン状態であれば、通常の初期化処理を実行する(ステップS2)。また、初期化操作スイッチ919がオフ状態であれば、CPU56は、後述する停電復旧処理を実行する(ステップS4)。なお、初期化操作スイッチ919は、電源スイッチ918のオン前にオン状態に設定されていてもよいし、電源スイッチ918と同時に押下されてもよい。さらに、電源スイッチ918押下後にオン状態とされてもよい。電源スイッチ918押下後にオン状態とされることを考慮して、ステップS3の判定前にディレイ時間をおいてもよい。
【0057】
停電からの復旧時でない場合には、CPU56は、通常の初期化処理を実行する(ステップS1,S2)。その後、メイン処理では、タイマ割込フラグの監視(ステップS6)の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理(ステップS5)も実行される。
【0058】
通常の初期化処理では、図8に示すように、レジスタおよびRAMのクリア処理(ステップS2a)と、必要な初期値設定処理(ステップS2b)が行われた後に、2ms毎に定期的にタイマ割込がかかるようにCPU56に設けられているタイマレジスタの初期設定(タイムアウトが2msであることと繰り返しタイマが動作する設定)が行われる(ステップS2c)。すなわち、ステップS2cで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【0059】
従って、この実施の形態では、CPU56の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、図9に示すように、タイマ割込が発生すると、CPU56は、タイマ割込フラグをセットする(ステップS11)。
【0060】
CPU56は、ステップS6において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに(ステップS7)、電圧異常の監視を行う(ステップS8)。電圧異常の監視は、入力ポート570を介して電源監視用IC902からの電圧低下信号を監視することによって実行される。電圧異常すなわち電源電圧の低下を検出したら、CPU56は、後述する停電発生処理(電源断時処理:ステップS9)を実行する。
【0061】
電圧異常が検出されない場合には、CPU56は、遊技制御処理を実行する(ステップS9)。以上の制御によって、この実施の形態では、遊技制御処理は2ms毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【0062】
図10は、遊技制御処理を示すフローチャートである。遊技制御処理において、CPU56は、まず、表示制御基板80に送出される表示制御コマンドをRAM55の所定の領域に設定する処理を行った後に(表示制御データ設定処理:ステップS21)、表示制御コマンドを出力する処理を行う(表示制御データ出力処理:ステップS22)。
【0063】
次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う(データ出力処理:ステップS23)。また、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う(ステップS24)。さらに、パチンコ遊技機1の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる(エラー処理:ステップS25)。
【0064】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う(ステップS26)。
【0065】
さらに、CPU56は、特別図柄プロセス処理を行う(ステップS27)。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機1を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う(ステップS28)。普通図柄プロセス処理では、7セグメントLEDによる可変表示器10を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【0066】
さらに、CPU56は、スイッチ回路58を介して、ゲートセンサ12、始動口センサ17、カウントセンサ23および入賞口スイッチ19a,24aの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する(スイッチ処理:ステップS29)。CPU56は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う(ステップS30)。
【0067】
また、CPU56は、賞球制御基板37との間の信号処理を行う(ステップS31)。すなわち、所定の条件が成立すると賞球制御基板37に賞球制御コマンドを出力する。賞球制御基板37に搭載されている賞球制御用CPUは、賞球制御コマンドに応じて玉払出装置97を駆動する。
【0068】
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【0069】
従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図10に示された例に則して説明すると、例えば、ステップS31の処理中であっても、強制的にステップS21の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。
【0070】
なお、この実施の形態では、電源電圧低下の判定(ステップS8)は、定期的に発生するタイマ割込によって起動される遊技制御処理を実行する前に行われたが、遊技制御処理を実行した後に行ってもよい。いずれの時期に行っても、遊技制御手段が他の遊技装置用制御手段や遊技装置との間で情報入出力を行っていない時期に電源電圧低下の判定が行われるので、情報入出力を行っているときに停電発生処理(ステップS9)が実行されることはない。すなわち、情報入出力が途中で中断されてしまうことはない。例えば、他の基板に送出される制御コマンドが確実に送出完了される。
【0071】
また、ここでは、主基板31のCPU56が実行する遊技制御処理は、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に(例えば2ms毎)信号を発生するハードウェア回路を設け、その回路からの信号をCPU56の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。
【0072】
図11は、停電発生処理(ステップS9)の一例を示すフローチャートである。停電発生処理において、CPU56は、まず、割込禁止に設定する(ステップS41)。停電発生処理ではRAM内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにCPUが動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。
【0073】
次いで、CPU56は、全ての出力ポートをオフ状態にする(ステップS42)。そして、必要ならば各レジスタの内容をバックアップRAM領域に格納する(ステップS43)。また、電源断フラグをセットする(ステップS44)。さらに、バックアップRAM領域のバックアップチェックデータ領域に適当な初期値を設定し(ステップS45)、初期値およびバックアップRAM領域のデータについて順次排他的論理和をとって(ステップS46)、最終的な演算値をバックアップパリティデータ領域に設定する(ステップS47)。その後、RAMアクセス禁止状態にしてループする(ステップS48)。電源電圧が低下していくときには、各種信号線のレベルが不安定になってRAM内容が化ける可能性があるが、このようにRAMアクセス禁止状態にしておけば、バックアップRAM内のデータが化けることはない。
【0074】
なお、RAMアクセス禁止にする前にセットされる電源断フラグは、上述したように、電源投入時において停電からの復旧か否かを判断する際に使用される。また、ステップS41からS48の処理は、第2の電源監視手段が電圧低下信号を発生する前に完了する。換言すれば、第2の電源監視手段が電圧低下信号を発生する前に完了するように、第1の電圧監視手段および第2の電圧監視手段の検出電圧の設定が行われている。
【0075】
図12は、停電復旧処理(ステップS4)の一例を示すフローチャートである。停電復旧処理において、CPU56は、まず、バックアップRAM領域のデータチェック(この例ではパリティチェック)を行う(ステップS51)。不測の電源断が生じた後に復旧した場合には、バックアップRAM領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理(ステップS2)と同様の初期化処理を実行する(ステップS52,S54)。
【0076】
チェック結果が正常であれば、CPU56は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行うとともに(ステップS53)、電源断フラグをクリアする(ステップS55)。
【0077】
なお、ここでは、ステップS1で停電からの復旧か否かを確認し、停電からの復旧時であればパリティチェックを行ったが、最初に、パリティチェックを実行し、チェック結果が正常でなければ停電からの復旧ではないと判断してステップS2の初期化処理を実行し、チェック結果が正常であれば遊技状態復帰処理を行ってもよい。すなわち、パリティチェックの結果をもって停電からの復旧であるか否かを判断してもよい。
【0078】
図13は、バックアップパリティデータ作成方法を説明するための説明図である。ただし、図13に示す例では、簡単のために、バックアップデータRAM領域のデータのサイズを3バイトとする。電源電圧低下にもとづく停電発生処理において、図13(A)に示すように、バックアップチェックデータ領域に、初期データ(この例では00H)が設定される。次に、「00H」と「F0H」の排他的論理和がとられ、その結果と「16H」の排他的論理和がとられる。さらに、その結果と「DFH」の排他的論理和がとられる。そして、その結果(この例では「39H」)がバックアップパリティデータ領域に設定される。
【0079】
電源が再投入されたときには、停電復旧処理においてパリティ診断が行われるが、図13(B)はパリティ診断の例を示す説明図である。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図13(A)に示すようなデータがバックアップ領域に設定されている。
【0080】
ステップS51の処理において、CPU56は、バックアップRAM領域のバックアップパリティデータ領域に設定されていたデータ(この例では「39H」)を初期データとして、バックアップデータ領域の各データについて順次排他的論理和をとる処理を行う。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「00H」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップRAM領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「00H」にならない。
【0081】
よって、CPU56は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【0082】
なお、この実施の形態では、停電発生処理で、チェックデータ(この例ではパリティデータ)の生成が行われたが、チェックデータの生成を行わず、電源断フラグのセットのみを行うようにしてもよい。
【0083】
以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断しても、所定期間電源バックアップされる揮発性記憶手段(この例ではバックアップRAM)が設けられ、電源投入時に、CPU56(具体的にはCPU56が実行するプログラム)は、揮発性記憶手段がバックアップ状態にあればバックアップデータにもとづいて遊技状態を回復させる遊技状態復旧処理(ステップS53)を行うように構成される。
【0084】
その際、初期化操作スイッチ919がオン状態であれば、遊技状態復旧処理は実行されず、通常の初期化処理(ステップS2)が実行される。従って、遊技店員等は、電源スイッチ918の投入等にもとづく遊技機の電源投入時に、初期化操作スイッチ919を操作することによって、揮発性記憶手段に記憶されているバックアップデータにもとづく遊技状態復旧処理を実行するか否かを選択することができる。従って、電源断が発生しても遊技者に不利益がもたらされることを防止することができるとともに、遊技店での遊技機運用上の利便性を向上させることもできる遊技機が提供される。
【0085】
なお、電源投入時に、揮発性記憶手段にバックアップデータが記憶されていない場合に実行される初期化処理と、揮発性記憶手段にバックアップデータが記憶されていても初期化操作スイッチ919がオフ状態である場合に実行される初期化処理とは、プログラム上兼用されている(図7のステップS2参照)。従って、遊技店での運用上の利便性を向上させる制御を付加しても、プログラム容量はさほど増えない。
【0086】
以下、遊技状態復旧処理について説明する。
まず、この実施の形態において、主基板31のCPU56が、表示制御基板80、音制御基板70およびランプ制御基板35に送出する表示制御コマンド、音制御コマンドおよびランプ制御コマンドについて説明する。各制御コマンドは、図10に示された遊技制御処理における特別図柄プロセス処理(ステップS28)で遊技進行に応じて送出することが決定され、表示制御データ設定処理(ステップS21)で具体的なデータが設定され、表示制御データ出力処理(ステップS22)で出力ポートから出力されることによって送出される。
【0087】
図14(A)は、可変表示部9における図柄変動に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板31のCPU56は、図柄変動を開始させるときに、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して変動開始コマンドを送出する。表示制御基板80に対しては、さらに、左右中図柄の確定図柄を示す図柄指定コマンドを送出する。
【0088】
そして、図柄変動を確定させるときに、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して変動停止コマンドを送出する。表示制御基板80、音制御基板70およびランプ制御基板35に搭載されている各CPUは、変動開始コマンドで指定された変動態様に応じた表示制御、音発生制御およびランプ点灯制御を行う。なお、変動開始コマンドには変動時間を示す情報が含まれている。
【0089】
図14(B)は、可変表示部9の表示結果が所定の大当り図柄であった場合に実行される大当り遊技に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板31のCPU56は、大当り遊技開始時に、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して大当り開始コマンドを送出する。また、所定時間経過後に、1ラウンド(1R)指定コマンドを送出する。表示制御基板80、音制御基板70およびランプ制御基板35に搭載されている各CPUは、大当り開始コマンドを受信すると、大当り開始時の表示制御、音発生制御およびランプ点灯制御を行う。また、1ラウンド指定コマンドを受信すると、大当り中の表示制御、音発生制御およびランプ点灯制御を行う。ただし、表示制御基板80のCPUは、1ラウンド目の表示を行う。
【0090】
その後、主基板31のCPU56は、表示制御基板80に対して各ラウンドを示すコマンド等を順次送出する。表示制御基板80のCPUは、それらのコマンドに応じて対応する表示制御を行う。
【0091】
また、大当り遊技終了時に、主基板31のCPU56は、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して大当り終了コマンドを送出する。そして、所定時間経過後に、通常画面表示コマンドを送出する。各遊技装置用制御手段は、通常画面表示コマンドを受信すると、制御状態を遊技待ちの状態にする。
【0092】
図15は、図12に示された停電復旧処理で行われる遊技状態復旧処理の一例を示すフローチャートである。この例では、CPU56は、レジスタ内容を復元する必要があれば、バックアップRAMに保存されていた値をレジスタに復元する(ステップS61)。そして、バックアップRAMに保存されていたデータにもとづいて停電時の遊技状態を確認する。例えば、特別図柄プロセス処理の進行状況に対応した特別図柄プロセスフラグの値によって遊技状態を確認することができる。
【0093】
遊技状態が図柄変動中であった場合には(ステップS62)、変動開始コマンドを表示制御基板80、音制御基板70およびランプ制御基板35に送出する制御を行う(ステップS63)。また、遊技状態が大当り遊技中であった場合には(ステップS64)、停電前に最後の送出された制御コマンドを表示制御基板80、音制御基板70およびランプ制御基板35に送出する制御を行う(ステップS65)。そして、それ以外の遊技状態であった場合には、例えば、通常画面表示コマンドを制御コマンドを表示制御基板80、音制御基板70およびランプ制御基板35に送出する制御を行う(ステップS66)。また、例えば、大当り中であった場合の可変入賞球装置15の状態復帰は、RAMのデータが保存されているため、後の遊技制御処理内で自動的に行われる。
【0094】
図16は、停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。図16において、可変表示の状態は表示制御基板80のCPU(表示制御手段)によって実現され、音の状態は音制御基板70のCPU(音制御手段)によって実現され、ランプの状態はランプ制御基板35のCPU(ランプ制御手段)によって実現される。
【0095】
図16(A)は、図柄変動中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板31から変動開始コマンドが送出される(図15におけるステップS63)。変動開始コマンドは、図柄変動開始時に送出されるコマンドであるから、可変表示制御、音制御およびランプ制御の状態は、変動開始時の状態に戻る。この実施の形態では、変動開始コマンドには変動時間を指定する情報を含まれ、主基板31のCPU56は変動開始コマンド送出後では変動終了時の確定コマンド(変動停止コマンド)まで何も送出しない(図柄指定コマンドを除く)。従って、図柄変動中に停電が生じた場合には、変動途中の状態から変動を再開することはできないが、変動開始コマンドを再送出することによって、表示制御、音制御およびランプ制御は同期した状態に戻る。
【0096】
なお、主基板31において、変動開始時に使用した各種パラメータはバックアップRAMに保存されている。従って、電源復旧後の変動における表示結果(確定図柄)等は、停電によって中断した変動においてなされるはずであった表示結果等と同じである。従って、遊技者に不利益が与えられるということはない。
【0097】
図16(B)は、大当り遊技中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板31から停電前の最後に表示制御基板80、音制御基板70およびランプ制御基板35に送出されたコマンドが再送出される(図15におけるステップS65)。従って、音制御およびランプ制御は、大当り遊技中の制御状態に戻る。また、表示制御も、停電時に行われていた状態に戻る。
【0098】
なお、主基板31において、大当り遊技中の各種パラメータ(大入賞口開放回数、大入賞口入賞球数等)はバックアップRAMに保存されている。従って、遊技者にとっての遊技状態も停電前の状態に戻るので、遊技者に不利益が与えられるということはない。
【0099】
なお、上記の実施の形態では、遊技制御手段において電源監視処理、データ保存処理および復旧処理が行われる場合について説明したが、音声制御手段、ランプ制御手段および表示制御手段におけるRAMの一部も電源バックアップされ、表示制御手段、音制御手段およびランプ制御手段も、上述したような処理を行ってもよい。ただし、表示制御手段、音制御手段およびランプ制御手段は、復旧時にコマンド送出処理を行う必要はない。
【0100】
また、この実施の形態では、図5に示されたように、電源基板910に第1の電源監視手段が搭載され、主基板31に第2の電源監視手段が搭載されている。そして、電源電圧が低下していくときに、第2の電源監視手段(この例では電源監視用IC904)が電圧低下信号を発生する時期は、第1の電源監視手段(この例では電源監視用IC902)が電圧低下信号を発生する時期よりも遅くなるように設定されている。さらに、第2の電源監視手段からの電圧低下信号は、CPU56のリセット端子に入力されている。
【0101】
すると、CPU56は、図17に示すように、第1の電源監視手段(電源監視用IC902)からの電圧低下信号にもとづいて停電発生処理(電源断時処理)を実行した後に電源断待ちに入るのであるが、電源断待ち状態において、リセット状態に入ることになる。すなわち、CPU56の動作が停止する。電源待ち状態では+5V電源電圧値が徐々に低下するので入出力状態が不定になるが、CPU56はリセット状態になるので、不定データにもとづいて異常動作してしまうことは防止される。
【0102】
このように、この実施の形態では、CPU56が、第1の電源監視手段からの検出出力の入力に応じて電源断時処理を実行するとともに、第2の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成したので、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる。
【0103】
なお、この実施の形態では、電源監視用IC902,904は、同一の電源電圧を監視しているが、異なる電源電圧を監視してもよい。例えば、図18に示すように、電源基板910の第1の電源監視回路が+30V電源電圧を監視し、主基板31の第2の電源監視回路が+5V電源電圧を監視してもよい。そして、第2の電源監視回路がローレベルの電圧低下信号を発生するタイミングは第1の電源監視回路が電圧低下信号を発生するタイミングに対して遅くなるように、主基板31の電源監視用IC904のしきい値レベル(電圧低下信号を発生する電圧レベル)が設定される。例えば、しきい値は4.25Vである。4.25Vは、通常時の電圧より低いが、CPU56が暫くの間動作しうる程度の電圧である。
【0104】
また、上記の実施の形態では、CPU56は、入力ポート570を介して電源基板からの第1の電圧低下信号(第1の電源監視手段からの電圧低下信号)を検知したが、第1の電圧低下信号をマスク不能割込割込端子(NMI端子)またはマスク可能外部割込端子(IRQ端子)に導入してもよい。図19は、第1の電圧低下信号がCPU56のIRQ端子に入力されている例を示す。この場合には、第1の電圧低下信号が電圧低下を示す状態になると、割込処理(IRQ処理)によって停電発生処理(図11参照)が実行される。よって、CPU56が実行するメイン処理では、ステップS7およびS8(図7参照)は不要である。また、この場合、ステップS10の遊技制御処理の開始時にIRQ割込マスクをセットし、遊技制御処理の終了時にIRQ割込マスクを解除するようにしてもよい。そのようにすれば、遊技制御処理の開始前および終了後に割込がかかることになる。
【0105】
IRQ処理で停電発生処理を実行する場合には、遊技制御プログラムにおける賞球制御コマンドを送出するルーチンの開始時で割込マスクがセットされ、賞球制御コマンド送出完了時に割込マスクが解除される。よって、賞球制御コマンド送出処理が行われている間では割込処理は開始されず、第1の電圧低下信号が電圧低下状態を示しても停電発生処理は開始されない。従って、例えば停電発生の直前に発生した入賞にもとづく賞球個数情報も確実に賞球制御基板37に転送される。
【0106】
図20は、電源監視および電源バックアップのための賞球制御用CPU371周りの一構成例を示すブロック図である。図20に示すように、電源基板910に搭載されている第1の電源監視回路(第1の電源監視手段)からの電圧低下信号が、賞球制御用CPU371の入力ポートに入力されている。従って、賞球制御用CPU371は、入力ポートを介して電源断の状況を確認することができる。
【0107】
賞球制御用CPU371等の駆動電源である+5V電源から電力が供給されていない間、賞球制御用CPU371の内蔵RAMの少なくとも一部は、電源基板910から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、初期リセット回路935からリセット信号が発せられるので、賞球制御用CPU371は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【0108】
図20に示す構成では、賞球制御基板37には、第2の電源監視回路933が搭載されている。この例では、第2の電源監視回路933において、電源監視用IC934が、電源基板910の第1の電源監視回路が監視する電源電圧と等しい電圧である+30V電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。第2の電源監視回路933が設けられている場合には、第2の電源監視回路933の検出電圧(電圧低下信号を出力することになる電圧)を、電源基板910に搭載されている第1の電源監視回路の検出電圧よりも低くする。
【0109】
第2の電源監視回路933からの電圧低下信号は、初期リセット回路935からの初期リセット信号と論理和をとられた後に、賞球制御用CPU371のリセット端子に入力される。従って、賞球制御用CPU371は、初期リセット回路935からの初期リセット信号がローレベルを呈しているとき、または、第2の電源監視回路933からの電圧低下信号がローレベルを呈しているときに、リセット状態(非動作状態)になる。
【0110】
図21は、主基板31から賞球制御基板37に送信される賞球制御コマンドのビット構成の一例を示す説明図である。図21に示すように、1バイト中の上位4ビットが制御指定部として使用され、下位4ビットが賞球数を示す領域として用いられる。
【0111】
図22に示すように、制御指定部において、ビット7,6,5,4が「0,1,0,0」であれば払出個数指定コマンドであることを示し、「0,1,0,1」であれば払出指定コマンドであることを示す。払出個数指定コマンドは、主基板31のCPU56が入賞を検出すると直ちに賞球制御基板37に送出される。
【0112】
ビット7,6,5,4が「1,0,0,0」である球切れ指定コマンドは、補給玉がなくなったことが検出されたときに主基板31から送信される。また、ビット7,6,5,4が「1,0,0,1」である発射停止指定コマンドは、余剰玉受皿4が満タンになって満タンスイッチ48がオンしたとき(満タン状態フラグがオンしたとき)に主基板31から送信される。
【0113】
賞球制御コマンドは、主基板31から賞球制御基板37に、1バイト(8ビット:賞球制御コマンドD7〜D0)のデータとして出力される。賞球制御コマンドD7〜D0は正論理で出力される。また、賞球制御コマンドD7〜D0が出力されたときには、負論理の賞球制御INT信号が出力される。
【0114】
この実施の形態では、図23に示すように、主基板31から賞球制御コマンドD7〜D0が出力されるときに、賞球制御INT信号が5μs以上ローレベルになる。賞球制御INT信号は、賞球制御基板37において、賞球制御用CPU371の割込端子に接続されている。よって、賞球制御用CPU371は、割り込みがあると、賞球制御コマンドD7〜D0が主基板31から送出されたことを認識でき、割込処理において賞球制御コマンド受信処理を行う。
【0115】
なお、図21に示されたコマンド構成は一例であって、他の構成にしてもよい。例えば、1バイト中の上位下位を、図21に示された構成とは逆にしてもよい。
【0116】
図24は、賞球制御用CPU371のメイン処理を示すフローチャートである。メイン処理では、賞球制御用CPU371は、まず、RAM領域をクリアする等の初期値設定処理を行う(ステップS701)。なお、内蔵RAMの電源バックアップされたRAM領域(バックアップRAM領域)にデータが設定されている場合には、それらの領域のクリア処理はなされない。その後、この実施の形態では、賞球制御用CPU371は、タイマ割込フラグの監視(ステップS702)の確認を行うループ処理に移行する。
【0117】
ステップS701の初期化処理では、後述する総合個数記憶の値が0でない場合には、非バックアップRAM領域をクリアする。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う。なお、バックアップRAM領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。さらに、それら処理の他に、2ms毎に定期的にタイマ割込がかかるように賞球制御用CPU371に設けられているタイマレジスタの初期設定(タイムアウトが2msであることと繰り返しタイマが動作する設定)が行われる。すなわち、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【0118】
従って、この実施の形態では、賞球制御用CPU371の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、図25に示すように、タイマ割込が発生すると、賞球制御用CPU371は、タイマ割込フラグをセットする(ステップS711)。
【0119】
賞球制御用CPU371は、ステップS702において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに(ステップS703)、電圧異常の監視を行う(ステップS704)。電圧異常の監視は、入力ポートを介して電源基板910の電源監視用IC902からの電圧低下信号を監視することによって実行される。電圧異常すなわち電源電圧の低下を検出したら、賞球制御用CPU371は、後述する停電発生処理(電源断時処理:ステップS706)を実行する。
【0120】
電圧異常が検出されない場合には、賞球制御用CPU371は、賞球制御処理を実行する(ステップS705)。以上の制御によって、この実施の形態では、賞球制御処理は2ms毎に起動されることになる。
【0121】
図26は、賞球制御用CPU371が内蔵するRAMの使用例を示す説明図である。この例では、バックアップRAM領域に総合個数記憶(例えば2バイト)が形成されている。総合個数記憶は、主基板31の側から指示された払出個数の総数を記憶するものである。
【0122】
図27は、割込処理による賞球制御コマンド受信処理を示すフローチャートである。主基板31からの賞球制御INT信号は賞球制御用CPU371の割込端子に入力されている。よって、主基板31からの賞球制御INT信号がオン状態になると、賞球制御用CPU371に割込がかかり、図27に示す賞球制御コマンドの受信処理が開始される。
【0123】
賞球制御コマンドの受信処理において、賞球制御用CPU371は、まず、賞球制御コマンドデータの入力に割り当てられている入力ポートから1バイトのデータを読み込む(ステップS852)。読み込んだデータが払出個数指示コマンドであれば(ステップS853)、払出個数指示コマンドで指示された個数を総合個数記憶に加算する(ステップS855)。そうでなければ、通信終了フラグをセットする(ステップS854)。なお、通信終了フラグは、この例では、払出個数指示コマンド以外のコマンドを受信したことを示すフラグである。
【0124】
以上のように、賞球制御基板37に搭載された賞球制御用CPU371は、主基板31のCPU56から送られた払出個数指示コマンドに含まれる賞球数をバックアップRAM領域(総合個数記憶)に記憶する。
【0125】
図28は、タイマ割込で起動される賞球制御処理(ステップS711)を示すフローチャートである。賞球制御処理において、賞球制御用CPU371は、総合個数記憶が0でないか否かの確認を行う(ステップS511)。総合個数記憶が0でなければ、賞球制御用CPU371は、賞球払出処理を行う(ステップS512)。賞球払出処理では、払出モータ289がオンしていなければオンするとともに、賞球カウントスイッチ301Aの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、1個の払出が行われたことを確認したら(ステップS513)、総合個数記憶の値を−1する(ステップS514)。また、総合個数記憶の値が0になったら(ステップS515)、払出モータ289をオフする(ステップS516)。
【0126】
総合個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板910のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、賞球制御用CPU371は、総合個数記憶の内容にもとづいて賞球払出処理を継続することができる。
【0127】
賞球制御用CPU371は、電源投入時に、バックアップRAM領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【0128】
なお、賞球制御用CPU371は、主基板31から指示された賞球個数を総合個数記憶で総数として管理したが、賞球数毎(例えば15個、10個、6個)に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを+1する。そして、賞球数毎の賞球払出が終了すると、対応する個数カウンタを−1する。その場合にも、各個数カウンタはバックアップRAM領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、賞球制御用CPU371は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【0129】
図29は、賞球制御用CPU371が実行する停電発生処理を示すフローチャートである。電源基板901の電源監視用IC902が電源電圧の低下を検出すると電圧低下信号が電圧低下を示す状態となり、停電発生処理が開始される。停電発生処理において、賞球制御用CPU371は、RAMアクセス禁止状態に設定して(ステップS801)、その後ループする。従って、電源監視用IC902から電圧低下信号が出力されると、賞球払出制御がなされない状態になる。
【0130】
図30は、賞球制御用CPU371が電源投入時に実行する初期化処理(ステップS701)の一部を示すフローチャートである。電源が投入され、または、電源が復旧したときには、賞球制御用CPU371は、まず、バックアップRAM領域に形成されている総合個数記憶の値が0でないかどうか確認する(ステップS901)。0である場合には、前回の電源オフ時に未払出賞球はなかったことになるので、通常の初期設定処理を行う。すなわち、レジスタおよび全RAM領域をクリアして(ステップS903)、スタックポインタの初期設定を行う(ステップS904)。
【0131】
総合個数記憶の値が0でない場合には、アドレスを指定してレジスタと非バックアップRAM領域をクリアする(ステップS905)。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う(ステップS906)。なお、バックアップRAM領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。
【0132】
このように、賞球制御用CPU371は、電源投入時に、バックアップRAM領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【0133】
なお、この実施の形態では、賞球制御用CPU371は、入力ポートを介して電源基板からの第1の電圧低下信号(第1の電源監視手段からの電圧低下信号)を検知したが、第1の電圧低下信号をマスク不能割込割込端子(NMI端子)またはマスク可能外部割込端子(IRQ端子)に導入してもよい。その場合には、NMI処理またはIRQ割込処理によって図29に示された停電発生処理が実行される。よって、賞球制御用CPU371が実行するメイン処理では、ステップS704およびS706(図24参照)の処理は不要である。
【0134】
上記の実施の形態では、電源基板910からの第1の電圧低下信号が主基板31および賞球制御基板37の入力ポートに入力されたが、図31に示すように、賞球制御基板37において、入力ポートの前に遅延回路936を設けてもよい。そのように構成した場合には、主基板31のCPU56が、第1の電源監視手段が電圧低下を検出したことを認識するタイミングは、賞球制御基板37の賞球制御用CPU371が認識するタイミングよりも早くなる。
【0135】
CPU56および賞球制御用CPU371はそれぞれ第1の電圧低下信号に応じて電源断時処理を行うのであるが、図32のタイミング図に例示されているように、CPU56は、賞球制御用CPU371よりも早く電源断時処理を開始する。すなわち、賞球制御用CPU371による賞球制御処理が停止するよりも早くCPU56による遊技制御処理が停止する。すると、遊技制御処理中に送出された賞球制御コマンドは、電源断が生ずるときであっても、確実に賞球制御用CPU371で受信される。賞球制御用CPU371は受信した賞球制御コマンドにもとづく賞球数をバックアップRAM領域に保存するので、賞球数は、停電中でも保持され停電復旧後に処理される。よって、遅延回路936が設けられている場合には、遊技制御手段が検出した入賞にもとづく賞球払出がより確実になされる。よって、遊技者に対して不利益が与えられることをより効果的に防止できる。
【0136】
また、遅延回路936を設けず、第1の電圧低下信号をソフトウェア的に遅延させてもよい。例えば、図24に示されたメイン処理において、ステップS704で電圧低下を検知したら所定のタイマをスタートさせる。そして、そのタイマがタイムアウトしたら、ステップS706の停電発生処理を開始する。タイマがタイムアウトするまでは、賞球制御処理を実行する。
【0137】
なお、上記の実施の形態では、揮発性記憶手段としてRAMを用いた場合を示したが、揮発性記憶手段として、電気的に書き換えが可能な記憶手段であればRAM以外のものを用いてもよい。
【0138】
さらに、ここでは、遊技制御手段以外の他の遊技装置用制御手段として賞球制御手段を例示したが、表示制御手段、音制御手段およびランプ制御手段についても、第2の電源監視手段を設けてもよい。
【0139】
上記の各実施の形態のパチンコ遊技機1は、始動入賞にもとづいて可変表示部9に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第1種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第2種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第3種パチンコ遊技機であっても、本発明を適用できる。
【0140】
【発明の効果】
以上のように、本発明によれば、遊技機を、電源基板には、交流電源からの交流電圧を直流電圧に変換する整流手段と、整流手段によって変換された直流電圧から該変換された直流電圧よりも低い電圧であって遊技機で用いられる遊技球検出手段に供給される直流電圧および該遊技球検出手段に供給される直流電圧よりもさらに低い電圧であって遊技装置制御マイクロコンピュータの駆動電源である直流電圧を生成する直流電圧生成手段と、遊技球検出手段に供給される直流電圧よりも高い電圧であって整流手段によって交流から直流に変換された直後の直流電圧を監視し、該監視している直流電圧が遊技球検出手段に供給される直流電圧よりも高い所定の検出電圧に低下したときに検出信号を出力する第1の電源監視手段とが設けられ、遊技装置制御基板は、遊技装置制御マイクロコンピュータが制御を行う際に発生する変動データを記憶するとともに電源断時からバックアップ電源から電力供給されている期間は電源断直前の記憶内容を保持する揮発性記憶手段と、第1の電源監視手段が監視する直流電圧と同一の直流電圧を監視し、該監視している直流電圧が第1の電源監視手段の検出電圧よりも低く、遊技装置制御マイクロコンピュータの駆動電源の電圧より高い検出電圧に低下したときに検出信号を出力する第2の電源監視手段とを含み、電源基板の第1の電源監視手段の検出信号は、遊技装置制御マイクロコンピュータに出力され、遊技装置制御マイクロコンピュータは、第1の電源監視手段からの検出信号の入力に応じて揮発性記憶手段の記憶内容が正常であるか否かを診断するためのチェックデータを生成して当該揮発性記憶手段に保存する処理を含む電源断時処理を実行する電源断時処理実行手段を有し、第2の電源監視手段は、監視する直流電圧が、第1の電源監視手段が検出信号を出力したあと第2の電源監視手段が検出信号を出力するまでの所定期間内に、電源断時処理実行手段により電源断時処理が完了するように設定された検出電圧に低下したときに検出信号を出力し、遊技装置制御マイクロコンピュータは、第2の電源監視手段からの検出信号の入力に応じて非動作状態とされることを特徴とするので、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができるという効果がある。また、同一の電源電圧を監視することから、第1の電圧監視手段が電圧低下信号を出力するタイミングと第2の電圧監視手段が電圧低下信号を出力するタイミングの差である所定期間を所望の値に確実に設定することができる。また、遊技装置制御マイクロコンピュータが必要とする電圧に対して監視範囲を広げることができ、より精密な監視を行うことができる。
【0141】
また、本発明によれば、遊技機を、電源基板には、交流電源からの交流電圧を直流電圧に変換する整流手段と、整流手段によって変換された直流電圧から該変換された直流電圧よりも低い電圧であって遊技機で用いられる遊技球検出手段に供給される直流電圧および該遊技球検出手段に供給される直流電圧よりもさらに低い電圧であって遊技装置制御マイクロコンピュータの駆動電源である直流電圧を生成する直流電圧生成手段と、遊技球検出手段に供給される直流電圧よりも高い電圧であって整流手段によって交流から直流に変換された直後の直流電圧を監視し、該監視している直流電圧が遊技球検出手段に供給される直流電圧よりも高い所定の検出電圧に低下したときに検出信号を出力する第1の電源監視手段とが設けられ、遊技装置制御基板は、遊技装置制御マイクロコンピュータが制御を行う際に発生する変動データを記憶するとともに電源断時からバックアップ電源から電力供給されている期間は電源断直前の記憶内容を保持する揮発性記憶手段と、第1の電源監視手段が監視する直流電圧よりも低い直流電圧である遊技装置制御マイクロコンピュータの駆動電源の電圧を監視し、該監視している直流電圧が検出電圧に低下したときに検出信号を出力する第2の電源監視手段とを含み、電源基板の第1の電源監視手段の検出信号は、遊技装置制御マイクロコンピュータに出力され、遊技装置制御マイクロコンピュータは、第1の電源監視手段からの検出信号の入力に応じて揮発性記憶手段の記憶内容が正常であるか否かを診断するためのチェックデータを生成して当該揮発性記憶手段に保存する処理を含む電源断時処理を実行する電源断時処理実行手段を有し、第2の電源監視手段は、監視する直流電圧が、第1の電源監視手段が検出信号を出力したあと第2の電源監視手段が検出信号を出力するまでの所定期間内に、電源断時処理実行手段により電源断時処理が完了するように設定された検出電圧に低下したときに検出信号を出力し、遊技装置制御マイクロコンピュータは、第2の電源監視手段からの検出信号の入力に応じて非動作状態とされることを特徴とするので、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができるという効果がある。また、第2の電源監視手段は、確実に第1の電源監視手段よりも遅れて電源電圧の電圧低下を検出することができる。さらに、保存されるデータの信頼性を向上させることができる。また、遊技装置制御マイクロコンピュータが必要とする電圧に対して監視範囲を広げることができ、より精密な監視を行うことができる。
【0144】
第1の電源監視手段の検出信号は遊技装置制御マイクロコンピュータの入力ポート回路に入力され、遊技装置制御マイクロコンピュータが、入力ポート回路の状態を監視することによって電源断時処理を実行する決定を行うように構成されている場合には、割込を使用しなくても、電源断時処理を確実に実行することができる。
【0145】
第1の電源監視手段の検出信号の入力ポート回路として、遊技球検出手段の検出情報を入力するための検出入力手段の入力部と同一の入力部が用いられるように構成されている場合には、入力部の有効活用を図ることができる。
【0146】
第1の電源監視手段からの検出信号が遊技装置制御マイクロコンピュータの割込端子に入力され、遊技装置制御マイクロコンピュータが、割込端子への入力にもとづいて電源断時処理を実行するように構成されている場合には、ソフトウェアの負担を増大させることなく所定の電源断時処理を実行することができる。
【0147】
遊技装置制御マイクロコンピュータが、定期的に発生する割込に応じて遊技装置制御処理を実行し、遊技装置制御処理の終了後または開始前に第1の電源監視手段の出力を監視するように構成されている場合には、遊技装置制御手段が情報入出力を行っていない時期に電源電圧低下の判定が行われるので、情報入出力が途中で中断されてしまうことはない。
【0148】
電源断時処理に揮発性記憶手段へアクセスを防止する処理が含まれている場合には、電源断時に、変動データのデータが破壊されることがないという効果がある。
【0149】
電源断時処理に揮発性記憶手段へのアクセスを禁止する前にチェックデータを揮発性記憶手段に保存する処理が含まれるように構成されている場合には、保存されるデータの信頼性を向上させることができる。
【図面の簡単な説明】
【図1】パチンコ遊技機を正面からみた正面図である。
【図2】パチンコ遊技機の遊技盤を正面からみた正面図である。
【図3】パチンコ遊技機を背面からみた背面図である。
【図4】遊技制御基板(主基板)の回路構成例を示すブロック図である。
【図5】電源監視および電源バックアップのためのCPU周りの一構成例を示すブロック図である。
【図6】電源基板の一構成例を示すブロック図である。
【図7】主基板におけるCPUが実行するメイン処理を示すフローチャートである。
【図8】初期化処理を示すフローチャートである。
【図9】2msタイマ割込処理を示すフローチャートである。
【図10】遊技制御処理を示すフローチャートである。
【図11】停電発生処理を示すフローチャートである。
【図12】停電復旧処理を示すフローチャートである。
【図13】バックアップパリティデータ作成方法を説明するための説明図である。
【図14】主基板からの各制御コマンドの送出タイミング例を示す説明図である。
【図15】遊技状態復旧処理の一例を示すフローチャートである。
【図16】停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。
【図17】電圧監視手段の出力にもとづくCPUの動作状態の一例を示すタイミング図である。
【図18】電源監視および電源バックアップのためのCPU周りの他の構成例を示すブロック図である。
【図19】電源監視および電源バックアップのためのCPU周りのさらに他の構成例を示すブロック図である。
【図20】電源監視および電源バックアップのための賞球制御用CPU周りの一構成例を示すブロック図である。
【図21】賞球制御コマンドの構成例を示す説明図である。
【図22】賞球制御コマンドのビット構成を示す説明図である。
【図23】賞球制御コマンドデータの出力の様子を示すタイミング図である。
【図24】賞球制御用CPUが実行するメイン処理を示すフローチャートである。
【図25】賞球制御用CPUのタイマ割込処理を示すフローチャートである。
【図26】賞球制御手段におけるRAMの一構成例を示す説明図である。
【図27】賞球制御用CPUのコマンド受信処理を示すフローチャートである。
【図28】賞球制御処理を示すフローチャートである。
【図29】賞球制御用CPUが実行する停電発生処理を示すフローチャートである。
【図30】賞球制御用CPUの初期化処理の一例を示すフローチャートである。
【図31】電源監視および電源バックアップのための賞球制御用CPU周りの他の構成例を示すブロック図である。
【図32】遊技制御手段が停電発生処理を開始する時期と賞球制御手段が停電発生処理を開始する時期との関係の一例を示すタイミング図である。
【符号の説明】
1 パチンコ遊技機
31 主基板
37 賞球制御基板
53 基本回路
56 CPU
371 賞球制御用CPU
570 入力ポート
902,904 電源監視用IC
903,933 第2の電源監視回路
910 電源基板[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine or a coin gaming machine in which a game is performed in accordance with an operation of a player, and more particularly to a gaming machine in which a game is performed in accordance with an operation of a player in a gaming area of a gaming board. .
[0002]
[Prior art]
As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a winning area such as a winning opening provided in the game area, a predetermined number of prize balls are paid out to the player. There are things to be done. Further, a variable display unit whose display state can be changed is provided, and when a display result of the variable display unit becomes a predetermined specific display mode, a predetermined game value is provided to the player. There is.
[0003]
The fact that the display result of the variable display unit that displays the special symbol is a combination of a predetermined specific display mode is usually referred to as “big hit”. In addition, the game value is a right to make the state of the variable prize ball device provided in the game area of the gaming machine advantageous for a player who is easy to win a hit ball, or to a state advantageous to the player. Or to generate.
[0004]
When a big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the state shifts to a big hit game state in which a hit ball is easy to win. Then, in each open period, when a predetermined number (for example, 10) of the winning prizes is won, the winning prize opening is closed. The number of opening of the special winning opening is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and if the opening time elapses even if the number of winnings does not reach a predetermined number, the winning opening is closed. If the predetermined condition (for example, winning in the V zone provided in the special winning opening) is not satisfied at the time when the special winning opening is closed, the big hit gaming state ends.
[0005]
Also, among the combinations of display modes other than the combination of “big hits”, at the stage where some of the display results of the plurality of variable display units have not yet been derived and displayed, the variable display in which the display results have already been derived and displayed. A state in which the display mode of the unit satisfies the display condition that is a combination of the specific display modes is called “reach”. If the display result of the identification information variably displayed on the variable display unit does not satisfy the condition of “reach”, the result is “out” and the variable display state ends. A player plays a game while enjoying how to generate a big hit.
[0006]
When a game ball wins a winning opening provided on the game board, a predetermined number of payout balls are paid out. Since the progress of the game is controlled by the game control means mounted on the main board, the number of prize balls based on the winning is determined by the game control means and transmitted to the prize ball control board. Hereinafter, the game control means and other control means may be referred to as game device control means, respectively.
[0007]
[Problems to be solved by the invention]
As described above, the gaming machine is equipped with various gaming machine control means including the game control means. Generally, each gaming machine control means is constituted by a microcomputer. That is, a program is stored in a ROM or the like, and data that temporarily occurs in control or data that changes as the control progresses is stored in the RAM. Then, when a power-off state occurs due to a power failure or the like in the gaming machine, data in the RAM is lost. Therefore, at the time of restoration from a power failure or the like, the player must return to the initial state (for example, the state when the game machine is first turned on at the game store on the day), which may be disadvantageous to the player. There is. For example, if a power failure occurs during a jackpot game and the gaming machine returns to the initial state, the player cannot enjoy the benefits based on the jackpot occurrence.
[0008]
In order to avoid such a situation, when an unexpected power failure such as a power failure occurs, the necessary data is saved in the power backup RAM, and the data saved when the power is restored is restored. Should be restarted. However, if an error occurs in the data stored in the power backup RAM when the power is turned off, an erroneous state restoration process is performed when the power is restored. For example, when the power is restored, a game state different from the game state when the power is turned off is set, or the prize ball payout is restarted based on the prize ball number different from the original prize ball number. In such a case, an unexpected disadvantage is given to the player.
[0009]
In view of the above, the present invention provides a gaming machine capable of performing a gaming state return control for returning a gaming state based on the contents backed up when the power is turned on. It is another object of the present invention to provide a gaming machine capable of preventing a disadvantage to a player.
[0010]
[Means for Solving the Problems]
In the gaming machine according to the present invention, the game result value is given to the player in accordance with the winning of the gaming ball in the winning area provided in the gaming area, and the content immediately before the power is turned off when the power is turned on is retained. A gaming machine for performing a gaming state return control for returning a gaming state based on held data, wherein the gaming apparatus control microcomputer controls a gaming apparatus provided for the game. But A game machine control board mounted, a power supply board provided separately from the game machine control board and generating each voltage used in the game machine control board, and detecting that a game ball has won a prize area. Game ball detecting means for detecting and outputting to the gaming machine control microcomputer for giving a result value; a rectifying means for converting an AC voltage from an AC power supply into a DC voltage on the power supply board; From the applied DC voltage Converted Lower than DC voltage Voltage DC voltage supplied to the game ball detection means used in the gaming machine and A voltage lower than the DC voltage supplied to the game ball detecting means, DC voltage generating means for generating a DC voltage which is a driving power supply of the gaming machine control microcomputer, A voltage higher than the DC voltage supplied to the game ball detecting means, The DC voltage immediately after conversion from AC to DC by the rectifier is monitored, Monitoring DC voltage is higher than DC voltage supplied to game ball detection means Predetermined detection voltage Fell to Output detection signal when A first power supply monitoring means for controlling a game machine; substrate A volatile storage means for storing fluctuation data generated when the gaming machine control microcomputer performs control and holding the storage contents immediately before the power supply is cut off during a period in which power is supplied from the backup power supply from the time of the power supply cutoff, First power supply monitoring means DC voltage monitored by Same as DC Monitor the voltage, The monitored DC voltage is Lower than the detection voltage of the first power supply monitoring means, Outputs a detection signal when the detection voltage drops to a voltage higher than the drive power supply voltage A second power supply monitoring means, and detecting the first power supply monitoring means on the power supply board. signal To the gaming device control microcomputer output And the gaming machine control microcomputer detects from the first power monitoring means. signal Power-off processing for executing power-off processing including processing for generating check data for diagnosing whether the storage content of the volatile storage means is normal or not in accordance with the input of and storing the check data in the volatile storage means Time processing execution means, and the second power supply monitoring means comprises: The DC voltage to be monitored is First power supply monitoring means detects Signal output After Second power supply monitoring means detected Signal Output Within the prescribed period until , Power off processing By means of execution Power off processing completed Do Set as Detection voltage dropped sometimes Output detection signal, Gaming device control Microcomputer Is detected from the second power supply monitoring means. signal According to the input Inactive It is characterized by the following. The game result value is a concept indicating payout of a game ball or an increase in a score in the case of an image-based gaming machine.
[0011]
Further, the gaming machine according to the present invention provides a game result value to a player in response to a game ball winning in a prize area provided in the game area, and retains the content immediately before the power is turned off when the power is turned on. A gaming machine for performing a gaming state return control for returning a gaming state based on held data, and a gaming machine control microcomputer for controlling a gaming machine provided for a game. But A game machine control board mounted, a power supply board provided separately from the game machine control board and generating each voltage used in the game machine control board, and detecting that a game ball has won a prize area. Game ball detecting means for detecting and outputting to the gaming machine control microcomputer for giving a result value; a rectifying means for converting an AC voltage from an AC power supply into a DC voltage on the power supply board; From the applied DC voltage Converted Lower than DC voltage Voltage DC voltage supplied to the game ball detection means used in the gaming machine and A voltage lower than the DC voltage supplied to the game ball detecting means, DC voltage generating means for generating a DC voltage which is a driving power supply of the gaming machine control microcomputer, A voltage higher than the DC voltage supplied to the game ball detecting means, DC voltage immediately after conversion from AC to DC by rectifier To Monitor and DC voltage being monitored Is higher than the DC voltage supplied to the game ball detecting means. Predetermined detection voltage Drops to Output detection signal when A first power supply monitoring means for controlling a game machine; substrate A volatile storage means for storing fluctuation data generated when the gaming machine control microcomputer performs control and holding the storage contents immediately before the power supply is cut off during a period in which power is supplied from the backup power supply from the time of the power supply cutoff, The first power supply monitoring means monitors DC Than voltage Low DC voltage Gaming device control microcomputer Monitors the voltage of the drive power supply and outputs a detection signal when the monitored DC voltage drops to the detection voltage. A second power supply monitoring means, and detecting the first power supply monitoring means on the power supply board. signal To the gaming device control microcomputer output And the gaming machine control microcomputer detects from the first power monitoring means. signal Power-off processing for executing power-off processing including processing for generating check data for diagnosing whether the storage content of the volatile storage means is normal or not in accordance with the input of and storing the check data in the volatile storage means Time processing execution means, and the second power supply monitoring means comprises: The DC voltage to be monitored is First power supply monitoring means detects Signal output After Second power supply monitoring means detected Signal Output Within the prescribed period until , Power off processing By means of execution Power off processing completed Do Set as Detection voltage dropped sometimes Output detection signal, Gaming device control Microcomputer Is detected from the second power supply monitoring means. signal According to the input Inactive It is characterized by the following.
[0014]
Detection of first power supply monitoring means signal May be input to an input port circuit of the gaming device control microcomputer, and the gaming device control microcomputer may be configured to monitor the state of the input port circuit to make a decision to execute the power-off processing.
[0015]
Play The device control board is provided with a detection input unit for inputting detection information of the game ball detection unit, and a detection input unit for detecting the first power supply monitoring unit. signal May be configured to use the same input unit as the input unit of the detection input means.
[0016]
Detection from the first power supply monitoring means signal May be input to an interrupt terminal of the gaming device control microcomputer, and the gaming device control microcomputer may be configured to execute a power-off process based on the input to the interrupt terminal.
[0017]
The gaming machine control microcomputer executes a gaming machine control process in response to a periodically generated interrupt, and monitors an output of the first power supply monitoring unit after or before the gaming machine control process ends. You may.
[0018]
The power-off process may include a process for preventing access to the volatile storage unit.
[0019]
Before power-off processing, prohibit access to volatile storage Check data Is stored in the volatile storage means. included It may be constituted as follows.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine, which is an example of a gaming machine, will be described. 1 is a front view of the
[0022]
As shown in FIG. 1, the
[0023]
Near the center of the
[0024]
An opening / closing plate 20 that is opened by the
[0025]
The
[0026]
In this example, a
[0027]
The
[0028]
The hit ball fired from the hitting ball launching device enters the
[0029]
The rotation of the image in the
[0030]
If the combination of images in the
[0031]
Next, the structure of the back surface of the
On the back of the
[0032]
On the
[0033]
FIG. 3 is a rear view of the gaming board of the
[0034]
To perform the prize ball payout control, signals from the winning
[0035]
FIG. 4 is a block diagram illustrating an example of a circuit configuration of the
[0036]
Also, according to the data provided from the
[0037]
The
[0038]
Further, the
In addition, there is also switch information input to the
[0039]
A hit ball launching device that hits and launches a game ball is driven by a drive motor 94 controlled by a circuit on a
[0040]
FIG. 5 is a block diagram showing a configuration example around the
[0041]
Note that the
[0042]
The voltage drop signal from the first power supply monitoring circuit may be connected to the
[0043]
On the
[0044]
The voltage drop signal from the second power
[0045]
Note that the
[0046]
While power is not supplied from the +5 V power supply, which is the driving power supply of the
[0047]
FIG. 6 is a block diagram illustrating a configuration example of the
[0048]
Transformer 911 converts an AC voltage from an AC power supply to 24V. The AC 24 V voltage is output to
[0049]
The + 5V line from DC-DC converter 913 branches to form a backup + 5V line. A large-capacity capacitor 916 is connected between the backup + 5V line and the ground level. The capacitor 916 can hold the storage state of the backup RAM (the power-backed-up RAM, that is, the volatile storage means that can be in the storage state) when the power supply to the gaming machine is cut off. Backup power supply that supplies power to the Further, a diode 917 for preventing backflow is inserted between the + 5V line and the backup + 5V line.
[0050]
Note that a battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used which runs out of capacity when power is not supplied from a + 5V power supply for a predetermined time.
[0051]
Further, the
[0052]
The predetermined value for the power
[0053]
Further, since the power
[0054]
Further, an
[0055]
Next, the operation of the gaming machine will be described.
FIG. 7 is a flowchart illustrating a main process executed by the
[0056]
If it is time to recover from the power failure, the
[0057]
If it is not time to recover from a power failure, the
[0058]
In a normal initialization process, as shown in FIG. 8, after a register and RAM clearing process (step S2a) and a necessary initial value setting process (step S2b) are performed, a timer is set periodically every 2 ms. The timer register provided in the
[0059]
Therefore, in this embodiment, the internal timer of the
[0060]
When detecting that the timer interrupt flag has been set in step S6, the
[0061]
When the abnormal voltage is not detected, the
[0062]
FIG. 10 is a flowchart showing a game control process. In the game control process, the
[0063]
Next, a process of outputting the contents of the storage area of various output data to each output port is performed (data output process: step S23). Further, an output data setting process for setting output data such as big hit information, start information, and probability variation information output to the hall management computer in the storage area is performed (step S24). Further, various abnormality diagnosis processes are performed by a self-diagnosis function provided inside the
[0064]
Next, a process of updating each counter indicating each random number for determination such as a random number for big hit determination used in game control is performed (step S26).
[0065]
Further, the
[0066]
Further, the
[0067]
Further, the
[0068]
As described above, the main process includes the process of determining whether or not to shift to the game control process, and the internal timer of the
[0069]
In a conventional general game control process, an external interrupt that is periodically generated forcibly returns to an initial state. Explaining with reference to the example shown in FIG. 10, for example, even during the process of step S31, the process is forcibly returned to the process of step S21. In other words, there is a possibility that the next game control process will be started before all the processes in the game control process are completed.
[0070]
In this embodiment, the determination of the power supply voltage drop (step S8) is performed before executing the game control process started by the timer interrupt generated periodically, but the game control process is executed. It may be done later. At any time, the power supply voltage drop is determined at a time when the game control means is not performing information input / output with the other game device control means or the game device. The power failure occurrence processing (step S9) is not executed when the power failure occurs. That is, information input / output is not interrupted halfway. For example, a control command sent to another board is completely sent.
[0071]
Here, the game control process executed by the
[0072]
FIG. 11 is a flowchart illustrating an example of the power failure generation process (Step S9). In the power failure occurrence processing, the
[0073]
Next, the
[0074]
Note that the power-off flag set before the RAM access is prohibited is used to determine whether or not to recover from a power failure when the power is turned on, as described above. Further, the processing of steps S41 to S48 is completed before the second power supply monitoring unit generates the voltage drop signal. In other words, the detection voltages of the first voltage monitoring means and the second voltage monitoring means are set such that the detection is completed before the second power supply monitoring means generates the voltage drop signal.
[0075]
FIG. 12 is a flowchart illustrating an example of the power failure recovery processing (step S4). In the power failure recovery processing, the
[0076]
If the check result is normal, the
[0077]
In this case, in step S1, it is confirmed whether or not the power is restored from the power failure. If the power is restored from the power failure, the parity check is performed. However, first, the parity check is performed. It is determined that the recovery is not the recovery from the power failure, the initialization process of step S2 is executed, and if the check result is normal, the game state return process may be executed. That is, it may be determined whether or not the power is restored from the power failure based on the result of the parity check.
[0078]
FIG. 13 is an explanatory diagram for explaining a backup parity data creation method. However, in the example shown in FIG. 13, the size of the data in the backup data RAM area is 3 bytes for simplicity. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 13A, initial data (00H in this example) is set in the backup check data area. Next, an exclusive OR of “00H” and “F0H” is obtained, and an exclusive OR of the result and “16H” is obtained. Further, an exclusive OR of the result and “DFH” is obtained. Then, the result (in this example, “39H”) is set in the backup parity data area.
[0079]
When the power is turned on again, the parity diagnosis is performed in the power failure recovery processing. FIG. 13B is an explanatory diagram showing an example of the parity diagnosis. If all the data in the backup area is stored as it is, the data as shown in FIG. 13A is set in the backup area when the power is turned on again.
[0080]
In the processing of step S51, the
[0081]
Therefore, the
[0082]
In this embodiment, check data (parity data in this example) is generated in the power failure generation process, but the check data is not generated, and only the power-off flag is set. Good.
[0083]
As described above, in this embodiment, the game control means is provided with the volatile storage means (backup RAM in this example) which is backed up for a predetermined period even if the power of the game machine is turned off. Sometimes, the CPU 56 (specifically, a program executed by the CPU 56) is configured to perform a game state restoration process (step S53) for restoring the game state based on the backup data if the volatile storage unit is in the backup state. You.
[0084]
At this time, if the
[0085]
Note that, when the power is turned on, an initialization process is performed when backup data is not stored in the volatile storage unit, and the
[0086]
Hereinafter, the game state restoration processing will be described.
First, in this embodiment, a display control command, a sound control command, and a lamp control command that the
[0087]
FIG. 14A is an explanatory diagram showing an example of a transmission timing of each control command relating to symbol variation in the
[0088]
Then, when the symbol variation is determined, a variation stop command is sent to each of the display control board 80, the
[0089]
FIG. 14B is an explanatory diagram showing an example of the transmission timing of each control command related to the big hit game executed when the display result of the
[0090]
After that, the
[0091]
When the big hit game ends, the
[0092]
FIG. 15 is a flowchart illustrating an example of the game state restoration process performed in the power failure restoration process illustrated in FIG. In this example, if it is necessary to restore the contents of the register, the
[0093]
If the game state is changing symbols (step S62), control is performed to send a change start command to the display control board 80, the
[0094]
FIG. 16 is an explanatory diagram illustrating an example of a control state when the power is restored after a power failure occurs. In FIG. 16, the state of the variable display is realized by the CPU (display control means) of the display control board 80, the state of the sound is realized by the CPU (sound control means) of the
[0095]
FIG. 16A shows an example in which the power is restored after a power failure occurs during the symbol change. In this case, when the power is restored, a change start command is sent from the main board 31 (step S63 in FIG. 15). Since the change start command is a command sent at the start of the symbol change, the state of the variable display control, the sound control, and the lamp control returns to the state at the start of the change. In this embodiment, the fluctuation start command includes information for specifying the fluctuation time, and after transmitting the fluctuation start command, the
[0096]
Note that, on the
[0097]
FIG. 16 (B) shows an example in which the power is restored after a power failure occurs during the big hit game. In this case, when the power is restored, the command sent from the
[0098]
In addition, on the
[0099]
In the above-described embodiment, the case where the power monitoring process, the data saving process, and the restoration process are performed in the game control unit has been described. The backup control, the display control means, the sound control means, and the lamp control means may also perform the processing described above. However, the display control means, the sound control means, and the lamp control means do not need to perform the command transmission processing at the time of restoration.
[0100]
Further, in this embodiment, as shown in FIG. 5, the first power supply monitoring means is mounted on the
[0101]
Then, as shown in FIG. 17, the
[0102]
As described above, in this embodiment, the
[0103]
In this embodiment, the power
[0104]
In the above-described embodiment, the
[0105]
When executing the power failure occurrence process in the IRQ process, an interrupt mask is set at the start of a routine for transmitting a prize ball control command in the game control program, and the interrupt mask is released when transmission of the prize ball control command is completed. . Therefore, the interrupt process is not started while the prize ball control command sending process is being performed, and the power failure generation process is not started even if the first voltage drop signal indicates a voltage drop state. Therefore, for example, prize ball number information based on a prize generated immediately before the occurrence of the power failure is also reliably transferred to the prize
[0106]
FIG. 20 is a block diagram showing an example of a configuration around the
[0107]
While power is not being supplied from the + 5V power supply which is the drive power supply for the prize
[0108]
In the configuration shown in FIG. 20, the second power
[0109]
The voltage drop signal from the second power
[0110]
FIG. 21 is an explanatory diagram showing an example of a bit configuration of a prize ball control command transmitted from the
[0111]
As shown in FIG. 22, in the control specification section, if
[0112]
The out-of-ball designation command in which
[0113]
The award ball control command is output from the
[0114]
In this embodiment, as shown in FIG. 23, when the prize ball control commands D7 to D0 are output from the
[0115]
The command configuration shown in FIG. 21 is an example, and another configuration may be used. For example, the upper and lower bits in one byte may be reversed from the configuration shown in FIG.
[0116]
FIG. 24 is a flowchart showing the main processing of the award
[0117]
In the initialization processing of step S701, if the value of the total number storage described later is not 0, the non-backup RAM area is cleared. Then, setting for restarting the prize ball is performed. For example, a flag during processing of a prize ball is set. If the backup RAM area is an area irrespective of the number of prize balls, those addresses may be designated and cleared. Furthermore, in addition to these processes, initial settings of a timer register provided in the CPU for controlling a
[0118]
Therefore, in this embodiment, the internal timer of the prize
[0119]
When detecting that the timer interrupt flag has been set in step S702, the award
[0120]
If no voltage abnormality is detected, the award
[0121]
FIG. 26 is an explanatory diagram showing an example of use of the RAM incorporated in the
[0122]
FIG. 27 is a flowchart showing a prize ball control command receiving process by the interrupt process. The award ball control INT signal from the
[0123]
In the receiving process of the award ball control command, the award
[0124]
As described above, the prize
[0125]
FIG. 28 is a flowchart showing the prize ball control process (step S711) activated by the timer interruption. In the prize ball control processing, the prize
[0126]
The contents of the total number storage are retained by the backup power supply of the
[0127]
The prize
[0128]
The
[0129]
FIG. 29 is a flowchart showing a power failure generation process executed by the prize
[0130]
FIG. 30 is a flowchart showing a part of an initialization process (step S701) executed by the award
[0131]
If the value of the total number storage is not 0, an address is designated to clear the register and the non-backup RAM area (step S905). Then, setting for restarting the prize ball is performed. For example, a flag during processing of a prize ball is set (step S906). If the backup RAM area is an area irrespective of the number of prize balls, those addresses may be designated and cleared.
[0132]
In this way, the prize
[0133]
In this embodiment, the
[0134]
In the above embodiment, the first voltage drop signal from the
[0135]
The
[0136]
Further, the first voltage drop signal may be delayed by software without providing the delay circuit 936. For example, in the main processing shown in FIG. 24, when a voltage drop is detected in step S704, a predetermined timer is started. Then, when the timer times out, the power failure generation processing of step S706 is started. Until the timer times out, the award ball control processing is executed.
[0137]
Note that, in the above embodiment, a case was described in which a RAM was used as the volatile storage means. However, as the volatile storage means, any electrically rewritable storage means other than the RAM may be used. Good.
[0138]
Further, here, the prize ball control means has been exemplified as the control means for the gaming machine other than the game control means, but the display control means, the sound control means and the lamp control means are also provided with the second power supply monitoring means. Is also good.
[0139]
In the
[0140]
【The invention's effect】
As described above, according to the present invention, a gaming machine is provided on a power supply board with a rectifier for converting an AC voltage from an AC power supply to a DC voltage, and a DC voltage converted by the rectifier. Converted Lower than DC voltage Voltage DC voltage supplied to the game ball detection means used in the gaming machine and A voltage lower than the DC voltage supplied to the game ball detecting means, DC voltage generating means for generating a DC voltage which is a driving power supply of the gaming machine control microcomputer, A voltage higher than the DC voltage supplied to the game ball detecting means, The DC voltage immediately after conversion from AC to DC by the rectifier is monitored, Monitoring DC voltage is higher than DC voltage supplied to game ball detection means Predetermined detection voltage Fell to Output detection signal when A first power supply monitoring means for controlling a game machine; substrate A volatile storage means for storing fluctuation data generated when the gaming machine control microcomputer performs control and holding the storage contents immediately before the power supply is cut off during a period in which power is supplied from the backup power supply from the time of the power supply cutoff, First power supply monitoring means DC voltage monitored by Same as DC Monitor the voltage, The monitored DC voltage is Lower than the detection voltage of the first power supply monitoring means, Outputs a detection signal when the detection voltage drops to a voltage higher than the drive power supply voltage A second power supply monitoring means, and detecting the first power supply monitoring means on the power supply board. signal To the gaming device control microcomputer output And the gaming machine control microcomputer detects from the first power monitoring means. signal Power-off processing for executing power-off processing including processing for generating check data for diagnosing whether the storage content of the volatile storage means is normal or not in accordance with the input of and storing the check data in the volatile storage means Time processing execution means, and the second power supply monitoring means comprises: The DC voltage to be monitored is First power supply monitoring means detects Signal output After Second power supply monitoring means detected Signal Output Within the prescribed period until , Power off processing By means of execution Power off processing completed Do Set as Detection voltage dropped sometimes Output detection signal, Gaming device control Microcomputer Is detected from the second power supply monitoring means. signal According to the input Inactive Therefore, it is possible to reliably store data when the power is turned off, and to prevent a disadvantage from being brought to the player. Further, since the same power supply voltage is monitored, a predetermined period, which is the difference between the timing at which the first voltage monitoring means outputs the voltage drop signal and the timing at which the second voltage monitoring means outputs the voltage drop signal, is set to a desired period. The value can be set reliably. Further, the monitoring range can be extended for the voltage required by the gaming machine control microcomputer, and more precise monitoring can be performed.
[0141]
Further, according to the present invention, the gaming machine is provided on the power supply board with a rectifier for converting an AC voltage from an AC power supply to a DC voltage, and a DC voltage converted by the rectifier. Converted Lower than DC voltage Voltage DC voltage supplied to the game ball detection means used in the gaming machine and A voltage lower than the DC voltage supplied to the game ball detecting means, DC voltage generating means for generating a DC voltage which is a driving power supply of the gaming machine control microcomputer, A voltage higher than the DC voltage supplied to the game ball detecting means, DC voltage immediately after conversion from AC to DC by rectifier To Monitor and DC voltage being monitored Is higher than the DC voltage supplied to the game ball detecting means. Predetermined detection voltage Drops to Output detection signal when A first power supply monitoring means for controlling a game machine; substrate A volatile storage means for storing fluctuation data generated when the gaming machine control microcomputer performs control and holding the storage contents immediately before the power supply is cut off during a period in which power is supplied from the backup power supply from the time of the power supply cutoff, The first power supply monitoring means monitors DC Than voltage Low DC voltage Gaming device control microcomputer Monitors the voltage of the drive power supply and outputs a detection signal when the monitored DC voltage drops to the detection voltage. A second power supply monitoring means, and detecting the first power supply monitoring means on the power supply board. signal To the gaming device control microcomputer output And the gaming machine control microcomputer detects from the first power monitoring means. signal Power-off processing for executing power-off processing including processing for generating check data for diagnosing whether the storage content of the volatile storage means is normal or not in accordance with the input of and storing the check data in the volatile storage means Time processing execution means, and the second power supply monitoring means comprises: The DC voltage to be monitored is First power supply monitoring means detects Signal output After Second power supply monitoring means detected Signal Output Within the prescribed period until , Power off processing By means of execution Power off processing completed Do Set as Detection voltage dropped sometimes Output detection signal, Gaming device control Microcomputer Is detected from the second power supply monitoring means. signal According to the input Inactive Therefore, it is possible to reliably store data when the power is turned off, and to prevent a disadvantage from being brought to the player. Further, the second power supply monitoring means can surely detect the voltage drop of the power supply voltage later than the first power supply monitoring means. Further, the reliability of the stored data can be improved. Further, the monitoring range can be extended for the voltage required by the gaming machine control microcomputer, and more precise monitoring can be performed.
[0144]
Detection of first power supply monitoring means signal Is input to the input port circuit of the gaming device control microcomputer, and the gaming device control microcomputer is configured to monitor the state of the input port circuit to make a decision to execute the power-off processing. In addition, even when the interrupt is not used, the power-off process can be executed reliably.
[0145]
Detection of first power supply monitoring means signal Detection of the game ball detection means as the input port circuit of information When the same input unit as the input unit of the detection input unit for inputting the input is used, the input unit can be effectively used.
[0146]
Detection from the first power supply monitoring means signal Is input to the interrupt terminal of the gaming device control microcomputer, and the gaming device control microcomputer is configured to execute the power-off processing based on the input to the interrupt terminal. The predetermined power-off process can be executed without increasing the power supply.
[0147]
The gaming machine control microcomputer executes a gaming machine control process in response to a periodically generated interrupt, and monitors an output of the first power supply monitoring unit after or before the gaming machine control process ends. In this case, the power supply voltage drop is determined when the gaming machine control unit is not performing information input / output, so that the information input / output is not interrupted halfway.
[0148]
When the processing at the time of power-off includes a process of preventing access to the volatile storage means, there is an effect that the data of the fluctuation data is not destroyed at the time of power-off.
[0149]
Before prohibiting access to volatile storage during power-down processing Check data Is stored in the volatile storage means. included If it is configured as , The reliability of the stored data can be improved.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine viewed from the front.
FIG. 2 is a front view of the gaming board of the pachinko gaming machine as viewed from the front.
FIG. 3 is a rear view of the pachinko gaming machine as viewed from the rear.
FIG. 4 is a block diagram showing a circuit configuration example of a game control board (main board).
FIG. 5 is a block diagram showing a configuration example around a CPU for power supply monitoring and power supply backup.
FIG. 6 is a block diagram illustrating a configuration example of a power supply board.
FIG. 7 is a flowchart illustrating a main process executed by a CPU on a main board.
FIG. 8 is a flowchart illustrating an initialization process.
FIG. 9 is a flowchart showing a 2 ms timer interrupt process.
FIG. 10 is a flowchart showing a game control process.
FIG. 11 is a flowchart showing a power failure occurrence process.
FIG. 12 is a flowchart illustrating a power failure recovery process.
FIG. 13 is an explanatory diagram for describing a backup parity data creation method.
FIG. 14 is an explanatory diagram showing an example of transmission timing of each control command from the main board.
FIG. 15 is a flowchart illustrating an example of a game state restoration process.
FIG. 16 is an explanatory diagram illustrating an example of a control state when the power is restored after a power failure occurs.
FIG. 17 is a timing chart showing an example of the operation state of the CPU based on the output of the voltage monitoring means.
FIG. 18 is a block diagram showing another configuration example around a CPU for power supply monitoring and power supply backup.
FIG. 19 is a block diagram showing still another configuration example around a CPU for power supply monitoring and power supply backup.
FIG. 20 is a block diagram showing a configuration example around a CPU for controlling a prize ball for power supply monitoring and power supply backup.
FIG. 21 is an explanatory diagram showing a configuration example of a winning ball control command.
FIG. 22 is an explanatory diagram showing a bit configuration of a prize ball control command.
FIG. 23 is a timing chart showing how the award ball control command data is output.
FIG. 24 is a flowchart showing a main process executed by a CPU for controlling a prize ball.
FIG. 25 is a flowchart showing a timer interrupt process of the award ball control CPU.
FIG. 26 is an explanatory diagram showing a configuration example of a RAM in the prize ball control means.
FIG. 27 is a flowchart showing a command receiving process of the CPU for controlling a prize ball.
FIG. 28 is a flowchart showing a prize ball control process.
FIG. 29 is a flowchart showing a power failure occurrence process executed by the CPU for controlling a prize ball.
FIG. 30 is a flowchart illustrating an example of initialization processing of a winning ball control CPU.
FIG. 31 is a block diagram showing another configuration example around a CPU for controlling a prize ball for power supply monitoring and power supply backup.
FIG. 32 is a timing chart showing an example of the relationship between the time when the game control means starts the power failure occurrence processing and the time when the prize ball control means starts the power failure occurrence processing.
[Explanation of symbols]
1 Pachinko machine
31 Main board
37 Award Ball Control Board
53 Basic Circuit
56 CPU
371 CPU for controlling prize balls
570 input port
902,904 Power supply monitoring IC
903,933 Second power supply monitoring circuit
910 power supply board
Claims (8)
遊技に供される遊技装置を制御するための遊技装置制御マイクロコンピュータが搭載された遊技装置制御基板と、遊技装置制御基板とは別個に設けられ遊技装置制御基板で使用される各電圧を生成する電源基板と、遊技球が前記入賞領域に入賞したことを検出し、遊技結果価値の付与を行うために前記遊技装置制御マイクロコンピュータに検出出力する遊技球検出手段とを備え、
前記電源基板には、交流電源からの交流電圧を直流電圧に変換する整流手段と、前記整流手段によって変換された直流電圧から該変換された直流電圧よりも低い電圧であって遊技機で用いられる前記遊技球検出手段に供給される直流電圧および該遊技球検出手段に供給される直流電圧よりもさらに低い電圧であって前記遊技装置制御マイクロコンピュータの駆動電源である直流電圧を生成する直流電圧生成手段と、前記遊技球検出手段に供給される直流電圧よりも高い電圧であって前記整流手段によって交流から直流に変換された直後の直流電圧を監視し、該監視している直流電圧が前記遊技球検出手段に供給される直流電圧よりも高い所定の検出電圧に低下したときに検出信号を出力する第1の電源監視手段とが設けられ、
前記遊技装置制御基板は、前記遊技装置制御マイクロコンピュータが制御を行う際に発生する変動データを記憶するとともに電源断時からバックアップ電源から電力供給されている期間は電源断直前の記憶内容を保持する揮発性記憶手段と、前記第1の電源監視手段が監視する直流電圧と同一の直流電圧を監視し、該監視している直流電圧が前記第1の電源監視手段の検出電圧よりも低く、前記遊技装置制御マイクロコンピュータの駆動電源の電圧より高い検出電圧に低下したときに検出信号を出力する第2の電源監視手段とを含み、
前記電源基板の第1の電源監視手段の検出信号は、前記遊技装置制御マイクロコンピュータに出力され、
前記遊技装置制御マイクロコンピュータは、前記第1の電源監視手段からの検出信号の入力に応じて前記揮発性記憶手段の記憶内容が正常であるか否かを診断するためのチェックデータを生成して当該揮発性記憶手段に保存する処理を含む電源断時処理を実行する電源断時処理実行手段を有し、
前記第2の電源監視手段は、前記監視する直流電圧が、前記第1の電源監視手段が検出信号を出力したあと前記第2の電源監視手段が検出信号を出力するまでの所定期間内に、前記電源断時処理実行手段により電源断時処理が完了するように設定された検出電圧に低下したときに検出信号を出力し、
前記遊技装置制御マイクロコンピュータは、前記第2の電源監視手段からの検出信号の入力に応じて非動作状態とされる
ことを特徴とする遊技機。A game result value is given to a player in response to a game ball winning in a prize area provided in the game area, and a game state based on held data in which the content immediately before power-off is held at power-on. A gaming machine for performing a gaming state return control to return
A game device control board on which a game device control microcomputer for controlling a game device provided for a game is mounted, and a voltage which is provided separately from the game device control board and used for the game device control board is generated. A power supply board, and a game ball detecting means for detecting that the game ball has won the prize area, and for detecting and outputting to the gaming machine control microcomputer for giving a game result value,
To the power supply substrate is used in a gaming machine to a rectifying means and, a voltage lower than the converted DC voltage from the converted DC voltage by the rectifying means for converting an AC voltage into a DC voltage from an AC power source DC voltage generation for generating a DC voltage supplied to the game ball detection means and a DC voltage which is lower than the DC voltage supplied to the game ball detection means and which is a drive power supply for the gaming machine control microcomputer means and, a voltage higher than the DC voltage monitors DC voltage immediately after being converted from AC to DC by the rectifier unit, a DC voltage being the monitoring the game supplied to the game ball detection means First power supply monitoring means for outputting a detection signal when the voltage has dropped to a predetermined detection voltage higher than the DC voltage supplied to the ball detection means,
The gaming device control board stores variation data generated when the gaming device control microcomputer performs control, and retains the storage content immediately before the power is turned off during a period in which power is supplied from the backup power source after the power is turned off. A volatile storage unit that monitors the same DC voltage as the DC voltage monitored by the first power supply monitoring unit, wherein the monitored DC voltage is lower than a detection voltage of the first power supply monitoring unit; Second power supply monitoring means for outputting a detection signal when the detection voltage drops to a detection voltage higher than the drive power supply voltage of the gaming machine control microcomputer,
Detection signals of the first power supply monitoring means of the power supply board is output to the gaming machine control microcomputer,
The gaming machine control microcomputer generates check data for diagnosing whether the storage content of the volatile storage means is normal according to the input of the detection signal from the first power supply monitoring means. Power-off processing execution means for executing power-off processing including processing to be stored in the volatile storage means,
The second power supply monitoring means, a DC voltage the monitoring, in a predetermined period until the after the first power supply monitoring means outputs the detection signal the second power supply monitoring means outputs a detection signal, outputs a detection signal when the time of power-off process is reduced to set the detected voltage to complete by the power-off time of process execution means,
The gaming machine, wherein the gaming machine control microcomputer is deactivated in response to a detection signal input from the second power supply monitoring means.
遊技に供される遊技装置を制御するための遊技装置制御マイクロコンピュータが搭載された遊技装置制御基板と、遊技装置制御基板とは別個に設けられ遊技装置制御基板で使用される各電圧を生成する電源基板と、遊技球が前記入賞領域に入賞したことを検出し、遊技結果価値の付与を行うために前記遊技装置制御マイクロコンピュータに検出出力する遊技球検出手段とを備え、
前記電源基板には、交流電源からの交流電圧を直流電圧に変換する整流手段と、前記整流手段によって変換された直流電圧から該変換された直流電圧よりも低い電圧であって遊技機で用いられる前記遊技球検出手段に供給される直流電圧および該遊技球検出手段に供給される直流電圧よりもさらに低い電圧であって前記遊技装置制御マイクロコンピュータの駆動電源である直流電圧を生成する直流電圧生成手段と、前記遊技球検出手段に供給される直流電圧よりも高い電圧であって前記整流手段によって交流から直流に変換された直後の直流電圧を監視し、該監視している直流電圧が前記遊技球検出手段に供給される直流電圧よりも高い所定の検出電圧に低下したときに検出信号を出力する第1の電源監視手段とが設けられ、
前記遊技装置制御基板は、前記遊技装置制御マイクロコンピュータが制御を行う際に発生する変動データを記憶するとともに電源断時からバックアップ電源から電力供給されている期間は電源断直前の記憶内容を保持する揮発性記憶手段と、前記第1の電源監視手段が監視する直流電圧よりも低い直流電圧である前記遊技装置制御マイクロコンピュータの駆動電源の電圧を監視し、該監視している直流電圧が検出電圧に低下したときに検出信号を出力する第2の電源監視手段とを含み、
前記電源基板の第1の電源監視手段の検出信号は、前記遊技装置制御マイクロコンピュータに出力され、
前記遊技装置制御マイクロコンピュータは、前記第1の電源監視手段からの検出信号の入力に応じて前記揮発性記憶手段の記憶内容が正常であるか否かを診断するためのチェックデータを生成して当該揮発性記憶手段に保存する処理を含む電源断時処理を実行する電源断時処理実行手段を有し、
前記第2の電源監視手段は、前記監視する直流電圧が、前記第1の電源監視手段が検出信号を出力したあと前記第2の電源監視手段が検出信号を出力するまでの所定期間内に、前記電源断時処理実行手段により電源断時処理が完了するように設定された検出電圧に低下したときに検出信号を出力し、
前記遊技装置制御マイクロコンピュータは、前記第2の電源監視手段からの検出信号の入力に応じて非動作状態とされる
ことを特徴とする遊技機。A game result value is given to a player in response to a game ball winning in a prize area provided in the game area, and a game state based on held data in which the content immediately before power-off is held at power-on. A gaming machine for performing a gaming state return control to return
A game device control board on which a game device control microcomputer for controlling a game device provided for a game is mounted, and a voltage which is provided separately from the game device control board and used for the game device control board is generated. A power supply board, and a game ball detecting means for detecting that the game ball has won the prize area, and for detecting and outputting to the gaming machine control microcomputer for giving a game result value,
To the power supply substrate is used in a gaming machine to a rectifying means and, a voltage lower than the converted DC voltage from the converted DC voltage by the rectifying means for converting an AC voltage into a DC voltage from an AC power source DC voltage generation for generating a DC voltage supplied to the game ball detection means and a DC voltage which is lower than the DC voltage supplied to the game ball detection means and which is a drive power supply for the gaming machine control microcomputer means and, a voltage higher than the DC voltage monitors DC voltage immediately after being converted from AC to DC by the rectifier unit, a DC voltage being the monitoring the game supplied to the game ball detection means First power supply monitoring means for outputting a detection signal when the voltage has dropped to a predetermined detection voltage higher than the DC voltage supplied to the ball detection means,
The gaming machine control board stores variation data generated when the gaming machine control microcomputer performs control, and retains the stored contents immediately before the power is turned off during a period in which power is supplied from the backup power supply after the power is turned off. A volatile storage means for monitoring a voltage of a drive power supply of the gaming machine control microcomputer which is a DC voltage lower than a DC voltage monitored by the first power supply monitoring means, and the monitored DC voltage is a detection voltage; Second power supply monitoring means for outputting a detection signal when the power supply voltage has dropped to
Detection signals of the first power supply monitoring means of the power supply board is output to the gaming machine control microcomputer,
The gaming machine control microcomputer generates check data for diagnosing whether the storage content of the volatile storage means is normal according to the input of the detection signal from the first power supply monitoring means. Power-off processing execution means for executing power-off processing including processing to be stored in the volatile storage means,
The second power supply monitoring means, a DC voltage the monitoring, in a predetermined period until the after the first power supply monitoring means outputs the detection signal the second power supply monitoring means outputs a detection signal, outputs a detection signal when the time of power-off process is reduced to set the detected voltage to complete by the power-off time of process execution means,
The gaming machine, wherein the gaming machine control microcomputer is deactivated in response to a detection signal input from the second power supply monitoring means.
請求項1または請求項2記載の遊技機。The detection signal of the first power supply monitoring means is input to the input port circuit of the gaming machine control microcomputer, and the gaming machine control microcomputer monitors the state of the input port circuit to determine the execution of the power-off processing. The gaming machine according to claim 1 or 2, wherein the gaming machine is operated.
第1の電源監視手段の検出信号の入力ポート回路として、前記検出入力手段の入力部と同一の入力部が用いられる
請求項3記載の遊技機。 The game device control board is provided with detection input means for inputting detection information of the game ball detection means,
The gaming machine according to claim 3, wherein the same input unit as the input unit of the detection input unit is used as an input port circuit of the detection signal of the first power supply monitoring unit.
前記遊技装置制御マイクロコンピュータは、割込端子への入力にもとづいて電源断時処理を実行する
請求項1または請求項2記載の遊技機。A detection signal from the first power supply monitoring means is input to an interrupt terminal of the gaming machine control microcomputer,
3. The gaming machine according to claim 1, wherein the gaming machine control microcomputer executes a power-off process based on an input to an interrupt terminal.
請求項1ないし請求項5記載の遊技機。The gaming machine control microcomputer executes a gaming machine control process in response to a periodically generated interrupt, and monitors an output of the first power supply monitoring unit after or before starting the gaming machine control process. A gaming machine according to claim 5.
請求項1ないし請求項6記載の遊技機。7. The gaming machine according to claim 1, wherein the processing at power-off includes processing for preventing access to the volatile storage unit.
請求項7記載の遊技機。8. The gaming machine according to claim 7, wherein the power-off processing includes processing for storing check data in the volatile storage means before prohibiting access to the volatile storage means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28345399A JP3588016B2 (en) | 1999-10-04 | 1999-10-04 | Gaming machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28345399A JP3588016B2 (en) | 1999-10-04 | 1999-10-04 | Gaming machine |
Related Child Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003333939A Division JP3816473B2 (en) | 2003-09-25 | 2003-09-25 | Game machine |
JP2003333918A Division JP3816472B2 (en) | 2003-09-25 | 2003-09-25 | Game machine |
JP2003333917A Division JP3857262B2 (en) | 2003-09-25 | 2003-09-25 | Game machine |
JP2003333938A Division JP3782416B2 (en) | 2003-09-25 | 2003-09-25 | Game machine |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001104610A JP2001104610A (en) | 2001-04-17 |
JP2001104610A5 JP2001104610A5 (en) | 2004-09-09 |
JP3588016B2 true JP3588016B2 (en) | 2004-11-10 |
Family
ID=17665752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28345399A Expired - Fee Related JP3588016B2 (en) | 1999-10-04 | 1999-10-04 | Gaming machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3588016B2 (en) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3588022B2 (en) * | 1999-11-25 | 2004-11-10 | 株式会社三共 | Gaming machine |
JP3647697B2 (en) * | 1999-11-25 | 2005-05-18 | 株式会社三共 | Game machine |
JP4772206B2 (en) * | 2001-04-23 | 2011-09-14 | 株式会社三共 | Game machine |
JP2008178723A (en) * | 2001-05-09 | 2008-08-07 | Daiman:Kk | Game machine |
JP2003000840A (en) * | 2001-06-20 | 2003-01-07 | Fuji Shoji:Kk | Game machine |
JP4724961B2 (en) * | 2001-07-04 | 2011-07-13 | 株式会社三洋物産 | Game machine |
JP2006255446A (en) * | 2006-07-03 | 2006-09-28 | Fujishoji Co Ltd | Pinball game machine |
JP2008279301A (en) * | 2008-08-28 | 2008-11-20 | Sanyo Product Co Ltd | Game machine |
JP4645702B2 (en) * | 2008-08-28 | 2011-03-09 | 株式会社三洋物産 | Game machine |
JP4545218B1 (en) * | 2009-05-18 | 2010-09-15 | 株式会社藤商事 | Game machine |
JP2010273725A (en) * | 2009-05-26 | 2010-12-09 | Daito Giken:Kk | Game machine |
JP4531844B1 (en) * | 2009-06-02 | 2010-08-25 | 株式会社藤商事 | Game machine |
JP4545220B1 (en) * | 2009-06-02 | 2010-09-15 | 株式会社藤商事 | Game machine |
JP4531845B1 (en) * | 2009-06-02 | 2010-08-25 | 株式会社藤商事 | Game machine |
JP5356295B2 (en) * | 2010-03-25 | 2013-12-04 | 株式会社藤商事 | Game machine |
JP2010279682A (en) * | 2010-03-25 | 2010-12-16 | Fujishoji Co Ltd | Game machine |
JP5356296B2 (en) * | 2010-03-25 | 2013-12-04 | 株式会社藤商事 | Game machine |
JP4681678B2 (en) * | 2010-04-21 | 2011-05-11 | 株式会社藤商事 | Game machine |
JP2010227619A (en) * | 2010-07-12 | 2010-10-14 | Sanyo Product Co Ltd | Game machine |
JP5497579B2 (en) * | 2010-08-26 | 2014-05-21 | 株式会社藤商事 | Bullet ball machine |
JP4938121B2 (en) * | 2010-09-30 | 2012-05-23 | 株式会社藤商事 | Game machine |
JP5477421B2 (en) * | 2012-06-13 | 2014-04-23 | 株式会社三洋物産 | Game machine |
JP2012179460A (en) * | 2012-06-27 | 2012-09-20 | Sanyo Product Co Ltd | Game machine |
JP5665935B2 (en) * | 2013-08-26 | 2015-02-04 | 株式会社藤商事 | Game machine |
JP2014155762A (en) * | 2014-02-07 | 2014-08-28 | Sammy Corp | Game machine |
JP2015131239A (en) * | 2015-04-27 | 2015-07-23 | サミー株式会社 | Pachinko game machine |
JP2015131238A (en) * | 2015-04-27 | 2015-07-23 | サミー株式会社 | Pachinko game machine |
JP2015131240A (en) * | 2015-04-27 | 2015-07-23 | サミー株式会社 | Pachinko game machine |
JP6149136B2 (en) * | 2016-03-25 | 2017-06-14 | 株式会社藤商事 | Game machine |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0467733U (en) * | 1990-10-18 | 1992-06-16 | ||
JPH1085421A (en) * | 1996-09-17 | 1998-04-07 | Sankyo Kk | Game machine |
JPH10260912A (en) * | 1997-03-17 | 1998-09-29 | Mitsubishi Electric Corp | Memory card |
-
1999
- 1999-10-04 JP JP28345399A patent/JP3588016B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001104610A (en) | 2001-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3588016B2 (en) | Gaming machine | |
JP2001104586A (en) | Game machine | |
JP3583327B2 (en) | Gaming machine | |
JP2001087472A (en) | Game machine | |
JP3609297B2 (en) | Game machine | |
JP2001120736A (en) | Game machine | |
JP4142055B2 (en) | Game machine | |
JP3647697B2 (en) | Game machine | |
JP3816474B2 (en) | Game machine | |
JP3581057B2 (en) | Gaming machine | |
JP2001079246A (en) | Game machine | |
JP4828650B2 (en) | Game machine | |
JP4828648B2 (en) | Game machine | |
JP2001079245A (en) | Game machine | |
JP3759136B2 (en) | Game machine | |
JP3782416B2 (en) | Game machine | |
JP3816473B2 (en) | Game machine | |
JP3588022B2 (en) | Gaming machine | |
JP3857262B2 (en) | Game machine | |
JP3816472B2 (en) | Game machine | |
JP4142054B2 (en) | Game machine | |
JP4625068B2 (en) | Game machine | |
JP4142048B2 (en) | Game machine | |
JP4828649B2 (en) | Game machine | |
JP4828647B2 (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040811 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |