JP3581057B2 - Gaming machine - Google Patents

Gaming machine Download PDF

Info

Publication number
JP3581057B2
JP3581057B2 JP27756799A JP27756799A JP3581057B2 JP 3581057 B2 JP3581057 B2 JP 3581057B2 JP 27756799 A JP27756799 A JP 27756799A JP 27756799 A JP27756799 A JP 27756799A JP 3581057 B2 JP3581057 B2 JP 3581057B2
Authority
JP
Japan
Prior art keywords
power supply
game
gaming machine
prize ball
control microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27756799A
Other languages
Japanese (ja)
Other versions
JP2001096030A (en
Inventor
詔八 鵜川
貴之 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP27756799A priority Critical patent/JP3581057B2/en
Publication of JP2001096030A publication Critical patent/JP2001096030A/en
Application granted granted Critical
Publication of JP3581057B2 publication Critical patent/JP3581057B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機やコイン遊技機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。
【０００４】
大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、賞球制御基板に送信される。なお、以下、遊技制御手段およびその他の制御手段を、それぞれ遊技装置制御手段と呼ぶことがある。
【０００７】
【発明が解決しようとする課題】
以上のように、遊技機には、遊技制御手段を初めとする種々の遊技装置制御手段が搭載されている。一般に、各遊技装置制御手段はマイクロコンピュータで構成される。すなわち、ＲＯＭ等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがＲＡＭに格納される。すると、遊技機に停電等による電源断状態が発生すると、ＲＡＭ内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態（例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態）に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当たり遊技中において電源断が発生し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当たりの発生にもとづく利益を享受することができなくなってしまう。
【０００８】
そこで、本発明は、電源断が発生しても、遊技者に不利益がもたらされることを防止することができる遊技機を提供することを目的とする。さらに、遊技者に不利益がもたらされることを防止することができる上に遊技機のコストを削減することも本発明の目的である。
【０００９】
【課題を解決するための手段】
本発明による遊技機は、所定の遊技を行った結果として遊技者に遊技結果価値を付与可能な遊技機であって、電源投入時（遊技店員等によって人為的に遊技機に電源が投入されたときおよび停電からの復旧時等、電源が供給されていない状態から供給される状態になったときの全てを含む概念）に電源断直前の内容が保持されている保持データにもとづいて遊技状態を復帰させる遊技状態復帰制御を行うことが可能であり、遊技に供される遊技装置を制御するための遊技装置制御手段が搭載された遊技装置制御基板と、遊技機本体側に遊技装置制御基板とは別個に設けられ遊技装置制御基板で使用される各電圧を生成する電源基板とを備え、電源基板には所定電位電源の電圧低下を検出するための電源監視手段が設けられ、遊技装置制御手段は遊技装置制御マイクロコンピュータを含み、電源基板の電源監視手段の検出出力は遊技装置制御基板の遊技装置制御マイクロコンピュータに接続され、遊技装置制御マイクロコンピュータは、電源監視手段からの検出出力の入力に応じて所定の電源断時処理を実行することを特徴とする。なお、遊技結果価値とは、遊技球の払い出しや、画像式遊技機の場合の得点の加点を示す概念である。
【００１０】
電源監視手段からの検出出力は、入力回路を介して遊技装置制御マイクロコンピュータに入力され、遊技装置制御マイクロコンピュータは、ポート監視によって電源監視手段の検出出力を監視するように構成されていてもよい。
【００１１】
遊技機は遊技に利用するための遊技球を検出するための遊技球検出手段をさらに備え、遊技装置制御基板には遊技球検出手段の検出情報を入力するための検出入力手段が設けられ、検出入力手段として、電源監視手段の検出出力を入力するための入力回路と同一の入力回路が用いられるように構成されていてもよい。
【００１２】
電源監視手段からの検出出力は、遊技装置制御マイクロコンピュータの割込端子に入力され、遊技装置制御マイクロコンピュータは、割込端子への入力にもとづいて電源断時処理を実行するように構成されていてもよい。
【００１３】
遊技装置制御マイクロコンピュータは、定期的に発生する割込があったことにもとづいて遊技装置制御処理を実行し、遊技装置制御処理の終了後または開始前に電源監視手段の出力を監視して電源断時処理を実行するか否かを決定するように構成されていてもよい。
【００１４】
電源断時処理には、揮発性記憶手段へのアクセスを防止する処理が含まれる構成であってもよい。
【００１５】
電源断時処理には、電源断時処理が実行された旨の符号を設定する処理が含まれ、遊技装置制御マイクロコンピュータは、その符号を電源投入時に参照する構成であってもよい。
【００１６】
電源監視手段は、電源断時処理を実行させるための第１の電源監視手段と、第１の電源監視手段が電圧低下を検出した所定期間後に電源電圧の電圧低下を検出する第２の電源監視手段とを備え、遊技装置制御マイクロコンピュータは、第２の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成されていてもよい。
【００１７】
遊技装置制御手段として、少なくとも遊技の進行を制御する遊技制御手段と入賞にもとづく賞球払出制御を行う賞球制御手段とがあり、それぞれの遊技装置制御マイクロコンピュータが制御を行う際に発生するデータを記憶する揮発性記憶手段が電源バックアップされ、遊技制御手段における遊技装置制御マイクロコンピュータは、賞球制御手段における遊技装置制御マイクロコンピュータよりも早く電源バックアップされているデータを保護するための電源断時処理を実行するように構成されていてもよい。
【００１８】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
【００１９】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた景品玉を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００２０】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２１】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２２】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球の入賞口１９，２４への入賞は入賞口スイッチ１９ａ，２４ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２３】
そして、この例では、一方のスピーカ２７の近傍に、景品玉払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給玉が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって玉貸しを可能にするカードユニット５０も示されている。
【００２４】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００２５】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００２６】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００２７】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００２８】
次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面では、図２に示すように、機構板３６の上部に景品玉タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク３８に供給される。景品玉タンク３８内の景品玉は、誘導樋３９を通って玉払出装置に至る。
【００２９】
機構板３６には、中継基板３０を介して可変表示部９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板３７が設置されている。さらに、機構板３６の下部には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５が設置されている。
【００３０】
また、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。誘導樋３９を通った玉は、図３に示されるように、球切れ検出器１８７ａ，１８７ｂを通過して玉供給樋１８６ａ，１８６ｂを経て玉払出装置９７に至る。玉払出装置９７から払い出された景品玉は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。入賞にもとづく景品玉が多数払い出されて打球供給皿３が満杯になり、ついには景品玉が連絡口４５に到達した後さらに景品玉が払い出されると景品玉は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに景品玉が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、玉払出装置９７内のステッピングモータの回転が停止して玉払出装置９７の動作が停止するとともに、必要に応じて打球発射装置３４の駆動も停止する。なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す玉払出装置として、ステッピングモータの回転によって遊技球が払い出される玉払出装置９７を例示するが、その他の駆動源によって遊技球を送り出す構造の玉払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の玉払出装置を用いてもよい。
【００３１】
賞球払出制御を行うために、入賞口スイッチ１９ａ，２４ａ、始動口スイッチ１７およびＶカウントスイッチ２２からの信号が、主基板３１に送られる。主基板３１のＣＰＵ５６は、始動口スイッチ１７がオンすると６個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ２３がオンすると１５個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると１０個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口２４に入賞した遊技球は、入賞口２４からの入賞球流路に設けられている入賞口スイッチ２４ａで検出され、入賞口１９に入賞した遊技球は、入賞口１９からの入賞球流路に設けられている入賞口スイッチ１９ａで検出される。
【００３２】
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、賞球制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および表示制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３および入賞口スイッチ１９ａ，２４ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９と、始動記憶表示器１８の点灯および滅灯を行うとともに７セグメントＬＥＤによる可変表示器１０と装飾ランプ２５とを駆動するランプ・ＬＥＤ回路６０とが搭載されている。
【００３３】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
【００３４】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される揮発性記憶手段の一例であるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。また、Ｉ／Ｏポート部５７は、マイクロコンピュータにおける情報入出力可能な端子である。
【００３５】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。
なお、玉払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図４ではそれらは省略されている。
【００３６】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００３７】
図５は、電源監視および電源バックアップのためのＣＰＵ５６周りの一構成例を示すブロック図である。図５に示すように、電源基板に搭載されている第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、ＣＰＵ５６に接続される入力ポート５７０に入力されている。第１の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。従って、ＣＰＵ５６は、入力ポート５７０を介して電源断の状況を確認することができる。
【００３８】
入力ポート５７０は、遊技機に設けられている遊技球を検出するための遊技球検出手段（この例では、始動口スイッチ１７、カウントスイッチ２３、入賞口スイッチ１９ａ，２４ａ等）の出力信号を入力する入力ポートの空きビットに入力されている。すなわち、電圧低下信号は、遊技球検出手段の検出情報を入力する検出入力手段としての入力ポート５７０に入力される。
【００３９】
なお、第１の電源監視回路からの電圧低下信号は、ＣＰＵ５６に対して情報伝達可能に接続されていればよく、入力ポート５７０は、ＣＰＵ５６の内蔵ポートでもよいし、外付けのポートであってもよい。
【００４０】
また、主基板３１には、第１の電源監視回路からの電圧低下信号の他に、電源基板に搭載されている第２の電源監視回路（第２の電源監視手段）からの電圧低下信号も入力されている。第２の電源監視回路からの電圧低下信号は、初期リセット回路６５からの初期リセット信号と論理和をとられた後に、ＣＰＵ５６のリセット端子に入力される。従って、ＣＰＵ５６は、初期リセット回路６５からの初期リセット信号がローレベルを呈しているとき、または、第２の電源監視回路からの電圧低下信号がローレベルを呈しているときに、リセット状態（非動作状態）になる。
【００４１】
なお、初期リセット回路６５のリセットＩＣ６５１は、遊技機に電源が投入され＋５Ｖ電源の電圧が上昇していくときに、＋５Ｖ電源電圧が所定値以上になると、出力信号をハイレベルにする。すなわち、初期リセット信号をオフ状態にする。
【００４２】
＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【００４３】
図６は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、表示制御基板８０、音制御基板７０、ランプ制御基板３５および賞球制御基板３７等の遊技装置制御基板と独立して設置され、遊技機内の各遊技装置制御基板および機構部品が使用する電圧を生成する。また、電源基板９１０は、遊技機枠側（機構板３６側）ではない遊技機本体側に設置される。この例では、ＡＣ２４Ｖ、ＤＣ＋３０Ｖ、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
【００４４】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各遊技装置制御基板および機構部品に必要な電圧の電力が供給される。なお、トランス９１１の入力側には、遊技機に対する電源供給を停止したり開始させたりするための電源スイッチ９１８が設置されている。
【００４５】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの遊技装置制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち記憶内容保持状態となりうる変動データ記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。
【００４６】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００４７】
また、電源基板９１０には、上述した第１の電源回路を構成する電源監視用ＩＣ９０２と、第２の電源回路を構成する電源監視用ＩＣ９０４とが搭載されている。電源監視用ＩＣ９０２は、＋３０Ｖ電源電圧を導入し、＋３０Ｖ電源電圧を監視することによって電源断の発生を検出する。具体的には、＋３０Ｖ電源電圧が所定値以下になったら、電源断が生ずるとして電圧低下信号を出力する。この実施の形態では、所定値を＋１６Ｖとする。なお、＋３０Ｖ電源電圧は、交流から直流に変換された直後の電圧である。電源監視用ＩＣ９０２からの電圧低下信号は、主基板３１や賞球制御基板３７等に供給される。
【００４８】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、各遊技装置制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵを駆動するための電圧（この例では＋５Ｖ）よりも高く、かつ、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧として＋３０Ｖを用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００４９】
電源監視用ＩＣ９０４は、第１の電源監視回路が監視する電圧よりも低い電圧である＋５Ｖ電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。なお、＋５Ｖ電源電圧は、遊技装置制御マイクロコンピュータ（ＣＰＵ５６等）の駆動電源電圧である。
【００５０】
電源電圧が低下したときに、電源監視用ＩＣ９０４がローレベルの電圧低下信号を発生するタイミングは電源監視用ＩＣ９０２が電圧低下信号を発生するタイミングに対して遅くなるように、電源監視用ＩＣ９０４のしきい値レベル（電圧低下信号を発生する電圧レベル）が設定される。例えば、しきい値は４．２５Ｖである。４．２５Ｖは、通常時の電圧より低いが、ＣＰＵ５６が暫くの間動作しうる程度の電圧である。
【００５１】
なお、電源監視用ＩＣ９０２，９０４は、異なる電源電圧を監視しているが、同一の電源電圧を監視してもよい。例えば、ともに＋３０Ｖ電源電圧を監視してもよい。そして、例えば、一方の検出電圧（電圧低下信号を出力することになる電圧）を＋１６Ｖとし、他方の検出電圧を＋８Ｖとする。そのように構成した場合には、同一の電圧を監視するので、第１の電圧監視回路が電圧低下信号を出力するタイミングと第２の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。
【００５２】
また、電源監視用ＩＣ９０２，９０４は、遊技装置制御基板とが別個の電源基板９１０に搭載されているので、第１の電源監視回路と第２の電源監視回路による電源監視手段から、複数の遊技装置制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする遊技装置制御基板が幾つあっても電源監視手段は１つ設けられていればよいので、各遊技装置制御基板における各遊技装置制御手段が後述する電源復帰制御を行っても、遊技機のコストはさほど上昇しない。また、電源基板９０１は、遊技機枠側ではなく遊技機本体側に設置されているので、機構板３６を交換する場合でも電源基板９０１は交換不要である。よって、電源基板９１０の使い回しができ、このことからも遊技機のコスト上昇を抑えることができる。
【００５３】
次に遊技機の動作について説明する。
図７は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、停電からの復旧時であったか否か確認する（ステップＳ１）。停電からの復旧時であったか否かは、例えば、電源断時にバックアップＲＡＭ領域に設定される電源断フラグによって確認される。すなわち、停電からの復旧時には、バックアップＲＡＭ領域に所定のデータが保存されているのに対して、そうでないときにはＲＡＭの内容は不定になっていることにもとづいて、電源断フラグがセットされているか否かによって停電からの復旧時であったか否かを確認することができる。
【００５４】
停電からの復旧時であった場合には、ＣＰＵ５６は、後述する停電復旧処理を実行する（ステップＳ４）。なお、停電からの復旧時でない場合には、ＣＰＵ５６は、通常の初期化処理を実行する（ステップＳ１，Ｓ２）。その後、メイン処理では、タイマ割込フラグの監視（ステップＳ６）の確認を行うループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ５）も実行される。
【００５５】
通常の初期化処理では、図８に示すように、レジスタおよびＲＡＭのクリア処理（ステップＳ２ａ）と、必要な初期値設定処理（ステップＳ２ｂ）が行われた後に、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる（ステップＳ２ｃ）。すなわち、ステップＳ２ｃで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【００５６】
従って、この実施の形態では、ＣＰＵ５６の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図９に示すように、タイマ割込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセットする（ステップＳ１１）。
【００５７】
ＣＰＵ５６は、ステップＳ６において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ７）、電圧異常の監視を行う（ステップＳ８）。電圧異常の監視は、入力ポート５７０を介して電源基板９１０の電源監視用ＩＣ９０２からの電圧低下信号を監視することによって実行される。電圧異常すなわち電源電圧の低下を検出したら、ＣＰＵ５６は、後述する停電発生処理（電源断時処理：ステップＳ９）を実行する。
【００５８】
電圧異常が検出されない場合には、ＣＰＵ５６は、遊技制御処理を実行する（ステップＳ９）。以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【００５９】
図１０は、遊技制御処理を示すフローチャートである。遊技制御処理において、ＣＰＵ５６は、まず、表示制御基板８０に送出される表示制御コマンドをＲＡＭ５５の所定の領域に設定する処理を行った後に（表示制御データ設定処理：ステップＳ２１）、表示制御コマンドを出力する処理を行う（表示制御データ出力処理：ステップＳ２２）。
【００６０】
次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う（データ出力処理：ステップＳ２３）。また、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う（ステップＳ２４）。さらに、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２５）。
【００６１】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２６）。
【００６２】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２７）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２８）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【００６３】
さらに、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，２４ａの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ２９）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ３０）。
【００６４】
また、ＣＰＵ５６は、賞球制御基板３７との間の信号処理を行う（ステップＳ３１）。すなわち、所定の条件が成立すると賞球制御基板３７に賞球制御コマンドを出力する。賞球制御基板３７に搭載されている賞球制御用ＣＰＵは、賞球制御コマンドに応じて玉払出装置９７を駆動する。
【００６５】
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【００６６】
従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図１０に示された例に則して説明すると、例えば、ステップＳ３１の処理中であっても、強制的にステップＳ２１の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。
【００６７】
なお、この実施の形態では、電源電圧低下の判定（ステップＳ８）は、定期的に発生するタイマ割込によって起動される遊技制御処理を実行する前に行われたが、遊技制御処理を実行した後に行ってもよい。いずれの時期に行っても、遊技制御手段が他の遊技装置制御手段や遊技用装置との間で情報入出力を行っていない時期に電源電圧低下の判定が行われるので、情報入出力を行っているときに停電発生処理（ステップＳ９）が実行されることはない。すなわち、情報入出力が途中で中断されてしまうことはない。例えば、他の基板に送出される制御コマンドが確実に送出完了される。
【００６８】
また、ここでは、主基板３１のＣＰＵ５６が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的にクロック信号を発生するハードウェア回路を設け、その回路からの信号をＣＰＵ５６のタイマ動作用クロック入力端子に導入し、外部クロックにもとづくタイマ割込によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。
【００６９】
図１１は、停電発生処理（ステップＳ９）の一例を示すフローチャートである。停電発生処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ４１）。停電発生処理ではＲＡＭ内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにＣＰＵが動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。
【００７０】
次いで、ＣＰＵ５６は、全ての出力ポートをオフ状態にする（ステップＳ４２）。そして、必要ならば各レジスタの内容をバックアップＲＡＭ領域に格納する（ステップＳ４３）。また、電源断フラグをセットする（ステップＳ４４）。さらに、バックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ４５）、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとって（ステップＳ４６）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップＳ４７）。その後、ＲＡＭアクセス禁止状態にしてループする（ステップＳ４８）。電源電圧が低下していくときには、各種信号線のレベルが不安定になってＲＡＭ内容が化ける可能性があるが、このようにＲＡＭアクセス禁止状態にしておけば、バックアップＲＡＭ内のデータが化けることはない。
【００７１】
なお、ＲＡＭアクセス禁止にする前にセットされる電源断フラグは、上述したように、電源投入時において停電からの復旧か否かを判断する際に使用される。また、ステップＳ４１からＳ４８の処理は、第２の電源監視手段が電圧低下信号を発生する前に完了する。換言すれば、第２の電源監視手段が電圧低下信号を発生する前に完了するように、第１の電圧監視手段および第２の電圧監視手段の検出電圧の設定が行われている。
【００７２】
図１２は、停電復旧処理（ステップＳ４）の一例を示すフローチャートである。停電復旧処理において、ＣＰＵ５６は、まず、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ５１）。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理（ステップＳ２）と同様の初期化処理を実行する（ステップＳ５２，Ｓ５４）。
【００７３】
チェック結果が正常であれば、ＣＰＵ５６は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行うとともに（ステップＳ５３）、電源断フラグをクリアする（ステップＳ５５）。
【００７４】
なお、ここでは、ステップＳ１で停電からの復旧か否かを確認し、停電からの復旧時であればパリティチェックを行ったが、最初に、パリティチェックを実行し、チェック結果が正常でなければ停電からの復旧ではないと判断してステップＳ２の初期化処理を実行し、チェック結果が正常であれば遊技状態復帰処理を行ってもよい。すなわち、パリティチェックの結果をもって停電からの復旧であるか否かを判断してもよい。
【００７５】
図１３は、バックアップパリティデータ作成方法を説明するための説明図である。ただし、図１３に示す例では、簡単のために、バックアップデータＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく停電発生処理において、図１３（Ａ）に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）がバックアップパリティデータ領域に設定される。
【００７６】
電源が再投入されたときには、停電復旧処理においてパリティ診断が行われるが、図１３（Ｂ）はパリティ診断の例を示す説明図である。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図１３（Ａ）に示すようなデータがバックアップ領域に設定されている。
【００７７】
ステップＳ５１の処理において、ＣＰＵ５６は、バックアップＲＡＭ領域のバックアップパリティデータ領域に設定されていたデータ（この例では「３９Ｈ」）を初期データとして、バックアップデータ領域の各データについて順次排他的論理和をとる処理を行う。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「００Ｈ」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップＲＡＭ領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「００Ｈ」にならない。
【００７８】
よって、ＣＰＵ５６は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【００７９】
なお、この実施の形態では、停電発生処理で、チェックデータ（この例ではパリティデータ）の生成が行われたが、チェックデータの生成を行わず、電源断フラグのセットのみを行うようにしてもよい。
【００８０】
以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断しても、所定期間電源バックアップされるバックアップＲＡＭが設けられ、電源投入時に、ＣＰＵ５６（具体的にはＣＰＵ５６が実行するプログラム）は、バックアップＲＡＭがバックアップ状態にあればバックアップデータにもとづいて遊技状態を回復させる遊技状態復旧処理（ステップＳ５３）を行うように構成される。従って、電源断が発生しても遊技者に不利益がもたらされることを防止することができる遊技機が提供される。
【００８１】
以下、遊技状態復旧処理について説明する。
まず、この実施の形態において、主基板３１のＣＰＵ５６が、表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出する表示制御コマンド、音制御コマンドおよびランプ制御コマンドについて説明する。各制御コマンドは、図１０に示された遊技制御処理における特別図柄プロセス処理（ステップＳ２８）で遊技進行に応じて送出することが決定され、表示制御データ設定処理（ステップＳ２１）で具体的なデータが設定され、表示制御データ出力処理（ステップＳ２２）で出力ポートから出力されることによって送出される。
【００８２】
図１４（Ａ）は、可変表示部９における図柄変動に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板３１のＣＰＵ５６は、図柄変動を開始させるときに、表示制御基板８０、音制御基板７０およびランプ制御基板３５のそれぞれに対して変動開始コマンドを送出する。表示制御基板８０に対しては、さらに、左右中図柄の確定図柄を示す図柄指定コマンドを送出する。
【００８３】
そして、図柄変動を確定させるときに、表示制御基板８０、音制御基板７０およびランプ制御基板３５のそれぞれに対して変動停止コマンドを送出する。表示制御基板８０、音制御基板７０およびランプ制御基板３５に搭載されている各ＣＰＵは、変動開始コマンドで指定された変動態様に応じた表示制御、音発生制御およびランプ点灯制御を行う。なお、変動開始コマンドには変動時間を示す情報が含まれている。
【００８４】
図１４（Ｂ）は、可変表示部９の表示結果が所定の大当り図柄であった場合に実行される大当り遊技に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板３１のＣＰＵ５６は、大当り遊技開始時に、表示制御基板８０、音制御基板７０およびランプ制御基板３５のそれぞれに対して大当り開始コマンドを送出する。また、所定時間経過後に、１ラウンド（１Ｒ）指定コマンドを送出する。表示制御基板８０、音制御基板７０およびランプ制御基板３５に搭載されている各ＣＰＵは、大当り開始コマンドを受信すると、大当り開始時の表示制御、音発生制御およびランプ点灯制御を行う。また、１ラウンド指定コマンドを受信すると、大当り中の表示制御、音発生制御およびランプ点灯制御を行う。ただし、表示制御基板８０のＣＰＵは、１ラウンド目の表示を行う。
【００８５】
その後、主基板３１のＣＰＵ５６は、表示制御基板８０に対して各ラウンドを示すコマンド等を順次送出する。表示制御基板８０のＣＰＵは、それらのコマンドに応じて対応する表示制御を行う。
【００８６】
また、大当り遊技終了時に、主基板３１のＣＰＵ５６は、表示制御基板８０、音制御基板７０およびランプ制御基板３５のそれぞれに対して大当り終了コマンドを送出する。そして、所定時間経過後に、通常画面表示コマンドを送出する。各遊技装置制御手段は、通常画面表示コマンドを受信すると、制御状態を遊技待ちの状態にする。
【００８７】
図１５は、図１２に示された停電復旧処理で行われる遊技状態復旧処理の一例を示すフローチャートである。この例では、ＣＰＵ５６は、レジスタ内容を復元する必要があれば、バックアップＲＡＭに保存されていた値をレジスタに復元する（ステップＳ６１）。そして、バックアップＲＡＭに保存されていたデータにもとづいて停電時の遊技状態を確認する。例えば、特別図柄プロセス処理の進行状況に対応した特別図柄プロセスフラグの値によって遊技状態を確認することができる。
【００８８】
遊技状態が図柄変動中であった場合には（ステップＳ６２）、変動開始コマンドを表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出する制御を行う（ステップＳ６３）。また、遊技状態が大当り遊技中であった場合には（ステップＳ６４）、停電前に最後の送出された制御コマンドを表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出する制御を行う（ステップＳ６５）。そして、それ以外の遊技状態であった場合には、例えば、通常画面表示コマンドを制御コマンドを表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出する制御を行う（ステップＳ６６）。また、例えば、大当り中であった場合の可変入賞球装置１５の状態復帰は、ＲＡＭのデータが保存されているため、後の遊技制御処理内で自動的に行われる。
【００８９】
図１６は、停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。図１６において、可変表示の状態は表示制御基板８０のＣＰＵ（表示制御手段）によって実現され、音の状態は音制御基板７０のＣＰＵ（音制御手段）によって実現され、ランプの状態はランプ制御基板３５のＣＰＵ（ランプ制御手段）によって実現される。
【００９０】
図１６（Ａ）は、図柄変動中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板３１から変動開始コマンドが送出される（図１５におけるステップＳ６３）。変動開始コマンドは、図柄変動開始時に送出されるコマンドであるから、可変表示制御、音制御およびランプ制御の状態は、変動開始時の状態に戻る。この実施の形態では、変動開始コマンドには変動時間を指定する情報を含まれ、主基板３１のＣＰＵ５６は変動開始コマンド送出後では変動終了時の確定コマンド（変動停止コマンド）まで何も送出しない（図柄指定コマンドを除く）。従って、図柄変動中に停電が生じた場合には、変動途中の状態から変動を再開することはできないが、変動開始コマンドを再送出することによって、表示制御、音制御およびランプ制御は同期した状態に戻る。
【００９１】
なお、主基板３１において、変動開始時に使用した各種パラメータはバックアップＲＡＭに保存されている。従って、電源復旧後の変動における表示結果（確定図柄）等は、停電によって中断した変動においてなされるはずであった表示結果等と同じである。従って、遊技者に不利益が与えられるということはない。
【００９２】
図１６（Ｂ）は、大当り遊技中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板３１から停電前の最後に表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出されたコマンドが再送出される（図１５におけるステップＳ６５）。従って、音制御およびランプ制御は、大当り遊技中の制御状態に戻る。また、表示制御も、停電時に行われていた状態に戻る。
【００９３】
なお、主基板３１において、大当り遊技中の各種パラメータ（大入賞口開放回数、大入賞口入賞球数等）はバックアップＲＡＭに保存されている。従って、遊技者にとっての遊技状態も停電前の状態に戻るので、遊技者に不利益が与えられるということはない。
【００９４】
なお、上記の実施の形態では、遊技制御手段において、データ保存処理および復旧処理が行われる場合について説明したが、音声制御手段、ランプ制御手段および表示制御手段におけるＲＡＭの一部も電源バックアップされ、表示制御手段、音制御手段およびランプ制御手段も、上述したような処理を行ってもよい。ただし、表示制御手段、音制御手段およびランプ制御手段は、復旧時にコマンド送出処理を行う必要はない。
【００９５】
また、この実施の形態では、図６に示されたように、電源基板９１０に、２つの電源監視回路が搭載されている。そして、電源電圧が低下していくときに、第２の電源監視手段（この例では電源監視用ＩＣ９０４）が電圧低下信号を発生する時期は、第１の電源監視手段（この例では電源監視用ＩＣ９０２）が電圧低下信号を発生する時期よりも遅くなるように設定されている。さらに、第２の電源監視手段からの電圧低下信号は、ＣＰＵ５６のリセット端子に入力されている。
【００９６】
すると、ＣＰＵ５６は、図１７に示すように、第１の電源監視回路からの電圧低下信号にもとづいて停電発生処理（電源断時処理）を実行した後に電源断待ちに入るのであるが、電源断待ち状態において、リセット状態に入ることになる。すなわち、ＣＰＵ５６の動作が停止する。電源待ち状態では＋５Ｖ電源電圧値が徐々に低下するので入出力状態が不定になるが、ＣＰＵ５６はリセット状態になるので、不定データにもとづいて異常動作してしまうことは防止される。
【００９７】
このように、この実施の形態では、ＣＰＵ５６が、第１の電源監視手段からの検出出力の入力に応じて電源断時処理を実行するとともに、第２の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成したので、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる。
【００９８】
なお、上記の実施の形態では、ＣＰＵ５６は、入力ポート５７０を介して電源基板からの第１の電圧低下信号（第１の電源監視手段からの電圧低下信号）を検知したが、第１の電圧低下信号をマスク不能割込割込端子（ＮＭＩ端子）またはマスク可能外部割込端子（ＩＲＱ端子）に導入してもよい。図１８は、第１の電圧低下信号がＣＰＵ５６のＩＲＱ端子に入力されている例を示す。この場合には、第１の電圧低下信号が電圧低下を示す状態になると、割込処理（ＩＲＱ処理）によって停電発生処理（図１１参照）が実行される。よって、ＣＰＵ５６が実行するメイン処理では、ステップＳ７およびＳ８（図７参照）は不要である。
【００９９】
ＩＲＱ処理で停電発生処理を実行する場合には、遊技制御プログラムにおける賞球制御コマンドを送出するルーチンの開始時に割込マスクがセットされ、賞球制御コマンド送出完了時に割込マスクが解除される。よって、賞球制御コマンド送出処理が行われている間では割込処理は開始されず、第１の電圧低下信号が電圧低下状態を示しても停電発生処理は開始されない。従って、例えば停電発生の直前に発生した入賞にもとづく賞球個数情報も確実に賞球制御基板３７に転送される。
【０１００】
図１９は、電源監視および電源バックアップのための賞球制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図１９に示すように、電源基板に搭載されている第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、遅延回路９３６を介して賞球制御用ＣＰＵ３７１の入力ポートに入力されている。従って、賞球制御用ＣＰＵ３７１は、入力ポートを介して電源断の状況を確認することができる。
【０１０１】
また、第１の電源監視回路からの電圧低下信号は、賞球制御用ＣＰＵ３７１に対して情報伝達可能に接続されていればよく、入力ポートは、賞球制御用ＣＰＵ３７１の外付けのポートであってもよい。
【０１０２】
＋５Ｖ電源から電力が供給されていない間、賞球制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路９３５からリセット信号が発せられるので、賞球制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【０１０３】
図２０は、主基板３１から賞球制御基板３７に送信される賞球制御コマンドのビット構成の一例を示す説明図である。図２０に示すように、１バイト中の上位４ビットが制御指定部として使用され、下位４ビットが賞球数を示す領域として用いられる。
【０１０４】
図２１に示すように、制御指定部において、ビット７，６，５，４が「０，１，０，０」であれば払出個数指定コマンドであることを示す。払出個数指定コマンドは、主基板３１のＣＰＵ５６が入賞を検出すると直ちに賞球制御基板３７に送出される。
【０１０５】
ビット７，６，５，４が「１，０，０，０」である球切れ指定コマンドは、補給玉がなくなったことが検出されたときに主基板３１から送信される。また、ビット７，６，５，４が「１，０，０，１」である発射停止指定コマンドは、余剰玉受皿４が満タンになって満タンスイッチ４８がオンしたとき（満タン状態フラグがオンしたとき）に主基板３１から送信される。
【０１０６】
賞球制御コマンドは、主基板３１から賞球制御基板３７に、１バイト（８ビット：賞球制御コマンドＤ７〜Ｄ０）のデータとして出力される。賞球制御コマンドＤ７〜Ｄ０は正論理で出力される。また、賞球制御コマンドＤ７〜Ｄ０が出力されたときには、負論理の賞球制御ＩＮＴ信号が出力される。
【０１０７】
この実施の形態では、図２２に示すように、主基板３１から賞球制御コマンドＤ７〜Ｄ０が出力されるときに、賞球制御ＩＮＴ信号が５μｓ以上ローレベルになる。賞球制御ＩＮＴ信号は、賞球制御基板３７において、賞球制御用ＣＰＵ３７１の割込端子に接続されている。よって、賞球制御用ＣＰＵ３７１は、割り込みがあると、賞球制御コマンドＤ７〜Ｄ０が主基板３１から送出されたことを認識でき、割込処理において賞球制御コマンド受信処理を行う。
【０１０８】
なお、図２０に示されたコマンド構成は一例であって、他の構成にしてもよい。例えば、１バイト中の上位下位を、図２０に示された構成とは逆にしてもよい。また、この実施の形態では、５μｓ間ＩＮＴ信号をローレベル（オン状態）にしたが、ＩＮＴ信号のオン状態は、それよりも長くてもよい。また、この実施の形態では、賞球制御コマンドデータは１バイト構成であるが、２バイト等のより長い構成であってもよい。
【０１０９】
さらに、図２０に示されたコマンド構成では、賞球制御コマンドに賞球数そのものが設定されるが、賞球制御コマンドにおいて、賞球数そのものではなく、賞球数を示す情報（例えば、００，０１，１０等）が設定されていてもよい。
【０１１０】
図２３は、賞球制御用ＣＰＵ３７１のメイン処理を示すフローチャートである。メイン処理では、賞球制御用ＣＰＵ３７１は、まず、ＲＡＭ領域をクリアする等の初期値設定処理を行う（ステップＳ７０１）。なお、内蔵ＲＡＭの電源バックアップされたＲＡＭ領域（バックアップＲＡＭ領域）にデータが設定されている場合には、それらの領域のクリア処理はなされない。その後、この実施の形態では、賞球制御用ＣＰＵ３７１は、タイマ割込フラグの監視（ステップＳ７０２）の確認を行うループ処理に移行する。
【０１１１】
ステップＳ７０１の初期化処理では、後述する総合個数記憶の値が０でない場合には、非バックアップＲＡＭ領域をクリアする。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う。なお、バックアップＲＡＭ領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。さらに、それら処理の他に、２ｍｓ毎に定期的にタイマ割込がかかるように賞球制御用ＣＰＵ３７１に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる。すなわち、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【０１１２】
従って、この実施の形態では、賞球制御用ＣＰＵ３７１の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図２４に示すように、タイマ割込が発生すると、賞球制御用ＣＰＵ３７１は、タイマ割込フラグをセットする（ステップＳ７１１）。
【０１１３】
賞球制御用ＣＰＵ３７１は、ステップＳ７０２において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ７０３）、電圧異常の監視を行う（ステップＳ７０４）。電圧異常の監視は、入力ポートを介して電源基板９１０の電源監視用ＩＣ９０２からの電圧低下信号を監視することによって実行される。電圧異常すなわち電源電圧の低下を検出したら、賞球制御用ＣＰＵ３７１は、後述する停電発生処理（電源断時処理：ステップＳ７０６）を実行する。
【０１１４】
電圧異常が検出されない場合には、賞球制御用ＣＰＵ３７１は、賞球制御処理を実行する（ステップＳ７０５）。以上の制御によって、この実施の形態では、賞球制御処理は２ｍｓ毎に起動されることになる。
【０１１５】
図２５は、賞球制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に総合個数記憶（例えば２バイト）が形成されている。総合個数記憶は、主基板３１の側から指示された払出個数の総数を記憶するものである。
【０１１６】
図２６は、割込処理による賞球制御コマンド受信処理を示すフローチャートである。主基板３１からの賞球制御ＩＮＴ信号は賞球制御用ＣＰＵ３７１の割込端子に入力されている。よって、主基板３１からの賞球制御ＩＮＴ信号がオン状態になると、賞球制御用ＣＰＵ３７１に割込がかかり、図２６に示す賞球制御コマンドの受信処理が開始される。
【０１１７】
賞球制御コマンドの受信処理において、賞球制御用ＣＰＵ３７１は、まず、賞球制御コマンドデータの入力に割り当てられている入力ポートから１バイトのデータを読み込む（ステップＳ８５２）。読み込んだデータが払出個数指示コマンドであれば（ステップＳ８５３）、払出個数指示コマンドで指示された個数を総合個数記憶に加算する（ステップＳ８５５）。そうでなければ、通信終了フラグをセットする（ステップＳ８５４）。なお、通信終了フラグは、この例では、払出個数指示コマンド以外のコマンドを受信したことを示すフラグである。
【０１１８】
以上のように、賞球制御基板３７に搭載された賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出個数指示コマンドに含まれる賞球数をバックアップＲＡＭ領域（総合個数記憶）に記憶する。
【０１１９】
図２７は、タイマ割込で起動される賞球制御処理（ステップＳ７１１）を示すフローチャートである。賞球制御処理において、賞球制御用ＣＰＵ３７１は、総合個数記憶が０でないか否かの確認を行う（ステップＳ５１１）。総合個数記憶が０でなければ、賞球制御用ＣＰＵ３７１は、賞球払出処理を行う（ステップＳ５１２）。賞球払出処理では、払出モータ２８９がオンしていなければオンするとともに、賞球カウントスイッチ３０１Ａの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、１個の払出が行われたことを確認したら（ステップＳ５１３）、総合個数記憶の値を−１する（ステップＳ５１４）。また、総合個数記憶の値が０になったら（ステップＳ５１５）、払出モータ２８９をオフする（ステップＳ５１６）。
【０１２０】
総合個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、賞球制御用ＣＰＵ３７１は、総合個数記憶の内容にもとづいて賞球払出処理を継続することができる。
【０１２１】
賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【０１２２】
なお、賞球制御用ＣＰＵ３７１は、主基板３１から指示された賞球個数を総合個数記憶で総数として管理したが、賞球数毎（例えば１５個、１０個、６個）に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを＋１する。そして、賞球数毎の賞球払出が終了すると、対応する個数カウンタを−１する。その場合にも、各個数カウンタはバックアップＲＡＭ領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、賞球制御用ＣＰＵ３７１は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【０１２３】
図２８は、賞球制御用ＣＰＵ３７１が実行する停電発生処理を示すフローチャートである。電源基板９０１の電源監視用ＩＣ９０２が電源電圧の低下を検出すると電圧低下信号が電圧低下を示す状態となり、停電発生処理が開始される。停電発生処理において、賞球制御用ＣＰＵ３７１は、ＲＡＭアクセス禁止状態に設定して（ステップＳ８０１）、その後ループする。従って、電源監視用ＩＣ９０２から電圧低下信号が出力されると、賞球払出制御がなされない状態になる。
【０１２４】
この実施の形態では、図１９に示されたように、電源基板に搭載されている第１の電源監視手段からの電圧低下信号が、遅延回路９３６を介して賞球制御用ＣＰＵ３７１の入力ポートに入力されている。第１の電源監視手段からの電圧低下信号（第１の電圧低下信号）は、主基板３１にも入力されている。賞球制御基板３７における遅延回路９３６は第１の電圧低下信号を所定時間遅延させて賞球制御用ＣＰＵ３７１の入力ポートに入力する。よって、主基板３１のＣＰＵ５６が、第１の電源監視手段が電圧低下を検出したことを認識するタイミングは、賞球制御基板３７の賞球制御用ＣＰＵ３７１が認識するタイミングよりも早い。
【０１２５】
ＣＰＵ５６および賞球制御用ＣＰＵ３７１はそれぞれ第１の電圧低下信号に応じて電源断時処理を行うのであるが、ＣＰＵ５６は、賞球制御用ＣＰＵ３７１よりも早く電源断時処理を開始する。すなわち、賞球制御用ＣＰＵ３７１による賞球制御処理が停止するよりも早くＣＰＵ５６による遊技制御処理が停止する。すると、遊技制御処理中に送出された賞球制御コマンドは、電源断が生ずるときであっても、確実に賞球制御用ＣＰＵ３７１で受信される。賞球制御用ＣＰＵ３７１は受信した賞球制御コマンドにもとづく賞球数をバックアップＲＡＭ領域に保存するので、賞球数は、停電中でも保持され停電復旧後に処理される。よって、この実施の形態によれば、遊技制御手段が検出した入賞にもとづく賞球払出が確実になされる。よって、遊技者に不利益が与えられることはない。
【０１２６】
なお、この実施の形態では、賞球制御用ＣＰＵ３７１は、入力ポートを介して電源基板からの第１の電圧低下信号（第１の電源監視手段からの電圧低下信号）を検知したが、第１の電圧低下信号をマスク不能割込割込端子またはマスク可能外部割込端子に導入してもよい。図２９は、第１の電圧低下信号が賞球制御用ＣＰＵ３７１のマスク不能割込端子（ＮＭＩ端子）に入力されている例を示す。この場合には、第１の電圧低下信号が電圧低下を示す状態になると、ＮＭＩ処理によって図２８に示された停電発生処理が実行される。よって、賞球制御用ＣＰＵ３７１が実行するメイン処理では、ステップＳ７０４およびＳ７０６（図２３参照）は不要である。
【０１２７】
また、遅延回路９３６を設けず、第１の電圧低下信号をソフトウェア的に遅延させてもよい。例えば、図２３に示されたメイン処理において、ステップＳ７０４で電圧低下を検知したら所定のタイマをスタートさせる。そして、そのタイマがタイムアウトしたら、ステップＳ７０６の停電発生処理を開始する。タイマがタイムアウトするまでは、賞球制御処理を実行する。
【０１２８】
さらに、賞球制御基板３７にも、主基板３１と同様に電源基板９１０の第２の電源監視手段からの電圧低下信号を導入し、第２の電源監視手段の検出出力を賞球制御用ＣＰＵ３７１のリセット端子に接続するようにしてもよい。その場合には、賞球制御用ＣＰＵ３７１が、第１の電源監視手段からの検出出力の入力に応じて電源断時処理を実行するとともに、第２の電源監視手段からの検出出力の入力に応じてシステムリセットされるので、電源断時に、より確実に賞球払出個数等のデータが保存され、遊技者に不利益がもたらされることを防止することができる。
【０１２９】
上記の各実施の形態のパチンコ遊技機１は、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
【０１３０】
【発明の効果】
以上のように、本発明によれば、遊技機を、遊技機本体側に遊技装置制御基板で使用される各電圧を生成する電源基板を備え、電源基板には所定電位電源の電圧低下を検出するための電源監視手段が設けられ、遊技装置制御マイクロコンピュータが、電源監視手段からの検出出力の入力に応じて所定の電源断時処理を実行するように構成したので、電源断が発生しても、遊技者に不利益がもたらされることを防止することができる効果がある。また、電源監視手段からの検出出力を必要とする遊技装置制御基板が幾つあっても電源監視手段は１つ設けられていればよいので遊技機のコストはさほど上昇しない。さらに、電源基板が遊技機枠側ではなく遊技機本体側に設置されているので、電源基板の使い回しができ遊技機のコスト上昇を抑えることができる。
【０１３１】
電源監視手段からの検出出力が入力回路を介して遊技装置制御マイクロコンピュータに入力され、遊技装置制御マイクロコンピュータが、ポート監視によって電源監視手段の検出出力を監視するように構成されている場合には、所定の電源断時処理を実行するために遊技装置制御マイクロコンピュータの外部割込端子を使用しないので、外部割込端子に他の割込要因を接続した場合に割込要因の解析が容易である。
【０１３２】
遊技装置制御基板に遊技球検出手段の検出情報を入力するための検出入力手段が設けられ、検出入力手段として電源監視手段の検出出力を入力するための入力回路と同一の入力回路が用いられるように構成されている場合には、入力回路の有効活用を図ることができる。
【０１３３】
電源監視手段からの検出出力が遊技装置制御マイクロコンピュータの割込端子に入力され、遊技装置制御マイクロコンピュータが、割込端子への入力にもとづいて電源断時処理を実行するように構成されている場合には、ソフトウェアの負担を増大させることなく所定の電源断時処理を実行することができる。
【０１３４】
遊技装置制御マイクロコンピュータが、定期的に発生する割込に応じて遊技装置制御処理を実行し、遊技装置制御処理の終了後または開始前に電源監視手段の出力を監視して電源断時処理を実行するか否かを決定するように構成されている場合には、遊技装置制御手段が情報入出力を行っていない時期に電源電圧低下の判定が行われるので、情報入出力が途中で中断されてしまうことはない。
【０１３５】
電源断時処理に揮発性記憶手段へアクセスを防止する処理が含まれている場合には、電源断時に、揮発性記憶手段のデータが破壊されることがないという効果がある。
【０１３６】
電源断時処理に電源断時処理が実行された旨の符号を設定する処理が含まれ、遊技装置制御マイクロコンピュータが、その符号を電源投入時に参照するように構成されている場合には、電源投入時に、電源断したときに電源断時処理が行われたのか否かを容易に認識することができる。
【０１３７】
電源監視手段が、電源断時処理を実行させるための第１の電源監視手段と、第１の電源監視手段が電圧低下を検出した所定期間後に電源電圧の電圧低下を検出する第２の電源監視手段とを備え、遊技装置制御マイクロコンピュータが、第２の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成されている場合には、不定データにもとづいて異常動作してしまうことが防止されて電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることをより確実に防止することができる。
【０１３８】
遊技制御手段における遊技装置制御マイクロコンピュータが、賞球制御手段における遊技装置制御マイクロコンピュータよりも早く電源バックアップされているデータを保護するための電源断時処理を実行するように構成されている場合には、遊技制御処理中に遊技制御手段から賞球制御手段に対して送出されたコマンドは、電源断が生ずるときであっても確実に賞球制御手段で受信される。
【図面の簡単な説明】
【図１】パチンコ遊技機を正面からみた正面図である。
【図２】パチンコ遊技機の遊技盤を正面からみた正面図である。
【図３】パチンコ遊技機を背面からみた背面図である。
【図４】遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図５】電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図６】電源基板の一構成例を示すブロック図である。
【図７】主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図８】初期化処理を示すフローチャートである。
【図９】２ｍｓタイマ割込処理を示すフローチャートである。
【図１０】遊技制御処理を示すフローチャートである。
【図１１】停電発生処理を示すフローチャートである。
【図１２】停電復旧処理を示すフローチャートである。
【図１３】バックアップパリティデータ作成方法を説明するための説明図である。
【図１４】主基板からの各制御コマンドの送出タイミング例を示す説明図である。
【図１５】遊技状態復旧処理の一例を示すフローチャートである。
【図１６】停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。
【図１７】電圧監視手段の出力にもとづくＣＰＵの動作状態の一例を示すタイミング図である。
【図１８】電源監視および電源バックアップのためのＣＰＵ周りの他の構成例を示すブロック図である。
【図１９】電源監視および電源バックアップのための賞球制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図２０】賞球制御コマンドの構成例を示す説明図である。
【図２１】賞球制御コマンドのビット構成を示す説明図である。
【図２２】賞球制御コマンドデータの出力の様子を示すタイミング図である。
【図２３】賞球制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図２４】賞球制御用ＣＰＵの２ｍｓタイマ割込処理を示すフローチャートである。
【図２５】賞球制御手段におけるＲＡＭの一構成例を示す説明図である。
【図２６】賞球制御用ＣＰＵのコマンド受信処理を示すフローチャートである。
【図２７】賞球制御処理を示すフローチャートである。
【図２８】賞球制御用ＣＰＵが実行する停電発生処理を示すフローチャートである。
【図２９】電源監視および電源バックアップのための賞球制御用ＣＰＵ周りの他の構成例を示すブロック図である。
【符号の説明】
１ パチンコ遊技機
３１ 主基板
３５ ランプ制御基板
３７ 賞球制御基板
７０ 音制御基板
８０ 表示制御基板
５３ 基本回路
５６ ＣＰＵ
３７１ 賞球制御用ＣＰＵ
５７０ 入力ポート
９０２，９０４ 電源監視用ＩＣ
９１０ 電源基板
９３６ 遅延回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine or a coin gaming machine in which a game is performed in accordance with an operation of a player, and more particularly to a gaming machine in which a game is performed in accordance with an operation of a player in a gaming area of a gaming board. .
[0002]
[Prior art]
As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a winning area such as a winning opening provided in the game area, a predetermined number of prize balls are paid out to the player. There are things to be done. Further, a variable display unit whose display state can be changed is provided, and when a display result of the variable display unit becomes a predetermined specific display mode, a predetermined game value is provided to the player. There is.
[0003]
The fact that the display result of the variable display unit that displays the special symbol is a combination of a predetermined specific display mode is usually referred to as “big hit”. In addition, the game value is a right to make the state of the variable prize ball device provided in the game area of the gaming machine advantageous for a player who is easy to win a hit ball, or to a state advantageous to the player. Or to generate.
[0004]
When a big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the state shifts to a big hit game state in which a hit ball is easy to win. Then, in each open period, when a predetermined number (for example, 10) of the winning prizes is won, the winning prize opening is closed. The number of opening of the special winning opening is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and if the opening time elapses even if the number of winnings does not reach a predetermined number, the winning opening is closed. If the predetermined condition (for example, winning in the V zone provided in the special winning opening) is not satisfied at the time when the special winning opening is closed, the big hit gaming state ends.
[0005]
Also, among the combinations of display modes other than the combination of “big hits”, at the stage where some of the display results of the plurality of variable display units have not yet been derived and displayed, the variable display in which the display results have already been derived and displayed. A state in which the display mode of the unit satisfies the display condition that is a combination of the specific display modes is called “reach”. If the display result of the identification information variably displayed on the variable display unit does not satisfy the condition of “reach”, the result is “out” and the variable display state ends. A player plays a game while enjoying how to generate a big hit.
[0006]
When a game ball wins a winning opening provided on the game board, a predetermined number of payout balls are paid out. Since the progress of the game is controlled by the game control means mounted on the main board, the number of prize balls based on the winning is determined by the game control means and transmitted to the prize ball control board. Hereinafter, the game control means and other control means may be referred to as game device control means, respectively.
[0007]
[Problems to be solved by the invention]
As described above, the gaming machine is equipped with various gaming machine control means including the game control means. Generally, each gaming machine control means is constituted by a microcomputer. That is, a program is stored in a ROM or the like, and data that temporarily occurs in control or data that changes as the control progresses is stored in the RAM. Then, when a power-off state occurs due to a power failure or the like in the gaming machine, data in the RAM is lost. Therefore, at the time of restoration from a power failure or the like, the player must return to the initial state (for example, the state when the game machine is first turned on at the game store on the day), which may be disadvantageous to the player. There is. For example, if a power failure occurs during a jackpot game and the gaming machine returns to the initial state, the player cannot enjoy the benefits based on the jackpot occurrence.
[0008]
Therefore, an object of the present invention is to provide a gaming machine that can prevent a disadvantage from being brought to a player even if a power failure occurs. It is a further object of the present invention to prevent disadvantages for the player and to reduce the cost of the gaming machine.
[0009]
[Means for Solving the Problems]
A gaming machine according to the present invention is a gaming machine capable of giving a game result value to a player as a result of performing a predetermined game, and is powered on when the gaming machine is turned on artificially by a game clerk or the like. The concept that includes everything from when power is not supplied to when power is supplied, such as when power is restored from a power failure, etc.), the game state is changed based on the data held immediately before the power is turned off. It is possible to perform a game state return control to return, a gaming machine control board mounted with gaming machine control means for controlling a gaming machine provided for the game, a gaming machine control board on the gaming machine body side And a power supply board for separately generating a voltage used in the gaming machine control board. The power supply board is provided with power supply monitoring means for detecting a voltage drop of the predetermined potential power supply, and the gaming machine control means The gaming machine control microcomputer includes a gaming machine control microcomputer, and the detection output of the power supply monitoring means of the power supply board is connected to the gaming machine control microcomputer of the gaming machine control board, and the gaming machine control microcomputer responds to the input of the detection output from the power supply monitoring means. A predetermined power-off process. The game result value is a concept indicating payout of a game ball or an increase in a score in the case of an image-based gaming machine.
[0010]
The detection output from the power supply monitoring means is input to the gaming device control microcomputer via the input circuit, and the gaming device control microcomputer may be configured to monitor the detection output of the power supply monitoring means by port monitoring. .
[0011]
The gaming machine further includes game ball detection means for detecting game balls for use in the game, and the game machine control board is provided with detection input means for inputting detection information of the game ball detection means. The input unit may be configured to use the same input circuit as the input circuit for inputting the detection output of the power supply monitoring unit.
[0012]
A detection output from the power supply monitoring means is input to an interrupt terminal of the gaming device control microcomputer, and the gaming device control microcomputer is configured to execute a power-off process based on the input to the interrupt terminal. You may.
[0013]
The gaming machine control microcomputer executes the gaming machine control processing based on the interrupt that occurs periodically, monitors the output of the power monitoring means after or before the gaming machine control processing ends, and It may be configured to determine whether or not to execute the disconnection process.
[0014]
The power-off processing may be configured to include processing for preventing access to the volatile storage unit.
[0015]
The power-off process includes a process of setting a code indicating that the power-off process has been executed, and the gaming machine control microcomputer may refer to the code when the power is turned on.
[0016]
The power supply monitoring means includes a first power supply monitoring means for executing power-off processing, and a second power supply monitoring means for detecting a voltage drop of a power supply voltage after a predetermined period of time when the first power supply monitoring means detects a voltage drop. Means, and the gaming machine control microcomputer may be configured so that the system is reset in response to the input of the detection output from the second power supply monitoring means.
[0017]
As the game device control means, there are at least a game control means for controlling the progress of the game and a prize ball control means for performing a prize ball payout control based on a prize, and data generated when each of the game device control microcomputers performs control. The volatile storage means for storing the power is backed up, and the gaming machine control microcomputer in the game control means is turned off more quickly than the gaming machine control microcomputer in the prize ball control means in order to protect the data which is backed up. It may be configured to execute processing.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine, which is an example of a gaming machine, will be described. 1 is a front view of the pachinko gaming machine 1 as viewed from the front, FIG. 2 is an overall rear view showing the internal structure of the pachinko gaming machine 1, and FIG. 3 is a rear view of the gaming board of the pachinko gaming machine 1 as viewed from the back. Here, a pachinko gaming machine is shown as an example of a gaming machine, but the present invention is not limited to a pachinko gaming machine, and may be, for example, a coin gaming machine. Further, the present invention can be applied to a game machine or a slot machine of an image type.
[0019]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2 is a hit ball supply tray 3. A surplus ball tray 4 for storing prize balls overflowing from the hit ball supply tray 3 and a hit ball operation handle (operation knob) 5 for firing a hit ball are provided below the hit ball supply tray 3. A game board 6 is detachably mounted behind the glass door frame 2. A game area 7 is provided on the front of the game board 6.
[0020]
Near the center of the game area 7, a variable display device 8 including a variable display unit 9 for variably displaying a plurality of types of symbols and a variable display 10 using 7-segment LEDs is provided. In this embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. On the side of the variable display device 8, a passing gate 11 for guiding a hit ball is provided. The hit ball that has passed through the passing gate 11 is guided to the starting winning opening 14 via the ball exit 13. In a passage between the passage gate 11 and the ball outlet 13, there is a gate switch 12 for detecting a hit ball that has passed through the passage gate 11. The winning ball that has entered the starting winning port 14 is guided to the back of the game board 6 and detected by the starting port switch 17. In addition, a variable winning ball device 15 that performs opening and closing operations is provided below the starting winning port 14. The variable winning ball device 15 is opened by the solenoid 16.
[0021]
An opening / closing plate 20 that is opened by the solenoid 21 in a specific game state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening and closing plate 20 serves as a means for opening and closing the special winning opening. A winning ball that has entered one (V zone) of the winning balls guided from the opening / closing plate 20 to the back of the game board 6 is detected by the V count switch 22. The winning ball from the opening / closing plate 20 is detected by the count switch 23. At the lower part of the variable display device 8, there is provided a starting prize storage display 18 having four display portions for displaying the number of winning balls entering the starting prize port 14. In this example, the start winning prize storage display 18 increases the number of lit display units by one each time there is a starting prize, with the upper limit being four. Then, each time the variable display of the variable display unit 9 is started, the number of the lit display units is reduced by one.
[0022]
The game board 6 is provided with a plurality of winning ports 19 and 24, and winning of the game balls to the winning ports 19 and 24 is detected by the winning port switches 19a and 24a. Decorative lamps 25 that blink during the game are provided around the left and right sides of the game area 7, and the lower part has an out opening 26 for absorbing a hit ball that has not won. In addition, two speakers 27 that emit sound effects are provided at upper left and right sides of the game area 7. A game effect LED 28a and game effect lamps 28b and 28c are provided on the outer periphery of the game area 7.
[0023]
In this example, a prize ball lamp 51 that is lit when a prize ball is paid out is provided near one of the speakers 27, and a ball out lamp 52 that is lit when a supply ball runs out is near the other speaker 27. Is provided. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming table 1 and enables lending of a ball by inserting a prepaid card.
[0024]
The card unit 50 has a usable indicator lamp 151 for indicating whether or not the card is in a usable state. If there is a fraction (a number less than 100 yen) in the remaining amount information recorded in the card, the fraction is displayed on the hitting plate. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connection board direction indicator 153 indicating which side of the pachinko gaming machine 1 the card unit 50 corresponds to, and the inside of the card unit 50. A card insertion indicator 154 indicating that a card has been inserted into the card, a card insertion slot 155 into which a card as a recording medium is inserted, and a mechanism of a card reader / writer provided on the back of the card insertion slot 155 are checked. A card unit lock 156 is provided for releasing the card unit 50 in some cases.
[0025]
The hit ball fired from the hitting ball launching device enters the game area 7 through the hitting rail, and then descends from the game area 7. When a hit ball is detected by the gate switch 12 through the passing gate 11, the display number of the variable display 10 is changed continuously. When a hit ball enters the start winning opening 14 and is detected by the start opening switch 17, the symbols in the variable display section 9 start rotating if the symbols can be changed. If it is not possible to start changing the symbol, the start winning memory is increased by one.
[0026]
The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of stoppage is a combination of big hit symbols, the game shifts to a big hit game state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or until a predetermined number (for example, 10) of hit balls is won. Then, when a hit ball wins in the specific winning area while the opening and closing plate 20 is opened and is detected by the V count switch 22, a continuation right is generated and the opening and closing plate 20 is opened again. Generation of the continuation right is permitted a predetermined number of times (for example, 15 rounds).
[0027]
If the combination of images in the variable display unit 9 at the time of stoppage is a combination of big hit symbols accompanied by a probability change, the probability of the next big hit increases. In other words, a high probability state, which is more advantageous for the player, is obtained. When the stop symbol on the variable display 10 is a predetermined symbol (hit symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol on the variable display 10 hits the symbol is increased, and the opening time and the number of times the variable winning ball device 15 is opened are increased.
[0028]
Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIG.
On the back of the variable display device 8, as shown in FIG. 2, a prize ball tank 38 is provided above the mechanism plate 36, and when the pachinko gaming machine 1 is installed on the gaming machine installation island, a prize ball is provided from above. It is supplied to the prize ball tank 38. The prize ball in the prize ball tank 38 reaches the ball payout device through the guide gutter 39.
[0029]
On the mechanism plate 36, a variable display control unit 29 for controlling the variable display unit 9 via the relay board 30, a game control board (main board) 31, which is covered with a board case 32 and on which a game control microcomputer and the like are mounted, A relay board 33 for relaying a signal between the variable display control unit 29 and the game control board 31 and a prize ball control board 37 on which a microcomputer for controlling a prize ball for controlling payout of prize balls are installed. Have been. Further, below the mechanism plate 36, a hitting ball firing device 34 for shooting a hitting ball into the game area 7 using the rotational force of the motor, a game effect lamp / LEDs 28a, 28b, 28c, a prize ball lamp 51, and a ball cut lamp A lamp control board 35 for sending a signal to 52 is provided.
[0030]
FIG. 3 is a rear view of the gaming board of the pachinko gaming machine 1 as viewed from the rear. As shown in FIG. 3, the ball that has passed through the guiding gutter 39 passes through the ball cutout detectors 187a and 187b and reaches the ball dispensing device 97 via the ball supply gutters 186a and 186b. The prize ball paid out from the ball payout device 97 is supplied to the hitting ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the communication port 45. On the side of the communication port 45, a surplus ball passage 46 communicating with the surplus ball tray 4 provided on the front face of the pachinko gaming machine 1 is formed. A large number of prize balls based on the prize are paid out, and the hitting ball supply tray 3 becomes full. Finally, after the prize balls reach the communication port 45, further prize balls are paid out. It is led to the ball tray 4. When the prize ball is further paid out, the sensing lever 47 presses the full tank switch 48 and the full tank switch 48 is turned on. In this state, the rotation of the stepping motor in the ball payout device 97 stops, the operation of the ball payout device 97 stops, and the driving of the hit ball firing device 34 also stops as necessary. In this embodiment, a ball payout device 97 that pays out game balls by rotating a stepping motor is illustrated as a ball payout device 97 that pays out game balls by driving an electric drive source. A ball payout device having a structure in which a ball is sent out may be used, or a ball payout device having a structure in which a stopper is removed by driving an electric drive source to pay out the ball by its own weight may be used.
[0031]
To perform the prize ball payout control, signals from the winning port switches 19a and 24a, the starting port switch 17 and the V count switch 22 are sent to the main board 31. When the starting port switch 17 is turned on, the CPU 56 of the main board 31 knows that a winning corresponding to the payout of six winning balls has occurred. Further, when the count switch 23 is turned on, it is known that a winning corresponding to the payout of 15 prize balls has occurred. Then, when the winning opening switch is turned on, it is known that a winning corresponding to the payout of 10 winning balls has occurred. In this embodiment, for example, a game ball that has won the winning opening 24 is detected by a winning opening switch 24 a provided in a winning ball flow path from the winning opening 24, and the game ball that has won the winning opening 19 is detected. Is detected by a winning opening switch 19a provided in a winning ball flow path from the winning opening 19.
[0032]
FIG. 4 is a block diagram illustrating an example of a circuit configuration of the main board 31. FIG. 4 also shows the prize ball control board 37, the lamp control board 35, the sound control board 70, the emission control board 91, and the display control board 80. On the main board 31, a basic circuit 53 for controlling the pachinko gaming machine 1 in accordance with a program, and signals from the gate switch 12, the starting port switch 17, the V count switch 22, the count switch 23, and the winning port switches 19a and 24a are provided. 53, a solenoid circuit 59 that drives the solenoid 16 that opens and closes the variable winning ball device 15 and the solenoid 21 that opens and closes the opening and closing plate 20 in accordance with commands from the basic circuit 53, and turns on and off the start storage display 18. A lamp / LED circuit 60 that extinguishes the lights and drives the variable indicator 10 and the decorative lamps 25 by 7-segment LEDs is mounted.
[0033]
Also, according to the data provided from the basic circuit 53, jackpot information indicating occurrence of a jackpot, effective start information indicating the number of start winning balls used for starting image display of the variable display section 9, and indicating that a probability change has occurred. It includes an information output circuit 64 that outputs probability change information and the like to a host computer such as a hall management computer.
[0034]
The basic circuit 53 includes a ROM 54 for storing a game control program and the like, a RAM 55 as an example of volatile storage means used as a work memory, a CPU 56 for performing a control operation according to a control program, and an I / O port unit 57. Including. In this embodiment, the ROM 54 and the RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to include at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally or internally provided. The I / O port unit 57 is a terminal capable of inputting and outputting information in the microcomputer.
[0035]
Further, the main board 31 has an initial reset circuit 65 for resetting the basic circuit 53 when the power is turned on, and decodes an address signal given from the basic circuit 53 to output any one of the I / O port units 57. An address decode circuit 67 for outputting a signal for selecting an / O port is provided.
In addition, there is also switch information input to the main board 31 from the ball dispensing device 97, but these are omitted in FIG.
[0036]
A hit ball launching device that hits and launches a game ball is driven by a drive motor 94 controlled by a circuit on a launch control board 91. Then, the driving force of the driving motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the launch control board 91 is controlled so that the hit ball is launched at a speed corresponding to the operation amount of the operation knob 5.
[0037]
FIG. 5 is a block diagram showing a configuration example around the CPU 56 for power supply monitoring and power supply backup. As shown in FIG. 5, a voltage drop signal from a first power supply monitoring circuit (first power supply monitoring means) mounted on a power supply board is input to an input port 570 connected to the CPU 56. The first power supply monitoring circuit is a circuit that monitors the voltage of any one of various DC power supplies used by the gaming machine and detects a drop in the power supply voltage. Therefore, the CPU 56 can confirm the power-off state via the input port 570.
[0038]
The input port 570 inputs an output signal of a game ball detecting means (in this example, a start port switch 17, a count switch 23, a winning port switches 19a and 24a) for detecting a game ball provided in the gaming machine. Input port is empty. That is, the voltage drop signal is input to the input port 570 as detection input means for inputting detection information of the game ball detection means.
[0039]
The voltage drop signal from the first power supply monitoring circuit may be connected to the CPU 56 so that information can be transmitted. The input port 570 may be a built-in port of the CPU 56 or an external port. Is also good.
[0040]
In addition to the voltage drop signal from the first power monitor circuit, the main board 31 also receives a voltage drop signal from a second power monitor circuit (second power monitor) mounted on the power board. Has been entered. The voltage drop signal from the second power supply monitoring circuit is ORed with the initial reset signal from the initial reset circuit 65 and then input to the reset terminal of the CPU 56. Accordingly, when the initial reset signal from the initial reset circuit 65 is at a low level, or when the voltage drop signal from the second power supply monitoring circuit is at a low level, the CPU 56 is in the reset state (non- Operating state).
[0041]
Note that the reset IC 651 of the initial reset circuit 65 sets the output signal to a high level when the power of the gaming machine is turned on and the voltage of the +5 V power supply rises when the +5 V power supply voltage becomes a predetermined value or more. That is, the initial reset signal is turned off.
[0042]
While power is not being supplied from the + 5V power supply, at least a portion of the RAM is backed up by a backup power supply supplied from a power supply board, and the contents are preserved even when the power to the gaming machine is cut off. Then, when the + 5V power supply is restored, a reset signal is issued from the initial reset circuit 65, so that the CPU 56 returns to the normal operation state. At that time, since necessary data has been backed up, it is possible to return to the gaming state at the time of the occurrence of the power failure when recovery from a power failure or the like.
[0043]
FIG. 6 is a block diagram illustrating a configuration example of the power supply board 910. The power supply board 910 is installed independently of the game apparatus control boards such as the main board 31, the display control board 80, the sound control board 70, the lamp control board 35, and the prize ball control board 37, and each of the game machine control boards in the gaming machine. And the voltages used by the mechanical components. Further, the power supply board 910 is installed on the gaming machine main body side, not on the gaming machine frame side (mechanism plate 36 side). In this example, AC24V, DC + 30V, DC + 21V, DC + 12V and DC + 5V are generated. Further, the capacitor 916 serving as a backup power supply is charged from DC + 5V, that is, a power supply line for driving an IC or the like on each substrate.
[0044]
Transformer 911 converts an AC voltage from an AC power supply to 24V. The AC 24 V voltage is output to connector 915. The rectifier circuit 912 generates a DC voltage of +30 V from AC 24 V and outputs the DC voltage to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 21V, + 12V, and + 5V and outputs the generated voltage to the connector 915. The connector 915 is connected to, for example, a relay board, and the relay board supplies electric power of a voltage necessary for each gaming machine control board and mechanical components. Note that a power switch 918 for stopping and starting power supply to the gaming machine is provided on the input side of the transformer 911.
[0045]
The + 5V line from DC-DC converter 913 branches to form a backup + 5V line. A large-capacity capacitor 916 is connected between the backup + 5V line and the ground level. The capacitor 916 can hold a storage state in a backup RAM (RAM backed up by a power supply, that is, a variable data storage unit that can be in a storage content holding state) of the gaming machine control board when power supply to the gaming machine is cut off. Backup power supply that supplies power to the Further, a diode 917 for preventing backflow is inserted between the + 5V line and the backup + 5V line.
[0046]
Note that a battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used which runs out of capacity when power is not supplied from a + 5V power supply for a predetermined time.
[0047]
The power supply board 910 is provided with a power supply monitoring IC 902 constituting the first power supply circuit and a power supply monitoring IC 904 constituting the second power supply circuit. The power supply monitoring IC 902 detects the occurrence of power interruption by introducing a +30 V power supply voltage and monitoring the +30 V power supply voltage. Specifically, when the + 30V power supply voltage becomes equal to or lower than a predetermined value, a voltage drop signal is output on the assumption that power is cut off. In this embodiment, the predetermined value is + 16V. Note that the +30 V power supply voltage is a voltage immediately after conversion from AC to DC. The voltage drop signal from the power supply monitoring IC 902 is supplied to the main board 31, the prize ball control board 37, and the like.
[0048]
The predetermined value for the power supply monitoring IC 902 to detect the power-off is lower than the normal voltage, but is a voltage at which the CPU on each game device control board can operate for a while. Further, since the power supply monitoring IC 902 is configured to monitor a voltage higher than a voltage for driving the CPU (+5 V in this example) and immediately after the voltage is converted from AC to DC, the CPU can The monitoring range can be extended for the required voltage. Therefore, more precise monitoring can be performed. Further, when +30 V is used as the monitoring voltage, since the voltage supplied to the various switches of the gaming machine is +12 V, it can be expected to prevent erroneous switch-on detection at the moment of a power interruption. That is, if the voltage of the +30 V power supply is monitored, it is possible to detect a decrease in the voltage of +12 V at a stage before +12 V generated after the generation of +30 V starts to fall. Therefore, when the voltage of the + 12V power supply decreases, the switch output comes to the on state. However, if the + 30V power supply voltage that drops earlier than the + 12V is monitored and the power cutoff is recognized, the power supply is turned on before the switch output turns on. It is possible to enter a state of waiting for restoration and to enter a state in which the switch output is not detected.
[0049]
The power supply monitoring IC 904 monitors a + 5V power supply voltage, which is lower than the voltage monitored by the first power supply monitoring circuit, and generates a low-level voltage drop signal when the voltage value falls below a predetermined value. The + 5V power supply voltage is a drive power supply voltage of the gaming machine control microcomputer (the CPU 56 and the like).
[0050]
When the power supply voltage decreases, the power supply monitoring IC 904 generates a low-level voltage drop signal such that the timing at which the power supply monitoring IC 904 generates a voltage drop signal is delayed with respect to the timing at which the power supply monitoring IC 902 generates the voltage drop signal. A threshold level (voltage level at which a voltage drop signal is generated) is set. For example, the threshold is 4.25V. 4.25 V is lower than the normal voltage, but is a voltage at which the CPU 56 can operate for a while.
[0051]
Although the power supply monitoring ICs 902 and 904 monitor different power supply voltages, they may monitor the same power supply voltage. For example, both may monitor the + 30V power supply voltage. Then, for example, one detection voltage (a voltage at which a voltage drop signal is output) is set to +16 V, and the other detection voltage is set to +8 V. In such a configuration, since the same voltage is monitored, the difference between the timing at which the first voltage monitoring circuit outputs the voltage drop signal and the timing at which the second voltage monitoring circuit outputs the voltage drop signal is desired. Can be reliably set in the predetermined period.
[0052]
In addition, since the power supply monitoring ICs 902 and 904 are mounted on a separate power supply board 910 with the gaming machine control board, a plurality of game modes can be provided by the power supply monitoring means using the first power supply monitoring circuit and the second power supply monitoring circuit. A voltage drop signal can be supplied to the device control board. Regardless of the number of gaming device control boards that require a voltage drop signal, it is sufficient that only one power supply monitoring unit is provided, so that each gaming device control unit in each gaming device control board performs power return control described later. However, the cost of gaming machines does not increase much. Further, since the power supply board 901 is installed not on the game machine frame side but on the game machine main body side, even when the mechanism board 36 is replaced, the power supply board 901 does not need to be replaced. Therefore, the power supply board 910 can be reused, which can also suppress an increase in the cost of the gaming machine.
[0053]
Next, the operation of the gaming machine will be described.
FIG. 7 is a flowchart illustrating a main process executed by the CPU 56 on the main board 31. When the power to the gaming machine is turned on, in the main process, the CPU 56 first checks whether or not it has been time to recover from a power failure (step S1). Whether or not the power is restored from the power failure is confirmed by, for example, a power-off flag set in the backup RAM area when the power is turned off. That is, at the time of recovery from a power failure, while the predetermined data is stored in the backup RAM area, otherwise, the power-off flag is set based on the fact that the contents of the RAM are undefined. It can be confirmed whether or not the power was restored from the power failure.
[0054]
If it is time to recover from a power failure, the CPU 56 executes a power failure recovery process described later (step S4). If it is not time to recover from a power failure, the CPU 56 executes a normal initialization process (steps S1 and S2). Thereafter, in the main process, the process shifts to a loop process for checking the monitoring of the timer interrupt flag (step S6). In the loop, a display random number update process (step S5) is also executed.
[0055]
In a normal initialization process, as shown in FIG. 8, after a register and RAM clearing process (step S2a) and a necessary initial value setting process (step S2b) are performed, a timer is set periodically every 2 ms. The timer register provided in the CPU 56 is initialized (setting that the timeout is 2 ms and the timer operates repeatedly) so that the timer is operated (step S2c). That is, in step S2c, a process of activating a timer interrupt and a process of setting a timer interrupt interval are executed.
[0056]
Therefore, in this embodiment, the internal timer of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 9, when a timer interrupt occurs, the CPU 56 sets a timer interrupt flag (step S11).
[0057]
When detecting that the timer interrupt flag has been set in step S6, the CPU 56 resets the timer interrupt flag (step S7) and monitors for an abnormal voltage (step S8). The voltage abnormality is monitored by monitoring a voltage drop signal from the power supply monitoring IC 902 of the power supply board 910 via the input port 570. When detecting an abnormal voltage, that is, a decrease in the power supply voltage, the CPU 56 executes a power failure generation process (power-off process: step S9) described later.
[0058]
When the abnormal voltage is not detected, the CPU 56 executes a game control process (step S9). According to the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, only the flag is set in the timer interruption processing, and the game control processing is executed in the main processing. However, the game control processing may be executed in the timer interruption processing.
[0059]
FIG. 10 is a flowchart showing a game control process. In the game control process, the CPU 56 first performs a process of setting a display control command transmitted to the display control board 80 in a predetermined area of the RAM 55 (display control data setting process: step S21), and then executes the display control command. Output processing is performed (display control data output processing: step S22).
[0060]
Next, a process of outputting the contents of the storage area of various output data to each output port is performed (data output process: step S23). Further, an output data setting process for setting output data such as big hit information, start information, and probability variation information output to the hall management computer in the storage area is performed (step S24). Further, various abnormality diagnosis processes are performed by a self-diagnosis function provided inside the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S25).
[0061]
Next, a process of updating each counter indicating each random number for determination such as a random number for big hit determination used in game control is performed (step S26).
[0062]
Further, the CPU 56 performs a special symbol process (step S27). In the special symbol process control, a corresponding process is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to a gaming state. Then, the value of the special symbol process flag is updated during each processing according to the gaming state. Further, a normal symbol process is performed (step S28). In the normal symbol process process, a corresponding process is selected and executed according to a normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. Then, the value of the normal symbol process flag is updated during each processing according to the gaming state.
[0063]
Further, the CPU 56 inputs the states of the gate sensor 12, the starting port sensor 17, the count sensor 23, and the winning port switches 19a and 24a via the switch circuit 58, and determines whether or not each of the winning ports and the prize apparatus has won. (Switch processing: step S29). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S30).
[0064]
Further, the CPU 56 performs signal processing with the award ball control board 37 (step S31). That is, when a predetermined condition is satisfied, a prize ball control command is output to the prize ball control board 37. The prize ball control CPU mounted on the prize ball control board 37 drives the ball payout device 97 according to the prize ball control command.
[0065]
As described above, the main process includes the process of determining whether or not to shift to the game control process, and the internal timer of the CPU 56 performs the timer control process based on the timer interrupt that is periodically generated. Since the flag for determining whether or not to shift is set, all of the game control processing is reliably executed. That is, until all of the game control processing is executed, it is not determined whether or not to shift to the next game control processing, so that it is guaranteed that all the processing during the game control processing is completed. ing.
[0066]
In a conventional general game control process, an external interrupt that is periodically generated forcibly returns to an initial state. Explaining with reference to the example shown in FIG. 10, for example, even during the process of step S31, the process is forcibly returned to the process of step S21. In other words, there is a possibility that the next game control process will be started before all the processes in the game control process are completed.
[0067]
In this embodiment, the determination of the power supply voltage drop (step S8) is performed before executing the game control process started by the timer interrupt generated periodically, but the game control process is executed. It may be done later. At any time, the power supply voltage drop is determined at a time when the game control means is not performing information input / output with another game apparatus control means or a game device. The power failure occurrence processing (step S9) is not executed when the power failure occurs. That is, information input / output is not interrupted halfway. For example, a control command sent to another board is completely sent.
[0068]
Here, the game control process executed by the CPU 56 of the main board 31 is executed in accordance with the flag set in the timer interrupt process based on the timer interrupt generated by the internal timer of the CPU 56 periodically. A hardware circuit that periodically generates a clock signal is provided, a signal from the circuit is introduced into a clock input terminal for timer operation of the CPU 56, and it is determined whether or not to shift to a game control process by a timer interrupt based on an external clock. A flag for determination may be set. Even in such a configuration, the flag is not determined until all the game control processes are executed, so that execution of all the processes in the game control process is guaranteed to be completed.
[0069]
FIG. 11 is a flowchart illustrating an example of the power failure generation process (Step S9). In the power failure occurrence processing, the CPU 56 first sets the interruption to be prohibited (step S41). In the power failure generation process, a checksum generation process is performed to ensure that the contents of the RAM are preserved. If another interrupt process is performed during that process, the voltage may drop to a level at which the CPU cannot operate before the checksum generation process is completed. The setting is made so that no interrupt occurs.
[0070]
Next, the CPU 56 turns off all output ports (step S42). Then, if necessary, the contents of each register are stored in the backup RAM area (step S43). Further, a power-off flag is set (step S44). Further, an appropriate initial value is set in the backup check data area of the backup RAM area (step S45), and exclusive OR is sequentially performed on the initial value and the data of the backup RAM area (step S46) to obtain a final operation value. Is set in the backup parity data area (step S47). Thereafter, a loop is made with the RAM access prohibited (step S48). When the power supply voltage decreases, the levels of various signal lines may become unstable and the contents of the RAM may be corrupted. However, if the RAM access is prohibited in this manner, the data in the backup RAM may be corrupted. There is no.
[0071]
Note that the power-off flag set before the RAM access is prohibited is used to determine whether or not to recover from a power failure when the power is turned on, as described above. Further, the processing of steps S41 to S48 is completed before the second power supply monitoring unit generates the voltage drop signal. In other words, the detection voltages of the first voltage monitoring means and the second voltage monitoring means are set such that the detection is completed before the second power supply monitoring means generates the voltage drop signal.
[0072]
FIG. 12 is a flowchart illustrating an example of the power failure recovery processing (step S4). In the power failure recovery processing, the CPU 56 first performs data check (parity check in this example) of the backup RAM area (step S51). If the power is restored after an unexpected power failure, the data in the backup RAM area should have been saved, and the check result becomes normal. If the check result is not normal, the internal state cannot be returned to the state at the time of power failure, so that the same initialization processing as the initialization processing (step S2) executed at the time of power-on without power recovery is performed. (Steps S52 and S54).
[0073]
If the check result is normal, the CPU 56 performs a game state restoring process for returning the internal state to the state at the time of power-off (step S53), and clears the power-off flag (step S55).
[0074]
In this case, in step S1, it is confirmed whether or not the power is restored from the power failure. If the power is restored from the power failure, the parity check is performed. However, first, the parity check is performed. It is determined that the recovery is not the recovery from the power failure, the initialization process of step S2 is executed, and if the check result is normal, the game state return process may be executed. That is, it may be determined whether or not the power is restored from the power failure based on the result of the parity check.
[0075]
FIG. 13 is an explanatory diagram for explaining a backup parity data creation method. However, in the example shown in FIG. 13, the size of the data in the backup data RAM area is 3 bytes for simplicity. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 13A, initial data (00H in this example) is set in the backup check data area. Next, an exclusive OR of “00H” and “F0H” is obtained, and an exclusive OR of the result and “16H” is obtained. Further, an exclusive OR of the result and “DFH” is obtained. Then, the result (in this example, “39H”) is set in the backup parity data area.
[0076]
When the power is turned on again, the parity diagnosis is performed in the power failure recovery processing. FIG. 13B is an explanatory diagram showing an example of the parity diagnosis. If all the data in the backup area is stored as it is, the data as shown in FIG. 13A is set in the backup area when the power is turned on again.
[0077]
In the processing of step S51, the CPU 56 sequentially exclusive-ORs each data in the backup data area with the data (39H in this example) set in the backup parity data area of the backup RAM area as initial data. Perform processing. If all the data in the backup area is stored as it is, the final operation result matches “00H”, that is, the data set in the backup check data area. If a bit error has occurred in the data in the backup RAM area, the final calculation result does not become “00H”.
[0078]
Therefore, the CPU 56 compares the final operation result with the data set in the backup check data area, and if they match, determines that the parity diagnosis is normal. If they do not match, it is determined that the parity diagnosis is abnormal.
[0079]
In this embodiment, check data (parity data in this example) is generated in the power failure generation process, but the check data is not generated, and only the power-off flag is set. Good.
[0080]
As described above, in this embodiment, the game control means is provided with the backup RAM for backing up the power for a predetermined period even when the power of the gaming machine is turned off. When the power is turned on, the CPU 56 (specifically, the CPU 56 Is executed, the game state restoring process (step S53) for restoring the game state based on the backup data if the backup RAM is in the backup state. Therefore, there is provided a gaming machine which can prevent a disadvantage from being brought to a player even if a power failure occurs.
[0081]
Hereinafter, the game state restoration processing will be described.
First, in this embodiment, a display control command, a sound control command, and a lamp control command that the CPU 56 of the main board 31 sends to the display control board 80, the sound control board 70, and the lamp control board 35 will be described. Each control command is determined to be sent in accordance with the progress of the game in the special symbol process process (step S28) in the game control process shown in FIG. 10, and specific data is displayed in the display control data setting process (step S21). Is set, and is transmitted by being output from the output port in the display control data output process (step S22).
[0082]
FIG. 14A is an explanatory diagram showing an example of a transmission timing of each control command relating to symbol variation in the variable display unit 9. In this embodiment, the CPU 56 of the main board 31 sends a change start command to each of the display control board 80, the sound control board 70, and the lamp control board 35 when starting the symbol change. To the display control board 80, a symbol designating command indicating a fixed symbol of the middle left and right symbols is further transmitted.
[0083]
Then, when the symbol variation is determined, a variation stop command is sent to each of the display control board 80, the sound control board 70, and the lamp control board 35. Each CPU mounted on the display control board 80, the sound control board 70, and the lamp control board 35 performs display control, sound generation control, and lamp lighting control according to the variation mode specified by the variation start command. The change start command includes information indicating the change time.
[0084]
FIG. 14B is an explanatory diagram showing an example of the transmission timing of each control command related to the big hit game executed when the display result of the variable display section 9 is a predetermined big hit symbol. In this embodiment, the CPU 56 of the main board 31 sends a jackpot start command to each of the display control board 80, the sound control board 70, and the lamp control board 35 at the start of the big hit game. After a lapse of a predetermined time, a one-round (1R) designation command is transmitted. When each CPU mounted on the display control board 80, the sound control board 70, and the lamp control board 35 receives the big hit start command, it performs display control, sound generation control, and lamp lighting control at the start of the big hit. When a one-round designation command is received, display control, sound generation control, and lamp lighting control during a big hit are performed. However, the CPU of the display control board 80 performs the first round of display.
[0085]
After that, the CPU 56 of the main board 31 sequentially sends commands indicating each round to the display control board 80. The CPU of the display control board 80 performs corresponding display control according to these commands.
[0086]
When the big hit game ends, the CPU 56 of the main board 31 sends a big hit end command to each of the display control board 80, the sound control board 70, and the lamp control board 35. Then, after a predetermined time has elapsed, a normal screen display command is transmitted. Upon receiving the normal screen display command, each game device control means changes the control state to a game waiting state.
[0087]
FIG. 15 is a flowchart illustrating an example of the game state restoration process performed in the power failure restoration process illustrated in FIG. In this example, if it is necessary to restore the contents of the register, the CPU 56 restores the value stored in the backup RAM to the register (step S61). Then, the game state at the time of the power failure is confirmed based on the data stored in the backup RAM. For example, the gaming state can be confirmed by the value of the special symbol process flag corresponding to the progress of the special symbol process.
[0088]
If the game state is changing symbols (step S62), control is performed to send a change start command to the display control board 80, the sound control board 70, and the lamp control board 35 (step S63). When the gaming state is the jackpot game (step S64), control is performed to transmit the last transmitted control command to the display control board 80, the sound control board 70, and the lamp control board 35 before the power failure. (Step S65). Then, when the game state is any other game state, for example, a control for transmitting a control command for a normal screen display command to the display control board 80, the sound control board 70, and the lamp control board 35 is performed (step S66). In addition, for example, the state of the variable prize ball device 15 in the case of a big hit is automatically performed in a later game control process because the data in the RAM is stored.
[0089]
FIG. 16 is an explanatory diagram illustrating an example of a control state when the power is restored after a power failure occurs. In FIG. 16, the state of the variable display is realized by the CPU (display control means) of the display control board 80, the state of the sound is realized by the CPU (sound control means) of the sound control board 70, and the state of the lamp is the lamp control board. This is realized by 35 CPUs (lamp control means).
[0090]
FIG. 16A shows an example in which the power is restored after a power failure occurs during the symbol change. In this case, when the power is restored, a change start command is sent from the main board 31 (step S63 in FIG. 15). Since the change start command is a command sent at the start of the symbol change, the state of the variable display control, the sound control, and the lamp control returns to the state at the start of the change. In this embodiment, the fluctuation start command includes information for specifying the fluctuation time, and after transmitting the fluctuation start command, the CPU 56 of the main board 31 does not transmit anything until the final change end command (the fluctuation stop command) ( Except for the symbol designating command). Therefore, if a power failure occurs during the symbol change, the change cannot be resumed from the state in the middle of the change, but the display control, sound control, and lamp control are synchronized by resending the change start command. Return to
[0091]
Note that, on the main board 31, various parameters used at the start of the fluctuation are stored in the backup RAM. Therefore, the display result (fixed symbol) and the like in the fluctuation after the power restoration is the same as the display result and the like that would have been made in the fluctuation interrupted by the power failure. Therefore, no disadvantage is given to the player.
[0092]
FIG. 16 (B) shows an example in which the power is restored after a power failure occurs during the big hit game. In this case, when the power is restored, the command sent from the main board 31 to the display control board 80, the sound control board 70, and the lamp control board 35 last before the power failure is sent again (step S65 in FIG. 15). Therefore, the sound control and the lamp control return to the control state during the big hit game. In addition, the display control also returns to the state performed at the time of the power failure.
[0093]
In addition, on the main board 31, various parameters during the big hit game (the number of times of opening the special winning opening, the number of winning balls of the special winning opening, etc.) are stored in the backup RAM. Therefore, since the game state for the player also returns to the state before the power failure, there is no disadvantage to the player.
[0094]
In the above-described embodiment, a case has been described in which the game control unit performs the data saving process and the recovery process. However, a part of the RAM in the voice control unit, the lamp control unit, and the display control unit is also backed up, The display control unit, the sound control unit, and the lamp control unit may also perform the processing described above. However, the display control means, the sound control means, and the lamp control means do not need to perform the command transmission processing at the time of restoration.
[0095]
Further, in this embodiment, as shown in FIG. 6, two power supply monitoring circuits are mounted on the power supply board 910. When the power supply voltage decreases, the timing at which the second power supply monitoring means (the power supply monitoring IC 904 in this example) generates the voltage drop signal is determined by the first power supply monitoring means (the power supply monitoring means in this example). IC 902) is set to be later than the time when the voltage drop signal is generated. Further, the voltage drop signal from the second power supply monitoring means is input to the reset terminal of the CPU 56.
[0096]
Then, as shown in FIG. 17, the CPU 56 enters a power-off wait state after executing a power-failure generation process (power-off process) based on a voltage drop signal from the first power supply monitoring circuit. In the waiting state, a reset state is entered. That is, the operation of the CPU 56 stops. In the power supply waiting state, the input / output state becomes unstable because the +5 V power supply voltage value gradually decreases, but since the CPU 56 is in the reset state, abnormal operation based on the undefined data is prevented.
[0097]
As described above, in this embodiment, the CPU 56 executes the power-off processing in response to the input of the detection output from the first power supply monitoring unit, and performs the processing when the detection output from the second power supply monitoring unit is input. Since the system is configured to be reset in response, the data can be reliably stored when the power is turned off, and it is possible to prevent the player from being disadvantaged.
[0098]
In the above-described embodiment, the CPU 56 detects the first voltage drop signal from the power supply board (the voltage drop signal from the first power supply monitoring unit) via the input port 570. The low signal may be introduced to a non-maskable interrupt terminal (NMI terminal) or a maskable external interrupt terminal (IRQ terminal). FIG. 18 shows an example in which the first voltage drop signal is input to the IRQ terminal of the CPU 56. In this case, when the first voltage drop signal indicates a voltage drop, a power failure generation process (see FIG. 11) is executed by an interrupt process (IRQ process). Therefore, in the main processing executed by the CPU 56, steps S7 and S8 (see FIG. 7) are unnecessary.
[0099]
When executing the power failure generation process in the IRQ process, an interrupt mask is set at the start of a routine for transmitting a prize ball control command in the game control program, and the interrupt mask is released when transmission of the prize ball control command is completed. Therefore, the interrupt process is not started while the prize ball control command sending process is being performed, and the power failure generation process is not started even if the first voltage drop signal indicates a voltage drop state. Therefore, for example, prize ball number information based on a prize generated immediately before the occurrence of the power failure is also reliably transferred to the prize ball control board 37.
[0100]
FIG. 19 is a block diagram showing an example of a configuration around the CPU 371 for controlling a prize ball for power supply monitoring and power supply backup. As shown in FIG. 19, a voltage drop signal from a first power supply monitoring circuit (first power supply monitoring means) mounted on a power supply board is input to an input port of the prize ball control CPU 371 via a delay circuit 936. Has been entered. Therefore, the prize ball control CPU 371 can confirm the power-off state via the input port.
[0101]
Further, the voltage drop signal from the first power supply monitoring circuit may be connected to the award ball control CPU 371 so as to be able to transmit information, and the input port is an external port of the award ball control CPU 371. You may.
[0102]
While power is not being supplied from the + 5V power supply, at least a part of the built-in RAM of the prize ball control CPU 371 is backed up by connecting a backup power supply supplied from a power supply board to a backup terminal, so that power for the gaming machine is maintained. Even if you refuse, the contents will be saved. Then, when the + 5V power supply is restored, a reset signal is issued from the initial reset circuit 935, so that the winning ball control CPU 371 returns to a normal operation state. At that time, since necessary data has been backed up, it is possible to return to the gaming state at the time of the occurrence of the power failure when recovery from a power failure or the like.
[0103]
FIG. 20 is an explanatory diagram showing an example of a bit configuration of a prize ball control command transmitted from the main board 31 to the prize ball control board 37. As shown in FIG. 20, the upper four bits in one byte are used as a control designator, and the lower four bits are used as an area indicating the number of prize balls.
[0104]
As shown in FIG. 21, if bits 7, 6, 5, and 4 are "0, 1, 0, 0" in the control designation unit, it indicates that the command is a payout number designation command. You . The payout number designation command is sent to the prize ball control board 37 immediately after the CPU 56 of the main board 31 detects a winning.
[0105]
The out-of-ball designation command in which bits 7, 6, 5, and 4 are "1, 0, 0, 0" is transmitted from the main board 31 when it is detected that there is no more supply ball. The firing stop designation command in which the bits 7, 6, 5, and 4 are “1, 0, 0, 1” is issued when the surplus ball tray 4 is full and the full switch 48 is turned on (the full tank state). (When the flag is turned on).
[0106]
The award ball control command is output from the main board 31 to the award ball control board 37 as 1-byte (8-bit: award ball control commands D7 to D0) data. The award ball control commands D7 to D0 are output in positive logic. When the prize ball control commands D7 to D0 are output, a negative logic prize ball control INT signal is output.
[0107]
In this embodiment, as shown in FIG. 22, when the prize ball control commands D7 to D0 are output from the main board 31, the prize ball control INT signal becomes low level for 5 μs or more. The award ball control INT signal is connected to an interrupt terminal of the award ball control CPU 371 on the award ball control board 37. Therefore, if there is an interrupt, the award ball control CPU 371 can recognize that the award ball control commands D7 to D0 have been transmitted from the main board 31, and perform the award ball control command receiving process in the interrupt process.
[0108]
The command configuration shown in FIG. 20 is an example, and another configuration may be used. For example, the upper and lower bits in one byte may be reversed from the configuration shown in FIG. Further, in this embodiment, the INT signal is set to the low level (ON state) for 5 μs, but the ON state of the INT signal may be longer. Further, in this embodiment, the award ball control command data has a one-byte configuration, but may have a longer configuration such as two bytes.
[0109]
Further, in the command configuration shown in FIG. 20, the prize ball number itself is set in the prize ball control command. However, in the prize ball control command, information indicating the prize ball number instead of the prize ball number itself (for example, 00 , 01, 10) may be set.
[0110]
FIG. 23 is a flowchart showing the main processing of the award ball control CPU 371. In the main process, the award ball control CPU 371 first performs an initial value setting process such as clearing a RAM area (step S701). If data is set in the RAM area (backup RAM area) of the internal RAM that has been backed up by power, those areas are not cleared. Thereafter, in this embodiment, the CPU 371 for award ball control shifts to a loop process for checking the monitoring of the timer interrupt flag (step S702).
[0111]
In the initialization processing of step S701, if the value of the total number storage described later is not 0, the non-backup RAM area is cleared. Then, setting for restarting the prize ball is performed. For example, a flag during processing of a prize ball is set. If the backup RAM area is an area irrespective of the number of prize balls, those addresses may be designated and cleared. Furthermore, in addition to these processes, initial settings of a timer register provided in the CPU for controlling a prize ball 371 so that a timer interrupt is periodically performed every 2 ms (setting that the timeout is 2 ms and setting of the repetition timer operating) ) Is performed. That is, a process of activating a timer interrupt and a process of setting a timer interrupt interval are executed.
[0112]
Therefore, in this embodiment, the internal timer of the prize ball control CPU 371 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 24, when a timer interrupt occurs, the prize ball controlling CPU 371 sets a timer interrupt flag (step S711).
[0113]
When detecting that the timer interrupt flag has been set in step S702, the award ball control CPU 371 resets the timer interrupt flag (step S703) and monitors for abnormal voltage (step S704). The voltage abnormality is monitored by monitoring a voltage drop signal from the power supply monitoring IC 902 of the power supply board 910 via the input port. Upon detecting a voltage abnormality, that is, a drop in the power supply voltage, the award ball control CPU 371 executes a power failure occurrence process (power-off process: step S706) described later.
[0114]
If no voltage abnormality is detected, the award ball control CPU 371 executes award ball control processing (step S705). With the above control, in this embodiment, the prize ball control process is started every 2 ms.
[0115]
FIG. 25 is an explanatory diagram showing an example of use of a RAM built in the CPU 371 for controlling a prize ball. In this example, the total number storage (for example, 2 bytes) is formed in the backup RAM area. The total number storage stores the total number of payout numbers instructed from the main board 31 side.
[0116]
FIG. 26 is a flowchart showing the prize ball control command receiving process by the interrupt process. The award ball control INT signal from the main board 31 is input to an interrupt terminal of the award ball control CPU 371. Therefore, when the award ball control INT signal from the main board 31 is turned on, the award ball control CPU 371 is interrupted, and the receiving process of the award ball control command shown in FIG. 26 is started.
[0117]
In the receiving process of the award ball control command, the award ball control CPU 371 first reads 1-byte data from the input port assigned to the input of the award ball control command data (step S852). If the read data is a payout number instruction command (step S853), the number specified by the payout number instruction command is added to the total number storage (step S855). Otherwise, a communication end flag is set (step S854). In this example, the communication end flag is a flag indicating that a command other than the payout number instruction command has been received.
[0118]
As described above, the prize ball control CPU 371 mounted on the prize ball control board 37 stores the prize ball number included in the payout number instruction command sent from the CPU 56 of the main board 31 in the backup RAM area (total number storage). Remember.
[0119]
FIG. 27 is a flowchart showing the prize ball control process (step S711) activated by the timer interruption. In the prize ball control processing, the prize ball control CPU 371 checks whether the total number storage is not 0 (step S511). If the total number storage is not 0, the prize ball control CPU 371 performs a prize ball payout process (step S512). In the prize ball payout process, if the payout motor 289 is not turned on, it is turned on, and it is confirmed whether or not the game ball has been paid out by the detection output of the prize ball count switch 301A. Then, when it is confirmed that one payout has been made (step S513), the value of the total number storage is decremented by one (step S514). When the value of the total number storage becomes 0 (step S515), the payout motor 289 is turned off (step S516).
[0120]
The contents of the total number storage are retained by the backup power supply of the power supply board 910 for a predetermined period even when the power of the gaming machine is turned off. Therefore, when the power is restored during the predetermined period, the prize ball control CPU 371 can continue the prize ball payout process based on the contents of the total number storage.
[0121]
The prize ball control CPU 371 can determine whether to perform the normal initialization processing or restore the state during the prize ball simply by checking the data in the backup RAM area when the power is turned on. That is, the prize ball processing can be restarted for the unpaid prize balls by a simple determination.
[0122]
The CPU 371 for controlling the prize ball manages the number of prize balls instructed from the main board 31 as a total number in the total number storage, but may manage the number of prize balls for each prize ball number (for example, 15, 10, or 6). Good. For example, a number counter corresponding to each award ball number is provided, and when a payout number designation command is received, the number counter corresponding to the number designated by the command is incremented by one. When the payout of each prize ball is completed, the corresponding number counter is decremented by one. Also in this case, each number counter is formed in the backup RAM area. Therefore, even if the power of the gaming machine is turned off, if the power is restored during the predetermined period, the prize ball control CPU 371 can continue the prize ball payout process based on the content of each number counter.
[0123]
FIG. 28 is a flowchart illustrating a power failure generation process executed by the prize ball control CPU 371. When the power supply monitoring IC 902 of the power supply board 901 detects a drop in the power supply voltage, the voltage drop signal indicates a voltage drop, and the power failure generation processing is started. In the power failure occurrence processing, the prize ball control CPU 371 sets the RAM access prohibition state (step S801), and then loops. Therefore, when the voltage drop signal is output from the power supply monitoring IC 902, the award ball payout control is not performed.
[0124]
In this embodiment, as shown in FIG. 19, the voltage drop signal from the first power supply monitoring means mounted on the power supply board is input to the input port of the prize ball control CPU 371 via the delay circuit 936. Has been entered. The voltage drop signal (first voltage drop signal) from the first power supply monitoring means is also input to the main board 31. The delay circuit 936 in the award ball control board 37 delays the first voltage drop signal for a predetermined time and inputs the delayed signal to the input port of the award ball control CPU 371. Therefore, the timing at which the CPU 56 of the main board 31 recognizes that the first power supply monitoring means has detected the voltage drop is earlier than the timing at which the CPU 371 for controlling the prize ball of the prize ball control board 37 recognizes.
[0125]
The CPU 56 and the prize ball control CPU 371 each perform power-off processing in response to the first voltage drop signal. The CPU 56 starts power-off processing earlier than the prize ball control CPU 371. That is, the game control process by the CPU 56 stops earlier than the stop of the prize ball control process by the CPU 371 for award ball control. Then, the prize ball control command transmitted during the game control process is reliably received by the prize ball control CPU 371 even when the power is cut off. The award ball control CPU 371 stores the number of award balls based on the received award ball control command in the backup RAM area. Therefore, the number of award balls is retained even during a power failure and is processed after restoration of the power failure. Therefore, according to this embodiment, the prize ball is paid out based on the winning detected by the game control means. Therefore, no disadvantage is given to the player.
[0126]
In this embodiment, the prize ball control CPU 371 detects the first voltage drop signal from the power supply board (voltage drop signal from the first power supply monitoring unit) via the input port. May be introduced to a non-maskable interrupt terminal or a maskable external interrupt terminal. FIG. 29 shows an example in which the first voltage drop signal is input to the non-maskable interrupt terminal (NMI terminal) of the CPU 371 for controlling a prize ball. In this case, when the first voltage drop signal indicates a voltage drop, the power failure generation processing shown in FIG. 28 is executed by the NMI processing. Therefore, steps S704 and S706 (see FIG. 23) are not necessary in the main processing executed by the CPU 371 for controlling the prize ball.
[0127]
Further, the first voltage drop signal may be delayed by software without providing the delay circuit 936. For example, in the main processing shown in FIG. 23, when a voltage drop is detected in step S704, a predetermined timer is started. Then, when the timer times out, the power failure generation processing of step S706 is started. Until the timer times out, the award ball control processing is executed.
[0128]
Further, similarly to the main board 31, a voltage drop signal from the second power supply monitoring means of the power supply board 910 is also introduced into the prize ball control board 37, and the detection output of the second power supply monitoring means is used as the prize ball control CPU 371. May be connected to the reset terminal. In that case, the prize ball control CPU 371 executes the power-off process in response to the input of the detection output from the first power supply monitoring means, and responds to the input of the detection output from the second power supply monitoring means. Therefore, when the power is turned off, the data such as the number of prize balls to be paid out is more reliably stored, and it is possible to prevent the player from being disadvantaged.
[0129]
In the pachinko gaming machine 1 of each of the above-described embodiments, a predetermined game value can be given to a player when a stop symbol of a special symbol variably displayed on the variable display portion 9 is a combination of a predetermined symbol based on a winning start. Was a first-class pachinko gaming machine, but a second-class pachinko gaming machine in which a predetermined gaming value can be given to a player when there is a prize in a predetermined area of an electric accessory that is opened based on a winning start. And a third-type pachinko gaming machine in which a predetermined right is generated or continued when there is a prize in a predetermined electric auditory product which is opened when a stop symbol of a symbol variably displayed based on a start winning prize is a predetermined combination of symbols. Even so, the present invention can be applied.
[0130]
【The invention's effect】
As described above, according to the present invention, the gaming machine is provided with a power supply board for generating each voltage used in the gaming machine control board on the gaming machine main body side, and the power supply board detects a voltage drop of the predetermined potential power supply. Power supply monitoring means is provided, and the gaming machine control microcomputer is configured to execute a predetermined power-off processing in response to the input of the detection output from the power supply monitoring means. Also, there is an effect that it is possible to prevent the disadvantage from being brought to the player. Also, no matter how many game machine control boards require the detection output from the power supply monitoring means, the cost of the gaming machine does not increase so much because only one power supply monitoring means is required. Further, since the power supply board is installed not on the game machine frame side but on the game machine main body side, the power supply board can be reused and the cost increase of the game machine can be suppressed.
[0131]
In the case where the detection output from the power supply monitoring means is input to the gaming device control microcomputer via the input circuit, and the gaming device control microcomputer is configured to monitor the detection output of the power supply monitoring means by port monitoring Since the external interrupt terminal of the gaming machine control microcomputer is not used to execute the predetermined power-off processing, it is easy to analyze the interrupt factor when another interrupt factor is connected to the external interrupt terminal. is there.
[0132]
A detection input means for inputting detection information of the game ball detection means is provided on the gaming machine control board, and the same input circuit as the input circuit for inputting the detection output of the power supply monitoring means is used as the detection input means. In this case, the input circuit can be effectively used.
[0133]
A detection output from the power supply monitoring means is input to an interrupt terminal of the gaming device control microcomputer, and the gaming device control microcomputer is configured to execute a power-off process based on the input to the interrupt terminal. In this case, the predetermined power-off process can be executed without increasing the load on the software.
[0134]
The gaming device control microcomputer executes the gaming device control process in response to the interrupt that occurs periodically, monitors the output of the power monitoring unit after or before the gaming device control process ends, and performs the power-off process. If it is configured to determine whether or not to execute, since the determination of the power supply voltage drop is performed at a time when the gaming machine control means is not performing information input and output, the information input and output is interrupted in the middle It won't.
[0135]
When the processing at the time of power-off includes processing for preventing access to the volatile storage means, there is an effect that data in the volatile storage means is not destroyed at the time of power-off.
[0136]
If the power-off process includes a process of setting a code indicating that the power-off process has been executed, and if the gaming machine control microcomputer is configured to refer to the code at power-on, When the power is turned on, it is possible to easily recognize whether or not the power-off processing has been performed when the power is turned off.
[0137]
A first power supply monitoring means for executing a power-off process; and a second power supply monitoring means for detecting a voltage drop of a power supply voltage after a predetermined period of time when the first power supply monitoring means detects a voltage drop. Means, and the gaming machine control microcomputer is configured to reset the system in response to the input of the detection output from the second power supply monitoring means. It is possible to prevent data from being lost and to reliably store data when the power is turned off, and it is possible to more reliably prevent the player from being disadvantaged.
[0138]
When the gaming machine control microcomputer in the gaming control means is configured to execute a power-off process for protecting data that is backed up earlier than the gaming machine control microcomputer in the prize ball control means. The command transmitted from the game control means to the prize ball control means during the game control processing is reliably received by the prize ball control means even when the power is cut off.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine viewed from the front.
FIG. 2 is a front view of the gaming board of the pachinko gaming machine as viewed from the front.
FIG. 3 is a rear view of the pachinko gaming machine as viewed from the rear.
FIG. 4 is a block diagram showing a circuit configuration example of a game control board (main board).
FIG. 5 is a block diagram showing a configuration example around a CPU for power supply monitoring and power supply backup.
FIG. 6 is a block diagram illustrating a configuration example of a power supply board.
FIG. 7 is a flowchart illustrating a main process executed by a CPU on a main board.
FIG. 8 is a flowchart illustrating an initialization process.
FIG. 9 is a flowchart showing a 2 ms timer interrupt process.
FIG. 10 is a flowchart showing a game control process.
FIG. 11 is a flowchart showing a power failure occurrence process.
FIG. 12 is a flowchart illustrating a power failure recovery process.
FIG. 13 is an explanatory diagram for describing a backup parity data creation method.
FIG. 14 is an explanatory diagram showing an example of transmission timing of each control command from the main board.
FIG. 15 is a flowchart illustrating an example of a game state restoration process.
FIG. 16 is an explanatory diagram illustrating an example of a control state when the power is restored after a power failure occurs.
FIG. 17 is a timing chart showing an example of the operation state of the CPU based on the output of the voltage monitoring means.
FIG. 18 is a block diagram showing another configuration example around a CPU for power supply monitoring and power supply backup.
FIG. 19 is a block diagram showing an example of a configuration around a CPU for controlling a prize ball for power supply monitoring and power supply backup.
FIG. 20 is an explanatory diagram showing a configuration example of a winning ball control command.
FIG. 21 is an explanatory diagram showing a bit configuration of a prize ball control command.
FIG. 22 is a timing chart showing how the award ball control command data is output.
FIG. 23 is a flowchart showing a main process executed by the award ball control CPU.
FIG. 24 is a flowchart showing a 2 ms timer interrupt process of the CPU for controlling a prize ball.
FIG. 25 is an explanatory diagram showing a configuration example of a RAM in the prize ball control means.
FIG. 26 is a flowchart illustrating a command receiving process of the award ball control CPU.
FIG. 27 is a flowchart showing a prize ball control process.
FIG. 28 is a flowchart illustrating a power failure generation process executed by the award ball control CPU.
FIG. 29 is a block diagram showing another configuration example around a CPU for controlling a prize ball for power supply monitoring and power supply backup.
[Explanation of symbols]
1 Pachinko machine
31 Main board
35 Lamp control board
37 Award Ball Control Board
70 sound control board
80 Display control board
53 Basic Circuit
56 CPU
371 CPU for controlling prize balls
570 input port
902,904 Power supply monitoring IC
910 power supply board
936 delay circuit

Claims (8)

遊技領域に設けられている入賞領域に遊技球が入賞すると賞球を払い出す遊技機であって、
遊技に供される遊技装置を制御するための遊技装置制御マイクロコンピュータが搭載された遊技装置制御基板と、遊技機本体側に前記遊技装置制御基板とは別個に設けられ前記遊技装置制御基板で使用される各電圧を生成する電源基板とを備え、
前記遊技装置制御基板は、前記遊技装置制御マイクロコンピュータとして遊技の進行を制御する遊技制御用マイクロコンピュータが搭載された遊技制御基板と、前記遊技装置制御マイクロコンピュータとして入賞に応じて前記遊技制御用マイクロコンピュータから出力される賞球制御コマンドにもとづいて賞球払出処理を行う賞球制御用マイクロコンピュータが搭載された賞球制御基板とを含み、
前記遊技制御用マイクロコンピュータは、バックアップ電源により遊技機に対する電力供給が停止してもデータが保持されるＲＡＭを有し、電力供給開始時にＲＡＭの保持データにもとづいて遊技状態を復帰させる遊技状態復帰制御を行うことが可能であり、
前記賞球制御用マイクロコンピュータは、バックアップ電源により遊技機に対する電力供給が停止してもデータが保持されるＲＡＭを有し、電力供給開始時にＲＡＭの保持データにもとづいて電力供給停止時の賞球払出処理を再開することが可能であり、
前記電源基板に、所定電位電源を監視して該所定電位電源の電圧低下を検出したときに検出信号を出力する第１の電源監視手段と、前記第１の電源監視手段が監視する前記所定電位電源と同一の電位電源を監視して、該電位電源の電圧が、前記第１の電源監視手段が検出信号を出力するときの電圧よりも低い所定値以下になったときに検出信号を出力する第２の電源監視手段とが設けられ、
前記第１の電源監視手段は前記遊技制御基板の前記遊技制御用マイクロコンピュータと前記賞球制御基板の前記賞球制御用マイクロコンピュータとに接続され、単一の前記第１の電源監視手段から前記遊技制御用マイクロコンピュータと前記賞球制御用マイクロコンピュータとに検出信号が出力され、
前記第２の電源監視手段は前記遊技制御基板の前記遊技制御用マイクロコンピュータと前記賞球制御基板の前記賞球制御用マイクロコンピュータとに接続され、単一の前記第２の電源監視手段から前記遊技制御用マイクロコンピュータと前記賞球制御用マイクロコンピュータとに検出信号が出力され、
前記遊技制御用マイクロコンピュータと前記賞球制御用マイクロコンピュータとは、ともに、前記第１の電源監視手段からの検出信号の入力に応じて、電力供給が停止してもデータが保持される前記ＲＡＭへのアクセスを禁止するＲＡＭアクセス禁止処理を行う電源断時処理を実行し、
前記遊技制御用マイクロコンピュータと前記賞球制御用マイクロコンピュータとは、ともに、前記第２の電源監視手段からの検出信号の入力に応じてシステムリセットされる
ことを特徴とする遊技機。 A gaming machine that pays out a prize ball when a game ball wins a winning area provided in the game area ,
A gaming machine control board gaming machine control microcomputer is mounted for controlling the gaming machine to be used for the game, used in the gaming machine control board provided separately from said gaming machine control board in the gaming machine main body side A power supply board that generates each voltage to be applied,
The gaming machine control board includes a gaming control board on which a gaming control microcomputer for controlling the progress of a game is mounted as the gaming machine control microcomputer, and the gaming control microcomputer according to a prize as the gaming machine control microcomputer. A prize ball control board equipped with a prize ball control microcomputer that performs a prize ball payout process based on a prize ball control command output from a computer,
The game control microcomputer includes a RAM that retains data even when power supply to the gaming machine is stopped by a backup power supply, and resumes a game state based on data held in the RAM at the start of power supply. It is possible to control,
The prize-ball controlling microcomputer has a RAM in which data is retained even when the power supply to the gaming machine is stopped by the backup power supply. It is possible to resume the payout process,
A first power supply monitoring unit configured to monitor a predetermined potential power supply and output a detection signal when a voltage drop of the predetermined potential power supply is detected, and the predetermined potential monitored by the first power supply monitoring unit. A potential power supply identical to the power supply is monitored, and a detection signal is output when a voltage of the potential power supply becomes equal to or lower than a predetermined value lower than a voltage at which the first power supply monitoring unit outputs the detection signal. Second power supply monitoring means is provided ;
It said first power supply monitoring means is connected to said prize ball control microcomputer of the prize ball control board and the gaming control microcomputer of the game control board, the single of said first power supply monitoring means A detection signal is output to the game control microcomputer and the prize ball control microcomputer,
The second power supply monitoring means is connected to the game control microcomputer of the game control board and the prize ball control microcomputer of the prize ball control board. A detection signal is output to the game control microcomputer and the prize ball control microcomputer,
The microcomputer for controlling the game and the microcomputer for controlling the prize ball are both provided in the RAM in which data is retained even if power supply is stopped in response to the input of a detection signal from the first power supply monitoring means. at power-off processing for RAM access prohibition process to prohibit access to the execution,
A game machine wherein both the game control microcomputer and the prize ball control microcomputer are reset in response to a detection signal input from the second power supply monitoring means. 遊技制御用マイクロコンピュータは、定期的に発生する割込があったことにもとづいて遊技の進行を制御する遊技制御処理を実行し、The microcomputer for game control executes a game control process for controlling the progress of the game based on the interrupt that occurs periodically,
前記遊技制御用マイクロコンピュータは、電源断時処理において、割込禁止状態に設定した後にＲＡＭアクセス禁止処理を行い、The game control microcomputer performs a RAM access prohibition process after setting an interrupt prohibition state in the power-off process,
第２の電源監視手段は、所定電位電源の電圧が、第１の電源監視手段による検出信号の出力から該第２の電源監視手段による検出信号の出力までの期間に前記遊技制御用マイクロコンピュータが電源断時処理を完了するように設定された所定値以下になったときに検出信号を出力するThe second power supply monitoring means is configured to control the game control microcomputer during a period in which the voltage of the predetermined potential power supply is between the output of the detection signal by the first power supply monitoring means and the output of the detection signal by the second power supply monitoring means. Outputs a detection signal when the power supply drops below a predetermined value set to complete processing
請求項１記載の遊技機。The gaming machine according to claim 1. 第１の電源監視手段からの検出信号は、入力回路を介して遊技制御用マイクロコンピュータと賞球制御用マイクロコンピュータとに入力され、
前記遊技制御用マイクロコンピュータと前記賞球制御用マイクロコンピュータとは、ポート監視によって前記第１の電源監視手段からの検出信号を監視する
請求項１または請求項２記載の遊技機。A detection signal from the first power supply monitoring means is input to a game control microcomputer and a prize ball control microcomputer via an input circuit,
3. The gaming machine according to claim 1, wherein the game control microcomputer and the prize ball control microcomputer monitor a detection signal from the first power supply monitoring unit by port monitoring. 遊技機は遊技に利用するための遊技球を検出するための遊技球検出手段をさらに備え、
遊技制御基板には前記遊技球検出手段の検出情報を入力するための検出入力手段が設けられ、
前記検出入力手段として、第１の電源監視手段からの検出信号を入力するための入力回路と同一の入力回路が用いられる
請求項３記載の遊技機。The gaming machine further includes a game ball detection means for detecting a game ball for use in a game,
The game control board is provided with detection input means for inputting detection information of the game ball detection means,
As the detection input means, the same input circuit as an input circuit for inputting a detection signal from the first power supply monitoring means is used.
The gaming machine according to claim 3 . 第１の電源監視手段からの検出信号は、遊技制御用マイクロコンピュータと賞球制御用マイクロコンピュータとの割込端子に入力され、
前記遊技制御用マイクロコンピュータと前記賞球制御用マイクロコンピュータとは、割込端子への入力にもとづいて電源断時処理を実行する
請求項１または請求項２記載の遊技機。A detection signal from the first power supply monitoring means is input to interrupt terminals of the game control microcomputer and the prize ball control microcomputer ,
3. The gaming machine according to claim 1 , wherein the microcomputer for controlling game and the microcomputer for controlling prize ball execute power-off processing based on an input to an interrupt terminal. 遊技制御用マイクロコンピュータは、定期的に発生する割込があったことにもとづいて遊技の進行を制御する遊技制御処理を実行し、遊技制御処理の終了後または開始前に第１の電源監視手段からの検出信号を監視する
請求項１から請求項４のうちのいずれかに記載の遊技機。The game control microcomputer executes a game control process for controlling the progress of the game based on the interruption that occurs periodically, and executes the first power supply monitoring means after the game control process is completed or before the game control process is started. the gaming machine according to any one of claims 1 to 4 for monitoring the detection signal from the. 遊技制御用マイクロコンピュータが実行する電源断時処理には、電源断時処理が実行された旨の符号を設定する処理が含まれ、遊技制御用マイクロコンピュータは、その符号を電源投入時に参照する
請求項１から請求項６のうちのいずれかに記載の遊技機。 The power-off processing executed by the game control microcomputer includes a process of setting a code indicating that the power-off process has been executed, and the game control microcomputer refers to the code at power-on. The gaming machine according to any one of claims 1 to 6 . 遊技制御用マイクロコンピュータは、賞球制御用マイクロコンピュータよりも早く電源断時処理を実行する
請求項１から請求項７のうちのいずれかに記載の遊技機。Gaming control micro computer, a game machine according to any one of claims 1 to 7 to perform a fast electric Minamotodan during processing than winning balls control microcomputer.
JP27756799A 1999-09-29 1999-09-29 Gaming machine Expired - Fee Related JP3581057B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27756799A JP3581057B2 (en) 1999-09-29 1999-09-29 Gaming machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27756799A JP3581057B2 (en) 1999-09-29 1999-09-29 Gaming machine

Publications (2)

Publication Number Publication Date
JP2001096030A JP2001096030A (en) 2001-04-10
JP3581057B2 true JP3581057B2 (en) 2004-10-27

Family

ID=17585309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27756799A Expired - Fee Related JP3581057B2 (en) 1999-09-29 1999-09-29 Gaming machine

Country Status (1)

Country Link
JP (1) JP3581057B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6060918B2 (en) * 2014-02-24 2017-01-18 株式会社三洋物産 Game machine

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6058186A (en) * 1983-09-09 1985-04-04 オムロン株式会社 Power failure treating apparatus of game machine
JPH0467733U (en) * 1990-10-18 1992-06-16
JPH06233867A (en) * 1993-02-08 1994-08-23 Sophia Co Ltd Game machine
JPH08190446A (en) * 1995-01-11 1996-07-23 Hitachi Ltd Backup system for microcomputer
JPH10108962A (en) * 1996-10-07 1998-04-28 Sophia Co Ltd Game machine
JPH10234990A (en) * 1997-02-28 1998-09-08 Amtex Kk Managing system for pachinko game parlor
JPH11188138A (en) * 1997-12-25 1999-07-13 Sankyo Kk Image display type pachinko game machine

Also Published As

Publication number Publication date
JP2001096030A (en) 2001-04-10

Similar Documents

Publication Publication Date Title
JP3588016B2 (en) Gaming machine
JP2001104586A (en) Game machine
JP3583336B2 (en) Gaming machine
JP3609303B2 (en) Game machine
JP3583327B2 (en) Gaming machine
JP2001087472A (en) Game machine
JP2001120736A (en) Game machine
JP3609297B2 (en) Game machine
JP3581057B2 (en) Gaming machine
JP4142055B2 (en) Game machine
JP3647697B2 (en) Game machine
JP4828648B2 (en) Game machine
JP3759136B2 (en) Game machine
JP3782416B2 (en) Game machine
JP3816473B2 (en) Game machine
JP2004000795A (en) Game machine
JP3588022B2 (en) Gaming machine
JP3857262B2 (en) Game machine
JP4625068B2 (en) Game machine
JP3816472B2 (en) Game machine
JP4142054B2 (en) Game machine
JP4142048B2 (en) Game machine
JP4828650B2 (en) Game machine
JP4828649B2 (en) Game machine
JP4828647B2 (en) Game machine

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040721

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070730

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees