JP3583327B2

JP3583327B2 - Gaming machine

Info

Publication number: JP3583327B2
Application number: JP32177799A
Authority: JP
Inventors: 詔八鵜川; 武宏近藤
Original assignee: Sankyo Co Ltd
Current assignee: Sankyo Co Ltd
Priority date: 1999-11-11
Filing date: 1999-11-11
Publication date: 2004-11-04
Anticipated expiration: 2019-11-11
Also published as: JP2001137440A

Description

【０００１】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機やコイン遊技機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。
【０００４】
大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
【発明が解決しようとする課題】
遊技機には、遊技制御手段を初めとする種々の遊技装置制御手段が搭載されている。一般に、各遊技装置制御手段はマイクロコンピュータで構成される。すなわち、ＲＯＭ等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがＲＡＭに格納される。すると、遊技機に停電等による電源断状態が発生すると、ＲＡＭ内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態（例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態）に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当たり遊技中において電源断が発生し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当たりの発生にもとづく利益を享受することができなくなってしまう。
【０００７】
そのような事態を回避するには、停電等の不測の電源断が生じたときに、必要なデータを電源バックアップＲＡＭに保存し、電源が復旧したときに保存されていたデータを復元して遊技を再開させればよい。しかし、電源断時に必要なデータを保存する際に保存の仕方および復元の仕方が不適切であると、復元されたデータが電源断時のデータと一致しない可能性がある。そのような場合には、やはり遊技者に不測の不利益を与えかねない。
【０００８】
そこで、本発明は、停電等の不測の電源断が発生したときに必要なデータを保存して電源復旧時に電源断時の状態から遊技を再開できるように構成された場合に、必要なデータを確実に保存することができるとともに、保存されていたデータを電源復帰後に確実に活用することができる遊技機を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明による遊技機は、所定の遊技を行った結果として遊技者に遊技結果価値を付与可能な遊技機であって、電源投入時に、電源断直前の内容を保持することが可能な記憶手段に保持されている保持データにもとづいて遊技状態を復帰させる遊技状態復帰制御を行うことが可能であり、遊技に供される遊技装置を制御するための遊技装置制御手段と、所定電位電源の電圧が低下し所定値となったことを検出するための電源監視手段とを備え、遊技装置制御手段は、電源監視手段の検出に応じて遊技進行に応じて変動する変動データを前記記憶手段で保持するための所定の電源断時処理を行うとともに、記憶手段がデータを保持している状態で電源断状態から電源が復帰したときに、記憶手段の保持データにもとづいて、初期化処理を行うか遊技状態を電源断前の状態に復帰させる復帰時処理を行うかを決定することを特徴とする。なお、遊技結果価値とは、遊技球の払い出しや、画像式遊技機の場合の得点の加点を示す概念である。
【００１０】
記憶手段で保持される変動データには少なくとも遊技状態を示す遊技状態データが含まれ、復帰時処理には、遊技状態の復元を行うための遊技状態データ読み出し処理が含まれるように構成されていてもよい。
【００１１】
初期化処理を行うか復帰時処理を行うかを決定するために用いられる保持データは、例えばチェックサムである。
【００１２】
遊技装置制御手段は、電源断時にチェックサムを演算して記憶手段に保持させるとともに、電源復帰時に、チェックサムによって記憶手段の保持データの確認を行い保持データが正当であれば復帰時処理を行うように構成されていてもよい。
【００１３】
ここで、遊技装置制御手段は、保持データが正当でなかった場合には初期化処理を行うように構成されていてもよい。
【００１４】
電源断時処理には電源断を示すフラグをセットする処理が含まれ、遊技装置制御手段は、電源復帰時に、チェックサムが所定値であった場合には電源断を示すフラグの状態を確認し、そのフラグが電源断を示していれば復帰時処理を行うように構成されていてもよい。
【００１５】
電源断時処理には、記憶手段へのアクセスを防止する処理が含まれていてもよい。
【００１６】
遊技機には電源監視手段が電圧低下を検出した所定期間後に電源電圧低下を検出する第２の電源監視手段が設けられ、遊技制御マイクロコンピュータが、第２の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成されていてもよい。
【００１７】
少なくとも所定の景品遊技媒体を払い出す払出装置を備え、遊技装置制御手段は景品払出制御を含む払出制御を行う払出制御手段であり、遊技機の電源断時でも保持されるデータは、払出装置から払い出される景品遊技媒体の残量に関わるデータであるように構成されていてもよい。
【００１８】
少なくとも所定の遊技媒体を貸し出す払出装置を備え、遊技装置制御手段は遊技媒体貸出制御を含む払出制御を行う払出制御手段であり、遊技機の電源断時でも保持されるデータは、払出装置から払い出される遊技媒体の残量に関わるデータであるように構成されていてもよい。
【００１９】
また、所定の景品遊技媒体を払い出す払出装置が遊技媒体を貸し出すことも可能であり、払出制御手段は遊技媒体貸出制御も実行し、遊技機の電源断時でも保持されるデータには、払出装置から払い出される貸出遊技媒体の残量に関わるデータも含まれるように構成されていてもよい。
【００２０】
すなわち、払出装置を、遊技媒体の景品払い出しと貸し出しとをともに行うものと捉えてもよいし、景品遊技媒体を払い出す払出装置と所定の遊技媒体を貸し出す払出装置とに分かれているものとして捉えてもよい。なお、分けて捉えた場合に、それらは同一筐体（ケース）内に設けられていてもよいし、別筐体として設置されていてもよい。
【００２１】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
【００２２】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた景品玉を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００２３】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２４】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２５】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球の入賞口１９，２４への入賞は入賞口スイッチ１９ａ，２４ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２６】
そして、この例では、一方のスピーカ２７の近傍に、景品玉払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給玉が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって玉貸しを可能にするカードユニット５０も示されている。
【００２７】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００２８】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００２９】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００３０】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００３１】
次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面では、図２に示すように、機構板３６の上部に景品玉タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク３８に供給される。景品玉タンク３８内の景品玉は、誘導樋３９を通って玉払出装置に至る。
【００３２】
機構板３６には、中継基板３０を介して可変表示部９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板３７が設置されている。さらに、機構板３６の下部には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５が設置されている。
【００３３】
また、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。誘導樋３９を通った玉は、図３に示されるように、球切れ検出器１８７ａ，１８７ｂを通過して玉供給樋１８６ａ，１８６ｂを経て玉払出装置９７に至る。玉払出装置９７から払い出された景品玉は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。入賞にもとづく景品玉が多数払い出されて打球供給皿３が満杯になり、ついには景品玉が連絡口４５に到達した後さらに景品玉が払い出されると景品玉は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに景品玉が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、玉払出装置９７内のステッピングモータの回転が停止して玉払出装置９７の動作が停止するとともに、必要に応じて打球発射装置３４の駆動も停止する。なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す玉払出装置として、ステッピングモータの回転によって遊技球が払い出される玉払出装置９７を例示するが、その他の駆動源によって遊技球を送り出す構造の玉払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の玉払出装置を用いてもよい。
【００３４】
賞球払出制御を行うために、入賞口スイッチ１９ａ，２４ａ、始動口スイッチ１７およびＶカウントスイッチ２２からの信号が、主基板３１に送られる。主基板３１のＣＰＵ５６は、始動口スイッチ１７がオンすると６個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ２３がオンすると１５個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると１０個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口２４に入賞した遊技球は、入賞口２４からの入賞球流路に設けられている入賞口スイッチ２４ａで検出され、入賞口１９に入賞した遊技球は、入賞口１９からの入賞球流路に設けられている入賞口スイッチ１９ａで検出される。
【００３５】
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、賞球制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および表示制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３および入賞口スイッチ１９ａ，２４ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９と、始動記憶表示器１８の点灯および滅灯を行うとともに７セグメントＬＥＤによる可変表示器１０と装飾ランプ２５とを駆動するランプ・ＬＥＤ回路６０とが搭載されている。
【００３６】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
【００３７】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される揮発性記憶手段の一例であるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。また、Ｉ／Ｏポート部５７は、マイクロコンピュータにおける情報入出力可能な端子である。
【００３８】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。
なお、玉払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図４ではそれらは省略されている。
【００３９】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００４０】
図５は、賞球制御基板３７および玉払出装置９７の構成要素などの賞球に関連する構成要素を示すブロック図である。図５に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰玉受皿４の満タンを検出するスイッチである。
【００４１】
球切れ検出スイッチ１６７および球切れスイッチ１８７（１８７ａ，１８７ｂ）からの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。球切れ検出スイッチ１６７は景品玉タンク３８内の補給玉の不足を検出するスイッチであり、球切れスイッチ１８７は、景品玉通路内の景品玉の有無を検出するスイッチである。
【００４２】
主基板３１のＣＰＵ５６は、球切れ検出スイッチ１６７または球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、玉貸し禁止を指示する賞球制御コマンドを送出する。玉貸し禁止を指示する賞球制御コマンドを受信すると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、玉貸し処理を停止する。
【００４３】
さらに、賞球カウントスイッチ３０１Ａおよび玉貸しカウントスイッチ３０１Ｂからの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。また、賞球カウントスイッチ３０１Ａおよび玉貸しカウントスイッチ３０１Ｂは、玉払出装置９７の賞球機構部分に設けられ、実際に払い出された賞球を検出する。
【００４４】
入賞があると、賞球制御基板３７には、主基板３１の出力ポート（ポートＧ，Ｈ）５７７，５７８から賞球個数を示す賞球制御コマンドが入力される。出力ポート５７７は８ビットのデータを出力し、出力ポート５７８は１ビットのストローブ信号（ＩＮＴ信号）を出力する。賞球個数を示す賞球制御コマンドは、入力バッファ回路３７３を介してＩ／Ｏポート３７２ａに入力される。賞球制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して賞球制御コマンドを入力し、賞球制御コマンドに応じて玉払出装置９７を駆動して賞球払出を行う。なお、この実施の形態では、賞球制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００４５】
賞球制御用ＣＰＵ３７１は、出力ポート３７２ｇを介して、貸し玉数を示す玉貸し個数信号をターミナル基板１６０に出力し、ブザー駆動信号をブザー基板７５に出力する。ブザー基板７５にはブザーが搭載されている。さらに、出力ポート３７２ｅを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００４６】
さらに、賞球制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、賞球カウントスイッチ３０１Ａの検出信号の検出信号が入力される。賞球制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して玉払出装置９７の賞球機構部分における払出モータ２８９に伝えられる。
【００４７】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、玉貸しスイッチおよび返却スイッチが接続される。
【００４８】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、玉貸しスイッチ信号および返却スイッチ信号が賞球制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および玉貸し可表示信号が賞球制御基板３７を介して与えられる。カードユニット５０と賞球制御基板３７の間では、ユニット操作信号（ＢＲＤＹ信号）、玉貸し要求信号（ＢＲＱ信号）、玉貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポート３７２ｆを介してやりとりされる。
【００４９】
パチンコ遊技機１の電源が投入されると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。カードユニット５０においてカードが受け付けられ、玉貸しスイッチが操作され玉貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＱ信号を出力する。そして、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、払出モータ２８９を駆動し、所定個の貸し玉を遊技者に払い出す。そして、払出が完了したら、賞球制御用ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号を出力する。
【００５０】
以上のように、カードユニット５０からの信号は全て賞球制御基板３７に入力される構成になっている。従って、玉貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。なお、主基板３１および賞球制御基板３７には、ソレノイドおよびモータやランプを駆動するためのドライバ回路が搭載されているが、図５では、それらの回路は省略されている。
【００５１】
なお、この実施の形態ではカードユニット５０が設けられている場合を例にするが、コイン投入に応じてその金額に応じた遊技球を貸し出す場合にも本発明を適用できる。
【００５２】
図６は、電源監視および電源バックアップのためのＣＰＵ５６周りの一構成例を示すブロック図である。図６に示すように、電源基板に搭載されている第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、ＣＰＵ５６の割込端子（ＩＲＱ端子）に入力されている。第１の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。従って、ＣＰＵ５６は、割込（ＩＲＱ）によって電源断の状況を確認することができる。
【００５３】
主基板３１には、第２の電源監視回路９０３が搭載されている。この例では、第２の電源監視回路９０３において、電源監視用ＩＣ９０４が、第１の電源監視回路が監視する電源電圧と等しい電源電圧である＋３０Ｖ電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。そして、例えば、電源基板に搭載される第１の電源監視回路の検出電圧（電圧低下信号を出力することになる電圧）を＋１６Ｖとし、第２の電源監視回路９０３の検出電圧を＋８Ｖとする。そのように構成した場合には、同一の電圧を監視するので、第１の電圧監視回路が電圧低下信号を出力するタイミングと第２の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第１の電源監視回路からの電圧低下信号に応じて電源断時処理を開始してから電源断時処理が確実に完了するまでの期間である。
【００５４】
第２の電源監視回路９０３からの電圧低下信号は、初期リセット回路６５からの初期リセット信号と論理和をとられた後に、ＣＰＵ５６のリセット端子に入力される。従って、ＣＰＵ５６は、初期リセット回路６５からの初期リセット信号がローレベルを呈しているとき、または、第２の電源監視回路９０３からの電圧低下信号がローレベルを呈しているときに、システムリセット状態（非動作状態）になる。
【００５５】
なお、初期リセット回路６５のリセットＩＣ６５１は、遊技機に電源が投入され＋５Ｖ電源の電圧が上昇していくときに、＋５Ｖ電源電圧が所定値以上になると、出力信号をハイレベルにする。すなわち、初期リセット信号をオフ状態にする。
【００５６】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【００５７】
図７は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、表示制御基板８０、音制御基板７０、ランプ制御基板３５および賞球制御基板３７等の遊技装置制御基板と独立して設置され、遊技機内の各遊技装置制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＤＣ＋３０Ｖ、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
【００５８】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各遊技装置制御基板および機構部品に必要な電圧の電力が供給される。
【００５９】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの遊技装置制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち記憶内容保持状態となりうる記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。
【００６０】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００６１】
また、電源基板９１０には、上述した第１の電源回路を構成する電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、＋３０Ｖ電源電圧を導入し、＋３０Ｖ電源電圧を監視することによって電源断の発生を検出する。具体的には、＋３０Ｖ電源電圧が所定値（この例では＋１６Ｖ）以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、＋３０Ｖ電源電圧は、交流から直流に変換された直後の電圧である。電源監視用ＩＣ９０２からの電圧低下信号は、主基板３１や賞球制御基板３７等に供給される。
【００６２】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、各遊技装置制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵを駆動するための電圧（この例では＋５Ｖ）よりも高く、かつ、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧として＋３０Ｖを用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００６３】
また、電源監視用ＩＣ９０２は、遊技装置制御基板とは別個の電源基板９１０に搭載されているので、第１の電源監視回路から複数の遊技装置制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする遊技装置制御基板が幾つあっても第１の電源監視手段は１つ設けられていればよいので、各遊技装置制御基板における各遊技装置制御手段が後述する電源復帰制御を行っても、遊技機のコストはさほど上昇しない。
【００６４】
次に遊技機の動作について説明する。
図８は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、ＲＡＭ５５におけるバックアップパリティデータ領域に設定されているデータが「００」であるか否か確認する（ステップＳ１）。バックアップパリティデータ領域については後で詳しく説明する。バックアップパリティデータ領域に設定されているデータが「００」でなければ、パリティ診断（チェックサム確認）を行う（ステップＳ２）。そして、チェックサム確認の結果が正当であれば（ステップＳ３）、ＣＰＵ５６は、後述する停電復旧処理を実行する（ステップＳ４）。また、チェックサム確認の結果が正当でなければ、通常の初期化処理を実行する（ステップＳ６）。
【００６５】
また、バックアップパリティデータ領域に設定されているデータが「００」であった場合には、ＣＰＵ５６は、電源断フラグを確認し（ステップＳ５）、電源断フラグがセットされていれば（ステップＳ５）、ＲＡＭ５５に記憶されている遊技状態データにもとづいて停電復旧処理を実行する（ステップＳ４）。電源断フラグがセットされていなければ、通常の初期化処理を実行する（ステップＳ６）。
【００６６】
その後、メイン処理では、タイマ割込フラグの監視（ステップＳ８）の確認を行うループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ７）も実行される。
【００６７】
通常の初期化処理では、図９に示すように、レジスタおよびＲＡＭのクリア処理（ステップＳ６ａ）と、必要な初期値設定処理（ステップＳ６ｂ）が行われた後に、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる（ステップＳ６ｃ）。すなわち、ステップＳ６ｃで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【００６８】
従って、この実施の形態では、ＣＰＵ５６の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図１０に示すように、タイマ割込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセットする（ステップＳ１１）。
【００６９】
ＣＰＵ５６は、ステップＳ８において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ９）、遊技制御処理を実行する（ステップＳ１０）。以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【００７０】
図１１は、遊技制御処理を示すフローチャートである。遊技制御処理において、ＣＰＵ５６は、まず、表示制御基板８０に送出される表示制御コマンドをＲＡＭ５５の所定の領域に設定する処理を行った後に（表示制御データ設定処理：ステップＳ２１）、表示制御コマンドを出力する処理を行う（表示制御データ出力処理：ステップＳ２２）。
【００７１】
次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う（データ出力処理：ステップＳ２３）。また、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う（ステップＳ２４）。さらに、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２５）。
【００７２】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２６）。
【００７３】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２７）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２８）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【００７４】
さらに、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，２４ａの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ２９）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ３０）。
【００７５】
また、ＣＰＵ５６は、賞球制御基板３７との間の信号処理を行う（ステップＳ３１）。すなわち、所定の条件が成立すると賞球制御基板３７に賞球制御コマンドを出力する。賞球制御基板３７に搭載されている賞球制御用ＣＰＵは、賞球制御コマンドに応じて玉払出装置９７を駆動する。
【００７６】
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【００７７】
従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図１１に示された例に則して説明すると、例えば、ステップＳ３１の処理中であっても、強制的にステップＳ２１の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。
【００７８】
なお、ここでは、主基板３１のＣＰＵ５６が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に（例えば２ｍｓ毎）信号を発生するハードウェア回路を設け、その回路からの信号をＣＰＵ５６の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。
【００７９】
図１２は、電源基板９１０の第１の電源監視回路からの電圧低下信号にもとづく割込に応じて実行される停電発生割込処理の一例を示すフローチャートである。停電発生割込処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ４１）。停電発生割込処理ではＲＡＭ内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにＣＰＵが動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。
【００８０】
次いで、ＣＰＵ５６は、全ての出力ポートをオフ状態にする（ステップＳ４３）。そして、必要ならば各レジスタの内容をバックアップＲＡＭ領域に格納する（ステップＳ４４）。さらに、バックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ４５）、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとって（ステップＳ４６）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップＳ４７）。その後、電源断フラグをセットする（ステップＳ４８）。また、ＲＡＭアクセス禁止状態にする（ステップＳ４９）。電源電圧が低下していくときには、各種信号線のレベルが不安定になってＲＡＭ内容が化ける可能性があるが、このようにＲＡＭアクセス禁止状態にしておけば、バックアップＲＡＭ内のデータが化けることはない。
【００８１】
次いで、ＣＰＵ５６は、ループ処理にはいる。すなわち、何らの処理もしない状態になる。従って、図６に示された電源監視用ＩＣ９０４からのリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実にＣＰＵ５６は動作停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
【００８２】
なお、この実施の形態では、停電発生割込処理では最終部でプログラムをループ状態にしたが、ホールト（ＨＡＬＴ）命令を発行するように構成してもよい。
【００８３】
また、ＲＡＭアクセス禁止にする前にセットされる電源断フラグは、上述したように、電源投入時においてバックアップパリティデータ領域の設定値が「００」であったときに停電からの復旧か否かを判断する際に使用される。また、ステップＳ４１からＳ４９の処理は、第２の電源監視手段が電圧低下信号を発生する前に完了する。換言すれば、第２の電源監視手段が電圧低下信号を発生する前に完了するように、第１の電圧監視手段および第２の電圧監視手段の検出電圧の設定が行われている。
【００８４】
図１３は、図８に示された停電復旧処理（ステップＳ４）の一例を示すフローチャートである。停電復旧処理において、ＣＰＵ５６は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行うとともに（ステップＳ５３）、電源断フラグをクリアする（ステップＳ５５）。
【００８５】
図１４は、バックアップパリティデータ作成方法を説明するための説明図である。ただし、図１４に示す例では、簡単のために、バックアップデータＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく停電発生処理において、図１４（Ａ）に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）がバックアップパリティデータ領域に設定される。
【００８６】
電源が再投入されたときには、メイン処理のチェックサム確認処理（ステップＳ２）においてパリティ診断が行われるが、図１４（Ｂ）はパリティ診断の例を示す説明図である。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図１４（Ａ）に示すようなデータがバックアップ領域に設定されている。
【００８７】
ステップＳ５１の処理において、ＣＰＵ５６は、バックアップＲＡＭ領域のバックアップパリティデータ領域に設定されていたデータ（この例では「３９Ｈ」）を初期データとして、バックアップデータ領域の各データについて順次排他的論理和をとる処理を行う。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「００Ｈ」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップＲＡＭ領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「００Ｈ」にならない。
【００８８】
よって、ＣＰＵ５６は、パリティチェック処理（チェックサム確認処理）において、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【００８９】
以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断しても、所定期間電源バックアップされるバックアップＲＡＭが設けられ、電源投入時に、ＣＰＵ５６（具体的にはＣＰＵ５６が実行するプログラム）は、バックアップＲＡＭがバックアップ状態にあればバックアップデータにもとづいて遊技状態を回復させる遊技状態復旧処理（ステップＳ５３）を行うように構成される。従って、電源断が発生しても遊技者に不利益がもたらされることを防止することができる遊技機が提供される。
【００９０】
また、電源投入時に、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）が行われる。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理（ステップＳ６）が実行される。
【００９１】
さらに、図８に示されたメイン処理において、バックアップパリティデータ領域に設定されていたデータが「００」でないときにチェックサム確認処理が行われ（ステップＳ１，Ｓ２）、バックアップパリティデータ領域に設定されていたデータが「００」である場合には、停電復旧処理を行うか否か、すなわち、遊技状態を復旧できるか否かが電源断フラグによって判定される。すると、電源断時に算出したチェックサムがたまたま「００」になった場合にも、遊技状態復旧処理が実行されることになる。
【００９２】
電源断時に算出したチェックサムが「００」である場合には、電源投入時に実行されるチェックサム確認処理において、電源断時の演算と全く同じ演算が実行されることになる（図１４の例で、初期データとパリティデータとが一致するので）。よって、パリティチェックの信頼性がなくなる。しかし、この実施の形態では、チェックサムがそのような所定の値になっていても、遊技状態を復旧することができる。
【００９３】
また、停電復旧処理を実行するか否か判断する場合に、すなわち、遊技状態を復旧するか否か判断する際に、保存されていたＲＡＭデータにおける特別プロセスフラグ等や始動入賞記憶数データによって、遊技機が遊技待機状態（図柄変動中でなく、大当り遊技中でなく、確変中でなく、また、始動入賞記憶がない状態）であることが確認されたら、遊技状態復旧処理を行わずに初期化処理を実行するようにしてもよい。
【００９４】
以下、遊技状態復旧処理について説明する。
まず、この実施の形態において、主基板３１のＣＰＵ５６が、表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出する表示制御コマンド、音制御コマンドおよびランプ制御コマンドについて説明する。各制御コマンドは、図１１に示された遊技制御処理における特別図柄プロセス処理（ステップＳ２７）で遊技進行に応じて送出することが決定され、表示制御データ設定処理（ステップＳ２１）で具体的なデータが設定され、表示制御データ出力処理（ステップＳ２２）で出力ポートから出力されることによって送出される。
【００９５】
図１５（Ａ）は、可変表示部９における図柄変動に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板３１のＣＰＵ５６は、図柄変動を開始させるときに、表示制御基板８０、音制御基板７０およびランプ制御基板３５のそれぞれに対して変動開始コマンドを送出する。表示制御基板８０に対しては、さらに、左右中図柄の確定図柄を示す図柄指定コマンドを送出する。
【００９６】
そして、図柄変動を確定させるときに、表示制御基板８０、音制御基板７０およびランプ制御基板３５のそれぞれに対して変動停止コマンドを送出する。表示制御基板８０、音制御基板７０およびランプ制御基板３５に搭載されている各ＣＰＵは、変動開始コマンドで指定された変動態様に応じた表示制御、音発生制御およびランプ点灯制御を行う。なお、変動開始コマンドには変動時間を示す情報が含まれている。
【００９７】
図１５（Ｂ）は、可変表示部９の表示結果が所定の大当り図柄であった場合に実行される大当り遊技に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板３１のＣＰＵ５６は、大当り遊技開始時に、表示制御基板８０、音制御基板７０およびランプ制御基板３５のそれぞれに対して大当り開始コマンドを送出する。また、所定時間経過後に、１ラウンド（１Ｒ）指定コマンドを送出する。表示制御基板８０、音制御基板７０およびランプ制御基板３５に搭載されている各ＣＰＵは、大当り開始コマンドを受信すると、大当り開始時の表示制御、音発生制御およびランプ点灯制御を行う。また、１ラウンド指定コマンドを受信すると、大当り中の表示制御、音発生制御およびランプ点灯制御を行う。ただし、表示制御基板８０のＣＰＵは、１ラウンド目の表示を行う。
【００９８】
その後、主基板３１のＣＰＵ５６は、表示制御基板８０に対して各ラウンドを示すコマンド等を順次送出する。表示制御基板８０のＣＰＵは、それらのコマンドに応じて対応する表示制御を行う。
【００９９】
また、大当り遊技終了時に、主基板３１のＣＰＵ５６は、表示制御基板８０、音制御基板７０およびランプ制御基板３５のそれぞれに対して大当り終了コマンドを送出する。そして、所定時間経過後に、通常画面表示コマンドを送出する。各遊技装置制御手段は、通常画面表示コマンドを受信すると、制御状態を遊技待ちの状態にする。
【０１００】
図１６は、図１３に示された停電復旧処理で行われる遊技状態復旧処理（ステップＳ５３）の一例を示すフローチャートである。この例では、ＣＰＵ５６は、レジスタ内容を復元する必要があれば、バックアップＲＡＭに保存されていた値をレジスタに復元する（ステップＳ６１）。そして、バックアップＲＡＭに保存されていたデータにもとづいて停電時の遊技状態を確認する。例えば、特別図柄プロセス処理の進行状況に対応した特別図柄プロセスフラグの値によって遊技状態を確認することができる。
【０１０１】
遊技状態が図柄変動中であった場合には（ステップＳ６２）、変動開始コマンドを表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出する制御を行う（ステップＳ６３）。また、遊技状態が大当り遊技中であった場合には（ステップＳ６４）、停電前に最後の送出された制御コマンドを表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出する制御を行う（ステップＳ６５）。そして、それ以外の遊技状態であった場合には、例えば、通常画面表示コマンドを制御コマンドを表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出する制御を行う（ステップＳ６６）。また、例えば、大当り中であった場合の可変入賞球装置１５の状態復帰は、ＲＡＭのデータが保存されているため、後の遊技制御処理内で自動的に行われる。
【０１０２】
図１７は、停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。図１７において、可変表示の状態は表示制御基板８０のＣＰＵ（表示制御手段）によって実現され、音の状態は音制御基板７０のＣＰＵ（音制御手段）によって実現され、ランプの状態はランプ制御基板３５のＣＰＵ（ランプ制御手段）によって実現される。
【０１０３】
図１７（Ａ）は、図柄変動中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板３１から変動開始コマンドが送出される（図１６におけるステップＳ６３）。変動開始コマンドは、図柄変動開始時に送出されるコマンドであるから、可変表示制御、音制御およびランプ制御の状態は、変動開始時の状態に戻る。この実施の形態では、変動開始コマンドには変動時間を指定する情報を含まれ、主基板３１のＣＰＵ５６は変動開始コマンド送出後では変動終了時の確定コマンド（変動停止コマンド）まで何も送出しない（図柄指定コマンドを除く）。従って、図柄変動中に停電が生じた場合には、変動途中の状態から変動を再開することはできないが、変動開始コマンドを再送出することによって、表示制御、音制御およびランプ制御は同期した状態に戻る。
【０１０４】
なお、主基板３１において、変動開始時に使用した各種パラメータはバックアップＲＡＭに保存されている。従って、電源復旧後の変動における表示結果（確定図柄）等は、停電によって中断した変動においてなされるはずであった表示結果等と同じである。従って、遊技者に不利益が与えられるということはない。
【０１０５】
図１７（Ｂ）は、大当り遊技中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板３１から停電前の最後に表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出されたコマンドが再送出される（図１５におけるステップＳ６５）。従って、音制御およびランプ制御は、大当り遊技中の制御状態に戻る。また、表示制御も、停電時に行われていた状態に戻る。
【０１０６】
なお、主基板３１において、大当り遊技中の各種パラメータ（大入賞口開放回数、大入賞口入賞球数等）はバックアップＲＡＭに保存されている。従って、遊技者にとっての遊技状態も停電前の状態に戻るので、遊技者に不利益が与えられるということはない。
【０１０７】
なお、上記の実施の形態では、遊技制御手段において、データ保存処理および復旧処理が行われる場合について説明したが、賞球制御手段、音声制御手段、ランプ制御手段および表示制御手段におけるＲＡＭの一部も電源バックアップされ、賞球制御手段、表示制御手段、音制御手段およびランプ制御手段も、上述したような処理を行ってもよい。ただし、賞球制御手段、表示制御手段、音制御手段およびランプ制御手段は、復旧時にコマンド送出処理を行う必要はない。
【０１０８】
また、この実施の形態では、２つの電源監視回路が設けられている。そして、電源電圧が低下していくときに、第２の電源監視手段（この例では電源監視用ＩＣ９０４）が電圧低下信号を発生する時期は、第１の電源監視手段（この例では電源監視用ＩＣ９０２）が電圧低下信号を発生する時期よりも遅くなるように設定されている。さらに、第２の電源監視手段からの電圧低下信号は、ＣＰＵ５６のリセット端子に入力されている。
【０１０９】
すると、ＣＰＵ５６は、第１の電源監視回路（電源監視用ＩＣ９０２）からの電圧低下信号にもとづいて停電発生処理（電源断時処理）を実行した後に電源断待ちに入るのであるが、電源断待ち状態において、リセット状態に入ることになる。すなわち、ＣＰＵ５６の動作が停止する。電源待ち状態では＋５Ｖ電源電圧値が徐々に低下するので入出力状態が不定になるが、ＣＰＵ５６はリセット状態になるので、不定データにもとづいて異常動作してしまうことは防止される。
【０１１０】
このように、この実施の形態では、ＣＰＵ５６が、第１の電源監視手段からの検出出力の入力に応じて電源断時処理を実行するとともに、第２の電源監視手段（電源監視用ＩＣ９０４）からの検出出力の入力に応じてシステムリセットされるように構成したので、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる。
【０１１１】
なお、第１の電源監視手段は電源基板９１０に搭載され、第２の電源監視手段は主基板３１に搭載されていたが、第２の電源監視手段を電源基板９１０に搭載し、第１の電源監視手段を主基板３１に搭載してもよい。
【０１１２】
また、上記の実施の形態では、第１の電源監視手段からの検出信号がマイクロコンピュータのＩＲＱ端子に入力され割込処理によって電源断時処理が実行される場合を例にとったが、第１の電源監視手段からの検出信号をマスク不能割込端子（ＮＭＩ端子）に入力しＮＭＩ端子への割込信号にもとづくＮＭＩ処理によって電源断時処理を実行するようにしてもよい。また、入力ポートを介して第１の電圧低下信号を検知してもよい。その場合には、ＣＰＵ５６が実行するメイン処理において、入力ポートの監視が行われる。
【０１１３】
次に、賞球制御手段の停電発生時の動作について説明する。
図１８は、電源監視および電源バックアップのための賞球制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図１８に示すように、電源基板９１０に搭載されている第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、賞球制御用ＣＰＵ３７１の割込端子（ＩＲＱ端子）に入力されている。従って、賞球制御用ＣＰＵ３７１は、割込処理によって電源断の発生を確認することができる。
【０１１４】
賞球制御用ＣＰＵ３７１等の駆動電源である＋５Ｖ電源から電力が供給されていない間、賞球制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板９１０から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路９３５からリセット信号が発せられるので、賞球制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【０１１５】
図１８に示す構成では、賞球制御基板３７には、第２の電源監視回路９３３が搭載されている。この例では、第２の電源監視回路９３３において、電源監視用ＩＣ９３４が、電源基板９１０の第１の電源監視回路が監視する電源電圧と等しい電圧である＋３０Ｖ電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。第２の電源監視回路９３３が設けられている場合には、第２の電源監視回路９３３の検出電圧（電圧低下信号を出力することになる電圧）を、電源基板９１０に搭載されている第１の電源監視回路の検出電圧よりも低くする。
【０１１６】
第２の電源監視回路９３３からの電圧低下信号は、初期リセット回路９３５からの初期リセット信号と論理和をとられた後に、賞球制御用ＣＰＵ３７１のリセット端子に入力される。従って、賞球制御用ＣＰＵ３７１は、初期リセット回路９３５からの初期リセット信号がローレベルを呈しているとき、または、第２の電源監視回路９３３からの電圧低下信号がローレベルを呈しているときに、リセット状態（非動作状態）になる。
【０１１７】
図１９は、主基板３１から賞球制御基板３７に送信される賞球制御コマンドのビット構成の一例を示す説明図である。図１９に示すように、１バイト中の上位４ビットが制御指定部として使用され、下位４ビットが賞球数を示す領域として用いられる。
【０１１８】
図２０に示すように、制御指定部において、ビット７，６，５，４が「０，１，０，０」であれば払出個数指定コマンドであることを示す。払出個数指定コマンドは、主基板３１のＣＰＵ５６が入賞を検出すると直ちに賞球制御基板３７に送出される。
【０１１９】
ビット７，６，５，４が「１，０，０，０」である球切れ指定コマンドは、補給玉がなくなったことが検出されたときに主基板３１から送信される。また、ビット７，６，５，４が「１，０，０，１」である発射停止指定コマンドは、余剰玉受皿４が満タンになって満タンスイッチ４８がオンしたとき（満タン状態フラグがオンしたとき）に主基板３１から送信される。
【０１２０】
賞球制御コマンドは、主基板３１から賞球制御基板３７に、１バイト（８ビット：賞球制御コマンドＤ７〜Ｄ０）のデータとして出力される。賞球制御コマンドＤ７〜Ｄ０は正論理で出力される。また、賞球制御コマンドＤ７〜Ｄ０が出力されたときには、負論理の賞球制御ＩＮＴ信号が出力される。
【０１２１】
この実施の形態では、図２１に示すように、主基板３１から賞球制御コマンドＤ７〜Ｄ０が出力されるときに、賞球制御ＩＮＴ信号が５μｓ以上ローレベルになる。賞球制御ＩＮＴ信号は、賞球制御基板３７において、賞球制御用ＣＰＵ３７１の割込端子に接続されている。よって、賞球制御用ＣＰＵ３７１は、割り込みがあると、賞球制御コマンドＤ７〜Ｄ０が主基板３１から送出されたことを認識でき、割込処理において賞球制御コマンド受信処理を行う。
【０１２２】
なお、図１９に示されたコマンド構成は一例であって、他の構成にしてもよい。例えば、１バイト中の上位下位を、図１９に示された構成とは逆にしてもよい。
【０１２３】
図２２は、賞球制御用ＣＰＵ３７１のメイン処理を示すフローチャートである。メイン処理では、賞球制御用ＣＰＵ３７１は、まず、ＲＡＭ領域をクリアする等の初期値設定処理を行う（ステップＳ７０１）。なお、内蔵ＲＡＭの電源バックアップされたＲＡＭ領域（バックアップＲＡＭ領域）にデータが設定されている場合には、それらの領域のクリア処理はなされない。その後、この実施の形態では、賞球制御用ＣＰＵ３７１は、タイマ割込フラグの監視（ステップＳ７０２）の確認を行うループ処理に移行する。
【０１２４】
ステップＳ７０１の初期化処理では、後述する総合個数記憶等の値が０でない場合には、非バックアップＲＡＭ領域をクリアする。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う。なお、バックアップＲＡＭ領域であっても、賞球個数や玉貸し個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。さらに、それら処理の他に、２ｍｓ毎に定期的にタイマ割込がかかるように賞球制御用ＣＰＵ３７１に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる。すなわち、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【０１２５】
従って、この実施の形態では、賞球制御用ＣＰＵ３７１の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図２３に示すように、タイマ割込が発生すると、賞球制御用ＣＰＵ３７１は、タイマ割込フラグをセットする（ステップＳ７１１）。
【０１２６】
賞球制御用ＣＰＵ３７１は、ステップＳ７０２において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ７０３）、賞球制御処理および玉貸し制御処理を実行する（ステップＳ７０５，Ｓ７０６）。以上の制御によって、この実施の形態では、賞球制御処理および玉貸し制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、賞球制御処理等はメイン処理において実行されるが、タイマ割込処理で賞球制御処理等を実行してもよい。
【０１２７】
図２４は、賞球制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に総合個数記憶（例えば２バイト）および貸し玉個数記憶が形成されている。総合個数記憶は、主基板３１の側から指示された払出個数の総数を記憶するものである。貸し玉個数記憶は、未払出の玉貸し個数を記憶するものである。
【０１２８】
図２５は、割込処理による賞球制御コマンド受信処理を示すフローチャートである。主基板３１からの賞球制御ＩＮＴ信号は賞球制御用ＣＰＵ３７１の割込端子に入力されている。よって、主基板３１からの賞球制御ＩＮＴ信号がオン状態になると、賞球制御用ＣＰＵ３７１に割込がかかり、図２５に示す賞球制御コマンドの受信処理が開始される。
【０１２９】
賞球制御コマンドの受信処理において、賞球制御用ＣＰＵ３７１は、まず、賞球制御コマンドデータの入力に割り当てられている入力ポートから１バイトのデータを読み込む（ステップＳ８５２）。読み込んだデータが払出個数指示コマンドであれば（ステップＳ８５３）、払出個数指示コマンドで指示された個数を総合個数記憶に加算する（ステップＳ８５５）。そうでなければ、通信終了フラグをセットする（ステップＳ８５４）。なお、通信終了フラグは、この例では、払出個数指示コマンド以外のコマンドを受信したことを示すフラグである。
【０１３０】
以上のように、賞球制御基板３７に搭載された賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出個数指示コマンドに含まれる賞球数をバックアップＲＡＭ領域（総合個数記憶）に記憶する。
【０１３１】
図２６は、賞球制御処理（ステップＳ７０５）を示すフローチャートである。賞球制御処理において、賞球制御用ＣＰＵ３７１は、総合個数記憶が０でないか否かの確認を行う（ステップＳ５１１）。総合個数記憶が０でなければ、賞球制御用ＣＰＵ３７１は、賞球払出処理を行う（ステップＳ５１２）。賞球払出処理では、払出モータ２８９がオンしていなければオンするとともに、賞球カウントスイッチ３０１Ａの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、１個の払出が行われたことを確認したら（ステップＳ５１３）、総合個数記憶の値を−１する（ステップＳ５１４）。また、総合個数記憶の値が０になったら（ステップＳ５１５）、払出モータ２８９をオフする（ステップＳ５１６）。
【０１３２】
総合個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、賞球制御用ＣＰＵ３７１は、総合個数記憶の内容にもとづいて賞球払出処理を継続することができる。
【０１３３】
賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【０１３４】
なお、賞球制御用ＣＰＵ３７１は、主基板３１から指示された賞球個数を総合個数記憶で総数として管理したが、賞球数毎（例えば１５個、１０個、６個）に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを＋１する。そして、賞球数毎の賞球払出が終了すると、対応する個数カウンタを−１する。その場合にも、各個数カウンタはバックアップＲＡＭ領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、賞球制御用ＣＰＵ３７１は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【０１３５】
図２７は、玉貸し制御処理（ステップＳ７０６）を示すフローチャートである。玉貸し制御処理において、賞球制御用ＣＰＵ３７１は、賞球払出中であるか否かかチェックする（ステップＳ５３１）。賞球払出中でなければ、貸し玉個数記憶が０でないか否かの確認を行う（ステップＳ５３２）。貸し玉個数記憶が０でなければ、賞球制御用ＣＰＵ３７１は、玉貸し処理を行う（ステップＳ５３３）。玉貸し処理では、払出モータ２８９がオンしていなければオンするとともに、玉貸しカウントスイッチ３０１Ｂの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、１個の払出が行われたことを確認したら（ステップＳ５３４）、貸し玉個数記憶の値を−１する（ステップＳ５３５）。また、貸し玉個数記憶の値が０になったら（ステップＳ５３６）、払出モータ２８９をオフする（ステップＳ５３７）。なお、この実施の形態では、賞球も玉貸しも同じ払出装置で行われる。
【０１３６】
次に、カードユニット５０から玉貸し要求があったか否かを確認し（ステップＳ５３８）、要求があれば要求単位数に応じた個数を貸し玉個数記憶の値に加算する（ステップＳ５３９）。
【０１３７】
貸し玉個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、賞球制御用ＣＰＵ３７１は、貸し玉個数記憶の内容にもとづいて玉貸し処理を継続することができる。
【０１３８】
なお、賞球制御用ＣＰＵ３７１は、カードユニット５０から単位数（例えば１００円単位）で要求された玉貸し個数を貸し玉個数記憶で総数として管理したが、単位数で管理してもよい。例えば、玉貸し回数カウンタを設け、玉貸し要求があると、玉貸し回数カウンタを＋１する。そして、単位数の払出が終了すると、玉貸し回数カウンタを−１する。その場合にも、玉貸し回数カウンタはバックアップＲＡＭ領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、賞球制御用ＣＰＵ３７１は、玉貸し回数カウンタの内容にもとづいて玉貸し処理を継続することができる。
【０１３９】
図２８は、賞球制御用ＣＰＵ３７１が第１の電源監視手段からの割込に応じて実行される停電発生割込処理を示すフローチャートである。電源基板９０１の電源監視用ＩＣ９０２が電源電圧の低下を検出すると電圧低下信号が電圧低下を示す状態となり、停電発生割込処理が開始される。停電発生割込処理において、賞球制御用ＣＰＵ３７１は、割込禁止に設定し（ステップＳ８０１）、ＲＡＭアクセス禁止状態に設定して（ステップＳ８０２）、ループ処理にはいる。すなわち、何らの処理もしない状態になる。
【０１４０】
すなわち、ＣＰＵ自身を、リセット解除または割込発生以外では動作しない状態にする。従って、図１８に示された電源監視用ＩＣ９３４からのリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実に賞球制御用ＣＰＵ３７１は動作停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
【０１４１】
なお、この実施の形態では、停電発生割込処理では最終部でプログラムをループ状態にしたが、ホールト（ＨＡＬＴ）命令を発行するように構成してもよい。
【０１４２】
また、遊技制御手段の場合と同様に、停電発生割込処理において、電源バックアップされているＲＡＭのデータを対象にチェックサムを生成し、チェックサムも保存するようにしてもよい。
【０１４３】
図２９は、賞球制御用ＣＰＵ３７１が電源投入時に実行する初期化処理（ステップＳ７０１）の一部を示すフローチャートである。電源が投入され、または、電源が復旧したときには、賞球制御用ＣＰＵ３７１は、まず、バックアップＲＡＭ領域に形成されている総合個数記憶または貸し玉個数記憶の値が０でないかどうか確認する（ステップＳ９０１）。ともに０である場合には、前回の電源オフ時に未払出遊技球はなかったことになるので、通常の初期設定処理を行う。すなわち、レジスタおよび全ＲＡＭ領域をクリアして（ステップＳ９０３）、スタックポインタの初期設定を行う（ステップＳ９０４）。
【０１４４】
総合個数記憶または貸し玉個数記憶の値が０でない場合には、アドレスを指定してレジスタと非バックアップＲＡＭ領域をクリアする（ステップＳ９０５）。そして、賞球または玉貸し再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う（ステップＳ９０６）。なお、バックアップＲＡＭ領域であっても、払出個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。
【０１４５】
このように、賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球および未払出貸し玉について払出処理再開を行うことができる。
【０１４６】
なお、賞球制御用ＣＰＵ３７１も、主基板３１のＣＰＵ５６と同様に、電源断処理においてパリティデータおよび電源断フラグを設定し、電源投入時に、パリティデータおよび電源断フラグによって初期化処理を行うか否か決定してもよい。
【０１４７】
この実施の形態では、賞球制御用ＣＰＵ３７１は、マスク可能外部割込端子（ＩＲＱ端子）電源基板からの第１の電圧低下信号（第１の電源監視手段からの電圧低下信号）を検知したが、第１の電圧低下信号をマスク不能割込割込端子（ＮＭＩ端子）に導入してもよい。その場合には、ＮＭＩ処理によって図２８に示された停電発生処理が実行される。また、入力ポートを介して第１の電圧低下信号を検知してもよい。その場合には、賞球制御用ＣＰＵ３７１が実行するメイン処理において、入力ポートの監視が行われる。
【０１４８】
また、図２９に示されたステップＳ９０１の処理を実行する際に、保存されているパリティデータにもとづくパリティチェック（チェックサム確認）を行ってもよい。
【０１４９】
なお、上記の各実施の形態のパチンコ遊技機１は、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
【０１５０】
【発明の効果】
以上のように、本発明によれば、遊技機を、遊技装置制御手段が、電源監視手段が所定電位電源の電圧低下を検出した場合に、所定の電源断時処理を行うとともに、電源復帰時に記憶手段の保持データにもとづいて、初期化処理を行うか遊技状態を電源断前の状態に復帰させる復帰時処理を行うかを決定するように構成したので、停電等の不測の電源断が発生したときに必要なデータを確実に保存することができ、さらに、保存されていたデータを電源復帰後に確実に活用することができる効果がある。
【０１５１】
記憶手段で保持される変動データには少なくとも遊技状態を示す遊技状態データが含まれ、復帰時処理には、遊技状態の復元を行うための遊技状態データ読み出し処理が含まれるように構成されている場合には、保持されていたデータを用いて遊技状態復帰処理を行うことができるので、復元される遊技状態は正確である。
【０１５２】
初期化処理を行うか復帰時処理を行うかを決定するために用いられる保持データがチェックサムである場合には、容易に演算できるチェックサムによって初期化処理を行うか復帰時処理を行うかを判断することができる。
【０１５３】
電源断時にチェックサムを演算して記憶手段に保持させるとともに、電源復帰時に、チェックサムによって記憶手段の保持データの確認を行い保持データが正当であれば復帰時処理を行う構成されている場合には、電源断時や電源断中に変化してしまったデータにもとづいて復帰時処理が実行されてしまうことは防止され、遊技状態が不正確に復元されてしまうようなことはない。
【０１５４】
遊技装置制御手段が、保持データが正当でなかった場合には初期化処理を行うように構成されている場合には、電源断時や電源断中に変化してしまったデータがあった場合には初期化処理が実行されることになるので、遊技状態が不正確に復元されてしまうようなことはない。
【０１５５】
遊技装置制御手段が、電源復帰時に、チェックサムが所定値であった場合には電源断を示すフラグの状態を確認し、そのフラグが電源断を示していれば復帰時処理を行うように構成されている場合には、電源断時に保持されるチェックサムの値がたまたまチェックに適していない値になったとしても、遊技状態を復旧させることが可能になる。
【０１５６】
電源断時処理に記憶手段へのアクセスを防止する処理が含まれている場合には、電源断時に記憶手段内のデータが破壊されることをより確実に防止できる。
【０１５７】
電源監視手段が電圧低下を検出した所定期間後に電源電圧低下を検出する第２の電源監視手段が設けられ、遊技制御マイクロコンピュータが、第２の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成されている場合には、システムリセットによって遊技装置制御手段の動作が外部からも停止されるので、電源断時により確実なデータ保存を行うことができる。
【０１５８】
遊技装置制御手段が景品払出制御を行う払出制御手段であり、遊技機の電源断時でも保持されるデータが、払出装置から払い出される景品遊技媒体の残量に関わるデータであるように構成されている場合には、停電等からの復旧時に、未払出の景品遊技媒体の払出を自動的に再開できる。
【０１５９】
遊技装置制御手段が遊技媒体貸出制御を行う払出制御手段であり、遊技機の電源断時でも保持されるデータが、払出装置から払い出される遊技媒体の残量に関わるデータであるように構成されている場合には、停電等からの復旧時に、未貸出の遊技媒体の払出を自動的に再開できる。
【０１６０】
所定の景品遊技媒体を払い出す払出装置が遊技媒体を貸し出すことも可能であり、遊技機の電源断時でも保持されるデータには払出装置から払い出される貸出遊技媒体の残量に関わるデータも含まれるように構成されている場合には、一体構成されている払出装置を用いて、停電等からの復旧時に、未払出の景品遊技媒体および未貸出の遊技媒体の払出を自動的に再開できる。
【図面の簡単な説明】
【図１】パチンコ遊技機を正面からみた正面図である。
【図２】パチンコ遊技機の遊技盤を正面からみた正面図である。
【図３】パチンコ遊技機を背面からみた背面図である。
【図４】遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図５】賞球制御基板および玉払出装置の構成要素などの賞球に関連する構成要素を示すブロック図である。
【図６】電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図７】電源基板の一構成例を示すブロック図である。
【図８】主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図９】初期化処理を示すフローチャートである。
【図１０】２ｍｓタイマ割込処理を示すフローチャートである。
【図１１】遊技制御処理を示すフローチャートである。
【図１２】停電発生処理を示すフローチャートである。
【図１３】停電復旧処理を示すフローチャートである。
【図１４】バックアップパリティデータ作成方法を説明するための説明図である。
【図１５】主基板からの各制御コマンドの送出タイミング例を示す説明図である。
【図１６】遊技状態復旧処理の一例を示すフローチャートである。
【図１７】停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。
【図１８】電源監視および電源バックアップのための賞球制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図１９】賞球制御コマンドの構成例を示す説明図である。
【図２０】賞球制御コマンドのビット構成を示す説明図である。
【図２１】賞球制御コマンドデータの出力の様子を示すタイミング図である。
【図２２】賞球制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図２３】賞球制御用ＣＰＵのタイマ割込処理を示すフローチャートである。
【図２４】賞球制御手段におけるＲＡＭの一構成例を示す説明図である。
【図２５】賞球制御用ＣＰＵのコマンド受信処理を示すフローチャートである。
【図２６】賞球制御処理を示すフローチャートである。
【図２７】玉貸し制御処理を示すフローチャートである。
【図２８】賞球制御用ＣＰＵが実行する停電発生処理を示すフローチャートである。
【図２９】賞球制御用ＣＰＵの初期化処理の一例を示すフローチャートである。
【符号の説明】
１パチンコ遊技機
３１主基板
３７賞球制御基板
５３基本回路
５６ＣＰＵ
３７１賞球制御用ＣＰＵ
９０２，９０４，９３４電源監視用ＩＣ
９１０電源基板[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine or a coin gaming machine in which a game is performed in accordance with an operation of a player, and more particularly to a gaming machine in which a game is performed in accordance with an operation of a player in a gaming area of a gaming board. .
[0002]
[Prior art]
As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a winning area such as a winning opening provided in the game area, a predetermined number of prize balls are paid out to the player. There are things to be done. Further, a variable display unit whose display state can be changed is provided, and when a display result of the variable display unit becomes a predetermined specific display mode, a predetermined game value is provided to the player. There is.
[0003]
The fact that the display result of the variable display unit that displays the special symbol is a combination of a predetermined specific display mode is usually referred to as “big hit”. In addition, the game value is a right to make the state of the variable prize ball device provided in the game area of the gaming machine advantageous for a player who is easy to win a hit ball, or to a state advantageous to the player. Or to generate.
[0004]
When a big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the state shifts to a big hit game state in which a hit ball is easy to win. Then, in each open period, when a predetermined number (for example, 10) of the winning prizes is won, the winning prize opening is closed. The number of opening of the special winning opening is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and if the opening time elapses even if the number of winnings does not reach a predetermined number, the winning opening is closed. If the predetermined condition (for example, winning in the V zone provided in the special winning opening) is not satisfied at the time when the special winning opening is closed, the big hit gaming state ends.
[0005]
Also, among the combinations of display modes other than the combination of “big hits”, at the stage where some of the display results of the plurality of variable display units have not yet been derived and displayed, the variable display in which the display results have already been derived and displayed. A state in which the display mode of the unit satisfies the display condition that is a combination of the specific display modes is called “reach”. If the display result of the identification information variably displayed on the variable display unit does not satisfy the condition of “reach”, the result is “out” and the variable display state ends. A player plays a game while enjoying how to generate a big hit.
[0006]
[Problems to be solved by the invention]
The gaming machine is equipped with various game machine control means including game control means. Generally, each gaming machine control means is constituted by a microcomputer. That is, a program is stored in a ROM or the like, and data that temporarily occurs in control or data that changes as the control progresses is stored in the RAM. Then, when a power-off state occurs due to a power failure or the like in the gaming machine, data in the RAM is lost. Therefore, at the time of restoration from a power failure or the like, the player must return to the initial state (for example, the state when the game machine is first turned on at the game store on the day), which may be disadvantageous to the player. There is. For example, if a power failure occurs during a jackpot game and the gaming machine returns to the initial state, the player cannot enjoy the benefits based on the jackpot occurrence.
[0007]
In order to avoid such a situation, when an unexpected power failure such as a power failure occurs, the necessary data is saved in the power backup RAM, and the data saved when the power is restored is restored. Should be restarted. However, if the way of saving and the way of restoring necessary data when the power is turned off are improper, the restored data may not match the data when the power is turned off. In such a case, unexpected disadvantages may still be given to the player.
[0008]
Therefore, the present invention saves necessary data when an unexpected power failure such as a power failure occurs, and when the power is restored, the game can be restarted from the state at the time of the power failure when the power is restored. It is an object of the present invention to provide a gaming machine that can reliably store data and can reliably use stored data after power is restored.
[0009]
[Means for Solving the Problems]
A gaming machine according to the present invention is a gaming machine capable of giving a game result value to a player as a result of performing a predetermined game, and in a storage unit capable of holding the contents immediately before power-off when power-on. It is possible to perform a game state return control for returning the game state based on the held data held, a game device control means for controlling a game device provided for the game, and a voltage of a predetermined potential power supply. Power supply monitoring means for detecting that the value has dropped to a predetermined value, and the gaming machine control means stores, in the storage means, fluctuation data that fluctuates in accordance with the progress of the game in response to detection by the power supply monitoring means. A predetermined power-off process for the power supply, and when the power is restored from the power-off state while the storage means is holding data, the initialization processing is performed based on the data held in the storage means. And determining whether to at returning to return the state to the state before the power-off process. The game result value is a concept indicating payout of a game ball or an increase in a score in the case of an image-based gaming machine.
[0010]
The variation data held in the storage means includes at least game state data indicating a game state, and the return processing includes a game state data readout processing for restoring the game state. Is also good.
[0011]
The held data used to determine whether to perform the initialization process or the recovery process is, for example, a checksum.
[0012]
The gaming machine control means calculates a checksum when the power is turned off and stores the checksum in the storage means, and when the power is restored, checks the data held in the storage means by the checksum and performs a recovery process if the held data is valid. It may be constituted as follows.
[0013]
Here, the gaming device control means may be configured to perform an initialization process when the held data is not valid.
[0014]
The power-off process includes a process of setting a flag indicating power-off, and the gaming-machine control unit checks the state of the flag indicating power-off when the checksum is a predetermined value when the power is restored. If the flag indicates that the power is turned off, the process at the time of return may be performed.
[0015]
The power-off process may include a process for preventing access to the storage unit.
[0016]
The gaming machine is provided with a second power supply monitoring means for detecting a power supply voltage drop after a predetermined period of time when the power supply monitoring means detects the voltage drop, and the game control microcomputer inputs the detection output from the second power supply monitoring means. The system may be configured to be reset in response to
[0017]
A payout device for paying out at least a predetermined prize game medium is provided, and the gaming device control means is a payout control means for performing payout control including prize payout control, and data retained even when the power of the gaming machine is turned off is transmitted from the payout device. It may be configured to be data relating to the remaining amount of the premium game media to be paid out.
[0018]
A payout device for renting out at least a predetermined game medium is provided, and the game device control means is a payout control means for performing payout control including game medium lending control.Data retained even when the power of the gaming machine is turned off is paid out from the payout device. May be configured to be data relating to the remaining amount of game media to be played.
[0019]
Also, the payout device for paying out predetermined prize game media can rent out game media, and the payout control means also executes game media lending control, and the data held even when the power of the gaming machine is turned off includes payouts. It may be configured to include data relating to the remaining amount of the lending game medium paid out from the device.
[0020]
In other words, the payout device may be regarded as a device that performs both the payout and lending of the prize of the game medium, or as a device that pays out the prize game medium and a device that rents the predetermined game medium. You may. Note that, when viewed separately, they may be provided in the same housing (case) or may be installed as separate housings.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine, which is an example of a gaming machine, will be described. 1 is a front view of the pachinko gaming machine 1 as viewed from the front, FIG. 2 is an overall rear view showing the internal structure of the pachinko gaming machine 1, and FIG. 3 is a rear view of the gaming board of the pachinko gaming machine 1 as viewed from the back. Here, a pachinko gaming machine is shown as an example of a gaming machine, but the present invention is not limited to a pachinko gaming machine, and may be, for example, a coin gaming machine. Further, the present invention can be applied to a game machine or a slot machine of an image type.
[0022]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2 is a hit ball supply tray 3. A surplus ball tray 4 for storing prize balls overflowing from the hit ball supply tray 3 and a hit ball operation handle (operation knob) 5 for firing a hit ball are provided below the hit ball supply tray 3. A game board 6 is detachably mounted behind the glass door frame 2. A game area 7 is provided on the front of the game board 6.
[0023]
Near the center of the game area 7, a variable display device 8 including a variable display unit 9 for variably displaying a plurality of types of symbols and a variable display 10 using 7-segment LEDs is provided. In this embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. On the side of the variable display device 8, a passing gate 11 for guiding a hit ball is provided. The hit ball that has passed through the passing gate 11 is guided to the starting winning opening 14 via the ball exit 13. In a passage between the passage gate 11 and the ball outlet 13, there is a gate switch 12 for detecting a hit ball that has passed through the passage gate 11. The winning ball that has entered the starting winning port 14 is guided to the back of the game board 6 and detected by the starting port switch 17. In addition, a variable winning ball device 15 that performs opening and closing operations is provided below the starting winning port 14. The variable winning ball device 15 is opened by the solenoid 16.
[0024]
An opening / closing plate 20 that is opened by the solenoid 21 in a specific game state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening and closing plate 20 serves as a means for opening and closing the special winning opening. A winning ball that has entered one (V zone) of the winning balls guided from the opening / closing plate 20 to the back of the game board 6 is detected by the V count switch 22. The winning ball from the opening / closing plate 20 is detected by the count switch 23. At the lower part of the variable display device 8, there is provided a starting prize storage display 18 having four display portions for displaying the number of winning balls entering the starting prize port 14. In this example, the start winning prize storage display 18 increases the number of lit display units by one each time there is a starting prize, with the upper limit being four. Then, each time the variable display of the variable display unit 9 is started, the number of the lit display units is reduced by one.
[0025]
The game board 6 is provided with a plurality of winning ports 19 and 24, and winning of the game balls to the winning ports 19 and 24 is detected by the winning port switches 19a and 24a. Decorative lamps 25 that blink during the game are provided around the left and right sides of the game area 7, and the lower part has an out opening 26 for absorbing a hit ball that has not won. In addition, two speakers 27 that emit sound effects are provided at upper left and right sides of the game area 7. A game effect LED 28a and game effect lamps 28b and 28c are provided on the outer periphery of the game area 7.
[0026]
In this example, a prize ball lamp 51 that is lit when a prize ball is paid out is provided near one of the speakers 27, and a ball out lamp 52 that is lit when a supply ball runs out is near the other speaker 27. Is provided. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming table 1 and enables lending of a ball by inserting a prepaid card.
[0027]
The card unit 50 has a usable indicator lamp 151 for indicating whether or not the card is in a usable state. If there is a fraction (a number less than 100 yen) in the remaining amount information recorded in the card, the fraction is displayed on the hitting plate. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connection board direction indicator 153 indicating which side of the pachinko gaming machine 1 the card unit 50 corresponds to, and the inside of the card unit 50. A card insertion indicator 154 indicating that a card has been inserted into the card, a card insertion slot 155 into which a card as a recording medium is inserted, and a mechanism of a card reader / writer provided on the back of the card insertion slot 155 are checked. A card unit lock 156 is provided for releasing the card unit 50 in some cases.
[0028]
The hit ball fired from the hitting ball launching device enters the game area 7 through the hitting rail, and then descends from the game area 7. When a hit ball is detected by the gate switch 12 through the passing gate 11, the display number of the variable display 10 is changed continuously. When a hit ball enters the start winning opening 14 and is detected by the start opening switch 17, the symbols in the variable display section 9 start rotating if the symbols can be changed. If it is not possible to start changing the symbol, the start winning memory is increased by one.
[0029]
The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of stoppage is a combination of big hit symbols, the game shifts to a big hit game state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or until a predetermined number (for example, 10) of hit balls is won. Then, when a hit ball wins in the specific winning area while the opening and closing plate 20 is opened and is detected by the V count switch 22, a continuation right is generated and the opening and closing plate 20 is opened again. Generation of the continuation right is permitted a predetermined number of times (for example, 15 rounds).
[0030]
If the combination of images in the variable display unit 9 at the time of stoppage is a combination of big hit symbols accompanied by a probability change, the probability of the next big hit increases. In other words, a high probability state, which is more advantageous for the player, is obtained. When the stop symbol on the variable display 10 is a predetermined symbol (hit symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol on the variable display 10 hits the symbol is increased, and the opening time and the number of times the variable winning ball device 15 is opened are increased.
[0031]
Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIG.
On the back of the variable display device 8, as shown in FIG. 2, a prize ball tank 38 is provided above the mechanism plate 36, and when the pachinko gaming machine 1 is installed on the gaming machine installation island, a prize ball is provided from above. It is supplied to the prize ball tank 38. The prize ball in the prize ball tank 38 reaches the ball payout device through the guide gutter 39.
[0032]
On the mechanism plate 36, a variable display control unit 29 for controlling the variable display unit 9 via the relay board 30, a game control board (main board) 31, which is covered with a board case 32 and on which a game control microcomputer and the like are mounted, A relay board 33 for relaying a signal between the variable display control unit 29 and the game control board 31 and a prize ball control board 37 on which a microcomputer for controlling a prize ball for controlling payout of prize balls are installed. Have been. Further, below the mechanism plate 36, a hitting ball firing device 34 for shooting a hitting ball into the game area 7 using the rotational force of the motor, a game effect lamp / LEDs 28a, 28b, 28c, a prize ball lamp 51, and a ball cut lamp A lamp control board 35 for sending a signal to 52 is provided.
[0033]
FIG. 3 is a rear view of the gaming board of the pachinko gaming machine 1 as viewed from the rear. As shown in FIG. 3, the ball that has passed through the guiding gutter 39 passes through the ball cutout detectors 187a and 187b and reaches the ball dispensing device 97 via the ball supply gutters 186a and 186b. The prize ball paid out from the ball payout device 97 is supplied to the hitting ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the communication port 45. On the side of the communication port 45, a surplus ball passage 46 communicating with the surplus ball tray 4 provided on the front face of the pachinko gaming machine 1 is formed. A large number of prize balls based on the prize are paid out, and the hitting ball supply tray 3 becomes full. Finally, after the prize balls reach the communication port 45, further prize balls are paid out. It is led to the ball tray 4. When the prize ball is further paid out, the sensing lever 47 presses the full tank switch 48 and the full tank switch 48 is turned on. In this state, the rotation of the stepping motor in the ball payout device 97 stops, the operation of the ball payout device 97 stops, and the driving of the hit ball firing device 34 also stops as necessary. In this embodiment, a ball payout device 97 that pays out game balls by rotating a stepping motor is illustrated as a ball payout device 97 that pays out game balls by driving an electric drive source. A ball payout device having a structure in which a ball is sent out may be used, or a ball payout device having a structure in which a stopper is removed by driving an electric drive source to pay out the ball by its own weight may be used.
[0034]
To perform the prize ball payout control, signals from the winning port switches 19a and 24a, the starting port switch 17 and the V count switch 22 are sent to the main board 31. When the starting port switch 17 is turned on, the CPU 56 of the main board 31 knows that a winning corresponding to the payout of six winning balls has occurred. Further, when the count switch 23 is turned on, it is known that a winning corresponding to the payout of 15 prize balls has occurred. Then, when the winning opening switch is turned on, it is known that a winning corresponding to the payout of 10 winning balls has occurred. In this embodiment, for example, a game ball that has won the winning opening 24 is detected by a winning opening switch 24 a provided in a winning ball flow path from the winning opening 24, and the game ball that has won the winning opening 19 is detected. Is detected by a winning opening switch 19a provided in a winning ball flow path from the winning opening 19.
[0035]
FIG. 4 is a block diagram illustrating an example of a circuit configuration of the main board 31. FIG. 4 also shows the prize ball control board 37, the lamp control board 35, the sound control board 70, the emission control board 91, and the display control board 80. On the main board 31, a basic circuit 53 for controlling the pachinko gaming machine 1 in accordance with a program, and signals from the gate switch 12, the starting port switch 17, the V count switch 22, the count switch 23, and the winning port switches 19a and 24a are provided. 53, a solenoid circuit 59 that drives the solenoid 16 that opens and closes the variable winning ball device 15 and the solenoid 21 that opens and closes the opening and closing plate 20 in accordance with commands from the basic circuit 53, and turns on and off the start storage display 18. A lamp / LED circuit 60 that extinguishes the lights and drives the variable indicator 10 and the decorative lamps 25 by 7-segment LEDs is mounted.
[0036]
Also, according to the data provided from the basic circuit 53, jackpot information indicating occurrence of a jackpot, effective start information indicating the number of start winning balls used for starting image display of the variable display section 9, and indicating that a probability change has occurred. It includes an information output circuit 64 that outputs probability change information and the like to a host computer such as a hall management computer.
[0037]
The basic circuit 53 includes a ROM 54 for storing a game control program and the like, a RAM 55 as an example of volatile storage means used as a work memory, a CPU 56 for performing a control operation according to a control program, and an I / O port unit 57. Including. In this embodiment, the ROM 54 and the RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to include at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally or internally provided. The I / O port unit 57 is a terminal capable of inputting and outputting information in the microcomputer.
[0038]
Further, the main board 31 has an initial reset circuit 65 for resetting the basic circuit 53 when the power is turned on, and decodes an address signal given from the basic circuit 53 to output any one of the I / O port units 57. An address decode circuit 67 for outputting a signal for selecting an / O port is provided.
In addition, there is also switch information input to the main board 31 from the ball dispensing device 97, but these are omitted in FIG.
[0039]
A hit ball launching device that hits and launches a game ball is driven by a drive motor 94 controlled by a circuit on a launch control board 91. Then, the driving force of the driving motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the launch control board 91 is controlled so that the hit ball is launched at a speed corresponding to the operation amount of the operation knob 5.
[0040]
FIG. 5 is a block diagram showing components related to the prize ball, such as the components of the prize ball control board 37 and the ball payout device 97. As shown in FIG. 5, a detection signal from the full tank switch 48 is input to the I / O port 57 of the main board 31 via the relay board 71. The full tank switch 48 is a switch that detects whether the excess ball tray 4 is full.
[0041]
The detection signals from the ball-out detection switch 167 and the ball-out switch 187 (187a, 187b) are input to the I / O port 57 of the main board 31 via the relay boards 72 and 71. The out-of-ball detection switch 167 is a switch for detecting a shortage of replenishment balls in the prize ball tank 38, and the out-of-ball switch 187 is a switch for detecting the presence or absence of a prize ball in the prize ball passage.
[0042]
The CPU 56 of the main board 31 determines that the detection signal from the out-of-ball detection switch 167 or the out-of-ball switch 187 indicates the out-of-ball state, or that the detection signal from the full switch 48 indicates the full state. A prize ball control command for prohibiting ball lending is transmitted. When receiving the award ball control command instructing the ball lending prohibition, the award ball control CPU 371 of the award ball control board 37 stops the ball lending process.
[0043]
Further, detection signals from the award ball count switch 301A and the ball lending count switch 301B are also input to the I / O port 57 of the main board 31 via the relay boards 72 and 71. The prize ball count switch 301A and the ball lending count switch 301B are provided in the prize ball mechanism of the ball payout device 97, and detect the prize balls actually paid out.
[0044]
When there is a prize, a prize ball control command indicating the number of prize balls is input to the prize ball control board 37 from output ports (ports G, H) 577 and 578 of the main board 31. The output port 577 outputs 8-bit data, and the output port 578 outputs a 1-bit strobe signal (INT signal). The prize ball control command indicating the number of prize balls is input to the I / O port 372a via the input buffer circuit 373. The prize ball control CPU 371 inputs a prize ball control command via the I / O port 372a, and drives the ball payout device 97 in accordance with the prize ball control command to perform a prize ball payout. In this embodiment, the CPU 371 for controlling the prize ball is a one-chip microcomputer and has at least a RAM.
[0045]
The prize ball control CPU 371 outputs a ball lending number signal indicating the lending ball number to the terminal board 160 and a buzzer driving signal to the buzzer board 75 via the output port 372g. A buzzer is mounted on the buzzer board 75. Further, an error signal is output to the error display LED 374 via the output port 372e.
[0046]
Further, the detection signal of the detection signal of the winning ball count switch 301A is input to the input port 372b of the winning ball control board 37 via the relay board 72. The drive signal from the prize ball control board 37 to the payout motor 289 is transmitted to the payout motor 289 in the prize ball mechanism portion of the ball payout device 97 via the output port 372c and the relay board 72.
[0047]
The card unit 50 has a card unit control microcomputer mounted thereon. In addition, the card unit 50 is provided with a fraction display switch 152, a connection stand direction display 153, a card insertion display lamp 154, and a card insertion slot 155 (see FIG. 1). The balance display board 74 is connected to a frequency display LED, a ball lending switch, and a return switch provided near the hit ball supply tray 3.
[0048]
A ball lending switch signal and a return switch signal are given from the balance display board 74 to the card unit 50 via the prize ball control board 37 in accordance with the operation of the player. Further, a card balance display signal indicating the balance of the prepaid card and a ball lending possible display signal are given from the card unit 50 to the balance display board 74 via the prize ball control board 37. Between the card unit 50 and the prize ball control board 37, a unit operation signal (BRDY signal), a ball lending request signal (BRQ signal), a ball lending completion signal (EXS signal), and a pachinko machine operation signal (PRDY signal) are I / O. It is exchanged via the O port 372f.
[0049]
When the power of the pachinko gaming machine 1 is turned on, the prize ball controlling CPU 371 of the prize ball control board 37 outputs a PRDY signal to the card unit 50. When a card is accepted in the card unit 50 and the ball lending switch is operated to input a ball lending switch signal, the microcomputer for controlling the card unit outputs a BRDY signal to the prize ball control board 37. When a predetermined delay time has elapsed from this point, the microcomputer for controlling the card unit outputs a BRQ signal to the prize ball control board 37. Then, the CPU 371 for controlling the prize ball of the prize ball control board 37 drives the payout motor 289 to pay out a predetermined number of lending balls to the player. Then, when the payout is completed, the award ball control CPU 371 outputs an EXS signal to the card unit 50.
[0050]
As described above, all signals from the card unit 50 are configured to be input to the prize ball control board 37. Accordingly, regarding the ball lending control, no signal is input from the card unit 50 to the main board 31, and there is no room for a signal to be incorrectly input from the card unit 50 side to the basic circuit 53 of the main board 31. The main board 31 and the prize ball control board 37 are provided with a solenoid and a driver circuit for driving a motor or a lamp, but those circuits are omitted in FIG.
[0051]
In this embodiment, the case where the card unit 50 is provided is described as an example. However, the present invention can be applied to a case where a game ball is lent according to the amount of money when a coin is inserted.
[0052]
FIG. 6 is a block diagram showing a configuration example around the CPU 56 for power supply monitoring and power supply backup. As shown in FIG. 6, a voltage drop signal from a first power supply monitoring circuit (first power supply monitoring means) mounted on a power supply board is input to an interrupt terminal (IRQ terminal) of the CPU 56. The first power supply monitoring circuit is a circuit that monitors the voltage of any one of various DC power supplies used by the gaming machine and detects a drop in the power supply voltage. Therefore, the CPU 56 can confirm the power-off state by the interrupt (IRQ).
[0053]
On the main board 31, a second power supply monitoring circuit 903 is mounted. In this example, in the second power supply monitoring circuit 903, the power supply monitoring IC 904 monitors a + 30V power supply voltage which is the same as the power supply voltage monitored by the first power supply monitoring circuit, and the voltage value falls below a predetermined value. Then, a low level voltage drop signal is generated. Then, for example, the detection voltage of the first power supply monitoring circuit mounted on the power supply board (the voltage at which a voltage drop signal is output) is set to +16 V, and the detection voltage of the second power supply monitoring circuit 903 is set to +8 V. In such a configuration, since the same voltage is monitored, the difference between the timing at which the first voltage monitoring circuit outputs the voltage drop signal and the timing at which the second voltage monitoring circuit outputs the voltage drop signal is desired. Can be reliably set in the predetermined period. The desired predetermined period is a period from the start of the power-off processing in response to the voltage drop signal from the first power supply monitoring circuit until the power-off processing is completely completed.
[0054]
The voltage drop signal from the second power supply monitoring circuit 903 is logically ORed with the initial reset signal from the initial reset circuit 65 and then input to the reset terminal of the CPU 56. Accordingly, when the initial reset signal from the initial reset circuit 65 is at a low level, or when the voltage drop signal from the second power supply monitoring circuit 903 is at a low level, the CPU 56 sets the system reset state. (Non-operating state).
[0055]
Note that the reset IC 651 of the initial reset circuit 65 sets the output signal to a high level when the power of the gaming machine is turned on and the voltage of the +5 V power supply rises when the +5 V power supply voltage becomes a predetermined value or more. That is, the initial reset signal is turned off.
[0056]
While power is not supplied from the +5 V power supply, which is the driving power supply of the CPU 56 and the like, at least a part of the RAM is backed up by the backup power supply supplied from the power supply board, and the contents are retained even if the power supply to the gaming machine is cut off. You. Then, when the + 5V power supply is restored, a reset signal is issued from the initial reset circuit 65, so that the CPU 56 returns to the normal operation state. At that time, since necessary data has been backed up, it is possible to return to the gaming state at the time of the occurrence of the power failure when recovery from a power failure or the like.
[0057]
FIG. 7 is a block diagram illustrating a configuration example of the power supply board 910. The power supply board 910 is installed independently of the game apparatus control boards such as the main board 31, the display control board 80, the sound control board 70, the lamp control board 35, and the prize ball control board 37, and each of the game machine control boards in the gaming machine. And the voltages used by the mechanical components. In this example, AC24V, DC + 30V, DC + 21V, DC + 12V and DC + 5V are generated. Further, the capacitor 916 serving as a backup power supply is charged from DC + 5V, that is, a power supply line for driving an IC or the like on each substrate.
[0058]
Transformer 911 converts an AC voltage from an AC power supply to 24V. The AC 24 V voltage is output to connector 915. The rectifier circuit 912 generates a DC voltage of +30 V from AC 24 V and outputs the DC voltage to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 21V, + 12V, and + 5V and outputs the generated voltage to the connector 915. The connector 915 is connected to, for example, a relay board, and the relay board supplies electric power of a voltage necessary for each gaming machine control board and mechanical components.
[0059]
The + 5V line from DC-DC converter 913 branches to form a backup + 5V line. A large-capacity capacitor 916 is connected between the backup + 5V line and the ground level. The capacitor 916 supplies power so that the storage state can be held in a backup RAM (power-backed-up RAM, that is, storage means that can be in a storage state) when the power supply to the gaming machine is cut off. Supply backup power. Further, a diode 917 for preventing backflow is inserted between the + 5V line and the backup + 5V line.
[0060]
Note that a battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used which runs out of capacity when power is not supplied from a + 5V power supply for a predetermined time.
[0061]
Further, the power supply board 910 is mounted with a power supply monitoring IC 902 constituting the above-described first power supply circuit. The power supply monitoring IC 902 detects the occurrence of power interruption by introducing a +30 V power supply voltage and monitoring the +30 V power supply voltage. Specifically, when the + 30V power supply voltage becomes equal to or lower than a predetermined value (in this example, + 16V), a voltage drop signal is output on the assumption that power supply is cut off. Note that the +30 V power supply voltage is a voltage immediately after conversion from AC to DC. The voltage drop signal from the power supply monitoring IC 902 is supplied to the main board 31, the prize ball control board 37, and the like.
[0062]
The predetermined value for the power supply monitoring IC 902 to detect the power-off is lower than the normal voltage, but is a voltage at which the CPU on each game device control board can operate for a while. Further, since the power supply monitoring IC 902 is configured to monitor a voltage higher than a voltage for driving the CPU (+5 V in this example) and immediately after the voltage is converted from AC to DC, the CPU can The monitoring range can be extended for the required voltage. Therefore, more precise monitoring can be performed. Further, when +30 V is used as the monitoring voltage, since the voltage supplied to the various switches of the gaming machine is +12 V, it can be expected to prevent erroneous switch-on detection at the moment of a power interruption. That is, if the voltage of the +30 V power supply is monitored, it is possible to detect a decrease in the voltage of +12 V at a stage before +12 V generated after the generation of +30 V starts to fall. Therefore, when the voltage of the + 12V power supply decreases, the switch output comes to the on state. However, if the + 30V power supply voltage that drops earlier than the + 12V is monitored and the power cutoff is recognized, the power supply is turned on before the switch output turns on. It is possible to enter a state of waiting for restoration and to enter a state in which the switch output is not detected.
[0063]
Further, since the power supply monitoring IC 902 is mounted on the power supply board 910 separate from the gaming machine control board, the first power supply monitoring circuit can supply a voltage drop signal to the plurality of gaming machine control boards. Regardless of the number of gaming device control boards that require a voltage drop signal, it is sufficient that only one first power supply monitoring unit is provided, so that each of the gaming device control units in each of the gaming device control boards performs power return control described later. Does not significantly increase the cost of the gaming machine.
[0064]
Next, the operation of the gaming machine will be described.
FIG. 8 is a flowchart illustrating a main process executed by the CPU 56 on the main board 31. When the power to the gaming machine is turned on, in the main process, the CPU 56 first checks whether the data set in the backup parity data area in the RAM 55 is "00" (step S1). The backup parity data area will be described later in detail. If the data set in the backup parity data area is not "00", parity diagnosis (checksum confirmation) is performed (step S2). If the result of the checksum check is valid (step S3), the CPU 56 executes a power failure recovery process described later (step S4). If the result of the checksum check is not valid, a normal initialization process is executed (step S6).
[0065]
If the data set in the backup parity data area is "00", the CPU 56 checks the power-off flag (step S5), and if the power-off flag is set (step S5). The power outage recovery process is executed based on the game state data stored in the RAM 55 (step S4). If the power-off flag has not been set, a normal initialization process is performed (step S6).
[0066]
Thereafter, in the main process, the process shifts to a loop process for checking the monitoring of the timer interrupt flag (step S8). In the loop, a display random number update process (step S7) is also executed.
[0067]
In the normal initialization process, as shown in FIG. 9, after the clear process of the register and the RAM (step S6a) and the necessary initial value setting process (step S6b) are performed, the timer is periodically set every 2 ms. The timer register provided in the CPU 56 is initialized (setting that the timeout is 2 ms and the timer operates repeatedly) so that the timer is operated (step S6c). That is, in step S6c, a process of activating a timer interrupt and a process of setting a timer interrupt interval are executed.
[0068]
Therefore, in this embodiment, the internal timer of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 10, when a timer interrupt occurs, the CPU 56 sets a timer interrupt flag (step S11).
[0069]
When detecting that the timer interrupt flag has been set in step S8, the CPU 56 resets the timer interrupt flag (step S9) and executes a game control process (step S10). According to the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, only the flag is set in the timer interruption processing, and the game control processing is executed in the main processing. However, the game control processing may be executed in the timer interruption processing.
[0070]
FIG. 11 is a flowchart showing a game control process. In the game control process, the CPU 56 first performs a process of setting a display control command transmitted to the display control board 80 in a predetermined area of the RAM 55 (display control data setting process: step S21), and then executes the display control command. Output processing is performed (display control data output processing: step S22).
[0071]
Next, a process of outputting the contents of the storage area of various output data to each output port is performed (data output process: step S23). Further, an output data setting process for setting output data such as big hit information, start information, and probability variation information output to the hall management computer in the storage area is performed (step S24). Further, various abnormality diagnosis processes are performed by a self-diagnosis function provided inside the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S25).
[0072]
Next, a process of updating each counter indicating each random number for determination such as a random number for big hit determination used in game control is performed (step S26).
[0073]
Further, the CPU 56 performs a special symbol process (step S27). In the special symbol process control, a corresponding process is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to a gaming state. Then, the value of the special symbol process flag is updated during each processing according to the gaming state. Further, a normal symbol process is performed (step S28). In the normal symbol process process, a corresponding process is selected and executed according to a normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. Then, the value of the normal symbol process flag is updated during each processing according to the gaming state.
[0074]
Further, the CPU 56 inputs the states of the gate sensor 12, the starting port sensor 17, the count sensor 23, and the winning port switches 19a and 24a via the switch circuit 58, and determines whether or not each of the winning ports and the prize apparatus has won. (Switch processing: step S29). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S30).
[0075]
Further, the CPU 56 performs signal processing with the award ball control board 37 (step S31). That is, when a predetermined condition is satisfied, a prize ball control command is output to the prize ball control board 37. The prize ball control CPU mounted on the prize ball control board 37 drives the ball payout device 97 according to the prize ball control command.
[0076]
As described above, the main process includes the process of determining whether or not to shift to the game control process, and the internal timer of the CPU 56 performs the timer control process based on the timer interrupt that is periodically generated. Since the flag for determining whether or not to shift is set, all of the game control processing is reliably executed. That is, until all of the game control processing is executed, it is not determined whether or not to shift to the next game control processing, so that it is guaranteed that all the processing during the game control processing is completed. ing.
[0077]
In a conventional general game control process, an external interrupt that is periodically generated forcibly returns to an initial state. Describing with reference to the example shown in FIG. 11, for example, even during the process of step S31, the process is forcibly returned to the process of step S21. In other words, there is a possibility that the next game control process will be started before all the processes in the game control process are completed.
[0078]
Here, the game control process executed by the CPU 56 of the main board 31 is executed according to the flag set in the timer interrupt process based on the timer interrupt generated by the internal timer of the CPU 56 periodically. A hardware circuit that periodically generates a signal (for example, every 2 ms) is provided, a signal from the circuit is introduced to an external interrupt terminal of the CPU 56, and it is determined whether or not to shift to the game control process based on the interrupt signal. May be set. Even in such a configuration, the flag is not determined until all the game control processes are executed, so that execution of all the processes in the game control process is guaranteed to be completed.
[0079]
FIG. 12 is a flowchart illustrating an example of a power failure occurrence interrupt process executed in response to an interrupt based on a voltage drop signal from the first power supply monitoring circuit of the power supply board 910. In the power failure occurrence interruption process, the CPU 56 first sets the interruption to be prohibited (step S41). In the power failure occurrence interrupt processing, a checksum generation processing is performed to ensure that the contents of the RAM are preserved. If another interrupt process is performed during that process, the voltage may drop to a level at which the CPU cannot operate before the checksum generation process is completed. The setting is made so that no interrupt occurs.
[0080]
Next, the CPU 56 turns off all output ports (step S43). Then, if necessary, the contents of each register are stored in the backup RAM area (step S44). Further, an appropriate initial value is set in the backup check data area of the backup RAM area (step S45), and exclusive OR is sequentially performed on the initial value and the data of the backup RAM area (step S46) to obtain a final operation value. Is set in the backup parity data area (step S47). Thereafter, the power-off flag is set (step S48). Further, the RAM access is prohibited (step S49). When the power supply voltage decreases, the levels of various signal lines may become unstable and the contents of the RAM may be corrupted. However, if the RAM access is prohibited in this manner, the data in the backup RAM may be corrupted. There is no.
[0081]
Next, the CPU 56 enters a loop process. That is, no processing is performed. Therefore, before the operation is disabled from the outside by the reset signal from the power supply monitoring IC 904 shown in FIG. 6, the operation is internally stopped. Therefore, the operation of the CPU 56 is reliably stopped when the power is turned off. As a result, by the above-described RAM access prohibition control and operation stop control, it is possible to reliably prevent the contents of the RAM from being destroyed due to an abnormal operation that may occur as the power supply voltage decreases. .
[0082]
In this embodiment, in the power failure occurrence interrupt processing, the program is set in a loop state at the last part. However, a HALT instruction may be issued.
[0083]
Further, as described above, the power-off flag set before the RAM access is prohibited determines whether or not recovery from a power failure has occurred when the set value of the backup parity data area is “00” at power-on. Used in making decisions. Further, the processing of steps S41 to S49 is completed before the second power supply monitoring unit generates the voltage drop signal. In other words, the detection voltages of the first voltage monitoring means and the second voltage monitoring means are set such that the detection is completed before the second power supply monitoring means generates the voltage drop signal.
[0084]
FIG. 13 is a flowchart illustrating an example of the power failure recovery process (step S4) illustrated in FIG. In the power failure recovery processing, the CPU 56 performs a game state recovery processing for returning the internal state to the state at the time of power failure (step S53), and clears the power failure flag (step S55).
[0085]
FIG. 14 is an explanatory diagram for explaining a backup parity data creation method. However, in the example shown in FIG. 14, the size of the data in the backup data RAM area is set to 3 bytes for simplicity. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 14A, initial data (00H in this example) is set in the backup check data area. Next, an exclusive OR of “00H” and “F0H” is obtained, and an exclusive OR of the result and “16H” is obtained. Further, an exclusive OR of the result and “DFH” is obtained. Then, the result (in this example, “39H”) is set in the backup parity data area.
[0086]
When the power is turned on again, the parity diagnosis is performed in the checksum confirmation processing (step S2) of the main processing. FIG. 14B is an explanatory diagram showing an example of the parity diagnosis. If all the data in the backup area is stored as it is, the data as shown in FIG. 14A is set in the backup area when the power is turned on again.
[0087]
In the processing of step S51, the CPU 56 sequentially exclusive-ORs each data in the backup data area with the data (39H in this example) set in the backup parity data area of the backup RAM area as initial data. Perform processing. If all the data in the backup area is stored as it is, the final operation result matches “00H”, that is, the data set in the backup check data area. If a bit error has occurred in the data in the backup RAM area, the final calculation result does not become “00H”.
[0088]
Therefore, in the parity check processing (checksum confirmation processing), the CPU 56 compares the final operation result with the data set in the backup check data area, and if they match, determines that the parity diagnosis is normal. If they do not match, it is determined that the parity diagnosis is abnormal.
[0089]
As described above, in this embodiment, the game control means is provided with the backup RAM for backing up the power for a predetermined period even when the power of the gaming machine is turned off. When the power is turned on, the CPU 56 (specifically, the CPU 56 Is executed, the game state restoring process (step S53) for restoring the game state based on the backup data if the backup RAM is in the backup state. Therefore, there is provided a gaming machine which can prevent a disadvantage from being brought to a player even if a power failure occurs.
[0090]
When the power is turned on, a data check (parity check in this example) of the backup RAM area is performed. If the power is restored after an unexpected power failure, the data in the backup RAM area should have been saved, and the check result becomes normal. If the check result is not normal, since the internal state cannot be returned to the state at the time of power failure, an initialization process (step S6) executed when the power is turned on without recovery from power failure is executed.
[0091]
Further, in the main processing shown in FIG. 8, when the data set in the backup parity data area is not "00", a checksum confirmation processing is performed (steps S1 and S2), and the data is set in the backup parity data area. If the data that has been stored is "00", it is determined whether or not the power failure recovery processing is performed, that is, whether or not the gaming state can be recovered by the power-off flag. Then, even if the checksum calculated when the power is turned off happens to be “00”, the game state restoring process is executed.
[0092]
If the checksum calculated when the power is turned off is “00”, the same operation as the operation when the power is turned off is executed in the checksum confirmation process executed when the power is turned on (the example in FIG. 14). Since the initial data and parity data match). Therefore, the reliability of the parity check is lost. However, in this embodiment, the gaming state can be restored even if the checksum has such a predetermined value.
[0093]
When determining whether or not to execute the power failure recovery process, that is, when determining whether or not to restore the gaming state, by using a special process flag or the like in the stored RAM data or the number of start winning prize storage data, If it is confirmed that the gaming machine is in a game waiting state (a state in which a symbol is not fluctuating, a big hit is not being played, a probability is not being changed, and there is no start winning prize memory), the game state is initialized without performing a game state restoring process. A conversion process may be performed.
[0094]
Hereinafter, the game state restoration processing will be described.
First, in this embodiment, a display control command, a sound control command, and a lamp control command that the CPU 56 of the main board 31 sends to the display control board 80, the sound control board 70, and the lamp control board 35 will be described. Each control command is determined to be sent in accordance with the progress of the game in the special symbol process process (step S27) in the game control process shown in FIG. 11, and specific data is displayed in the display control data setting process (step S21). Is set, and is transmitted by being output from the output port in the display control data output process (step S22).
[0095]
FIG. 15A is an explanatory diagram showing an example of a transmission timing of each control command relating to symbol variation in the variable display unit 9. In this embodiment, the CPU 56 of the main board 31 sends a change start command to each of the display control board 80, the sound control board 70, and the lamp control board 35 when starting the symbol change. To the display control board 80, a symbol designating command indicating a fixed symbol of the middle left and right symbols is further transmitted.
[0096]
Then, when the symbol variation is determined, a variation stop command is sent to each of the display control board 80, the sound control board 70, and the lamp control board 35. Each CPU mounted on the display control board 80, the sound control board 70, and the lamp control board 35 performs display control, sound generation control, and lamp lighting control according to the variation mode specified by the variation start command. The change start command includes information indicating the change time.
[0097]
FIG. 15B is an explanatory diagram showing an example of the transmission timing of each control command related to the big hit game executed when the display result of the variable display section 9 is a predetermined big hit symbol. In this embodiment, the CPU 56 of the main board 31 sends a jackpot start command to each of the display control board 80, the sound control board 70, and the lamp control board 35 at the start of the big hit game. After a lapse of a predetermined time, a one-round (1R) designation command is transmitted. When each CPU mounted on the display control board 80, the sound control board 70, and the lamp control board 35 receives the big hit start command, it performs display control, sound generation control, and lamp lighting control at the start of the big hit. When a one-round designation command is received, display control, sound generation control, and lamp lighting control during a big hit are performed. However, the CPU of the display control board 80 performs the first round of display.
[0098]
After that, the CPU 56 of the main board 31 sequentially sends commands indicating each round to the display control board 80. The CPU of the display control board 80 performs corresponding display control according to these commands.
[0099]
When the big hit game ends, the CPU 56 of the main board 31 sends a big hit end command to each of the display control board 80, the sound control board 70, and the lamp control board 35. Then, after a predetermined time has elapsed, a normal screen display command is transmitted. Upon receiving the normal screen display command, each game device control means changes the control state to a game waiting state.
[0100]
FIG. 16 is a flowchart showing an example of the game state restoring process (step S53) performed in the power outage restoring process shown in FIG. In this example, if it is necessary to restore the contents of the register, the CPU 56 restores the value stored in the backup RAM to the register (step S61). Then, the game state at the time of the power failure is confirmed based on the data stored in the backup RAM. For example, the gaming state can be confirmed by the value of the special symbol process flag corresponding to the progress of the special symbol process.
[0101]
If the game state is changing symbols (step S62), control is performed to send a change start command to the display control board 80, the sound control board 70, and the lamp control board 35 (step S63). When the gaming state is the jackpot game (step S64), control is performed to transmit the last transmitted control command to the display control board 80, the sound control board 70, and the lamp control board 35 before the power failure. (Step S65). Then, when the game state is any other game state, for example, a control for transmitting a control command for a normal screen display command to the display control board 80, the sound control board 70, and the lamp control board 35 is performed (step S66). In addition, for example, the state of the variable prize ball device 15 in the case of a big hit is automatically performed in a later game control process because the data in the RAM is stored.
[0102]
FIG. 17 is an explanatory diagram illustrating an example of a control state when the power is restored after a power failure occurs. In FIG. 17, the variable display state is realized by the CPU (display control means) of the display control board 80, the sound state is realized by the CPU (sound control means) of the sound control board 70, and the lamp state is the lamp control board. This is realized by 35 CPUs (lamp control means).
[0103]
FIG. 17A shows an example of a case where the power is restored after a power failure occurs during a symbol change. In this case, when the power is restored, a change start command is sent from the main board 31 (step S63 in FIG. 16). Since the change start command is a command sent at the start of the symbol change, the state of the variable display control, the sound control, and the lamp control returns to the state at the start of the change. In this embodiment, the fluctuation start command includes information for specifying the fluctuation time, and after transmitting the fluctuation start command, the CPU 56 of the main board 31 does not transmit anything until the final change end command (the fluctuation stop command) ( Except for the symbol designating command). Therefore, if a power failure occurs during the symbol change, the change cannot be resumed from the state in the middle of the change, but the display control, sound control, and lamp control are synchronized by resending the change start command. Return to
[0104]
Note that, on the main board 31, various parameters used at the start of the fluctuation are stored in the backup RAM. Therefore, the display result (fixed symbol) and the like in the fluctuation after the power restoration is the same as the display result and the like that would have been made in the fluctuation interrupted by the power failure. Therefore, no disadvantage is given to the player.
[0105]
FIG. 17B shows an example of a case where the power is restored after a power failure occurs during the big hit game. In this case, when the power is restored, the command sent from the main board 31 to the display control board 80, the sound control board 70, and the lamp control board 35 last before the power failure is sent again (step S65 in FIG. 15). Therefore, the sound control and the lamp control return to the control state during the big hit game. In addition, the display control also returns to the state performed at the time of the power failure.
[0106]
In addition, on the main board 31, various parameters during the big hit game (the number of times of opening the special winning opening, the number of winning balls of the special winning opening, etc.) are stored in the backup RAM. Therefore, since the game state for the player also returns to the state before the power failure, there is no disadvantage to the player.
[0107]
In the above-described embodiment, a case has been described in which the game control unit performs the data saving process and the restoration process. However, a part of the RAM in the prize ball control unit, the voice control unit, the lamp control unit, and the display control unit is described. The power is also backed up, and the prize ball control means, the display control means, the sound control means, and the lamp control means may also perform the processing described above. However, the prize ball control means, the display control means, the sound control means, and the lamp control means do not need to perform the command transmission processing at the time of restoration.
[0108]
In this embodiment, two power supply monitoring circuits are provided. When the power supply voltage decreases, the timing at which the second power supply monitoring means (the power supply monitoring IC 904 in this example) generates the voltage drop signal is determined by the first power supply monitoring means (the power supply monitoring means in this example). IC 902) is set to be later than the time when the voltage drop signal is generated. Further, the voltage drop signal from the second power supply monitoring means is input to the reset terminal of the CPU 56.
[0109]
Then, the CPU 56 enters the power-off wait state after executing the power failure generation processing (the power-off processing) based on the voltage drop signal from the first power supply monitoring circuit (power-supply monitoring IC 902). State will enter a reset state. That is, the operation of the CPU 56 stops. In the power supply waiting state, the input / output state becomes unstable because the +5 V power supply voltage value gradually decreases, but since the CPU 56 is in the reset state, abnormal operation based on the undefined data is prevented.
[0110]
As described above, in this embodiment, the CPU 56 executes the power-off processing in response to the input of the detection output from the first power supply monitoring unit, and performs the processing from the second power supply monitoring unit (power supply monitoring IC 904). The system is configured to be reset in response to the input of the detection output of, so that it is possible to reliably store data when the power is turned off, and to prevent a disadvantage to the player.
[0111]
Note that the first power supply monitoring means is mounted on the power supply board 910 and the second power supply monitoring means is mounted on the main board 31. However, the second power supply monitoring means is mounted on the power supply board 910, and the first power supply monitoring means is mounted on the power supply board 910. The power supply monitoring means may be mounted on the main board 31.
[0112]
In the above-described embodiment, the case where the detection signal from the first power supply monitoring unit is input to the IRQ terminal of the microcomputer and the power-off processing is executed by the interruption processing is taken as an example. May be input to the non-maskable interrupt terminal (NMI terminal) and the power-off processing may be executed by NMI processing based on the interrupt signal to the NMI terminal. Further, the first voltage drop signal may be detected through the input port. In that case, the monitoring of the input port is performed in the main processing executed by the CPU 56.
[0113]
Next, the operation of the prize ball control means when a power failure occurs will be described.
FIG. 18 is a block diagram showing an example of a configuration around the CPU 371 for controlling the prize ball for monitoring and backing up the power supply. As shown in FIG. 18, a voltage drop signal from a first power supply monitoring circuit (first power supply monitoring means) mounted on the power supply board 910 is supplied to an interrupt terminal (IRQ terminal) of the prize ball control CPU 371. Has been entered. Therefore, the prize ball control CPU 371 can confirm the occurrence of power interruption by the interrupt processing.
[0114]
While power is not being supplied from the + 5V power supply which is the drive power supply for the prize ball control CPU 371 and the like, at least a part of the internal RAM of the prize ball control CPU 371 is connected to the backup power supply supplied from the power supply board 910 to the backup terminal. When the power to the gaming machine is cut off, the contents are saved. Then, when the + 5V power supply is restored, a reset signal is issued from the initial reset circuit 935, so that the winning ball control CPU 371 returns to a normal operation state. At that time, since necessary data has been backed up, it is possible to return to the gaming state at the time of the occurrence of the power failure when recovery from a power failure or the like.
[0115]
In the configuration shown in FIG. 18, the second power supply monitoring circuit 933 is mounted on the award ball control board 37. In this example, in the second power supply monitoring circuit 933, the power supply monitoring IC 934 monitors a + 30V power supply voltage which is the same as the power supply voltage monitored by the first power supply monitoring circuit on the power supply board 910, and the voltage value is set to a predetermined value. When the value falls below the value, a low level voltage drop signal is generated. In the case where the second power supply monitoring circuit 933 is provided, the detection voltage of the second power supply monitoring circuit 933 (the voltage at which a voltage drop signal is output) is supplied to the first power supply board 910 mounted on the power supply board 910. Lower than the detection voltage of the power supply monitoring circuit.
[0116]
The voltage drop signal from the second power supply monitoring circuit 933 is logically ORed with the initial reset signal from the initial reset circuit 935 and then input to the reset terminal of the prize ball control CPU 371. Therefore, the CPU 371 for controlling the prize ball controls when the initial reset signal from the initial reset circuit 935 has a low level, or when the voltage drop signal from the second power supply monitoring circuit 933 has a low level. In a reset state (non-operating state).
[0117]
FIG. 19 is an explanatory diagram showing an example of a bit configuration of a prize ball control command transmitted from the main board 31 to the prize ball control board 37. As shown in FIG. 19, the upper 4 bits in one byte are used as a control designating unit, and the lower 4 bits are used as an area indicating the number of prize balls.
[0118]
As shown in FIG. 20, when the bits 7, 6, 5, and 4 are "0, 1, 0, 0" in the control specifying unit, it indicates that the command is a payout number specifying command. You . The payout number designation command is sent to the prize ball control board 37 immediately after the CPU 56 of the main board 31 detects a winning.
[0119]
The out-of-ball designation command in which bits 7, 6, 5, and 4 are "1, 0, 0, 0" is transmitted from the main board 31 when it is detected that there is no more supply ball. The firing stop designation command in which the bits 7, 6, 5, and 4 are “1, 0, 0, 1” is issued when the surplus ball tray 4 is full and the full switch 48 is turned on (the full tank state). (When the flag is turned on).
[0120]
The award ball control command is output from the main board 31 to the award ball control board 37 as 1-byte (8-bit: award ball control commands D7 to D0) data. The award ball control commands D7 to D0 are output in positive logic. When the prize ball control commands D7 to D0 are output, a negative logic prize ball control INT signal is output.
[0121]
In this embodiment, as shown in FIG. 21, when the prize ball control commands D7 to D0 are output from the main board 31, the prize ball control INT signal goes low for 5 μs or more. The award ball control INT signal is connected to an interrupt terminal of the award ball control CPU 371 on the award ball control board 37. Therefore, if there is an interrupt, the award ball control CPU 371 can recognize that the award ball control commands D7 to D0 have been transmitted from the main board 31, and perform the award ball control command receiving process in the interrupt process.
[0122]
The command configuration shown in FIG. 19 is an example, and another configuration may be used. For example, the upper and lower parts in one byte may be reversed from the configuration shown in FIG.
[0123]
FIG. 22 is a flowchart showing the main processing of the award ball control CPU 371. In the main process, the award ball control CPU 371 first performs an initial value setting process such as clearing a RAM area (step S701). If data is set in the RAM area (backup RAM area) of the internal RAM that has been backed up by power, those areas are not cleared. Thereafter, in this embodiment, the CPU 371 for award ball control shifts to a loop process for checking the monitoring of the timer interrupt flag (step S702).
[0124]
In the initialization processing in step S701, when the value of the total number storage described later is not 0, the non-backup RAM area is cleared. Then, setting for restarting the prize ball is performed. For example, a flag during processing of a prize ball is set. If the backup RAM area is an area irrespective of the number of winning balls or the number of balls lent, the addresses may be designated and cleared. Furthermore, in addition to these processes, initial settings of a timer register provided in the CPU for controlling a prize ball 371 so that a timer interrupt is periodically performed every 2 ms (setting that the timeout is 2 ms and setting of the repetition timer operating) ) Is performed. That is, a process of activating a timer interrupt and a process of setting a timer interrupt interval are executed.
[0125]
Therefore, in this embodiment, the internal timer of the prize ball control CPU 371 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 23, when a timer interrupt occurs, the prize ball control CPU 371 sets a timer interrupt flag (step S711).
[0126]
Upon detecting that the timer interrupt flag has been set in step S702, the prize ball control CPU 371 resets the timer interrupt flag (step S703), and executes a prize ball control process and a ball lending control process (step S703). Steps S705 and S706). With the above control, in this embodiment, the prize ball control process and the ball lending control process are activated every 2 ms. In this embodiment, only the flag is set in the timer interruption processing, and the prize ball control processing and the like are executed in the main processing. However, the prize ball control processing and the like may be executed in the timer interruption processing.
[0127]
FIG. 24 is an explanatory diagram showing an example of use of a RAM built in the CPU 371 for controlling a prize ball. In this example, the total number storage (for example, 2 bytes) and the lending ball number storage are formed in the backup RAM area. The total number storage stores the total number of payout numbers instructed from the main board 31 side. The lending ball number storage stores the number of unpaid ball lending.
[0128]
FIG. 25 is a flowchart showing a prize ball control command receiving process by the interrupt process. The award ball control INT signal from the main board 31 is input to an interrupt terminal of the award ball control CPU 371. Therefore, when the award ball control INT signal from the main board 31 is turned on, the award ball control CPU 371 is interrupted, and the receiving process of the award ball control command shown in FIG. 25 is started.
[0129]
In the receiving process of the award ball control command, the award ball control CPU 371 first reads 1-byte data from the input port assigned to the input of the award ball control command data (step S852). If the read data is a payout number instruction command (step S853), the number specified by the payout number instruction command is added to the total number storage (step S855). Otherwise, a communication end flag is set (step S854). In this example, the communication end flag is a flag indicating that a command other than the payout number instruction command has been received.
[0130]
As described above, the prize ball control CPU 371 mounted on the prize ball control board 37 stores the prize ball number included in the payout number instruction command sent from the CPU 56 of the main board 31 in the backup RAM area (total number storage). Remember.
[0131]
FIG. 26 is a flowchart showing the prize ball control processing (step S705). In the prize ball control processing, the prize ball control CPU 371 checks whether the total number storage is not 0 (step S511). If the total number storage is not 0, the prize ball control CPU 371 performs a prize ball payout process (step S512). In the prize ball payout process, if the payout motor 289 is not turned on, it is turned on, and it is confirmed whether or not the game ball has been paid out by the detection output of the prize ball count switch 301A. Then, when it is confirmed that one payout has been made (step S513), the value of the total number storage is decremented by one (step S514). When the value of the total number storage becomes 0 (step S515), the payout motor 289 is turned off (step S516).
[0132]
The contents of the total number storage are retained by the backup power supply of the power supply board 910 for a predetermined period even when the power of the gaming machine is turned off. Therefore, when the power is restored during the predetermined period, the prize ball control CPU 371 can continue the prize ball payout process based on the contents of the total number storage.
[0133]
The prize ball control CPU 371 can determine whether to perform the normal initialization processing or restore the state during the prize ball simply by checking the data in the backup RAM area when the power is turned on. That is, the prize ball processing can be restarted for the unpaid prize balls by a simple determination.
[0134]
The CPU 371 for controlling the prize ball manages the number of prize balls instructed from the main board 31 as a total number in the total number storage, but may manage the number of prize balls for each prize ball number (for example, 15, 10, or 6). Good. For example, a number counter corresponding to each award ball number is provided, and when a payout number designation command is received, the number counter corresponding to the number designated by the command is incremented by one. When the payout of each prize ball is completed, the corresponding number counter is decremented by one. Also in this case, each number counter is formed in the backup RAM area. Therefore, even if the power of the gaming machine is turned off, if the power is restored during the predetermined period, the prize ball control CPU 371 can continue the prize ball payout process based on the content of each number counter.
[0135]
FIG. 27 is a flowchart showing the ball lending control process (step S706). In the ball lending control processing, the prize ball control CPU 371 checks whether or not a prize ball is being paid out (step S531). If the prize balls are not being paid out, it is checked whether or not the stored number of lending balls is not 0 (step S532). If the lending ball number storage is not 0, the award ball control CPU 371 performs a ball lending process (step S533). In the ball lending process, if the payout motor 289 is not turned on, it is turned on, and it is checked whether or not the game balls have been paid out by the detection output of the ball lending count switch 301B. Then, when it is confirmed that one payout has been made (step S534), the value of the stored number of lending balls is decremented by one (step S535). Further, when the value of the number-of-lending-balls storage becomes 0 (step S536), the payout motor 289 is turned off (step S537). In this embodiment, the prize ball and the ball lending are performed by the same payout device.
[0136]
Next, it is confirmed whether or not there is a ball lending request from the card unit 50 (step S538), and if there is a request, the number corresponding to the requested unit number is added to the value of the lending ball number storage (step S539).
[0137]
The contents of the number-lending-ball storage are stored by the backup power supply of the power supply board 910 for a predetermined period even if the power of the gaming machine is turned off. Therefore, when the power is restored during the predetermined period, the prize ball controlling CPU 371 can continue the ball lending process based on the content of the lending ball number storage.
[0138]
Note that the award ball control CPU 371 manages the ball lending number requested from the card unit 50 in units (for example, in units of 100 yen) as a total number in the lending ball number storage, but may manage the lending number. For example, a ball lending counter is provided, and when a ball lending request is issued, the ball lending counter is incremented by one. When the payout of the number of units is completed, the ball lending counter is decremented by one. Also in that case, the ball lending counter is formed in the backup RAM area. Therefore, even if the power of the gaming machine is turned off, if the power is restored during the predetermined period, the prize ball controlling CPU 371 can continue the ball lending process based on the content of the ball lending counter.
[0139]
FIG. 28 is a flowchart showing a power failure occurrence interruption process executed by the prize ball control CPU 371 in response to an interruption from the first power supply monitoring means. When the power supply monitoring IC 902 of the power supply board 901 detects a drop in the power supply voltage, the voltage drop signal indicates a voltage drop, and the power failure occurrence interrupt processing is started. In the power failure occurrence interrupt processing, the prize ball control CPU 371 sets the interrupt prohibition (step S801), sets the RAM access prohibition state (step S802), and enters the loop processing. That is, no processing is performed.
[0140]
That is, the CPU itself is set to a state where it does not operate except for reset release or interrupt generation. Therefore, before the operation is disabled from the outside by the reset signal from the power supply monitoring IC 934 shown in FIG. 18, the operation is internally stopped. Accordingly, the operation of the award ball control CPU 371 is reliably stopped when the power is turned off. As a result, by the above-described RAM access prohibition control and operation stop control, it is possible to reliably prevent the contents of the RAM from being destroyed due to an abnormal operation that may occur as the power supply voltage decreases. .
[0141]
In this embodiment, in the power failure occurrence interrupt processing, the program is set in a loop state at the last part. However, a HALT instruction may be issued.
[0142]
Further, as in the case of the game control means, in the power failure occurrence interrupting process, a checksum may be generated for the data in the RAM that is backed up by the power supply, and the checksum may be stored.
[0143]
FIG. 29 is a flowchart showing a part of the initialization process (step S701) executed by the award ball control CPU 371 when the power is turned on. When the power is turned on or the power is restored, the CPU 371 for award ball control first checks whether the value of the total number storage or the lending ball number storage formed in the backup RAM area is not 0 (step S901). ). If both are 0, it means that there were no unpaid game balls at the time of the previous power-off, so that normal initialization processing is performed. That is, the register and the entire RAM area are cleared (step S903), and the stack pointer is initialized (step S904).
[0144]
If the value of the total number storage or the lending ball number storage is not 0, the address is designated and the register and the non-backup RAM area are cleared (step S905). Then, a setting for restarting the award ball or ball lending is performed. For example, a flag during processing of a prize ball is set (step S906). If the backup RAM area is an area irrespective of the number of payouts, those addresses may be designated and cleared.
[0145]
In this way, the prize ball control CPU 371 can determine whether to perform the normal initialization processing or restore the state during the prize ball simply by checking the data in the backup RAM area when the power is turned on. That is, the payout process can be restarted for the unpaid prize balls and the unpaid lending balls by a simple judgment.
[0146]
Similarly to the CPU 56 of the main board 31, the prize ball control CPU 371 sets the parity data and the power-off flag in the power-off process, and determines whether or not to perform the initialization process based on the parity data and the power-off flag when the power is turned on. May be determined.
[0147]
In this embodiment, the prize ball control CPU 371 detects the first voltage drop signal (voltage drop signal from the first power supply monitoring unit) from the maskable external interrupt terminal (IRQ terminal) power supply board. Alternatively, the first voltage drop signal may be introduced to a non-maskable interrupt terminal (NMI terminal). In that case, the power failure occurrence processing shown in FIG. 28 is executed by the NMI processing. Further, the first voltage drop signal may be detected through the input port. In that case, monitoring of the input port is performed in the main processing executed by the CPU 371 for controlling the prize ball.
[0148]
When executing the processing in step S901 shown in FIG. 29, a parity check (checksum check) may be performed based on the stored parity data.
[0149]
In the pachinko gaming machine 1 of each of the above-described embodiments, the predetermined game value is given to the player when the stop symbol of the special symbol variably displayed on the variable display portion 9 based on the winning start is a combination of the predetermined symbol. Although it was a first-class pachinko gaming machine that can be given, a second-type pachinko machine that can give a predetermined game value to a player if there is a prize in a predetermined area of an electric accessory that is opened based on a starting prize. A third kind of pachinko machine in which a predetermined right is generated or continued when there is a prize to a predetermined gaming combination that is opened when a stop symbol of a game variably displayed based on a winning prize is a predetermined symbol combination. The present invention can be applied to a gaming machine.
[0150]
【The invention's effect】
As described above, according to the present invention, when the power supply monitoring means detects a voltage drop of the predetermined potential power supply, the gaming machine control means performs predetermined power-off processing, Based on the data held in the storage means, it is configured to determine whether to perform the initialization process or the return process to return the gaming state to the state before the power was turned off, so that an unexpected power loss such as a power failure occurred In this case, necessary data can be surely stored when the power is turned off, and the stored data can be surely used after the power is restored.
[0151]
The variation data held in the storage means includes at least game state data indicating the game state, and the return processing includes a game state data readout processing for restoring the game state. In this case, the game state can be restored using the held data, so that the restored game state is accurate.
[0152]
If the retained data used to determine whether to perform initialization processing or recovery processing is a checksum, whether the initialization processing or recovery processing is performed by a checksum that can be easily calculated You can judge.
[0153]
When the power supply is turned off, the checksum is calculated and stored in the storage means, and when the power is restored, the checksum is used to check the data stored in the storage means, and if the stored data is valid, the recovery processing is performed. Is prevented from executing the recovery process based on data that has been changed during power-off or during power-off, and the gaming state is not incorrectly restored.
[0154]
If the gaming device control means is configured to perform an initialization process when the held data is not valid, when there is data that has changed during power-off or during power-off. Will be executed, so that the game state will not be restored incorrectly.
[0155]
When the power is restored, the gaming device control means checks the state of the power-off flag if the checksum is a predetermined value, and performs the recovery process if the flag indicates power-off. In this case, the game state can be restored even if the value of the checksum held when the power is turned off accidentally becomes a value unsuitable for the check.
[0156]
In the case where the processing at the time of power-off includes processing for preventing access to the storage means, it is possible to more reliably prevent data in the storage means from being destroyed at the time of power-off.
[0157]
A second power supply monitoring means for detecting a power supply voltage drop after a predetermined period of time when the power supply monitoring means detects the voltage drop is provided, and the game control microcomputer controls the system in response to an input of a detection output from the second power supply monitoring means. When the system is configured to be reset, the operation of the gaming machine control means is externally stopped by the system reset, so that more reliable data storage can be performed when the power is turned off.
[0158]
The gaming machine control means is a payout control means for performing a prize payout control, and the data held even when the power of the gaming machine is turned off is configured to be data relating to the remaining amount of the prize game medium to be paid out from the payout apparatus. In such a case, the payout of unpaid premium game media can be automatically resumed upon recovery from a power failure or the like.
[0159]
The gaming machine control means is a payout control means for performing game medium lending control, and the data held even when the power of the gaming machine is turned off is configured to be data relating to the remaining amount of the game medium paid out from the payout apparatus. In such a case, the payout of unrented game media can be automatically resumed upon recovery from a power failure or the like.
[0160]
It is also possible that the payout device that pays out the predetermined premium game media can lend out the game media, and the data retained even when the power of the gaming machine is turned off includes data relating to the remaining amount of the rental game media paid out from the payout device. In such a case, the payout of the unpaid premium game media and the unrented game media can be automatically resumed at the time of recovery from a power failure or the like by using the payout device that is integrally configured.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine viewed from the front.
FIG. 2 is a front view of the gaming board of the pachinko gaming machine as viewed from the front.
FIG. 3 is a rear view of the pachinko gaming machine as viewed from the rear.
FIG. 4 is a block diagram showing a circuit configuration example of a game control board (main board).
FIG. 5 is a block diagram showing components related to a prize ball, such as a prize ball control board and components of a ball payout device.
FIG. 6 is a block diagram illustrating a configuration example around a CPU for power supply monitoring and power supply backup.
FIG. 7 is a block diagram illustrating a configuration example of a power supply board.
FIG. 8 is a flowchart showing a main process executed by a CPU on a main board.
FIG. 9 is a flowchart showing an initialization process.
FIG. 10 is a flowchart showing a 2 ms timer interrupt process.
FIG. 11 is a flowchart showing a game control process.
FIG. 12 is a flowchart illustrating a power failure generation process.
FIG. 13 is a flowchart illustrating a power failure recovery process.
FIG. 14 is an explanatory diagram for describing a backup parity data creation method.
FIG. 15 is an explanatory diagram showing an example of transmission timing of each control command from the main board.
FIG. 16 is a flowchart illustrating an example of a game state restoration process.
FIG. 17 is an explanatory diagram illustrating an example of a control state when the power is restored after a power failure occurs.
FIG. 18 is a block diagram showing an example of a configuration around a CPU for controlling a prize ball for power supply monitoring and power supply backup.
FIG. 19 is an explanatory diagram showing a configuration example of a prize ball control command.
FIG. 20 is an explanatory diagram showing a bit configuration of a prize ball control command.
FIG. 21 is a timing chart showing how the award ball control command data is output.
FIG. 22 is a flowchart showing a main process executed by a winning ball control CPU.
FIG. 23 is a flowchart showing a timer interruption process of the award ball control CPU.
FIG. 24 is an explanatory diagram showing one configuration example of a RAM in the prize ball control means.
FIG. 25 is a flowchart showing a command receiving process of the CPU for controlling a prize ball.
FIG. 26 is a flowchart showing a prize ball control process.
FIG. 27 is a flowchart showing a ball lending control process.
FIG. 28 is a flowchart illustrating a power failure generation process executed by the award ball control CPU.
FIG. 29 is a flowchart illustrating an example of initialization processing of a winning ball control CPU.
[Explanation of symbols]
1 Pachinko machine
31 Main board
37 Award Ball Control Board
53 Basic Circuit
56 CPU
371 CPU for controlling prize balls
902,904,934 Power supply monitoring IC
910 power supply board

Claims

A gaming machine that pays out a prize ball when a game ball wins a winning area provided in the game area ,
A gaming device control board equipped with a gaming device control microcomputer for controlling a gaming device provided for a game,
A power supply board that is provided separately from the gaming machine control board and generates each voltage used in the gaming machine control board ;
A first power supply monitoring unit that monitors a predetermined potential power supply, detects a voltage drop of the predetermined potential power supply, and outputs a detection signal when the voltage reaches a predetermined value ;
The gaming machine control board includes a gaming control board on which a gaming control microcomputer that outputs a prize ball control command in response to winning as the gaming machine control microcomputer, and the gaming control board as the gaming machine control microcomputer. A prize ball control board equipped with a prize ball control microcomputer for performing a prize ball payout process based on a prize ball control command output from the microcomputer,
The game control microcomputer includes a RAM that retains data even when power supply to the gaming machine is stopped by a backup power supply, and resumes a game state based on data held in the RAM at the start of power supply. It is possible to control,
The prize-ball controlling microcomputer has a RAM in which data is retained even when the power supply to the gaming machine is stopped by the backup power supply. It is possible to resume the payout process,
When the same potential power supply as the predetermined potential power supply monitored by the first power supply monitoring means is monitored on the power supply board and the voltage of the potential power supply outputs a detection signal by the first power supply monitoring means. Second power supply monitoring means for outputting a detection signal when the voltage falls below a predetermined value lower than the voltage of
The second power supply monitoring means is connected to the game control microcomputer of the game control board and the prize ball control microcomputer of the prize ball control board. A detection signal is output to the game control microcomputer and the prize ball control microcomputer,
The game control microcomputer and the prize ball control microcomputer ,
In accordance with the input of the detection signal from the first power supply monitoring means , the predetermined data for retaining the fluctuation data that fluctuates in accordance with the progress of the game in the RAM where the data is retained even when the power supply is stopped. There, run at power-off processing for RAM access prohibition process to prohibit access by calculating a checksum for holding data stored in the RAM into the RAM performs processing to hold the RAM,
When the RAM is the power from the power-off state is restored in the state that holds the data, and to recover when processing long holding data confirms the data held in the RAM by the checksum of the RAM is valid, when the checksum is not valid performs an initialization process for clearing the data of the RAM,
A gaming machine wherein both the game control microcomputer and the prize ball control microcomputer are system reset in response to a detection signal input from the second power supply monitoring means. .

The game control microcomputer outputs a prize ball control command based on the interrupt that occurs periodically,
The game control microcomputer performs a RAM access prohibition process after setting an interrupt prohibition state in the power-off process,
The second power supply monitoring means is configured to control the game control microcomputer during a period in which the voltage of the predetermined potential power supply is output from the detection signal output by the first power supply monitoring means to the output of the detection signal by the second power supply monitoring means. Outputs a detection signal when the value falls below a predetermined value set to complete power-off processing
The gaming machine according to claim 1.

The variation data held in the RAM of the game control microcomputer includes at least game state data indicating a game state,
3. The gaming machine according to claim 1, wherein the return processing includes a game state data reading process for restoring the game state.

The power-off processing includes processing for setting a flag indicating power-off,
When the power is restored, the microcomputer for game control and the microcomputer for prize ball control check the state of the flag indicating power-off when the checksum is a predetermined value, and if the flag indicates power-off, The gaming machine according to any one of claims 1 to 3, wherein a process at the time of return is performed.

Equipped with a payout device that pays out prize balls ,
Data held in the winning balls control microcomputer even at power-off of the gaming machine, according to any one of claims 1 to 4 which is the data relating to the remaining amount of prize balls paid out from the payout device Gaming machine.

Equipped with a payout device that lends game balls ,
The prize ball control microcomputer also executes game ball lending control,
Data held in the winning balls control microcomputer even at power-off of the gaming machine, according to any one of claims 1 to 5 is data relating to the remaining amount of the game balls to be paid out from the payout device Gaming machine.

The payout device that pays out game balls as prize balls can also rent game balls ,
The prize ball control microcomputer also performs game ball lending control,
The data held even when the power of the gaming machine is turned off in the prize ball controlling microcomputer includes data relating to the remaining amount of the rented game balls to be paid out from the payout device.
The gaming machine according to claim 5 .