JP4001697B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP4001697B2
JP4001697B2 JP28604399A JP28604399A JP4001697B2 JP 4001697 B2 JP4001697 B2 JP 4001697B2 JP 28604399 A JP28604399 A JP 28604399A JP 28604399 A JP28604399 A JP 28604399A JP 4001697 B2 JP4001697 B2 JP 4001697B2
Authority
JP
Japan
Prior art keywords
display
power
command
game
prize ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28604399A
Other languages
Japanese (ja)
Other versions
JP2001104586A (en
Inventor
詔八 鵜川
昇 近藤
祐一郎 須永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP28604399A priority Critical patent/JP4001697B2/en
Publication of JP2001104586A publication Critical patent/JP2001104586A/en
Application granted granted Critical
Publication of JP4001697B2 publication Critical patent/JP4001697B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機やコイン遊技機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。
【０００４】
大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、賞球制御基板に送信される。なお、以下、遊技制御手段およびその他の制御手段を、それぞれ遊技装置制御手段と呼ぶことがある。
【０００７】
【発明が解決しようとする課題】
以上のように、遊技機には、遊技制御手段を初めとする種々の遊技装置制御手段が搭載されている。一般に、各遊技装置制御手段はマイクロコンピュータで構成される。すなわち、ＲＯＭ等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがＲＡＭに格納される。すると、遊技機に停電等による電源断状態が発生すると、ＲＡＭ内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態（例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態）に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当たり遊技中において電源断が発生し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当たりの発生にもとづく利益を享受することができなくなってしまう。
【０００８】
そのような事態を回避するには、停電等の不測の電源断が生じたときに、必要なデータをバックアップ電源によって内容保持されるＲＡＭに保存し、電源が復旧したときに保存されていたデータを復元して遊技を再開させればよい。しかし、上述したように、遊技制御は主基板に搭載された遊技制御手段によって実行されるが、遊技機に設けられている種々の遊技制御装置は、主基板とは異なる他の制御基板に搭載されている各制御手段によって制御されている。電源復旧時の各制御手段の立ち上がり方は一般にばらつくので、電源復旧時に、各制御基板における制御手段による制御に食い違いが生ずる可能性がある。
【０００９】
そこで、本発明は、停電等の不測の電源断が発生したときに、必要なデータを保存して電源復旧時に電源断時の状態から遊技を再開できるとともに、遊技再開時に、簡単な復帰制御によって各制御手段の制御状態を適正に復帰させることができる遊技機を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明による遊技機は、表示状態が変化可能な可変表示部を含み、可変表示開始の条件の成立に応じて可変表示部に表示される図柄の可変表示を開始し、可変表示時間が経過したときに停止表示する図柄の表示結果があらかじめ定められた特定表示態様となったときに遊技者に有利な遊技状態に制御可能な遊技機であって、遊技の進行を制御するとともに電源断状態から復旧したときに遊技状態を電源断前の状態に復帰させることが可能な遊技制御手段と、可変表示部の表示制御を行う表示制御手段と、所定電位電源の電圧低下を検出するための電源監視手段とを備え、遊技制御手段は、遊技制御マイクロコンピュータを含み、電源監視手段の検出出力は、遊技制御マイクロコンピュータに接続され、遊技制御マイクロコンピュータは、遊技進行に応じて生ずる変動データを記憶し遊技機に対する電源断時にその後電源状態が復旧したときに行う遊技状態復帰のために必要な情報を電源断中でも保持可能な記憶手段を備え、電源監視手段からの検出出力の入力に応じて、遊技状態復帰のための所定の電源断時処理を実行し、電源断時処理には記憶手段へのアクセスを防止する処理が含まれ、遊技制御マイクロコンピュータは、表示制御手段に対して図柄の可変表示を開始するときに可変表示時間および表示結果を特定するためのコマンドを送出し、電源断が発生し、当該電源断発生後に電源が復旧したときに表示制御手段に対して表示結果を特定するためのコマンドと電源断が発生したことを報知するためのコマンドとを送出するとともに、可変表示時間が経過したときに確定コマンドを送出し、表示制御手段は、電源断が発生したことを報知するためのコマンドを受信すると電源断が発生したことを報知するための表示を行うとともに表示結果を特定するためのコマンドにもとづく表示結果を特定可能な情報を記憶し、確定コマンドの受信にもとづいて可変表示部に表示結果を導出表示する制御を行うことを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
【００２３】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた景品玉を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００２４】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２５】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２６】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球の入賞口１９，２４への入賞は入賞口スイッチ１９ａ，２４ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２７】
そして、この例では、一方のスピーカ２７の近傍に、景品玉払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給玉が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって玉貸しを可能にするカードユニット５０も示されている。
【００２８】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００２９】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００３０】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００３１】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００３２】
次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面では、図２に示すように、機構板３６の上部に景品玉タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク３８に供給される。景品玉タンク３８内の景品玉は、誘導樋３９を通って玉払出装置に至る。
【００３３】
機構板３６には、中継基板３０を介して可変表示部９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板３７が設置されている。さらに、機構板３６の下部には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５が設置されている。
【００３４】
また、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。誘導樋３９を通った玉は、図３に示されるように、球切れ検出器１８７ａ，１８７ｂを通過して玉供給樋１８６ａ，１８６ｂを経て玉払出装置９７に至る。玉払出装置９７から払い出された景品玉は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。入賞にもとづく景品玉が多数払い出されて打球供給皿３が満杯になり、ついには景品玉が連絡口４５に到達した後さらに景品玉が払い出されると景品玉は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに景品玉が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、玉払出装置９７内のステッピングモータの回転が停止して玉払出装置９７の動作が停止するとともに、必要に応じて打球発射装置３４の駆動も停止する。なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す玉払出装置として、ステッピングモータの回転によって遊技球が払い出される玉払出装置９７を例示するが、その他の駆動源によって遊技球を送り出す構造の玉払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の玉払出装置を用いてもよい。
【００３５】
賞球払出制御を行うために、入賞口スイッチ１９ａ，２４ａ、始動口スイッチ１７およびＶカウントスイッチ２２からの信号が、主基板３１に送られる。主基板３１のＣＰＵ５６は、始動口スイッチ１７がオンすると６個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ２３がオンすると１５個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると１０個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口２４に入賞した遊技球は、入賞口２４からの入賞球流路に設けられている入賞口スイッチ２４ａで検出され、入賞口１９に入賞した遊技球は、入賞口１９からの入賞球流路に設けられている入賞口スイッチ１９ａで検出される。
【００３６】
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、賞球制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および表示制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３および入賞口スイッチ１９ａ，２４ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９と、始動記憶表示器１８の点灯および滅灯を行うとともに７セグメントＬＥＤによる可変表示器１０と装飾ランプ２５とを駆動するランプ・ＬＥＤ回路６０とが搭載されている。
【００３７】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
【００３８】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段の一例であるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。また、Ｉ／Ｏポート部５７は、マイクロコンピュータにおける情報入出力可能な端子である。
【００３９】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。
なお、玉払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図４ではそれらは省略されている。
【００４０】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００４１】
図５は、電源監視および電源バックアップのためのＣＰＵ５６周りの一構成例を示すブロック図である。図５に示すように、電源基板に搭載されている第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、ＣＰＵ５６の割込端子（ＩＲＱ端子）に接続されている。第１の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。従って、ＣＰＵ５６は、割込処理によって電源断の発生を確認することができる。
【００４２】
主基板３１には、第２の電源監視回路９０３が搭載されている。この例では、第２の電源監視回路９０３において、電源監視用ＩＣ９０４が、第１の電源監視回路が監視する電源電圧と等しい電源電圧である＋３０Ｖ電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。そして、例えば、電源基板に搭載される第１の電源監視回路の検出電圧（電圧低下信号を出力することになる電圧）を＋１６Ｖとし、第２の電源監視回路９０３の検出電圧を＋８Ｖとする。そのように構成した場合には、同一の電圧を監視するので、第１の電圧監視回路が電圧低下信号を出力するタイミングと第２の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第１の電源監視回路からの電圧低下信号に応じて電源断時処理を開始してから電源断時処理が確実に完了するまでの期間である。
【００４３】
第２の電源監視回路９０３からの電圧低下信号は、初期リセット回路６５からの初期リセット信号と論理和をとられた後に、ＣＰＵ５６のリセット端子に入力される。従って、ＣＰＵ５６は、初期リセット回路６５からの初期リセット信号がローレベルを呈しているとき、または、第２の電源監視回路９０３からの電圧低下信号がローレベルを呈しているときに、リセット状態（非動作状態）になる。
【００４４】
なお、初期リセット回路６５のリセットＩＣ６５１は、遊技機に電源が投入され＋５Ｖ電源の電圧が上昇していくときに、＋５Ｖ電源電圧が所定値以上になると、出力信号をハイレベルにする。すなわち、初期リセット信号をオフ状態にする。
【００４５】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【００４６】
図６は、表示制御基板８０内の回路構成を、可変表示部９の一実現例であるＣＲＴ８２および主基板３１の出力ポート（ポートＡ，Ｂ）５７１，５７２および出力バッファ回路６３とともに示すブロック図である。出力ポート５７１からは８ビットのデータが出力され、出力ポート５７２からは１ビットのストローブ信号（ＩＮＴ信号）が出力される。
【００４７】
表示制御用ＣＰＵ１０１は、制御データＲＯＭ１０２に格納されたプログラムに従って動作し、主基板３１からノイズフィルタ１０７および入力バッファ回路１０５を介してストローブ信号が入力されると、入力バッファ回路１０５を介して表示制御コマンドを受信する。入力バッファ回路１０５として、例えば汎用ＩＣである７４ＨＣ２４４を使用することができる。なお、表示制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路１０５と表示制御用ＣＰＵ１０１との間に、Ｉ／Ｏポートが設けられる。
【００４８】
そして、表示制御用ＣＰＵ１０１は、受信した表示制御コマンドに従って、ＣＲＴ８２に表示される画面の表示制御を行う。具体的には、表示制御コマンドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３は、キャラクタＲＯＭ８６から必要なデータを読み出す。ＶＤＰ１０３は、入力したデータに従ってＣＲＴ８２に表示するための画像データを生成し、その画像データをＶＲＡＭ８７に格納する。そして、ＶＲＡＭ８７内の画像データは、Ｒ，Ｇ，Ｂ信号に変換され、Ｄ−Ａ変換回路１０４でアナログ信号に変換されてＣＲＴ８２に出力される。
【００４９】
なお、図６には、ＶＤＰ１０３をリセットするためのリセット回路８３、ＶＤＰ１０３に動作クロックを与えるための発振回路８５、および使用頻度の高い画像データを格納するキャラクタＲＯＭ８６も示されている。キャラクタＲＯＭ８６に格納される使用頻度の高い画像データとは、例えば、ＣＲＴ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
【００５０】
図７は、賞球制御基板３７および玉払出装置９７の構成要素などの賞球に関連する構成要素を示すブロック図である。図７に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰玉受皿４の満タンを検出するスイッチである。
【００５１】
球切れ検出スイッチ１６７および球切れスイッチ１８７（１８７ａ，１８７ｂ）からの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。球切れ検出スイッチ１６７は景品玉タンク３８内の補給玉の不足を検出するスイッチであり、球切れスイッチ１８７は、景品玉通路内の景品玉の有無を検出するスイッチである。
【００５２】
主基板３１のＣＰＵ５６は、球切れ検出スイッチ１６７または球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、玉貸し禁止を指示する賞球制御コマンドを送出する。玉貸し禁止を指示する賞球制御コマンドを受信すると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、玉貸し処理を停止する。
【００５３】
さらに、賞球カウントスイッチ３０１Ａからの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。また、賞球カウントスイッチ３０１Ａは、玉払出装置９７の賞球機構部分に設けられ、実際に払い出された賞球を検出する。
【００５４】
入賞があると、賞球制御基板３７には、主基板３１の出力ポート（ポートＧ，Ｈ）５７７，５７８から賞球個数を示す賞球制御コマンドが入力される。出力ポート５７７は８ビットのデータを出力し、出力ポート５７８は１ビットのストローブ信号（ＩＮＴ信号）を出力する。賞球個数を示す賞球制御コマンドは、入力バッファ回路３７３を介してＩ／Ｏポート３７２ａに入力される。賞球制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して賞球制御コマンドを入力し、賞球制御コマンドに応じて玉払出装置９７を駆動して賞球払出を行う。なお、この実施の形態では、賞球制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００５５】
賞球制御用ＣＰＵ３７１は、出力ポート３７２ｇを介して、貸し玉数を示す玉貸し個数信号をターミナル基板１６０に出力し、ブザー駆動信号をブザー基板７５に出力する。ブザー基板７５にはブザーが搭載されている。さらに、出力ポート３７２ｅを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００５６】
さらに、賞球制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、賞球カウントスイッチ３０１Ａの検出信号の検出信号が入力される。賞球制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して玉払出装置９７の賞球機構部分における払出モータ２８９に伝えられる。
【００５７】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、玉貸しスイッチおよび返却スイッチが接続される。
【００５８】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、玉貸しスイッチ信号および返却スイッチ信号が賞球制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および玉貸し可表示信号が賞球制御基板３７を介して与えられる。カードユニット５０と賞球制御基板３７の間では、ユニット操作信号（ＢＲＤＹ信号）、玉貸し要求信号（ＢＲＱ信号）、玉貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポート３７２ｆを介してやりとりされる。
【００５９】
パチンコ遊技機１の電源が投入されると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。カードユニット５０においてカードが受け付けられ、玉貸しスイッチが操作され玉貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＱ信号を出力する。そして、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、払出モータ２８９を駆動し、所定個の貸し玉を遊技者に払い出す。そして、払出が完了したら、賞球制御用ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号を出力する。
【００６０】
以上のように、カードユニット５０からの信号は全て賞球制御基板３７に入力される構成になっている。従って、玉貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。なお、主基板３１および賞球制御基板３７には、ソレノイドおよびモータやランプを駆動するためのドライバ回路が搭載されているが、図７では、それらの回路は省略されている。
【００６１】
図８は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、表示制御基板８０、音制御基板７０、ランプ制御基板３５および賞球制御基板３７等の遊技装置制御基板と独立して設置され、遊技機内の各遊技装置制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＤＣ＋３０Ｖ、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
【００６２】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各遊技装置制御基板および機構部品に必要な電圧の電力が供給される。なお、トランス９１１の入力側には、遊技機に対する電源供給を停止したり開始させたりするための電源スイッチ９１８が設置されている。
【００６３】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの遊技装置制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち記憶内容保持状態となりうる記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。
【００６４】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００６５】
また、電源基板９１０には、上述した第１の電源回路を構成する電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、＋３０Ｖ電源電圧を導入し、＋３０Ｖ電源電圧を監視することによって電源断の発生を検出する。具体的には、＋３０Ｖ電源電圧が所定値（この例では＋１６Ｖ）以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、＋３０Ｖ電源電圧は、交流から直流に変換された直後の電圧である。電源監視用ＩＣ９０２からの電圧低下信号は、主基板３１や賞球制御基板３７等に供給される。
【００６６】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、各遊技装置制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵを駆動するための電圧（この例では＋５Ｖ）よりも高く、かつ、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧として＋３０Ｖを用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００６７】
また、電源監視用ＩＣ９０２は、遊技装置制御基板とは別個の電源基板９１０に搭載されているので、第１の電源監視回路から複数の遊技装置制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする遊技装置制御基板が幾つあっても第１の電源監視手段は１つ設けられていればよいので、各遊技装置制御基板における各遊技装置制御手段が後述する電源復帰制御を行っても、遊技機のコストはさほど上昇しない。
【００６８】
次に遊技機の動作について説明する。
図９は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、停電からの復旧時であったか否か確認する（ステップＳ１）。停電からの復旧時であったか否かは、例えば、電源断時にバックアップＲＡＭ領域に設定される電源断フラグによって確認される。
【００６９】
すなわち、ＲＡＭ領域が電源バックアップされている状態で遊技機に電源が再投入されるとＲＡＭには電源断時の状態が保存されているので電源断フラグも正確に保存されている。ＲＡＭ領域が電源バックアップされていない状態で遊技機に電源が投入されると、ＲＡＭの内容は不定になっているので、電源断フラグの値は正しくない。従って、電源断フラグのセット状態に応じて停電からの復旧時であったか否か確認することができる。なお、仮に、電源バックアップされていない状態で遊技機に電源が投入されたときに電源断フラグがセット状態になってしまったとしても、後述するパリティ診断によって、停電からの復旧時であったと誤って判断されてしまうことは防止される。
【００７０】
停電からの復旧時であった場合には、ＣＰＵ５６は、後述する停電復旧処理を実行する（ステップＳ４）。停電からの復旧時でない場合には、ＣＰＵ５６は、通常の初期化処理を実行する（ステップＳ１，Ｓ２）。その後、メイン処理では、タイマ割込フラグの監視（ステップＳ６）の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ５）も実行される。
【００７１】
通常の初期化処理では、図１０に示すように、レジスタおよびＲＡＭのクリア処理（ステップＳ２ａ）と、必要な初期値設定処理（ステップＳ２ｂ）が行われた後に、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる（ステップＳ２ｃ）。すなわち、ステップＳ２ｃで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【００７２】
従って、この実施の形態では、ＣＰＵ５６の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図１１に示すように、タイマ割込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセットする（ステップＳ１１）。
【００７３】
ＣＰＵ５６は、ステップＳ６において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ７）、遊技制御処理を実行する（ステップＳ９）。以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【００７４】
図１２は、遊技制御処理を示すフローチャートである。遊技制御処理において、ＣＰＵ５６は、まず、表示制御基板８０に送出される表示制御コマンドをＲＡＭ５５の所定の領域に設定する処理を行った後に（表示制御データ設定処理：ステップＳ２１）、表示制御コマンドを出力する処理を行う（表示制御データ出力処理：ステップＳ２２）。
【００７５】
次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う（データ出力処理：ステップＳ２３）。また、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う（ステップＳ２４）。さらに、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２５）。
【００７６】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２６）。
【００７７】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２７）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２８）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【００７８】
さらに、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，２４ａの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ２９）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ３０）。
【００７９】
また、ＣＰＵ５６は、賞球制御基板３７との間の信号処理を行う（ステップＳ３１）。すなわち、所定の条件が成立すると賞球制御基板３７に賞球制御コマンドを出力する。賞球制御基板３７に搭載されている賞球制御用ＣＰＵは、賞球制御コマンドに応じて玉払出装置９７を駆動する。
【００８０】
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【００８１】
従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図１２に示された例に則して説明すると、例えば、ステップＳ３１の処理中であっても、強制的にステップＳ２１の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。
【００８２】
なお、ここでは、主基板３１のＣＰＵ５６が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に（例えば２ｍｓ毎）信号を発生するハードウェア回路を設け、その回路からの信号をＣＰＵ５６の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。
【００８３】
図１３は、電源基板９１０の第１の電源監視回路からの電圧低下信号にもとづく割込に応じて実行される停電発生割込処理の一例を示すフローチャートである。停電発生割込処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ４１）。停電割込発生処理ではＲＡＭ内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにＣＰＵが動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。
【００８４】
次いで、ＣＰＵ５６は、全ての出力ポートをオフ状態にする（ステップＳ４２）。そして、必要ならば各レジスタの内容をバックアップＲＡＭ領域に格納する（ステップＳ４３）。また、電源断フラグをセットする（ステップＳ４４）。さらに、バックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ４５）、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとって（ステップＳ４６）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップＳ４７）。その後、ＲＡＭアクセス禁止状態にする（ステップＳ４８）。電源電圧が低下していくときには、各種信号線のレベルが不安定になってＲＡＭ内容が化ける可能性があるが、このようにＲＡＭアクセス禁止状態にしておけば、バックアップＲＡＭ内のデータが化けることはない。
【００８５】
次いで、ＣＰＵ５６は、ホールト命令（ＨＡＬＴ命令）を発行する（ステップＳ４９）。すなわち、ＣＰＵ自身を、リセット解除または割込発生以外では動作しない状態にする。ただし、ステップＳ４１で割込禁止に設定されているので、割込は発生しない。従って、図５に示された電源監視用ＩＣ９０４からのリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実にＣＰＵ５６は動作停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
【００８６】
なお、この実施の形態では、停電発生割込処理は、最終部でホールト命令を発行するように構成されるが、プログラムをループ状態にしてもよい。
【００８７】
また、ＲＡＭアクセス禁止にする前にセットされる電源断フラグは、上述したように、電源投入時において停電からの復旧か否かを判断する際に使用される。また、ステップＳ４１からＳ４９の処理は、第２の電源監視手段が電圧低下信号を発生する前に完了する。換言すれば、第２の電源監視手段が電圧低下信号を発生する前に完了するように、第１の電圧監視手段および第２の電圧監視手段の検出電圧の設定が行われている。
【００８８】
図１４は、停電復旧処理（ステップＳ４）の一例を示すフローチャートである。停電復旧処理において、ＣＰＵ５６は、まず、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ５１）。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理（ステップＳ２）と同様の初期化処理を実行する（ステップＳ５２，Ｓ５４）。
【００８９】
チェック結果が正常であれば、ＣＰＵ５６は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行うとともに（ステップＳ５３）、電源断フラグをクリアする（ステップＳ５５）。
【００９０】
なお、ここでは、ステップＳ１で停電からの復旧か否かを確認し、停電からの復旧時であればパリティチェックを行ったが、最初に、パリティチェックを実行し、チェック結果が正常でなければ停電からの復旧ではないと判断してステップＳ２の初期化処理を実行し、チェック結果が正常であれば遊技状態復帰処理を行ってもよい。すなわち、パリティチェックの結果をもって停電からの復旧であるか否かを判断してもよい。
【００９１】
図１５は、バックアップパリティデータ作成方法を説明するための説明図である。ただし、図１５に示す例では、簡単のために、バックアップデータＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく停電発生処理において、図１５（Ａ）に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）がバックアップパリティデータ領域に設定される。
【００９２】
電源が再投入されたときには、停電復旧処理においてパリティ診断が行われるが、図１５（Ｂ）はパリティ診断の例を示す説明図である。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図１５（Ａ）に示すようなデータがバックアップ領域に設定されている。
【００９３】
ステップＳ５１の処理において、ＣＰＵ５６は、バックアップＲＡＭ領域のバックアップパリティデータ領域に設定されていたデータ（この例では「３９Ｈ」）を初期データとして、バックアップデータ領域の各データについて順次排他的論理和をとる処理を行う。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「００Ｈ」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップＲＡＭ領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「００Ｈ」にならない。
【００９４】
よって、ＣＰＵ５６は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【００９５】
以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断しても、所定期間電源バックアップされる記憶手段（この例ではバックアップＲＡＭ）が設けられ、電源投入時に、ＣＰＵ５６（具体的にはＣＰＵ５６が実行するプログラム）は、記憶手段がバックアップ状態にあればバックアップデータにもとづいて遊技状態を回復させる遊技状態復旧処理（ステップＳ５３）を行うように構成される。
【００９６】
この実施の形態では、図８に示されたように電源基板９１０に第１の電源監視手段が搭載され、図５に示されたように主基板３１に第２の電源監視手段が搭載されている。そして、電源電圧が低下していくときに、第２の電源監視手段（この例では電源監視用ＩＣ９０４）が電圧低下信号を発生する時期は、第１の電源監視手段（この例では電源監視用ＩＣ９０２）が電圧低下信号を発生する時期よりも遅くなるように設定されている。さらに、第２の電源監視手段からの電圧低下信号は、ＣＰＵ５６のリセット端子に入力されている。
【００９７】
すると、ＣＰＵ５６は、第１の電源監視手段（電源監視用ＩＣ９０２）からの電圧低下信号にもとづいて停電発生処理（電源断時処理）を実行した後にホールト状態に入るのであるが、ホールト状態において、リセット状態に入ることになる。すなわち、ＣＰＵ５６の動作が完全に停止する。ホールト状態では＋５Ｖ電源電圧値が徐々に低下するので入出力状態が不定になるが、ＣＰＵ５６はリセット状態になるので、不定データにもとづいて異常動作してしまうことは防止される。
【００９８】
このように、この実施の形態では、ＣＰＵ５６が、第１の電源監視手段からの検出出力の入力に応じてホールト状態に入るとともに、第２の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成したので、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる。
【００９９】
なお、この実施の形態では、電源監視用ＩＣ９０２，９０４は、同一の電源電圧を監視しているが、異なる電源電圧を監視してもよい。例えば、電源基板９１０の第１の電源監視回路が＋３０Ｖ電源電圧を監視し、主基板３１の第２の電源監視回路が＋５Ｖ電源電圧を監視してもよい。そして、第２の電源監視回路がローレベルの電圧低下信号を発生するタイミングは第１の電源監視回路が電圧低下信号を発生するタイミングに対して遅くなるように、主基板３１の電源監視用ＩＣ９０４のしきい値レベル（電圧低下信号を発生する電圧レベル）が設定される。例えば、しきい値は４．２５Ｖである。４．２５Ｖは、通常時の電圧より低いが、ＣＰＵ５６が暫くの間動作しうる程度の電圧である。
【０１００】
また、上記の実施の形態では、ＣＰＵ５６は、マスク可能外部割込端子（ＩＲＱ端子）を介して電源基板からの第１の電圧低下信号（第１の電源監視手段からの電圧低下信号）を検知したが、第１の電圧低下信号をマスク不能割込割込端子（ＮＭＩ端子）に導入してもよい。その場合には、ＮＭＩ処理で電源断時処理が実行される。また、入力ポート５７０を介して電源基板からの第１の電圧低下信号を検知してもよい。その場合には、メイン処理において入力ポートの監視が行われる。
【０１０１】
また、ＩＲＱ端子を介して電源基板からの第１の電圧低下信号を検知する場合に、メイン処理のステップＳ１０の遊技制御処理の開始時にＩＲＱ割込マスクをセットし、遊技制御処理の終了時にＩＲＱ割込マスクを解除するようにしてもよい。そのようにすれば、遊技制御処理の開始前および終了後に割込がかかることになって、遊技制御処理が中途で中断されることはない。従って、賞球制御コマンドを賞球制御基板３７に送出しているときなどにコマンド送出が中断されてしまうようなことはない。よって、停電が発生するようなときでも、賞球制御コマンド等は確実に送出完了する。
【０１０２】
次に、可変表示部９の表示制御について説明する。
図１６は、８ビットのデータによる表示制御コマンドデータの構成例を示す説明図である。図１６に示すように、例えば、８ビットのうちの上位４ビットで制御の種類を指示し、下位４ビットで具体的制御内容を指示する。例えば、この例では、上位４ビットが［０，０，０，１］であれば、下位４ビットの数値で変動種類等が指示される。また、上位４ビットが［１，０，０，０］，［１，０，０，１］または［１，０，１，０］であれば、下位４ビットの数値で可変表示部９に可変表示される左図柄、中図柄または右図柄の停止図柄が指示される。
【０１０３】
また、上位４ビットが［１，１，０，１］であればデモ画面表示コマンドであることを示す。上位４ビットが［１，１，１，０］であればエラー表示コマンドであることを示す。上位４ビットが［１，１，１，１］であれば全図柄停止コマンド（確定コマンド）であることを示す。なお、それらのコマンドにおいて下位４ビットは例えば０に設定される。
【０１０４】
この実施の形態では、主基板３１のＣＰＵ５６は、図柄の変動開始時に、変動種類を示すコマンドと左右中停止図柄を示すコマンドとを表示制御基板８０に送出する。表示制御基板８０の表示制御用ＣＰＵ１０１は、変動種類を示すコマンドによって図柄の変動時間を特定できる。なお、特定された変動時間に対応した複数種類の変動態様が用意されている場合には、表示制御用ＣＰＵ１０１が、いずれの変動態様を用いるのかを決定する。このように、図柄変動制御に関して、主基板３１のＣＰＵ５６は、変動開始時に変動時間を特定可能な情報と確定図柄を特定可能な情報とを送出するだけであり、具体的な図柄変動制御は表示制御用ＣＰＵ１０１の制御によって実現される。また、主基板３１のＣＰＵ５６は、変動時間が経過したら、表示制御基板８０に対して確定コマンドを送出する。
【０１０５】
図１７は、主基板３１から表示制御基板８０に送出される表示制御コマンドの構成例を示す説明図である。図１７に示すように、表示制御コマンドは、８ビットのデータと、１ビットのストローブ信号（ＩＮＴ信号）とから構成されている。
【０１０６】
図１８はＣＰＵ５６が実行する特別図柄プロセス処理のプログラムの一例を示すフローチャートである。図１８に示す特別図柄プロセス処理は、図１２に示された遊技制御処理におけるステップＳ２７の具体的な処理である。ＣＰＵ５６は、特別図柄プロセス処理を行う際に、特別図柄プロセスフラグの値に応じて、図１８に示すステップＳ３００〜Ｓ３０９のうちのいずれかの処理を行う。各処理において、以下のような処理が実行される。
【０１０７】
特別図柄変動待ち処理（ステップＳ３００）：始動入賞口１４（この実施の形態では可変入賞球装置１５の入賞口）に打球入賞して始動口センサ１７がオンするのを待つ。始動口センサ１７がオンすると、始動入賞記憶数が満タンでなければ、始動入賞記憶数が＋１される。そして、大当り判定用乱数を抽出する。
【０１０８】
特別図柄判定処理（ステップＳ３０１）：特別図柄の可変表示が開始できる状態になると、始動入賞記憶数を確認する。始動入賞記憶数が０でなければ、抽出されている大当り判定用乱数の値に応じて大当りとするかはずれとするか決定する。
停止図柄設定処理（ステップＳ３０２）：左右中図柄の停止図柄を決定する。
【０１０９】
リーチ動作設定処理（ステップＳ３０３）：リーチ判定用乱数の値に応じてリーチ動作するか否か決定するとともに、リーチ動作用乱数の値に応じてリーチ動作の変動時間を決定する。
【０１１０】
全図柄変動開始処理（ステップＳ３０４）：可変表示部９において全図柄が変動開始されるように制御する。このとき、表示制御基板８０に対して、左右中最終停止図柄と変動時間を特定可能な情報が送信される。
【０１１１】
全図柄停止待ち処理（ステップＳ３０５）：所定時間が経過すると、可変表示部９において表示される全図柄が停止されるように確定コマンドを送出する。
【０１１２】
大当り表示処理（ステップＳ３０６）：停止図柄が大当り図柄の組み合わせである場合には、大当り表示の表示制御コマンドデータが表示制御基板８０に送出されるように制御するとともに内部状態（プロセスフラグ）をステップＳ３０７に移行するように更新する。そうでない場合には、内部状態をステップＳ３０９に移行するように更新する。なお、大当り図柄の組み合わせは、左右中図柄が揃った組み合わせである。また、遊技制御基板８０の表示制御用ＣＰＵ１０１は表示制御コマンドデータに従って、可変表示部９に大当り表示を行う。大当り表示は遊技者に大当りの発生を報知するためになされるものである。
【０１１３】
大入賞口開放開始処理（ステップＳ３０７）：大入賞口を開放する制御を開始する。具体的には、カウンタやフラグを初期化するとともに、ソレノイド２１を駆動して大入賞口を開放する。
【０１１４】
大入賞口開放中処理（ステップＳ３０８）：大入賞口ラウンド表示の表示制御コマンドデータが表示制御基板８０に送出する制御や大入賞口の閉成条件の成立を確認する処理等を行う。大入賞口の閉成条件が成立したら、大当り遊技状態の終了条件が成立していなければ内部状態をステップＳ３０７に移行するように更新する。大当り遊技状態の終了条件が成立していれば、内部状態をステップＳ３０９に移行するように更新する。
【０１１５】
大当たり終了処理（ステップＳ３０９）：大当たり遊技状態が終了したことを遊技者に報知するための表示を行う。その表示が終了したら、内部フラグ等を初期状態に戻し、内部状態をステップＳ３００に移行するように更新する。
【０１１６】
上記の各ステップの処理に応じて、遊技制御プログラム中の表示制御コマンドを送出する処理を行うモジュール（図１２におけるステップＳ２２）は、対応する表示制御コマンドデータを出力ポートに出力するとともにストローブ信号をオン状態にする。
【０１１７】
図１９（Ａ）は、可変表示部９における図柄変動に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板３１のＣＰＵ５６は、図柄変動を開始させるときに、表示制御基板８０に対して変動開始コマンドおよび左右中図柄の確定図柄を示す図柄指定コマンドを送出する。
【０１１８】
そして、図柄変動を確定させるときに、表示制御基板８０に対して変動停止コマンド（確定コマンド）を送出する。表示制御基板８０に搭載されている表示制御用ＣＰＵ１０１は、変動開始コマンドで指定された変動態様に応じた表示制御を行う。なお、変動開始コマンドには変動時間を示す情報が含まれている。
【０１１９】
図１９（Ｂ）は、可変表示部９の表示結果が所定の大当り図柄であった場合に実行される大当り遊技に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板３１のＣＰＵ５６は、大当り遊技開始時に、表示制御基板８０に対して大当り開始コマンドを送出する。また、所定時間経過後に、１ラウンド（１Ｒ）指定コマンドを送出する。表示制御用ＣＰＵ１０１は、大当り開始コマンドを受信すると、大当り開始時の表示制御を行う。また、１ラウンド指定コマンドを受信すると、１ラウンド目の表示を行う。
【０１２０】
その後、主基板３１のＣＰＵ５６は、表示制御基板８０に対して各ラウンドを示すコマンド等を順次送出する。表示制御基板８０のＣＰＵは、それらのコマンドに応じて対応する表示制御を行う。
【０１２１】
また、大当り遊技終了時に、主基板３１のＣＰＵ５６は、表示制御基板８０に対して大当り終了コマンドを送出する。表示制御用ＣＰＵ１０１は、大当り終了コマンドを受信すると、所定時間後に制御状態を遊技待ちの状態にする。
【０１２２】
図２０は、図１２に示された遊技制御処理における表示制御データ出力処理（ステップＳ２２）を示すフローチャートである。表示制御データ出力処理において、ＣＰＵ５６は、ポートＡ出力要求がセットされているか否か判定する（ステップＳ５８１）。なお、ポートＡ出力要求は、表示制御データ設定処理（ステップＳ２１）において、特別図柄プロセス処理等からのコマンド出力要求に応じセットされる。
【０１２３】
ポートＡ出力要求がセットされている場合には、ポートＡ出力要求をリセットし（ステップＳ５８２）、ポートＡ格納領域の内容を出力ポート（出力ポートＡ）５７１に出力する（ステップＳ５８３）。また、ポートＡ出力カウンタを＋１するとともに（ステップＳ５８４）、出力ポート（ポートＢ）５７２のビット７を０にする（ステップＳ５８５）。
【０１２４】
ポートＡ出力要求がセットされていない場合には、ポートＡ出力カウンタの値が０であるか否か判定する（ステップＳ５８６）。ポートＡ出力カウンタの値が０でない場合には、ポートＡ出力カウンタの値が２であるか否か確認する（ステップＳ５８７）。ポートＡ出力カウンタの値が２ではない、すなわち１である場合には、ポートＡ出力カウンタの値を１増やす（ステップＳ５８８）。
【０１２５】
ポートＡ出力カウンタの値が２である場合には、ポートＡ出力カウンタの値をクリアするとともに（ステップＳ５８９）、出力ポート（出力ポートＢ）５７２のビット７を１にする（ステップＳ５９０）。
【０１２６】
出力ポートＢのビット７は、表示制御基板８０に与えられるストローブ信号（ＩＮＴ信号）を出力するポートである。また、出力ポートＡのビット０〜７は、表示制御コマンドデータを出力するポートである。そして、この実施の形態では、図２０に示された表示制御データ出力処理は２ｍｓに１回実行される。従って、図２０に示されたデータ出力処理によって、図２１に示すように、表示制御コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信号がローレベル（オン状態）になる。
【０１２７】
なお、ＩＮＴ信号のオン期間の４ｍｓは一例であり、オン期間はそれよりも短くてもよく長くてもよい。また、ここでは、１バイトの表示制御コマンドを例示したが、表示制御コマンドの長さも１バイトに限られず、１バイトよりも長い表示制御コマンドを用いてもよい。
【０１２８】
次に、遊技状態復旧処理について説明する。
図２２は、図１４に示された停電復旧処理で行われる遊技状態復旧処理の一例を示すフローチャートである。この例では、ＣＰＵ５６は、レジスタ内容を復元する必要があれば、バックアップＲＡＭに保存されていた値をレジスタに復元する（ステップＳ６１）。そして、バックアップＲＡＭに保存されていたデータにもとづいて停電時の遊技状態を確認する。例えば、特別図柄プロセス処理の進行状況に対応した特別図柄プロセスフラグの値によって遊技状態を確認することができる。
【０１２９】
遊技状態が図柄変動中であった場合には（ステップＳ６２）、左右中の停止図柄を示す表示制御コマンドおよび特殊表示コマンドの一例であるエラー表示制御コマンドを表示制御基板８０に送出する制御を行う（ステップＳ６３，Ｓ６４）。遊技状態が図柄変動中でなかった場合には、停電発生前の最後に送出された左右中の停止図柄を示す表示制御コマンドと確定コマンドとを表示制御基板８０に送出する制御を行う（ステップＳ６５，Ｓ６６）。停電発生前の最後に送出された左右中の停止図柄に関する情報は、主基板３１のバックアップＲＡＭに保存されている。
【０１３０】
図２３は、停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。図２３において、可変表示の状態は表示制御基板８０の表示制御用ＣＰＵ１０１によって実現される。
【０１３１】
図２３（Ａ）は、図柄変動中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板３１から左右中の停止図柄を示す表示制御コマンドとエラー表示コマンドとが送出される（図２２におけるステップＳ６３，Ｓ６４）。表示制御用ＣＰＵ１０１は、エラー表示コマンドを受信すると、可変表示部９に特殊表示としてエラー表示を行う。また、主基板３１における遊技制御手段は停電復旧時に図柄変動中の遊技状態、具体的には特別図柄プロセス処理における全図柄停止待ち処理（図１８におけるステップＳ３０６）の状態に戻るので、変動期間が終了したら確定コマンドを表示制御基板８０に送出する。
【０１３２】
表示制御用ＣＰＵ１０１は、確定コマンドを受信すると、エラー表示を行っている状態で左右中の停止図柄を表示する。そして、次の表示制御コマンドを受信したら、エラー表示を止める。次の表示制御コマンドとは、例えば、大当りとすることに決定されている場合には大当り開始コマンドであり、大当りとしないことに決定されている場合には、次の図柄変動開始時に主基板３１から送出される変動開始を示すコマンド（変動時間を特定可能なコマンド）である。また、所定期間継続して始動入賞口１４への入賞が発生しなかった場合等に遊技制御手段がデモ画面コマンドを送出するような場合には、デモ画面コマンドを受信したらエラー表示を止めるようにしてもよい。
【０１３３】
なお、主基板３１において、変動開始時に使用した各種パラメータはバックアップＲＡＭに保存されている。従って、電源復旧後の変動における表示結果（確定図柄）等は、停電によって中断した変動においてなされるはずであった表示結果等と同じである。従って、遊技者に不利益が与えられるということはない。
【０１３４】
図２３（Ｂ）は、大当り遊技中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板３１から左右中の停止図柄を示す表示制御コマンドと確定コマンドとが送出される（図２２におけるステップＳ６５，Ｓ６６）。
【０１３５】
この場合には、遊技制御手段は停電復旧時に大当り遊技中の遊技状態、具体的には特別図柄プロセス処理における大入賞口開放中処理または大入賞口開放開始処理（図１８におけるステップＳ３０８またはＳ３０７）の状態に戻るので、適宜ラウンド回数等を示す大当り遊技に関わる表示制御コマンドを表示制御基板８０に送出する。表示制御用ＣＰＵ１０１は、大当り遊技に関わるコマンドに応じて、制御状態を大当り遊技中の状態に戻すことができる。
【０１３６】
なお、主基板３１において、大当り遊技中の各種パラメータ（大入賞口開放回数、大入賞口入賞球数等）はバックアップＲＡＭに保存されている。従って、遊技者にとっての遊技状態も停電前の状態に戻るので、遊技者に不利益が与えられるということはない。
【０１３７】
図２３（Ｃ）は、遊技待ちの状態に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板３１から左右中の停止図柄を示す表示制御コマンドと確定コマンドとが送出される（図２２におけるステップＳ６５，Ｓ６６）。表示制御用ＣＰＵ１０１は、左右中の停止図柄を示す表示制御コマンドにもとづいて、停電発生直前に表示されていた左右中図柄を可変表示部９に表示することができる。すなわち、表示状態を停電発生前の状態に戻すことができる。
【０１３８】
次に、表示制御用ＣＰＵ１０１の動作を説明する。
図２４は、表示制御基板８０における表示制御用ＣＰＵ１０１の動作を示すフローチャートである。表示制御用ＣＰＵ１０１は、出力ポートやワークエリアの初期化およびタイマセット等のイニシャル処理を行った後に（ステップＳ１０１）、ループ状態に入る。イニシャル処理において、５００μｓおよび２ｍｓ毎にタイマ割込が発生するようなタイマ設定がなされている。よって、ループ状態では、５００μｓのタイマ割込がかかると５００μｓタイマ割込処理が行われ（ステップＳ１０２）、２ｍｓのタイマ割込がかかると２ｍｓタイマ割込処理が行われる（ステップＳ１０３）。なお、５００μｓタイマ割込処理では表示制御コマンド受信処理が行われ、２ｍｓタイマ割込処理では表示制御処理が実行される。
【０１３９】
図２５は、２ｍｓのタイマ割込処理を示すフローチャートである。２ｍｓのタイマ割込がかかると、表示制御用ＣＰＵ１０１は、次の２ｍｓ割込がかかるようにタイマを起動する等のイニシャル処理を行った後に（ステップＳ１１１）、表示制御プロセス処理（ステップＳ１１２）を実行する。
【０１４０】
図２６は、５００μｓタイマ割込処理で実行される表示制御コマンド読込処理を示すフローチャートである。表示制御コマンド読込処理において、表示制御用ＣＰＵ１０１は、ストローブ信号（ＩＮＴ信号）に割り当てられている入力ポートのビット７を読み込む。そして、ビット７がオン（ローレベル）しているか否か確認する（ステップＳ５０１）。オンしていれば、表示制御コマンドデータの入力に割り当てられている入力ポートから表示制御コマンドデータを読み取る（ステップＳ５０２）。なお、上述したように、ＩＮＴ信号は、主基板３１のＣＰＵ５６が新たな表示制御コマンドデータを出力したときにローレベルとされる。
【０１４１】
ＩＮＴ信号がオフしている場合には、表示通信カウンタをクリアする（ステップＳ５０６）。表示通信カウンタは、ＩＮＴ信号がオンしているときの表示制御コマンドデータ受信回数をカウントするために用いられる。
【０１４２】
ＩＮＴ信号がオンしている場合には、受信した表示制御コマンドデータが直前に（５００μｓ前）受信したコマンドデータと同じか否か確認する（ステップＳ５０３）。同じでない場合には、表示通信カウンタをクリアする（ステップＳ５０６）。同じであった場合には、表示通信カウンタが所定の最大値（ＭＡＸ）に達しているか否か確認する（ステップＳ５０４）。
【０１４３】
最大値に達していない場合には、表示通信カウンタの値を＋１する（ステップＳ５０５）。ここで、最大値とは、表示制御コマンドデータを確実に受信したと判定する値（この例では３）よりも大きい値であり、例えば、４ｍｓ間での受信回数をカウントする等の目的で用いられる。
【０１４４】
次いで、表示制御用ＣＰＵ１０１は、表示通信カウンタ後が「３」になったか否か確認する（ステップＳ５０７）。「３」になっている場合には、受信したデータを受信コマンド格納エリアに格納する（ステップＳ５０９）。そして、受信したデータをワークエリアに格納する（ステップＳ５１０）。なお、ワークエリアに格納されたデータは、次の割込処理において、ステップＳ５０３において用いられる。
【０１４５】
以上のように、この実施の形態では、表示制御用ＣＰＵ１０１は、例えば３回連続して同一の表示制御コマンドデータを受信すると、確かに表示制御コマンドを受信したとして、通信終了フラグをセットする。そして、通信終了フラグがセットされると、受信コマンド格納エリアに格納された表示制御コマンドにもとづいて図柄の変動および背景・キャラクタの表示切替等の処理が行われる。
【０１４６】
図２７は、図２５に示されたタイマ割込処理における表示制御プロセス処理（ステップＳ１１２）を示すフローチャートである。表示制御プロセス処理では、表示制御プロセスフラグの値に応じてステップＳ７２０〜Ｓ８７０のうちのいずれかの処理が行われる。各処理において、以下のような処理が実行される。
【０１４７】
表示制御コマンド受信待ち処理（ステップＳ７２０）：通信終了フラグのオンに応じて受信コマンドが設定されているワークエリアの内容を読み出して、変動時間を特定可能な表示制御コマンド等を受信したか否か確認する。
【０１４８】
リーチ動作設定処理（ステップＳ７５０）：受信した変動時間を特定可能な表示制御コマンド（例えばリーチ種類を指定するコマンド）に対応した複数の変動態様のうちのいずれのパターンを使用するのかを決定する。
【０１４９】
全図柄変動開始処理（ステップＳ７８０）：左右中図柄の変動が開始されるように制御する。
【０１５０】
図柄変動中処理（ステップＳ８１０）：変動パターンを構成する各変動状態（変動速度や背景、キャラクタ）の切替タイミングを制御するとともに、主基板３１から確定コマンドが送出されたか否かを監視する。また、左右図柄の停止制御を行う。
【０１５１】
全図柄停止待ち設定処理（ステップＳ８４０）：変動時間の終了時に、全図柄停止を指示する表示制御コマンドを受信していたら、図柄の変動を停止し最終停止図柄（確定図柄）を表示する制御を行う。
【０１５２】
大当り中処理（ステップＳ８７０）：変動時間の終了後、大当り報知表示、大当たり遊技中のラウンド表示、確変大当り表示または通常大当り表示の制御を行う。
【０１５３】
図２８は、表示制御コマンド受信待ち処理（ステップＳ７２０）の一例を示すフローチャートである。表示制御コマンド受信待ち処理において、表示制御用ＣＰＵ１０１は、変動時間を特定可能な表示制御コマンドを受信したか否か確認する（ステップＳ７５１）。受信していれば、可変表示部９のエラー表示を消去するとともに（ステップＳ７５２）、表示制御プロセスフラグの値をリーチ動作選択処理に対応した値に設定する（ステップＳ７５３）。よって、以後、リーチ動作選択処理が実行される。
【０１５４】
また、表示制御用ＣＰＵ１０１は、左右中の停止図柄を示す表示制御コマンドを受信した場合には（ステップＳ７５４）、左右中の停止図柄を示す情報を記憶する（ステップＳ７５５）。エラー表示コマンドを受信した場合には（ステップＳ７５６）、可変表示部９にエラー表示を行う（ステップＳ７５７）。また、確定コマンドを受信した場合には（ステップＳ７５８）、記憶されている停止図柄を可変表示部９に表示する（ステップＳ７５９）。
【０１５５】
大当り遊技中に送出されるコマンドを受信した場合には（ステップＳ７６０）、可変表示部９のエラー表示を消去するとともに（ステップＳ７６１）、表示制御プロセスフラグの値を大当り中処理に対応した値に設定する（ステップＳ７６２）。よって、以後、大当り中処が実行される。大当り遊技中に送出されるコマンドとは、例えば、ラウンド回数を示すコマンドや大入賞口入賞個数を示すコマンドである。
【０１５６】
また、デモ画面コマンドを受信した場合にも（ステップＳ７６３）、表示制御用ＣＰＵ１０１は、エラー表示を消去する（ステップＳ７６４）。なお、表示制御用ＣＰＵ１０１は、デモ画面コマンドを受信した場合には、エラー表示を消去するとともに、可変表示部９にデモ画面を表示する。
【０１５７】
表示制御用ＣＰＵ１０１は、通常の電源投入時にも停電からの復旧時にも同じ処理を行うので、停電からの復旧時に、表示制御プロセスフラグは初期化され、表示制御プロセス処理は表示制御コマンド受信待ちの状態となる。図２３（Ａ）に示されたように、図柄変動中に停電が発生し停電から復旧した場合には、主基板３１からエラー表示コマンドおよび左右中の停止図柄を示す表示制御コマンドが送出される。そして、変動時間が経過すると、確定コマンドが送出される。
【０１５８】
表示制御基板８０において、表示制御用ＣＰＵ１０１は、図２８に示されたステップＳ７５４で左右中の停止図柄を示す表示制御コマンドを受信したことを確認すると停止図柄を示す情報を記憶し、ステップＳ７５６でエラー表示コマンドを受信したことを確認するとエラー表示を行う。そして、ステップＳ７５８で確定コマンドを受信したことを確認すると記憶されている停止図柄を表示する。ここでは、エラー表示の消去は行われない。エラー表示は、変動時間を特定可能な表示制御コマンド、大当り遊技中のコマンド等を受信したときに消去される（ステップＳ７５２，Ｓ７６１）。
【０１５９】
従って、停電が発生し遊技状態が回復した場合には、可変表示部９においてしばらくの間、エラー表示が継続表示される。よって、遊技者等は、停電が発生し遊技状態が回復したことを容易に認識することができる。そして、停電発生前の変動開始時に主基板３１から受信した左右中図柄の停止図柄に関する情報は、停電発生によって表示制御基板８０において消去されているが、停電からの復旧時にあらためて主基板３１から左右中図柄の停止図柄を示すコマンドが送出されるので、所定のタイミングで、正規の左右中停止図柄を可変表示部９に表示することができる。
【０１６０】
大当り遊技中に停電が発生し停電から復旧した場合には、図２３（Ｂ）に示されたように、主基板３１から左右中の停止図柄を示す表示制御コマンドおよび確定コマンドが送出される。そして、主基板３１における遊技制御手段では、遊技状態が停電発生時の状態に回復するので、大当り遊技中の制御が再開され大当り遊技に関わる表示制御コマンドが送出される。表示制御基板８０において、表示制御用ＣＰＵ１０１は、大当り遊技に関わる表示制御コマンドを受信すると、表示制御プロセスフラグの値を大当り中処理の値にして、制御状態を大当り中処理に戻す（ステップＳ７６２）。なお、停電復旧時に左右中の停止図柄を示す表示制御コマンドが送出されるので、大当り遊技終了時に、表示制御用ＣＰＵ１０１は、正規の左右中停止図柄を可変表示部９に表示することができる。
【０１６１】
そして、遊技待ち状態で停電が発生し停電から復旧した場合には、図２３（Ｃ）に示されたように、主基板３１から左右中の停止図柄を示す表示制御コマンドおよび確定コマンドが送出される。表示制御用ＣＰＵ１０１は、ステップＳ７５４で左右中の停止図柄を示す表示制御コマンドを受信したことを確認すると停止図柄を示す情報を記憶し、ステップＳ７５８で確定コマンドを受信したことを確認すると停止図柄を可変表示部９に表示する。このように、停電復旧時に左右中の停止図柄を示す表示制御コマンドが送出されるので、表示制御用ＣＰＵ１０１は、正規の左右中停止図柄を可変表示部９に表示することができる。
【０１６２】
図２９は、上述した制御による可変表示部９の表示状態の一例を示す説明図である。図２９（Ａ）に示すように図柄が変動していたときに停電が発生しその後復旧すると、可変表示部９には、図２９（Ｂ）に示すように、エラー表示がなされる。そして、変動期間が終了して主基板３１から確定コマンドを受信すると、停止図柄を表示する。その後、この例では、次回の変動開始のための変動開始を示すコマンドを受信するとエラー表示が消去される。
【０１６３】
次に、賞球制御手段の停電発生時の動作について説明する。
図３０は、電源監視および電源バックアップのための賞球制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図３０に示すように、電源基板９１０に搭載されている第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、賞球制御用ＣＰＵ３７１の割込端子（ＩＲＱ端子）に入力されている。従って、賞球制御用ＣＰＵ３７１は、割込処理によって電源断の発生を確認することができる。
【０１６４】
賞球制御用ＣＰＵ３７１等の駆動電源である＋５Ｖ電源から電力が供給されていない間、賞球制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板９１０から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路９３５からリセット信号が発せられるので、賞球制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【０１６５】
図３０に示す構成では、賞球制御基板３７には、第２の電源監視回路９３３が搭載されている。この例では、第２の電源監視回路９３３において、電源監視用ＩＣ９３４が、電源基板９１０の第１の電源監視回路が監視する電源電圧と等しい電圧である＋３０Ｖ電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。第２の電源監視回路９３３が設けられている場合には、第２の電源監視回路９３３の検出電圧（電圧低下信号を出力することになる電圧）を、電源基板９１０に搭載されている第１の電源監視回路の検出電圧よりも低くする。
【０１６６】
第２の電源監視回路９３３からの電圧低下信号は、初期リセット回路９３５からの初期リセット信号と論理和をとられた後に、賞球制御用ＣＰＵ３７１のリセット端子に入力される。従って、賞球制御用ＣＰＵ３７１は、初期リセット回路９３５からの初期リセット信号がローレベルを呈しているとき、または、第２の電源監視回路９３３からの電圧低下信号がローレベルを呈しているときに、リセット状態（非動作状態）になる。
【０１６７】
図３１は、主基板３１から賞球制御基板３７に送信される賞球制御コマンドのビット構成の一例を示す説明図である。図３１に示すように、１バイト中の上位４ビットが制御指定部として使用され、下位４ビットが賞球数を示す領域として用いられる。
【０１６８】
図３２に示すように、制御指定部において、ビット７，６，５，４が「０，１，０，０」であれば払出個数指定コマンドであることを示し、「０，１，０，１」であれば払出指定コマンドであることを示す。払出個数指定コマンドは、主基板３１のＣＰＵ５６が入賞を検出すると直ちに賞球制御基板３７に送出される。
【０１６９】
ビット７，６，５，４が「１，０，０，０」である球切れ指定コマンドは、補給玉がなくなったことが検出されたときに主基板３１から送信される。また、ビット７，６，５，４が「１，０，０，１」である発射停止指定コマンドは、余剰玉受皿４が満タンになって満タンスイッチ４８がオンしたとき（満タン状態フラグがオンしたとき）に主基板３１から送信される。
【０１７０】
賞球制御コマンドは、主基板３１から賞球制御基板３７に、１バイト（８ビット：賞球制御コマンドＤ７〜Ｄ０）のデータとして出力される。賞球制御コマンドＤ７〜Ｄ０は正論理で出力される。また、賞球制御コマンドＤ７〜Ｄ０が出力されたときには、負論理の賞球制御ＩＮＴ信号が出力される。
【０１７１】
この実施の形態では、図３３に示すように、主基板３１から賞球制御コマンドＤ７〜Ｄ０が出力されるときに、賞球制御ＩＮＴ信号が５μｓ以上ローレベルになる。賞球制御ＩＮＴ信号は、賞球制御基板３７において、賞球制御用ＣＰＵ３７１の割込端子に接続されている。よって、賞球制御用ＣＰＵ３７１は、割り込みがあると、賞球制御コマンドＤ７〜Ｄ０が主基板３１から送出されたことを認識でき、割込処理において賞球制御コマンド受信処理を行う。
【０１７２】
なお、図３１に示されたコマンド構成は一例であって、他の構成にしてもよい。例えば、１バイト中の上位下位を、図３１に示された構成とは逆にしてもよい。
【０１７３】
図３４は、賞球制御用ＣＰＵ３７１のメイン処理を示すフローチャートである。メイン処理では、賞球制御用ＣＰＵ３７１は、まず、ＲＡＭ領域をクリアする等の初期値設定処理を行う（ステップＳ７０１）。なお、内蔵ＲＡＭの電源バックアップされたＲＡＭ領域（バックアップＲＡＭ領域）にデータが設定されている場合には、それらの領域のクリア処理はなされない。その後、この実施の形態では、賞球制御用ＣＰＵ３７１は、タイマ割込フラグの監視（ステップＳ７０２）の確認を行うループ処理に移行する。
【０１７４】
ステップＳ７０１の初期化処理では、後述する総合個数記憶の値が０でない場合には、非バックアップＲＡＭ領域をクリアする。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う。なお、バックアップＲＡＭ領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。さらに、それら処理の他に、２ｍｓ毎に定期的にタイマ割込がかかるように賞球制御用ＣＰＵ３７１に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる。すなわち、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【０１７５】
従って、この実施の形態では、賞球制御用ＣＰＵ３７１の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図３５に示すように、タイマ割込が発生すると、賞球制御用ＣＰＵ３７１は、タイマ割込フラグをセットする（ステップＳ７１１）。
【０１７６】
賞球制御用ＣＰＵ３７１は、ステップＳ７０２において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ７０３）、賞球制御処理を実行する（ステップＳ７０５）。以上の制御によって、この実施の形態では、賞球制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、賞球制御処理はメイン処理において実行されるが、タイマ割込処理で賞球制御処理を実行してもよい。
【０１７７】
図３６は、賞球制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に総合個数記憶（例えば２バイト）が形成されている。総合個数記憶は、主基板３１の側から指示された払出個数の総数を記憶するものである。
【０１７８】
図３７は、割込処理による賞球制御コマンド受信処理を示すフローチャートである。主基板３１からの賞球制御ＩＮＴ信号は賞球制御用ＣＰＵ３７１の割込端子に入力されている。よって、主基板３１からの賞球制御ＩＮＴ信号がオン状態になると、賞球制御用ＣＰＵ３７１に割込がかかり、図３７に示す賞球制御コマンドの受信処理が開始される。
【０１７９】
賞球制御コマンドの受信処理において、賞球制御用ＣＰＵ３７１は、まず、賞球制御コマンドデータの入力に割り当てられている入力ポートから１バイトのデータを読み込む（ステップＳ８５２）。読み込んだデータが払出個数指示コマンドであれば（ステップＳ８５３）、払出個数指示コマンドで指示された個数を総合個数記憶に加算する（ステップＳ８５５）。そうでなければ、通信終了フラグをセットする（ステップＳ８５４）。なお、通信終了フラグは、この例では、払出個数指示コマンド以外のコマンドを受信したことを示すフラグである。
【０１８０】
以上のように、賞球制御基板３７に搭載された賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出個数指示コマンドに含まれる賞球数をバックアップＲＡＭ領域（総合個数記憶）に記憶する。
【０１８１】
図３８は、賞球制御処理（ステップＳ７１１）を示すフローチャートである。賞球制御処理において、賞球制御用ＣＰＵ３７１は、総合個数記憶が０でないか否かの確認を行う（ステップＳ５１１）。総合個数記憶が０でなければ、賞球制御用ＣＰＵ３７１は、賞球払出処理を行う（ステップＳ５１２）。賞球払出処理では、払出モータ２８９がオンしていなければオンするとともに、賞球カウントスイッチ３０１Ａの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、１個の払出が行われたことを確認したら（ステップＳ５１３）、総合個数記憶の値を−１する（ステップＳ５１４）。また、総合個数記憶の値が０になったら（ステップＳ５１５）、払出モータ２８９をオフする（ステップＳ５１６）。
【０１８２】
総合個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、賞球制御用ＣＰＵ３７１は、総合個数記憶の内容にもとづいて賞球払出処理を継続することができる。
【０１８３】
賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【０１８４】
なお、賞球制御用ＣＰＵ３７１は、主基板３１から指示された賞球個数を総合個数記憶で総数として管理したが、賞球数毎（例えば１５個、１０個、６個）に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを＋１する。そして、賞球数毎の賞球払出が終了すると、対応する個数カウンタを−１する。その場合にも、各個数カウンタはバックアップＲＡＭ領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、賞球制御用ＣＰＵ３７１は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【０１８５】
図３９は、賞球制御用ＣＰＵ３７１が第１の電源監視手段からの割込に応じて実行される停電発生割込処理を示すフローチャートである。電源基板９０１の電源監視用ＩＣ９０２が電源電圧の低下を検出すると電圧低下信号が電圧低下を示す状態となり、停電発生割込処理が開始される。停電発生割込処理において、賞球制御用ＣＰＵ３７１は、割込禁止に設定し（ステップＳ８０１）、ＲＡＭアクセス禁止状態に設定して（ステップＳ８０２）、ホールト命令（ＨＡＬＴ命令）を発行する（ステップＳ８０３）。
【０１８６】
すなわち、ＣＰＵ自身を、リセット解除または割込発生以外では動作しない状態にする。従って、図３０に示された電源監視用ＩＣ９３４からのリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実に賞球制御用ＣＰＵ３７１は動作停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
【０１８７】
図４０は、賞球制御用ＣＰＵ３７１が電源投入時に実行する初期化処理（ステップＳ７０１）の一部を示すフローチャートである。電源が投入され、または、電源が復旧したときには、賞球制御用ＣＰＵ３７１は、まず、バックアップＲＡＭ領域に形成されている総合個数記憶の値が０でないかどうか確認する（ステップＳ９０１）。０である場合には、前回の電源オフ時に未払出賞球はなかったことになるので、通常の初期設定処理を行う。すなわち、レジスタおよび全ＲＡＭ領域をクリアして（ステップＳ９０３）、スタックポインタの初期設定を行う（ステップＳ９０４）。
【０１８８】
総合個数記憶の値が０でない場合には、アドレスを指定してレジスタと非バックアップＲＡＭ領域をクリアする（ステップＳ９０５）。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う（ステップＳ９０６）。なお、バックアップＲＡＭ領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。
【０１８９】
このように、賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【０１９０】
なお、この実施の形態では、賞球制御用ＣＰＵ３７１は、マスク可能外部割込端子（ＩＲＱ端子）電源基板からの第１の電圧低下信号（第１の電源監視手段からの電圧低下信号）を検知したが、第１の電圧低下信号をマスク不能割込割込端子（ＮＭＩ端子）に導入してもよい。その場合には、ＮＭＩ処理によって図３９に示された停電発生処理が実行される。また、入力ポートを介して第１の電圧低下信号を検知してもよい。その場合には、賞球制御用ＣＰＵ３７１が実行するメイン処理において、入力ポートの監視が行われる。
【０１９１】
上記の実施の形態では、電源基板９１０からの第１の電圧低下信号が主基板３１および賞球制御基板３７の割込端子に入力されたが、図４１に示すように、賞球制御基板３７において、割込端子の前に遅延回路９３６を設けてもよい。そのように構成した場合には、主基板３１のＣＰＵ５６が、第１の電源監視手段が電圧低下を検出したことを認識するタイミングは、賞球制御基板３７の賞球制御用ＣＰＵ３７１が認識するタイミングよりも早くなる。
【０１９２】
ＣＰＵ５６および賞球制御用ＣＰＵ３７１はそれぞれ第１の電圧低下信号に応じて電源断時処理を行うのであるが、ＣＰＵ５６は、賞球制御用ＣＰＵ３７１よりも早く電源断時処理を開始する。すなわち、賞球制御用ＣＰＵ３７１による賞球制御処理が停止するよりも早くＣＰＵ５６による遊技制御処理が停止する。すると、遊技制御処理中に送出された賞球制御コマンドは、電源断が生ずるときであっても、確実に賞球制御用ＣＰＵ３７１で受信される。賞球制御用ＣＰＵ３７１は受信した賞球制御コマンドにもとづく賞球数をバックアップＲＡＭ領域に保存するので、賞球数は、停電中でも保持され停電復旧後に処理される。よって、遅延回路９３６が設けられている場合には、遊技制御手段が検出した入賞にもとづく賞球払出がより確実になされる。よって、遊技者に対して不利益が与えられることをより効果的に防止できる。
【０１９３】
また、遅延回路９３６を設けず、第１の電圧低下信号をソフトウェア的に遅延させてもよい。例えば、賞球制御用ＣＰＵ３７１は、第１の電圧低下信号にもとづく割込が発生すると直ちに割込処理を開始するのではなく、タイマをスタートさせてメイン処理を続行する。そして、タイマがタイムアウトしたら、図３９に示されたステップＳ８０１〜Ｓ８０３の処理を実行する。
【０１９４】
なお、上記の実施の形態では、記憶手段としてＲＡＭを用いた場合を示したが、記憶手段として、電気的に書き換えが可能な記憶手段であればＲＡＭ以外のものを用いてもよい。
【０１９５】
さらに、ここでは、遊技制御手段以外の他の遊技装置制御手段として賞球制御手段を例示したが、表示制御手段、音制御手段およびランプ制御手段についても、第２の電源監視手段を設けてもよい。
【０１９６】
上記の各実施の形態のパチンコ遊技機１は、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
【０１９７】
【発明の効果】
以上のように、本発明によれば、遊技機を、遊技制御マイクロコンピュータが、電源監視手段からの検出出力の入力に応じて、遊技状態復帰のための所定の電源断時処理を実行し、電源断時処理には記憶手段へのアクセスを防止する処理が含まれ、遊技制御マイクロコンピュータが、表示制御手段に対して図柄の可変表示を開始するときに可変表示時間および表示結果を特定するためのコマンドを送出し、電源断が発生し、当該電源断発生後に電源が復旧したときに前記表示制御手段に対して表示結果を特定するためのコマンドと電源断が発生したことを報知するためのコマンドとを送出するとともに、可変表示時間が経過したときに確定コマンドを送出し、表示制御手段が、電源断が発生したことを報知するためのコマンドを受信すると電源断が発生したことを報知するための表示を行うとともに表示結果を特定するためのコマンドにもとづく表示結果を特定可能な情報を記憶し、確定コマンドの受信にもとづいて可変表示部に表示結果を導出表示する制御を行うように構成したので、停電等の不測の電源断が発生したときに、遊技再開時に、簡単な復帰制御によって表示制御手段の制御状態を適正に復帰させることができるという効果がある。
【図面の簡単な説明】
【図１】 パチンコ遊技機を正面からみた正面図である。
【図２】 パチンコ遊技機の遊技盤を正面からみた正面図である。
【図３】 パチンコ遊技機を背面からみた背面図である。
【図４】 遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図５】 電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図６】 表示制御基板の回路構成例を示すブロック図である。
【図７】 賞球制御基板の回路構成例を示すブロック図である。
【図８】 電源基板の一構成例を示すブロック図である。
【図９】 主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図１０】 初期化処理を示すフローチャートである。
【図１１】 ２ｍｓタイマ割込処理を示すフローチャートである。
【図１２】 遊技制御処理を示すフローチャートである。
【図１３】 停電発生割込処理を示すフローチャートである。
【図１４】 停電復旧処理を示すフローチャートである。
【図１５】 バックアップパリティデータ作成方法を説明するための説明図である。
【図１６】 表示制御コマンドデータの構成例を示す説明図である。
【図１７】 表示制御コマンドの構成例を示す説明図である。
【図１８】 特別図柄プロセス処理のプログラムの一例を示すフローチャートである。
【図１９】 主基板からの各制御コマンドの送出タイミング例を示す説明図である。
【図２０】 表示制御データ出力処理を示すフローチャートである。
【図２１】 表示制御コマンドデータの出力の様子を示すタイミング図である。
【図２２】 遊技状態復旧処理の一例を示すフローチャートである。
【図２３】 停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。
【図２４】 表示制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図２５】 表示制御用ＣＰＵの２ｍｓタイマ割込処理を示すフローチャートである。
【図２６】 表示制御用ＣＰＵの表示データ読込処理を示すフローチャートである。
【図２７】 表示制御用ＣＰＵが実行する表示制御プロセス処理を示すフローチャートである。
【図２８】 表示制御プロセス処理における表示制御コマンド受信待ち処理を示すフローチャートである。
【図２９】 可変表示部の表示状態の一例を示す説明図である。
【図３０】 電源監視および電源バックアップのための賞球制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図３１】 賞球制御コマンドの構成例を示す説明図である。
【図３２】 賞球制御コマンドのビット構成を示す説明図である。
【図３３】 賞球制御コマンドデータの出力の様子を示すタイミング図である。
【図３４】 賞球制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図３５】 賞球制御用ＣＰＵのタイマ割込処理を示すフローチャートである。
【図３６】 賞球制御手段におけるＲＡＭの一構成例を示す説明図である。
【図３７】 賞球制御用ＣＰＵのコマンド受信処理を示すフローチャートである。
【図３８】 賞球制御処理を示すフローチャートである。
【図３９】 賞球制御用ＣＰＵが実行する停電発生処理を示すフローチャートである。
【図４０】 賞球制御用ＣＰＵの初期化処理の一例を示すフローチャートである。
【図４１】 電源監視および電源バックアップのための賞球制御用ＣＰＵ周りの他の構成例を示すブロック図である。
【符号の説明】
１ パチンコ遊技機
３１ 主基板
３７ 賞球制御基板
５３ 基本回路
５６ ＣＰＵ
８０ 表示制御基板
１０１ 表示制御用ＣＰＵ
３７１ 賞球制御用ＣＰＵ
９０２，９０４ 電源監視用ＩＣ
９０３，９３３ 第２の電源監視回路
９１０ 電源基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine or a coin gaming machine in which a game is performed in accordance with a player's operation, and more particularly to a gaming machine in which a game is performed in accordance with a player's operation in a gaming area on a gaming board. .
[0002]
[Prior art]
As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are paid out to the player. There is something to be done. Further, a variable display unit capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display unit becomes a predetermined specific display mode There is.
[0003]
That the display result of the variable display unit that displays the special symbol is a combination of a predetermined display mode is usually referred to as “big hit”. Note that the game value is the right that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who is likely to win a ball, or the advantageous state for a player. It is to generate.
[0004]
When the big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state where the hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. Further, when a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
[0005]
In addition, among the combinations of display modes other than the “big hit” combination, the variable display in which the display result has already been derived and displayed at the stage where some of the display results of the plurality of variable display units have not yet been derived and displayed. A state in which the display mode of the part satisfies a display condition that is a combination of specific display modes is called “reach”. Then, if the display result of the identification information variably displayed on the variable display portion does not satisfy the condition of “reach”, it becomes “missing”, and the variable display state ends. A player plays a game while enjoying how to generate a big hit.
[0006]
When a game ball wins a winning opening provided on the game board, a predetermined number of prize balls are paid out. Since the progress of the game is controlled by game control means mounted on the main board, the number of winning balls based on winning is determined by the game control means and transmitted to the winning ball control board. Hereinafter, the game control means and other control means may be referred to as game device control means, respectively.
[0007]
[Problems to be solved by the invention]
As described above, the gaming machine is equipped with various game device control means including game control means. Generally, each gaming device control means is constituted by a microcomputer. That is, a program is stored in a ROM or the like, and data temporarily generated for control or data that changes as control proceeds is stored in the RAM. Then, when the power-off state due to a power failure or the like occurs in the gaming machine, the data in the RAM is lost. Therefore, when recovering from a power outage or the like, the player must return to the initial state (for example, the state when the game machine was first turned on at the game store for the first time in the day), which may cause a disadvantage to the player. There is. For example, if a power failure occurs during a jackpot game and the gaming machine returns to the initial state, the player cannot enjoy the benefits based on the jackpot.
[0008]
In order to avoid such a situation, when an unexpected power cut such as a power failure occurs, the necessary data is saved in the RAM whose contents are retained by the backup power supply, and the data saved when the power is restored To restore the game and resume the game. However, as described above, game control is executed by the game control means mounted on the main board, but various game control devices provided in the gaming machine are mounted on other control boards different from the main board. It is controlled by each control means. Since the starting method of each control means at the time of power restoration generally varies, there is a possibility that a difference in control by the control means on each control board occurs at the time of power restoration.
[0009]
Therefore, the present invention saves necessary data when an unexpected power failure such as a power failure occurs, and can resume the game from the power-off state when the power is restored. It is an object of the present invention to provide a gaming machine capable of properly returning the control state of each control means.
[0010]
[Means for Solving the Problems]
The gaming machine according to the present invention includes a variable display unit whose display state can be changed, Variable display The variable display of the symbol displayed on the variable display unit is started according to the establishment of the start condition, Stop display when variable display time has elapsed Design of The display result became a specific display mode set in advance sometimes A gaming machine that is controllable to a gaming state advantageous to a player, and that can control the progress of the game and can return the gaming state to the state before the power is turned off when the power is turned off. When Display control means for performing display control of the variable display section; power supply monitoring means for detecting a voltage drop of the predetermined potential power supply; With The game control means includes a game control microcomputer, and the detection output of the power supply monitoring means is connected to the game control microcomputer, Game control Microcomputer Includes storage means for storing fluctuation data generated in accordance with the progress of the game and holding information necessary for returning to the gaming state when the power state is restored after the power is turned off to the gaming machine even when the power is turned off. In response to the detection output input from the power monitoring means, a predetermined power-off process for returning to the gaming state is executed, and the power-off process includes a process for preventing access to the storage means. Control microcomputer For the display control means Variable display Start When In Variable display Time and For specifying the display result Send command and power off Occurs and the power For display control means when power is restored For specifying the display result Command and For notifying that a power failure has occurred Command and When the variable display time has elapsed A confirmation command is sent to the display control means. For notifying that a power failure has occurred When a command is received For notifying that a power failure has occurred As well as display Stores information that can specify the display result based on the command for specifying the display result, Based on reception of confirmation command, variable display Display result The Derivation It is characterized by performing display control.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. 1 is a front view of the pachinko gaming machine 1 as seen from the front, FIG. 2 is an overall rear view showing the internal structure of the pachinko gaming machine 1, and FIG. 3 is a rear view of the gaming board of the pachinko gaming machine 1 as seen from the back. Here, a pachinko gaming machine is shown as an example of a gaming machine, but the present invention is not limited to a pachinko gaming machine, and may be, for example, a coin gaming machine. It can also be applied to image-type gaming machines and slot machines.
[0023]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2 is a hitting ball supply tray 3. Below the hitting ball supply tray 3, there are provided an extra ball receiving tray 4 for storing prize balls overflowing from the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing the hitting ball. A game board 6 is detachably attached to the rear side of the glass door frame 2. A game area 7 is provided in front of the game board 6.
[0024]
Near the center of the game area 7, there is provided a variable display device 8 including a variable display unit 9 for variably displaying a plurality of types of symbols and a variable display 10 using 7 segment LEDs. In this embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. A passing gate 11 for guiding a hit ball is provided on the side of the variable display device 8. The hit ball that has passed through the passing gate 11 is guided to the start winning opening 14 through the ball outlet 13. In the passage between the passage gate 11 and the ball exit 13, there is a gate switch 12 that detects a hit ball that has passed through the passage gate 11. The winning ball that has entered the start winning opening 14 is guided to the back of the game board 6 and detected by the start opening switch 17. A variable winning ball device 15 that opens and closes is provided below the start winning opening 14. The variable winning ball device 15 is opened by a solenoid 16.
[0025]
An open / close plate 20 that is opened by a solenoid 21 in a specific gaming state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the game board 6, the winning ball entering one (V zone) is detected by the V count switch 22. A winning ball from the opening / closing plate 20 is detected by the count switch 23. At the bottom of the variable display device 8, a start winning memory display 18 having four display units for displaying the number of winning balls that have entered the start winning opening 14 is provided. In this example, with the upper limit being four, each time there is a start prize, the start prize storage display 18 increases the number of lit display units one by one. Then, each time the variable display of the variable display unit 9 is started, the lit display unit is reduced by one.
[0026]
The game board 6 is provided with a plurality of winning openings 19, 24, and winning of the game balls to the winning openings 19, 24 is detected by winning opening switches 19a, 24a. Decorative lamps 25 blinking during the game are provided around the left and right sides of the game area 7, and an outlet 26 for absorbing a hit ball that has not won a prize is provided below. Two speakers 27 that emit sound effects are provided on the left and right upper portions outside the game area 7. On the outer periphery of the game area 7, a game effect LED 28a and game effect lamps 28b and 28c are provided.
[0027]
In this example, a prize ball lamp 51 that is lit when the prize ball is paid out is provided in the vicinity of one speaker 27, and a ball break lamp 52 that is lit when the supply ball is cut is provided in the vicinity of the other speaker 27. Is provided. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming machine 1 and enables ball lending by inserting a prepaid card.
[0028]
The card unit 50 has a usable indicator lamp 151 indicating whether or not it is in a usable state, and when the remaining amount information recorded in the card has a fraction (a number less than 100 yen), the fraction is indicated as a hitting tray. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connecting table direction indicator 153 indicating which side of the pachinko gaming machine 1 corresponds to the card unit 50, in the card unit 50 Check the card insertion indicator lamp 154 indicating that a card is inserted, the card insertion slot 155 into which a card as a recording medium is inserted, and the mechanism of the card reader / writer provided on the back of the card insertion slot 155. In some cases, a card unit lock 156 is provided for releasing the card unit 50.
[0029]
The hit ball fired from the hit ball launching device enters the game area 7 through the hit ball rail, and then descends the game area 7. When the hit ball is detected by the gate switch 12 through the passing gate 11, the display number of the variable display 10 changes continuously. Further, when the hit ball enters the start winning opening 14 and is detected by the start opening switch 17, the symbol in the variable display portion 9 starts to rotate if the variation of the symbol can be started. If it is not in a state where the change of the symbol can be started, the start winning memory is increased by one.
[0030]
The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of the stop is a combination of jackpot symbols, the game shifts to a jackpot gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or a predetermined number (for example, 10) of hit balls wins. When the hit ball enters the specific winning area while the opening / closing plate 20 is opened and is detected by the V count switch 22, a right to continue is generated and the opening / closing plate 20 is opened again. The generation of the continuation right is allowed a predetermined number of times (for example, 15 rounds).
[0031]
When the combination of images in the variable display section 9 at the time of stop is a combination of jackpot symbols with probability fluctuations, the probability of the next jackpot increases. That is, it becomes a more advantageous state for the player in a high probability state. Further, when the stop symbol on the variable display 10 is a predetermined symbol (winning symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol in the variable display 10 becomes a winning symbol is increased, and the opening time and the number of times of opening of the variable winning ball device 15 are increased.
[0032]
Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIG.
On the back surface of the variable display device 8, as shown in FIG. 2, a prize ball tank 38 is provided above the mechanism plate 36, and the prize ball is placed from above in a state where the pachinko gaming machine 1 is installed on the gaming machine installation island. It is supplied to the prize ball tank 38. The prize balls in the prize ball tank 38 pass through the guide rod 39 and reach the ball dispensing device.
[0033]
The mechanism plate 36 includes a variable display control unit 29 for controlling the variable display unit 9 via the relay board 30, a game control board (main board) 31 covered with a board case 32 and mounted with a game control microcomputer, etc. A relay board 33 for relaying signals between the variable display control unit 29 and the game control board 31, and a prize ball control board 37 on which a prize ball control microcomputer for performing payout control of prizes is mounted. Has been. Further, at the lower part of the mechanism plate 36, a hitting ball launching device 34 that launches a hitting ball into the game area 7 using the rotational force of the motor, game effect lamps / LEDs 28a, 28b, 28c, a prize ball lamp 51, and a ball break lamp A lamp control board 35 for sending a signal to 52 is installed.
[0034]
FIG. 3 is a rear view of the game board of the pachinko gaming machine 1 as seen from the back. As shown in FIG. 3, the ball passing through the guide rod 39 passes through the ball break detectors 187a and 187b and reaches the ball dispensing device 97 via the ball supply rods 186a and 186b. The prize balls paid out from the ball payout device 97 are supplied to the hit ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the connection port 45. A surplus ball passage 46 communicating with the surplus ball receiving tray 4 provided on the front surface of the pachinko gaming machine 1 is formed on the side of the communication port 45. A lot of premium balls based on the winnings are paid out and the hitting ball supply tray 3 is full. Finally, when the premium balls are paid out after the premium balls reach the contact port 45, the premium balls pass through the surplus ball passage 46 and surplus. It is guided to the ball receiving tray 4. When the prize ball is further paid out, the sensing lever 47 presses the full tank switch 48 and the full tank switch 48 is turned on. In this state, the rotation of the stepping motor in the ball dispensing device 97 is stopped, the operation of the ball dispensing device 97 is stopped, and the driving of the ball striking device 34 is stopped as necessary. In this embodiment, the ball payout device 97 for paying out the game ball by the rotation of the stepping motor is exemplified as the ball payout device for paying out the game ball by driving the electric drive source. A ball dispensing device having a structure for delivering a ball may be used, or a ball dispensing device having a structure in which a stopper is removed by driving of an electric drive source and the game ball is dispensed by its own weight.
[0035]
In order to perform prize ball payout control, signals from the prize opening switches 19 a and 24 a, the start opening switch 17 and the V count switch 22 are sent to the main board 31. The CPU 56 of the main board 31 knows that a winning corresponding to six prize ball payout has occurred when the start port switch 17 is turned on. Further, when the count switch 23 is turned on, it is known that a winning corresponding to 15 prize ball payouts has occurred. Then, when the winning opening switch is turned on, it is known that a winning corresponding to ten winning ball payouts has occurred. In this embodiment, for example, a game ball won in the winning opening 24 is detected by a winning opening switch 24a provided in a winning ball flow path from the winning opening 24 and won in the winning opening 19. Is detected by a winning port switch 19a provided in a winning ball flow path from the winning port 19.
[0036]
FIG. 4 is a block diagram illustrating an example of a circuit configuration in the main board 31. 4 also shows a prize ball control board 37, a lamp control board 35, a sound control board 70, a launch control board 91, and a display control board 80. On the main board 31, the basic circuit 53 for controlling the pachinko gaming machine 1 according to the program and the signals from the gate switch 12, the start port switch 17, the V count switch 22, the count switch 23 and the winning port switches 19a and 24a are the basic circuit. 53, a solenoid circuit 59 for driving the solenoid 16 for opening / closing the variable winning ball apparatus 15 and the solenoid 21 for opening / closing the opening / closing plate 20 according to a command from the basic circuit 53, and lighting of the start memory display 18 A lamp / LED circuit 60 that carries out the extinction lamp and drives the variable display 10 using the 7-segment LED and the decorative lamp 25 is mounted.
[0037]
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the image display of the variable display unit 9, and the fact that the probability variation has occurred. An information output circuit 64 is provided for outputting the probability variation information and the like to a host computer such as a hall management computer.
[0038]
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a RAM 55 that is an example of storage means used as a work memory, a CPU 56 that performs a control operation in accordance with a control program, and an I / O port unit 57. In this embodiment, the ROM 54 and RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to incorporate at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally attached or built-in. The I / O port unit 57 is a terminal capable of inputting and outputting information in the microcomputer.
[0039]
Further, the main board 31 includes an initial reset circuit 65 for resetting the basic circuit 53 when power is turned on, and an address signal supplied from the basic circuit 53 to decode any I / O port 57. An address decode circuit 67 for outputting a signal for selecting the / O port is provided.
Note that there is also switch information input to the main board 31 from the ball dispensing device 97, but these are omitted in FIG.
[0040]
A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the launch control board 91. Then, the driving force of the drive motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the firing control board 91 is controlled so that the hit ball is fired at a speed corresponding to the operation amount of the operation knob 5.
[0041]
FIG. 5 is a block diagram showing an example of the configuration around the CPU 56 for power supply monitoring and power supply backup. As shown in FIG. 5, the voltage drop signal from the first power supply monitoring circuit (first power supply monitoring means) mounted on the power supply board is connected to the interrupt terminal (IRQ terminal) of the CPU 56. The first power supply monitoring circuit is a circuit that monitors the voltage of any one of the various DC power supplies used by the gaming machine and detects a power supply voltage drop. Therefore, the CPU 56 can confirm the occurrence of the power interruption by the interrupt process.
[0042]
A second power supply monitoring circuit 903 is mounted on the main board 31. In this example, in the second power supply monitoring circuit 903, the power supply monitoring IC 904 monitors the + 30V power supply voltage, which is the same as the power supply voltage monitored by the first power supply monitoring circuit, and the voltage value falls below a predetermined value. Then, a low level voltage drop signal is generated. For example, the detection voltage of the first power supply monitoring circuit mounted on the power supply board (the voltage that outputs the voltage drop signal) is + 16V, and the detection voltage of the second power supply monitoring circuit 903 is + 8V. In such a configuration, since the same voltage is monitored, the difference between the timing at which the first voltage monitoring circuit outputs the voltage drop signal and the timing at which the second voltage monitoring circuit outputs the voltage drop signal is desired. Can be reliably set in a predetermined period. The desired predetermined period is a period from when the power-off process is started according to the voltage drop signal from the first power supply monitoring circuit until the power-off process is reliably completed.
[0043]
The voltage drop signal from the second power supply monitoring circuit 903 is logically summed with the initial reset signal from the initial reset circuit 65 and then input to the reset terminal of the CPU 56. Therefore, when the initial reset signal from the initial reset circuit 65 exhibits a low level, or when the voltage drop signal from the second power supply monitoring circuit 903 exhibits a low level, the CPU 56 Inactive state).
[0044]
Note that the reset IC 651 of the initial reset circuit 65 sets the output signal to a high level when the + 5V power supply voltage becomes a predetermined value or more when the gaming machine is turned on and the voltage of the + 5V power supply rises. That is, the initial reset signal is turned off.
[0045]
While power is not supplied from the + 5V power source that is the driving power source of the CPU 56 or the like, at least a part of the RAM is backed up by the backup power source supplied from the power supply board, and the contents are preserved even if the power source for the gaming machine is cut off. The When the + 5V power supply is restored, a reset signal is issued from the initial reset circuit 65, so that the CPU 56 returns to a normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.
[0046]
FIG. 6 is a block diagram showing a circuit configuration in the display control board 80 together with a CRT 82 which is an example of realization of the variable display unit 9, output ports (ports A and B) 571 and 572 of the main board 31, and the output buffer circuit 63. It is. The output port 571 outputs 8-bit data, and the output port 572 outputs a 1-bit strobe signal (INT signal).
[0047]
The display control CPU 101 operates in accordance with a program stored in the control data ROM 102. When a strobe signal is input from the main board 31 via the noise filter 107 and the input buffer circuit 105, the display control CPU 101 performs display control via the input buffer circuit 105. Receive commands. As the input buffer circuit 105, for example, 74HC244, which is a general-purpose IC, can be used. When the display control CPU 101 does not have an I / O port, an I / O port is provided between the input buffer circuit 105 and the display control CPU 101.
[0048]
Then, the display control CPU 101 performs display control of the screen displayed on the CRT 82 in accordance with the received display control command. Specifically, a command corresponding to the display control command is given to the VDP 103. The VDP 103 reads out necessary data from the character ROM 86. The VDP 103 generates image data to be displayed on the CRT 82 according to the input data, and stores the image data in the VRAM 87. The image data in the VRAM 87 is converted into R, G, and B signals, converted into analog signals by the DA conversion circuit 104, and output to the CRT 82.
[0049]
6 also shows a reset circuit 83 for resetting the VDP 103, an oscillation circuit 85 for supplying an operation clock to the VDP 103, and a character ROM 86 for storing frequently used image data. The frequently used image data stored in the character ROM 86 is, for example, a person, animal, or an image made up of characters, figures, symbols, or the like displayed on the CRT 82.
[0050]
FIG. 7 is a block diagram showing components related to the prize ball, such as the components of the prize ball control board 37 and the ball payout device 97. As shown in FIG. 7, the detection signal from the full switch 48 is input to the I / O port 57 of the main board 31 through the relay board 71. The full tank switch 48 is a switch for detecting a full tank of the surplus ball receiving tray 4.
[0051]
Detection signals from the ball break detection switch 167 and the ball break switch 187 (187a, 187b) are input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. The ball break detection switch 167 is a switch for detecting the shortage of replenishment balls in the prize ball tank 38, and the ball break switch 187 is a switch for detecting the presence or absence of a prize ball in the prize ball passage.
[0052]
When the detection signal from the ball break detection switch 167 or the ball break switch 187 indicates a broken ball state or the detection signal from the full tank switch 48 indicates a full tank state, A prize ball control command instructing prohibition of ball lending is transmitted. Upon receiving a prize ball control command for instructing ball lending prohibition, the prize ball control CPU 371 of the prize ball control board 37 stops the ball lending process.
[0053]
Further, a detection signal from the prize ball count switch 301 </ b> A is also input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. The prize ball count switch 301A is provided in the prize ball mechanism portion of the ball payout device 97 and detects the prize ball actually paid out.
[0054]
When there is a prize, a prize ball control command indicating the number of prize balls is input to the prize ball control board 37 from the output ports (ports G and H) 577 and 578 of the main board 31. The output port 577 outputs 8-bit data, and the output port 578 outputs a 1-bit strobe signal (INT signal). A prize ball control command indicating the number of prize balls is input to the I / O port 372a via the input buffer circuit 373. The prize ball control CPU 371 inputs a prize ball control command via the I / O port 372a, and drives the ball payout device 97 in accordance with the prize ball control command to perform a prize ball payout. In this embodiment, the winning ball control CPU 371 is a one-chip microcomputer and incorporates at least a RAM.
[0055]
The prize ball control CPU 371 outputs a ball lending number signal indicating the number of lending balls to the terminal board 160 and a buzzer driving signal to the buzzer board 75 via the output port 372g. A buzzer is mounted on the buzzer substrate 75. Further, an error signal is output to the error display LED 374 via the output port 372e.
[0056]
Further, the detection signal of the detection signal of the prize ball count switch 301 </ b> A is input to the input port 372 b of the prize ball control board 37 via the relay board 72. A drive signal from the prize ball control board 37 to the payout motor 289 is transmitted to the payout motor 289 in the prize ball mechanism portion of the ball payout device 97 via the output port 372c and the relay board 72.
[0057]
The card unit 50 is equipped with a card unit control microcomputer. Further, the card unit 50 is provided with a fraction display switch 152, a connecting table direction indicator 153, a card insertion display lamp 154, and a card insertion slot 155 (see FIG. 1). The balance display board 74 is connected with a frequency display LED, a ball lending switch, and a return switch provided in the vicinity of the hitting ball supply tray 3.
[0058]
A ball lending switch signal and a return switch signal are given from the balance display board 74 to the card unit 50 via the prize ball control board 37 in accordance with the player's operation. A card balance display signal indicating the balance of the prepaid card and a ball lending display signal are given to the balance display board 74 from the card unit 50 via the prize ball control board 37. Between the card unit 50 and the prize ball control board 37, unit operation signals (BRDY signals), ball lending request signals (BRQ signals), ball lending completion signals (EXS signals), and pachinko machine operation signals (PRDY signals) are Exchanged via the O port 372f.
[0059]
When the power of the pachinko gaming machine 1 is turned on, the prize ball control CPU 371 of the prize ball control board 37 outputs a PRDY signal to the card unit 50. When a card is received in the card unit 50, the ball lending switch is operated and a ball lending switch signal is input, the card unit control microcomputer outputs a BRDY signal to the prize ball control board 37. When a predetermined delay time elapses from this point, the card unit control microcomputer outputs a BRQ signal to the prize ball control board 37. Then, the prize ball control CPU 371 of the prize ball control board 37 drives the payout motor 289 to pay out a predetermined number of lending balls to the player. When the payout is completed, the prize ball control CPU 371 outputs an EXS signal to the card unit 50.
[0060]
As described above, all signals from the card unit 50 are input to the prize ball control board 37. Accordingly, with respect to the ball lending control, no signal is input from the card unit 50 to the main board 31, and there is no room for illegal input of signals from the card unit 50 side to the basic circuit 53 of the main board 31. The main board 31 and the prize ball control board 37 are mounted with a solenoid and a driver circuit for driving a motor and a lamp, but these circuits are omitted in FIG.
[0061]
FIG. 8 is a block diagram illustrating a configuration example of the power supply substrate 910. The power supply board 910 is installed independently of the gaming machine control boards such as the main board 31, the display control board 80, the sound control board 70, the lamp control board 35, and the prize ball control board 37, and each gaming machine control board in the gaming machine. And the voltage used by the mechanical components. In this example, AC24V, DC + 30V, DC + 21V, DC + 12V and DC + 5V are generated. A capacitor 916 serving as a backup power supply is charged from a line of power supply for driving DC + 5V, that is, an IC or the like on each substrate.
[0062]
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 21V, + 12V, and + 5V and outputs them to the connector 915. The connector 915 is connected to, for example, a relay board, and power of a voltage necessary for each gaming machine control board and mechanism parts is supplied from the relay board. Note that a power switch 918 for stopping or starting the power supply to the gaming machine is installed on the input side of the transformer 911.
[0063]
The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-capacitance capacitor 916 is connected between the backup + 5V line and the ground level. Capacitor 916 has power so that the storage state can be maintained with respect to a backup RAM (a RAM that is backed up by power, that is, a storage means that can enter a storage content holding state) of the gaming machine control board when power supply to the gaming machine is cut off Backup power supply. Further, a backflow preventing diode 917 is inserted between the + 5V line and the backup + 5V line.
[0064]
A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
[0065]
The power supply board 910 is mounted with a power monitoring IC 902 that constitutes the first power supply circuit described above. The power supply monitoring IC 902 detects the occurrence of power interruption by introducing the + 30V power supply voltage and monitoring the + 30V power supply voltage. Specifically, when the + 30V power supply voltage becomes equal to or lower than a predetermined value (+ 16V in this example), a voltage drop signal is output because the power supply is cut off. The + 30V power supply voltage is a voltage immediately after being converted from AC to DC. The voltage drop signal from the power monitoring IC 902 is supplied to the main board 31, the prize ball control board 37, and the like.
[0066]
The predetermined value for the power monitoring IC 902 to detect the power interruption is lower than the normal voltage, but is a voltage that allows the CPU on each gaming device control board to operate for a while. Further, since the power monitoring IC 902 is configured to monitor a voltage that is higher than the voltage for driving the CPU (+5 V in this example) and immediately after being converted from AC to DC, the CPU The monitoring range can be expanded for the required voltage. Therefore, more precise monitoring can be performed. Furthermore, when + 30V is used as the monitoring voltage, since the voltage supplied to the various switches of the gaming machine is + 12V, prevention of erroneous switch-on detection at the moment of power interruption can be expected. That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in the level before + 12V created after the creation of + 30V starts to drop. Therefore, when the voltage of the + 12V power supply decreases, the switch output becomes in the on state. However, if the power supply interruption is recognized by monitoring the + 30V power supply voltage that decreases faster than + 12V, the power supply is turned on before the switch output shows the on state. It is possible to enter a state of waiting for recovery and not detect switch output.
[0067]
Further, since the power monitoring IC 902 is mounted on the power supply board 910 separate from the gaming apparatus control board, a voltage drop signal can be supplied from the first power monitoring circuit to the plurality of gaming apparatus control boards. Even if there are any number of gaming device control boards that require a voltage drop signal, it is only necessary to provide one first power supply monitoring means. Doing so does not increase the cost of the gaming machine.
[0068]
Next, the operation of the gaming machine will be described.
FIG. 9 is a flowchart showing main processing executed by the CPU 56 on the main board 31. When the power to the gaming machine is turned on, in the main process, the CPU 56 first confirms whether or not it is a time of recovery from a power failure (step S1). Whether or not the power failure has been recovered is confirmed by, for example, a power-off flag set in the backup RAM area when the power is cut off.
[0069]
That is, when power is turned on again in the state where the RAM area is backed up, the power-off flag is accurately stored in the RAM because the state when the power is turned off is stored in the RAM. If the gaming machine is turned on while the RAM area is not backed up, the contents of the RAM are indeterminate, so the value of the power-off flag is incorrect. Therefore, it can be confirmed whether or not it was at the time of recovery from the power failure according to the set state of the power-off flag. Even if the power-off flag is set when the gaming machine is turned on without being backed up, it is erroneously assumed that it was at the time of recovery from a power failure by the parity diagnosis described later. It is prevented from being judged.
[0070]
When it is at the time of recovery from a power failure, the CPU 56 executes a power failure recovery process described later (step S4). If it is not time to recover from a power failure, the CPU 56 executes normal initialization processing (steps S1 and S2). Thereafter, in the main process, the process proceeds to a loop process in which the monitoring of the timer interrupt flag (step S6) is confirmed. In the loop, a display random number update process (step S5) is also executed.
[0071]
In the normal initialization process, as shown in FIG. 10, after the register and RAM clear process (step S2a) and the necessary initial value setting process (step S2b) are performed, a timer allocation is periodically performed every 2 ms. Initial setting of the timer register provided in the CPU 56 (setting that the time-out is 2 ms and the timer repeatedly operates) is performed so as to cause a delay (step S2c). That is, in step S2c, processing for activating a timer interrupt and processing for setting a timer interrupt interval are executed.
[0072]
Therefore, in this embodiment, the internal timer of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 11, when a timer interrupt occurs, the CPU 56 sets a timer interrupt flag (step S11).
[0073]
When detecting that the timer interrupt flag is set in step S6, the CPU 56 resets the timer interrupt flag (step S7) and executes a game control process (step S9). With the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, only the flag is set in the timer interrupt process, and the game control process is executed in the main process, but the game control process may be executed in the timer interrupt process.
[0074]
FIG. 12 is a flowchart showing the game control process. In the game control process, the CPU 56 first performs a process of setting a display control command sent to the display control board 80 in a predetermined area of the RAM 55 (display control data setting process: step S21), and then displays the display control command. An output process is performed (display control data output process: step S22).
[0075]
Next, a process of outputting the contents of the storage area for various output data to each output port is performed (data output process: step S23). Also, output data setting processing is performed for setting output data such as jackpot information, start information, probability variation information, etc., output to the hall management computer in the storage area (step S24). Further, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S25).
[0076]
Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S26).
[0077]
Further, the CPU 56 performs special symbol process processing (step S27). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to the gaming state. The value of the special symbol process flag is updated during each process according to the gaming state. Further, normal symbol process processing is performed (step S28). In the normal symbol process, the corresponding process is selected and executed in accordance with the normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. The value of the normal symbol process flag is updated during each process according to the gaming state.
[0078]
Further, the CPU 56 inputs the states of the gate sensor 12, the start port sensor 17, the count sensor 23, and the winning port switches 19a and 24a via the switch circuit 58, and determines whether or not there has been a winning for each winning port or winning device. (Switch processing: step S29). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S30).
[0079]
Further, the CPU 56 performs signal processing with the prize ball control board 37 (step S31). That is, when a predetermined condition is satisfied, a prize ball control command is output to the prize ball control board 37. The prize ball control CPU mounted on the prize ball control board 37 drives the ball payout device 97 according to the prize ball control command.
[0080]
As described above, the main process includes a process for determining whether or not to shift to the game control process, and the timer control process based on the timer interrupt periodically generated by the internal timer of the CPU 56 is used for the game control process. Since a flag for determining whether or not to shift is set, all the game control processes are executed reliably. In other words, until all the game control processes are executed, it is not determined whether or not to shift to the next game control process, so it is guaranteed that all the processes in the game control process are completed. ing.
[0081]
Conventional general game control processing is forcibly returned to the initial state by an external interrupt that occurs periodically. If it demonstrates in accordance with the example shown by FIG. 12, for example, even if it was during the process of step S31, it was forcibly returned to the process of step S21. In other words, there is a possibility that the next game control process will be started before all the processes in the game control process are completed.
[0082]
Here, the game control process executed by the CPU 56 of the main board 31 is executed according to the flag set in the timer interrupt process based on the timer interrupt that the internal timer of the CPU 56 periodically generates. A hardware circuit that generates a signal periodically (for example, every 2 ms) is provided, a signal from the circuit is introduced into an external interrupt terminal of the CPU 56, and it is determined whether or not to shift to a game control process by the interrupt signal. A flag may be set for this purpose. Even in such a configuration, the determination of the flag is not performed until all of the game control processes are executed, so that it is guaranteed that all the processes in the game control process are completed.
[0083]
FIG. 13 is a flowchart showing an example of a power failure occurrence interrupt process executed in response to an interrupt based on a voltage drop signal from the first power supply monitoring circuit of the power supply board 910. In the power failure occurrence interrupt process, the CPU 56 first sets the interrupt prohibition (step S41). In the power failure interrupt generation process, a checksum generation process is performed to ensure the storage of the RAM contents. If another interrupt process is performed during the process, the CPU may not be able to operate before the checksum generation process is completed. Settings are made so that no interruption occurs.
[0084]
Next, the CPU 56 turns off all output ports (step S42). If necessary, the contents of each register are stored in the backup RAM area (step S43). Further, a power-off flag is set (step S44). Further, an appropriate initial value is set in the backup check data area of the backup RAM area (step S45), the exclusive value is sequentially obtained for the initial value and the data in the backup RAM area (step S46), and the final calculation value is obtained. Is set in the backup parity data area (step S47). Thereafter, the RAM access is prohibited (step S48). When the power supply voltage is lowered, the level of various signal lines may become unstable and the contents of the RAM may be altered, but if the RAM access is prohibited in this manner, the data in the backup RAM will be altered. There is no.
[0085]
Next, the CPU 56 issues a halt command (HALT command) (step S49). That is, the CPU itself is put into a state where it does not operate except for reset release or interrupt generation. However, since interruption is prohibited in step S41, no interruption occurs. Therefore, the operation is internally stopped before the operation is prohibited from the outside by the reset signal from the power monitoring IC 904 shown in FIG. Therefore, the CPU 56 reliably stops operation when the power is turned off. As a result, the RAM access prohibition control and the operation stop control described above can reliably prevent the RAM contents from being destroyed due to an abnormal operation that may occur as the power supply voltage decreases. .
[0086]
In this embodiment, the power failure occurrence interrupt process is configured to issue a halt command at the final part, but the program may be in a loop state.
[0087]
Further, as described above, the power-off flag that is set before the RAM access is prohibited is used when determining whether or not to recover from a power failure when the power is turned on. Further, the processing of steps S41 to S49 is completed before the second power supply monitoring unit generates the voltage drop signal. In other words, the detection voltages of the first voltage monitoring means and the second voltage monitoring means are set so that the second power supply monitoring means is completed before generating the voltage drop signal.
[0088]
FIG. 14 is a flowchart illustrating an example of a power failure recovery process (step S4). In the power failure recovery process, the CPU 56 first performs data check (parity check in this example) in the backup RAM area (step S51). In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state at the time of power-off, so the initialization process similar to the initialization process (step S2) executed at the time of power-on not at the time of power failure recovery is executed. (Steps S52 and S54).
[0089]
If the check result is normal, the CPU 56 performs a game state restoration process for returning the internal state to the state at the time of power-off (step S53) and clears the power-off flag (step S55).
[0090]
Here, it is confirmed in step S1 whether or not the recovery from the power failure, and if the recovery from the power failure, the parity check is performed. First, the parity check is performed and the check result is not normal. If it is determined that the power is not recovered from the power failure, the initialization process of step S2 is executed. If the check result is normal, the game state return process may be performed. That is, it may be determined whether or not recovery from a power failure is made based on the result of the parity check.
[0091]
FIG. 15 is an explanatory diagram for explaining a backup parity data creation method. However, in the example shown in FIG. 15, the size of the data in the backup data RAM area is 3 bytes for simplicity. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 15A, initial data (00H in this example) is set in the backup check data area. Next, an exclusive logical sum of “00H” and “F0H” is taken, and an exclusive logical sum of “16H” is obtained. Further, an exclusive OR of the result and “DFH” is taken. Then, the result (“39H” in this example) is set in the backup parity data area.
[0092]
When the power is turned on again, parity diagnosis is performed in the power failure recovery process. FIG. 15B is an explanatory diagram illustrating an example of parity diagnosis. If all the data in the backup area is stored as it is, the data as shown in FIG. 15A is set in the backup area when the power is turned on again.
[0093]
In the processing of step S51, the CPU 56 sequentially performs exclusive OR for each data in the backup data area using the data (in this example, “39H”) set in the backup parity data area in the backup RAM area as initial data. Process. If all the data in the backup area is stored as it is, the final calculation result matches “00H”, that is, the data set in the backup check data area. If a bit error has occurred in the data in the backup RAM area, the final calculation result is not “00H”.
[0094]
Therefore, the CPU 56 compares the final calculation result with the data set in the backup check data area, and if they match, the parity diagnosis is normal. If they do not match, the parity diagnosis is abnormal.
[0095]
As described above, in this embodiment, the game control means is provided with a storage means (a backup RAM in this example) that is backed up for a predetermined period even when the power of the gaming machine is cut off. The CPU 56 (specifically, a program executed by the CPU 56) is configured to perform a game state recovery process (step S53) for recovering the game state based on the backup data if the storage means is in the backup state.
[0096]
In this embodiment, the first power supply monitoring means is mounted on the power supply board 910 as shown in FIG. 8, and the second power supply monitoring means is mounted on the main board 31 as shown in FIG. Yes. When the power supply voltage decreases, the second power supply monitoring means (power supply monitoring IC 904 in this example) generates a voltage drop signal when the first power supply monitoring means (power supply monitoring IC in this example) is generated. IC 902) is set to be later than the time when the voltage drop signal is generated. Further, the voltage drop signal from the second power supply monitoring means is input to the reset terminal of the CPU 56.
[0097]
Then, the CPU 56 enters the halt state after executing the power failure generation processing (power failure processing) based on the voltage drop signal from the first power monitoring means (power monitoring IC 902). The reset state will be entered. That is, the operation of the CPU 56 is completely stopped. In the halt state, the + 5V power supply voltage value gradually decreases and the input / output state becomes indefinite. However, since the CPU 56 is in the reset state, the abnormal operation based on indefinite data is prevented.
[0098]
As described above, in this embodiment, the CPU 56 enters the halt state in response to the detection output input from the first power supply monitoring means, and the system in response to the detection output input from the second power supply monitoring means. Since it is configured to be reset, it is possible to reliably store data when the power is turned off, and to prevent a disadvantage from being brought to the player.
[0099]
In this embodiment, the power supply monitoring ICs 902 and 904 monitor the same power supply voltage, but may monitor different power supply voltages. For example, the first power supply monitoring circuit on the power supply board 910 may monitor the + 30V power supply voltage, and the second power supply monitoring circuit on the main board 31 may monitor the + 5V power supply voltage. Then, the power supply monitoring IC 904 of the main board 31 is delayed so that the timing at which the second power supply monitoring circuit generates the low-level voltage drop signal is later than the timing at which the first power supply monitor circuit generates the voltage drop signal. Threshold level (voltage level for generating a voltage drop signal) is set. For example, the threshold is 4.25V. 4.25V is lower than the normal voltage, but is a voltage that allows the CPU 56 to operate for a while.
[0100]
In the above embodiment, the CPU 56 detects the first voltage drop signal (voltage drop signal from the first power supply monitoring means) from the power supply board via the maskable external interrupt terminal (IRQ terminal). However, the first voltage drop signal may be introduced into the non-maskable interrupt interrupt terminal (NMI terminal). In that case, the power-off process is executed by the NMI process. Further, the first voltage drop signal from the power supply board may be detected via the input port 570. In that case, the input port is monitored in the main process.
[0101]
Further, when detecting the first voltage drop signal from the power supply board via the IRQ terminal, the IRQ interrupt mask is set at the start of the game control process of step S10 of the main process, and the IRQ is set at the end of the game control process. The interrupt mask may be canceled. By doing so, an interruption is applied before and after the start of the game control process, and the game control process is not interrupted. Therefore, the command transmission is not interrupted when the prize ball control command is sent to the prize ball control board 37 or the like. Therefore, even when a power failure occurs, the award ball control command and the like are reliably transmitted.
[0102]
Next, display control of the variable display unit 9 will be described.
FIG. 16 is an explanatory diagram illustrating a configuration example of display control command data using 8-bit data. As shown in FIG. 16, for example, the type of control is instructed by the upper 4 bits of the 8 bits, and the specific control content is instructed by the lower 4 bits. For example, in this example, if the upper 4 bits are [0, 0, 0, 1], the variation type or the like is indicated by a numerical value of the lower 4 bits. If the upper 4 bits are [1, 0, 0, 0], [1, 0, 0, 1] or [1, 0, 1, 0], the lower 4 bits are numerically displayed on the variable display unit 9. The stop symbol of the left symbol, the middle symbol or the right symbol which is variably displayed is instructed.
[0103]
If the upper 4 bits are [1, 1, 0, 1], it indicates a demonstration screen display command. If the upper 4 bits are [1, 1, 1, 0], it indicates an error display command. If the upper 4 bits are [1, 1, 1, 1], it means that all symbols stop command (confirm command). In these commands, the lower 4 bits are set to 0, for example.
[0104]
In this embodiment, the CPU 56 of the main board 31 sends a command indicating the variation type and a command indicating the left / right middle stop symbol to the display control board 80 at the start of symbol variation. The display control CPU 101 of the display control board 80 can specify the symbol variation time by a command indicating the variation type. When a plurality of types of variation modes corresponding to the specified variation time are prepared, the display control CPU 101 determines which variation mode to use. As described above, regarding the symbol variation control, the CPU 56 of the main board 31 only sends information that can identify the variation time and information that can identify the fixed symbol at the start of variation, and the specific symbol variation control is displayed. This is realized by the control of the control CPU 101. Further, the CPU 56 of the main board 31 sends a confirmation command to the display control board 80 when the fluctuation time has elapsed.
[0105]
FIG. 17 is an explanatory diagram showing a configuration example of a display control command sent from the main board 31 to the display control board 80. As shown in FIG. 17, the display control command is composed of 8-bit data and a 1-bit strobe signal (INT signal).
[0106]
FIG. 18 is a flowchart showing an example of a special symbol process processing program executed by the CPU 56. The special symbol process shown in FIG. 18 is a specific process of step S27 in the game control process shown in FIG. When performing the special symbol process, the CPU 56 performs any one of steps S300 to S309 shown in FIG. 18 according to the value of the special symbol process flag. In each process, the following process is executed.
[0107]
Special symbol variation waiting process (step S300): Waiting for the start opening sensor 17 to be turned on after hitting the start winning opening 14 (the winning opening of the variable winning ball apparatus 15 in this embodiment). When the start opening sensor 17 is turned on, if the start winning memory number is not full, the starting win memory number is incremented by one. Then, a big hit determination random number is extracted.
[0108]
Special symbol determination process (step S301): When variable symbol special display can be started, the number of start winning memories is confirmed. If the starting winning memorization number is not 0, it is determined whether to win or not depending on the value of the extracted big hit determination random number.
Stop symbol setting process (step S302): A stop symbol of the left and right middle symbols is determined.
[0109]
Reach operation setting process (step S303): It is determined whether or not a reach operation is performed according to the value of the reach determination random number, and a change time of the reach operation is determined according to the value of the reach operation random number.
[0110]
All symbol variation start processing (step S304): Control is performed so that the variation display unit 9 starts variation of all symbols. At this time, information capable of specifying the left / right middle final stop symbol and the variation time is transmitted to the display control board 80.
[0111]
All symbol stop waiting process (step S305): When a predetermined time has elapsed, a confirmation command is sent so that all symbols displayed on the variable display unit 9 are stopped.
[0112]
Big hit display process (step S306): When the stop symbol is a combination of big hit symbols, control is performed so that display control command data for the big hit display is sent to the display control board 80, and the internal state (process flag) is stepped. Update to shift to S307. If not, the internal state is updated to shift to step S309. The combination of jackpot symbols is a combination of left and right middle symbols. Further, the display control CPU 101 of the game control board 80 displays a big hit on the variable display unit 9 in accordance with the display control command data. The jackpot display is made to notify the player of the occurrence of the jackpot.
[0113]
Big winning opening opening process (step S307): Control for opening the big winning opening is started. Specifically, the counter and the flag are initialized, and the solenoid 21 is driven to open the special winning opening.
[0114]
Processing for opening a special prize opening (step S308): Control for sending display control command data for the big prize opening round display to the display control board 80, processing for confirming establishment of a closing condition for the special prize opening, and the like. If the closing condition for the big prize opening is satisfied, the internal state is updated to shift to step S307 if the end condition for the big hit gaming state is not satisfied. If the end condition for the big hit gaming state is satisfied, the internal state is updated to shift to step S309.
[0115]
Jackpot end process (step S309): A display for notifying the player that the jackpot gaming state has ended is performed. When the display is completed, the internal flag and the like are returned to the initial state, and the internal state is updated to shift to step S300.
[0116]
The module (step S22 in FIG. 12) that performs the process of sending the display control command in the game control program according to the process of each step described above outputs the corresponding display control command data to the output port and outputs the strobe signal. Turn on.
[0117]
FIG. 19A is an explanatory diagram illustrating an example of the transmission timing of each control command related to symbol variation in the variable display unit 9. In this embodiment, when starting the symbol variation, the CPU 56 of the main substrate 31 sends a variation start command and a symbol designating command indicating the left and right middle symbols to the display control substrate 80.
[0118]
Then, when confirming the symbol variation, a variation stop command (confirmation command) is sent to the display control board 80. The display control CPU 101 mounted on the display control board 80 performs display control according to the variation mode specified by the variation start command. The change start command includes information indicating the change time.
[0119]
FIG. 19B is an explanatory diagram illustrating an example of the transmission timing of each control command related to the big hit game executed when the display result of the variable display unit 9 is a predetermined big hit symbol. In this embodiment, the CPU 56 of the main board 31 sends a big hit start command to the display control board 80 when the big hit game is started. Further, after a predetermined time elapses, a one round (1R) designation command is transmitted. When the display control CPU 101 receives the jackpot start command, it performs display control at the start of the jackpot. Also, when a 1-round designation command is received, the first round is displayed.
[0120]
Thereafter, the CPU 56 of the main board 31 sequentially sends commands indicating each round to the display control board 80. The CPU of the display control board 80 performs corresponding display control according to these commands.
[0121]
At the end of the big hit game, the CPU 56 of the main board 31 sends a big hit end command to the display control board 80. When receiving the jackpot end command, the display control CPU 101 sets the control state to a game waiting state after a predetermined time.
[0122]
FIG. 20 is a flowchart showing the display control data output process (step S22) in the game control process shown in FIG. In the display control data output process, the CPU 56 determines whether or not a port A output request is set (step S581). The port A output request is set in response to a command output request from a special symbol process or the like in the display control data setting process (step S21).
[0123]
If the port A output request is set, the port A output request is reset (step S582), and the contents of the port A storage area are output to the output port (output port A) 571 (step S583). Further, the port A output counter is incremented by 1 (step S584), and bit 7 of the output port (port B) 572 is set to 0 (step S585).
[0124]
If the port A output request is not set, it is determined whether or not the value of the port A output counter is 0 (step S586). If the value of the port A output counter is not 0, it is confirmed whether or not the value of the port A output counter is 2 (step S587). When the value of the port A output counter is not 2, that is, 1, the value of the port A output counter is incremented by 1 (step S588).
[0125]
When the value of the port A output counter is 2, the value of the port A output counter is cleared (step S589), and bit 7 of the output port (output port B) 572 is set to 1 (step S590).
[0126]
Bit 7 of the output port B is a port for outputting a strobe signal (INT signal) given to the display control board 80. Bits 0 to 7 of the output port A are ports for outputting display control command data. In this embodiment, the display control data output process shown in FIG. 20 is executed once every 2 ms. Accordingly, as shown in FIG. 21, the data output process shown in FIG. 20 causes the INT signal to be at a low level (on state) for 4 ms when the display control command data is output.
[0127]
Note that 4 ms of the ON period of the INT signal is an example, and the on period may be shorter or longer. In addition, although a 1-byte display control command is illustrated here, the length of the display control command is not limited to 1 byte, and a display control command longer than 1 byte may be used.
[0128]
Next, the game state restoration process will be described.
FIG. 22 is a flowchart illustrating an example of the gaming state recovery process performed in the power failure recovery process illustrated in FIG. In this example, if it is necessary to restore the register contents, the CPU 56 restores the value stored in the backup RAM to the register (step S61). Then, the gaming state at the time of a power failure is confirmed based on the data stored in the backup RAM. For example, the gaming state can be confirmed by the value of the special symbol process flag corresponding to the progress of the special symbol process.
[0129]
If the gaming state is changing symbols (step S62), control is performed to send an error display control command which is an example of a display control command and a special display command indicating the left and right stop symbols to the display control board 80. (Steps S63, S64). If the game state is not changing, a control is performed to send a display control command and a confirmation command to the display control board 80 indicating the left and right stop symbols sent last before the occurrence of the power failure (step S65). , S66). Information about the left and right stop symbols sent last before the occurrence of a power failure is stored in the backup RAM of the main board 31.
[0130]
FIG. 23 is an explanatory diagram illustrating an example of a control state when the power is restored after a power failure. In FIG. 23, the variable display state is realized by the display control CPU 101 of the display control board 80.
[0131]
FIG. 23A shows an example of a case where recovery is performed after a power failure occurs during symbol variation. In this case, when the power is restored, a display control command and an error display command indicating the left and right stop symbols are sent from the main board 31 (steps S63 and S64 in FIG. 22). When receiving the error display command, the display control CPU 101 displays an error as a special display on the variable display unit 9. Also, the game control means on the main board 31 returns to the gaming state in which the symbols are changing at the time of power failure recovery, specifically, the state of all symbol stop waiting processing (step S306 in FIG. 18) in the special symbol process, so When completed, a confirmation command is sent to the display control board 80.
[0132]
When receiving the confirmation command, the display control CPU 101 displays the left and right stop symbols in an error display state. When the next display control command is received, the error display is stopped. The next display control command is, for example, a big hit start command when it is determined to be a big hit, and when it is decided not to be a big hit, the main board 31 at the start of the next symbol variation. Is a command (command that can specify the fluctuation time) indicating the start of fluctuation sent out from. Also, when the game control means sends out a demo screen command when, for example, a winning at the start winning opening 14 does not occur continuously for a predetermined period, the error display is stopped when the demo screen command is received. May be.
[0133]
In the main board 31, various parameters used at the start of the change are stored in the backup RAM. Accordingly, the display result (determined symbol) or the like in the fluctuation after power restoration is the same as the display result or the like that should have been in the fluctuation interrupted by the power failure. Therefore, there is no disadvantage to the player.
[0134]
FIG. 23 (B) shows an example in the case of recovery after a power failure occurs during a big hit game. In this case, when the power is restored, a display control command and a confirmation command indicating the left and right stop symbols are sent from the main board 31 (steps S65 and S66 in FIG. 22).
[0135]
In this case, the game control means is the game state during the big hit game when the power failure is restored, specifically, the special prize process opening process or the special prize opening release start process in the special symbol process (step S308 or S307 in FIG. 18). Therefore, a display control command related to the big hit game indicating the number of rounds is sent to the display control board 80 as appropriate. The display control CPU 101 can return the control state to the state in which the jackpot game is in accordance with a command related to the jackpot game.
[0136]
In the main board 31, various parameters during the big hit game (number of times of opening of the big winning opening, number of winning balls of the big winning opening, etc.) are stored in the backup RAM. Therefore, the gaming state for the player also returns to the state before the power failure, so there is no disadvantage to the player.
[0137]
FIG. 23C shows an example in the case where a recovery is made after a power failure occurs in a game waiting state. In this case, when the power is restored, a display control command and a confirmation command indicating the left and right stop symbols are sent from the main board 31 (steps S65 and S66 in FIG. 22). The display control CPU 101 can display the left and right middle symbols displayed immediately before the occurrence of a power failure on the variable display unit 9 based on the display control command indicating the left and right middle stopped symbols. That is, the display state can be returned to the state before the occurrence of the power failure.
[0138]
Next, the operation of the display control CPU 101 will be described.
FIG. 24 is a flowchart showing the operation of the display control CPU 101 in the display control board 80. The display control CPU 101 enters the loop state after initializing the output port and work area and initializing the timer (step S101). In the initial process, a timer setting is made such that a timer interrupt occurs every 500 μs and every 2 ms. Therefore, in the loop state, when a 500 μs timer interrupt is applied, a 500 μs timer interrupt process is performed (step S102), and when a 2 ms timer interrupt is applied, a 2 ms timer interrupt process is performed (step S103). The display control command reception process is performed in the 500 μs timer interrupt process, and the display control process is performed in the 2 ms timer interrupt process.
[0139]
FIG. 25 is a flowchart showing a 2 ms timer interrupt process. When a 2 ms timer interrupt is applied, the display control CPU 101 performs an initial process such as starting a timer so that the next 2 ms interrupt is applied (step S111), and then performs a display control process (step S112). Execute.
[0140]
FIG. 26 is a flowchart showing the display control command read process executed in the 500 μs timer interrupt process. In the display control command reading process, the display control CPU 101 reads bit 7 of the input port assigned to the strobe signal (INT signal). Then, it is confirmed whether bit 7 is on (low level) (step S501). If it is on, the display control command data is read from the input port assigned to display control command data input (step S502). As described above, the INT signal is set to a low level when the CPU 56 of the main board 31 outputs new display control command data.
[0141]
If the INT signal is off, the display communication counter is cleared (step S506). The display communication counter is used to count the number of display control command data receptions when the INT signal is on.
[0142]
If the INT signal is on, it is checked whether or not the received display control command data is the same as the command data received immediately before (500 μs before) (step S503). If they are not the same, the display communication counter is cleared (step S506). If they are the same, it is confirmed whether or not the display communication counter has reached a predetermined maximum value (MAX) (step S504).
[0143]
If the maximum value has not been reached, the value of the display communication counter is incremented by 1 (step S505). Here, the maximum value is a value larger than the value (3 in this example) that is determined to have received display control command data reliably, and is used for the purpose of, for example, counting the number of receptions in 4 ms. It is done.
[0144]
Next, the display control CPU 101 checks whether or not the value after the display communication counter is “3” (step S507). If it is “3”, the received data is stored in the received command storage area (step S509). Then, the received data is stored in the work area (step S510). Note that the data stored in the work area is used in step S503 in the next interrupt process.
[0145]
As described above, in this embodiment, when the display control CPU 101 receives the same display control command data, for example, three times consecutively, it sets the communication end flag on the assumption that the display control command has been received. When the communication end flag is set, processing such as symbol change and background / character display switching is performed based on the display control command stored in the received command storage area.
[0146]
FIG. 27 is a flowchart showing the display control process (step S112) in the timer interrupt process shown in FIG. In the display control process process, any one of steps S720 to S870 is performed according to the value of the display control process flag. In each process, the following process is executed.
[0147]
Display control command reception waiting process (step S720): Whether or not a display control command or the like capable of specifying the variation time is received by reading the contents of the work area in which the reception command is set in response to the communication end flag being turned on. Check.
[0148]
Reach operation setting process (step S750): It is determined which pattern of a plurality of variation modes corresponding to a display control command (for example, a command for designating a reach type) that can specify the received variation time is to be used.
[0149]
All symbol variation start processing (step S780): Control is performed so that variation of the left and right middle symbols is started.
[0150]
Symbol variation processing (step S810): Controls the switching timing of each variation state (variation speed, background, and character) constituting the variation pattern, and monitors whether a confirmation command is sent from the main board 31. In addition, the left and right symbols are stopped.
[0151]
All symbol stop waiting setting process (step S840): When a display control command for instructing all symbols to stop is received at the end of the variation time, control for stopping the symbol variation and displaying the final stop symbol (determined symbol) is performed. Do.
[0152]
Big hit processing (step S870): After the variation time is over, control of big hit notification display, round display during big hit game, probability variable big hit display or normal big hit display is controlled.
[0153]
FIG. 28 is a flowchart illustrating an example of the display control command reception waiting process (step S720). In the display control command reception waiting process, the display control CPU 101 confirms whether or not a display control command capable of specifying the variation time has been received (step S751). If received, the error display on the variable display unit 9 is erased (step S752), and the value of the display control process flag is set to a value corresponding to the reach operation selection process (step S753). Therefore, the reach operation selection process is subsequently executed.
[0154]
Further, when the display control CPU 101 receives the display control command indicating the left / right middle stop symbol (step S754), the display control CPU 101 stores information indicating the left / right middle stop symbol (step S755). When an error display command is received (step S756), an error is displayed on the variable display unit 9 (step S757). When a confirmation command is received (step S758), the stored stop symbol is displayed on the variable display unit 9 (step S759).
[0155]
When a command sent during the big hit game is received (step S760), the error display on the variable display unit 9 is deleted (step S761), and the value of the display control process flag is set to a value corresponding to the big hit middle processing. Setting is performed (step S762). Therefore, the big hit middle processing is executed thereafter. The command sent during the big hit game is, for example, a command indicating the number of rounds or a command indicating the number of winning prizes.
[0156]
In addition, when the demonstration screen command is received (step S763), the display control CPU 101 deletes the error display (step S764). When receiving the demonstration screen command, the display control CPU 101 deletes the error display and displays the demonstration screen on the variable display unit 9.
[0157]
Since the display control CPU 101 performs the same processing when the power is turned on normally and at the time of recovery from the power failure, the display control process flag is initialized at the time of recovery from the power failure, and the display control process processing waits for display control command reception. It becomes a state. As shown in FIG. 23A, when a power failure occurs during symbol variation and recovery from the power failure occurs, an error display command and a display control command indicating the left and right stop symbols are sent from the main board 31. . Then, when the fluctuation time has elapsed, a confirmation command is sent out.
[0158]
In the display control board 80, when the display control CPU 101 confirms that the display control command indicating the left and right stop symbols has been received in step S754 shown in FIG. 28, the display control CPU 101 stores information indicating the stop symbols, and in step S756. When it is confirmed that the error display command has been received, an error is displayed. When it is confirmed in step S758 that the confirmation command has been received, the stored stop symbol is displayed. Here, the error display is not erased. The error display is deleted when a display control command capable of specifying the variation time, a command during a big hit game, or the like is received (steps S752 and S761).
[0159]
Therefore, when a power failure occurs and the gaming state is recovered, the error display is continuously displayed on the variable display unit 9 for a while. Therefore, a player or the like can easily recognize that a power failure has occurred and the gaming state has been recovered. The information about the stop symbols of the left and right middle symbols received from the main board 31 at the start of the fluctuation before the occurrence of the power failure is erased in the display control board 80 due to the occurrence of the power failure. Since the command indicating the stop symbol of the middle symbol is transmitted, the right and left middle stop symbols can be displayed on the variable display unit 9 at a predetermined timing.
[0160]
When a power failure occurs during the big hit game and the power is restored from the power failure, as shown in FIG. 23B, a display control command and a confirmation command indicating stop symbols in the left and right are sent from the main board 31. In the game control means on the main board 31, the game state is restored to the state at the time of the power failure, so that the control during the big hit game is resumed and a display control command related to the big hit game is sent out. In the display control board 80, when receiving the display control command related to the big hit game, the display control CPU 101 sets the value of the display control process flag to the value of the big hit middle processing and returns the control state to the big hit middle processing (step S762). . Since the display control command indicating the left / right middle stop symbol is sent when the power failure is restored, the display control CPU 101 can display the regular left / right middle stop symbol on the variable display unit 9 at the end of the big hit game.
[0161]
When a power failure occurs in the game waiting state and the power is restored from the power failure, a display control command and a confirmation command indicating the left and right stop symbols are sent from the main board 31 as shown in FIG. The The CPU 101 for display control stores information indicating the stop symbol when confirming that the display control command indicating the left / right stop symbol is received in step S754, and displays the stop symbol when confirming that the confirmation command is received in step S758. Displayed on the variable display unit 9. In this way, since the display control command indicating the left / right middle stop symbol is transmitted when the power failure is restored, the display control CPU 101 can display the regular left / right middle stop symbol on the variable display unit 9.
[0162]
FIG. 29 is an explanatory diagram illustrating an example of a display state of the variable display unit 9 by the above-described control. As shown in FIG. 29 (A), when a power failure occurs when the symbol is fluctuating and then recovered, an error is displayed on the variable display portion 9 as shown in FIG. 29 (B). When the change period ends and a confirmation command is received from the main board 31, a stop symbol is displayed. Thereafter, in this example, when a command indicating a change start for the next change start is received, the error display is deleted.
[0163]
Next, the operation of the winning ball control means when a power failure occurs will be described.
FIG. 30 is a block diagram showing a configuration example around the prize ball control CPU 371 for power supply monitoring and power supply backup. As shown in FIG. 30, the voltage drop signal from the first power supply monitoring circuit (first power supply monitoring means) mounted on the power supply board 910 is supplied to the interrupt terminal (IRQ terminal) of the prize ball control CPU 371. Have been entered. Therefore, the prize ball control CPU 371 can confirm the occurrence of power interruption by the interruption process.
[0164]
While power is not supplied from the + 5V power source that is the driving power source of the prize ball control CPU 371 or the like, at least a part of the built-in RAM of the prize ball control CPU 371 is connected to the backup terminal by the backup power source supplied from the power board 910. The contents are saved even if the power to the gaming machine is cut off. When the +5 V power supply is restored, the reset signal is issued from the initial reset circuit 935, so that the winning ball control CPU 371 returns to the normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.
[0165]
In the configuration shown in FIG. 30, a second power supply monitoring circuit 933 is mounted on the winning ball control board 37. In this example, in the second power supply monitoring circuit 933, the power supply monitoring IC 934 monitors the + 30V power supply voltage that is equal to the power supply voltage monitored by the first power supply monitoring circuit of the power supply substrate 910, and the voltage value is predetermined. When the value falls below this value, a low level voltage drop signal is generated. In the case where the second power supply monitoring circuit 933 is provided, the detection voltage (voltage that will output a voltage drop signal) of the second power supply monitoring circuit 933 is mounted on the power supply board 910. Lower than the detection voltage of the power monitoring circuit.
[0166]
The voltage drop signal from the second power supply monitoring circuit 933 is logically summed with the initial reset signal from the initial reset circuit 935 and then input to the reset terminal of the winning ball control CPU 371. Therefore, the prize ball control CPU 371 has a low level when the initial reset signal from the initial reset circuit 935 is low, or when the voltage drop signal from the second power supply monitoring circuit 933 is low. The reset state (non-operating state) is entered.
[0167]
FIG. 31 is an explanatory diagram showing an example of a bit configuration of a prize ball control command transmitted from the main board 31 to the prize ball control board 37. As shown in FIG. 31, the upper 4 bits in one byte are used as a control designating unit, and the lower 4 bits are used as an area indicating the number of prize balls.
[0168]
As shown in FIG. 32, if bits 7, 6, 5, and 4 are “0, 1, 0, 0” in the control designation unit, this indicates a payout number designation command, and “0, 1, 0, “1” indicates a payout designation command. The payout number designation command is sent to the winning ball control board 37 as soon as the CPU 56 of the main board 31 detects winning.
[0169]
The ball break designation command whose bits 7, 6, 5, and 4 are “1, 0, 0, 0” is transmitted from the main board 31 when it is detected that there is no supply ball. Further, the firing stop designation command in which bits 7, 6, 5, 4 are “1, 0, 0, 1” is issued when the surplus ball receiving tray 4 is full and the full switch 48 is turned on (full state). (When the flag is turned on).
[0170]
The prize ball control command is output as data of 1 byte (8 bits: prize ball control commands D7 to D0) from the main board 31 to the prize ball control board 37. The prize ball control commands D7 to D0 are output in positive logic. When prize ball control commands D7 to D0 are output, a negative logic prize ball control INT signal is output.
[0171]
In this embodiment, as shown in FIG. 33, when the prize ball control commands D7 to D0 are output from the main board 31, the prize ball control INT signal becomes low level for 5 μs or more. The prize ball control INT signal is connected to the interrupt terminal of the prize ball control CPU 371 on the prize ball control board 37. Therefore, when there is an interruption, the prize ball control CPU 371 can recognize that the prize ball control commands D7 to D0 are sent from the main board 31, and perform a prize ball control command reception process in the interrupt process.
[0172]
The command configuration shown in FIG. 31 is an example, and other configurations may be used. For example, the upper and lower order in one byte may be reversed from the configuration shown in FIG.
[0173]
FIG. 34 is a flowchart showing main processing of the prize ball control CPU 371. In the main process, the prize ball control CPU 371 first performs an initial value setting process such as clearing the RAM area (step S701). When data is set in the RAM area (backup RAM area) backed up by the power supply of the built-in RAM, the clearing process of those areas is not performed. Thereafter, in this embodiment, the winning ball control CPU 371 proceeds to a loop process for confirming the monitoring of the timer interrupt flag (step S702).
[0174]
In the initialization process in step S701, the non-backup RAM area is cleared if the total number storage value to be described later is not zero. Then, settings for restarting the prize ball are made. For example, an in-price ball processing flag is set. Even if it is a backup RAM area, if it is an area not related to the number of winning balls, it may be cleared by designating those addresses. In addition to these processes, the timer register provided in the prize ball control CPU 371 is initialized so that a timer interrupt is periodically generated every 2 ms (the timeout is set to 2 ms and the timer is repeatedly operated). ) Is performed. That is, processing for activating a timer interrupt and processing for setting a timer interrupt interval are executed.
[0175]
Therefore, in this embodiment, the internal timer of the winning ball control CPU 371 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 35, when a timer interrupt occurs, the prize ball control CPU 371 sets a timer interrupt flag (step S711).
[0176]
When detecting that the timer interrupt flag has been set in step S702, the prize ball control CPU 371 resets the timer interrupt flag (step S703) and executes a prize ball control process (step S705). With the above control, in this embodiment, the prize ball control process is started every 2 ms. In this embodiment, only the flag is set in the timer interrupt process, and the prize ball control process is executed in the main process, but the prize ball control process may be executed in the timer interrupt process.
[0177]
FIG. 36 is an explanatory diagram showing an example of use of the RAM built in the prize ball control CPU 371. In this example, the total number storage (for example, 2 bytes) is formed in the backup RAM area. The total number storage stores the total number of payouts instructed from the main board 31 side.
[0178]
FIG. 37 is a flowchart showing a prize ball control command reception process by an interrupt process. The prize ball control INT signal from the main board 31 is input to the interrupt terminal of the prize ball control CPU 371. Therefore, when the prize ball control INT signal from the main board 31 is turned on, the prize ball control CPU 371 is interrupted, and the prize ball control command reception process shown in FIG. 37 is started.
[0179]
In the prize ball control command reception process, the prize ball control CPU 371 first reads 1-byte data from the input port assigned to the prize ball control command data (step S852). If the read data is a payout number instruction command (step S853), the number specified by the payout number instruction command is added to the total number memory (step S855). Otherwise, a communication end flag is set (step S854). In this example, the communication end flag is a flag indicating that a command other than the payout number instruction command has been received.
[0180]
As described above, the prize ball control CPU 371 mounted on the prize ball control board 37 stores the number of prize balls included in the payout number instruction command sent from the CPU 56 of the main board 31 in the backup RAM area (total number memory). Remember.
[0181]
FIG. 38 is a flowchart showing the prize ball control process (step S711). In the prize ball control process, the prize ball control CPU 371 checks whether the total number memory is not 0 (step S511). If the total number storage is not 0, the prize ball control CPU 371 performs a prize ball payout process (step S512). In the winning ball payout process, if the payout motor 289 is not turned on, it is turned on, and it is confirmed whether or not a game ball has been paid out by the detection output of the winning ball count switch 301A. When it is confirmed that one payout has been made (step S513), the total number storage value is decremented by 1 (step S514). When the total number storage value becomes 0 (step S515), the payout motor 289 is turned off (step S516).
[0182]
The contents of the total number storage are saved by the backup power source of the power supply board 910 for a predetermined period even if the gaming machine is turned off. Accordingly, when the power is restored during the predetermined period, the prize ball control CPU 371 can continue the prize ball payout process based on the contents of the total number memory.
[0183]
When the power is turned on, the prize ball control CPU 371 can determine whether to perform normal initial setting processing or restore the state in the prize ball simply by checking the data in the backup RAM area. In other words, it is possible to resume the prize ball processing for the unpaid prize balls by simple determination.
[0184]
The prize ball control CPU 371 manages the number of prize balls instructed from the main board 31 as a total number in the total number memory, but may manage each prize ball number (for example, 15, 10, or 6). Good. For example, a number counter corresponding to the number of winning balls is provided, and when a payout number designation command is received, the number counter corresponding to the number designated by the command is incremented by one. When the prize ball payout for each prize ball number is completed, the corresponding number counter is decremented by one. Also in that case, each number counter is formed in the backup RAM area. Therefore, even if the power of the gaming machine is cut off, if the power is restored during a predetermined period, the prize ball control CPU 371 can continue the prize ball payout process based on the contents of each number counter.
[0185]
FIG. 39 is a flowchart showing a power failure occurrence interrupt process executed by the prize ball control CPU 371 in response to an interrupt from the first power supply monitoring means. When the power monitoring IC 902 on the power supply board 901 detects a drop in the power supply voltage, the voltage drop signal indicates a voltage drop, and the power failure occurrence interrupt process is started. In the power failure occurrence interrupt process, the winning ball control CPU 371 sets the interrupt prohibition (step S801), sets the RAM access prohibition state (step S802), and issues a halt command (HALT command) (step S803). ).
[0186]
That is, the CPU itself is put into a state where it does not operate except for reset release or interrupt generation. Therefore, the operation is internally stopped before being externally disabled by the reset signal from the power monitoring IC 934 shown in FIG. Therefore, the winning ball control CPU 371 reliably stops operation when the power is turned off. As a result, the RAM access prohibition control and the operation stop control described above can reliably prevent the RAM contents from being destroyed due to an abnormal operation that may occur as the power supply voltage decreases. .
[0187]
FIG. 40 is a flowchart showing a part of the initialization process (step S701) executed by the prize ball control CPU 371 when the power is turned on. When the power is turned on or the power is restored, the prize ball control CPU 371 first checks whether the value of the total number storage formed in the backup RAM area is not 0 (step S901). If it is 0, it means that there was no unpaid prize ball at the time of the previous power-off, so normal initial setting processing is performed. That is, the register and the entire RAM area are cleared (step S903), and the stack pointer is initialized (step S904).
[0188]
If the total number storage value is not 0, the address is designated and the register and the non-backup RAM area are cleared (step S905). Then, settings for restarting the prize ball are made. For example, an in-price ball processing flag is set (step S906). Even if it is a backup RAM area, if it is an area not related to the number of winning balls, it may be cleared by designating those addresses.
[0189]
Thus, the prize ball control CPU 371 can determine whether to perform normal initial setting processing or restore the state in the prize ball simply by checking the data in the backup RAM area when the power is turned on. In other words, it is possible to resume the prize ball processing for the unpaid prize balls by simple determination.
[0190]
In this embodiment, the winning ball control CPU 371 detects a first voltage drop signal from the maskable external interrupt terminal (IRQ terminal) power supply board (voltage drop signal from the first power supply monitoring means). However, the first voltage drop signal may be introduced into the non-maskable interrupt interrupt terminal (NMI terminal). In that case, the power failure generation process shown in FIG. 39 is executed by the NMI process. Further, the first voltage drop signal may be detected through the input port. In that case, the input port is monitored in the main process executed by the prize ball control CPU 371.
[0191]
In the above embodiment, the first voltage drop signal from the power supply board 910 is input to the interrupt terminals of the main board 31 and the prize ball control board 37. However, as shown in FIG. , A delay circuit 936 may be provided in front of the interrupt terminal. In such a configuration, the timing at which the CPU 56 of the main board 31 recognizes that the first power supply monitoring unit has detected a voltage drop is the timing at which the prize ball control CPU 371 of the prize ball control board 37 recognizes. Faster than.
[0192]
The CPU 56 and the prize ball control CPU 371 perform the power-off process in response to the first voltage drop signal, respectively, but the CPU 56 starts the power-off process earlier than the prize ball control CPU 371. That is, the game control process by the CPU 56 stops earlier than the prize ball control process by the prize ball control CPU 371 stops. Then, the prize ball control command sent during the game control process is surely received by the prize ball control CPU 371 even when the power is cut off. Since the prize ball control CPU 371 stores the number of prize balls based on the received prize ball control command in the backup RAM area, the number of prize balls is retained even during a power failure and processed after the power failure is restored. Therefore, when the delay circuit 936 is provided, the winning ball payout based on the winning detected by the game control means is more reliably performed. Therefore, it can prevent more effectively that a disadvantage is given to a player.
[0193]
Further, the first voltage drop signal may be delayed by software without providing the delay circuit 936. For example, the prize ball control CPU 371 does not start the interrupt process immediately when an interrupt based on the first voltage drop signal occurs, but starts the timer and continues the main process. Then, when the timer times out, the processing of steps S801 to S803 shown in FIG. 39 is executed.
[0194]
In the above-described embodiment, the RAM is used as the storage unit. However, any storage unit other than the RAM may be used as long as the storage unit can be electrically rewritten.
[0195]
Further, here, the prize ball control means is exemplified as the game device control means other than the game control means, but the second power supply monitoring means may be provided for the display control means, the sound control means, and the lamp control means. Good.
[0196]
In the pachinko gaming machine 1 according to each of the above-described embodiments, a predetermined game value can be given to a player when a special symbol stop symbol variably displayed on the variable display unit 9 based on a start winning combination is a combination of a predetermined symbol The second type pachinko gaming machine that becomes a predetermined game value can be given to a player when there is a winning in a predetermined area of the electric game that is released based on the start winning Or a third type pachinko gaming machine in which a predetermined right is generated or continued when there is a prize for a predetermined electric accessory that is released when a stop symbol of the symbol variably displayed based on the start winning is a combination of the predetermined symbols Even so, the present invention can be applied.
[0197]
【The invention's effect】
As described above, according to the present invention, a gaming machine is A process in which the game control microcomputer executes a predetermined power-off process for returning to the gaming state in response to the detection output input from the power supply monitoring means, and prevents the access to the storage means in the power-off process. Contains Game control Microcomputer But, Sending a command to specify the variable display time and display result when starting variable display of symbols to the display control means, Power interruption Occurs and the power When the power is restored, the display control means For specifying the display result Command and For notifying that a power failure has occurred Command and When the variable display time has elapsed The confirmation command is sent to the display control means. For notifying that a power failure has occurred When a command is received For notifying that a power failure has occurred As well as display Stores information that can specify the display result based on the command for specifying the display result, Based on reception of confirmation command, variable display Display result The Derivation Since it is configured to perform display control, when an unexpected power failure such as a power failure occurs, it is possible to properly return the control state of the display control means by simple return control when the game is resumed. is there.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is a front view of a game board of a pachinko gaming machine as viewed from the front.
FIG. 3 is a rear view of the pachinko gaming machine as viewed from the back.
FIG. 4 is a block diagram showing a circuit configuration example of a game control board (main board).
FIG. 5 is a block diagram showing an example of a configuration around a CPU for power supply monitoring and power supply backup.
FIG. 6 is a block diagram illustrating a circuit configuration example of a display control board.
FIG. 7 is a block diagram showing a circuit configuration example of a prize ball control board.
FIG. 8 is a block diagram illustrating a configuration example of a power supply board.
FIG. 9 is a flowchart showing main processing executed by a CPU on the main board.
FIG. 10 is a flowchart showing initialization processing.
FIG. 11 is a flowchart showing a 2 ms timer interrupt process.
FIG. 12 is a flowchart showing a game control process.
FIG. 13 is a flowchart showing a power failure occurrence interrupt process.
FIG. 14 is a flowchart showing a power failure recovery process.
FIG. 15 is an explanatory diagram for explaining a backup parity data creation method;
FIG. 16 is an explanatory diagram showing a configuration example of display control command data.
FIG. 17 is an explanatory diagram illustrating a configuration example of a display control command.
FIG. 18 is a flowchart showing an example of a special symbol process processing program.
FIG. 19 is an explanatory diagram showing an example of the timing of sending each control command from the main board.
FIG. 20 is a flowchart showing display control data output processing.
FIG. 21 is a timing chart showing how display control command data is output.
FIG. 22 is a flowchart showing an example of a game state restoration process.
FIG. 23 is an explanatory diagram illustrating an example of a control state when recovery is performed after a power failure occurs.
FIG. 24 is a flowchart illustrating main processing executed by the display control CPU.
FIG. 25 is a flowchart showing a 2 ms timer interrupt process of the display control CPU.
FIG. 26 is a flowchart showing display data reading processing of the display control CPU.
FIG. 27 is a flowchart showing display control process processing executed by a display control CPU;
FIG. 28 is a flowchart showing a display control command reception waiting process in the display control process.
FIG. 29 is an explanatory diagram illustrating an example of a display state of a variable display unit.
FIG. 30 is a block diagram showing a configuration example around a prize ball control CPU for power supply monitoring and power supply backup.
FIG. 31 is an explanatory diagram showing a configuration example of a prize ball control command.
FIG. 32 is an explanatory diagram showing a bit configuration of a prize ball control command.
FIG. 33 is a timing chart showing a state of outputting prize ball control command data.
FIG. 34 is a flowchart showing main processing executed by a prize ball control CPU.
FIG. 35 is a flowchart showing a timer interrupt process of a prize ball control CPU.
FIG. 36 is an explanatory diagram showing a configuration example of a RAM in the prize ball control means.
FIG. 37 is a flowchart showing command reception processing of a prize ball control CPU;
FIG. 38 is a flowchart showing a prize ball control process.
FIG. 39 is a flowchart showing a power failure generation process executed by the winning ball control CPU.
FIG. 40 is a flowchart illustrating an example of initialization processing of a prize ball control CPU.
FIG. 41 is a block diagram showing another configuration example around the prize ball control CPU for power supply monitoring and power supply backup.
[Explanation of symbols]
1 Pachinko machine
31 Main board
37 prize ball control board
53 Basic circuit
56 CPU
80 Display control board
101 CPU for display control
371 CPU for prize ball control
902,904 Power supply monitoring IC
903,933 Second power supply monitoring circuit
910 Power supply board

Claims (1)

表示状態が変化可能な可変表示部を含み、可変表示開始の条件の成立に応じて前記可変表示部に表示される図柄の可変表示を開始し、可変表示時間が経過したときに停止表示する図柄の表示結果があらかじめ定められた特定表示態様となったときに遊技者に有利な遊技状態に制御可能な遊技機であって、
遊技の進行を制御するとともに電源断状態から復旧したときに遊技状態を電源断前の状態に復帰させることが可能な遊技制御手段と、前記可変表示部の表示制御を行う表示制御手段と、所定電位電源の電圧低下を検出するための電源監視手段とを備え、
前記遊技制御手段は、遊技制御マイクロコンピュータを含み、
前記電源監視手段の検出出力は、前記遊技制御マイクロコンピュータに接続され、
前記遊技制御マイクロコンピュータは、
遊技進行に応じて生ずる変動データを記憶し遊技機に対する電源断時にその後電源状態が復旧したときに行う遊技状態復帰のために必要な情報を電源断中でも保持可能な記憶手段を備え、
前記電源監視手段からの検出出力の入力に応じて、遊技状態復帰のための所定の電源断時処理を実行し、該電源断時処理には前記記憶手段へのアクセスを防止する処理が含まれ、
前記遊技制御マイクロコンピュータは、
前記表示制御手段に対して図柄の可変表示を開始するときに可変表示時間および表示結果を特定するためのコマンドを送出し、電源断が発生し、当該電源断発生後に電源が復旧したときに前記表示制御手段に対して表示結果を特定するためのコマンドと電源断が発生したことを報知するためのコマンドとを送出するとともに、可変表示時間が経過したときに確定コマンドを送出し、
前記表示制御手段は、前記電源断が発生したことを報知するためのコマンドを受信すると電源断が発生したことを報知するための表示を行うとともに表示結果を特定するためのコマンドにもとづく表示結果を特定可能な情報を記憶し、確定コマンドの受信にもとづいて前記可変表示部に表示結果を導出表示する制御を行う
ことを特徴とする遊技機。A graphic that includes a variable display unit that can change the display state, starts variable display of the symbol displayed on the variable display unit in response to establishment of a variable display start condition, and stops display when the variable display time has elapsed A gaming machine that can be controlled to a gaming state advantageous to the player when the display result of becomes a predetermined specific display mode,
A game control means capable of controlling the progress of the game and returning the game state to the state before the power cut-off when the power-off state is restored ; a display control means for performing display control of the variable display portion; Power supply monitoring means for detecting voltage drop of the potential power supply ,
The game control means includes a game control microcomputer,
The detection output of the power monitoring means is connected to the game control microcomputer,
The game control microcomputer is:
Storage means for storing fluctuation data generated in accordance with the progress of the game and capable of holding information necessary for returning to the gaming state when the power state is restored after the power is turned off to the gaming machine, even when the power is turned off ;
A predetermined power-off process for returning to the gaming state is executed in response to the detection output input from the power monitoring means, and the power-off process includes a process for preventing access to the storage means. ,
The game control microcomputer is:
When starting variable display of symbols to the display control means, a command for specifying a variable display time and a display result is sent, and when the power is cut off and the power is restored after the power is cut off, Sending a command for specifying a display result to the display control means and a command for notifying that a power interruption has occurred , and sending a confirmation command when the variable display time has passed ,
When the display control means receives a command for notifying that the power interruption has occurred , the display control means performs a display for notifying that the power interruption has occurred and displays a display result based on the command for specifying the display result. A game machine characterized by storing identifiable information and performing control for deriving and displaying a display result on the variable display unit based on reception of a confirmation command.
JP28604399A 1999-10-06 1999-10-06 Game machine Expired - Fee Related JP4001697B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28604399A JP4001697B2 (en) 1999-10-06 1999-10-06 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28604399A JP4001697B2 (en) 1999-10-06 1999-10-06 Game machine

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006214970A Division JP4001902B2 (en) 2006-08-07 2006-08-07 Game machine
JP2007168940A Division JP4011612B2 (en) 2007-06-27 2007-06-27 Game machine

Publications (2)

Publication Number Publication Date
JP2001104586A JP2001104586A (en) 2001-04-17
JP4001697B2 true JP4001697B2 (en) 2007-10-31

Family

ID=17699240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28604399A Expired - Fee Related JP4001697B2 (en) 1999-10-06 1999-10-06 Game machine

Country Status (1)

Country Link
JP (1) JP4001697B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4226761B2 (en) * 2000-05-19 2009-02-18 株式会社ソフィア Game machine
JP2002315939A (en) * 2001-04-23 2002-10-29 Maruhon Ind Co Ltd Game machine, computer program, and storage medium
JP2003175180A (en) * 2001-10-05 2003-06-24 Sophia Co Ltd Game machine
JP4528663B2 (en) * 2005-04-12 2010-08-18 株式会社三共 Game machine
JP4528665B2 (en) * 2005-04-14 2010-08-18 株式会社三共 Game machine
JP4528666B2 (en) * 2005-04-20 2010-08-18 株式会社三共 Game machine
JP4760163B2 (en) * 2005-06-30 2011-08-31 株式会社三洋物産 Game machine
JP2012120660A (en) * 2010-12-08 2012-06-28 Sophia Co Ltd Game machine
JP2012120659A (en) * 2010-12-08 2012-06-28 Sophia Co Ltd Game machine
JP5825366B2 (en) * 2014-01-06 2015-12-02 株式会社三洋物産 Game machine
JP6103317B2 (en) * 2015-07-13 2017-03-29 株式会社大都技研 Amusement stand
JP6505641B2 (en) * 2016-07-27 2019-04-24 株式会社ニューギン Gaming machine

Also Published As

Publication number Publication date
JP2001104586A (en) 2001-04-17

Similar Documents

Publication Publication Date Title
JP4156149B2 (en) Game machine
JP4001697B2 (en) Game machine
JP3609303B2 (en) Game machine
JP4762958B2 (en) Game machine
JP4381525B2 (en) Game machine
JP4011612B2 (en) Game machine
JP3916815B2 (en) Game machine
JP4142055B2 (en) Game machine
JP3647697B2 (en) Game machine
JP4237217B2 (en) Game machine
JP4001902B2 (en) Game machine
JP4444353B2 (en) Game machine
JP4444352B2 (en) Game machine
JP4554650B2 (en) Game machine
JP4444351B2 (en) Game machine
JP4828648B2 (en) Game machine
JP3759136B2 (en) Game machine
JP4763071B2 (en) Game machine
JP4727742B2 (en) Game machine
JP4727741B2 (en) Game machine
JP4763072B2 (en) Game machine
JP4763070B2 (en) Game machine
JP4763069B2 (en) Game machine
JP3782416B2 (en) Game machine
JP3816473B2 (en) Game machine

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20070515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4001697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees