JP4510958B2 - 多連抵抗素子及びその製造方法 - Google Patents
多連抵抗素子及びその製造方法 Download PDFInfo
- Publication number
- JP4510958B2 JP4510958B2 JP27194599A JP27194599A JP4510958B2 JP 4510958 B2 JP4510958 B2 JP 4510958B2 JP 27194599 A JP27194599 A JP 27194599A JP 27194599 A JP27194599 A JP 27194599A JP 4510958 B2 JP4510958 B2 JP 4510958B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- resistance element
- resistance
- resistance elements
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の属する技術分野】
本発明は、複数個の抵抗素子を並列に連設した多連抵抗素子及びその製造方法に関する。
【0002】
【従来の技術】
近年、コンピュータやVTR等に大量の抵抗器やコンデンサ等がチップ部品として使用されている。そして、これらのチップ部品には更なる高密度の実装、小型化の要求が高まっている。そのため、例えば複数個の抵抗体を1つの絶縁体基板上に集積した多連抵抗素子が開発されている。この多連抵抗素子によれば、複数個の抵抗素子を単独実装した場合よりも、部品間距離を減らし、高密度実装することができる。
【0003】
【発明が解決しようとする課題】
しかしながら、この従来の多連抵抗素子においては、複数個の抵抗体を1つの絶縁体基板上に集積する構造のため、例えば種々の特定の抵抗値を組み合わせたものを要求された場合、工場における抵抗体の印刷工程からやり直さねばならず、生産に或る程度の時間が掛かってしまい、短納期の要求に応えられないという問題がある。また、上記のように仕様が異なる毎に大幅な生産品目の変更等を余儀なくされるため、種々の仕様のものを生産するには割高になるという問題がある。一方、マウントする回路に応じて、種々の抵抗値の抵抗体を組み合わせた多連抵抗素子を短期間に得たいという客先(使用先)の要求が強くなっている。
【0004】
本発明は上記事情に鑑み為されたもので、抵抗素子間距離を減らすことができて高密度実装可能で、かつ客先要求の各種抵抗値の抵抗素子を組み合わせのものを短納期、低コストで製造することが可能な多連抵抗素子を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記目的を達成するために、請求項1に記載の多連抵抗素子は、絶縁体からなるチップ状の基板の両端部に電極を設け、これら電極にまたがるように抵抗体を形成し、少なくとも前記抵抗体を被覆する保護膜を形成して成る同寸法の複数個の抵抗素子を、前記電極が接触しないようにして並列に隣接して配置した状態で、前記複数個の抵抗素子のトリミング箇所がエポキシ樹脂を用いたテープ状接着材のエポキシ樹脂が溶融した後硬化した帯状の被膜により被覆され、前記被膜により前記複数個の抵抗素子が一体化したことを特徴とする。
【0006】
これにより、各抵抗素子が隣接して固定されているので、各抵抗素子間距離が削減され高密度実装が可能となる。また、各抵抗素子がテープ状固定材により一体化されるので、個別に製造された各種の抵抗値の抵抗素子を組み合わせて簡単に製造することができるため、各種抵抗値の抵抗素子を組み合わせた多連抵抗素子を短納期、低コストで製造することが可能である。さらに、各種抵抗値の抵抗素子を所望の個数組み合わせて簡単に一体化することができるので、実装される回路設計に対応した個数の多連抵抗素子とすることが可能である。例えば、客先の回路側の仕様に合わせて、10kΩあるいは1MΩ等の異なる抵抗値の抵抗素子を、2連〜10連程度に簡単に一体化することが可能である。また、ユーザ側においても複数個の抵抗素子が一体化されているので、各抵抗素子を個別にプリント基板等の回路上にマウントするよりも、効率的にマウント作業を行うことが可能となる。さらには、簡単な設備で簡単に製造できるので、客先に近い配送センター等において、客先からの種々の要求に応じて各種抵抗値の抵抗素子を組み合わせて各種多連抵抗素子を製造し、短期納入を図ることが可能となる。
【0007】
請求項2に記載の多連抵抗素子は、請求項1において、前記電極の側端部に切欠部を形成することにより、前記隣接する電極同士が接触しないようにしたことを特徴とする。これにより、従来から行われている切欠部の形成により、各電極同士の接触が回避され、短絡が防止される。また、各抵抗素子同士を隣接して固定することができるため、各抵抗素子間距離が削減されて高密度実装が可能となる。切欠部の形状は、電極同士が接触しないような形状であれば良く、種々の形状を採用することができる。
【0008】
請求項3に記載の多連抵抗素子の製造方法は、絶縁体からなるチップ状の基板の両端部に、両側端部に切欠部が形成された電極を設け、これら電極にまたがるように抵抗体を形成し、少なくともこの抵抗体を被覆する保護膜を形成して成る同寸法の複数個の抵抗素子を形成し、前記抵抗素子には、レーザー光などにより抵抗値調整のためのトリミングを行い、トリミング箇所が形成され、テープ材にエポキシ樹脂を用いた接着剤がテープ状に塗布されてなるテープ状固定材の前記接着剤側に前記複数個の抵抗素子の保護膜の大部分を被覆するように貼付け、加熱することで、前記テープ状固定剤の前記接着剤が溶融固着し、前記トリミング箇所を被覆する被膜を形成し、これら複数個の前記抵抗素子を並列に隣接して配置した状態で前記被膜により前記抵抗素子を互いに固定することを特徴とする。
これにより、個別に各種の抵抗値の抵抗素子を製造し、これらを組み合わせてテープ状固定材により一体化することにより、各種抵抗値を組み合わせた多連抵抗素子を簡単に製造することができ、従って短納期、低コストで客先要求の各種抵抗値を組み合わせた多連抵抗素子を製造することができる。さらに、簡単な設備で簡単に製造できることから、客先に近い配送センター等において、客先からの種々の要求に応じて各種抵抗値の抵抗素子を組み合わせて各種多連抵抗素子を製造することが可能になり、これにより迅速な納入を図ることが可能となる。
【0009】
請求項4に記載の多連抵抗素子の製造方法は、前記テープ状固定材上に、並列に隣接して配置された複数個の抵抗素子のユニットが所定間隔をおいて複数個形成され、前記ユニットに合わせて前記テープ状固定材を切断し、次いで加熱することを特徴とする。これにより、保護膜上に被膜が形成され、この被膜が保護膜として機能して保護性能が向上する。また、抵抗素子に個別にレーザー光などによりトリミングを行った後に、テープ状固定材により一体化することにより、露出したトリミング箇所がテープ状固定材の被膜により被覆され、トリミング箇所の保護が図られる。
【0010】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。
本発明の実施の形態に係る多連抵抗素子1は、図1に示すように、複数個(図1においては3個)の抵抗素子2が、並列に隣接して配置されている。抵抗素子2は、アルミナ等の絶縁体からなる角板状のチップ状の基板3の両端部に電極4,4が形成され、これら電極4,4間に抵抗体5が形成され、この抵抗体5上にガラスの保護膜6が被覆されている。
【0011】
そして、並列に隣接して配置された複数個の抵抗素子2上には、各保護膜6の大部分を被覆するようにしてテープ状固定材7が熱処理により帯状に溶融固着され、被膜が形成されており、これにより各抵抗素子2は一体的に固定されている。
テープ状固定材7は、図2に示すように、テープ材7Aに接着剤7Bがテープ状に塗布されてなるもので、接着剤7B側に複数個の抵抗素子2を貼付した後、加熱することにより接着剤7Bが抵抗素子2に膜状に強固に溶融固着し、これにより複数個の抵抗素子2が互いに一体的に固定されるようになっている。このテープ状固定材7としては、例えば、接着剤7Bとしてエポキシ樹脂を用いたテープ状接着剤のスーパーエポキシテープNo.1520(商品名、住友スリーエム株式会社製)があり、これは例えば180℃の高周波加熱により1分間程度でエポキシ樹脂が溶融した後硬化する。
【0012】
各電極4の両側端部には円弧状の切欠部4Aが形成されており、これにより各電極4が互いに接触しないようになっている。
各抵抗素子2は、抵抗体5を変えることにより各種抵抗値になるように設定されており、同一又は異なる抵抗値の抵抗素子2が組み合わされて所望の組み合わせの多連抵抗素子1とされている。
【0013】
このような多連抵抗素子1にあっては、各抵抗素子2が隣接して固定されているため、各抵抗素子2間距離を削減することができるので、高密度実装することができると共に、高周波特性が改善される。また、各抵抗素子2がテープ状固定材7により一体化されているため、個別に製造された各種の抵抗値の抵抗素子2を組み合わせて簡単に製造することができるので、各種抵抗素子2を組み合わせた多連抵抗素子1を短納期、低コストで製造することができる。さらに、各種抵抗値の抵抗素子2を所望の個数組み合わせて簡単に一体化することができるため、実装される回路設計に対応した大きさの多連抵抗素子1とすることができる。また、各抵抗素子2が一体化されているため、各抵抗素子2を個別にプリント基板等の回路上にマウントする場合よりも、効率的にマウント作業を行うことができる。さらには、簡単な設備で簡単に製造できるので、客先に近い配送センター等において、客先からの種々の要求に応じて各種抵抗値の抵抗素子2を組み合わせて各種多連抵抗素子1を製造し、短期に納入することができる。また、各電極4同士の接触による短絡を、従来から行われている切欠部2の形成を用いて簡単に回避することができ、これにより各抵抗素子2同士を隣接して固定することができるため、各抵抗素子2間の距離を削減することができるので、高密度実装することができる。さらにまた、各抵抗素子2の保護膜6上にテープ状固定材7の被膜が形成されるため、この被膜が保護膜として機能し、保護性能を向上することができる。また、抵抗素子2に個別にレーザー光などにより抵抗値調整のためのトリミングを行った後に、テープ状固定材7により一体化することにより、露出したトリミング箇所をテープ状固定材7の被膜で被覆することができるため、トリミング箇所の保護を図ることができる。
【0014】
次に、この多連抵抗素子1の製造方法を図面を参照しつつ説明する。
まず、抵抗素子2の製造方法を説明する。
抵抗素子2は従来から行われている方法により製造することができる。この方法では、大判の基板Pを用いて複数個の抵抗素子2が同時に製造される。即ち、図3に示すように、アルミナ等の絶縁体からなる角板状の基板Pに、マトリックス状にスリット溝Mを形成するとともに、スリット溝Mの交点に円形の貫通孔Kを形成する。
【0015】
次いで、スリット溝M及び円形の貫通孔Kにより画成される部分の基板3の両端部に、例えばAg−Pd系の導体ペーストをスクリーン印刷により塗布した後、焼成して電極4を形成する。ここで、電極4の両側端部には、円形の貫通孔Kの一部である円弧状の切欠部4Aが形成されている。次いで、これら電極4,4にまたがるように、例えば酸化ルテニウム(RuO2 )系ペーストをスクリーン印刷により塗布した後、焼成して抵抗体5を形成する。次いで、必要に応じて抵抗値の調整のためのレーザトリミングを行い、抵抗体5上に、ガラス系又は樹脂系のペーストをスクリーン印刷により塗布した後、焼成(加温)して保護膜(ガラス保護膜又は樹脂保護膜)6を形成し、抵抗体5を被覆する(図4参照)。
【0016】
次いで、電極4の裏面電極を形成した後、保護膜6の上にエポキシ樹脂等からなるオーバーコートを被着し、マーキングを行う。なお、オーバーコートの形成を省略することもできる。次いで、基板Pの電極4側をスリット溝Mに沿ってクラッキングにより分割して短冊状に一連のチップ群にし、これらの端面に電極4の側面電極を形成する。次いで、このチップ群のスリット溝Mに沿ってクラッキングにより分割して個々のチップにする。次いで、縦断面形状が「コ」字状の電極4にNi鍍金を施し、更にハンダ鍍金を施して外部電極を形成する。
【0017】
次いで、このようにして製造した抵抗素子2を測定検査後、自動テーピング装置により順次テーピングする。
同様にして、抵抗体5を変えることにより抵抗値の異なる抵抗素子2を製造し、抵抗値毎にテーピングする。
【0018】
次いで、テープ状固定材7を直線状に配置する。このテープ状固定材7として、本実施の形態では、上記スーパーエポキシテープNo.1520が用いられる。
次いで、多連抵抗素子1が所望の抵抗値の組み合わせになるように、上記のようにして製造された抵抗素子2の中から、同一の抵抗値又は異なる抵抗値の複数個(この例では3個)の抵抗素子2の組み合わせを選択し、図5に示すように、テープ状固定材7の接着剤7B上に、これら複数個の抵抗素子2を順次貼付して並列に隣接して配置する。各抵抗素子2は保護膜6を下側にして、この保護膜6がテープ状固定材7上に位置するようにして貼付される。この並列に隣接して配置された複数個の抵抗素子2のユニットは、テープ状固定材7上に所定間隔をおいて複数個形成される。
【0019】
次いで、並列に隣接して配置された複数個の抵抗素子2のユニットに合わせて、テープ状固定材7を切断する。
次いで、例えば、150℃程度で5分〜10分程度加熱する。これにより、テープ状固定材7の接着剤7Bが溶融した後硬化してこれら複数個の抵抗素子2の表面上に強固に固着し、これら抵抗素子2を互いに固定し、一体化する。この場合、接着剤7Bは各保護膜6の大部分を被覆するようにして複数個の抵抗素子2に渡って帯状に溶融固着し、被膜を形成する(図6参照)。そして、テープ材7Aは焼損して溶融固着した接着剤7Bから離脱するか又ははがれ易くなった状態となるので、これをはがして除去する。
次いで、製造された多連抵抗素子1を測定検査後、自動テーピング装置により順次テーピングする。
【0020】
このような多連抵抗素子1の製造方法にあっては、従来からの方法を用いて個別に製造された各種の抵抗値の抵抗素子2を組み合わせて、テープ状固定材7によりこれらを一体化することにより簡単に各種客先要望の多連抵抗素子1を製造することができるので、短納期、低コストでの多連抵抗素子1の提供が可能である。さらに、簡単な設備で簡単に製造できることから、客先が回路設計に応じて各種抵抗値の抵抗素子2を組み合わせた各種多連抵抗素子1を要求してきても、客先に近い配送センターや営業所等において、工場において個別に製造された種々の抵抗値の抵抗素子2を組み合わせて、テープ状固定材7により一体化することにより、客先仕様に合わせて簡単に多連抵抗素子1を製造することができるので、客先に迅速に納入することができる。
【0021】
なお、上述した実施の形態では、電極4に円弧状の切欠部4Aを形成して各電極同士が接触しないようにしたが、切欠部4Aの形状は三角形状、四角形状等他の形状でも良く、さらには切欠部4Aを設けずに各電極4間に絶縁体を介在させる等の手段を採用しても良く、要は各電極4が直接接触しないようにして各電極4間の短絡を防止できれば良い。また、上述した実施の形態ではレーザトリミング後にテープ状固定材の被膜で被覆する例について説明したが、レーザトリミング前の段階で出荷して、客先でレーザトリミングを行うようにしても勿論よい。
【0022】
【発明の効果】
以上説明したように、本発明によれば、個別に製造された各種の性能の抵抗素子を組み合わせてテープ状固定材によりこれらを一体化することにより、抵抗素子間距離を減らすことができて高密度実装が可能であると共に高周波特性が改善され、かつ各種抵抗素子を組み合わせたものを短納期、低コストで製造することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る多連抵抗素子を示す平面図である。
【図2】本発明の実施の形態に係るテープ状固定材を示す断面図である。
【図3】本発明の実施の形態に係る多連抵抗素子の製造方法を説明するための図であって、大判の基板を示す平面図である。
【図4】本発明の実施の形態に係る多連抵抗素子の製造方法を説明するための図であって、図3の基板上に保護膜を形成した状態を示す部分平面図である。
【図5】本発明の実施の形態に係る多連抵抗素子の製造方法を説明するための図であって、複数個の抵抗素子をテープ状固定材に貼付した状態を示す図である。
【図6】本発明の実施の形態に係る多連抵抗素子の製造方法を説明するための図であって、複数個の抵抗素子上にテープ状固定材が溶融固着した状態を示す平面図である。
【符号の説明】
1 多連抵抗素子
2 抵抗素子
3 基板
4 電極
4A 切欠部
5 抵抗体
6 保護膜
7 テープ状固定材
Claims (4)
- 絶縁体からなるチップ状の基板の両端部に電極を設け、これら電極にまたがるように抵抗体を形成し、少なくとも前記抵抗体を被覆する保護膜を形成して成る同寸法の複数個の抵抗素子を、前記電極が接触しないようにして並列に隣接して配置した状態で、
前記複数個の抵抗素子のトリミング箇所がエポキシ樹脂を用いたテープ状接着材のエポキシ樹脂が溶融した後硬化した帯状の被膜により被覆され、前記複数個の抵抗素子が前記被膜により一体化したことを特徴とする多連抵抗素子。 - 前記電極の側端部に切欠部を形成することにより、前記隣接する電極同士が接触しないようにしたことを特徴とする請求項1に記載の多連抵抗素子。
- 絶縁体からなるチップ状の基板の両端部に、両側端部に切欠部が形成された電極を設け、これら電極にまたがるように抵抗体を形成し、少なくともこの抵抗体を被覆する保護膜を形成して成る同寸法の複数個の抵抗素子を形成し、
前記抵抗素子には、レーザー光などにより抵抗値調整のためのトリミングを行い、トリミング箇所が形成され、
テープ材にエポキシ樹脂を用いた接着剤がテープ状に塗布されてなるテープ状固定材の前記接着剤側に前記複数個の抵抗素子の保護膜の大部分を被覆するように貼付け、
加熱することで、前記テープ状固定剤の前記接着剤が溶融固着し、前記トリミング箇所を被覆する被膜を形成し、これら複数個の前記抵抗素子を並列に隣接して配置した状態で前記被膜により前記抵抗素子を互いに固定することを特徴とする多連抵抗素子の製造方法。 - 前記テープ状固定材上に、並列に隣接して配置された複数個の抵抗素子のユニットが所定間隔をおいて複数個形成され、前記ユニットに合わせて前記テープ状固定材を切断し、次いで加熱することを特徴とする請求項3に記載の多連抵抗素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27194599A JP4510958B2 (ja) | 1999-09-27 | 1999-09-27 | 多連抵抗素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27194599A JP4510958B2 (ja) | 1999-09-27 | 1999-09-27 | 多連抵抗素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001093709A JP2001093709A (ja) | 2001-04-06 |
JP4510958B2 true JP4510958B2 (ja) | 2010-07-28 |
Family
ID=17507024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27194599A Expired - Lifetime JP4510958B2 (ja) | 1999-09-27 | 1999-09-27 | 多連抵抗素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4510958B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61182007U (ja) * | 1985-05-01 | 1986-11-13 | ||
JPS61278121A (ja) * | 1985-06-03 | 1986-12-09 | 北陸電気工業株式会社 | 複合電子部品の製造方法 |
JPH10321403A (ja) * | 1997-05-20 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 抵抗器の製造方法 |
JPH118158A (ja) * | 1997-06-16 | 1999-01-12 | Matsushita Electric Ind Co Ltd | チップコンデンサアレイ |
JPH1140459A (ja) * | 1997-07-23 | 1999-02-12 | Taiyo Yuden Co Ltd | 複合電子部品 |
JPH11307323A (ja) * | 1998-04-27 | 1999-11-05 | Rohm Co Ltd | チップ型抵抗器の製造方法 |
JP2001023864A (ja) * | 1999-07-08 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 多連型電子部品 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4169442B2 (ja) * | 1999-10-19 | 2008-10-22 | コーア株式会社 | 多連チップ素子の製造方法 |
-
1999
- 1999-09-27 JP JP27194599A patent/JP4510958B2/ja not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61182007U (ja) * | 1985-05-01 | 1986-11-13 | ||
JPS61278121A (ja) * | 1985-06-03 | 1986-12-09 | 北陸電気工業株式会社 | 複合電子部品の製造方法 |
JPH10321403A (ja) * | 1997-05-20 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 抵抗器の製造方法 |
JPH118158A (ja) * | 1997-06-16 | 1999-01-12 | Matsushita Electric Ind Co Ltd | チップコンデンサアレイ |
JPH1140459A (ja) * | 1997-07-23 | 1999-02-12 | Taiyo Yuden Co Ltd | 複合電子部品 |
JPH11307323A (ja) * | 1998-04-27 | 1999-11-05 | Rohm Co Ltd | チップ型抵抗器の製造方法 |
JP2001023864A (ja) * | 1999-07-08 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 多連型電子部品 |
Also Published As
Publication number | Publication date |
---|---|
JP2001093709A (ja) | 2001-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4722318B2 (ja) | チップ抵抗器 | |
JP4204029B2 (ja) | チップ抵抗器 | |
JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
US6724295B2 (en) | Chip resistor with upper electrode having nonuniform thickness and method of making the resistor | |
JP4510958B2 (ja) | 多連抵抗素子及びその製造方法 | |
US6238992B1 (en) | Method for manufacturing resistors | |
JP4169442B2 (ja) | 多連チップ素子の製造方法 | |
JP3567144B2 (ja) | チップ形抵抗器およびその製造方法 | |
JP2003045703A (ja) | チップ抵抗器及びその製造方法 | |
JP3118509B2 (ja) | チップ抵抗器 | |
JP3825576B2 (ja) | チップ抵抗器の製造方法 | |
JP3012875B2 (ja) | チップ抵抗器の製造方法 | |
JP3134067B2 (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
JP2001093785A (ja) | 多連チップ部品及びその製造方法 | |
JP3353037B2 (ja) | チップ抵抗器 | |
JP3110677B2 (ja) | チップ抵抗器 | |
JP2949072B2 (ja) | ボールグリッドアレイタイプ部品の製造方法 | |
JPH08172004A (ja) | チップ抵抗器の製造方法 | |
JPH11307304A (ja) | チップ抵抗器及びその製造方法 | |
JP2003151425A (ja) | チップ型電流ヒューズ及びその製造方法 | |
JP2775718B2 (ja) | チップ抵抗器とその製造方法 | |
JP3323156B2 (ja) | チップ抵抗器 | |
JP3323140B2 (ja) | チップ抵抗器 | |
KR950008236B1 (ko) | 점퍼칩 어레이 및 제조방법 | |
JP2002075702A (ja) | 面実装型ネットワーク電子部品及びその製造法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100506 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4510958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |