JP2001093709A - 多連抵抗素子及びその製造方法 - Google Patents
多連抵抗素子及びその製造方法Info
- Publication number
- JP2001093709A JP2001093709A JP27194599A JP27194599A JP2001093709A JP 2001093709 A JP2001093709 A JP 2001093709A JP 27194599 A JP27194599 A JP 27194599A JP 27194599 A JP27194599 A JP 27194599A JP 2001093709 A JP2001093709 A JP 2001093709A
- Authority
- JP
- Japan
- Prior art keywords
- resistance element
- resistance
- resistance elements
- electrodes
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】
【課題】 抵抗素子間距離を減らすことができて高密度
実装可能で、かつ各種抵抗素子を組み合わせたものを短
納期、低コストで製造することができる多連抵抗素子及
びその製造方法を提供する。 【解決手段】 抵抗素子２は、アルミナ等の絶縁体から
なる角板状のチップ状の基板３の両端部に電極４，４が
形成され、これら電極４，４間に抵抗体５が形成され、
この抵抗体５上に保護膜６が被覆されている。そして、
並列に隣接して配置された複数個の抵抗素子２上には、
各保護膜６の大部分を被覆するようにテープ状固定材７
が熱処理により帯状に溶融固着されており、これにより
各抵抗素子２は一体的に固定されて多連抵抗素子１が形
成されている。各電極４の両側端部には円弧状の切欠部
４Aが形成されており、これにより各電極４が互いに接
触しないようになっている。
実装可能で、かつ各種抵抗素子を組み合わせたものを短
納期、低コストで製造することができる多連抵抗素子及
びその製造方法を提供する。 【解決手段】 抵抗素子２は、アルミナ等の絶縁体から
なる角板状のチップ状の基板３の両端部に電極４，４が
形成され、これら電極４，４間に抵抗体５が形成され、
この抵抗体５上に保護膜６が被覆されている。そして、
並列に隣接して配置された複数個の抵抗素子２上には、
各保護膜６の大部分を被覆するようにテープ状固定材７
が熱処理により帯状に溶融固着されており、これにより
各抵抗素子２は一体的に固定されて多連抵抗素子１が形
成されている。各電極４の両側端部には円弧状の切欠部
４Aが形成されており、これにより各電極４が互いに接
触しないようになっている。
Description
【０００１】
【発明の属する技術分野】本発明は、複数個の抵抗素子
を並列に連設した多連抵抗素子及びその製造方法に関す
る。
を並列に連設した多連抵抗素子及びその製造方法に関す
る。
【０００２】
【従来の技術】近年、コンピュータやＶＴＲ等に大量の
抵抗器やコンデンサ等がチップ部品として使用されてい
る。そして、これらのチップ部品には更なる高密度の実
装、小型化の要求が高まっている。そのため、例えば複
数個の抵抗体を１つの絶縁体基板上に集積した多連抵抗
素子が開発されている。この多連抵抗素子によれば、複
数個の抵抗素子を単独実装した場合よりも、部品間距離
を減らし、高密度実装することができる。
抵抗器やコンデンサ等がチップ部品として使用されてい
る。そして、これらのチップ部品には更なる高密度の実
装、小型化の要求が高まっている。そのため、例えば複
数個の抵抗体を１つの絶縁体基板上に集積した多連抵抗
素子が開発されている。この多連抵抗素子によれば、複
数個の抵抗素子を単独実装した場合よりも、部品間距離
を減らし、高密度実装することができる。
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来の多連抵抗素子においては、複数個の抵抗体を１つの
絶縁体基板上に集積する構造のため、例えば種々の特定
の抵抗値を組み合わせたものを要求された場合、工場に
おける抵抗体の印刷工程からやり直さねばならず、生産
に或る程度の時間が掛かってしまい、短納期の要求に応
えられないという問題がある。また、上記のように仕様
が異なる毎に大幅な生産品目の変更等を余儀なくされる
ため、種々の仕様のものを生産するには割高になるとい
う問題がある。一方、マウントする回路に応じて、種々
の抵抗値の抵抗体を組み合わせた多連抵抗素子を短期間
に得たいという客先（使用先）の要求が強くなってい
る。
来の多連抵抗素子においては、複数個の抵抗体を１つの
絶縁体基板上に集積する構造のため、例えば種々の特定
の抵抗値を組み合わせたものを要求された場合、工場に
おける抵抗体の印刷工程からやり直さねばならず、生産
に或る程度の時間が掛かってしまい、短納期の要求に応
えられないという問題がある。また、上記のように仕様
が異なる毎に大幅な生産品目の変更等を余儀なくされる
ため、種々の仕様のものを生産するには割高になるとい
う問題がある。一方、マウントする回路に応じて、種々
の抵抗値の抵抗体を組み合わせた多連抵抗素子を短期間
に得たいという客先（使用先）の要求が強くなってい
る。
【０００４】本発明は上記事情に鑑み為されたもので、
抵抗素子間距離を減らすことができて高密度実装可能
で、かつ客先要求の各種抵抗値の抵抗素子を組み合わせ
のものを短納期、低コストで製造することが可能な多連
抵抗素子を提供することを目的とする。
抵抗素子間距離を減らすことができて高密度実装可能
で、かつ客先要求の各種抵抗値の抵抗素子を組み合わせ
のものを短納期、低コストで製造することが可能な多連
抵抗素子を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の多連抵抗素子は、絶縁体からなる
チップ状の基板の両端部に電極を設け、これら電極にま
たがるように抵抗体を形成し、少なくとも前記抵抗体を
被覆する保護膜を形成して成る同寸法の複数個の抵抗素
子を、前記電極が接触しないようにして並列に隣接して
配置した状態で、熱処理により前記抵抗素子に溶融固着
して前記抵抗素子を互いに固定するテープ状固定材で一
体化したことを特徴とする。
に、請求項１に記載の多連抵抗素子は、絶縁体からなる
チップ状の基板の両端部に電極を設け、これら電極にま
たがるように抵抗体を形成し、少なくとも前記抵抗体を
被覆する保護膜を形成して成る同寸法の複数個の抵抗素
子を、前記電極が接触しないようにして並列に隣接して
配置した状態で、熱処理により前記抵抗素子に溶融固着
して前記抵抗素子を互いに固定するテープ状固定材で一
体化したことを特徴とする。
【０００６】これにより、各抵抗素子が隣接して固定さ
れているので、各抵抗素子間距離が削減され高密度実装
が可能となる。また、各抵抗素子がテープ状固定材によ
り一体化されるので、個別に製造された各種の抵抗値の
抵抗素子を組み合わせて簡単に製造することができるた
め、各種抵抗値の抵抗素子を組み合わせた多連抵抗素子
を短納期、低コストで製造することが可能である。さら
に、各種抵抗値の抵抗素子を所望の個数組み合わせて簡
単に一体化することができるので、実装される回路設計
に対応した個数の多連抵抗素子とすることが可能であ
る。例えば、客先の回路側の仕様に合わせて、１０ｋΩ
あるいは１MΩ等の異なる抵抗値の抵抗素子を、２連〜
１０連程度に簡単に一体化することが可能である。ま
た、ユーザ側においても複数個の抵抗素子が一体化され
ているので、各抵抗素子を個別にプリント基板等の回路
上にマウントするよりも、効率的にマウント作業を行う
ことが可能となる。さらには、簡単な設備で簡単に製造
できるので、客先に近い配送センター等において、客先
からの種々の要求に応じて各種抵抗値の抵抗素子を組み
合わせて各種多連抵抗素子を製造し、短期納入を図るこ
とが可能となる。
れているので、各抵抗素子間距離が削減され高密度実装
が可能となる。また、各抵抗素子がテープ状固定材によ
り一体化されるので、個別に製造された各種の抵抗値の
抵抗素子を組み合わせて簡単に製造することができるた
め、各種抵抗値の抵抗素子を組み合わせた多連抵抗素子
を短納期、低コストで製造することが可能である。さら
に、各種抵抗値の抵抗素子を所望の個数組み合わせて簡
単に一体化することができるので、実装される回路設計
に対応した個数の多連抵抗素子とすることが可能であ
る。例えば、客先の回路側の仕様に合わせて、１０ｋΩ
あるいは１MΩ等の異なる抵抗値の抵抗素子を、２連〜
１０連程度に簡単に一体化することが可能である。ま
た、ユーザ側においても複数個の抵抗素子が一体化され
ているので、各抵抗素子を個別にプリント基板等の回路
上にマウントするよりも、効率的にマウント作業を行う
ことが可能となる。さらには、簡単な設備で簡単に製造
できるので、客先に近い配送センター等において、客先
からの種々の要求に応じて各種抵抗値の抵抗素子を組み
合わせて各種多連抵抗素子を製造し、短期納入を図るこ
とが可能となる。
【０００７】請求項２に記載の多連抵抗素子は、請求項
１において、前記電極の側端部に切欠部を形成すること
により、前記隣接する電極同士が接触しないようにした
ことを特徴とする。これにより、従来から行われている
切欠部の形成により、各電極同士の接触が回避され、短
絡が防止される。また、各抵抗素子同士を隣接して固定
することができるため、各抵抗素子間距離が削減されて
高密度実装が可能となる。切欠部の形状は、電極同士が
接触しないような形状であれば良く、種々の形状を採用
することができる。
１において、前記電極の側端部に切欠部を形成すること
により、前記隣接する電極同士が接触しないようにした
ことを特徴とする。これにより、従来から行われている
切欠部の形成により、各電極同士の接触が回避され、短
絡が防止される。また、各抵抗素子同士を隣接して固定
することができるため、各抵抗素子間距離が削減されて
高密度実装が可能となる。切欠部の形状は、電極同士が
接触しないような形状であれば良く、種々の形状を採用
することができる。
【０００８】請求項３に記載の多連抵抗素子の製造方法
は、絶縁体からなるチップ状の基板の両端部に、両側端
部に切欠部が形成された電極を設け、これら電極にまた
がるように抵抗体を形成し、少なくともこの抵抗体を被
覆する保護膜を形成して成る同寸法の複数個の抵抗素子
を形成し、これら複数個の前記抵抗素子を並列に隣接し
て配置した状態でテープ状固定材を貼付した後、熱処理
して前記テープ状固定材を前記抵抗素子に溶融固着して
前記抵抗素子を互いに固定することを特徴とする。これ
により、個別に各種の抵抗値の抵抗素子を製造し、これ
らを組み合わせてテープ状固定材により一体化すること
により、各種抵抗値を組み合わせた多連抵抗素子を簡単
に製造することができ、従って短納期、低コストで客先
要求の各種抵抗値を組み合わせた多連抵抗素子を製造す
ることができる。さらに、簡単な設備で簡単に製造でき
ることから、客先に近い配送センター等において、客先
からの種々の要求に応じて各種抵抗値の抵抗素子を組み
合わせて各種多連抵抗素子を製造することが可能にな
り、これにより迅速な納入を図ることが可能となる。
は、絶縁体からなるチップ状の基板の両端部に、両側端
部に切欠部が形成された電極を設け、これら電極にまた
がるように抵抗体を形成し、少なくともこの抵抗体を被
覆する保護膜を形成して成る同寸法の複数個の抵抗素子
を形成し、これら複数個の前記抵抗素子を並列に隣接し
て配置した状態でテープ状固定材を貼付した後、熱処理
して前記テープ状固定材を前記抵抗素子に溶融固着して
前記抵抗素子を互いに固定することを特徴とする。これ
により、個別に各種の抵抗値の抵抗素子を製造し、これ
らを組み合わせてテープ状固定材により一体化すること
により、各種抵抗値を組み合わせた多連抵抗素子を簡単
に製造することができ、従って短納期、低コストで客先
要求の各種抵抗値を組み合わせた多連抵抗素子を製造す
ることができる。さらに、簡単な設備で簡単に製造でき
ることから、客先に近い配送センター等において、客先
からの種々の要求に応じて各種抵抗値の抵抗素子を組み
合わせて各種多連抵抗素子を製造することが可能にな
り、これにより迅速な納入を図ることが可能となる。
【０００９】請求項４に記載の多連抵抗素子又は多連抵
抗素子の製造方法は、請求項１乃至請求項３のいずれか
において、前記テープ状固定材は、前記抵抗素子の前記
保護膜上に溶融固着されて前記保護膜上に被膜を形成す
ることを特徴とする。これにより、保護膜上に被膜が形
成され、この被膜が保護膜として機能して保護性能が向
上する。また、抵抗素子に個別にレーザー光などにより
トリミングを行った後に、テープ状固定材により一体化
することにより、露出したトリミング箇所がテープ状固
定材の被膜により被覆され、トリミング箇所の保護が図
られる。
抗素子の製造方法は、請求項１乃至請求項３のいずれか
において、前記テープ状固定材は、前記抵抗素子の前記
保護膜上に溶融固着されて前記保護膜上に被膜を形成す
ることを特徴とする。これにより、保護膜上に被膜が形
成され、この被膜が保護膜として機能して保護性能が向
上する。また、抵抗素子に個別にレーザー光などにより
トリミングを行った後に、テープ状固定材により一体化
することにより、露出したトリミング箇所がテープ状固
定材の被膜により被覆され、トリミング箇所の保護が図
られる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しつつ説明する。本発明の実施の形態に係る多連
抵抗素子１は、図１に示すように、複数個（図１におい
ては３個）の抵抗素子２が、並列に隣接して配置されて
いる。抵抗素子２は、アルミナ等の絶縁体からなる角板
状のチップ状の基板３の両端部に電極４，４が形成さ
れ、これら電極４，４間に抵抗体５が形成され、この抵
抗体５上にガラスの保護膜６が被覆されている。
を参照しつつ説明する。本発明の実施の形態に係る多連
抵抗素子１は、図１に示すように、複数個（図１におい
ては３個）の抵抗素子２が、並列に隣接して配置されて
いる。抵抗素子２は、アルミナ等の絶縁体からなる角板
状のチップ状の基板３の両端部に電極４，４が形成さ
れ、これら電極４，４間に抵抗体５が形成され、この抵
抗体５上にガラスの保護膜６が被覆されている。
【００１１】そして、並列に隣接して配置された複数個
の抵抗素子２上には、各保護膜６の大部分を被覆するよ
うにしてテープ状固定材７が熱処理により帯状に溶融固
着され、被膜が形成されており、これにより各抵抗素子
２は一体的に固定されている。テープ状固定材７は、図
２に示すように、テープ材７Ａに接着剤７Ｂがテープ状
に塗布されてなるもので、接着剤７Ｂ側に複数個の抵抗
素子２を貼付した後、加熱することにより接着剤７Ｂが
抵抗素子２に膜状に強固に溶融固着し、これにより複数
個の抵抗素子２が互いに一体的に固定されるようになっ
ている。このテープ状固定材７としては、例えば、接着
剤７Ｂとしてエポキシ樹脂を用いたテープ状接着剤のス
ーパーエポキシテープＮｏ．１５２０（商品名、住友ス
リーエム株式会社製）があり、これは例えば１８０℃の
高周波加熱により１分間程度でエポキシ樹脂が溶融した
後硬化する。
の抵抗素子２上には、各保護膜６の大部分を被覆するよ
うにしてテープ状固定材７が熱処理により帯状に溶融固
着され、被膜が形成されており、これにより各抵抗素子
２は一体的に固定されている。テープ状固定材７は、図
２に示すように、テープ材７Ａに接着剤７Ｂがテープ状
に塗布されてなるもので、接着剤７Ｂ側に複数個の抵抗
素子２を貼付した後、加熱することにより接着剤７Ｂが
抵抗素子２に膜状に強固に溶融固着し、これにより複数
個の抵抗素子２が互いに一体的に固定されるようになっ
ている。このテープ状固定材７としては、例えば、接着
剤７Ｂとしてエポキシ樹脂を用いたテープ状接着剤のス
ーパーエポキシテープＮｏ．１５２０（商品名、住友ス
リーエム株式会社製）があり、これは例えば１８０℃の
高周波加熱により１分間程度でエポキシ樹脂が溶融した
後硬化する。
【００１２】各電極４の両側端部には円弧状の切欠部４
Aが形成されており、これにより各電極４が互いに接触
しないようになっている。各抵抗素子２は、抵抗体５を
変えることにより各種抵抗値になるように設定されてお
り、同一又は異なる抵抗値の抵抗素子２が組み合わされ
て所望の組み合わせの多連抵抗素子１とされている。
Aが形成されており、これにより各電極４が互いに接触
しないようになっている。各抵抗素子２は、抵抗体５を
変えることにより各種抵抗値になるように設定されてお
り、同一又は異なる抵抗値の抵抗素子２が組み合わされ
て所望の組み合わせの多連抵抗素子１とされている。
【００１３】このような多連抵抗素子１にあっては、各
抵抗素子２が隣接して固定されているため、各抵抗素子
２間距離を削減することができるので、高密度実装する
ことができると共に、高周波特性が改善される。また、
各抵抗素子２がテープ状固定材７により一体化されてい
るため、個別に製造された各種の抵抗値の抵抗素子２を
組み合わせて簡単に製造することができるので、各種抵
抗素子２を組み合わせた多連抵抗素子１を短納期、低コ
ストで製造することができる。さらに、各種抵抗値の抵
抗素子２を所望の個数組み合わせて簡単に一体化するこ
とができるため、実装される回路設計に対応した大きさ
の多連抵抗素子１とすることができる。また、各抵抗素
子２が一体化されているため、各抵抗素子２を個別にプ
リント基板等の回路上にマウントする場合よりも、効率
的にマウント作業を行うことができる。さらには、簡単
な設備で簡単に製造できるので、客先に近い配送センタ
ー等において、客先からの種々の要求に応じて各種抵抗
値の抵抗素子２を組み合わせて各種多連抵抗素子１を製
造し、短期に納入することができる。また、各電極４同
士の接触による短絡を、従来から行われている切欠部２
の形成を用いて簡単に回避することができ、これにより
各抵抗素子２同士を隣接して固定することができるた
め、各抵抗素子２間の距離を削減することができるの
で、高密度実装することができる。さらにまた、各抵抗
素子２の保護膜６上にテープ状固定材７の被膜が形成さ
れるため、この被膜が保護膜として機能し、保護性能を
向上することができる。また、抵抗素子２に個別にレー
ザー光などにより抵抗値調整のためのトリミングを行っ
た後に、テープ状固定材７により一体化することによ
り、露出したトリミング箇所をテープ状固定材７の被膜
で被覆することができるため、トリミング箇所の保護を
図ることができる。
抵抗素子２が隣接して固定されているため、各抵抗素子
２間距離を削減することができるので、高密度実装する
ことができると共に、高周波特性が改善される。また、
各抵抗素子２がテープ状固定材７により一体化されてい
るため、個別に製造された各種の抵抗値の抵抗素子２を
組み合わせて簡単に製造することができるので、各種抵
抗素子２を組み合わせた多連抵抗素子１を短納期、低コ
ストで製造することができる。さらに、各種抵抗値の抵
抗素子２を所望の個数組み合わせて簡単に一体化するこ
とができるため、実装される回路設計に対応した大きさ
の多連抵抗素子１とすることができる。また、各抵抗素
子２が一体化されているため、各抵抗素子２を個別にプ
リント基板等の回路上にマウントする場合よりも、効率
的にマウント作業を行うことができる。さらには、簡単
な設備で簡単に製造できるので、客先に近い配送センタ
ー等において、客先からの種々の要求に応じて各種抵抗
値の抵抗素子２を組み合わせて各種多連抵抗素子１を製
造し、短期に納入することができる。また、各電極４同
士の接触による短絡を、従来から行われている切欠部２
の形成を用いて簡単に回避することができ、これにより
各抵抗素子２同士を隣接して固定することができるた
め、各抵抗素子２間の距離を削減することができるの
で、高密度実装することができる。さらにまた、各抵抗
素子２の保護膜６上にテープ状固定材７の被膜が形成さ
れるため、この被膜が保護膜として機能し、保護性能を
向上することができる。また、抵抗素子２に個別にレー
ザー光などにより抵抗値調整のためのトリミングを行っ
た後に、テープ状固定材７により一体化することによ
り、露出したトリミング箇所をテープ状固定材７の被膜
で被覆することができるため、トリミング箇所の保護を
図ることができる。
【００１４】次に、この多連抵抗素子１の製造方法を図
面を参照しつつ説明する。まず、抵抗素子２の製造方法
を説明する。抵抗素子２は従来から行われている方法に
より製造することができる。この方法では、大判の基板
Ｐを用いて複数個の抵抗素子２が同時に製造される。即
ち、図３に示すように、アルミナ等の絶縁体からなる角
板状の基板Ｐに、マトリックス状にスリット溝Mを形成
するとともに、スリット溝Ｍの交点に円形の貫通孔Kを
形成する。
面を参照しつつ説明する。まず、抵抗素子２の製造方法
を説明する。抵抗素子２は従来から行われている方法に
より製造することができる。この方法では、大判の基板
Ｐを用いて複数個の抵抗素子２が同時に製造される。即
ち、図３に示すように、アルミナ等の絶縁体からなる角
板状の基板Ｐに、マトリックス状にスリット溝Mを形成
するとともに、スリット溝Ｍの交点に円形の貫通孔Kを
形成する。
【００１５】次いで、スリット溝M及び円形の貫通孔Kに
より画成される部分の基板３の両端部に、例えばＡｇ−
Ｐｄ系の導体ペーストをスクリーン印刷により塗布した
後、焼成して電極４を形成する。ここで、電極４の両側
端部には、円形の貫通孔Ｋの一部である円弧状の切欠部
４Ａが形成されている。次いで、これら電極４，４にま
たがるように、例えば酸化ルテニウム（ＲｕＯ2 ）系ペ
ーストをスクリーン印刷により塗布した後、焼成して抵
抗体５を形成する。次いで、必要に応じて抵抗値の調整
のためのレーザトリミングを行い、抵抗体５上に、ガラ
ス系又は樹脂系のペーストをスクリーン印刷により塗布
した後、焼成（加温）して保護膜（ガラス保護膜又は樹
脂保護膜）６を形成し、抵抗体５を被覆する（図４参
照）。
より画成される部分の基板３の両端部に、例えばＡｇ−
Ｐｄ系の導体ペーストをスクリーン印刷により塗布した
後、焼成して電極４を形成する。ここで、電極４の両側
端部には、円形の貫通孔Ｋの一部である円弧状の切欠部
４Ａが形成されている。次いで、これら電極４，４にま
たがるように、例えば酸化ルテニウム（ＲｕＯ2 ）系ペ
ーストをスクリーン印刷により塗布した後、焼成して抵
抗体５を形成する。次いで、必要に応じて抵抗値の調整
のためのレーザトリミングを行い、抵抗体５上に、ガラ
ス系又は樹脂系のペーストをスクリーン印刷により塗布
した後、焼成（加温）して保護膜（ガラス保護膜又は樹
脂保護膜）６を形成し、抵抗体５を被覆する（図４参
照）。
【００１６】次いで、電極４の裏面電極を形成した後、
保護膜６の上にエポキシ樹脂等からなるオーバーコート
を被着し、マーキングを行う。なお、オーバーコートの
形成を省略することもできる。次いで、基板Ｐの電極４
側をスリット溝Ｍに沿ってクラッキングにより分割して
短冊状に一連のチップ群にし、これらの端面に電極４の
側面電極を形成する。次いで、このチップ群のスリット
溝Mに沿ってクラッキングにより分割して個々のチップ
にする。次いで、縦断面形状が「コ」字状の電極４にＮ
ｉ鍍金を施し、更にハンダ鍍金を施して外部電極を形成
する。
保護膜６の上にエポキシ樹脂等からなるオーバーコート
を被着し、マーキングを行う。なお、オーバーコートの
形成を省略することもできる。次いで、基板Ｐの電極４
側をスリット溝Ｍに沿ってクラッキングにより分割して
短冊状に一連のチップ群にし、これらの端面に電極４の
側面電極を形成する。次いで、このチップ群のスリット
溝Mに沿ってクラッキングにより分割して個々のチップ
にする。次いで、縦断面形状が「コ」字状の電極４にＮ
ｉ鍍金を施し、更にハンダ鍍金を施して外部電極を形成
する。
【００１７】次いで、このようにして製造した抵抗素子
２を測定検査後、自動テーピング装置により順次テーピ
ングする。同様にして、抵抗体５を変えることにより抵
抗値の異なる抵抗素子２を製造し、抵抗値毎にテーピン
グする。
２を測定検査後、自動テーピング装置により順次テーピ
ングする。同様にして、抵抗体５を変えることにより抵
抗値の異なる抵抗素子２を製造し、抵抗値毎にテーピン
グする。
【００１８】次いで、テープ状固定材７を直線状に配置
する。このテープ状固定材７として、本実施の形態で
は、上記スーパーエポキシテープＮｏ．１５２０が用い
られる。次いで、多連抵抗素子１が所望の抵抗値の組み
合わせになるように、上記のようにして製造された抵抗
素子２の中から、同一の抵抗値又は異なる抵抗値の複数
個（この例では３個）の抵抗素子２の組み合わせを選択
し、図５に示すように、テープ状固定材７の接着剤７Ｂ
上に、これら複数個の抵抗素子２を順次貼付して並列に
隣接して配置する。各抵抗素子２は保護膜６を下側にし
て、この保護膜６がテープ状固定材７上に位置するよう
にして貼付される。この並列に隣接して配置された複数
個の抵抗素子２のユニットは、テープ状固定材７上に所
定間隔をおいて複数個形成される。
する。このテープ状固定材７として、本実施の形態で
は、上記スーパーエポキシテープＮｏ．１５２０が用い
られる。次いで、多連抵抗素子１が所望の抵抗値の組み
合わせになるように、上記のようにして製造された抵抗
素子２の中から、同一の抵抗値又は異なる抵抗値の複数
個（この例では３個）の抵抗素子２の組み合わせを選択
し、図５に示すように、テープ状固定材７の接着剤７Ｂ
上に、これら複数個の抵抗素子２を順次貼付して並列に
隣接して配置する。各抵抗素子２は保護膜６を下側にし
て、この保護膜６がテープ状固定材７上に位置するよう
にして貼付される。この並列に隣接して配置された複数
個の抵抗素子２のユニットは、テープ状固定材７上に所
定間隔をおいて複数個形成される。
【００１９】次いで、並列に隣接して配置された複数個
の抵抗素子２のユニットに合わせて、テープ状固定材７
を切断する。次いで、例えば、１５０℃程度で５分〜１
０分程度加熱する。これにより、テープ状固定材７の接
着剤７Ｂが溶融した後硬化してこれら複数個の抵抗素子
２の表面上に強固に固着し、これら抵抗素子２を互いに
固定し、一体化する。この場合、接着剤７Ｂは各保護膜
６の大部分を被覆するようにして複数個の抵抗素子２に
渡って帯状に溶融固着し、被膜を形成する（図６参
照）。そして、テープ材７Ａは焼損して溶融固着した接
着剤７Ｂから離脱するか又ははがれ易くなった状態とな
るので、これをはがして除去する。次いで、製造された
多連抵抗素子１を測定検査後、自動テーピング装置によ
り順次テーピングする。
の抵抗素子２のユニットに合わせて、テープ状固定材７
を切断する。次いで、例えば、１５０℃程度で５分〜１
０分程度加熱する。これにより、テープ状固定材７の接
着剤７Ｂが溶融した後硬化してこれら複数個の抵抗素子
２の表面上に強固に固着し、これら抵抗素子２を互いに
固定し、一体化する。この場合、接着剤７Ｂは各保護膜
６の大部分を被覆するようにして複数個の抵抗素子２に
渡って帯状に溶融固着し、被膜を形成する（図６参
照）。そして、テープ材７Ａは焼損して溶融固着した接
着剤７Ｂから離脱するか又ははがれ易くなった状態とな
るので、これをはがして除去する。次いで、製造された
多連抵抗素子１を測定検査後、自動テーピング装置によ
り順次テーピングする。
【００２０】このような多連抵抗素子１の製造方法にあ
っては、従来からの方法を用いて個別に製造された各種
の抵抗値の抵抗素子２を組み合わせて、テープ状固定材
７によりこれらを一体化することにより簡単に各種客先
要望の多連抵抗素子１を製造することができるので、短
納期、低コストでの多連抵抗素子１の提供が可能であ
る。さらに、簡単な設備で簡単に製造できることから、
客先が回路設計に応じて各種抵抗値の抵抗素子２を組み
合わせた各種多連抵抗素子１を要求してきても、客先に
近い配送センターや営業所等において、工場において個
別に製造された種々の抵抗値の抵抗素子２を組み合わせ
て、テープ状固定材７により一体化することにより、客
先仕様に合わせて簡単に多連抵抗素子１を製造すること
ができるので、客先に迅速に納入することができる。
っては、従来からの方法を用いて個別に製造された各種
の抵抗値の抵抗素子２を組み合わせて、テープ状固定材
７によりこれらを一体化することにより簡単に各種客先
要望の多連抵抗素子１を製造することができるので、短
納期、低コストでの多連抵抗素子１の提供が可能であ
る。さらに、簡単な設備で簡単に製造できることから、
客先が回路設計に応じて各種抵抗値の抵抗素子２を組み
合わせた各種多連抵抗素子１を要求してきても、客先に
近い配送センターや営業所等において、工場において個
別に製造された種々の抵抗値の抵抗素子２を組み合わせ
て、テープ状固定材７により一体化することにより、客
先仕様に合わせて簡単に多連抵抗素子１を製造すること
ができるので、客先に迅速に納入することができる。
【００２１】なお、上述した実施の形態では、電極４に
円弧状の切欠部４Aを形成して各電極同士が接触しない
ようにしたが、切欠部４Aの形状は三角形状、四角形状
等他の形状でも良く、さらには切欠部４Aを設けずに各
電極４間に絶縁体を介在させる等の手段を採用しても良
く、要は各電極４が直接接触しないようにして各電極４
間の短絡を防止できれば良い。また、上述した実施の形
態ではレーザトリミング後にテープ状固定材の被膜で被
覆する例について説明したが、レーザトリミング前の段
階で出荷して、客先でレーザトリミングを行うようにし
ても勿論よい。
円弧状の切欠部４Aを形成して各電極同士が接触しない
ようにしたが、切欠部４Aの形状は三角形状、四角形状
等他の形状でも良く、さらには切欠部４Aを設けずに各
電極４間に絶縁体を介在させる等の手段を採用しても良
く、要は各電極４が直接接触しないようにして各電極４
間の短絡を防止できれば良い。また、上述した実施の形
態ではレーザトリミング後にテープ状固定材の被膜で被
覆する例について説明したが、レーザトリミング前の段
階で出荷して、客先でレーザトリミングを行うようにし
ても勿論よい。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
個別に製造された各種の性能の抵抗素子を組み合わせて
テープ状固定材によりこれらを一体化することにより、
抵抗素子間距離を減らすことができて高密度実装が可能
であると共に高周波特性が改善され、かつ各種抵抗素子
を組み合わせたものを短納期、低コストで製造すること
ができる。
個別に製造された各種の性能の抵抗素子を組み合わせて
テープ状固定材によりこれらを一体化することにより、
抵抗素子間距離を減らすことができて高密度実装が可能
であると共に高周波特性が改善され、かつ各種抵抗素子
を組み合わせたものを短納期、低コストで製造すること
ができる。
【図１】本発明の実施の形態に係る多連抵抗素子を示す
平面図である。
平面図である。
【図２】本発明の実施の形態に係るテープ状固定材を示
す断面図である。
す断面図である。
【図３】本発明の実施の形態に係る多連抵抗素子の製造
方法を説明するための図であって、大判の基板を示す平
面図である。
方法を説明するための図であって、大判の基板を示す平
面図である。
【図４】本発明の実施の形態に係る多連抵抗素子の製造
方法を説明するための図であって、図３の基板上に保護
膜を形成した状態を示す部分平面図である。
方法を説明するための図であって、図３の基板上に保護
膜を形成した状態を示す部分平面図である。
【図５】本発明の実施の形態に係る多連抵抗素子の製造
方法を説明するための図であって、複数個の抵抗素子を
テープ状固定材に貼付した状態を示す図である。
方法を説明するための図であって、複数個の抵抗素子を
テープ状固定材に貼付した状態を示す図である。
【図６】本発明の実施の形態に係る多連抵抗素子の製造
方法を説明するための図であって、複数個の抵抗素子上
にテープ状固定材が溶融固着した状態を示す平面図であ
る。
方法を説明するための図であって、複数個の抵抗素子上
にテープ状固定材が溶融固着した状態を示す平面図であ
る。
１ 多連抵抗素子 ２ 抵抗素子 ３ 基板 ４ 電極 ４A 切欠部 ５ 抵抗体 ６ 保護膜 ７ テープ状固定材
Claims (4)
- 【請求項１】 絶縁体からなるチップ状の基板の両端部
に電極を設け、これら電極にまたがるように抵抗体を形
成し、少なくとも前記抵抗体を被覆する保護膜を形成し
て成る同寸法の複数個の抵抗素子を、前記電極が接触し
ないようにして並列に隣接して配置した状態で、熱処理
により前記抵抗素子に溶融固着して前記抵抗素子を互い
に固定するテープ状固定材で一体化したことを特徴とす
る多連抵抗素子。 - 【請求項２】 前記電極の側端部に切欠部を形成するこ
とにより、前記隣接する電極同士が接触しないようにし
たことを特徴とする請求項１に記載の多連抵抗素子。 - 【請求項３】 絶縁体からなるチップ状の基板の両端部
に、両側端部に切欠部が形成された電極を設け、これら
電極にまたがるように抵抗体を形成し、少なくともこの
抵抗体を被覆する保護膜を形成して成る同寸法の複数個
の抵抗素子を形成し、これら複数個の前記抵抗素子を並
列に隣接して配置した状態でテープ状固定材を貼付した
後、熱処理して前記テープ状固定材を前記抵抗素子に溶
融固着して前記抵抗素子を互いに固定することを特徴と
する多連抵抗素子の製造方法。 - 【請求項４】 前記テープ状固定材は、前記抵抗素子の
前記保護膜上に溶融固着されて前記保護膜上に被膜を形
成することを特徴とする請求項１乃至請求項３のいずれ
かに記載の多連抵抗素子又はその製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27194599A JP4510958B2 (ja) | 1999-09-27 | 1999-09-27 | 多連抵抗素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27194599A JP4510958B2 (ja) | 1999-09-27 | 1999-09-27 | 多連抵抗素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001093709A true JP2001093709A (ja) | 2001-04-06 |
| JP4510958B2 JP4510958B2 (ja) | 2010-07-28 |
Family
ID=17507024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27194599A Expired - Lifetime JP4510958B2 (ja) | 1999-09-27 | 1999-09-27 | 多連抵抗素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4510958B2 (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182007U (ja) * | 1985-05-01 | 1986-11-13 | ||
| JPS61278121A (ja) * | 1985-06-03 | 1986-12-09 | 北陸電気工業株式会社 | 複合電子部品の製造方法 |
| JPH10321403A (ja) * | 1997-05-20 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 抵抗器の製造方法 |
| JPH118158A (ja) * | 1997-06-16 | 1999-01-12 | Matsushita Electric Ind Co Ltd | チップコンデンサアレイ |
| JPH1140459A (ja) * | 1997-07-23 | 1999-02-12 | Taiyo Yuden Co Ltd | 複合電子部品 |
| JPH11307323A (ja) * | 1998-04-27 | 1999-11-05 | Rohm Co Ltd | チップ型抵抗器の製造方法 |
| JP2001023864A (ja) * | 1999-07-08 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 多連型電子部品 |
| JP2001118708A (ja) * | 1999-10-19 | 2001-04-27 | Koa Corp | 多連チップ素子の製造方法 |
-
1999
- 1999-09-27 JP JP27194599A patent/JP4510958B2/ja not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182007U (ja) * | 1985-05-01 | 1986-11-13 | ||
| JPS61278121A (ja) * | 1985-06-03 | 1986-12-09 | 北陸電気工業株式会社 | 複合電子部品の製造方法 |
| JPH10321403A (ja) * | 1997-05-20 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 抵抗器の製造方法 |
| JPH118158A (ja) * | 1997-06-16 | 1999-01-12 | Matsushita Electric Ind Co Ltd | チップコンデンサアレイ |
| JPH1140459A (ja) * | 1997-07-23 | 1999-02-12 | Taiyo Yuden Co Ltd | 複合電子部品 |
| JPH11307323A (ja) * | 1998-04-27 | 1999-11-05 | Rohm Co Ltd | チップ型抵抗器の製造方法 |
| JP2001023864A (ja) * | 1999-07-08 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 多連型電子部品 |
| JP2001118708A (ja) * | 1999-10-19 | 2001-04-27 | Koa Corp | 多連チップ素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4510958B2 (ja) | 2010-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5296833A (en) | High voltage, laminated thin film surface mount fuse and manufacturing method therefor | |
| US8111130B2 (en) | Chip resistor and method for manufacturing the same | |
| JPH02503969A (ja) | 金属有機物膜からなる少量アンペア用ヒューズ及びその製造方法 | |
| US8325007B2 (en) | Surface mount resistor with terminals for high-power dissipation and method for making same | |
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| JP2008235523A (ja) | 抵抗素子を有する電子部品およびその製造法 | |
| JP2004519858A (ja) | 表面搭載型レジスター | |
| US6873028B2 (en) | Surge current chip resistor | |
| JP2001093709A (ja) | 多連抵抗素子及びその製造方法 | |
| JP2007227718A (ja) | 抵抗素子を有する電子部品およびその製造法 | |
| JPH11204315A (ja) | 抵抗器の製造方法 | |
| JP2001118708A (ja) | 多連チップ素子の製造方法 | |
| JP2001093785A (ja) | 多連チップ部品及びその製造方法 | |
| JPH09321187A (ja) | 混成集積回路の製造方法およびその構造 | |
| JP3567144B2 (ja) | チップ形抵抗器およびその製造方法 | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JP2001155902A (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
| JPH04372101A (ja) | 角形チップ抵抗器及びその製造方法 | |
| DK179268B1 (en) | Mass production of small temperature sensors with flip chips | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP2002075702A (ja) | 面実装型ネットワーク電子部品及びその製造法 | |
| JP3353037B2 (ja) | チップ抵抗器 | |
| JP3110677B2 (ja) | チップ抵抗器 | |
| JP2000261123A (ja) | チップ抵抗器の実装構造およびチップ抵抗器の実装方法 | |
| JPH08172004A (ja) | チップ抵抗器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100506 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4510958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |