JP4510595B2 - 薄膜キャパシタおよびその製造方法 - Google Patents

薄膜キャパシタおよびその製造方法 Download PDF

Info

Publication number
JP4510595B2
JP4510595B2 JP2004328415A JP2004328415A JP4510595B2 JP 4510595 B2 JP4510595 B2 JP 4510595B2 JP 2004328415 A JP2004328415 A JP 2004328415A JP 2004328415 A JP2004328415 A JP 2004328415A JP 4510595 B2 JP4510595 B2 JP 4510595B2
Authority
JP
Japan
Prior art keywords
thin film
capacitor
layer
film
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004328415A
Other languages
English (en)
Other versions
JP2006140312A (ja
Inventor
淳 大井
智生 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004328415A priority Critical patent/JP4510595B2/ja
Publication of JP2006140312A publication Critical patent/JP2006140312A/ja
Application granted granted Critical
Publication of JP4510595B2 publication Critical patent/JP4510595B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、半導体パッケージや電子部品の実装基板に用いられる回路基板に内蔵または直接作り込まれる薄膜キャパシタおよびその製造方法に関する。
半導体パッケージや実装基板の回路基板内にキャパシタを内蔵または直接作り込むことが知られている(特許文献1、2)。このように回路基板に作り込まれるキャパシタは、上下一対の電極を構成する導体薄膜の間に誘電体薄膜を挟み込んだ薄膜積層体構造を持ち、薄膜キャパシタと呼ばれる。
図2(A)に、従来の薄膜キャパシタの構造の一例を示す。図示した従来の薄膜キャパシタ10Aは、絶縁基板12上に下部電極14、導電膜16、誘電体層18、上部電極20の各薄膜を積層して構成される。図示のように右半分にエッチングにより段差部を設け、この段差部に下部電極14への配線の接続端子(図示せず。電極14と同様の材料)を形成する。
薄膜キャパシタ10Aの電極14、20を構成する材料としては、チタン(Ti)、白金(Pt)、銅(Cu)、アルミニウム(Al)などが用いられ、特に銅(Cu)の電極を用いたキャパシタは低抵抗キャパシタとして知られている。誘電体18としては、高誘電率材料であるTa25が一般に用いられる。銅(Cu)電極と酸化タンタル(Ta25)誘電体から構成されるキャパシタ10Aは、下部電極14となるCu膜の上に設けたTa膜16を陽極酸化処理してTa25誘電体膜18を形成し、更にこのTa25誘電体膜18上に上部電極20となるCu膜を形成することにより作製される。
上記陽極酸化の際には、Ta膜16の厚さ全体を陽極酸化すると、Ta膜16に面した下部電極14用Cu膜が溶出してしまうため、Ta膜16を僅かに残した状態で陽極酸化を終了させる。したがって、得られるキャパシタは、下部電極Cu14/残留Ta膜16/誘電体Ta25膜18/上部電極Cu膜20(すなわちCu/Ta/Ta25/Cu)という層構成の薄膜積層体となる。以下、この薄膜積層構造を「従来タイプA」と呼ぶ。
しかし、上記のように誘電体層18をTa25で構成した薄膜キャパシタ10Aは、Ta25の絶縁性が低いため、キャパシタとしての絶縁耐圧が小さく(5V程度)、漏れ電流が大きいという欠点があった。
これに対して本発明者は、特願2003−323146において、上記欠点を解消した薄膜キャパシタを提案した。
図2(B)に、上記提案の薄膜キャパシタの構造を示す。
上記提案の薄膜キャパシタ10Bは、電極14、20をCuで形成した場合、下部電極14用のCu薄膜上にAl膜22とその上のTa膜とを順次形成した後、Al膜22とTa膜とを一緒に陽極酸化してAl23膜24とTa25膜18とを形成し、更にTa25膜18上に上部電極用のCu薄膜20を形成することにより作製する。その後、図中の右半分にエッチングにより段差部を設け、この段差部に下部電極14への配線の接続端子(図示せず。電極14と同様の材料)を形成する。この場合にも、前述した理由でAl膜22を僅かに残して陽極酸化を終了させる。したがって、得られるキャパシタは、下部電極Cu14/残留Al膜22/絶縁体Al23膜24/誘電体Ta25膜18/上部電極Cu20(すなわちCu/Al/Al23/Ta25/Cu)という層構成の薄膜積層体となる。以下、この薄膜積層構造を「従来タイプB」と呼ぶ。
タイプBの構造のキャパシタ10Bは、Ta25膜18の下に設けたAl23膜24はTa2518よりも絶縁性が高いため、キャパシタ10Bの絶縁耐圧を向上させ、漏れ電流を減少させることができる。
しかし、従来タイプBのキャパシタ10Bには、従来タイプAのキャパシタ10Aに比べて機械的な強度が低いという欠点があった。これは、タイプAで下部電極14上に残留させたTa膜16に比べて、タイプBで下部電極14上に残留させたAl膜22が軟質材料であり機械強度が低いことによる。外力が負荷された場合にタイプBはタイプAよりも容易に亀裂が発生し、タイプAよりも小さな外力の負荷でキャパシタが導通状態になって絶縁耐圧が実質的にゼロになってしまう。
このように、従来の薄膜キャパシタは、タイプAでは機械的強度は高いが絶縁耐圧が低く、逆にタイプBでは絶縁耐圧は高いが機械的強度が低く、いずれも絶縁耐圧と機械的強度が両立できないという欠点があった。
特開2001−110675号公報 特開2002−260960号公報
そこで本発明は、絶縁耐圧と機械的強度を共に高めた薄膜キャパシタを提供することを目的とする。
上記の目的は、本発明によれば下記(1)〜(4)のいずれかによって達成される。
(1) 基板上に、下から順に、下部電極、TaまたはNbの導体層、Al23またはSiO2の絶縁層、Ta25またはNb25の誘電体層、上部電極が積層した構造を有することを特徴とする薄膜キャパシタ。
(2) 上記(1)において、上記TaまたはNbの導体層の上にTa25またはNb25の下部誘電体層を備え、その上に上記Al23またはSiO2の絶縁層が位置することを特徴とする薄膜キャパシタ。
(3) 上記(1)の薄膜キャパシタの製造方法であって、
基板上に、該下部電極用の導体薄膜、TaまたはNbの下部薄膜、AlまたはSiの中間薄膜、TaまたはNbの上部薄膜を順次形成する工程、
該上部薄膜の上面から該中間膜の下面までを陽極酸化することにより、
該下部電極、
TaまたはNbの導体層、
Al23またはSiO2の絶縁層、
Ta25またはNb25の誘電体層
が下からこの順に積層した積層構造を形成する工程、
該誘電体層の上に該上部電極を形成する工程
を含むことを特徴とする薄膜キャパシタの製造方法。
(4) 上記(2)の薄膜キャパシタの製造方法であって、
上記(3)の方法において、陽極酸化を該上部薄膜の上面から該下部薄膜の内部まで行なうことにより、
基板上に、
該下部電極、
TaまたはNbの導体層、
Ta25またはNb25の下部誘電体層、
Al23またはSiO2の絶縁層、
Ta25またはNb25の誘電体層
が下からこの順に積層した積層構造を形成する工程、
該誘電体層の上に該上部電極を形成する工程
を含むことを特徴とする薄膜キャパシタの製造方法。
上記電極形成用の導体薄膜は、Pt、Au、Ru、Cu、Cr、Taから成る群から選択したいずれか1種の金属により形成することが望ましい。
本発明は、下記構成(X)(Y)を特徴とする。
構成(X)下部電極とTa25またはNb25の誘電体層との間にTaまたはNbの導体層を設けた。
構成(Y)下部電極とTa25またはNb25誘電体層との間にAl23またはSiO2の絶縁層を介在させた。
構成(X)(Y)により、それぞれ下記の効果(EX)(EY)を奏する。
効果(EX)Ta、Nbが従来タイプBで用いたAlに比べて高強度なので、キャパシタ全体としての機械的強度が向上する。
効果(EY)Al23、SiO2がTa25、Nb25よりも絶縁性が高いので、キャパシタ全体として絶縁耐圧が向上する。
これらの効果(EX)(EY)が複合して、絶縁耐圧と機械的強度を同時に向上させることができる。
図1を参照して、本発明の薄膜キャパシタの一実施形態を説明する。
図示した本発明の薄膜キャパシタ100は、基板12上に、下から順に、下部電極14、TaまたはNbの導体層16、Ta25またはNb25の下部誘電体層26、Al23またはSiO2の絶縁層28、Ta25またはNb25の誘電体層18、上部電極20が積層した構造を有する。
ただし、下部誘電体層26は必ずしも必要ではなく、陽極酸化処理の許容誤差を吸収するためのマージンである。
本発明の構造の本質的な特徴は、機械的強度の高いTaまたはNbの導体層16を設けたことによりキャパシタ100の機械的強度を従来タイプBより高め、同時に、絶縁性の高いAl23またはSiO2の絶縁層28を設けたことによりキャパシタ100の絶縁耐圧性を従来タイプAより高めた点である。
図3を参照して、本発明の薄膜キャパシタの具体例を説明する。
図示した本発明の薄膜キャパシタ102は、基本構造は図1に示した薄膜キャパシタ100と同様である。ただし、図示のように右半分にエッチングにより段差部を設け、この段差部に下部電極14への配線の接続端子30を形成してある。すなわち、接続端子30+導体層16+下部電極14が一体として電極作用をする。
図3に示した本発明の薄膜キャパシタ102は、(i)別体に作製してから回路基板に内蔵させる場合と、(ii)回路基板に直接作り込む場合とがある。
(i)別体作製の場合
図4に示すように、シリコンウェハ等の基板12上に複数の薄膜キャパシタ102を形成した後、基板12を切断して個々の薄膜キャパシタ102を得る。
次いで、薄膜キャパシタ102を回路基板40の絶縁層42上に搭載し、上層の絶縁層44で埋め込み、上層の絶縁層44に、キャパシタ102に接続する配線46を形成する。
(ii)直接作り込む場合
図5に示すように、回路基板の絶縁層である基板12上に薄膜キャパシタ102を形成した後、上層の絶縁層48に、キャパシタ102に接続する配線50を形成する。この場合、下部電極14は回路基板の配線パターンの一部で構成する。また、下部電極用接続端子30が無くても下部電極14の電気的接続が行なえるため、Ta誘電体薄膜18、Al薄膜28、下部Ta誘電体薄膜26のエッチングや、下部電極用接続端子30の形成が不要である。
図3に示した本発明の薄膜キャパシタ102を実際に作製する基本的な手順の一例を以下に説明する。
〔工程1:基板上に薄膜形成〕
図6(1)に示すように、表面にSiO2パッシベーション膜(厚さ300nm)を備えたSi基板12を用意する。
Si基板12上に、いずれもスパッタリングにより、下部電極としてのCu薄膜14(厚さ2μm)、Ta25下部誘電体層26(図3)を形成するための下部Ta薄膜16P(厚さ500nm)、Al23絶縁層28(図3)を形成するための中間Al薄膜28P(厚さ15nm)、Ta25誘電体層18(図3)を形成するための上部Ta薄膜18P(厚さ100nm)を順次形成する。
基板12は、上記のSi基板の他、プリント基板、ポリイミド基板、エポキシ基板等の絶縁基板を用いることができる。
下部電極としての薄膜14は、上記のCu薄膜の他、Pt、Au、Ru、Cr、Taの薄膜を用いることができる。いずれの場合も下部電極の厚さは1〜10μm程度である。
下部誘電体層26として上記のTa25に代えてNb25を用いる場合には、下部薄膜16Pとして上記のTa薄膜に代えてNb薄膜を形成する。いずれの場合も下部薄膜16Pの厚さは0.1〜1μm程度である。
絶縁層28として上記のAl23に代えてSiO2を用いる場合には、中間薄膜28Pとして上記のAl薄膜に代えてSi薄膜を形成する。いずれの場合も中間薄膜28Pの厚さは0.001〜0.05μm程度である。
誘電体層18として上記のTa25に代えてNb25を用いる場合には、上部薄膜18Pとして上記のTa薄膜に代えてNb薄膜を形成する。いずれの場合も上部薄膜18Pの厚さは0.01〜0.3μm程度である。
工程1により形成された図6(1)の層構成をまとめると下記のとおりである。右辺の数値は、各層の厚さ(括弧内は一般的な厚さの範囲)である。
上部薄膜18P(TaまたはNb) :100nm(0.01〜0.3μm)
中間薄膜28P(AlまたはSi) :15nm(0.001〜0.05μm)
下部薄膜16P(TaまたはNb) :500nm(0.1〜1μm)
下部電極14(Pt、Au、Ru、Cu、Cr、Ta):2μm(1〜10μm)
基板12(絶縁基板(Si基板、プリント基板、ポリイミド基板、エポキシ基板等))
〔工程2:陽極酸化〕
次に、図6(1)の層構造に上面側からの陽極酸化を行い、図6(2)に示す層構造に変換させる。すなわち、この陽極酸化により、上部Ta薄膜18Pは全厚を陽極酸化してTa25誘電体膜18に変換し、中間Al薄膜28Pも全厚を陽極酸化してAl23絶縁層28に変換する。
この陽極酸化処理の本来の目的は、Ta25薄膜18とAl23薄膜28を生成させることであり、Al薄膜28Pの下面までを完全に陽極酸化すれば十分である。すなわち、Al23薄膜28の下に下部Ta25誘電体層26を生成させることは本来不要である。しかし、現実の処理は許容誤差を含むので、Al薄膜28Pの下面までで丁度停止させることは困難である。そのため一般には、Al薄膜28Pを残留させずに完全にAl23薄膜28に変換させるために、下部Ta薄膜16Pの上側までを陽極酸化してTa25誘電体膜26に変換し、下側を導体膜16として残す形で陽極酸化を停止させる。
このように、本発明の薄膜キャパシタは、構造としては下部Ta25誘電体薄膜26を必要としないが、製造上の要請から下部Ta25誘電体薄膜26を有する形態が実際的である。この観点から、下部Ta25誘電体薄膜26の厚さの範囲は0〜0.1μm程度であり、導体膜16の厚さの範囲は0.1μm〜1μm程度である。
陽極酸化は、例えば1wt%クエン酸溶液中にて定電圧・定電流法により行い、最大化成電圧200V、化成電流密度1mA/cm2、化成終了電流密度0.1mA/cm2である。
〔工程3:エッチング(パターニング)〕
次に、図6(3)に示すように、図中の右寄り部分を選択的にエッチングして、Ta25誘電体薄膜18、Al23薄膜28、下部Ta25誘電体薄膜26を除去して、残留Ta薄膜16を露出させ、段差部Sを形成する。
〔工程4:上部電極および下部電極用接続端子の形成〕
次に、前出の図3に示したように、左寄り部分の非エッチング部最上層であるTa25誘電体薄膜18上に上部電極20を形成し、同時に、右寄り部分の上記段差部Sに露出したTa導体薄膜16上に下部電極用接続端子30を形成する。上部電極20と下部電極用接続端子30は以下のように同一処理工程により同一材料で形成する。
すなわち、図6(3)の構造の上面全体にスパッタリングによりCr(厚さ50nm)とCu(厚さ1μm)とから成る給電層(シード層)を形成する。この給電層を、一般的なドライフィルムレジストを用いてパターニングする。セミアディティブ法により電解Cuメッキを行い、給電層の露出部分に電解Cuメッキ層(厚さ9μm)を形成する。最後に不要な給電層を除去する。
上部電極20および下部電極用接続端子30も、前述の下部電極14と同様に、上記のCuの他、Pt、Au、Ru、Crで形成しても良い。
なお、図示はしていないが、必要に応じてパッシベーション被膜を形成することもできる。
以上により作製した図3の薄膜キャパシタ102の層構造を下記にまとめて示す。
<作製した本発明の薄膜キャパシタ102の層構造>
Cu上部電極20 :Cr下地層50nm+Cu膜10μm
(下部電極用接続端子30も同様)
Ta25誘電体層18 :100nm
Al23絶縁層28 :15nm
Ta25誘電体層26 :50nm(下部誘電体層)
Ta導体層16 :350nm
Cu下部電極14 :2μm
キャパシタ平面サイズ :4mm□(上部電極3.4mm□)
容量密度 :約65nF/cm2
〔比較例〕
比較のために、図2に示した従来のタイプAおよびタイプBの薄膜キャパシタについても、サンプルを作製した。用いた手法は実施例と同様である。作製した従来タイプA、Bの薄膜キャパシタ10A、10Bの層構造はそれぞれ以下のとおりであった。
<従来タイプAの層構造>(図2(A):薄膜キャパシタ10A)
Cu上部電極20 :Cr下地層50nm+Cu膜10μm
(下部電極用接続端子も同様)
Ta25誘電体層18 :300nm
Ta導体層16 :400nm
Cu下部電極14 :2μm
キャパシタ平面サイズ :4mm□(上部電極3.4mm□)
容量密度 :約70nF/cm2
<従来タイプBの層構造>(図2(B):薄膜キャパシタ10B)
Cu上部電極20 :Cr下地層50nm+Cu膜10μm
(下部電極用接続端子も同様)
Ta25誘電体層18 :300nm
Al23絶縁層24 :15nm
Al導体層22 :1μm
Cu下部電極14 :2μm
キャパシタ平面サイズ :4mm□(上部電極3.4mm□)
容量密度 :約65nF/cm2
〔特性試験〕
以上で作製した各サンプルについて、絶縁特性と機械特性を試験した。
<絶縁特性>
パッケージ回路基板内に作り込まれる薄膜キャパシタは、回路基板に施す樹脂硬化処理等の加熱処理に対しても安定した特性が確保できる必要がある。この観点から耐熱性を評価するために、200℃×1hrの熱処理前・後について、印加電圧0〜10Vの範囲で漏れ電流密度を測定した。繰返し測定回数(n)は、従来サンプルはn=10、本発明サンプルはn=3にて行なった。測定結果の平均値を図7にまとめて示す。
図7に示したように、3通りのサンプルのうち、従来タイプAは漏れ電流が最も大きく印加電圧の増加に伴い漏れ電流が増加し、特に熱処理により10倍から100倍も漏れ電流が増大する。これに対して、従来タイプBおよび本発明例は熱処理の前後を問わず漏れ電流が小さく、印加電圧の増加によってもほとんど増加しない。
これは、従来タイプBも本発明例もAl23絶縁膜を用いたことにより、絶縁耐圧が大幅に向上したためである。
<機械特性>
外部荷重による絶縁破壊の防止特性を調べた。上部電極に約1mm2の針先端で10kgfまで荷重負荷し、負荷前に対して絶縁抵抗の変化の有無によって判定した。一旦絶縁破壊が生ずると、ほぼ導通状態になり抵抗値はほぼゼロに降下するので、極めて明瞭に判定できる。
表1に試験結果をまとめて示す。
Figure 0004510595
Figure 0004510595
表1に示したように、従来タイプBは8個の試験サンプル全てについて、荷重により絶縁変化が認められ、全て不良と判定され、良品はゼロであった。8個のそれぞれの結果については表2に示したとおりである。
これに対して、従来タイプAおよび本発明例は12個の試験サンプル全てについて、10kgfまでの荷重に対して、絶縁抵抗は全く変化しなかった。12個全てが良品と判定された。
これは、従来タイプAも本発明例も従来タイプBのように低強度のAl薄膜を残存させず、代わりに高強度のTa薄膜を残存させたことにより、キャパシタ全体としての機械的強度が大幅に向上したためである。
なお、誘電体層18、26としてTa25に代えてNb25を用い、これに対応して上部薄膜18P、下部薄膜16PとしてTaに代えてNbを用いても良い。また絶縁層28としてAl23に代えてSiO2を用い、これに対応して中間薄膜28PとしてAlに代えてSiを用いても良い。
本発明の薄膜キャパシタは、従来は両立できなかった高い絶縁耐圧と高い機械的強度とを兼備することができる。
本発明の薄膜キャパシタの基本構造を示す断面図である。 従来の2種類の薄膜キャパシタを示す断面図である。 本発明により実際に作製した薄膜キャパシタの構造を示す断面図である。 図3の薄膜キャパシタを別体に作製してから回路基板に内蔵させる場合の例を示す断面図である。 図3の薄膜キャパシタを回路基板に直接作り込む場合の例を示す断面図である。 図3の薄膜キャパシタを作製する手順を示す断面図である。 本発明例および従来例について熱処理前後の漏れ電流密度を印加電圧に対して示したグラフである。
符号の説明
100、102 :本発明の薄膜キャパシタ
10A、10B :従来のタイプA、タイプBの薄膜キャパシタ
12 Si基板(他にプリント基板、ポリイミド基板、エポキシ基板等も可)
14 Cu下部電極(Cuの他Pt、Au、Ru、Cu、Crも可)
16P Ta(またはNb)下部薄膜
16 Ta(またはNb)導体層
18P Ta(またはNb)上部薄膜
18 Ta25(またはNb25)誘電体層
20 Cu上部電極(Cuの他Pt、Au、Ru、Cu、Crも可)
22 Al膜
24 Al23
26 下部Ta25(またはNb25)誘電体層
28P Al(またはSi)中間薄膜
28 Al23(またはSiO2)絶縁層
30 下部電極用接続端子(Cu、Pt、Au、Ru、Cu、Cr等)

Claims (4)

  1. 基板上に、下から順に、下部電極、TaまたはNbの導体層、Al23またはSiO2の絶縁層、Ta25またはNb25の誘電体層、上部電極が積層した構造を有し、
    上記TaまたはNbの導体層の上にTa 2 5 またはNb 2 5 の下部誘電体層を備え、その上に上記Al 2 3 またはSiO 2 の絶縁層が位置することを特徴とする薄膜キャパシタ。
  2. 請求項1記載の薄膜キャパシタの製造方法であって、
    基板上に、該下部電極用の導体薄膜、Taの下部薄膜、Alの中間薄膜、Taの上部薄膜を順次形成する工程、
    該上部薄膜の上面から該下部薄膜の一部までを陽極酸化することにより、
    該下部電極、
    aの導体層、
    Ta 2 5 の下部誘電体層
    Al2 3 絶縁層、
    Ta2 5 誘電体層
    が下からこの順に積層した積層構造を形成する工程、
    該誘電体層の上に該上部電極を形成する工程
    を含むことを特徴とする薄膜キャパシタの製造方法。
  3. 請求項1において、上記下部電極が、Pt、Au、Ru、Cu、Cr、Taから成る群から選択したいずれか1種の金属から成ることを特徴とする薄膜キャパシタ。
  4. 請求項において、上記導体薄膜が、Pt、Au、Ru、Cu、Cr、Taから成る群から選択したいずれか1種の金属から成ることを特徴とする薄膜キャパシタの製造方法。
JP2004328415A 2004-11-12 2004-11-12 薄膜キャパシタおよびその製造方法 Active JP4510595B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004328415A JP4510595B2 (ja) 2004-11-12 2004-11-12 薄膜キャパシタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004328415A JP4510595B2 (ja) 2004-11-12 2004-11-12 薄膜キャパシタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2006140312A JP2006140312A (ja) 2006-06-01
JP4510595B2 true JP4510595B2 (ja) 2010-07-28

Family

ID=36620930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004328415A Active JP4510595B2 (ja) 2004-11-12 2004-11-12 薄膜キャパシタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4510595B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5730872B2 (ja) * 2009-07-23 2015-06-10 プロテウス デジタル ヘルス, インコーポレイテッド 固体薄膜コンデンサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit
JPH05175353A (ja) * 1991-12-25 1993-07-13 Hitachi Ltd 半導体チップキャリアおよびその製造方法
JP2001110675A (ja) * 1999-10-05 2001-04-20 Shinko Electric Ind Co Ltd 薄膜コンデンサ素子及びプリント回路基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit
JPH05175353A (ja) * 1991-12-25 1993-07-13 Hitachi Ltd 半導体チップキャリアおよびその製造方法
JP2001110675A (ja) * 1999-10-05 2001-04-20 Shinko Electric Ind Co Ltd 薄膜コンデンサ素子及びプリント回路基板

Also Published As

Publication number Publication date
JP2006140312A (ja) 2006-06-01

Similar Documents

Publication Publication Date Title
KR100834833B1 (ko) 커패시터, 커패시터 내장 회로기판 및 그들 제조 방법
US7793396B2 (en) Manufacturing method of capacitor
US7898795B2 (en) Solid-state electrolytic capacitor
TW200929500A (en) Through hole capacitor and method of manufacturing the same
WO2012002083A1 (ja) コンデンサ及びその製造方法
WO2004077466A1 (ja) 固体電解コンデンサ
JP4953091B2 (ja) コンデンサチップ及びその製造方法
US7957120B2 (en) Capacitor chip and method for manufacturing same
JP2003332173A (ja) コンデンサ素子、固体電解コンデンサおよびコンデンサ内蔵基板
US20240071654A1 (en) Resistance structure and manufacturing method thereof
US8018713B2 (en) Solid electrolytic capacitor having dual cathode plates surrounded by an anode body and a plurality of through holes
JP4510595B2 (ja) 薄膜キャパシタおよびその製造方法
EP2105938B1 (en) Solid electrolytic capacitor device and manufacturing method of the same
JP2005093597A (ja) 薄膜キャパシタ及びその製造方法
JP5434364B2 (ja) 固体電解コンデンサの製造方法
JPH08273983A (ja) アルミ固体コンデンサ
JP2007273502A (ja) 固体電解コンデンサ
JP4973023B2 (ja) 薄膜キャパシタ及びその製造方法
JP2009295634A (ja) 固体電解コンデンサ
JP5017164B2 (ja) 固体電解コンデンサ
JP3433478B2 (ja) 固体電解コンデンサ
JP5411047B2 (ja) 積層固体電解コンデンサ及びその製造方法
JP5428472B2 (ja) 固体電解コンデンサの製造方法
JP4489054B2 (ja) 有機固体電解コンデンサ
JP4341676B2 (ja) コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100430

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4510595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4