JP4510595B2 - 薄膜キャパシタおよびその製造方法 - Google Patents
薄膜キャパシタおよびその製造方法 Download PDFInfo
- Publication number
- JP4510595B2 JP4510595B2 JP2004328415A JP2004328415A JP4510595B2 JP 4510595 B2 JP4510595 B2 JP 4510595B2 JP 2004328415 A JP2004328415 A JP 2004328415A JP 2004328415 A JP2004328415 A JP 2004328415A JP 4510595 B2 JP4510595 B2 JP 4510595B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- capacitor
- layer
- film
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
基板上に、該下部電極用の導体薄膜、TaまたはNbの下部薄膜、AlまたはSiの中間薄膜、TaまたはNbの上部薄膜を順次形成する工程、
該上部薄膜の上面から該中間膜の下面までを陽極酸化することにより、
該下部電極、
TaまたはNbの導体層、
Al2O3またはSiO2の絶縁層、
Ta2O5またはNb2O5の誘電体層
が下からこの順に積層した積層構造を形成する工程、
該誘電体層の上に該上部電極を形成する工程
を含むことを特徴とする薄膜キャパシタの製造方法。
上記(3)の方法において、陽極酸化を該上部薄膜の上面から該下部薄膜の内部まで行なうことにより、
基板上に、
該下部電極、
TaまたはNbの導体層、
Ta2O5またはNb2O5の下部誘電体層、
Al2O3またはSiO2の絶縁層、
Ta2O5またはNb2O5の誘電体層
が下からこの順に積層した積層構造を形成する工程、
該誘電体層の上に該上部電極を形成する工程
を含むことを特徴とする薄膜キャパシタの製造方法。
図4に示すように、シリコンウェハ等の基板12上に複数の薄膜キャパシタ102を形成した後、基板12を切断して個々の薄膜キャパシタ102を得る。
次いで、薄膜キャパシタ102を回路基板40の絶縁層42上に搭載し、上層の絶縁層44で埋め込み、上層の絶縁層44に、キャパシタ102に接続する配線46を形成する。
図5に示すように、回路基板の絶縁層である基板12上に薄膜キャパシタ102を形成した後、上層の絶縁層48に、キャパシタ102に接続する配線50を形成する。この場合、下部電極14は回路基板の配線パターンの一部で構成する。また、下部電極用接続端子30が無くても下部電極14の電気的接続が行なえるため、Ta2O5誘電体薄膜18、Al2O3薄膜28、下部Ta2O5誘電体薄膜26のエッチングや、下部電極用接続端子30の形成が不要である。
図6(1)に示すように、表面にSiO2パッシベーション膜(厚さ300nm)を備えたSi基板12を用意する。
中間薄膜28P(AlまたはSi) :15nm(0.001〜0.05μm)
下部薄膜16P(TaまたはNb) :500nm(0.1〜1μm)
下部電極14(Pt、Au、Ru、Cu、Cr、Ta):2μm(1〜10μm)
基板12(絶縁基板(Si基板、プリント基板、ポリイミド基板、エポキシ基板等))
〔工程2:陽極酸化〕
次に、図6(1)の層構造に上面側からの陽極酸化を行い、図6(2)に示す層構造に変換させる。すなわち、この陽極酸化により、上部Ta薄膜18Pは全厚を陽極酸化してTa2O5誘電体膜18に変換し、中間Al薄膜28Pも全厚を陽極酸化してAl2O3絶縁層28に変換する。
次に、図6(3)に示すように、図中の右寄り部分を選択的にエッチングして、Ta2O5誘電体薄膜18、Al2O3薄膜28、下部Ta2O5誘電体薄膜26を除去して、残留Ta薄膜16を露出させ、段差部Sを形成する。
次に、前出の図3に示したように、左寄り部分の非エッチング部最上層であるTa2O5誘電体薄膜18上に上部電極20を形成し、同時に、右寄り部分の上記段差部Sに露出したTa導体薄膜16上に下部電極用接続端子30を形成する。上部電極20と下部電極用接続端子30は以下のように同一処理工程により同一材料で形成する。
Cu上部電極20 :Cr下地層50nm+Cu膜10μm
(下部電極用接続端子30も同様)
Ta2O5誘電体層18 :100nm
Al2O3絶縁層28 :15nm
Ta2O5誘電体層26 :50nm(下部誘電体層)
Ta導体層16 :350nm
Cu下部電極14 :2μm
キャパシタ平面サイズ :4mm□(上部電極3.4mm□)
容量密度 :約65nF/cm2
〔比較例〕
比較のために、図2に示した従来のタイプAおよびタイプBの薄膜キャパシタについても、サンプルを作製した。用いた手法は実施例と同様である。作製した従来タイプA、Bの薄膜キャパシタ10A、10Bの層構造はそれぞれ以下のとおりであった。
Cu上部電極20 :Cr下地層50nm+Cu膜10μm
(下部電極用接続端子も同様)
Ta2O5誘電体層18 :300nm
Ta導体層16 :400nm
Cu下部電極14 :2μm
キャパシタ平面サイズ :4mm□(上部電極3.4mm□)
容量密度 :約70nF/cm2
<従来タイプBの層構造>(図2(B):薄膜キャパシタ10B)
Cu上部電極20 :Cr下地層50nm+Cu膜10μm
(下部電極用接続端子も同様)
Ta2O5誘電体層18 :300nm
Al2O3絶縁層24 :15nm
Al導体層22 :1μm
Cu下部電極14 :2μm
キャパシタ平面サイズ :4mm□(上部電極3.4mm□)
容量密度 :約65nF/cm2
〔特性試験〕
以上で作製した各サンプルについて、絶縁特性と機械特性を試験した。
パッケージ回路基板内に作り込まれる薄膜キャパシタは、回路基板に施す樹脂硬化処理等の加熱処理に対しても安定した特性が確保できる必要がある。この観点から耐熱性を評価するために、200℃×1hrの熱処理前・後について、印加電圧0〜10Vの範囲で漏れ電流密度を測定した。繰返し測定回数(n)は、従来サンプルはn=10、本発明サンプルはn=3にて行なった。測定結果の平均値を図7にまとめて示す。
外部荷重による絶縁破壊の防止特性を調べた。上部電極に約1mm2の針先端で10kgfまで荷重負荷し、負荷前に対して絶縁抵抗の変化の有無によって判定した。一旦絶縁破壊が生ずると、ほぼ導通状態になり抵抗値はほぼゼロに降下するので、極めて明瞭に判定できる。
10A、10B :従来のタイプA、タイプBの薄膜キャパシタ
12 Si基板(他にプリント基板、ポリイミド基板、エポキシ基板等も可)
14 Cu下部電極(Cuの他Pt、Au、Ru、Cu、Crも可)
16P Ta(またはNb)下部薄膜
16 Ta(またはNb)導体層
18P Ta(またはNb)上部薄膜
18 Ta2O5(またはNb2O5)誘電体層
20 Cu上部電極(Cuの他Pt、Au、Ru、Cu、Crも可)
22 Al膜
24 Al2O3膜
26 下部Ta2O5(またはNb2O5)誘電体層
28P Al(またはSi)中間薄膜
28 Al2O3(またはSiO2)絶縁層
30 下部電極用接続端子(Cu、Pt、Au、Ru、Cu、Cr等)
Claims (4)
- 基板上に、下から順に、下部電極、TaまたはNbの導体層、Al2O3またはSiO2の絶縁層、Ta2O5またはNb2O5の誘電体層、上部電極が積層した構造を有し、
上記TaまたはNbの導体層の上にTa 2 O 5 またはNb 2 O 5 の下部誘電体層を備え、その上に上記Al 2 O 3 またはSiO 2 の絶縁層が位置することを特徴とする薄膜キャパシタ。 - 請求項1記載の薄膜キャパシタの製造方法であって、
基板上に、該下部電極用の導体薄膜、Taの下部薄膜、Alの中間薄膜、Taの上部薄膜を順次形成する工程、
該上部薄膜の上面から該下部薄膜の一部までを陽極酸化することにより、
該下部電極、
Taの導体層、
Ta 2 O 5 の下部誘電体層、
Al2 O 3 の絶縁層、
Ta2 O 5 の誘電体層
が下からこの順に積層した積層構造を形成する工程、
該誘電体層の上に該上部電極を形成する工程
を含むことを特徴とする薄膜キャパシタの製造方法。 - 請求項1において、上記下部電極が、Pt、Au、Ru、Cu、Cr、Taから成る群から選択したいずれか1種の金属から成ることを特徴とする薄膜キャパシタ。
- 請求項2において、上記導体薄膜が、Pt、Au、Ru、Cu、Cr、Taから成る群から選択したいずれか1種の金属から成ることを特徴とする薄膜キャパシタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004328415A JP4510595B2 (ja) | 2004-11-12 | 2004-11-12 | 薄膜キャパシタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004328415A JP4510595B2 (ja) | 2004-11-12 | 2004-11-12 | 薄膜キャパシタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006140312A JP2006140312A (ja) | 2006-06-01 |
JP4510595B2 true JP4510595B2 (ja) | 2010-07-28 |
Family
ID=36620930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004328415A Active JP4510595B2 (ja) | 2004-11-12 | 2004-11-12 | 薄膜キャパシタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4510595B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5730872B2 (ja) * | 2009-07-23 | 2015-06-10 | プロテウス デジタル ヘルス, インコーポレイテッド | 固体薄膜コンデンサ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5745968A (en) * | 1980-08-29 | 1982-03-16 | Ibm | Capacitor with double dielectric unit |
JPH05175353A (ja) * | 1991-12-25 | 1993-07-13 | Hitachi Ltd | 半導体チップキャリアおよびその製造方法 |
JP2001110675A (ja) * | 1999-10-05 | 2001-04-20 | Shinko Electric Ind Co Ltd | 薄膜コンデンサ素子及びプリント回路基板 |
-
2004
- 2004-11-12 JP JP2004328415A patent/JP4510595B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5745968A (en) * | 1980-08-29 | 1982-03-16 | Ibm | Capacitor with double dielectric unit |
JPH05175353A (ja) * | 1991-12-25 | 1993-07-13 | Hitachi Ltd | 半導体チップキャリアおよびその製造方法 |
JP2001110675A (ja) * | 1999-10-05 | 2001-04-20 | Shinko Electric Ind Co Ltd | 薄膜コンデンサ素子及びプリント回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2006140312A (ja) | 2006-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100834833B1 (ko) | 커패시터, 커패시터 내장 회로기판 및 그들 제조 방법 | |
US7793396B2 (en) | Manufacturing method of capacitor | |
US7898795B2 (en) | Solid-state electrolytic capacitor | |
TW200929500A (en) | Through hole capacitor and method of manufacturing the same | |
WO2012002083A1 (ja) | コンデンサ及びその製造方法 | |
WO2004077466A1 (ja) | 固体電解コンデンサ | |
JP4953091B2 (ja) | コンデンサチップ及びその製造方法 | |
US7957120B2 (en) | Capacitor chip and method for manufacturing same | |
JP2003332173A (ja) | コンデンサ素子、固体電解コンデンサおよびコンデンサ内蔵基板 | |
US20240071654A1 (en) | Resistance structure and manufacturing method thereof | |
US8018713B2 (en) | Solid electrolytic capacitor having dual cathode plates surrounded by an anode body and a plurality of through holes | |
JP4510595B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
EP2105938B1 (en) | Solid electrolytic capacitor device and manufacturing method of the same | |
JP2005093597A (ja) | 薄膜キャパシタ及びその製造方法 | |
JP5434364B2 (ja) | 固体電解コンデンサの製造方法 | |
JPH08273983A (ja) | アルミ固体コンデンサ | |
JP2007273502A (ja) | 固体電解コンデンサ | |
JP4973023B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
JP2009295634A (ja) | 固体電解コンデンサ | |
JP5017164B2 (ja) | 固体電解コンデンサ | |
JP3433478B2 (ja) | 固体電解コンデンサ | |
JP5411047B2 (ja) | 積層固体電解コンデンサ及びその製造方法 | |
JP5428472B2 (ja) | 固体電解コンデンサの製造方法 | |
JP4489054B2 (ja) | 有機固体電解コンデンサ | |
JP4341676B2 (ja) | コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100430 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4510595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |