JP4488569B2

JP4488569B2 - 最短時間ｐｌｌ回路

Info

Publication number: JP4488569B2
Application number: JP36476899A
Authority: JP
Inventors: 仁志近藤
Original assignee: 日本テキサス・インスツルメンツ株式会社
Priority date: 1999-12-22
Filing date: 1999-12-22
Publication date: 2010-06-23
Anticipated expiration: 2019-12-22
Also published as: US20010038316A1; US6724264B2; JP2001175302A; WO2001047110A3; WO2001047110A2; EP1250756A2

Description

【０００１】
【発明の属する技術分野】
本発明は、プラント、機器、マイクロコンポーネント、回路および回路要素等の種々の異なった規模、分野、種類等のデバイスの特性を変更するための特性変更方法およびその装置に関するものである。
【０００２】
【従来の技術】
従来、電気回路、電子回路等のデバイスの特性を変更する方法としては、抵抗Ｒ，キャパシタンスＣ，インダクタンスＬ等の回路定数またはパラメータを変更したり、あるいは、Ｒ，Ｃ，Ｌ等の回路素子の回路内における配置、あるいはまた回路全体の構成等を変更することにより行うのが通常である。このような変更を加えることにより、回路の伝達関数が変化し、この結果として回路全体の時間応答や周波数応答のような入出力応答、その他の任意の特性が変化する。この方法によって、異なった制御目標もしくは一定の目標値への制御のような目標に合った応答を有する電気／電子回路を実現している。
【０００３】
ここで、本明細書においては、用語“デバイス”は、プラント、機器、マイクロコンポーネント、回路および回路要素等の種々の異なった規模の装置、電気、化学、機械、物理等の異なった分野の装置、あるいは異なった種類等の装置を含むあらゆる装置を包含するものとする。また、この“デバイス”は、制御工学の分野において“プラント”または“制御対象”と呼ばれるものをも包含する。
【０００４】
上記の点について、１例としてある制御系の時間応答特性について図３１を参照して説明する。尚、図３１は数学的に書いてあり、対象を限定しておらず、制御の対象はロボットアームの位置（角度）制御や、電源レギュレータの電圧制御、新幹線の速度制御など広範囲に渡る。例えば、周波数トラッキングへの応用でみれば、外乱はジッタと呼ばれ、そして電源レギュレータでは外乱はリップルという等の別の表現が使われる。
【０００５】
図３１の（ａ）は、ある制御目標値が与えられたときに、立ち上がりをよくするために感度を上げると振動的になり、外乱にも弱くなる、ということを示している。これに対し、図３１の（ｂ）は、外乱を抑制するために、感度を下げると立ち上がりが遅くなることを示している。このように、感度と外乱抑制特性は、異なった制御目標であって互いに相反する特性である。したがって、図３１（ｃ）に示すように、従来は、うまく調整をすることにより、それら特性の両方を満足する制御ポイントを探すことであるが、多くは、どちらにも不十分な設計ポイントを妥協点として採用することになる。すなわち、立ち上がりがやや遅くしかも外乱にもやや弱いという設計ポイントが採用される。従来の適応制御は、制御対象の状態に応じて感度を適応的に変化させることにより、相反する特性または制御目標（本例の場合は感度と外乱抑制特性）をできる限り同時に満足させることにより、図３１（ｄ）に示すような特性に可能な限り近い特性を得ようとしている。
【０００６】
ここで、図３２を参照して、図３１に示した時間応答を周波数応答の面から見た場合について説明する。感度（または応答）が高いか低いは、伝達関数の高域特性がどのくらい伸びているかで表される。すなわち、図３２（ａ）に示すように、立ち上がりを良くするために感度を上げるには、高いゲインが高域まで伸びた伝達関数（系の周波数特性）にすれば良く、そして図３２（ｂ）に示したように、外乱抑制をするため感度を下げるには、高域でゲインを落とした伝達関数とすれば良い。これから判るように、高域の感度を落とすとは、すなわち、高域のゲインを下げることに等しい。従来、低域特性を損なわずに、高域特性を調整する上記の範疇に入る多くの手法が提案されてきている。
【０００７】
相反する特性に対処する必要のあるデバイスの具体的な１例としては、位相同期ループ（ＰＬＬ）回路がある。このＰＬＬでは、通常、電圧制御発振器（ＶＣＯ）を制御対象とするコントローラを備え、発振周波数の追従速度、安定性等を希望する特性に設計するため、上記のようにコントローラの回路定数、回路構成等を工夫している。多様なＰＬＬの中でも、ジッタ抑制よりも高速応答性を追求したものとして、“最短時間ＰＬＬ”が知られている。この最短時間ＰＬＬは、例えば、小林ほかの“高速零位法による最短時間ＰＬＬ”と題する計測自動制御学会論文集、16-4, 573/578(1980)に発表されている。
【０００８】
以上には、ＰＬＬを含む制御系についての従来の問題を特に記述したが、これと同様の問題は、電気／電子回路に限られず、相反する特性の調整が必要なその他のあらゆる分野、規模、種類の装置等のデバイスにも当てはまる。例えば、大規模なプラント、コンピュータ等の電子機器、マイクロコンポーネント、センサ等の電子デバイス、半導体回路等である。
【０００９】
また、従来調整が必要な相反する特性のその他の例としては、即応性と外乱抑制特性の以外に、解像度と描画速度、Ａ／Ｄコンバータの分解能と変換速度、等の様々のその他の特性がある。
【００１０】
【発明が解決しようとする課題】
上述の従来技術においては、“デバイス”の回路定数、回路配置等の既存の設計パラメータのみを用いてデバイス特性を変更させているため、デバイス全体の特性をより一層向上させようとするときに、煩雑な設計手順を要することが多い。また、相反する特性の実現においてかなりの妥協を余儀なくされ、このような相反する特性を実質上同時に実現することが困難であった。
【００１１】
したがって、本発明の目的は、種々の分野、種々の規模、種々の用途、種々のタイプ等の多様なプラント、機器、回路、半導体デバイス等のデバイスの特性を変更する、従来の技術とは異なった特性変更の方法および装置を提供することである。
【００１２】
本発明の別の目的は、制御対象を制御する、従来技術とは異なった制御の方法および装置を提供することである。
本発明の別の目的は、従来技術における相反する動作、性能等の特性を実質上同時に実現できる、制御方法および装置を提供することである。
【００１３】
本発明のさらに別の目的は、従来よりもデバイスの動作、性能等の特性を向上させることができる方法および装置を提供することである。
【００１４】
【課題を解決するための手段】
上記の目的を達成するため、本発明では、デバイスの特性を変更するのに、時間スケールの概念を用いる。
【００１５】
すなわち、本発明によるデバイス特性変更方法は、デバイスの特性を、該デバイスが動作する時間スケールを変更することにより変更する。
また、本発明によるデバイスの特性を変更するデバイス特性変更装置は、デバイスが動作する時間スケールを生成する時間スケール生成手段と、前記時間スケールを変更する時間スケール変更手段と、を備え、前記デバイスの特性を、該デバイスが動作する時間スケールを変更することにより変更する。
【００１６】
本発明によれば、前記デバイスは、第１の時間スケールにおいて動作するときに第１の特性を有し、前記第１の時間スケールとは異なった第２の時間スケールにおいて動作するときには第２の特性を有するようにできる。
【００１７】
また、本発明によれば、前記特性は、時間に依存する特性とすることができる。この場合、前記時間に依存する特性は、デバイスの入出力応答の特性とできる。また、この場合、前記入出力応答は、デバイスの周波数に依存した入出力応答とすることができる。
【００１８】
また、本発明によれば、前記特性の変更は、異なった制御目標を達成するために行ったり、所定の１つの目標値を達成するために行ったりすることができる。また、前記特性の変更は、前記デバイスの伝達関数を実質上一定に保ちながら行ったり、前記デバイスの伝達関数の変更を伴いながら行ったりできる。また、前記特性の変更は、前記時間スケール以外の前記デバイスの特性に影響を与える要素の変更を伴ったり、あるいはそのような変更を伴わないこともできる。
【００１９】
また、本発明によれば、前記デバイスは、異なった時間スケールで動作して実質上互いに異なった特性を有する、可変の時間スケールで動作可能なデバイスとすることができる。また、前記デバイスは、電気、機械、化学または物理の分野のデバイスを含むものとできる。さらに、前記デバイスは、プラント、機器、マイクロコンポーネント、回路、または回路要素から成るものとできる。また、前記デバイスは、デジタル形態またはアナログ形態で動作するものとできる。また、前記デバイスは、制御対象を制御する制御系内において使用するコントローラとすることができる。この場合、前記制御デバイスは、フィードフォワード制御を行うものとしたり、フィードバック制御を行うものとすることができる。
【００２０】
また、本発明によれば、前記デバイスの時間スケールを、前記デバイスの外部からの信号に応答して、あるいは前記デバイスの内部からの信号に応答して定めることもできる。前記デバイスの伝達関数は、前記時間スケールの変更に拘わらず実質上一定に維持することができる。前記時間スケールは、実時間である時間スケールを含むこともできる。前記時間スケールの変更は、任意の数の複数の時間スケールへの変更を含むものとできる。前記時間スケールは、所定のシーケンスにしたがって変更することができ、この場合、前記所定のシーケンスは、異なった制御目標を達成するための適応制御に対し定めたものとすることができる。
【００２１】
本発明によれば、上記のデバイス特性変更方法を備えた、前記デバイスの作動方法も提供する。
さらに、本発明によれば、上記のデバイス特性変更装置と、前記デバイスと、から成るデバイス・システムも提供する。
【００２２】
また、本発明によれば、入力信号に応答して制御対象を制御する制御方法は、
イ）時定数を含む所定の伝達関数に従い前記入力信号に応答して前記制御対象に対する操作量を発生するステップと、ロ）前記制御対象の状態を表す状態値を発生する状態値発生ステップと、ハ）所定の時間スケール変更関数を使用することにより、前記状態値から時間スケール変更値を発生する時間スケール変更値発生ステップと、ニ）該時間スケール変更値に応答して前記伝達関数の前記時定数を変更する時定数変更ステップと、から成る。
【００２３】
本発明によれば、前記伝達関数を、前記制御対象を制御する制御系において使用するコントローラが含む伝達要素手段により提供するステップ、を含むことができる。さらに、前記伝達要素手段の動作する時間スケールを生成するステップ、を含むことができる。また、前記状態値発生ステップは、前記制御系内の状態を観測することにより、前記制御対象の前記状態値を発生すること、を含むことができる。
【００２４】
また、本発明によれば、入力信号に応答して制御対象を制御する制御系において使用するコントローラは、イ）所定の時間スケールを生成する時間スケール生成手段と、ロ）前記所定の時間スケールで動作する、所定の伝達関数を有する伝達要素手段と、ハ）前記制御系内の状態を観測することにより、前記制御対象の状態を表す状態値を発生する観測手段と、ニ）所定の時間スケール変更関数を有し、前記観測手段からの前記状態値を入力とする前記所定時間スケール変更関数から得た時間スケール変更値を発生する時間スケール変更手段と、ホ）前記時間スケール変更値に応答して前記所定の時間スケールを変更する時間スケール変更手段と、から成る。
【００２５】
また、本発明によれば、上記の制御方法およびコントローラにおいては、さらに、前記時定数の変更による前記伝達関数の変化を補償するようにすることができる。
【００２６】
また、前記時間スケール変更値の発生は、イ）第１の評価関数を使用することにより、前記状態値から第１評価値を発生し、ロ）第２の評価関数を使用することにより、前記状態値から第２評価値を発生し、ハ）所定の第１のしきい値を設定し、ニ）所定の第２のしきい値を設定し、ホ）前記第１評価値を前記第１しきい値と比較し、前記第１評価値が前記第１しきい値より大きいときに、前記時間スケール変更値を初期値に設定し、ヘ）前記第２評価値を前記第２しきい値と比較し、前記第２評価値が前記第２しきい値より小さいときに、前記時間スケール変更値を更新すること、から成るようにできる。
【００２７】
また、本発明によれば、前記第１と第２のしきい値は等しく、前記第１と第２の評価関数は等しくできる。また、前記初期値は１としかつ前記の初期値の更新は増大としたり、あるいは、前記初期値は所定の値としかつ前記の初期値の変化は増大または減少とすることができる。また、前記初期値の変化の増大は、所定のシーケンスで増大させることができる。前記所定のシーケンスは、加算的または乗算的なシーケンスとすることもできる。
【００２８】
さらに、本発明によれば、前記時定数変更は、前記時間スケール変更値に応答して前記時間スケールを拡大または縮小することを含むことができる。また、前記時間スケール拡大／縮小は、可変周波数の基準信号を発生する基準信号発生手段を使用すること、を含むことができる。前記基準信号発生手段は、発振パルスの間引きと発振パルスの挿入とにより、前記可変周波数の基準信号を発生することができる。
【００２９】
また、本発明によれば、前記入力信号は、前記制御系に入力される目標値を表す信号としたり、あるいは前記制御系に入力される目標値と、前記制御系内のフィードバック値との偏差を表す信号とすることができる。
【００３０】
また、本発明によれば、前記伝達要素手段は、微分要素、積分要素、一次遅れ要素、二次遅れ要素、無駄時間要素を少なくとも１つを含むようにできる。
また、本発明によれば、前記コントローラは、離散値系のものとすることができる。また、前記コントローラは、連続値系のものとすることができる。この場合、前記コントローラは、前記入力信号をサンプリングしてサンプル化入力信号を発生するサンプリング手段、を含むようにできる。
【００３１】
さらに、本発明によれば、前記制御系は、ＰＬＬ回路とすることができ、また、最短時間ＰＬＬとすることもできる。
また、本発明によれば、上記の制御方法を備えた、前記制御対象の作動方法を提供する。
【００３２】
さらに、本発明によれば、上記のコントローラと、前記制御対象と、から成る制御系も提供する。
【００３３】
【発明の実施の形態】
以下、本発明のいくつかの実施形態について、以下の図面を参照して詳細に説明する。
本発明の第１の実施形態
図１は、本発明を組み込んだ第１の実施形態のデバイス・システムＡをブロック図で示している。このデバイス・システムＡは、図示のように、特性の変更対象であるデバイス１と、このデバイス１の特性を変更するための特性変更装置３を備えている。デバイス１は、上述のように、プラント、機器、マイクロコンポーネント、電気回路および電気回路要素等の、種々の異なった規模の装置、電気、化学、機械、物理等の異なった分野の装置、あるいは異なった種類等の装置を含む、あらゆる装置を包含するものとする。特性変更装置３は、デバイス１が動作する時間スケールを提供するものであり、図示のように時間スケール変更部３０と、時間スケール生成部３２とを備えている。ここで、用語“時間スケール”とは、時間軸のスケールのことを指し、実時間（絶対時間）をも含む概念とする。時間スケール変更部３０は、システム外部からの入力に応答してあるいはシステムの内部的な信号に応答して、デバイス１が動作する時間スケールを変更するための時間スケール変更信号ＴＳＣをその出力に発生する。この出力ＴＳＣを受ける時間スケール生成部３２は、この受けた出力ＴＳＣが指定する時間スケールの時間スケール出力ＴＳをその出力に生成する。時間スケール生成部３２は、例えば可変周波数発振器あるいは可変周波数のクロック発生器等が可能であり、時間スケール出力ＴＳの例としては、可変周波数の発振出力、クロック信号等がある。
【００３４】
図２は、デバイス１の特性の１つである入出力応答、特にその周波数応答が、時間スケールの変更により変化する様子を示している。ここで、デバイス１が、ある伝達関数を有すると仮定し、そしてデバイス１のある基準となる時間スケール値ＴＳ１での周波数応答をカーブＣ１とすると、この時間スケールをＴＳ１より高い時間スケール値ＴＳ２にしたときには、例えばカーブＣ２になる。これは、時間スケールまたは時間目盛りの圧縮により、周波数特性が、低周波数側にシフトするからである。時間スケールをＴＳ１よりも低い値に変更するときには、時間スケールの伸張により、上記と逆のこと、すなわちカーブＣ１からカーブＣ４への特性変更が生じる。このように、デバイス１の動作する時間スケールを変更することによっても、その周波数応答を、周波数方向およびゲイン方向の両方向において変更することができる。本実施形態の場合は、デバイス１の回路定数、回路構成等については、一切変更を行わない。時間スケールの変更と共に、回路定数等の変更も行えば、カーブＣ３のように、特性のシェイプを大きく変化させずに、周波数方向に特性を縮小したりあるいは拡大したりすることもできる（この特性の縮小あるいは拡大は、単なる平行移動とは異なる）。尚、図１の実施形態では、時間スケール生成部３２は、デバイス１の外部に設けたものとして示しているが、デバイス１自体にこの生成部を備えるものであれば、時間スケール生成部３２を省くことができる。
本発明の第２の実施形態
次に、図３を参照して本発明の第２の実施形態であるデバイス・システムＢについて説明する。図３は、デバイス・システムＢをブロック図で示しており、このシステムＢは、図１のデバイス特性変更装置３Ａに対し特性変化補償部３４Ｂを追加した点のみ相違しており、したがって以下にこの特性変化補償部３４Ｂについて特に説明することにする。尚、図１と同じ要素には同じ参照番号を使用し、その後に記号“Ｂ”を付してある。図示のように、特性変化補償部３４Ｂは、時間スケール変更部３０Ｂからの時間スケール変更信号ＴＳＣを受ける入力と、そして特性変化補償出力ＣＣＯをデバイス１Ｂに対し発生する出力とを有している。この特性変化補償部３４Ｂは、時間スケール変更信号ＴＳＣに応答してのデバイス１Ｂの特性の変化を補償するためのものである。ここでは、用語“補償”とは、デバイス１Ｂの伝達関数を一定に保つかあるいは任意の所定のものにするようにデバイス特性の補償を行うことを意味する。この特性変化補償部３４Ｂは、例えば、時間スケールの変更に伴うデバイス１Ｂの伝達関数の変化を相殺するように、デバイス１Ｂの伝達関数を変化させたり、あるいは変化相殺のための伝達関数を有する伝達要素を追加したりすることを含む。尚、伝達関数を変更する方法としては、種々の任意の公知の技術を使用することができる。また、補償部３４Ｂは、デバイス１Ｂの外部に設けたものとして示しているが、デバイス１Ｂ自体内に設けることも可能である。
【００３５】
図４は、図３に示した本発明のデバイス・システムＢにより得られる周波数応答について説明する。図４（ａ）は、図３２（ａ）に示した特性と同じであって、入出力応答の立ち上がりを良くするために、ほぼ一定のゲインが高域まで伸びた伝達関数の周波数特性を示してる。これに対し、図４（ｂ）は、本発明によりデバイスＢの時間スケール変更を利用したその特性変更によって、外乱抑制するために高域のゲインを落とした伝達関数の周波数特性を示している。図から判るように、時間スケールすなわち時間目盛りを縮小に加えて、伝達関数の補償を付加することにより、カーブＣ１をカーブＣ２（図２参照）ではなくカーブＣ３の位置へと特性のシェイプを大きく変化させることなく移動させることができる。これにより、図３２（ｂ）の特性と同様の高域のゲインを抑制した周波数特性が得られる。
【００３６】
これからも判るように、本発明では、従来容易ではなかったデバイスの異なった周波数特性を、単に時間スケールの変更、あるいはこの時間スケールと一緒にデバイスの特性変化補償を行うことにより、簡単に得ることができる。
本発明の第３の実施形態
次に、図５を参照して、本発明を制御系に適用した場合の第３の実施形態について説明する。図示のように、この制御系Ｃは、任意の制御対象２Ｃを制御するためコントローラ１Ｃ（図３のデバイス１Ｂに相当）と、このコントローラ１Ｃの特性を変更するための特性変更装置３Ｃ（図３のデバイス特性変更装置３Ｂに相当）とを備えている。この制御系Ｃの構成は、図３のデバイス・システムＢとほぼ同様であるが、異なっている点は、デバイス１Ｂが制御系のコントローラである点である。このコントローラ１Ｃは、制御対象２Ｃの制御のため、回路定数、回路構成等の従来の設計手法により定まるある一定の伝達関数を有している。このコントローラ１Ｃとしては、任意の特性をもつものを使用することができ、特に、過去に提案された優れた特性を持つものを利用することができる。その１つの例としては、即応性の面で優れた前述の最短時間ＰＬＬがある。コントローラ１Ｃは、その入力に、制御の目標値か、あるいはこの目標値とフィードバック信号との偏差を表す入力信号ＩＮを受け、そしてこの入力に応答して制御対象２Ｃに対する操作量となる出力信号ＯＵＴを発生する。
【００３７】
また、図５が図３と異なっている点は、時間スケール変更部３０Ｃが、時間スケール変更器３００Ｃに加えて、状態観測器３２０Ｃを備えている点、また、特性変化補償部３４Ｂが伝達関数変更部３４Ｃになっている点である。詳細には、時間スケール変更部３０Ｃは、時間スケール変更器３００Ｃと、制御対象２Ｃの状態を、制御対象から直接にあるいは制御系Ｃ内の制御対象以外の部分（例えば、コントローラの入力、出力、あるいはコントローラ内の適当な箇所）から間接に得る状態観測器３２０Ｃと、から成っている。その間接に得る場合には、状態観測器は、状態推定器と呼ぶこともできる。状態観測器３２０Ｃは、その観測した制御対象の状態を表す状態信号ＳＳを出力に発生する。この状態信号ＳＳを受ける時間スケール変更器３００Ｃは、所定の時間スケール変更関数Ｆｔｓｃを有する。この関数は、状態観測器３２０Ｃからの状態信号ＳＳから、この信号値のときに使用すべき時間スケール値を指定する時間スケール値ＴＳＶを発生するものであり、ルックアップ・テーブルを含む種々の既知の方法で実現することができる。次に、この時間スケール値ＴＳＶを受ける時間スケール生成部３２Ｃは、図３の時間スケール生成部３２Ｂと同様のものであって、時間スケール生成のため所定の時間スケール生成関数Ｆｔｓｇを有しており、時間スケール値ＴＳＶを入力として関数Ｆｔｓｇにより生成する時間スケールを決定し、そしてこの決定した時間スケールを有する時間スケール出力ＴＳを生成する。関数Ｆｔｓｇの最も簡単な例は、１の定数である。この時間スケール出力ＴＳは、本例では、例えば可変周波数のクロック信号である。ここで、時間スケールを拡大するとは、このクロック信号の周波数を低くすることであり、縮小するとはその周波数を高くすることである。この時間スケール出力ＴＳとしては、クロック信号のような矩形だけでなく、正弦波の発振器出力のようなその他の任意の周期性波形の信号も使用することができる。尚、この時間スケール生成部３２Ｃの１部分を構成する可変周波数のクロックを発生する部分は、コントローラ１Ｃ内にこのようなクロック発生器を有する場合には、省略することができる。
【００３８】
本発明では、時間スケール生成部３２Ｃを使用して時間スケールを変更することにより、コントローラ１Ｃ内の伝達要素の伝達関数の時定数を変化させることができる。本発明は、このようにして、好ましくは時間スケールを適応的に変えることによって、制御系の周波数特性を適応的に可変する手法を提供する。これにより、本発明の１つの利点として、過去に提案された特徴のある制御系を（特徴的な回路定数を変えることなく、すなわち伝達関数の形を大きく変えずに）そのまま用いることもできる。
【００３９】
また、時間スケール値ＴＳＶを受ける伝達関数変更部３４Ｃは、図３の特性変化補償部３４Ｂに対応する要素であって、補償部３４Ｂをより具体化したものである。この伝達関数変更部３４Ｃは、コントローラ１Ｃの伝達関数を変更対象の特性としており、そしてその変更のため、所定の伝達関数変更関数Ｆｔｆｃを有している。伝達関数変更部３４Ｃは、時間スケール値ＴＳＶを入力として関数Ｆｔｆｃにしたがいコントローラ１Ｃの伝達関数を変更するための伝達関数変更出力ＴＦＣを発生する。このＴＦＣ出力は、コントローラ１Ｃ内に設けた伝達関数を変更するのに使用する回路（図示せず）の構成に適合したものとする。
【００４０】
図６および図７を参照して、伝達関数変更部３４Ｃについてさらに詳細に説明する。図６は、コントローラ１Ｃが積分要素である積分器１０Ｃのみから成ると仮定した例について示している。この積分器の伝達関数Ｇ１は、図示のように１／Ｔｓで表され、ここで、Ｔは時定数であり、ｓはラプラス演算子である。本例の場合、時間スケール変更により生じる時定数変化がもたらす伝達関数Ｇ１の変化を補償するため、コントローラ１Ｃ内に補償器１２Ｃを設ける。補償器１２Ｃは、積分器の伝達関数Ｇ１を一定に保つための補償を行うため、乗算器から構成している。この乗算器１２Ｃは、コントローラ１Ｃへの入力に係数γを乗算する回路であり、伝達関数変更部３４Ｃからの伝達関数変更出力ＴＦＣにより指示される値の係数γを乗算器入力に乗算してその結果を出力する。この場合の伝達関数Ｇ１は、以下の通りに表せる。
【００４１】
【数１】

【００４２】
これから判るように、時定数Ｔの変化に拘わらず伝達関数Ｇ１を一定に維持するには、Ｔを２倍にするときにはγを２倍にすればよい。これにより、伝達関数を一定に保持することができる。尚、γ＝１のままにしたときには、伝達関数Ｇ１は、時定数Ｔの変化前の１／２の伝達関数になる。このような伝達関数変化が望ましい場合には、本例のような補償器は省略したり、あるいは他の伝達関数への変更を行うこともできる。
【００４３】
図７を参照して、図６の構成を採用した場合の動作について説明する。図７は、積分器に定値入力信号を加えたときの出力波形を示したものであって、図７（ａ）は、サンプリング周期がｆの場合を示し、そして図７（ｂ）は、サンプリング周期がｆ’の場合を示している。尚、横軸は時間であり、小さな目盛りは、動作クロックを表している。図７（ａ）では、サンプリング・タイミング１，２，３でサンプリングしている。図７（ａ）のタイミング１で、時間スケールの変更によりサンプリング周期をｆからｆ’に変化させたとき、積分器の入出力応答を変更したサンプリング・タイミング上で同一とするには、サンプリング周期が長くなった分、定値入力信号を図７（ｂ）の点線から実線へと小さくすれば実現できる。この定値入力信号の調整は、上記例の補償器１２Ｃで行うことができる。サンプリング周期を長くすると、積分器の感度すなわち応答速度が低下することにより、積分器の外乱抑制力が高まる。サンプリング周期を短くすると、これと逆の特性を実現できる。
【００４４】
次に、図８を参照して、時間スケール変更器３００Ｃの１つの具体的な回路について説明する。図示のように、時間スケール変更器３００Ｃは、図５の状態観測器状態観測器３２０Ｃからの制御対象の状態値を受ける状態量判定部３００−１と、これに接続した設定値更新部３００−３とから成っている。図８には、さらに、図５の時間スケール生成部３２Ｃと伝達関数変更部３４Ｃとにそれぞれ対応する可変周波数発振器３２００Ｃと伝達関数変更器３４０Ｃも示している。詳細には、状態量判定部３００−１は、評価関数回路としきい値記憶器と比較器とから成る回路を２組、すなわち３００−１０，１１，１２と３００−１３，１４，１５とを備えている。評価関数回路３００−１０は、入力に観測した状態量を受け、そして内蔵の所定の評価関数Ｆｅ１にしたがって評価し、そして評価結果Ｅ１を出力に発生する。しきい値（ＴＨ１）記憶器３００−１１は、評価関数Ｆｅ１による評価結果Ｅ１を判断する際の基準となるしきい値ＴＨ１を記憶し、そして出力にこのしきい値を供給する。比較器３００−１２は、評価結果Ｅ１としきい値ＴＨ１とを受け、そして評価結果Ｅ１がしきい値ＴＨ１以上の場合には、その初期値設定出力ＩＮＩＴをハイにする。評価結果Ｅ１がしきい値ＴＨ１未満である場合には、初期値設定出力ＩＮＩＴをローにする。これにより、評価結果Ｅ１がしきい値ＴＨ１を超えたときには、時間スケールを初期値に設定するよう動作する。他方の組の評価関数回路３００−１３は、評価関数Ｆｅ１と等しいかあるいはそれと異なった第２の評価関数Ｆｅ２を有し、受けた状態量をこの関数にしたがって評価した結果Ｅ２を出力に発生する。しきい値（ＴＨ２）記憶器３００−１４は、しきい値ＴＨ１と等しいかあるいはこれより小さいしきい値ＴＨ２を記憶し出力する。比較器３００−１５は、評価結果Ｅ２としきい値ＴＨ２とを受け、そして評価結果Ｅ２がしきい値ＴＨ２以上の場合には、更新命令信号ＵＣをローにして、時間スケール変更の更新を止め、そして評価結果Ｅ２がしきい値ＴＨ２未満となったときには、更新命令信号ＵＣをハイにして、時間スケール変更の所定のシーケンスに従った更新を行わせる。
【００４５】
初期値設定出力ＩＮＩＴと更新命令信号ＵＣとを受ける設定値更新部３００−３は、初期値設定出力ＩＮＩＴを受ける入力を有する時間スケール設定値記憶器３００−３０と、この記憶器の出力に接続した入力を有する増加関数回路３００−３１および減少関数回路３００−３２と、そしてこれら関数出力を受けるセレクタ３００−３３とを備えている。このセレクタの出力は時間スケール設定値記憶器３００−３０の別の入力に接続している。詳細には、記憶器３００−３０は、初期値設定出力ＩＮＩＴがハイになったときには、この記憶器内に設けた時間スケールの初期値をその出力に時間スケール値ＴＳＶとして発生し、またＩＮＩＴがローのときには、セレクタから受けた入力をその出力に発生する。記憶器の出力を受ける２つの関数回路３００−３１と３００−３２とは、記憶器出力から増加するあるいは減少する値を発生する回路である。これら増加または減少する値を受けるセレクタ３００−３３は、更新命令信号ＵＣがローのときには、いずれの出力も選択せず、このときには記憶器３００−３０は、その初期値を出力し続ける。一方、更新命令信号ＵＣがハイになったときには、初期値が時間スケール変更範囲内の最小値である場合には、増加関数回路出力を選択して出力に発生する。このとき、その増加関数回路出力は、記憶器３００−３０において、初期値に代えて出力に発生される。更新命令信号ＵＣがハイにとどまる限りは、記憶器出力は、増加関数回路にフィードバックされて、さらに増加した信号を発生し、これは、セレクタ３００−３３と記憶器３００−３０を介して出力される。これにより、時間スケール値ＴＳＶを次第に増加させることができる。このような構成による動作について、評価関数Ｆｅ１＝１、評価関数Ｆｅ２＝１、ＴＨ１＝ＴＨ２とし、しかも初期値が最も縮小した時間スケールを表す最も単純な例で説明する。先ず、時間スケール変更器３００Ｃは、観測された状態量がしきい値ＴＨ１よりも大きい場合には、時間スケールを最も縮小した時間スケール（上記の例では高いサンプリング周波数に対応する）にすることにより、コントローラ１Ｃの感度、すなわち応答速度を上げ、そして状態量がしきい値ＴＨ２より下になったときには、初期値を増加させることにより時間スケールを拡大して、コントローラ１Ｃの感度を下げる。このＴＨ２より小の条件が続く限り、時間スケールを拡大し続けることにより、コントローラ１Ｃ感度をより一層低下させることにより、コントローラ１Ｃの安定性を増大させていくことができる。この間に、状態量が急に大きくなってＴＨ１を超えた場合には、再び時間スケールを縮小することにより、コントローラの感度を上げて即応性を高めることができる。
【００４６】
上記の例では、増大関数を使用する例について説明したが、初期値が、時間スケール変更範囲内の最大値である場合には、セレクタ３００−３３は、減少関数回路出力を選択して出力に発生し、初期値に代えて記憶器３００−３０の出力に発生される。更新命令信号ＵＣがハイにとどまる限りは、記憶器出力は、減少関数回路にフィードバックされて、さらに減少した信号が発生される。尚、以上の２つの場合には、増加関数または減少関数のいずれか一方は省略することができる。また、時間スケール初期値が時間スケール変更範囲内の中間にある場合には、増加関数と減少関数を組み合わせて使用することができ、この場合には、評価関数回路／しきい値記憶器／比較器の組を少なくとも１つ追加することにより、増加関数／減少関数間の選択を行えば良い。
【００４７】
次に、図９を参照して、図５に示した制御系Ｃの変更例について説明する。図５では図示において特に示していないが、図５の制御系Ｃは、図９（ａ）に示すようにフィードフォワード・システム構成で実現することができる。この場合、入力ＩＮは、前述のように目標値ｒと等しい。また、図９（ｂ）に示すように、フィードバック・システム構成で実現することもでき、この場合には、入力ＩＮは、加算器４Ｃにより目標値ｒとフィードバック信号ｙとの差を取って得た偏差εに等しい。
【００４８】
次に、図１０、図１１を参照して、コントローラ１Ｃと伝達関数変更部３４Ｃの変更例について説明する。図１０は、コントローラ１Ｃの伝達要素１０Ｃ’が一次遅れ要素から成る場合を示している。図示のように、この一次遅れ要素の伝達関数は、１／（１＋Ｔｓ）である。この一次遅れ要素の場合も伝達関数を一定にする補償を行いたい場合には、図示の補償器１２Ｃ’を使用して可能である。すなわち、補償器１２Ｃ’は、コントローラ１Ｃの入力と一次遅れ要素１０Ｃ’の入力との間に接続し、そしてその伝達関数が、その分子に、一次遅れ要素１０Ｃ’の伝達関数の分母の動作をキャンセルするためにその分母と同じ項をもち、さらに時定数の変更を受ける一次遅れ要素の分母の項と同じ項を分母にもつようにする。この補償器１２Ｃ’は、伝達関数変更部３４Ｃからの伝達関数変更出力ＴＦＣに応答してγの値を変化させる。このタイプの補償器による補償は、一次遅れ要素内の積分器に対し、図６に示したような乗算器を付加することができない場合には、採用できる手法である。これと同様の補償は、微分要素、二次遅れ要素等にも採用することができる。尚、無駄時間要素の場合には、伝達関数を一定に保つ意味での補償は行えない。
【００４９】
図１１は、一般系に対する補償器の例を示している。図示のように一般系の伝達要素１０Ｃ”は、その伝達関数をブロック中の一般式で表せる。このため、使用する補償器１２Ｃ”は、ブロック中の式で表した伝達関数を有し、これを使用することにより、伝達要素の伝達関数を時間スケールの変更に拘わらず一定に維持することが可能である。尚、補償器の伝達関数の係数γは、図５の伝達関数変更部３４Ｃの伝達関数変更出力ＴＦＣで指定する。
【００５０】
ここで、注意されたいのは、上記の補償器では、伝達関数を一定に維持するための補償を行っているが、伝達関数の変化が許容できる場合あるいはそのような変化が望ましい場合には、伝達関数を一定にするという補償は必要でないことである。したがって、伝達関数が時間スケールに変化に応じてある所望の変化をさせたい場合には、上記補償器により、その所望の変化からのずれを補償するようにすることもできる。
本発明の第４の実施形態
次に、図１２−図１５を参照して、本発明を最短時間ＰＬＬに適用した場合の第４の実施形態について説明する。図１２に示すように、本発明によるＰＬＬ回路Ｄは、従来のＰＬＬ回路と同様、位相同期すべき基準信号ｒを２つの入力の内の一方に受ける位相比較器４Ｄと、本発明によるコントローラ１Ｄと、電圧制御発振器（ＶＣＯ）のような可変周波数発振器２Ｄとから成り、発振器２Ｄの出力は位相比較器４Ｄの他方の入力に接続されている。尚、必要に応じて、位相比較器４Ｄと一方の入力と基準信号ｒとの間に１／ｒ分周回路を設け、他方の入力と発振器２Ｄ出力との間に１／ｆ分周回路を追加することもできる（図１２では点線で図示）。
【００５１】
図１３は、図１２のコントローラ１Ｄの詳細を示すブロック図であり、このコントローラは、位相比較器４Ｄからの偏差信号ε（ｋ）を受ける１／ｎ乗算器１２Ｄと(γ＝１／ｎである)、最短時間ＰＬＬの特徴を成す予測器１４Ｄおよび操作量記憶器１０Ｄとから成っている。尚、ｎは時間スケール係数である。予測器１４Ｄは、乗算器１２Ｄ出力を受けるＺ^-1要素およびｋ倍の乗算器と、ｋ倍乗算器出力からＺ^-1要素出力を減算する加算器と、から成る。また、操作量記憶器１０Ｄは、加算器と、この加算器出力を受けるＺ^-1要素と、から成り、その加算器は予測器１４Ｄ出力にＺ^-1要素出力を加算するよう接続している。Ｚ^-1要素は、１サンプリング時間だけ、データを保持するレジスタである。サンプリング時間とは、位相比較器４Ｄがつくるデータ計測終了時刻毎に発生する周期信号であり、基準信号（もしくはその1/r）の周波数にほぼ等しい。このコントローラ全体の伝達関数は、以下となる。
【００５２】
【数２】
X(Z) = (k-Z^-1) / (1- Z^-1) /ｎ式２
ここで、ｎ＝１、ｋ＝２のときに最短時間ＰＬＬの伝達関数（式３）と一致する。尚、Z^-1の動作単位は、その時適用されるクロックに依存している。
【００５３】
【数３】
X(Z) = (2-Z^-1) / (1- Z^-1) 式３
尚、図１２および図１３には、ＰＬＬに対する本発明による特性変更装置は特に示していない。このＰＬＬに対しても、図５、図６および図８に示した特性変更装置３Ｃを使用することができる。本例の場合には、特性変更装置３Ｃは、ＰＬＬの時間スケールとしてのサンプリング周期を変更し、また乗算器１２Ｄの係数を変更するよう動作する。
【００５４】
ここで、図１４を参照して、既知の最短時間ＰＬＬの動作原理について簡単に説明する。図中、（ａ）は基準信号、（ｂ）は追従信号、そして（ｃ）は両者の時間差を示している。この図は、基準信号の周期がＴ１からＴ２へ遷移した瞬間を表している。その際の追従信号の動きは、ループフィルタなどの時間遅れや過度現象を起こさないとすると、図１４（ｂ）の応答が最適解である。先ず、追従側では、本来、周期Ｔ１の位置に生ずると予測していた場所に基準信号が来なかったことを検出するが、追従側としては周期Ｔ１で信号を出す。ここで、誤差の計測を開始し、そして（ａ）に示すように周期Ｔ２後に到着したときに、（ｃ）に示すようにその誤差検出（Ｔ２−Ｔ１）を完了する。最短時間ＰＬＬの動作は、この検出結果より、（ａ）の基準信号の周期がＴ２に変化したことを予測する。これにより、先ず、最初のステップで、２Ｔ２−Ｔ１の周期となるように操作量を制御することにより（位相を先に合わせる）２Ｔ２−Ｔ１の位置に信号を出し、そして次のステップで、Ｔ２の周期になるように操作量を戻す（周期を合わせる）操作をして、周期Ｔ２の位置で信号を出す。この最短時間ＰＬＬは、基準信号のずれを検出した次のサンプル点でＰＬＬをロックさせることができる極めて即応性の高い追従系である。しかしながら、この手法は、ＰＬＬのループフィルタを持たないため、システム変動や基準信号の変動に過敏に反応し、ジッタが大きくなる欠点をもっている。本発明のＰＬＬ回路は、従来の最短時間ＰＬＬのこの欠点を解消することができる。
【００５５】
図１５および図１６を参照して、時間スケールすなわちサンプリング周期の変更について説明する。図１５は、偏差εと時間スケール係数ｎとサンプリング周期との関係を示している。図１６は、図１５に対応して誤差の大きさの変化を示している。尚、Ｔ_Rは、位相比較器の出力の基準周期である。先ず、ＰＬＬの追従開始直後は、図１６に示すように大きな誤差がある場合があるため、時間スケール係数ｎ＝１（初期値）から始める（図８の初期値設定出力ＩＮＩＴ参照）。これは、最短時間ＰＬＬの動作と同様に、最初の計測誤差ε1は、次のサンプルポイントで、ε1＝０となるように操作量を決定する。したがって、系に誤差がないとすればＴ_R時間でロックする。次に、ε１が許容範囲内となったところで、ｎの値を増加する（図８の更新命令信号ＵＣで実現）。この更新は例えば、ｎ＝ｎ＋１である加算的更新とする（図８の増加関数回路３００−３１で実現）。これはカウンタを用いて容易に実現することができる。図１６にも示すように、ｎ＝２のときは、時間スケールすなわちサンプリング周期は２倍になるため、ε２の計測は２Ｔ_R時間で行われる（２サンプルに１回）。ここでも、ｎ＝１のときと同様に、２Ｔ_R時間でε２＝０となるように制御できる。これは１／２の乗算（例えば、シフタにより実現可）で容易に行える。これを制御の操作という立場からみると、
【００５６】
【表１】
ステージ１）基準信号との誤差計測
ステージ２）誤差の最短時間での解消
の２つのステージを交互に行っているとみることもできる。また、系に若干の誤差があったとしても、ＰＬＬ全体がフィードバック系を構成していることから、最短時間ではないものの、誤差は数サンプルで収束する。
【００５７】
本発明によるこのＰＬＬ回路のキーポイントの１つは、計測した誤差εが２Ｔ_R時間でちょうどε＝０となるように、εに１／２の重み付けをしている点にある。これは、２Ｔ_R時間で生じた誤差変動は２Ｔ_R時間で解消するということを意味しており、誤差の解消は、その誤差が生じたと同じ時間でゆっくり行われる。同様にして、３Ｔ_R時間では、３サンプルに１回、４Ｔ_R時間では、４サンプルに１回、そしてｎＴ_R時間では、ｎサンプルに１回の制御を行うこととし、εの重み付けは、それぞれ１／ｎの乗算器で行うことができる。
【００５８】
時間スケール係数ｎの更新は、１から始め、徐々に１つずつ増加する加算的更新の例（ｎ＝ｎ＋１）を述べたが、これには、２の倍数で増やす乗算的更新の方法（ｎ＝２ｎ）等も適用できる。このような乗算的更新を採用した場合には、ｎが、ｎ＝２^q、ｑ＝０，１，２，…，ｍの値だけをとることになるため、増加関数回路３００−３１が左シフトで実現でき、また１／ｎ乗算器１２Ｄも右シフトで構成することができ、装置の簡単化が図れる、という利点がある。また、前述のように、予めｎの選択シーケンスを定め、これをメモリに格納したルックアップ・テーブルに記憶し、そしてこのテーブルから順次選択する方法も使用できる。
【００５９】
また、上記の操作は、期間ｎＴ_Rに一度の頻度で行っているが、急激な基準信号の変化（例えば、周波数設定値の変更など）に即応できるように、状態観測器３２０Ｃ（図５）における誤差計測は、期間Ｔ_R毎に行うことようにすることも可能である。この場合、ｎＴ_R時刻以外の計測では、操作量を変化させず監視のみを行い、この誤差がある設定値を超えた場合には、ｎ＝１などのより小さい値に戻し（図８の減少関数回路３００−３２の使用によりｎを減少させるか、あるいは初期値設定出力ＩＮＩＴの使用により初期値に設定）、追従をやり直すようにすることができる。
【００６０】
時間スケール係数ｎは、位相比較器によって計算する方法もある。上記の方法によって、誤差計測がＴ_R毎に行われる際に、その誤差がある設定値を超えるまで操作量を変化させず、監視のみを行う。このとき監視を行った期間ｍは、カウント（ｍ＝ｍ＋１）しておく。しばらく監視した後、その誤差が設定値を超えた時点で、コントローラ１Ｄの時間スケール係数ｎおよびεをセットする（ｎ＝ｍ、ε＝一定）。このセット後、ｍは、１からカウントし直すことになる。
【００６１】
以上に説明した図１２および１３のＰＬＬ回路においては、以下のような変更も可能である。第１に、予測器１４Ｄの係数ｋは、２のとき最も大きな効果が得られるが、計測誤差を考慮したり、最短で誤差を解消させないなどの目的によって、２以外の値にすることも可能である。また、同様の理由で、Ｚ^-1も１つに限る必要はない。すなわち、最短時間ＰＬＬではなく、一般的なＰＬＬに変更することもできる。本発明は、そのような変更形態にも適用できることを意味している。
【００６２】
次に、図１７の図表を参照して、最短時間ＰＬＬを用いた図１２および図１３に示す本発明のＰＬＬ回路Ｄの効果について説明する。この図表は、ＰＬＬ回路Ｄを、１ＫＨｚのレファレンス・クロックに同期させて１６．９３４４ＭＨｚ（４４．１ＫＨｚ，３８４ｆｓ）のＰＬＬ出力クロックを発生させた場合において、このクロックを用いてオーディオＤ／Ａコンバータを動作させ、１ＫＨｚの正弦波信号を発生させたときの歪み率（ＴＨＤ＋Ｎ）を示している。クロック・ジッタの品位は、オーディオＤ／Ａコンバータのアナログ出力信号の性能に大きな影響を与えるものである。この図表から判るように、ｎ＝１の時すなわち従来の最短時間ＰＬＬでは０．０１％もあった歪みが、本発明を適用することにより、ｎの更新上限値が大きくなるにつれ小さくなり、そしてｎ＝１０２４にしたときには、０．００３％と極めて少なくなっていることが分かる。これは、ｎＴ_Rの間、追従信号の周波数が制御系によって操作されないことが主な理由と考えられる。これは、サンプリング周期を伸張させることによって、あたかも制御系の閉ループ伝達関数の感度を下げたと同じ効果が得られることを示しており、追従信号の周波数偏差のリプル変動等を抑える効果を裏付けるものである。また、誤差の計測がｎＴＲ時間の積分比較と等価なことから、基準信号の周波数変動の影響を受けにくくなる効果がある。
【００６３】
また、誤差εの計測精度は、１／ｎ乗算器で有効桁を右シフトすることができるため、ｎが大きくなるほど計測精度が高くなる（精度はｎ倍になる）。すなわち、追従開始直後は、誤差の計測精度は粗いものの頻繁に操作量の更新をすることから即応性が極めて高く、その後ｎの更新が進むにつれて、徐々に精度の高い、かつ操作量の更新間隔の長い、より外乱抑制能力の高い追従操作が行われる。
【００６４】
次に、図１８−図２６を参照して、上記第４実施形態のＰＬＬ回路に対する種々の変更例について説明する。図１８は、図１２の可変周波数発振器２Ｄの１実施形態である可変周波数発振器２０Ｄを示しており、この可変周波数発振器２０Ｄは、局部発振器２００Ｄと、この発振器の出力に２つの入力の内の１つが接続したミキサ２０２Ｄと、図１２のコントローラ１Ｄからの出力と発振器２００Ｄの出力を受ける間引き／挿入タイミング発生器２０４Ｄと、そしてミキサ２０２Ｄの出力を受ける既存のアナログＰＬＬ２０６Ｄと、で実現している。間引き／挿入タイミング発生器２０４Ｄの出力は、ミキサ２０２Ｄの他方の入力に接続している。アナログＰＬＬ２０６Ｄは、それ自身が追従系になっていて、ＰＬＬ２０６Ｄが受ける入力基準信号に同期した信号を発振するように構成している。この可変周波数発振器２０Ｄの回路構成では、アナログＰＬＬ２０６Ｄへの入力は、局部発振器２００Ｄからの発振パルスをミキサ２０２Ｄを介して供給する。ミキサ２０２Ｄは、発振器２００Ｄからその発振パルスを、間引き／挿入タイミング発生器２０４Ｄからの出力に応答して、間引いたりあるいは挿入することによって、局発の周波数を可変し、これによって、アナログＰＬＬ２０６Ｄが出力に発生する追従信号を上記基準信号に同期させる。
【００６５】
図１９を参照して、この可変周波数発振器２０Ｄの動作について説明する。図１９（ａ）は、局部発振器２００Ｄの一定の周波数の発振パルスを示している。図１９（ｂ）は、間引き／挿入タイミング発生器２０４Ｄが出力する間引き／挿入タイミング信号を示している。このタイミング発生器２０４Ｄは、上記のコントローラ１Ｃの出力である発振周波数を示す信号と、局部発振器２００Ｄからの発振パルスを受け、そしてこの信号にしたがいパルスの間引き／挿入のタイミング出力を発生する。これは、当業者には明らかなように種々の方法で実現でき、例えば、比較器とＡＮＤゲートとの組み合わせ（図示せず）により実現することができる。そのタイミング出力と発振パルスを受けるミキサ２０２Ｄは、図１９（ｃ）に示すように、タイミング出力が正パルスであるときは、発振パルスを１つ挿入し、そして負パルスがあるときには、発振パルスを１つ間引く。このようなミキサは、当業者には明らかなように、種々の方法で実現できる。例えば、発振パルス挿入は、局部発振器２００Ｄの発振周波数の２倍の周波数の発振器と、ゲート回路との組み合わせ（図示せず）により、そして発振パルスの間引きは、ゲート回路（図示せず）で実現することができる。このような発振パルスの挿入／間引きを行っても、アナログＰＬＬ２０６Ｄがその内部にループフィルタを持っていて入力信号のジッタに対して極めて強いため、ジッタが抑えられた追従信号を得ることができる。
【００６６】
次に、図２０を参照して、図１８に示したミキサ２０２Ｄの別の実施形態を示す。このミキサ２０２０Ｄは、ミキサの精度を上げるために、出力波形の位相を調整する方式を採用したものである。図２０の（ａ）は、ｈの状態を持つミキサの状態遷移図を示している。尚、この図では６つの状態を示しているが、その数は任意の数に設計することができる。今、“０”と記した状態（円で示す）では“０”を出力し、“１”と記した状態では“１”を出力するものとすると、ミキサは局発周波数にしたがって、通常の状態では３つづつ“０”と“１”を出力する。間引き／挿入タイミング発生器２０４Ｄもまた、局発の発振パルスを動作クロックとしている。このミキサは、間引き／挿入タイミング発生器２０４Ｄからの信号（例えば、図１９（ｂ）の負パルス）が到着すると、待機（wait）に遷移させることによって状態遷移を止める。この仕組みによって、ミキサ２０２０Ｄの出力信号の周波数を、１／ｈ（この場合は１／６）だけ位相を遅らせることができる。また、このミキサの構造を、タイミング発生器２０４Ｄからの信号（例えば、図１９（ｂ）の正パルス）に応答して、図２０（ａ）中に点線で示すように、状態をスキップ（skip）させることにより、位相を進めることができる。これらの両者を組み合わせれば、可変周波数の発振出力を生成することができる。尚、位相を遅らせる動作のみ、あるいは位相を進ませる動作のみで十分な場合には、上記の一方のみの構成を使用すれば足りる。
【００６７】
次に、図２１を参照して、図１８の間引き／挿入タイミング発生器２０４Ｄの別の具体的な実施形態について説明する。図示の間引き／挿入タイミング発生器２０４０Ｄは、局部発振器２００Ｄの周波数を動作クロックとして、コントローラ１Ｄが発生する目的の周波数を示す出力ｕ（ｋ）との差分を算出し、そしてできるだけ等間隔でこれを局発の発振周波数から間引く、もしくはそれに挿入するものである。このタイミング発生器２０４０Ｄは、モジュロ積分器を用いたものであり、図示のように、２つの加算器２０４０−１，２と、加算器２０４０−２の出力を受ける遅延器２０４０−３およびオーバーフロー検出器２０４０−４と、Ｍ倍乗算器２０４０−５とで構成している。最初の加算器２０４０−１は、一方の入力にコントローラ１Ｄの出力ｕ（ｋ）を受け、他方の入力に検出器２０４０−４の出力を乗算器２０４０−５を介して受ける。この加算器２０４０−１の出力を受ける第２の加算器２０４０−２は、他方の入力に遅延器２０４０−３の出力を受ける。タイミング発生器２０４０Ｄの内側のループは、単なる積分器を構成している。この積分器の後段のオーバーフロー検出器２０４０−４は、この検出器に入力された信号の値によって、−１、０、＋１を出力する。すなわち、入力信号が検出器内に設定したリミット値Ｍ以上のときは“＋１”（図１９（ｂ）の正パルスに相当）、検出器内に設定したリミット値−Ｍ以下のときは“−１”（図１９（ｂ）の負パルスに相当）、それ以外の時は“０”を出力する。したがって、この回路は、モジュロＭ積分器を構成しており、これによって、前述の間引き／挿入タイミング発生器２０４Ｄを実現することができる。これに代わる実現方法としては、当業者には容易に理解されるように、ダウンカウンタと除算器を用いることも可能である。さらに、このモジュロ積分器による間引き／挿入タイミング発生器２０４０Ｄは、アナログのサンプル値系での実現も、デジタル実現でも可能である。
【００６８】
次に、図２２および図２３を参照して、図１３に示した最短時間ＰＬＬのコントローラ１Ｄ部分をデジタルで実現する手法について説明する。図２２に示したコントローラ１Ｅは、図１３の回路構成を変形したものであって、図１３の乗算器１２Ｄと予測器１４Ｄの乗算器（ｋ）とを整理し、右端にある操作量記憶器１０Ｄを左に移すと、図３のように構成とすることができる。ここで、操作量記憶記１０Ｄの遅延器Ｚ^-1が上に来ていることに注意されたい（すなわち、操作量記憶記すなわち積分器の結果は１つ前の値を使う）。最短時間ＰＬＬは、図１４を参照して前述したように、先に位相を合わせ、次に周期を合わせる２つのステージで動作をするため、図２２の右部分を位相差調整器１００Ｅ、１サンプル遅れで動作する左部分を周期推定器１０２Ｅと呼ぶことにする。
【００６９】
図２３には、図２２の構成を２つのアップダウン（Ｕ／Ｄ）カウンタで構成した実施形態を示している。図示のコントローラ１Ｆは、位相差調整用のローダブルＵ／Ｄカウンタ１００Ｆと、周期推定用の積分型Ｕ／Ｄカウンタ１０２Ｆとで構成している。これら両カウンタは、図１２の位相比較器４Ｄからのε（ｋ）に比例したパルス幅信号をアップ／ダウン入力に受け、そしてまた位相差計測周波数ｆを動作クロック入力として受け、そして時間スケール係数ｎをビットシフト入力として受け、さらにサンプリング・クロック（図示せず）をクロック入力に受ける。積分型Ｕ／Ｄカウンタ１０２Ｆのカウント出力は、ローダブルＵ／Ｄカウンタ１００Ｆのプリセット入力に接続されており、そしてＵ／Ｄカウンタ１００Ｆの出力がｕ（ｋ）となる。これらＵ／Ｄカウンタでの周期推定および位相差調整は、位相比較器４Ｄのアップ／ダウン信号の出ている間、十分高い周波数である位相差計測周波数ｆでカウントアップ（ダウン）することで行う。また、サンプル値系では、サンプル点間の信号に意味がない（サンプリング時刻における値のみに意味がある）ため、ローダブルＵ／Ｄカウンタ１００Ｆと積分型Ｕ／Ｄカウンタ１０２Ｆの各々は、図２２に示した各加算器の機能も実行する。また、積分型Ｕ／Ｄカウンタ１０２Ｆでは、カウント動作をサンプリング時間毎にリセットしない構成とし、これにより積分機能（図２２の積分器に相当）を実行する。さらに、積分型Ｕ／Ｄカウンタ１０２Ｆは、周期推定器１０２Ｅでの１／ｎの重みを実現するため、１／ｎづつ加／減算するカウント動作を行う。
【００７０】
図２４は、１／ｎ加／減算動作のその仕組みを示している。積分型Ｕ／Ｄカウンタ１０２Ｆは、１を加／減算する装置（インクリメンタ）であるから、その１の位置を変えることで１／ｎの重みを実現する。ｎ＝１のとき、１は小数点のすぐ左にある。ｎ＝２のときは、右に１ビットだけシフトする。同様にｎ＝２^qのときは、右にｑビットシフトする。また、１の左側には符号ビットを埋めることで、アップカウントとダウン（２の補数）カウントを実現する。尚、符号ビットｓは、正の数のときには０であり、そして負の数のときは１である。また、これと同様の動作は、ローダブルＵ／Ｄカウンタ１００Ｆにおいても実行するが、このカウンタ１００Ｆにおいては、ｋ／ｎ倍を行う。
【００７１】
図２５を参照して、このローダブルＵ／Ｄカウンタ１００Ｆでのｋ／ｎ乗算について説明する。ここで、ｋ＝２の場合について説明すると、図示のように、２／ｎの重みを実現するため、１は小数点から２ビット左にあり、そして図２４と同様に、時間スケール係数ｎに応答してｎの値だけビットを右シフトをすることにより２／ｎの乗算を行う。ただし、符号ビットｓは負の時は０、正の時は１とし、図２４とは符号を逆にしている。このカウンタ１００Ｆには、サンプリング時間毎に、積分型Ｕ／Ｄカウンタ１０２Ｆの演算結果をロードする（１サンプル時間遅れのＺ^-1を実現）。尚、図２４および図２５中のXXXXXXXX.XXXXXXは、カウンタの現在値を意味している。
【００７２】
以上のように、両カウンタとも、ｎが大きくなるにつれて（ｎ＝２^q，ｑ＝０，１，２， …，ｒ）、インクリメンタの１の位置が右にｑビットだけずれる。このことは、本発明の１つの大きな利点を理解する上で重要である。すなわち、本発明によれば、時間スケール係数ｎの更新が進むにつれて、誤差の計測時間が長くなる。これは誤差評価が、積分型の評価器によってなされていることを意味しており、このことは、系自身の変動や、位相の測定誤差（デジタル実現による量子化誤差を含む）、などの変動誤差による操作量のリプル変動を抑止する効果がある。また、計測された位相誤差が、周期（ｎＴ_R）に対して相対的に小さくなることから、計測精度が増加したと同じ効果が得られる。このことは前述のインクリメンタを用いて説明できる。すなわち、位相差計測に用いられる周波数が同じ分解能であっても、ｎが更新される度にインクリメンタの加算位置が右にシフトするため、積分型Ｕ／Ｄカウンタ１０２Ｆに累積される推定値の有効桁数が増加し、結果的に図１２の可変周波数発振器２Ｄに設定される値は、より高精度となる。
【００７３】
次に、図２６は、図１２のコントローラ１Ｄの別の実施形態を示している。この実施形態によるコントローラ１Ｇは、図１２の位相比較器４Ｄの出力と、コントローラ回路１００Ｇとの間にサンプル／ホールド（S/H）回路１０２Ｇを設けたものである。このコントローラ１Ｇは、連続値系のデバイスに本発明を適用する場合に使用できるものである。サンプル／ホールド（S/H）回路を設けることにより、連続値系をサンプル値系に変換することができ、サンプル／ホールド回路を用いて、入ってくる信号をある時間間隔（サンプリング周波数）でサンプルし、時間的に離散化したデータを用いて制御する。尚、離散時間とは、時間的に連続しないとびとびのデータ列を扱うという意味であり、データそのものは、デジタルでもアナログでもよい。コントローラ回路１００Ｇとしては、図１２のコントローラ１Ｄ、図２２、図２３のコントローラ１Ｅ、コントローラ１Ｆが使用可能である。これにより、本発明を離散値系だけでなく、連続値系にも適用することが可能となる。
【００７４】
以上に、本発明のいくつかの実施形態について、特にＰＬＬに関連して説明してきたが、本発明は、ＰＬＬだけでなく、その他のフィードフォワード制御またはフィードバック制御が行われる任意のデバイスにも適用可能であることは、以上の説明から当業者には明かなはずである。
本発明を適用できるデバイスの他の例
図２７−図３０を参照して、本発明を適用できるその他のほんのいくつかの例について説明する。
【００７５】
図２７は、本発明によるコントローラを電源レギュレータに適用した場合を示している。これでは、出力電圧を電圧センサで検知し、この検知電圧に応答して本発明のコントローラがトランジスタのベースの電圧または電流を制御する構成になっている。図２７の（ｂ）にも示したように、電源レギュレータによる出力電圧の調整には制御が行われており、したがってこの制御に本発明を適用することにより、出力電圧調整の即応性と安定性の双方を１つの回路で実質上同時に実現することができる。特に、定電流もしくは定電圧を目的としたレギュレータに応用した場合には、立ち上がりの急峻さと、外乱による変動特性を適応的に変化させることができるという利点がる。
【００７６】
図２８は、モータの回転（速度）制御に本発明を適用した場合である。本発明によるコントローラは、モータの回転を検知するセンサからの出力を受け、そしてこのセンサ出力に応答してモータを制御する。制御の対象は、例えば、ＨＤＤの回転制御や、ＤＶＤ、ＣＤ、ＭＤの駆動装置でもよい。これらは、なるべく早く一定の速度にもってゆく制御を行わなければならないが、一度、一定の速度に到達したら、データの信頼度向上のために、回転むらができるだけなくなるように制御することが望ましいものである。こうした相反する目的をもった制御系では、立ち上がり時の回転むらについては問題とされず、他方、定速回転中においては立ち上がり特性を問題とする必要がない場合が多い。本発明のコントローラは、こうした系に対しても、容易に適用できる。
【００７７】
また、エレベータや新幹線等の鉄道車両のような乗り物の速度制御とか乗り心地の向上などを目指す制御系では、状態に応じて、制御系の感度を細かく変える必要のあるものもある。本発明は、状態に応じて周波数特性を連続的に変えることができることから、こうした場合に適用すると有益である。
【００７８】
図２９は、本発明を位置（サーボ）制御系に適用した場合を示している。対象は、例えば、上記ＨＤＤなどのヘッドの駆動装置、ロボットアームやLSIのステッパの位置決め装置などがある。これらヘッド等の移動速度は、装置全体のシステム性能を決定づけるものである。例えば、ＣＤのシーク時間等の特性は、装置の値段、性能等に直接関わる重要なものである。こうしたトラッキング・システムでは、指令された場所への移動はできるだけ早い方がよいが、その場所にある情報を読み取る場合にはヘッドの追従が安定していることが望まれる。ヘッドは、ディスクの直径すなわち指定位置によってトラック間の移動速度)がリニアに変化する軌道をトレースしているが、移動命令が発行されたときのディスク上のヘッドの場所やそのトラック間の移動距離によって、ヘッドの移動（移動の速度等）を適応させることが望まれる。本発明は、こうした系にも有利に適用することができる。
【００７９】
最後に、図３０は、系に人間の感覚（人間の精神状態）を含む場合の制御を示している。例えば、ファンヒータやエアコンなどの温度制御を考えた場合、センサの状態に応じて熱源の量を制御する必要がある。例えば、人間が寒いと感じたとき温度調整つまみを操作するが、この直後の温度制御の場合と、そして快適さを感じた場合（こうした場合は調整つまみを変えない）、の様々な状況に応じてで制御特性を変える用途がある。アクションを起こしてまで、温度を変えたいと思っているときには、急激な温度変化を求めていることが多い。このように人間などが介在する観測量に対し、その観測量に適した制御を求められる系もある。したがって、本発明は、制御系に機械や装置以外の要素を含む系にも、適用することができる。尚、人間の精神状態の観測には、心拍数や血圧などを用いることもできる。
【００８０】
以上に述べたことから明らかなように、本発明は、ＰＬＬ等のような特定のデバイスに限定されるものではなく、また電気の分野のような特定の分野に限定されるものでもない。また、本発明は、電気回路のような特定の規模に限定されるものでもない。したがって、本発明は、極めて広い適用範囲をもつものである。
【００８１】
【発明の効果】
以上に詳細に説明した本発明によれば、デバイスの動作、応答、性能等のデバイスの特性を、従来とは異なった時間スケールというパラメータを使って変化させることが可能となる。この結果、従来とは異なった様式でデバイスの動作等を変化させること可能となり、また従来とは異なったあるいは従来実現できなかった特性等を実現することも可能となる。例えば、従来では同時の実現が容易でなかったあるいは困難であった相反する特性を実質上同時にあるいは１つの装置で実現することが可能となる。特に制御の分野において、時間スケールという新たな設計パラメータを使って、あるいはこの新規な設計パラメータを追加で使って新規な制御を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明を組み込んだ第１の実施形態のデバイス・システムＡをブロック図で示す。
【図２】図１のデバイス１の周波数応答が、時間スケールの変更により変化する様子を示すためのカーブＣ１−Ｃ４を示す図。
【図３】本発明の第２の実施形態であるデバイス・システムＢをブロック図で示す。
【図４】図３に示したデバイス・システムＢにより得られる周波数応答を示すものであり、（ａ）は、図３２（ａ）に示した特性と同じものであって、入出力応答の立ち上がりを良くするために、ほぼ一定のゲインが高域まで伸びた周波数特性を示しており、（ｂ）は、本発明によりデバイスＢの時間スケール変更を利用したその特性変更によって、外乱抑制するために高域のゲインを落とした伝達関数の周波数特性を示す。
【図５】本発明を制御系に適用した場合の第３の実施形態である制御系Ｃを示すブロック図。
【図６】図５の伝達関数変更部３４Ｃをさらに詳細に説明する図であり、コントローラ１Ｃが積分要素であるときを示す。
【図７】図６の構成の動作を説明する図である。
【図８】図５の時間スケール変更器３００Ｃの１つの具体的な回路を示す図。
【図９】図５に示した制御系Ｃの変更例である、フィードフォワード・システムとフィードバック・システムを示す図。
【図１０】コントローラ１Ｃと伝達関数変更部３４Ｃの変更例を示す図であって、コントローラ１Ｃの伝達要素１０Ｃ’が一次遅れ要素から成る場合を示す。
【図１１】コントローラ１Ｃの伝達要素が一般系である場合の補償器の例を示す図。
【図１２】本発明を最短時間ＰＬＬに適用した場合の第４の実施形態であるＰＬＬ回路Ｄをブロック図で示す。
【図１３】図１２のコントローラ１Ｄの詳細を示すブロック図。
【図１４】従来の既知の最短時間ＰＬＬの動作原理を説明するためのタイミング図。
【図１５】時間スケールすなわちサンプリング周期の変更について、偏差εと時間スケール係数ｎとサンプリング周期との関係で示す図。
【図１６】図１５に対応して誤差εの大きさの変化を示す図。
【図１７】本発明のＰＬＬ回路Ｄの効果を、従来の最短時間ＰＬＬと比較して示す図である。
【図１８】図１２の可変周波数発振器２Ｄの１実施形態である可変周波数発振器２０Ｄを示す図。
【図１９】図１８の可変周波数発振器２０Ｄの動作を説明するためのタイミング図。
【図２０】図１８に示したミキサ２０２Ｄの別の実施形態であるミキサ２０２０Ｄを示す図。
【図２１】図１８の間引き／挿入タイミング発生器２０４Ｄの別の具体的な実施形態である間引き／挿入タイミング発生器２０４０Ｄを示す図。
【図２２】図１３に示した最短時間ＰＬＬのコントローラ１Ｄ部分をデジタルで実現する手法を説明する図。
【図２３】図２２の構成を２つのアップダウン（Ｕ／Ｄ）カウンタで構成した実施形態であるコントローラ１Ｆを示す図。
【図２４】図２３の積分型Ｕ／Ｄカウンタ１０２Ｆで１／ｎ加減算動作を行う方法を示す図。
【図２５】図２３のローダブルＵ／Ｄカウンタ１００Ｆで、ｋ／ｎ乗算を行う方法を示す図。
【図２６】図１２のコントローラ１Ｄの別の実施形態であるコントローラ１Ｇを示すブロック図。
【図２７】本発明によるコントローラを電源レギュレータに適用した場合を示す図。
【図２８】本発明によるコントローラをモータの回転（速度）制御に適用した場合を示す図。
【図２９】本発明を位置（サーボ）制御系に適用した場合を示す図。
【図３０】本発明を、系に人間の感覚等を含む場合の制御への適用を示す。
【図３１】制御系の時間応答特性のいくつかの例を示す図である。
【図３２】図３１に示した時間応答を、周波数応答の面から見た場合の周波数特性を示す図。
【符号の説明】
１，１Ｂデバイス
１Ｃ−１Ｇコントローラ
３特性変更装置
３０時間スケール変更部
３２時間スケール生成部

Claims

最短時間ＰＬＬ回路であって、
発振信号を出力する可変周波数発振器と、
上記発振信号に対応する追従信号と基準信号とを入力してそれらの位相を比較する位相比較器と、
上記位相比較器から出力される偏差信号を入力して目的の周波数を示す出力信号を上記可変周波数発振器に供給するコントローラと、
ＰＬＬ回路の時間スケールとしてのサンプリング周期を変更する特性変更回路と、
を備え、
上記コントローラが、上記偏差信号に時間スケール係数に対応する値を乗算する乗算回路と、上記乗算回路の出力に結合された予測回路と、上記予測回路の出力に結合された操作量記憶回路とを備え、
上記予測回路が、上記乗算回路の出力に所定の係数を乗算する乗算器と、上記乗算回路の出力に結合された入力を有する第１の遅延要素と、上記乗算器の出力に結合された第１の入力と上記第１の遅延要素の出力に結合された第２の入力とを有する減算器とを備え、
上記記憶回路が、第２の遅延要素と、上記減算器の出力に結合された第１の入力と上記第２の遅延要素の出力に結合された第２の入力とを有する加算器とを備え、
上記第２の遅延要素の入力が上記加算器の出力に結合されており、上記加算器から上記出力信号が供給され、
上記時間スケール係数に対応する値が変更されることで上記サンプリング周期が変更される、
最短時間ＰＬＬ回路。
上記可変周波数発振器が、局部発振器と、上記出力信号に結合された第１の入力と上記局部発振器の出力に結合された第２の入力とを有する間引き／挿入タイミング発生器と、上記タイミング発生器の出力に結合された第１の入力と上記局部発振器の出力に結合された第２の入力とを有するミキサと、上記ミキサの出力に結合された入力を有するＰＬＬ回路とを備え、
上記ＰＬＬ回路から上記発振信号が供給される、請求項１に記載の最短時間ＰＬＬ回路。
上記発振信号を分周して追従信号を生成する分周回路を更に有する、請求項１又は２に記載の最短時間ＰＬＬ回路。