JP4485510B2 - 半導体層構造の成長方法 - Google Patents

半導体層構造の成長方法 Download PDF

Info

Publication number
JP4485510B2
JP4485510B2 JP2006307124A JP2006307124A JP4485510B2 JP 4485510 B2 JP4485510 B2 JP 4485510B2 JP 2006307124 A JP2006307124 A JP 2006307124A JP 2006307124 A JP2006307124 A JP 2006307124A JP 4485510 B2 JP4485510 B2 JP 4485510B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
growing
annealing
layer structure
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006307124A
Other languages
English (en)
Other versions
JP2007142410A (ja
Inventor
カウアー マティアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2007142410A publication Critical patent/JP2007142410A/ja
Application granted granted Critical
Publication of JP4485510B2 publication Critical patent/JP4485510B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H01L21/3006—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H01L33/465—Reflective coating, e.g. dielectric Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18341—Intra-cavity contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2226—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semiconductors with a specific doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体層構造の成長方法に関するものであり、特に、改善された抵抗率を持つ領域を含む層を有する半導体層構造の成長方法に関するものである。上記成長方法は、例えば、（Ａｌ，Ｇａ，Ｉｎ）Ｎ材料系などのような窒化物材料系による半導体層構造の成長に適用できる。本発明の半導体層構造は、広範囲の電子／光電子デバイス、例えば、半導体レーザダイオード（以下、適宜「ＬＤ」と略記する）（エッジ放出ＬＤおよび垂直ＬＤの両方を含む）や発光ダイオード（以下、適宜「ＬＥＤ」と略記する）（共振空洞ＬＥＤを含む）に組み込むことができる。
（Ａｌ，Ｇａ，Ｉｎ）Ｎ材料系は、一般式ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１かつ０≦ｙ≦１）で表される材料を含んでいる。本出願書類においては、（Ａｌ，Ｇａ，Ｉｎ）Ｎ材料系のうち、アルミニウム、ガリウム、およびインジウムのモル分率が０でないものをＡｌＧａＩｎＮ、アルミニウムのモル分率が０であり、ガリウムおよびインジウムのモル分率が０でないものをＩｎＧａＮ、インジウムのモル分率が０であり、ガリウムおよびアルミニウムのモル分率が０でないものをＡｌＧａＮ、…などと記す。（Ａｌ，Ｇａ，Ｉｎ）Ｎ材料系で製造されたデバイスは、青紫色波長領域（およそ３８０〜４５０ｎｍの範囲内の波長に対応）の光を発することができるので、（Ａｌ，Ｇａ，Ｉｎ）Ｎ材料系による半導体発光デバイスの製造には、現在、相当な関心が寄せられている。
（Ａｌ，Ｇａ，Ｉｎ）Ｎ材料系で製造された半導体発光デバイスは、例えば、非特許文献１に記載されている。さらに、（Ａｌ，Ｇａ，Ｉｎ）Ｎ材料系で製造された半導体発光デバイスは、特許文献１にも記載されている。特許文献１は、有機金属気相成長（以下、「ＭＯＣＶＤ」と略記する）の成長技術を用いて、（Ａｌ，Ｇａ，Ｉｎ）Ｎ材料系による発光デバイスを製造する方法を教示している。ＭＯＣＶＤ（有機金属気相エピタキシーあるいはＭＯＶＰＥとも呼ばれる）は、一般には、大気圧の装置内で行われるが、時には、僅かな減圧（典型的には約１０ｋＰａ）の装置内で行われることもある。エピタキシャル成長に使用されるアンモニアと少なくとも１つのIII族元素を提供する化学種とが、エピタキシャル成長が起こる基板表面に対して実質的に平行な方向に供給され、これによって、基板表面に隣接し、かつ基板表面を横切って流れる境界層が形成される。このガス状の境界層内において、エピタキシーによって堆積されるべき窒素および他の元素を生成する分解が起こり、その結果、気相平衡によってエピタキシャル成長が促進される。
他の公知の半導体成長技術は、分子線エピタキシー（ＭＢＥ）である。ＭＢＥは、ＭＯＣＶＤとは対照的に、高真空環境中で実行される。（Ａｌ，Ｇａ，Ｉｎ）Ｎ材料系に適用されるＭＢＥの場合には、超高真空（ＵＨＶ）環境、典型的には約１×１０−３Ｐａの環境が使用される。窒素前駆体は、供給導管によってＭＢＥ成長室に供給され、アルミニウム、ガリウム、およびインジウムの少なくとも１つを供給する化学種が、場合によっては適切なドーパントと共に、加熱されたエフュージョンセル(effusion cell)内の適切なソースから供給される。エフュージョンセルには、エピタキシャル成長期間にＭＢＥ成長室へ供給される化学種の量を制御するための、制御可能なシャッターが取り付けられている。エフュージョンセルからの、シャッターで制御された出口および窒素供給導管は、エピタキシャル成長が起こる基板表面に対向している。エフュージョンセルから供給された窒素前駆体および化学種は、ＭＢＥ成長室を端から端まで移動し、基板に到達する。基板では、エピタキシャル成長が、堆積速度によって促進される形で起こる。
現在、高品質の窒化物半導体層の成長は、大部分がＭＯＣＶＤ処理を用いて行われている。しかしながら、最近では、ＭＢＥによって高品質の窒化物光電子デバイスを製造する方法も示されている。例えば、特許文献２には、ＭＢＥを用いて、（Ａｌ，Ｇａ，Ｉｎ）Ｎ材料系による半導体発光デバイスを製造する方法が教示されている。
多くの場合、光電子半導体デバイスや電子半導体デバイスの構造は、電流開口部を持つ層を含むことが望ましい。そのような層は、一般に、低い電気抵抗を持つ部分を除いて高い電気抵抗を持っている。上記層の高抵抗部分は、電流の流れを阻止する一方、低い電気抵抗を持つ部分は、電流を通し、それゆえ「電流開口部」を形成している。上記電流開口部は、デバイス内での電流の空間的制限（電流狭窄）を提供する。光電子デバイスの場合には、デバイスにおける電流開口部に対応する領域で光が生成されるように、デバイスを設計できる。
図１は、垂直空洞半導体レーザデバイスのための公知の構造を示す概略図である。上記構造は、基板１、複数のミラー層からなる第１の積層構造（スタック）２、光生成のための活性領域３、および複数のミラー層からなる第２の積層構造４を有している。上記ミラー層は、例えば、適切な半導体または誘電体の層とすることができる。第１の積層構造２および第２の積層構造４は各々、活性領域３によって放射された光のためのブラッグミラーを形成する。複数のミラー層からなる第２の積層構造４を含むレーザ構造上部は、基板１と複数のミラー層からなる第１の積層構造２との幅および厚みよりも遥かに小さい幅および厚みを有している。その結果、上記構造は、「段(step)」を有している。電気コンタクト５が段の上面上に配置され、第２のコンタクト（図示しない）が基板１の下側に配置されている。
図１のレーザデバイスにおいて、活性領域３は、複数の半導体層（ミラー層）からなる第２の積層構造４より広い。そのため、光の生成を、活性領域３のうちで、複数の半導体層からなる第２の積層構造４の直下にある部分に制限することが望ましい。なぜなら、活性領域３のうちで、複数の半導体層からなる第２の積層構造４の直下にない部分で生成される光は、レーザデバイスの光出力に寄与しないからである。そのために、上記レーザデバイスに電流阻止層（電流開口層）６が設けられている。電流阻止層６は、コンタクト（ｐ型コンタクト）５と活性領域３との間に設けられ、高い電気抵抗を持つ部分７と低い電気抵抗を持つ部分（低抵抗部）８とを有している。低い電気抵抗を持つ部分８は、電流開口部を形成している。低抵抗部８は、複数の半導体層からなる第２の積層構造（上側積層構造）４の断面と実質的に同一のサイズおよび形状を持ち、複数の半導体層からなる第２の積層構造４と位置合わせされている。電流阻止層６を通る電流の流れは、低い電気抵抗を持つ部分８に制限され、その結果、活性領域３を通る電流の流れは、図１中に矢印で示すように、活性領域３における、電流開口層（電流阻止層）６の低抵抗部８と位置合わせされた部分に制限される。したがって、動作時の光の生成は、活性領域３のうち、複数の半導体層からなる第２の積層構造４の直下にある部分に実質的に制限される。
窒化物半導体の垂直空洞デバイスにおいては、電気伝導半導体ブラッグミラーを成長させるのが困難であり、それゆえブラッグミラーによる電流注入が実用的でないので、電流開口部が特に有用である。しかしながら、当業者であれば誰でも理解できるように、電流開口部の使用は、垂直空洞デバイスに制限されるものではなく、エッジ放出レーザなどのような他の窒化物光電子デバイス、あるいはトランジスタのような電子デバイスにおいても有用である。
他のIII−Ｖ族半導体材料系中に電流開口部を形成する方法としては、例えばガリウム砒素をベースにしたデバイス中においてＡｌＡｓ層をウェット酸化することによる方法などが存在するが、III族窒化物材料系によるデバイス中に電流開口部を形成する既存の方法は、満足のいかないものである。
非特許文献２には、ＡｌＧａＮ／ＧａＮ層の光電気化学（ＰＥＣ）ウェットエッチングを用いて、電子トランジスタ中に空隙電流開口部を形成する方法が報告されている。
非特許文献３には、III族窒化物デバイスにおいて、ＡｌＩｎＮを陽極酸化することによって電流開口層の高抵抗領域を形成する方法が提案されている。
特許文献３には、異なる波長を持つ複数のレーザによるｐ型半導体層の選択的アニールを用いて電流開口部を形成する方法が開示されている。この方法は、異なるバンドギャップを持つ複数のｐ型半導体層を必要とする。上記複数のｐ型半導体層は全て、初期状態で高抵抗である。電流開口部は、互いに異なるバンドギャップを持つ２つのｐ型半導体層を積層し、かつ、バンドギャップ選択的なレーザアニールを行うことにより、形成できる。
非特許文献４には、フォトニックデバイスを作製するためのIII−Ｖ族半導体の水素化方法が報告されている。非特許文献４には、表面層中に電流狭窄領域を形成するために、プラズマソースからの水素拡散または水素注入を用いて、表面層中のドーパントを成長後に水素化する方法が論じられている。
特許文献４には、一連の積層された複数のＡｌＧａＡｓ／ＧａＡｓ層の各々に対して内部に低抵抗領域を形成する方法が開示されている。原子状水素を用いて、上記複数のＡｌＧａＡｓ／ＧａＡｓ層中の浅いドナーを中和すると共に高抵抗層を形成し、次いで、熱アニール処理を用いてｎ導電型抵抗層の部分を形成する。
非特許文献４および特許文献４には、水素を用いて、ドープされた半導体層中の自由キャリア濃度を変化させる技術が記載されている。この技術については、他の報告もある。
例えば非特許文献５には、成長処理中に原子状水素を添加しながらマグネシウムによるｐ型ドープを行うＧａＮのＭＢＥ成長法が報告されている。上記材料はフォトルミネセンス実験を用いて研究され、添加された水素によって、成長された材料中のｐ型ドーパントが補償されることを示す証拠が見出された。
非特許文献６には、成長後の水素プラズマ処理を用いることで、ＭＢＥ成長されたｐ型ＧａＮ層の中のキャリア濃度を一桁低減できることが報告されている。
非特許文献７には、ＭＯＣＶＤ成長されＭｇがドープされたＧａＮの抵抗率を低下させるために低エネルギー電子線照射を使用する方法が報告されている。現在知られているように、ＭＯＣＶＤによって成長されＭｇがドープされたＧａＮは、ＭＯＣＶＤによる成長時に起こる意図しない水素の導入のために、高抵抗となる。
特許文献５には、ＭＯＣＶＤによって成長された半導体層構造がｎ型ＧａＮコンタクト層の上面の一部の直上に配置された窒化物半導体発光素子の製造方法が記載されている。第１の電極は、ｎ型ＧａＮコンタクト層の上面の他の部分の直上に配置されている。上記層構造は、ｎ型ＡｌＧａＮクラッド層、ｎ型ＧａＮガイド層、活性層、ｐ型ＧａＮガイド層、ｐ型ＡｌＧａＮクラッド層、およびｐ型ＧａＮコンタクト層を含んでいる。第２の電極は、ｐ型ＧａＮコンタクト層の直上に配置されている。特許文献５の方法では、逆バイアス電圧を第１の電極と第２の電極との間に印加することで、上記層構造を貫くように電流を流す。その結果、上記複数のｐ型半導体層における、電流が流れた部分にあるＭｇ（ｐ型ドーパント）が活性化される。上記電圧の印加によって、さらに、上記複数のｎ型半導体層における、電流が流れた部分の結晶から、上記複数のｎ型半導体層中の水素が分離する。それゆえ、低抵抗領域が上記複数の層の内部（層構造を貫く電流の経路に対応する）に形成される一方、上記複数の層における、電流が流れない部分は、高抵抗を持ったままとなる。
米国特許第５，７７７，３５０号（１９９８年７月７日公開） 米国特許出願公開第２００５／０１６３１７９号（２００５年７月２８日公開） 米国特許第６，２５８，６１４号（２００１年７月１０日公開） 米国特許第４，６１０，７３１号（１９８６年９月９日公開） 米国特許第６，２４２，７６１号（２００１年６月５日公開） 米国特許第６，０４３，１４０号（２０００年３月２８日公開） 米国再発行特許第ＲＥ３８，６１３号（２００４年１０月５日公開） S. Nakamura et al., Jap. J. Appl. Phys., Vol. 35, pp.L74-L76 (1996) （１９９５年１２月１３日公開用論文受理） Y. Gao et al., Electr. Lett., Vol. 39, pp.148-149 (2004) J. Dorsaz et al., Appl. Phys. Lett., Vol. 87, 072102, (2005) （２００５年８月８日公開） B. Theys, Defect and Diffusion Forum, Vols. 157-159, pp.191-210, (1998) M. A. L. Johnson et al., Mat. Res. Soc. Symp. Proc. Vol. 449, pp.215-220 (1997) M. S. Brandt et al., Appl. Phys. Lett., Vol. 64, pp.2264-2266 (1994) （１９９４年２月３日公開用論文受理） H. Amano et al., Jap. J. Appl. Phys., Vol. 28, pp.L2112-L2114 (1989) （１９８９年１１月８日公開用論文受理） Y. Kamiura et al., Jpn. J. Appl. Phys. Vol. 37, pp.L970-L971 (1998) （１９９８年７月１５日公開用論文受理） S. Figge et al., phys. stat. sol. (a) Vol. 200, No.1, pp.83-86 (2003) （２００３年１１月１９日公開） M. Takeya et al., Jpn. J. Appl. Phys. Vol. 40, pp.6260-6262 (2001) （２００１年８月２２日公開用論文受理） P. Kozodoy et al., Appl. Phys. Lett. Vol. 73, pp.975-977 (1998) （１９９８年６月１２日公開用論文受理） G. Hatakoshi et al., Jpn. J. Appl. Phys. Vol. 38, pp.2764-2768 (1999) （１９９９年２月２５日公開用論文受理）
非特許文献２の方法は、原理的には半導体レーザダイオードなどのような光電子デバイスの製造に適用できる。しかしながら、これは、レーザダイオードの光学モードに近いエッチング材料を必要とする。これは、レーザダイオードの信頼性の低下および寿命の短縮を招くと考えられる。
また、窒化物半導体層構造において窒化物に酸化層を使用することは失敗に終わることがこれまで報告されており、非特許文献３で提案された処理がどれ程うまくいくのかは現在のところ不明である。特に、酸化層を備えるデバイスの信頼性および寿命に悪影響を与える可能性がある。
また、特許文献３の方法は、適切なバンドギャップを持つ複数のｐ型半導体層と、それらに対応する複数のレーザとを用いなければならない点で、窒化物光電子デバイスを設計する際の自由度を制限する。この方法には、バンドギャップ選択的でないアニール処理、例えば電子ビームアニールを使用できない。他の欠点は、全てのｐ型半導体層が初期状態で高抵抗であるので、例えば５００ｎｍの典型的な厚みを持つ（ＬＤの）クラッド層の場合には、全てのｐ型半導体層をアニールしなければならないということである。クラッド層は、厚く、活性領域に近接しているため、全てのｐ型半導体層をアニールすることは、ＬＤの活性領域の意図しない加熱および劣化を引き起こす可能性がある。
また、電子デバイスや光電子デバイスの大多数においては、電流開口部は、デバイス表面ではなくデバイス内部に配置される。非特許文献４の方法は、そのようなデバイス内部に配置された電流開口部を提供できない。
また、特許文献４の方法は、一連の複数の層の何れもがアニール処理中に加熱されるので、デバイス構造の内部に埋め込まれた電流開口部を提供できない。
また、特許文献５の方法では、逆バイアス電圧の印加により、各ｐ型半導体層における電流が流れる部分でｐ型ドーパントが活性化され、各ｎ型半導体層における電流が流れる部分の結晶から水素が遊離するので、半導体層構造を構成する全ての半導体層に低抵抗領域が形成される。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、半導体層構造を構成する全ての半導体層に低抵抗領域を形成することなく、改善された抵抗率を持つ領域を含む層を有する半導体層構造を成長させることができる成長方法を提供することにある。
本発明の第１の態様は、半導体層構造を成長させる方法であって、
（ａ）第１の半導体層を成長させる工程と、
（ｂ）上記第１の半導体層中に水素を導入する工程と、
（ｃ）上記第１の半導体層の上に少なくとも１つの他の半導体層を成長させ、それによって半導体層構造を形成する工程と、
（ｄ）上記第１の半導体層の選択された部分をアニールし、それによって上記第１の半導体層の選択された部分の電気抵抗を変化させる工程とを含み、
上記アニール工程（ｄ）が、上記少なくとも１つの他の半導体層の電気抵抗を有意に(significantly)変化させない半導体層構造の成長方法を提供する。
第１の半導体層中に水素を導入することは、水素が導入されていない場合に第１の半導体層が有する抵抗とは第１の半導体層の抵抗が異なることを意味する。例えば、第１の半導体層が、ドープされたｐ型半導体層として成長される場合、水素の導入は、上記半導体層中のｐ型ドーパントを不動態化するという効果を奏する。第１の半導体層の抵抗は、水素が導入されていない場合に第１の半導体層が有する抵抗よりも有意に大きくなる。この場合、第１の半導体層の選択された部分をアニールすることは、第１の半導体層の選択された部分にあるｐ型ドーパントを活性化し、その結果として第１の半導体層の選択された部分の抵抗を低下させるという効果を奏する。第１の半導体層におけるアニールされない領域の抵抗は変化しないが、アニールされていない領域は高抵抗を維持する。したがって、改善された電気抵抗を持つ領域が、第１の半導体層内に形成される。
アニール工程が少なくとも１つの他の半導体層の電気抵抗を有意に変化させないようにすることで、上記半導体層構造中の（第１の半導体層の）上に積層された層のいずれの層の抵抗も変化させることなく、上記半導体層構造内に埋め込まれた１つの層内に改善された電気抵抗を持つ領域を形成することができる。改善された電気抵抗を持つ領域は第１の半導体層内に形成されるが、この第１の半導体層の上には少なくとも１つの他の層が工程（ｃ）で成長されているので、この第１の半導体層は、上記デバイスの表面層ではない。
第１の半導体層内への改善された電気抵抗を持つ領域の形成は、電流開口部を持つ電流阻止層を得るのに使用できる。
上記少なくとも１つの他の半導体層中に水素を導入しないことで、上記アニール工程（ｄ）が上記少なくとも１つの他の半導体層の電気抵抗を有意に変化させないようにしてもよい。これは、大量の水素を含まない雰囲気中で上記複数の半導体層を成長させる場合、例えば、分子線エピタキシーによって上記複数の半導体層を成長させる場合である。さらに、特許文献６に記載されているように、大量の水素を含まない雰囲気中でＭＯＣＶＤ成長を行ってもよい。水素が少なくとも１つの他の半導体層に導入されないので、少なくとも１つの他の半導体層中のｐ型ドーパントは何れも不動態化されない。したがって、第１の半導体層の選択された部分がアニールされたときに、少なくとも１つの他の半導体層の抵抗を変化させない。
それに代えて、上記第１の半導体層中に導入される水素の濃度よりも低い濃度の水素を、上記少なくとも１つの他の半導体層中に導入してもよい。上記方法は、（ｅ）上記少なくとも１つの他の半導体層で所望の電気抵抗が得られるように上記半導体層構造をアニールする工程をさらに含み、該工程（ｅ）が上記アニール工程（ｄ）の前に行われることで、上記アニール工程（ｄ）が少なくとも１つの他の半導体層の電気抵抗を有意に変化させない方法であってもよい。
これは、水素を含む雰囲気中で上記複数の半導体層を成長させる場合、例えば、有機金属気相成長によって上記複数の半導体層を成長させる場合である。ＭＯＣＶＤは、通常、高濃度の水素バックグラウンド中で行われ、ＭＯＣＶＤによって成長された如何なる半導体層も、ｐ型ドーパントを不動態化するような有意の水素含有量を持つであろう。周知のように、ドーパントを活性化するためには、通常、ＭＯＣＶＤによって成長されドープされた半導体層をアニールすることが必要である。
水素を含む雰囲気中で上記複数の半導体層を成長させる場合、本発明は、第１の半導体層に追加の水素を導入することにより達成される。これにより、第１の半導体層の水素濃度は、ＭＯＣＶＤ成長処理中に水素バックグラウンドの結果として必然的に発生する水素濃度より大きくなる。追加の水素は、少なくとも１つの他の半導体層中に導入されないことが好ましい。これにより、上記少なくとも１つの他の半導体層の水素濃度は、ＭＯＣＶＤ成長処理中に水素バックグラウンドの結果として必然的に発生する水素濃度と等しくなる。上記半導体層構造がアニールされると、少なくとも１つの他の半導体層中のドーパントが活性化され、その結果、少なくとも１つの他の半導体層が低抵抗を持つ。しかしながら、アニール工程の継続時間および温度は、第１の半導体層中のドーパントが完全には活性化されないように選択される。
第１の半導体層の選択された部分をその後にアニールすることは、第１の半導体層の選択された部分に存在するｐ型ドーパントを完全に活性化し、それによって第１の半導体層の選択された部分の抵抗を低下させるという効果を奏する。しかしながら、第１の半導体層におけるアニールされない領域は、引き続き不動態化されたドーパントを含み、それゆえ、高抵抗を維持する。したがって、この場合にもまた、電流開口部が、第１の半導体層内に形成される。
上記第１の半導体層中に水素を導入する工程（ｂ）が、上記第１の半導体層の電気抵抗を上昇させるものであり、上記第１の半導体層の選択された部分をアニールするアニール工程（ｄ）が、上記第１の半導体層の選択された部分の電気抵抗を低下させるものであってもよい。
上記工程（ａ）が、上記第１の半導体層中にｐ型ドーパントを導入する工程を含んでいてもよい。
上記第１の半導体層中に水素を導入する工程（ｂ）が、上記第１の半導体層の電気抵抗を低下させるものであり、上記第１の半導体層の選択された部分をアニールするアニール工程（ｄ）が、上記第１の半導体層の選択された部分の電気抵抗を上昇させるものであってもよい。
上記工程（ａ）が、上記第１の半導体層中にｐ型ドーパントおよびｎ型ドーパントを導入する工程を含んでいてもよい。
上記工程（ｂ）が、上記工程（ａ）と同時に行われてもよい。それに代えて、上記工程（ｂ）が、上記工程（ａ）の後に行われてもよい。
上記アニール工程（ｄ）が、上記第１の半導体層の選択された部分をレーザビームを用いてアニールする工程を含んでいてもよい。上記アニール工程（ｄ）が、上記第１の半導体層の選択された部分を電子ビームを用いてアニールする工程を含んでいてもよい。上記アニール工程（ｄ）が、上記第１の半導体層の選択された部分に電流を通す工程を含んでいてもよい。上記アニール工程（ｄ）が、上記第１の半導体層の選択された部分の電流密度が５ｋＡ／ｃｍ２以上となるように電流を通す工程を含んでいてもよい。
上記第１の半導体層の選択された部分が、上記第１の半導体層のほぼ全領域であってもよい。電流開口部を形成するときには、１つの低抵抗率領域（電流開口部として機能する）と少なくとも１つの高抵抗率領域とが第１の半導体層内に形成されるように、第１の半導体層の一部だけが抵抗率の変化を受ける必要がある。しかしながら、他の適用においては、第１の半導体層の抵抗率をその全領域にわたって変化させることが望ましいかもしれない。全領域にわたって抵抗率を変化させることは、第１の半導体層の全領域をアニールすることによって実現できる。
上記第１の半導体層および上記少なくとも１つの他の半導体層が、窒化物半導体層であってもよい。上述したように、既存の、窒化物材料系への電流開口部の形成方法は、満足のいくものではない。本発明は、改善された、窒化物半導体層への電流開口部の形成方法を提供する。
上記第１の半導体層が、（Ａｌ，Ｇａ，Ｉｎ）Ｎ層であってもよい。上記少なくとも１つの他の半導体層が、（Ａｌ，Ｇａ，Ｉｎ）Ｎ層であってもよい。
上記工程（ｂ）が、原子状水素を供給する工程を含んでいてもよい。原子状水素（Ｈ＋）は、分子状水素（Ｈ２）よりも、半導体層中のドーパントを不動態化する効果が大きい。
上記工程（ｂ）が、それに代えて、水素同位体を供給する工程を含んでいてもよい。半導体層中のドーパントを不動態化するのに、重水素などのような他の水素同位体が使用できることは、公知である。（本出願書類で使用する用語「水素同位体」は、１Ｈを除外し、２Ｈ（重水素）および３Ｈなどのような水素の他の同位体を指すものとする。本出願書類で使用する用語「水素」は、断りのない限り、水素の全ての同位体を包含し、それゆえ１Ｈ、２Ｈなどを包含するものとする。さらに、本出願書類で使用する用語「水素」は、断りのない限り、分子状水素（Ｈ２）および原子状水素（Ｈ＋）の両方を含むものとする。）
上記工程（ａ）および上記工程（ｃ）が、上記第１の半導体層および上記少なくとも１つの他の半導体層を分子線エピタキシーによって成長させる工程を含んでいてもよい。
それに代えて、上記工程（ａ）および上記工程（ｃ）が、上記第１の半導体層および上記少なくとも１つの他の半導体層を有機金属気相成長によって成長させる工程を含んでいてもよい。
上記少なくとも１つの他の半導体層が、ドープされたｐ型半導体層であってもよい。
本発明の第２の態様は、本発明の第１の態様に係る方法によって成長された半導体層構造を提供する。
本発明の第３の態様は、本発明の第２の態様に係る半導体層構造を含む半導体レーザダイオードを提供する。
本発明の第４の態様は、本発明の第２の態様に係る半導体層構造を含む半導体発光ダイオードを提供する。
本発明に係る半導体層構造の成長方法は、以上のように、第１の半導体層の選択された部分をアニールする工程が、第１の半導体層の選択された部分の電気抵抗を変化させ、少なくとも１つの他の半導体層の電気抵抗を有意に変化させない。それゆえ、半導体層構造を構成する全ての半導体層に低抵抗領域を形成することなく、改善された抵抗率を持つ領域を含む層を有する半導体層構造を成長させることができるという効果を奏する。
本発明の実施形態について、一例として図面を参照しながら以下に説明する。
本発明について、窒化物材料系、特に（Ａｌ，Ｇａ，Ｉｎ）Ｎ材料系中の半導体層構造の成長を例に挙げて説明する。しかしながら、本発明は、（Ａｌ，Ｇａ，Ｉｎ）Ｎ材料系への使用にも、窒化物材料系への使用にも、制限されるものではない。
図４は、本発明の成長処理の一実施形態を示す。図４は、水素バックグラウンドが低濃度または０の状態で、上記半導体層構造の成長が行われる実施形態を示す。図４の方法は、例えば、分子線エピタキシーを用いた成長処理に適用できる。ＭＢＥは、高真空条件下で、かつ、ＭＢＥ成長室中に水素バックグラウンドが実質的に存在しない状態で行われる。
図４の方法において、電流開口部の形成がなされるべき層は、工程２で基板上に成長される。この層を、「電流阻止」層と呼び、図２中では「１１」という符号を付けている。電流阻止層１１は、窒化物半導体層である。図２の実施形態では、電流阻止層１１を、ＧａＮまたはＡｌＧａＮの層として示している。しかしながら、本発明は、電流阻止層１１がこれらの特定の組成であるものに限定されるものではない。
注目すべきは、上記成長処理が、図４の工程２が行われる前に行われる複数の工程を含むことである。例えば、適切な基板が、処理され、洗浄され、ＭＢＥ装置の成長室内へ導入される。電流阻止層１１が成長される前に、少なくとも１つの窒化物半導体層を基板１の上に成長させることができる。図２は、半導体レーザダイオードの成長に適用した適用例を示す。図２の半導体層構造は、光生成のための活性領域３と、基板１と活性領域３との間で配置された少なくとも１つの層とを含んでいる。この少なくとも１つの層は、図２では「９」として包括的に示している。さらに、電流阻止層１１を成長させる前に、少なくとも１つの窒化物半導体層を活性領域３の上に成長させることができる。この少なくとも１つの層は、図２では「１０」として包括的に示している。
上記基板を用意し洗浄する工程、少なくとも１つの下層９を成長させる工程、活性領域３を成長させる工程、および活性領域３と電流阻止層１１との間に少なくとも１つの介在半導体層１０を成長させる工程には、完全に従来の工程を用いることができるので、これ以上説明しない。少なくとも１つの下層９、活性領域３、および少なくとも１つの介在半導体層１０の組成および厚みは、成長されるデバイス構造に依存する。
図２の実施形態において、電流阻止層１１は、ｐ型のドープされた窒化物半導体層として成長される。窒化物半導体層のｐ型ドープは、通常、窒化物半導体層中に自由電荷キャリアの存在をもたらし、それによって低い電気抵抗を与える。しかしながら、本発明の方法においては、水素が電流阻止層１１中に導入される。これは、ｐ型ドーパントを不動態化する効果を奏する。その結果、電流阻止層１１は、高い抵抗率を持つ。
電流阻止層１１を成長させる工程の間に成長室内に原子状水素を導入することによって、電流阻止層１１のＭＢＥ成長中に上記水素を電流阻止層１１中に導入することができる。ｐ型ドーパントを不動態化する効果は、原子状水素（Ｈ＋）の方が分子状水素（Ｈ２）よりも遥かに大きい。
原子状水素は、成長室に水素ガスを供給し、水素ガスを原子状水素へと分解させることによって、ＭＢＥ成長室内に生成できる。上記水素ガスから原子状水素への分解は、水素ガスの熱分解によって、あるいは、プラズマ、例えば無線周波数プラズマ、持続波プラズマ、マイクロ波プラズマ、ＥＣＲ（電子サイクロトロン共鳴）プラズマソースなどを用いることによって、行うことができる。
それに代えて、原子状水素は、ＭＢＥ成長室にアンモニア（ＮＨ３）を導入し、原子状水素が生成されるようにアンモニアを分解することによっても、生成できる。しばしば、アンモニアが、窒化物材料のＭＢＥ成長における窒素前駆体として使用される場合がある。本発明をそのような場合に適用する際には、アンモニアを水素の供給源としても使用すれば、特に簡便な方法とすることができる。アンモニアガスもまた、熱分解によって分解することができる。あるいは、成長室内の原子状水素の濃度を十分に確保するために、（成長表面で生じる熱分解に加えて）アンモニアの付加的な分解機構を用いてもよい。付加的な分解機構は、例えば、無線周波数プラズマ、持続波プラズマ、マイクロ波プラズマ、ＥＣＲプラズマソースなどのようなプラズマを用いたものとすることができる。
もし、水素ガスが成長室に供給され、成長室内で分解されなければ、分子状水素が電流阻止層１１中に導入される。原理的には分子状水素を電流阻止層１１中に導入してもよいが、上述したように、分子状水素は、ドーパントを不動態化させる効果が遥かに小さい。
さらに他の変形例として、水素同位体を電流阻止層１１中に導入してもよい。非特許文献６には、水素（１Ｈ）の代わりに重水素（２Ｈ）を用いてＧａＮ中のｐ型ドーパントを不動態化できることが報告されている。したがって、ドーパントを不動態化するために重水素の形態の水素を電流阻止層１１中に導入してもよい。これを実現するために、重水素ガスを成長室に供給し、重水素ガスを分解させて原子状重水素を生成させることができる。原理的には、他の水素同位体を使用してもよい。
さらに、本発明は、水素と水素同位体との混合物（例えば１Ｈと２Ｈとの混合物）を用いても、異なる原子量を持つ水素同位体の混合物を用いても実現できる。
電流阻止層１１の成長が完了すると、成長された材料中への水素の有意の導入を防止するために、成長室への成分の供給を変更する。例えば、ＭＢＥ成長室への水素、アンモニア、重水素などの供給を中止することができる。ただし、窒化物材料のＭＢＥ成長のための水素および窒素の両方の供給源としてアンモニアを用いる場合、ＭＢＥ成長のための窒素を供給するためにアンモニアの供給を続けなければならない。この場合、一旦ＭＢＥ成長は継続するが、水素の有意の導入が起こらないように、電流阻止層１１の成長が完成するとアンモニアの供給速度を低下させることができる。それに代えて、アンモニアの付加的な分解機構を用いる場合、この付加的な分解機構を、有意な水素の導入を防止するために停止してもよい（それでもまだ、成長表面では、アンモニアの熱分解が起こり窒素を供給する）。
その後、少なくとも１つの他の窒化物半導体層を電流阻止層１１の上に成長させることで、上記デバイス構造（半導体層構造）を完成する。上記少なくとも１つの他の窒化物半導体層は、図２中では「１２」として包括的に示している。他の窒化物半導体層１２は、ドープされたｐ型半導体層とすることができる（一般に、典型的なデバイス構造においては、活性領域３より下の半導体層がドープされたｎ型半導体層であり、活性領域３の上の半導体層がドープされたｐ型半導体層である）。
原理的には、電流阻止層１１中に水素を導入する工程は、電流阻止層１１の成長中に行わなくてもよい。原理的には、電流阻止層１１が成長されると、ＭＢＥ成長処理を終了し、成長室から上記半導体層構造を取り出し、成長室の外部で、例えば水素拡散処理や水素注入処理などを用いて水素または水素同位体を電流阻止層１１中に導入してもよい。その後、上記ウェーハ（半導体層構造）は、他の窒化物半導体層１２の成長を可能とするために、成長室に戻される。
電流阻止層１１の上に成長された少なくとも１つの他の窒化物半導体層１２中にも、活性領域３と電流阻止層１１の間に成長された少なくとも１つの介在半導体層１０中にも、意図的には水素が導入されない。介在半導体層１０は、ドープされたｐ型半導体層であれば、低い電気抵抗を持つ。少なくとも１つの他の窒化物半導体層１２の成長は、図４中では工程３として示している。
次に、工程４で、上記半導体層構造に対して、電流阻止層１１の選択された部分をアニールする選択的アニール処理が施される。選択的アニール処理は、電流阻止層１１におけるアニールされた部分のｐ型ドーパントを活性化し、それによって電流阻止層１１の選択された部分の抵抗を低下させるという効果を奏する。しかしながら、電流阻止層１１におけるアニールされない複数の部分は、これらの部分にあるドーパントがアニール処理中に活性化されないため、高抵抗に維持される。上記アニール工程の結果を図３に示す。図３は、電流阻止層１１の選択された部分１１ａのアニールを示している。電流阻止層の１１ａの選択された部分の抵抗が、アニール処理の結果として低下される一方、アニールされていない部分１１ｂ，１１ｃの電流阻止層１１は、高抵抗に維持される。したがって、電流阻止層１１の抵抗が、選択的に変化される。
上記アニール工程は、少なくとも１つの他の窒化物半導体層１２の抵抗率に実質的に影響を与えない。成長処理中に水素が他の窒化物半導体層１２中に導入されず、その結果、他の窒化物半導体層１２中のドーパントが完全に活性化される。それゆえ、上記アニール処理は、少なくとも１つの他の窒化物半導体層１２におけるアニールされた少なくとも１つの部分の自由キャリア濃度に影響を与えない。同様に、少なくとも１つの下地の窒化物半導体層（介在半導体層）１０は、上記アニール工程に影響されない。
その後、上記半導体層構造に処理工程を施すことで、所望のデバイス構造を形成することができる。例えば、少なくとも１つの他の窒化物半導体層１２に対してその横方向の範囲が縮小されるように選択エッチングを行うことにより、図１に示すデバイス構造に類似したデバイス構造を作成することができる。電気コンタクトも、上記半導体層構造上に配置できる。これらの他の処理工程には、従来の処理工程を用いることができるので、これ以上説明しない。
上記アニール工程は、レーザビームを用いて行うことができる。電流阻止層１１の選択された部分１１ａの全体にわたってレーザビームを走査することによって、（電流阻止層１１の他の部分１１ｂ，１１ｃを加熱することなく）電流阻止層１１の選択された部分１１ａを局所的に加熱することができる。これにより、電流阻止層１１の選択された部分１１ａのドーパントを活性化することができる。それに代えて、アニール工程を、電子ビームを用いて行うこともできる。電子ビームも、レーザビームと同様に、（電流阻止層１１の他の部分１１ｂ，１１ｃを加熱することなく）電流阻止層１１の選択された部分１１ａを局所的に加熱し、かつ電流阻止層１１の選択された部分のドーパントを活性化するために、電流阻止層１１の選択された部分１１ａの全体にわたって走査される。
特許文献３で提案されている方法とは対照的に、本発明に係るアニール処理は、バンドギャップ特異的なアニール処理ではない。したがって、アニール処理に使用されるレーザの波長や、アニール処理に使用される電子ビームのエネルギーは、電流阻止層１１のバンドギャップによって制約を受けることがない。
さらに他の変形例として、アニール処理は、電流阻止層１１の選択された部分１１ａに電流を導く一方、電流阻止層１１の他の部分１１ｂ，１１ｃに電流を通さないことによって行うことができる。これは、（電流阻止層１１の他の部分１１ｂ，１１ｃを加熱することなく）ジュール加熱の結果として電流阻止層１１の選択された部分１１ａの局所的な加熱をもたらし、前記の場合と同様に、電流阻止層１１の選択された部分のｐ型ドーパントの活性化をもたらす。電流阻止層１１の選択された部分１１ａの中の局所的な加熱は、電流阻止層１１の選択された部分１１ａを熱アニールの生じる温度まで加熱するのに足る程度のものである。
ＭｇがドープされたＧａＮの熱アニールが生じる温度は、典型的には５５０℃以上である（例えば、非特許文献８参照）。注意すべきは、電流阻止層１１の選択された部分１１ａを流れる電流によって発生されるジュール加熱の結果として、電流阻止層１１の選択された部分１１ａが加熱されるときに、熱伝導によって電流阻止層１１の他の選択されていない部分へ熱が伝わることである。それゆえ、電流阻止層１１の選択されていない部分で発生するアニールを防止するために、アニール工程において電流阻止層１１の選択された部分１１ａを加熱する温度は、高くなり過ぎないようにすることが好ましい。電流阻止層１１の選択された部分１１ａを、５５０℃から６５０℃までの範囲内の温度、例えば約６００℃に加熱すれば、電流阻止層１１の他の部分の有意なアニールを招くことなく、電流阻止層１１の選択された部分１１ａの十分なアニールを確保できるはずである。
電流阻止層１１の選択された部分１１ａを５５０℃から６５０℃までの範囲内の温度に加熱するためには、電流阻止層１１の選択された部分１１ａの電流密度が５ｋＡ／ｃｍ２の桁であることが必要である。非特許文献９には、５ｋＡ／ｃｍ２の電流密度を用いて約６００℃のデバイス温度を得られることが示されている。そのような電流密度を得るためには、順方向にバイアスがかけられるように、上記デバイス構造に電圧を印加する必要がある（すなわち、ｐ型電極の電位が、ｎ型電極の電位よりも正の電位でなければならない）。そのような電流密度を逆バイアス電圧の印加によって得ることは不可能である。また、逆バイアス電圧の印加によってそのような電流密度を得ようと試みることは、デバイスの破壊を招く。電流阻止層１１の選択された部分１１ａを５５０℃から６５０℃までの範囲内の温度に加熱して電流阻止層１１の選択された部分１１ａの熱アニールを実現するためには、典型的には、約５分から約６０分までの範囲内の時間にわたって電流を供給しなければならない。必要とされる持続時間の厳密な値は、電流阻止層１１の選択された部分１１ａの電流密度に依存し、電流密度が高いほど必要とされる持続時間は短くなる。
電流阻止層１１の選択された部分１１ａをアニールすることは、電流阻止層１１の選択された部分１１ａの電気抵抗を低下させるという効果を奏する。ｐ型ドープされたＧａＮの熱アニールが、Ｍｇ−Ｈ複合体の熱分解と結晶からの水素の除去とをもたらすことは周知である（例えば、非特許文献１０参照）。Ｍｇ−Ｈ複合体は、水素存在下での結晶成長時に形成される。また、Ｍｇドーパントを活性化し、低い抵抗率を達成するためには、Ｍｇ−Ｈ複合体を解離させることが必要である。これは、レーザビーム、電子ビーム、またはジュール加熱の何れによってアニールが発生される場合にも起こる。
電流阻止層１１の選択された部分１１ａをアニールすることは、電流阻止層１１の選択された部分１１ａの抵抗率を、２以上の低下倍率で低下させる（すなわち、アニール前の値の５０％以下に低下させる）という効果を奏する（例えば非特許文献７参照）。さらに、電流阻止層１１の選択された部分１１ａの抵抗率の低下は、典型的には、これよりも遥かに大きく、電流阻止層１１の選択された部分１１ａの抵抗率は、典型的には、一桁低下する。非特許文献７には、水素を除去すると、ｐ型ドープされたＧａＮの抵抗率が１０８Ω・ｃｍ超から３５Ω・ｃｍまで低下することが示されている。
注目すべきは、特許文献５の方法が、半導体層構造に逆バイアス電圧を印加する工程を含むことである。周知のように、逆バイアス電圧を印加することによって得ることが可能な電流密度は、非常に低い。得られる最大電流密度は、１Ａ／ｃｍ２未満、おそらく何桁も小さい値になる（非特許文献１１参照）。得られるジュール熱は、非特許文献１２の方法に従って計算することができ、非常に小さいことが分かる。そのジュール熱によってもたらされる、電流路に沿った温度の上昇は、０．０１℃未満である。特許文献５の方法を用いて、熱アニールを実現するのに十分なジュール加熱を達成することはできない。
本発明によれば、以上のようにして、半導体層の最上層でない層に電流開口部を設けることが可能となる。図２および図３の実施形態では、電流阻止層１１における照射される選択された部分１１ａは、低い電気抵抗を有しており、それゆえ、電流阻止層１１の上に位置する電極からの電流を活性領域３へ通すことができる電流開口部を形成する。少なくとも１つの他の窒化物半導体層１２が電流阻止層１１の上に配置されているので、電流阻止層１１は、上記半導体層構造の表面に位置しない。それゆえ、本発明によれば、半導体層構造内の所望の位置に電流開口部を形成することが可能となる。
なお、上記半導体層構造に電流を通して電流阻止層１１の選択された部分１１ａのジュール加熱を起こすことによって、アニール工程が行われる実施形態においては、アニール工程に必要な電気コンタクトが、最終のデバイス中における所望の電気コンタクトと同じものでなくてもよい。例えば、図１に示す中央の電流開口部を形成するためには、ジュール加熱によってアニールする工程に、コンタクトとして図１に示すデバイスの上側コンタクト５を使用できない可能性がある。なぜなら、ジュール加熱によってアニールする工程にコンタクト５を使用すれば、環状の電流開口部が得られるからである。
図１に示すデバイス構造を作製するためには、上記複数の層の成長後に、まず、電流阻止層１１中の所望の電流開口部を規定する第１のコンタクト群を堆積することが必要である。第１のコンタクト群は、例えば、電流阻止層１１に形成される所望の電流開口部１１に概ね対応する、位置、サイズ、および形状を持つ、デバイス構造の上面上の１つのコンタクトと、電流阻止層１１に形成される所望の電流開口部１１に概ね対応する、基板１の下面上の１つのコンタクトとを含むものとすることができる。これにより、第１のコンタクト群は、電流阻止層１１を通る明確に規定された電流路を与える。アニール工程では、順バイアス電圧をこれら第１のコンタクト群に印加することで、電流阻止層１１の所望の領域１１ａ内に電流の流れとジュール加熱とを発生させる。アニール工程を完了した後、第１のコンタクト群を取り除き、最終のデバイスのための適切なコンタクト、例えば、図１に示すコンタクト５に類似した環状のコンタクト、および（デバイス抵抗を最小限にするために）基板１下面の全領域を覆うコンタクトを堆積する。それに代えて、デバイスの上面だけでなくデバイスの下面を通しても光を取り出すことを所望する場合、環状のコンタクトを基板１の下面上に配置してもよい。
それに代えて、基板１の下面上のコンタクトを、アニール工程と完成デバイスとの両方に使用することも可能である。そのような場合、アニール工程の後に上側コンタクトを取り除き、完成デバイスに適した、代わりの上側コンタクトを堆積させることが必要なだけである。したがって、デバイス構造の製造方法は、上記半導体層構造に電流を通すことによりアニール工程が行われる実施形態に係る図１に示すデバイス構造と類似の製造方法であって、次の複数の工程、すなわち、
（１）上記半導体層構造を成長させる工程と、
（２）上面の中心にコンタクトを堆積させ、基板１の下面にコンタクトを堆積させる工程と、
（３）順バイアス電圧を印加することで電流阻止層１１の所望の部分をアニールし、それによって電流開口部を形成する工程と、
（４）上記上面からコンタクトを取り除く工程と、
（５）少なくとも１つの上層（少なくとも１つの他の窒化物半導体層）１２をエッチングすることで、上側ブラッグ・スタックを形成する工程と、
（６）エッチング工程で露出された上面に環状のコンタクト５を堆積させる工程とを必須とする。
原理的には、それに代えて、工程（２）の前に工程（５）を実行することができる。
所望であれば、工程（４）は、基板１の下面からコンタクトを取り除く工程をさらに含んでいてもよく、また、工程（６）は、基板１の下面に新しいコンタクトを配置する工程をさらに含んでいてもよい。
アニール工程の間に少なくとも１つの他の窒化物半導体層１２の抵抗が有意に変化することを防止するためには、少なくとも１つの他の窒化物半導体層１２中に、水素がほとんど導入されないか、あるいは全く導入されないように、少なくとも１つの他の窒化物半導体層１２を成長させなければならない。このような他の窒化物半導体層１２の成長は、ここで述べるように、ＭＢＥによって他の窒化物半導体層１２を成長させることによって実現できる。それに代えて、キャリアガスとしてＨ２を使用せず、水素を放出しない窒素源を使用するＭＯＣＶＤ処理（特に、窒素源としてアンモニアを使用しないことを必須とするＭＯＣＶＤ処理）を用いて少なくとも１つの他の窒化物半導体層１２を成長させることによっても、上記のような他の窒化物半導体層１２の成長を実現できる。適切な無水素ＭＯＣＶＤ処理は、特許文献７に記載されている。
アニール工程の間に少なくとも１つの他の窒化物半導体層１２の抵抗が有意に変化するのを防止することは、顕著な利点をもたらす。このことは、デバイスの最上部の半導体層が低い抵抗率を有し、かつ、埋め込まれた電流開口部、すなわち、それ以外は高抵抗率でありデバイス構造内に「埋め込まれている」層内低抵抗開口部を含むデバイスの製造を可能にする。最上層の全領域を低抵抗率とすることができるので、この最上層は、デバイスの全体的な抵抗への寄与が非常に小さい。
対照的に、特許文献５の方法では、半導体層構造を構成する全ての半導体層に低抵抗領域が形成される。ｐ型半導体層では、Ｍｇ（ｐ型ドーパント）が、各ｐ型半導体層における電流が流れる部分で活性化される。その結果、全てのｐ型半導体層に、低抵抗領域が形成される。その上、逆バイアス電圧の印加は、さらに、各ｎ型半導体層における電流が流れる部分の結晶から、各ｎ型半導体層中の水素を遊離させる。その結果、全てのｎ型半導体層に低抵抗領域が形成される。実際には、（ＭＯＣＶＤまたはＭＢＥの何れによって成長させるかに係わらず）意図的にドープされていない窒化物半導体材料が常にそうであるように、活性領域は、ドープされたｎ型半導体である。そのため、逆バイアス電圧の印加は、活性層中への低抵抗領域の形成も招く。
さらに、特許文献５のデバイスのような、全ての層が高抵抗であり、低抵抗電流開口部を持つデバイスにおいては、デバイスの全体的な抵抗が比較的高くなる。各層における電流開口部の領域が小さいほど、デバイスの全体的な抵抗が高くなる。
本発明のさらなる利点は、完成デバイス上の上側コンタクトを電流開口部の上に配置する必要がなく、（図１に示すように）側部に配置できることである。このようなことが可能なのは、埋め込まれた電流開口部が、上記半導体層構造を通る所望の電流路に電流を制限するからである。この特徴は、光が、電流開口部の真下で生成され、デバイスの上面を通して取り出される必要のあるデバイス、例えば垂直空洞放射レーザおよびＬＥＤなどにおいては、特に利点となる。図１に示すように、側部にコンタクトを配置することによって、コンタクトは、電流開口部の真下で生成され、デバイスの上面を通して放射される光を吸収しない。
本発明の方法は、電流開口部を形成するために、光電気化学エッチング（ＰＥＣ）や酸化処理に頼らなくてよい。ＰＥＣエッチングまたは酸化処理の使用は、上記半導体層構造の材料を変化させるか、あるいはエッチングする可能性があり、それゆえ、完成デバイスの信頼性および寿命に悪影響を与える可能性がある。本発明は、光電気化学エッチングまたは酸化処理を使用しないので、この欠点を抱えていない。
電流阻止層１１中に十分な原子状水素を導入し、それによってｐ型ドーパントを不動態化することで、電流阻止層１１に高い電気抵抗を持たせることができる。したがって、電流阻止層１１は、比較的薄い厚み、例えば１０ｎｍと２００ｎｍの間の厚みにすることができる。さらに、電流阻止層１１は、半導体層構造中の任意の適切な位置に配置でき、特に、デバイスの活性領域３から離しておくことができる。電流阻止層１１を薄くすることは、アニール処理時間を短くしておくことができ、それによってアニール工程中の半導体層構造の加熱を軽減できることを意味している。電流阻止層１１を薄くしておくことができるという特徴、および電流阻止層１１を活性領域３から離して配置することができるという特徴は、アニール工程中における活性領域３の意図的でない加熱を最小限に抑えることができることを意味している。これによって、アニール工程中に活性領域３が劣化する危険性が低減される。
電流阻止層１１における、アニール工程中に加熱される領域１１ａを適切に選択することによって、電流阻止層１１中の電流開口部に、任意の所望のサイズおよび形状を付与することができる。例えば、レーザビームの照射によってアニールが行われる場合、レーザビームによって走査される電流阻止層１１の領域を選択することで、任意の所望のサイズおよび形状を電流開口部に付与することができる。例えば、電流開口部は、断面が円形でも長方形でもよい。
図２および図３の実施形態において、電流阻止層１１は、ｐ型半導体層として成長される。しかしながら、電流阻止層１１は、これに制限されるものではなく、これに代えて、ｐ型ドーパントおよびｎ型ドーパントの両方を含む補償層として成長させてもよい。ｐ型ドーパントのドーピング濃度およびｎ型ドーパントのドーピング濃度が適切に選択される場合、電流阻止層１１が、ｐ型ドーパントがｎ型ドーパントを実質的に相殺する点で「補償され」、その結果、電流阻止層１１が自由電荷キャリアを含まない。その後は、電流阻止層１１が、高い電気抵抗を持つ。
電流阻止層１１の成長中または成長後に電流阻止層１１中へ水素を導入することは、前記と同様に、ｐ型ドーパントを不動態化する効果を奏する。結果として、ｐ型ドーパントはもはやｎ型ドーパントを補償することがなく、電流阻止層１１は、全体がｎ型になり、その結果、成長後でアニール工程の前に、低い電気抵抗を持つ。
アニール工程が行われる場合、アニール処理は、前記と同様に、電流阻止層１１の照射された部分のｐ型ドーパントを活性化する効果を奏する。これは、ｐ型ドーパントがｎ型ドーパントを補償することを可能にする。したがって、アニール処理は、電流阻止層１１のアニールされた部分の抵抗を上昇させる効果を奏する。アニールされない部分の抵抗は、前記と同様に、アニール工程によって変化されず、低く維持される。したがって、この実施形態では、選択的アニール工程によって、電流阻止層１１に高抵抗領域が形成され、電流阻止層１１のアニールされない領域が、低抵抗を維持して電流開口部を形成するという効果が得られる。この実施形態では、図３に示す電流阻止層１１の領域１１ｂおよび１１ｃがアニールされ、領域１１ａが、アニールされず、それゆえ低抵抗を維持して電流開口部を形成する。
図５は、本発明の他の実施形態を示すフローチャートである。図５の方法は、高濃度の水素バックグラウンドの存在下で半導体層構造が成長される場合に適用可能である。図５の方法は、例えばＭＯＣＶＤ成長の場合に適用可能である。周知のように、ＭＯＣＶＤ成長は、通常、高濃度の水素バックグラウンドの存在下で行われ、その結果、ＭＯＣＶＤによって成長された半導体層には必然的に水素が導入される。したがって、ｐ型のドープされた窒化物半導体層がＭＯＣＶＤによって成長される場合、導入された水素が窒化物半導体層中のｐ型ドーパントを不動態化するので、窒化物半導体層は、内在的に高い電気抵抗を有する。さらに、公知のように、ＭＯＣＶＤによって成長されたｐ型半導体層は、ドーパントを活性化するためにアニールすることを必要とする。
したがって、図５の方法では、半導体層構造中の電流阻止層１１を形成するための窒化物半導体層が、工程２で、基板１の上に成長される。この実施形態では電流阻止層１１がｐ型半導体として成長されるものとして説明するが、電流阻止層１１は、それに代えて、補償されたｐ型ドープおよびｎ型ドープされた半導体層であってもよい。
電流阻止層１１は、通常、ＭＯＣＶＤ成長室中の水素バックグラウンドの結果として、水素を包含する。しかしながら、工程２では、追加の水素が、電流阻止層１１中に導入される。それゆえ、電流阻止層１１の水素含有量は、反応室（成長室）中に必然的に存在するバックグラウンドから発生する水素含有量よりも多い。
図４の方法と同様に、反応室内に原子状水素または水素同位体を供給することによって、電流阻止層１１の成長中に追加の水素を電流阻止層１１中へ導入することができる。これは、図４の工程２に関して上述した複数の方法のいずれでも実現できる。それに代えて、反応室から電流阻止層１１を取り除き、追加の水素を、例えば水素注入処理または水素拡散処理により導入することによって、成長後に追加の水素を電流阻止層１１中へ導入してもよい。
図４の方法の場合のように、図５の工程２で電流阻止層１１が成長される前に、複数の工程、例えば、適切な基板を用意し洗浄する工程、および基板の上に少なくとも１つの半導体層を成長させる工程を行うことができる。これらの工程を、図５中では「１」として包括的に示している。これらの工程は、従来の工程であるので、これ以上説明しない。
図５の工程３では、少なくとも１つの他の窒化物半導体層が電流阻止層１１の上に成長される。この少なくとも１つの他の窒化物半導体層は、図２の半導体層構造中に「１２」として示された少なくとも１つの層に相当する。工程３で成長された少なくとも１つの他の窒化物半導体層１２の厚みおよび組成は、成長されるデバイス構造に依存する。少なくとも１つの他の窒化物半導体層１２は、ドープされたものとすることができ、多くのデバイスでは、ドープされたｐ型半導体である。
工程１２で成長された少なくとも１つの他の窒化物半導体層１２は、成長室中に存在する通常の水素バックグラウンドの結果として、水素を含む。したがって、電流阻止層１１および他の窒化物半導体層１２は全て水素を含むが、電流阻止層１１は、他の窒化物半導体層１２より多い水素含有量を持つ。
少なくとも１つの他の窒化物半導体層１２が水素を含むので、少なくとも１つの他の窒化物半導体層１２中の全てのｐ型ドーパントが不動態化される。したがって、図５の方法は、少なくとも１つの他の窒化物半導体層１２中のｐ型ドーパントを活性化するために半導体層構造をアニールする工程を含んでいる。この工程は、従来のアニール工程であり、選択的アニール工程ではない。例として、アニール工程４は、成長室内の成長温度を上昇させることにより、in-situ（成長室内）アニール工程として、成長室内で行うことができる。それに代えて、半導体層構造を成長室から取り除いた後、アニール工程を行ってもよい。アニール工程４は、任意の適切な技術を用いて行うことができる。
アニール工程である工程４は、少なくとも１つの他の窒化物半導体層１２中のｐ型ドーパントを活性化する効果を奏する。しかしながら、電流阻止層１１のより多い水素含有量の結果として、電流阻止層１１中のｐ型ドーパントが完全には活性化されないように、アニール工程の条件が選択される。したがって、図５の工程４により、少なくとも１つの他の窒化物半導体層１２が低い抵抗率を有し、少なくとも１つの他の窒化物半導体層１２中のｐ型ドーパントが、アニール工程４中に、完全に活性化されるか、あるいはほとんど完全に活性化されるという効果が得られる。しかしながら、電流阻止層１１は、依然として高抵抗を持つ。なぜなら、電流阻止層１１がより多い水含有量を有することは、電流阻止層１１中のｐ型ドーパントがアニール工程中に完全には活性化されないことを意味するからである。それゆえ、図５の方法によって、高濃度の水素バックグラウンドを有する従来のＭＯＣＶＤ成長処理を用いて本発明を実施することが可能となる。（特許文献６の成長処理などのような、高濃度の水素バックグラウンドを有していないＭＯＣＶＤ成長処理の場合には、図４の方法を用いて本発明を実施することができる。）
図５の方法は、工程５として、選択的アニール工程をさらに含んでいる。図５の選択的アニール工程５は、図４の選択的アニール工程４に対応する工程であり、電流阻止層１１の選択された部分１１ａをアニールする一方、電流阻止層１１の他の部分１１ｂ，１１ｃをアニールしない工程を含んでいる。選択的アニール工程５の結果として、電流阻止層１１の選択された領域（部分）１１ａのｐ型ドーパントが、完全に活性化され、それによって、電流阻止層１１の選択された領域（部分）１１ａが低い抵抗を持つ。しかしながら、電流阻止層１１のアニールされない部分１１ｂ，１１ｃのｐ型ドーパントは完全には活性化されないので、電流阻止層１１のこれら部分１１ｂ，１１ｃの抵抗は、高く維持される。したがって、図５の方法によって、前記と同様に、半導体層構造内に埋め込まれ、かつ、アニールされた部分１１ａに対応する電流開口部を含む電流阻止層１１が得られる。
少なくとも１つの他の窒化物半導体層１２中のｐ型ドーパントが、完全に活性化されるか、あるいはほぼ完全に活性化されるので、第１のアニール工程（図５の工程４）では、選択的アニール工程は、少なくとも１つの他の窒化物半導体層１２の抵抗に、（影響を与えるとしても）僅かな影響しか与えない。少なくとも１つの他の窒化物半導体層１２の抵抗は、低く維持される。
上記の説明では、電流阻止層１１がドープされたｐ型半導体層である実施形態を例に挙げて、図５の方法を説明した。上記の方法も、補償ドープ層であり、ｐ型ドーパントおよびｎ型ドーパントの両方を含む電流阻止層１１を用いた場合に適用できる。上述したように、補償ドープ層中へ水素を導入する結果として、ｐ型ドーパントが水素によって不動態化され、それゆえにｎ型ドーパントを補償することがないので、抵抗率が低くなる。図５の選択的アニール工程の後、結果として、前記と同様に、（ｐ型ドーパントが活性化され、それゆえｎ型ドーパントを補償できるので）電流阻止層１１のアニールされた領域が高い抵抗を持つ一方、（ｐ型ドーパントが不動態化され、ｎ型ドーパントを補償しないので）アニールされない電流阻止層１１の領域は低い抵抗を持つ。
本発明は、任意の窒化物半導体系に適用して、デバイス構造内に改善された抵抗率を持つ領域を含む層を必要とするデバイス構造を提供することができる。本発明は、例えば、エッジ放出レーザダイオード、垂直空洞レーザダイオード、発光ダイオード、共振空洞光ダイオード、種々の電子デバイスなどの成長に適用できる。
電流阻止層１１、少なくとも１つの介在窒化物半導体層１０、および／または、少なくとも１つの他の窒化物窒化物層１２中へ導入する適切なｐ型ドーパントの一例は、マグネシウムである。電流阻止層１１が、補償されたｐ型ドープおよびｎ型ドープされた半導体層として成長させられる実施形態において、適切なｐ型ドーパントの一例はマグネシウムであり、適切なｎ型ドーパントはシリコンである。
上記の説明では、窒化物半導体系、特に（Ａｌ，Ｇａ，Ｉｎ）Ｎ系を例に挙げて、本発明を説明した。しかしながら、本発明は、窒化物半導体系を用いたものに制限されるものではなく、他の材料系にも適用できる。本発明は、原理的には、ドーパントがアニールにより活性化でき、かつ、水素の導入によって不動態化できる材料系であれば任意の材料系に適用できる。
上記の説明では、電流阻止層１１の一部だけをその抵抗率を変化させるためにアニールし、電流阻止層１１の少なくとも１つの他の部分をアニールしない方法を例に挙げて、本発明を説明した。しかしながら、原理的には、電流阻止層１１の全領域、または、ほぼ全領域をアニールしてもよい。これによって、電流阻止層１１の上に積層された窒化物半導体層１２の抵抗率に影響を与えることなく、電流阻止層１１の全領域（または、ほぼ全領域）にわたって電流阻止層１１の抵抗率を変化させることができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、例えば、エッジ放出レーザダイオード、垂直空洞レーザダイオード、発光ダイオード、共振空洞光ダイオード、種々の電子デバイスなどの成長に適用できる。
電流開口部を含む垂直空洞半導体レーザデバイスの概略断面図である。 本発明の方法によって半導体層構造を製造する際における一工程の様子を示す概略断面図である。 本発明の方法によって半導体層構造を製造する際における一工程の様子を示す概略断面図である。 本発明の一実施形態に係る方法を示す概略のフローチャートである。 本発明の第２の実施形態に係る方法を示す概略のフローチャートである。
符号の説明
１１ 電流阻止層（第１の半導体層）
１１ａ 選択された部分
１１ｂ 他の部分
１１ｃ 他の部分
１２ 他の窒化物半導体層（他の半導体層）

Claims (22)

  1. 半導体層構造を成長させる方法であって、
    （ａ）第１の半導体層を成長させる工程と、
    （ｂ）上記第１の半導体層中に水素を導入する工程と、
    （ｃ）上記第１の半導体層の上に少なくとも１つの他の半導体層を成長させ、それによって半導体層構造を形成する工程と、
    （ｄ）上記第１の半導体層の選択された部分をアニールし、それによって上記第１の半導体層の選択された部分の電気抵抗を変化させるアニール工程とを含み、
    上記少なくとも１つの他の半導体層中に水素を導入せず、
    上記アニール工程（ｄ）が、上記半導体層構造に順バイアス電圧を印加することで、上記第１の半導体層の選択された部分に電流を通す工程を含む半導体層構造の成長方法。
  2. 半導体層構造を成長させる方法であって、
    （ａ）第１の半導体層を成長させる工程と、
    （ｂ）上記第１の半導体層中に水素を導入する工程と、
    （ｃ）上記第１の半導体層の上に少なくとも１つの他の半導体層を成長させ、それによって半導体層構造を形成する工程と、
    （ｄ）上記第１の半導体層の選択された部分をアニールし、それによって上記第１の半導体層の選択された部分の電気抵抗を変化させるアニール工程とを含み、
    上記第１の半導体層中に導入される水素の濃度よりも低い濃度の水素を、上記少なくとも１つの他の半導体層中に導入し、
    上記アニール工程（ｄ）が、上記半導体層構造に順バイアス電圧を印加することで、上記第１の半導体層の選択された部分に電流を通す工程を含む半導体層構造の成長方法。
  3. （ｅ）上記少なくとも１つの他の半導体層で所望の電気抵抗が得られるように上記半導体層構造をアニールする工程をさらに含み、該工程（ｅ）が上記アニール工程（ｄ）の前に行われることで、上記アニール工程（ｄ）が少なくとも１つの他の半導体層の電気抵抗を有意に変化させない請求項２記載の半導体層構造の成長方法。
  4. 上記第１の半導体層中に水素を導入する工程（ｂ）が、上記第１の半導体層の電気抵抗を上昇させるものであり、上記第１の半導体層の選択された部分をアニールするアニール工程（ｄ）が、上記第１の半導体層の選択された部分の電気抵抗を低下させるものである請求項１ないし３の何れか１項に記載の半導体層構造の成長方法。
  5. 上記工程（ａ）が、上記第１の半導体層中にｐ型ドーパントを導入する工程を含む請求項４記載の半導体層構造の成長方法。
  6. 上記第１の半導体層中に水素を導入する工程（ｂ）が、上記第１の半導体層の電気抵抗を低下させるものであり、上記第１の半導体層の選択された部分をアニールするアニール工程（ｄ）が、上記第１の半導体層の選択された部分の電気抵抗を上昇させるものである請求項１ないし３の何れか１項に記載の半導体層構造の成長方法。
  7. 上記工程（ａ）が、上記第１の半導体層中にｐ型ドーパントおよびｎ型ドーパントを導入する工程を含む請求項６記載の半導体層構造の成長方法。
  8. 上記工程（ｂ）が、上記工程（ａ）と同時に行われる請求項１ないし７の何れか１項に記載の半導体層構造の成長方法。
  9. 上記工程（ｂ）が、上記工程（ａ）の後に行われる請求項１ないし７の何れか１項に記載の半導体層構造の成長方法。
  10. 上記アニール工程（ｄ）が、上記第１の半導体層の選択された部分をレーザビームを用いてアニールする工程を含む請求項１ないし９の何れか１項に記載の半導体層構造の成長方法。
  11. 上記アニール工程（ｄ）が、上記第１の半導体層の選択された部分を電子ビームを用いてアニールする工程を含む請求項１ないし１０の何れか１項に記載の半導体層構造の成長方法。
  12. 上記第１の半導体層の選択された部分の電流密度が５ｋＡ／ｃｍ２以上となるように電流を通す工程を含む請求項１ないし１０の何れか１項に記載の半導体層構造の成長方法。
  13. 上記第１の半導体層の選択された部分が、上記第１の半導体層のほぼ全領域である請求項１ないし１２の何れか１項に記載の半導体層構造の成長方法。
  14. 上記第１の半導体層が、窒化物半導体層である請求項１ないし１３の何れか１項に記載の半導体層構造の成長方法。
  15. 上記少なくとも１つの他の半導体層が、窒化物半導体層である請求項１４に記載の半導体層構造の成長方法。
  16. 上記第１の半導体層が、（Ａｌ，Ｇａ，Ｉｎ）Ｎ層である請求項１４または１５に記載の半導体層構造の成長方法。
  17. 上記少なくとも１つの他の半導体層が、（Ａｌ，Ｇａ，Ｉｎ）Ｎ層である請求項１５記載の半導体層構造の成長方法。
  18. 上記工程（ｂ）が、原子状水素を供給する工程を含む請求項１ないし１７の何れか１項に記載の半導体層構造の成長方法。
  19. 上記工程（ｂ）が、水素同位体を供給する工程を含む請求項１ないし１７の何れか１項に記載の半導体層構造の成長方法。
  20. 請求項１に記載の半導体層構造の成長方法であって、
    上記工程（ａ）および工程（ｃ）が、上記第１の半導体層および上記少なくとも１つの他の半導体層を分子線エピタキシーによって成長させる工程を含む半導体層構造の成長方法。
  21. 請求項２または３に記載の半導体層構造の成長方法であって、
    上記工程（ａ）および工程（ｃ）が、上記第１の半導体層および上記少なくとも１つの他の半導体層を有機金属気相成長によって成長させる工程を含む半導体層構造の成長方法。
  22. 上記少なくとも１つの他の半導体層が、ドープされたｐ型半導体層である請求項１ないし２１の何れか１項に記載の半導体層構造の成長方法。
JP2006307124A 2005-11-17 2006-11-13 半導体層構造の成長方法 Expired - Fee Related JP4485510B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB0523421A GB2432455A (en) 2005-11-17 2005-11-17 Growth of a semiconductor layer structure

Publications (2)

Publication Number Publication Date
JP2007142410A JP2007142410A (ja) 2007-06-07
JP4485510B2 true JP4485510B2 (ja) 2010-06-23

Family

ID=35580211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006307124A Expired - Fee Related JP4485510B2 (ja) 2005-11-17 2006-11-13 半導体層構造の成長方法

Country Status (3)

Country Link
US (1) US7504322B2 (ja)
JP (1) JP4485510B2 (ja)
GB (1) GB2432455A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795054B2 (en) * 2006-12-08 2010-09-14 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
US8399273B2 (en) * 2008-08-18 2013-03-19 Tsmc Solid State Lighting Ltd. Light-emitting diode with current-spreading region
US8507940B2 (en) 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
TWI462334B (zh) * 2011-08-01 2014-11-21 Lextar Electronics Corp 發光二極體結構與其製造方法
US9312432B2 (en) 2012-03-13 2016-04-12 Tsmc Solid State Lighting Ltd. Growing an improved P-GaN layer of an LED through pressure ramping
JP6067401B2 (ja) * 2013-02-13 2017-01-25 学校法人 名城大学 半導体発光素子、及び、その製造方法
JP6560117B2 (ja) * 2015-12-25 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9812609B1 (en) 2016-04-11 2017-11-07 X Development Llc Semiconductor device including oxide current aperture
WO2018083877A1 (ja) * 2016-11-02 2018-05-11 ソニー株式会社 発光素子及びその製造方法
US10505072B2 (en) 2016-12-16 2019-12-10 Nichia Corporation Method for manufacturing light emitting element
JP6669144B2 (ja) * 2016-12-16 2020-03-18 日亜化学工業株式会社 発光素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031600A (ja) * 1998-07-14 2000-01-28 Nec Corp 半導体レーザの製造方法
JP2001044209A (ja) * 1999-07-27 2001-02-16 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置の製造方法
JP2002353144A (ja) * 2001-05-23 2002-12-06 Ricoh Co Ltd ｐ型ＩＩＩ族窒化物半導体およびその作製方法および半導体装置
JP2005136418A (ja) * 2003-10-28 2005-05-26 Sharp Corp 半導体レーザダイオードのｍｂｅ成長

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55166975A (en) * 1979-06-14 1980-12-26 Fujitsu Ltd Manufacture of semiconductor light emitting device
US4610731A (en) * 1985-04-03 1986-09-09 At&T Bell Laboratories Shallow impurity neutralization
US4654090A (en) * 1985-09-13 1987-03-31 Xerox Corporation Selective disordering of well structures by laser annealing
JP2566955B2 (ja) * 1987-05-26 1996-12-25 株式会社東芝 半導体レ−ザおよびその製造方法
JP2831667B2 (ja) * 1988-12-14 1998-12-02 株式会社東芝 半導体レーザ装置及びその製造方法
JP3553147B2 (ja) * 1994-09-05 2004-08-11 三菱電機株式会社 半導体層の製造方法
US5777350A (en) 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JP2735057B2 (ja) * 1994-12-22 1998-04-02 日亜化学工業株式会社 窒化物半導体発光素子
JPH08222797A (ja) * 1995-01-17 1996-08-30 Hewlett Packard Co <Hp> 半導体装置およびその製造方法
JPH08264830A (ja) * 1995-03-23 1996-10-11 Furukawa Electric Co Ltd:The 発光素子の製造方法
JP3537246B2 (ja) * 1995-11-14 2004-06-14 三菱電機株式会社 化合物半導体装置の製造方法
JP3711635B2 (ja) 1996-06-17 2005-11-02 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JPH10294531A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 窒化物化合物半導体発光素子
JP3349406B2 (ja) * 1997-08-29 2002-11-25 シャープ株式会社 半導体発光素子及びその製造方法
CN1284251C (zh) * 1998-05-08 2006-11-08 三星电子株式会社 使化合物半导体层激活成为p－型化合物半导体层的方法
JP2001068782A (ja) * 1999-08-31 2001-03-16 Matsushita Electronics Industry Corp 半導体発光装置およびその製造方法
US6498111B1 (en) * 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
US6410941B1 (en) * 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031600A (ja) * 1998-07-14 2000-01-28 Nec Corp 半導体レーザの製造方法
JP2001044209A (ja) * 1999-07-27 2001-02-16 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置の製造方法
JP2002353144A (ja) * 2001-05-23 2002-12-06 Ricoh Co Ltd ｐ型ＩＩＩ族窒化物半導体およびその作製方法および半導体装置
JP2005136418A (ja) * 2003-10-28 2005-05-26 Sharp Corp 半導体レーザダイオードのｍｂｅ成長

Also Published As

Publication number Publication date
US7504322B2 (en) 2009-03-17
GB2432455A (en) 2007-05-23
US20070108452A1 (en) 2007-05-17
GB0523421D0 (en) 2005-12-28
JP2007142410A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
JP4485510B2 (ja) 半導体層構造の成長方法
JP3688843B2 (ja) 窒化物系半導体素子の製造方法
US7760785B2 (en) Group-III nitride semiconductor device
US8304756B2 (en) Deep ultraviolet light emitting device and method for fabricating same
TW409447B (en) Semiconductor manufacture method and semiconductor laser apparatus
TWI667810B (zh) 具有穿隧接面紫外光發光二極體的製造
JP4767020B2 (ja) 窒化物系化合物半導体素子の製造方法
JP5280439B2 (ja) 半導体層構造
US10685835B2 (en) III-nitride tunnel junction with modified P-N interface
JP2004538651A (ja) ＧａＡｓ系レーザーに対する方法
WO2005093919A1 (ja) 窒化物半導体レーザ素子
CN102194934A (zh) 半导体发光器件及其制造方法、以及晶片及其制造方法
US5013684A (en) Buried disordering sources in semiconductor structures employing photo induced evaporation enhancement during in situ epitaxial growth
US20080014667A1 (en) Modifying the optical properties of a nitride optoelectronic device
US7720124B2 (en) Semiconductor device and fabrication method thereof
EP1787366B1 (en) Nitride based laser diode and method of manufacturing nitride based laser diode
JPH11126758A (ja) 半導体素子製造方法
EP2678881A1 (en) Semiconductor device and fabrication method
JP3792003B2 (ja) 半導体発光素子
JP2006032925A (ja) 半導体レーザ装置及びその製造方法、光ピックアップ装置
JP2010245465A (ja) 窒化物系半導体レーザ及びその製造方法
JPH11274555A (ja) 半導体素子
JP2007207929A (ja) Ｉｉｉ−ｖ化合物半導体光装置を作製する方法
JPH08264830A (ja) 発光素子の製造方法
JP2004266287A (ja) 半導体素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100324

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees