JP4481495B2 - ワイヤレス通信装置における低電力クロックの同期化 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はワイヤレス通信装置におけるクロック信号の発生に関する。特に本発明はスロット化ページングを利用するワイヤレス通信装置中で低電力発振器を基準発振器と同期化させる新規で改良された方法および装置に関する。
【０００２】
【従来の技術】
典型的なワイヤレス通信システムでは、スロット化ページングが使用されて、移動局のスタンバイ時間したがってバッテリ寿命を増加させている。移動局は例えばセルラまたはＰＣＳ電話機、あるいはワイヤレスローカルループ（ＷＬＬ）ハンドセットであってもよい。例えば１９９５年２月１５日に発行され、本発明の譲受人に譲渡され、“移動受信機の電力消費を減少させる装置および方法”と題する米国特許第５，３９２，２８７号で開示されているワイヤレス電話システムでは、スロット化ページングシステムが開示されており、この米国特許は参照によりここに組み込まれている。
【０００３】
今言及した特許では、１つの送信機と１つ以上の受信機を有する通信システムにおける受信機電力消費を減少させるためのシステムが説明されており、このシステムでは送信機から受信機への周期的なメッセージが“スロット”にスケジュール化されている。各受信機にはスロットが割り当てられており、このスロット中に受信機は送信を監視する。送信機は割り当てられたスロット中にのみメッセージを受信機に送信する。受信機はその割り当てられたスロット中では“アクティブ状態”にある。メッセージが受信機に付加的なアクションを実行することを要求している場合には、その割り当てられたスロット後に受信機はアクティブ状態のままであってもよい。このアクティブ状態は“アウェーク”状態として言及されることが多い。
【０００４】
“インアクティブ状態”中では、受信機は送信機との調整を必要としない任意のアクションを実行してもよく、“インアクティブ状態”はその割り当てられたスロットの連続した発生間の時間期間である。受信機は送信を監視するために使用されるもののような１つ以上の構成要素から電力を除去することによりこの時間の電力を節約してもよい。このインアクティブ状態は“スリープ”状態として言及されることが多い。割り当てられたスロットの少し前のインアクティブ状態中の時間では、受信機は電力をこれらの構成要素に加え、初期化を実行する。これらの初期化にはパイロットチャネル信号を再捕捉することが含まれていてもよい。先行するインアクティブ状態中に受信機のタイミング信号が送信機のタイミング信号との同期から外れてドリフトしている場合には、受信機はこのパイロットチャネル信号と同期する。
【０００５】
移動局がスタンバイモード中であるとき、すなわち移動局がアクティブに通話とかかわっていないときに、スタンバイ時間したがってバッテリ寿命は、移動局がスリープモード中にどれくらい電流が消費されるかにより支配される。典型的な移動局では、スタンバイモード中の平均電流消費の約半分は移動局がスリープモードの間に消費される。
【０００６】
移動局がスリープモードの間に、移動局は少なくともカウンタにスリープ時間を測定させたままにしなければならないことから、移動局はその次に割り当てられたスロットに対する時間に“起動”する。ほとんどの移動局では、温度補償水晶発振器（ＴＣＸＯ）のような非常に正確な時間基準が使用されてスリープ時間が測定される。さらに、ＴＣＸＯから使用可能で信頼性があるクロック信号を発生させるために、クロックバッファ、クロック分周器、他の関連クロック発生素子のような他のクロック信号発生回路が一般的に必要とされる。これは非常に正確なクロック方式となるが、これらの構成要素のすべては、３ｍＡのオーダーの多くの量の電流を消費する。
【０００７】
スリープ中の電流消費を減少させるために、そしてこれによりスタンバイ時間を増加させるために、ＴＣＸＯと関連クロック信号発生回路をスリープモード中にターンオフさせて、その代わりに低電力でより精度の低い水晶発振器を使用することが提案されている。ＴＣＸＯによる許容精度と発生される高い周波数はほとんどの場合移動局が起動されているときに重要であるので、低電力発振器を使用してスリープ期間を測定することが提案されており、このスリープ期間では精度は余り重大ではなく、高いクロック周波数分解能も重要ではない。
【０００８】
さらに低電力低周波数水晶発振器は製造するのに比較的安価であり、腕時計のような応用では非常にポピュラーである。したがって低電力低周波数水晶発振器は供給する準備ができている。低電力低周波数水晶発振器はさらに精度が高い水晶発振器と比較して電力消費が非常に少なく、０．０１５ｍＡのオーダーである。電流の節約およびコストに関するこれらの効果すべてが、移動局でスリープ期間を測定するのに使用することに対して、低電力低周波数水晶発振器を魅力的なものにする。
【０００９】
しかしながら、これらの低電力低周波数水晶発振器は温度変化の影響を受け易いことも有名であり、予測動作温度範囲に対して６０ＰＰＭのオーダーで変化する。これらは補正不可能であり、補償されない。さらに低電力低周波数水晶発振器は時間分解能が粗い。これらすべてのエラーは移動局でのスリープ期間を適切に監視する能力を損なう。
【００１０】
これらの低電力水晶発振器固有のエラーを補償する１つの方法は、１９９５年６月２７日に発行され、モトローラに譲渡された、“適応型無線受信機制御装置方法および装置”と題する米国特許第５，４２８，８２０号により提案されている。この特許では、移動局は低コスト、低電力、低周波数の発振器を利用して、スリープ期間を測定している。低電力発振器固有のエラーは前のスリープ期間の時間精度に基づいて現在のスリープ期間の長さ適合させることにより補償される。言い換えると、前のスリープ期間が低電力発振器におけるエラーにより長すぎた場合には、移動局は現在のスリープ期間においてより早く起動する。スリープ期間が長すぎるかあるいは短すぎるかを決定するために、移動局は送信機からのメッセージプリアンブルのような特有ワードを探し、このメッセージプリアンブルはその割り当てられたスロットの始まりを意味する。特有ワードが受信されない場合には、移動局は起動するのが遅すぎ、したがってスリープ期間は減少される。有効な特有ワードが受信された場合には、移動局は起動が時間通りあるいは早すぎ、したがってスリープ期間はわずかに増加される。
【００１１】
第５，４２８，８２０号特許の大きな欠点は、特有ワードの時たまの誤った受信に基づいて正しいスリープ期間を見つけていることである。また特有ワードが正しく受信されて復調されない場合には、スリープ期間が誤った長さであったとの予測に基づいてスリープ期間が変更される。スリープ期間の他に、特有ワードが正しく受信されて復調されなかった他の理由がいくつか存在し、これには通信チャネル品質状態が含まれる。
【００１２】
必要とされるものは、低電力発振器のエラーを補償する方法および回路であり、これは従来技術の制限を避ける一方、移動局のスリープ期間を確実に測定する。
【００１３】
本発明はスロット化ページング環境で動作する移動局を制御する新規で改良された方法および回路である。本発明は、移動局が起動していてその割り当てられたページングスロットを監視している全時間に対して送信機から安定な時間基準を移動局が受信しているという事実を利用している。この起動時間の間では、低周波数クロック信号が高周波数クロックに再同期化され、これにより適切なスリープ期間を決定するために特有ワードを受信および復調しなければならない従来技術の制限を避けることができる。
【００１４】
回路は、低周波数クロック信号を発生させる低電力クロックと、高周波数クロック信号を発生させるクロック信号発生器と、低周波数クロック信号を高周波数クロック信号に同期化させる同期論理回路と、推定低周波数クロックエラーを測定する周波数エラー推定器と、補正されたスリープ期間値の間、クロック信号発生器から電力を除去するスリープ制御装置とを具備する。好ましい実施形態では、回路は補正されたスリープ期間値を測定するプログラマブルカウンタをさらに具備し、スリープ制御装置は補正されたスリープ期間値で前記プログラマブルカウンタをプログラムする。
【００１５】
１つの実施形態では、同期論理回路が低周波数クロック信号の立ち上がりエッジを高周波数クロック信号の立ち上がりエッジに整列させる少なくとも１つのデジタルラッチを備えている。周波数エラー推定器はまた低周波数クロック信号期間当たりの高周波数クロック信号期間の数をカウントするカウンタと、低周波数クロック信号期間当たりの高周波数クロック信号期間の予測数と低周波数クロック信号期間当たりの高周波数クロック信号期間の実際数との差を累積する累積器とを備えている。
【００１６】
本発明の特徴、目的および効果は図面を考慮して以下に記載してある詳細な説明から当業者に明らかになるであろう。図面では同じ参照番号は全体を通して対応したものを識別している。
【００１７】
【発明の実施の形態】
本発明はスロット化ページング環境で動作する、ワイヤレス通信装置またはポータブル無線電話機のような移動局において特に有用である。スロット化ページング動作では、移動局はその非割当ページングスロット中でスリープのままであり、組み込まれている米国特許第５，３９２，２８７号を参照して先に説明したようにその割当ページングスロットより前に迅速に起動する。
【００１８】
図１は本発明の回路の機能ブロック図を示している。クロック信号発生器２０２は高周波数、高精度クロック信号を発生させる。クロック信号発生器２０２には示されているような基準発振器２０４とクロックシンセサイザ２０６が含まれていることが好ましい。しかしながら、クロック信号発生器２０２は技術的に知られているような任意のクロック信号発生回路であってもよい。本発明はクロック信号発生器２０２の実際の構成により制限されない。
【００１９】
好ましい実施形態では、基準発振器２０４は技術的に知られているようなＴＣＸＯあるいは電圧制御ＴＣＸＯ（ＶＣＴＣＸＯ）のような補償され、補正可能な水晶発振器であってもよい。基準発振器２０４はＲＦ信号を捕捉および復調する際に受信機２００により使用される高周波数信号を発生させることが好ましい。そのようなことから、基準発振器２０４は正確な高周波数信号の発生に対して最適化される。好ましい実施形態では、基準発振器２０４は１９．６８ＭＨｚ信号あるいは１９．２、１９．８（ＭＨｚ）などの他の適当なＲＦ基準周波数を発生させる。クロックシンセサイザ２０６はデジタルクロック発生論理回路を備えていることが好ましく、これには周波数分周器、クロックバッファおよびクロック発生の技術において普通であるような他の構成要素が含まれる。好ましい実施形態では、クロックシンセサイザ２０６により発生されるクロック信号は９．８３０４ＭＨｚの周波数を持つ。
【００２０】
本発明を使用する移動局が起動しているとき、移動局はその割り当てられたページングチャネルを監視する。この割り当てられたページングチャネルから、移動局は正確なタイミング基準を獲得する。受信機２００は基準発振器２０４により提供される基準周波数を使用して、技術的に知られているように送信機２０１により送信されるページングチャネルを受信および復調する。受信機２００の１つの実施形態の構成は、１９９７年１月７日に出願され、“デュアルモードデジタルＦＭ通信システム”と題する米国特許出願第０８／７７９，６０１号においてさらに説明されており、この米国特許出願は本発明の譲受人に譲渡され、参照によりここに組み込まれている。
【００２１】
直前で言及した特許において説明されているような受信機２００には、一般的に“ＡＦＣ”（自動周波数制御）（示されていない）と呼ばれている周波数追跡ループが含まれており、これは送信機２０１からの受信ＲＦ信号の位相に応答して基準発振器により使用される周波数エラー信号を発生させる。送信機２０１により送信されるＲＦ信号の位相は安定なシステム時間に同期化されていることから、受信機２００は受信ＲＦ信号の位相から安定な時間基準を導出してもよい。基準発振器２０４に適用される周波数エラー信号は受信ＲＦ搬送波周波数の閉ループ追跡を促進し、結果的に非常に強力で、安定で、高い精度の高周波数基準信号が基準発振器２０４からクロックシンセサイザ２０６に出力される。位相および周波数追跡ループは技術的によく知られており、望まれるように多くの異なるループを使用して、基準発振器２０４の周波数を補正してもよい。
【００２２】
さらに、本発明は利用可能な外部時間基準が存在する応用に対してのみ適用可能な訳ではないことに留意すべきである。言い換えると、クロック信号発生器２０２は移動局内あるいは外に配置されたスタンドアローン型の基準であってもよい。スタンドアローン型基準のケースでは、クロック信号発生器２０２は何らかの外部補正なしでも十分に正確であることが仮定される。
【００２３】
クロック信号発生器２０２には図１では“ＯＮ／ＯＦＦ”としてラベルが付されているイネーブル入力も含まれており、イネーブル信号はクロック信号発生器２０２をターンオンまたはターンオフさせるためにここに加えることができる。クロック信号発生器２０２がオンの場合には、先に説明したようにクロック信号を発生させる。しかしながら、ディセーブル信号がクロック信号発生器２０２のイネーブル入力に加えられた場合には、先に説明したようにクロック信号の発生を止める。電圧レギュレータもディセーブルされる。さらにクロック信号発生器２０２がディセーブルされるとき、クロック信号発生器２０２を構成する実質的にすべての構成要素の電源が切られる。したがって、ディセーブル信号がクロック信号発生器２０２のイネーブル入力に加えられるとき、実質的にゼロ電流が消費される。
【００２４】
低電力クロック２２４は一方で３２．７６８ｋＨｚ水晶発振器と一般的に利用可能で先に説明した関連回路であることが好ましい。しかしながら、他の実施形態では、本発明の性質を変更することなく、他の発振器設計を使用してもよいことに留意すべきである。好ましい実施形態では、低電力クロック２２４は移動局が電源オンの間には連続して電源オンのままである。これはクロック信号発生器２０２と対照的であり、クロック信号発生器２０２は移動局がスリープモードであるときには電源オフである。低電力クロック２２４は電源オンのままで、移動局がスリープモードのときに低周波数クロック信号を発生させる。
【００２５】
スリープ制御装置２２２はプログラマブルカウンタ２２６にスリープ期間値をプログラムする。以下に説明するように、スリープ間隔の期間は連続的な割当スロット間の時間の長さとともに低電力クロック２２４の周波数エラーの推定値に依存する。スリープ制御装置２２２は技術的に知られている通常のマイクロプロセッサであってもよく、ソフトウェア命令によりプログラムされ、スリープモードに入りそしてスリープモードから出る制御を行うとともに、関連する回路およびメモリも制御する。スリープ制御装置は単一の機能ブロックとして図示されているが、いくつかの構成要素および関連するソフトウェアとして物理的に実現してもよいことに留意すべきである。プログラマブルカウンタ２２６は技術的に知られているような任意の適当なカウンタまたはタイマであってもよい。
【００２６】
低電力クロック２２４により発生される低周波数クロック信号はプログラマブルカウンタ２２６の１つの入力として受け取られる。低周波数クロック信号によりクロックされると、プログラマブルカウンタ２２６はスリープ制御装置２２２により以前にプログラムされているスリープ期間値にしたがって満了までカウントダウンする。プログラマブルカウンタ２２６が満了すると、イネーブル信号がスリープ制御装置２２２からクロック信号発生器２０２のイネーブル入力に出力される。この方法では、移動局がスリープモードを出て、その割り当てられたページングチャネルスロットを監視する準備をするときに、クロック信号発生器２０２がターンオンされる。
【００２７】
逆に、その割り当てられたページングチャネルスロットを監視した後に、移動局に対してさらにメッセージがない場合に、スリープ制御装置２２２はディセーブル信号をクロック信号発生器２０２のイネーブル入力に送り、それによりクロック信号発生器２０２を構成する実質的にすべてのクロック信号発生構成要素の電源を切り、低電力クロック２２４にのみエネルギを与えたままにし、スリープ制御装置２２２によりプログラマブルカウンタ２２６にロードされた次のスリープ期間値をクロックさせる。このクロック信号発生構成要素には、基準発振器２０４とクロックシンセサイザ２０６が含まれる。
【００２８】
ここまで説明してきたように、本発明はスリープモード中にクロック信号発生器２０２の電源を切り、スリープモード中の電流を節約する一方、低電力クロック２２４にエネルギを加えたままにしてスリープ期間の時間を計測させることは明らかである。しかしながら、先に着目したように、低電力クロック２２４はその構成の性質とともに、温度および製造品質のために予測される周波数エラーを持つ。本発明は低周波数クロック２２４をさらに正確で安定なクロック信号発生器２０２に再同期化させることにより低電力クロック２２４のエラーを補償する。
【００２９】
低電力クロック２２４により発生される低周波数クロック信号は同期論理回路２０８への第１の入力として受け取られる。クロック信号発生器２０２により発生される高周波数クロック信号は同期論理回路２０８への第２の入力として受け取られる。
【００３０】
同期論理回路２０８の好ましい実施形態は、図１では３つのシリアルに接続されたインバータラッチ、その後に１つの反転入力を有するＡＮＤゲートが続くものとして図示されている。しかしながら、他のデジタル論理回路を使用して、本発明から逸脱することなく同じ機能を達成してもよいことに留意すべきである。
【００３１】
好ましい実施形態では、クロック信号発生器２０２により発生される高周波数クロック信号は第１のラッチ２１０へのクロック入力として受け取られる。低電力クロック２２４により発生させる低周波数クロック信号は第１のラッチ２１０へのデータ入力として受け取られる。技術的に知られているように、典型的なデジタルラッチはセットアップおよびホールド時間を有し、ラッチがクロックされたときに入力に存在しているのと同じ論理値（あるいはその逆）を出力に生成する。したがって、第１のラッチ２１０の出力は低電力クロック２２４により発生される低周波数クロック信号と非常に似た形状および期間を持つ波形である。しかしながら、第１のラッチ２１０が反転ラッチであるならば第１のラッチ２１０の出力は反転される。大きな相違は第１のラッチ２１０からの出力の立ち上がりエッジおよび立ち下がりエッジが第１のラッチ２１０をクロックしている高周波数クロック信号のものと同期化されることである。
【００３２】
第１のラッチ２１０の出力は第２のラッチ２１２へのデータ入力として受け取られる。同様に、第２のラッチ２１２の出力は第３のラッチ２１４へのデータ入力として受け取られる。すべてのラッチ２１０−２１４はクロック信号発生器２０２により発生される高周波数クロック信号によりクロックされる。第２のラッチ２１２および第３のラッチ２１４は、第１のラッチ２１０を参照して先に説明したのと同じ同期化機能を発揮する。
【００３３】
最後に、第３のラッチ２１４の出力はＡＮＤゲート２１６への反転入力として受け取られ、第２のラッチ２１２の出力はＡＮＤゲート２１６の非反転入力として加えられる。当業者に明らかなように、ラッチ２１０−２１４とＡＮＤゲート２１６は低電力クロック２２４により発生される低周波数クロック信号を、クロック信号発生器２０２により発生される高周波数クロック信号に同期化させるように機能し、エッジ検出を行うように機能する。
【００３４】
図１の図示されているものの代わりに、より多くのあるいはより少ないラッチ、そして他のデジタル論理回路を使用してもよいことに留意すべきである。同期論理回路２０８に対する他の構成は当業者に明らかであろう。しかしながら、好ましい実施形態では、ラッチに関係し、技術的に知られている何らかの準安定性問題を避けるために、１つよりも多いラッチを使用してラッチの準安定性の統計的尤度や、低周波数クロック信号波形の完全さの結果的な損失を減らす。
【００３５】
同期論理回路２０８は同期低周波数クロック信号を周波数エラー推定器２１７に出力する。好ましい実施形態では、周波数エラー推定器２１７は９ビットアップカウンタ２１８と、１６ビット累算器２２０を含む。同期低周波数クロック信号は９ビットアップカウンタ２１８のリセット入力に加えられる。クロック信号発生器２０２により発生される高周波数クロック信号は、９ビットアップカウンタ２１８のクロック入力に加えられる。好ましい実施形態では、９ビットアップカウンタ２１８は同期低周波数クロック信号により−３００（１６進法−１６０）にリセットされる。したがって、同期低周波数クロック信号の各期間に対して、９ビットアップカウンタはリセットされて、−３００から再スタートされてカウントアップする。好ましい実施形態では、クロック信号発生器２０２により発生される高周波数クロック信号の周波数は９．８３０４ＭＨｚであり、同期論理回路２０８により生成される同期低周波数クロック信号の周波数は３２．７６８ｋＨｚであることから、同期低周波数クロック信号の各１期間に対して、公称的には正確に３００期間の高周波数クロック信号が存在する。このようなことであるから、９ビットアップカウンタ２１８が同期低周波数クロック信号により−３００によりリセットされる各時間に対して、９ビットアップカウンタ２１８は高周波数クロック信号のクロッキングによりゼロまで戻るまで公称的にずっとカウントしていなければならない。
【００３６】
９ビットアップカウンタ２１８はリセットされる前にゼロに戻るまで公称的にカウントしなければならず、依然として残っているカウント、ゼロを越える余分なカウントは、その１つの低周波数クロック信号期間に対する低電力クロック２２４の推定周波数エラーを表している。これらの個々のエラーカウントはそれぞれ１６ビット累算器２２０の入力に加えられ、この１６ビット累算器２２０では同期低周波数クロック信号の２５６期間に対して推定周波数エラーが累算される。１６ビット累算器２２０は推定周波数エラーをスリープ制御装置２２２に提供する。
【００３７】
９ビットアップカウンタ２１８と１６ビット累積器２２０の正確なビットサイズおよび構成は本発明には重大ではないことに留意すべきである。本発明を逸脱することなく、例えば８ビットカウンタや１０ビットカウンタのような、より多くあるいはより少ないサイズの他のカウンタを使用してもよい。＋３００でリセットされる同様なサイズのダウンカウンタで９ビットアップカウンタ２１８を置換できることは当業者に明らかであろう。さらに、同様に、９ビットアップカウンタ２１８により使用される−３００のリセット値は、同期低周波数クロック信号の周波数により高周波数クロック信号の周波数を単に割ったものであり、関係する実際の周波数に依存して他のリセット値を使用することができる。また、他の実施形態では、カウンタ２１８自体はリセットせずに、エラーを正規化するためにその出力から定数を減算してもよい。
【００３８】
さらに、１６ビット累積器２２０は異なるサイズあるいは集中およびダンプ素子のような異なる構成により置換してもよいことは当業者に明らかであろう。２５６サイクルに対する推定周波数エラーを累算することは、統計的に有用であり、平均化するのに便利な数として選択された。したがって、本発明は推定周波数エラーが平均化されるサイクル数に限定されるものではない。最後に、周波数エラー推定器２１７は、本発明を逸脱することなく、同期低周波数クロック信号の推定周波数エラーを発生させる同じ機能を実行する他のデジタル論理回路を使用するように容易に設計できることに留意すべきである。
【００３９】
先に説明したように、同期低周波数信号の推定周波数エラーは１６ビット累積器２２０によりスリップ制御装置２２２に提供される。マイクロプロセッサのソフトウェア中で複数の累積器出力を平均化あるいは相互にフィルタリングして、スリープのための正確な周波数エラーを発生させてもよい。また先に説明したように、スリープ制御装置２２２は連続した割当ページングスロット間の期間に応答してスリープ期間値を発生させる。スリープ制御装置２２２はこの推定周波数エラーをスリープ期間値に算術的に加算して、補正されたスリープ期間値を発生させる。補正されたスリープ期間値を使用してプログラマブルカウンタ２２６をプログラムし、これにより低電力クロック２２４の周波数エラーを補償する。
【００４０】
言い換えると、低電力クロック２２４の時間がさらに正確なクロック信号発生器２０２と比較して遅れていると、１６ビット累積器２２０により生成される推定周波数エラーは負である。結果として、スリープ制御装置２２２はスリープ期間値から推定周波数エラーを減算する。プログラマブルカウンタ２２６をプログラムするために使用する結果として得られる補正スリープ期間値はしたがって公称期間よりも少ない。そうでなければこの公称期間はスロット間スリープ期間にのみに基づくことが要求される。これはプログラマブルカウンタ２２６をより早く満了させ、したがって、それの次に割り当てられたスロットに対して“時間通り”に移動局を起動させる。低電力クロック２２４の時間がクロック信号発生器２０２と比較して進んでいる場合に逆の動作も変わらない。
【００４１】
次に図２に移行すると、図１の回路により実現されているような本発明の方法のフロー図が示されている。いくつかのステップを同時に実行してもよいことを理解すべきである。プロセスはブロック３００で始まり、本発明が存する移動局は“起動”している。これは送信機２０１からの信号を受信および復調するのに必要なすべての構成要素に電力が加えられていることを意味している。これにはクロック信号発生器２０２の電源を入れることが含まれるので、クロック信号発生器２０２は受信機２００および同期論理回路２０８により使用するための高周波数クロック信号を発生させる。
【００４２】
ブロック３０２では、移動局は技術的に知られているようにページングチャネルを再捕捉し、その割り当てられたページングチャネルスロットを監視し始める。移動局が起動し、その割り当てられたスロットを監視している間、プロセスはブロック３０４に移行し、先に説明したように、同期論理回路２０８により低周波数クロック信号は高周波数クロック信号に同期化される。移動局はその割り当てられたスロットを監視している間に２０あるいは４０ｍ秒起動していることから、同期論理回路２０８は移動局が起動している間に再同期化を実行するのに十分な時間がある。
【００４３】
ブロック３０６では、推定低周波数クロックエラーが測定される。図１の好ましい実施形態では、このステップは９ビットアップカウンタ２１８および１６ビット累積器２２０とともに説明したように実行される。ブロック３０８では、スリープ制御装置２２２は割り当てられたページングスロット（すなわち連続した割当ページングスロット間の時間間隔）と、低周波数クロックの推定周波数エラーに応答して補正スリープ期間値を発生させる。このステップの後に、低電力クロック２２４の周波数エラーが補正され、図１を参照して先に説明したようにプログラマブルカウンタ２２６にロードされた補正スリープ期間値の間、移動局はスリープモードに再度入る。
【００４４】
好ましい実施形態の先に説明は当業者が本発明を作りあるいは使用できるように提供されている。これらの実施形態に対するさまざまな修正は当業者に容易に明らかになるであろう。ここに規定されている一般的な原理は発明能力を使用することなく他の実施形態に適用してもよい。したがって本発明はここに示されている実施形態に限定されることを意図しているものではなく、ここに開示されている原理および新規な特徴と矛盾しない最も広い範囲に一致すべきである。
【図面の簡単な説明】
【図１】 図１は、本発明の回路の機能ブロック図である。
【図２】 図２は、本発明の方法のフロー図である。

Claims (8)

1. スロット化ページング環境中で動作する移動局を制御する回路において、
   低周波数クロック信号を発生させる低電力クロックと、
   高周波数クロック信号を発生させるクロック信号発生器と、
   前記低周波数クロック信号を前記高周波数クロック信号に同期化させて、同期低周波数クロック信号を発生させる同期論理回路と、
   前記同期低周波数クロック信号と、前記高周波数クロック信号とに基づいて、推定低周波数クロックエラーを測定する周波数エラー推定器と、
   前記推定低周波数クロックエラーに応答して補正されたスリープ期間値の間、前記クロック信号発生器から電力を除去するスリープ制御装置とを具備する回路。
2. 前記補正されたスリープ期間値を測定するプログラマブルカウンタをさらに具備し、前記スリープ制御装置は前記補正されたスリープ期間値で前記プログラマブルカウンタをプログラムする請求項１記載の回路。
3. 前記同期論理回路は前記低周波数クロック信号のエッジを前記高周波数クロック信号の立ち上がりエッジに整列させる少なくとも１つのデジタルラッチを備える請求項１記載の回路。
4. 前記周波数エラー推定器は、
   同期低周波数クロック信号期間当たりの高周波数クロック信号期間の数をカウントするカウンタと、
   同期低周波数クロック信号期間当たりの高周波数クロック信号期間の予測数と同期低周波数クロック信号期間当たりの高周波数クロック信号期間の実際数との差を累算する累算器とを備える請求項１記載の回路。
5. スロット化ページング環境中で動作する移動局を制御する方法において、
   低周波数クロック信号発生手段によって、低周波数クロック信号を発生させ、
   高周波数クロック信号発生手段によって、高周波数クロック信号を発生させ、
   同期化手段によって、前記低周波数クロック信号を前記高周波数クロック信号に同期化させて、同期低周波数クロック信号を発生させ、
   低周波数クロックエラー測定手段によって、前記同期低周波数クロック信号と、前記高周波数クロック信号とに基づいて、推定低周波数クロックエラーを測定し、
   スリープ制御手段によって、前記推定低周波数クロックエラーに応答して補正されたスリープ期間値を発生させ、
   前記スリープ制御手段によって補正されたスリープ期間値の間、前記高周波数クロック信号発生手段をスリープモードにするステップを含む方法。
6. 前記スリープ制御手段によって補正されたスリープ期間値でプログラマブルカウンタをプログラムし、前記補正されたスリープ期間値を測定するステップをさらに含む請求項５記載の方法。
7. 前記同期化手段によって、前記低周波数クロック信号を前記高周波数クロック信号に同期化させるステップは、整列手段によって、前記低周波数クロック信号のエッジを前記高周波数クロック信号の立ち上がりエッジに整列させるステップを含む請求項５記載の方法。
8. 前記低周波数クロックエラー測定手段によって、前記推定低周波数クロックエラーを測定するステップは、
   カウンタ手段によって、同期低周波数クロック信号期間当たりの高周波数クロック信号期間の数をカウントし、
   累算手段によって、同期低周波数クロック信号期間当たりの高周波数クロック信号期間の予測数と同期低周波数クロック信号期間当たりの高周波数クロック信号期間の実際数との差を累算するステップを含む請求項５記載の方法。

Images