JP4478574B2 - 製品設計および歩留りのフィードバックシステムに基づいた総括的な統合リソグラフィプロセス制御システム - Google Patents

Description

本発明は、一般に半導体製造に関し、より詳細には、製品設計および歩留りのフィードバックを使用するプロセス制御システムに関する。

半導体産業においては、デバイスの集積度、スループットおよび歩留りの向上が常に追求されている。デバイスの集積度を上げるために、半導体デバイスの寸法の（例えばサブミクロンレベルでの）微細化に向けた努力がなされており、この努力が続いている。このような集積度を達成するために、特徴（feature）のサイズを小さくすると共に、特徴の形状を忠実に形成することが求められている。これには、相互接続配線の幅および間隔、コンタクトホールの間隔および径、各種特徴のコーナーやエッジなどの表面形態が含まれる。スループットを向上させるには、必要なプロセス工程の数を減らすか、このようなプロセス工程の所要時間を短縮するか、この両方を行うことが考えられる。製造プロセスに投入された製品の個数に対する製造プロセスから出て行く完成品の割合である歩留りを向上させるには、個々の製造プロセスの制御および／または品質を改良することが考えられる。

半導体製造とは、ウェハ表面に半導体デバイスを作成するために用いる製造プロセスのことである。研磨済みのブランクウェハが半導体製造に投入され、その表面に多数の半導体デバイスが設けられて出ていく。半導体製造では、デバイスを制御および製造する多数のステップおよび／またはプロセスが行われ、使用される基本的なプロセスには、積層（layering）、ドーピング、熱処理およびパターニングがある。積層とは、ウェハ表面に薄い層を重ねていく処理である。この層は、例えば絶縁体、半導体および／または導電体などであり得、さまざまなプロセスによって成長または堆積される。一般的な堆積技術には、化学気相成長法（chemical vapor deposition：ＣＶＤ）、蒸着およびスパッタリングがある。ドーピングとは、ウェハ表面に特定量のドーパントを添加するプロセスである。ドーパントは、層の特性を変化させる（例えば、半導体を導電体に変える）ことができる。ドーピングには、熱拡散やイオン注入法など、数多くの方法を用いることができる。熱処理とは、特定の効果を得るために、ウェハを加熱して冷却する別の基本的な処理である。通常、熱処理では、ウェハに材料を足したりウェハから材料を除去することは行われないが、汚染が生じたり、ウェハから蒸気が蒸発することがある。よく用いられる熱処理にアニールがあり、この処理は、通常はドーピング処理によって生じたウェハ／デバイスの結晶構造の損傷を修復する。合金化や溶剤の揮発除去など、ほかの熱処理も半導体製造に使用される。

パターニングとは一連の工程であり、これによって表面層の選択された部分が除去される。除去後、ウェハ表面には層のパターンが残される。例えば、層に穴を設けるように材料が除去されたり、材料が島状に残されたりする。パターニング転写プロセスは、フォトマスキング、マスキング、フォトリソグラフィまたはマイクロリソグラフィとも呼ばれる。実際に材料を除去するパターニング（すなわち表面の膜からの材料の除去）は、プラズマエッチングによって行われる。パターニングプロセスの目標は、回路設計どおりに、所望の形状を所望の寸法（例えば特徴のサイズ）で形成することと、これらをウェハ表面の適切な場所に形成することにある。パターニングは、通常、４つの基本的なプロセスのなかで最も重要なプロセスであると考えられている。

一般に、１以上のパターニングまたはリソグラフィプロセスを実行するためにプロセス制御システムが使用される。プロセス制御システムは、現像時間、レジストフローなど、プロセスの各種パラメータを制御する。プロセス制御システムはこのほか、製造されたデバイスが許容できるかどうかを判定するために、エッチレート、寸法、構造のサイズなどの特性を監視する。パターニングまたはリソグラフィプロセスは、実行されて、管理限界とも呼ばれる履歴による許容差（historical tolerance）（例えば±１０％）に収まる結果が得られることが要求される。しかし、この管理限界は、設計上の特定の要件や製品歩留りに対応することができず、許容できないデバイスが許容できるものとみなされたり、許容できるデバイスが許容できないものとみなされてしまう可能性がある。

本発明の一部態様の基本的事項を理解できるように、以下に本発明を開示する。この概要は、本発明の主要／重要な要素を特定したり、または本発明の範囲を詳細に記載することを意図するものではない。その唯一の目的は、後述する詳細な説明に先だって、本発明の概念の一部を簡潔に示すことにある。

本発明は、一般に半導体製造に関し、より詳細には、特定の製品設計を使用した統合プロセス制御システムに関する。特定の製品設計に合わせて半導体製造プロセスを調整することによって、デバイス製造のスループットと歩留りを向上させることができる。

本発明は、例えば微小寸法（ＣＤ:critical dimension）、オーバーレイおよび欠陥などのプロセス制御パラメータに従って、半導体製造プロセスを調整する。プロセス制御パラメータは、個々に連続的に評価されることはなく、組み合わされて品質行列とされる。品質行列は、パラメータ入力と、製品設計、シミュレーション、試験結果、歩留りデータ、電気的データなどからの公知のデータバンクとに基づいている。次に、プロセス制御システムが品質指標と設計仕様との比較を実行し得、これは従来は行われていないものである。このため、製品設計および歩留りに応じて、異なる仕様および品質指標に対して個々の層をカスタマイズすることができる。

上記および関連する成果を得るために、本発明は、以下に詳細に記載する特徴、なかでも特許請求の範囲に挙げた特徴を有する。以下の説明および添付の図面は、本発明の特定の例示的な態様および実装を詳細に記載している。しかし、これらは、本発明の原理が用いられ得るさまざまな方法のほんの一部に過ぎない。本発明の他の目的、効果および新しい特徴は、図面を参照して考察すれば、以下の発明の詳細な説明から明らとなるであろう。

図面を参照して本発明を記載する。図面全体にわたり、同じ参照符号は同じ要素を参照している。本発明をよく理解できるように、以下の説明では、説明を目的として具体的を数多く記載する。しかし、本発明がこれらの具体的な詳細に従わなくとも実施できることは明らかである。また、本発明を容易に説明できるように、公知の構造および装置をブロック図形式で示す。

本願に使用されるように、「コンピュータ要素」とは、ハードウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、実行中のソフトウェアのいずれかであるコンピュータに関連する要素を指す。例えば、コンピュータ要素は、プロセッサで実行されるプロセス、プロセッサ、オブジェクト、実行可能形式、実行のスレッド、プログラムおよび／またはコンピュータなどであり得るが、これらに限定されない。例えば、サーバ上で実行中のアプリケーションおよびそのサーバは、コンピュータ要素であり得る。１つ以上のコンピュータ要素が、プロセスおよび／または実行のスレッド内に存在してもよく、要素が１台のコンピュータのみに存在していても、２台以上のコンピュータに分散していてもよい。

本発明は、微小寸法（ＣＤ:critical dimension）、オーバーレイおよび欠陥などのプロセス制御パラメータに従って、半導体製造プロセスを調整する。クリティカルパラメータと呼ばれるプロセス制御パラメータは、品質行列として総括的に評価される。品質行列は、情報に従って係数によって重み付けされたクリティカルパラメータに基づいており、この情報には、例えば製品設計、シミュレーション、試験結果、歩留りデータ、電気的データなどがあるが、これらに限定されない。次に、本発明は、現在の製造プロセスの複合的な「スコア」である品質指標（quality index）を生成し得る。次に、制御システムが、品質指標と設計仕様との比較を実行して、現在の製造プロセスが許容できるかどうかを判定し得る。プロセスが許容できない場合、実行中のプロセスの試験パラメータが変更され得、完了したプロセスについてプロセスが再処理および再実行され得る。

図１に、本発明の一態様による制御システム１００のブロック図を示す。システム１００は、コントローラ１０２、プロセス装置１０４および監視コンポーネント１０６を備える。システム１００は、製造プロセス（例えば現在の製造プロセス）のクリティカルパラメータを、個々にではなく総括的に監視および検査することによって、半導体デバイスの製造を容易にする。次に、システム１００は、現在のプロセスの実行が許容できるものであった場合、他の製造プロセスを続行する。あるいは、システム１００が、現在のプロセスの実行が許容できないものであったと判定した場合、プロセスを再処理および再実行する。さらに、プロセスを適切に再実行できない場合には、その半導体デバイスは廃棄され得る。

コントローラ１０２は、プロセス装置１０４とインターフェイスして、製造プロセスを制御可能に実行するように動作可能である。コントローラ１０２は、流量、レジストの組成、プロセスの持続時間、温度など、製造プロセスの多くの試験パラメータを決定および制御する。この製造プロセスは、特定の半導体デバイス（例えばメモリデバイス）に必要な数多くの製造プロセスのうちの１つに過ぎない。

さらに、コントローラ１０２は、監視コンポーネント１０４からの指示に従って、製造プロセスを再実行するように動作可能である。製造プロセスの種類によっては（オーバーエッチングが生じ、デバイスにかなりの損傷を与えたエッチングなど）、単純に再実行すればよいわけではないことに留意されたい。このようなプロセスでは、デバイスが廃棄されることがある。しかし、多くの製造プロセスは、再実行に充分適している。例えば、通常はフォトレジスト層の堆積、フォトレジストの一部の選択的露光、およびフォトレジストの一部の選択的除去を行うパターニングプロセスは、フォトレジストを除去することで再処理することができる。続いて、所望の結果を達成可能な新しいプロセスパラメータを使用して、パターニングプロセスが再度繰り返され得る。

コントローラ１０２は、製造プロセスを繰り返すほかに、製造プロセスをインサイチュで（in situ：その場で）変更することもできる。プロセスパラメータのいずれかを調整することで製造プロセスを改善できる場合、プロセスパラメータに対する必要な調整を示すフィードバックデータが監視コンポーネントを介して提供され得る。この調整は、１つのクリティカルパラメータの関数ではなく、クリティカルパラメータ、製品設計、デバイス歩留りなどからなる群の関数である。

前述のように、プロセス装置１０４はコントローラ１０２によって制御される。プロセス装置１０４は、試験パラメータに従って、製造プロセス（例えば、レジストの供給、パターニング、ウェハの回転、エッチングなど）を物理的かつ制御可能に実行するシステム要素である。さらに、プロセス装置１０４は、製造中（例えばインサイチュ）、および／または製造後（例えば検査時）に製造情報を収集する装置を備える。この製造情報には、例えば、微小寸法（例えばｘ方向およびｙ方向）、幅およびピッチ（２次元および３次元）、温度、圧力、オーバーレイ、欠陥などがある。ピッチの測定とは、実質的に同じ特徴同士の測定である。幅の測定とは、１つの特徴についての測定である。測定を行うには、通常、走査電子顕微鏡（ＳＥＭ：scanning electron microscope）や光学顕微鏡などの装置が使用される。ＳＥＭでは、まず、プローブを使用して、測定対象の特徴に作用する（interact with）。次に、情報を含む信号が生成されて、これが測定値に変換される。この信号は、基本的に、電子ビームが照射された表面の電子放出を、電子ビームの位置の関数として記録したものである。光学顕微鏡法では、回折像などの信号を使用して測定を行う。

監視コンポーネント１０６は、プロセス装置１０４から製造情報を取得して、コントローラ１０２に制御情報を提供することができる。監視コンポーネント１０６が作成する制御情報には、コントローラ１０２に特定のプロセスを再実行させるか、現在のプロセスを変更させるか、この両方を行わせる命令が含まれ得る。

監視コンポーネント１０６はこのほか、製造情報に基づいて品質行列を生成する。品質行列は、複数のパラメータ（例えば微小寸法、幅、ピッチ、オーバーレイ、欠陥など）と、各パラメータに対応付けられた重みとを含む。パラメータに対応付けられた重みは、パラメータの効果を適切に重み付けできるよう、製品歩留りと製造設計モデルに応じて決定される。次に、品質行列の関数として品質指標が計算され、この品質指標は、必然的に品質行列中の複数のパラメータの関数となる。品質指標は０〜１００の百分率で表され得、品質指標が０の場合、製造プロセスが実質的に異常であることを示し、１００の場合、製造プロセスが実質的に正常であることを示し、それ以外の場合は、設計パラメータおよび／または目標にどれだけ適合しているかを示している。品質指標に、ほかの適切な評価系（metrics）を使用してもよい。半導体デバイスおよび／または製造プロセスについて許容できる許容差レベルが決定され得る。例えば、１５パーセントの許容差を許容する、すなわち許容できるとする場合、品質指標は８５パーセント以上となる。許容できる許容差レベルは、通常はデバイスおよび／またはプロセス毎に変わり得る。許容差レベル、品質指標および品質行列は、１つのパラメータではなく、複数のパラメータの複合体（composite）に基づいている点に留意することが重要である。

設計した試験パラメータを用いた結果、製造の成果が予想よりも悪くなることがあり、時には許容差レベルから外れることさえある。試験パラメータの決定に、シミュレーション、モデリング、ニューラルネットワーク、ベイジアンネットワーク、ベイジアン信念ネットワークおよびその他のメカニズムを使用すると、実世界の条件下では結果が予想から外れることがある。ベイジアン信念ネットワークについては、以降に詳細に記載する。このため、試験パラメータをインサイチュで調整および／または修正すれば、この不一致を補償することができる。前述のように、監視コンポーネント１０６は、現在の製造プロセスを変更するために、コントローラ１０２に情報および／または命令を提供するように動作可能である。この情報から、製造プロセスの試験パラメータに対する変更が生成され、この変更は複数のパラメータを所望値により近付けるようにするためのものである。このように、製造プロセスが（品質指標が許容範囲から外れている場合などに）許容範囲に入るか、設計仕様に近くなるか、この両方が達成されるように、製造プロセスが変更され得る。

製造プロセスが終了すると、プロセス装置１０４によってプロセス後検査の測定値が取得されて、監視コンポーネント１０６に複数のパラメータとして提供される。プロセス後検査の測定値は、インサイチュでの測定より広範囲にわたる（例えば、多方向で測定するなど）ことがある。このような検査では、品質指標を使用して、製造プロセスの結果が許容できるかどうかが判定される。品質指標が許容（例えば、許容できる許容差値内にあるなど）できない場合は、可能であれば製造プロセスが再実行され得る。プロセスの再実行が不可能な場合、半導体デバイスを廃棄するか、もしくはその半導体デバイスを動作不能として識別する必要があり得る。許容できると判定された半導体デバイスは、次に、デバイス製造の別の段階に進む。さらに、品質係数、品質マトリクス、および製造プロセスに関連するその他の情報は、記憶されても、後から実行される製造プロセスのための試験パラメータ、品質行列、および品質係数を作成するために使用されても、この両方が行われてもよい。

システム１００が、インサイチュで、およびプロセス後に動作すると記載した。しかし、システム１００は、インサイチュ動作、プロセス後動作、またはこの両方を行うように実装および／または使用され得ることが理解される。

次に、図２に、本発明の一態様による半導体デバイスの製造を容易にするシステム２００が開示される。システム２００は、品質行列ジェネレータ２０２、再処理コンポーネント２０４、製品歩留りデータベース２０６、デバイスプロセスデータベース２０８およびデバイス画像データベース２１０を備える。システム２００は、プロセス後検査の結果、複数のクリティカルパラメータを受け取り、完了した製造プロセスが許容できるかどうかを少なくとも部分的に判定する。この判定は、パラメータを個別的かつ連続的に考慮して行われるのではなく、複数のクリティカルパラメータの複合体（composite）および／または組合せに基づくものである。一般に、システム２００は、完了した製造プロセスを再処理するか、あるいは半導体デバイスの処理を後続の段階に進めるかを判定する。システム２００は、前述の図１の制御システム１００など、制御システムの一部として実装され得る。

品質行列ジェネレータ２０２は、半導体デバイスのプロセス後検査の複数のクリティカルパラメータを受け取り、どのように処理を続けるかを決定する。このクリティカルパラメータは、ｘ方向測定およびｙ方向測定、幅（２次元および３次元）、ピッチ（２次元および３次元）、温度、圧力、オーバーレイ、欠陥などの重要な測定値を含む。

品質行列ジェネレータ２０２は、品質行列と呼ばれる行列を生成し、この行列を構成している成分または点は、重み付け係数を有する１つのクリティカルパラメータを表している。これは、下記の数式で表すことができる。

パラメータ＝ｗ×ａ （１）
上記式において、ａはパラメータの期待値であり、ｗは係数である。さらに、各パラメータに定数が関連付けられ得る。品質行列の行は、通常、複数のクリティカルパラメータとそれらに対応付けられた重みを含む。行は１行以上存在し得、それぞれの行は、デバイス歩留りなどの特定の設計／製造目標に対応している。品質行列に１行しかなくてもよく、この場合も本発明に係る点が理解されよう。さらに、設計目標に応じて、それぞれのパラメータのための重みが行毎に変わっていてもよい。

このようにして、品質行列が生成され、これは下記式で表すことができる。

次に、品質行列ジェネレータは、設計性能目標、デザインルール、製品歩留りなどを解析することで係数を計算する。この計算後に、適切な方法によって品質行列に対して指標値が計算され得る。好適な方法の１つに、下記に示す式（３）〜（４）に従って行列の成分の合計を求めて、品質指標と呼ばれる最終値を求める方法がある。

次に、品質指標が重み付けされて、設計／製品目標にどの程度近いかを表す百分率とされ得る。

品質行列ジェネレータ２０２は、係数および許容できる品質指標値を決定するために、製品歩留りデータベース２０６、デバイスプロセスデータベース２０８およびデバイス画像データベース２１０と対話する。製品歩留りデータベース２０６は、現在の半導体デバイスおよび製造段階についての製品歩留り目標に関連する情報を有する。この情報は、特に係数と、歩留りからみたクリティカルパラメータ間の相互関係とを決定する上で有用である。デバイスプロセスデータベース２０８は、現在のデバイスについて既に完了している製造プロセスを含め、さまざまな製造プロセスに関連する情報を有する。この情報は、指標値の決定に役立つ。さらに、この情報は、予想されるクリティカルパラメータと、測定で求めた実際のクリティカルパラメータとを関連付けることができ、後続のプロセスをどう変更するのかの提案に使用され得る。デバイス画像データベースは、デバイスの設計およびレイアウトの２次元画像および３次元画像を有する。この情報は、現在の製造プロセス後の半導体デバイスの画像と、その製造段階の予想画像との差異を特定するために使用され得る。品質行列ジェネレータ２０２によって他のデータベースおよび／または情報が追加で使用されてもよいことが理解されよう。

品質行列ジェネレータ２０２は、計算で求めた品質指標に基づいて、次のプロセスの実行を指示するか、あるいは再処理コンポーネント２０４に対して、現在の製造プロセスを再処理するように指示し得る。再処理コンポーネント２０４は、半導体デバイスを、現在の製造プロセスの直前の処理段階に戻す。これは、通常はプロセスを逆転させる（例えば、パターニングしたフォトレジストを除去する）ことで行うことができる。

さらに、再処理コンポーネント２０４は、完了した製造プロセスで使用された試験パラメータに対する変更または調整を計算する。この変更は、次の製造プロセスでは、許容できる品質指標および／または許容できる半導体デバイスが得られるように行われる。説明を簡単にするために図２には図示されていないが、再処理コンポーネント２０４が、製品歩留りデータベース２０６、デバイスプロセスデータベース２０８およびデバイス画像データベースと対話してもよい。

本発明の別の態様は、製造処理中に、試験パラメータの操作および変更ができるような、図２のシステム２００の変形例を含むことが理解される。

図３は、本発明の一態様によるリソグラフィ制御システム３００を示すブロック図である。システム３００は、図１のシステム１００と同様に動作する。しかし、システム３００は、特にリソグラフィ製造プロセスに合わせて変更されている。システム３００は、リソグラフィプロセスを制御するために、デザインルールおよび製品歩留りなどのデバイス情報を使用するように動作可能である。システム３００は、マスクパターンコンポーネント３０２、監視コンポーネント３０４、デザインルールコンポーネント３０６、製品歩留りコンポーネント３０８、品質指標コンポーネント３１０、マスク再処理コンポーネント３１２、およびエッチングコンポーネント３１４を備える。

マスクパターンコンポーネント３０２は、決定された多くの試験パラメータに従って半導体デバイスにパターニングプロセスを実行する。このプロセスの一環としてマスクレチクルが使用され、マスクレチクルは、ガラス板上に、試験パラメータに基づくパターンの配列を有する。マスクは、光を透過させない不透明な部分と、光を透過させる透明な部分とからなる。マスクは、選択的にフォトレジストを露光させるために、ウェハ上の既存のパターンおよび／またはデバイスと位置合わせされ、通常は設計プロセスによって得られる。マスクは、ガラス板上に、エマルジョン、クロム、鉄酸化物、シリコンまたは他の適切な不透明材料で形成され得る。露光後、フォトレジストの選択された部分が現像され、その後除去される。

マスクパターンコンポーネント３０２によってパターニングプロセスが実行されたら、監視コンポーネント３０４が半導体デバイスを解析する。監視コンポーネントは、検査後プロセスから複数のクリティカルパラメータを取得する。クリティカルパラメータは、例えば、微小寸法、オーバーレイ、欠陥などを含む。次に試験パラメータが品質行列に編成され、この行列では各点がパラメータの期待値、およびそのパラメータと対応付けられた係数または重みを有する。簡潔を期するために、この行列の生成に関する詳細な議論は省略するが、図１および図２に関して上記に記載した。手短に述べると、係数は、デザインルールコンポーネント１０６および製品歩留りコンポーネント１０８を参照することにより決定され得る。品質行列が生成されたら、許容できる指標値の範囲が決定され、これは、実行されたマスク／パターンプロセスが許容値を満たすかまたは上回る範囲を含んでいる。しかし、従来の制御システムと異なり、この値の範囲は、複数のクリティカルパラメータ、設計目標、および／または半導体デバイスに基づいている。例えば、欠陥の許容差が大きいデバイスもあれば、微小寸法の許容差が大きいデバイスもある。このような違いを考慮することによって、許容値の範囲をより適切に得ることができる。

続いて、半導体デバイスに対して品質指標３１０が生成される。品質指標３１０は、通常は百分率型の値として表される。監視コンポーネント３０４は、製品デザインのシミュレーション、試験結果、歩留りデータ、電気的データなどからの公知のデータバンクと共に、予想パラメータ値を使用し得る。次に、所望のエッチングプロセスのシミュレーションと、２次元および３次元の設計および／またはレイアウト画像とが比較され、品質指標３１０を容易に生成できるようにすることで現在のパラメータ値を使用して許容できる結果が得られるかどうかが判定され得る。

監視コンポーネント３０４が計算した品質指標３１０が許容範囲に入っている場合、エッチングコンポーネント３１４は半導体デバイスに対するエッチングプロセスの実行を続行する。上で使用したパターニングプロセス、処理後検査、品質行列、品質指標により、エッチングプロセスで、予想される許容差内のエッチング結果を得ることが実質的に可能となる。

品質指標３１０が許容範囲に入らない場合、再処理コンポーネント３１２は、完了したプロセスを元に戻し、マスクパターンコンポーネント１０２にマスクパターンプロセスを再実行させる。再処理コンポーネント３１２は、残ったフォトレジストを除去して、任意選択でクリーニングプロセスを実行することによってマスク処理を元に戻す。このように、半導体デバイスは、マスクパターンコンポーネント３０２によって実行済みのパターニング処理が実行される前と実質的に同じ処理状態となる。パターニングは非破壊プロセスであるため、許容できる品質指標３１０が得られるまでプロセスを何度も繰り返すことができる。

システム３００をリソグラフィ制御システムについて記載したが、本発明の別の態様は、これ以外の製造プロセスについて動作し、制御を提供してもよいことが理解される。特に、非破壊のプロセス（パターニングなど）は、本発明に従って検査および再実行することができる。

本発明のプロセス制御システムは、任意の適した製造プロセスに使用することができ、これには例えばメタライゼーション、パターニング、エッチング、ドーピング、堆積、スパッタリング、研磨などがあるが、これらに限定されない。さらに、本発明のプロセス制御システムは、コンピュータ、各種器具、産業用機器、手持ち式装置、通信装置、医療機器、研究開発用機器、輸送用車両、レーダー／衛星装置などの多種多様なコンピュータおよび電子機器に使用することができる半導体デバイスを製造するために使用され得る。手持ち式装置、特に手持ち式の電子装置は、軽量化および／または演算能力の向上（例えば処理能力の向上およびメモリの大容量化）により可搬性の改善を実現する。手持ち式装置の例として、携帯電話やその他の双方向通信機器、個人情報機端末（ＰＤＡ：personal digital assistant）、パームパイロット、ページャ、ノートコンピュータ、遠隔制御装置、レコーダ（ビデオおよびオーディオ）、ラジオ、小型テレビ、ウェブビューア、カメラなどがある。

図４は、半導体デバイス製造プロセスのモデリングに使用することができる代表的な信念ネットワーク４００を示す。ここで使用される「信念ネットワーク」との用語は、不確実下での推論を扱う、別個のものではあるが関連している手法の全てを含むものである。定量的（主にベイス確率論的な方法を使用する）手法と定性的手法の両方が使用される。影響力図は信念ネットワークを拡張したものであり、意思決定を扱う際に使用される。信念ネットワークは、固有の不確かさを特徴として有する領域における知識ベースアプリケーションを作成するために使用される。問題の領域が、枝４２０によって相互に接続された１組のノード４１０としてモデリングされ、図４に示すような有向非巡回グラフが形成される。各ノードは確率変数すなわち不確かな量を表し、２つ以上の値を取り得る。枝４２０は、接続されている変数同士の間に直接的な影響力が存在していることを示しており、それぞれの影響力の強さは前方向条件付き確率（forward conditional probability）によって定量化される。

信念ネットワーク内では、各ノードの信念（そのノードの条件付き確率）は、観察された証拠に基づいて算出される。ノードの信念を評価し、確率的推論を行うさまざまな方法が開発されている。これらのさまざまな方法は基本的に同じであり、信念ネットワーク内で不確かさを伝播するためのメカニズムと、証拠を結びつけてノードにおける信念を決定する数学的表現とを提供する。信念ネットワークを拡張したものである影響力図は、判断の目標を構成するため、ならびに判断を決定する際に特定の情報が有する値（影響力）を把握するための機構を提供する。影響力図には３種類のノードがあり、これらは、ベイジアン信念ネットワークのノードに相当する確率ノード、意志決定の効用を表す効用ノード、および世界の状態に影響するためにとり得る意志決定を表す意志決定ノードである。影響力図は、情報を取得する際に、時間および費用の面でのコストがかかることの多い実世界の用途に有用である。

信念ネットワークでの学習によく用いられる方法に、予想最大化（ＥＭ：expectation maximization）アルゴリズムがある。このアルゴリズムは、標準的な形では、パラメータの完全事後確率分散（full posterior probability distribution）を計算することはなく、最大事後パラメータ値に主眼を置いている。ＥＭアルゴリズムは、帰納的学習に反復的手法を採用することによって機能する。ＥＭアルゴリズムは、Ｅステップと呼ばれる第１ステップで、データセットの各データについて、信念ネットワークの推論を実行する。これによって、データからの情報が使用できるようになると共に、得られた事後確率から必要なさまざまな統計値Ｓが計算できるようになる。次にＭステップにおいて、これらの統計値が固定であると仮定して、ログ事後（log posterior）ｌｏｇＰ（Ｔ＼Ｄ，Ｓ）を最大にするパラメータが選択される。この結果得られるのはパラメータの新しい組であり、収集した統計値Ｓはもはや正確でない。このため、ＥステップとＭステップとを繰り返していく必要がある。各段階において、ＥＭアルゴリズムにより、事後確率が増大していくことが保証される。このため、最終的には、事後ログの極大値に収束する。

前述した上記の構造および機能的特徴を考慮に入れれば、図５〜７を参照して、本発明の各種態様による方法論をよりよく理解できるようになるであろう。説明を簡単にするために、図５〜７の方法論は、連続して実行されるものとして図示および記載するが、本発明は記載した順序に限定されず、一部態様では本発明に従って実行の順序が変更されたり、あるいは別の態様ではここに図示および記載した処理が同時に実施されてもよいことが理解および認識されよう。さらに、本発明の一態様による方法論を実装するために、ここに記載した特徴の全てが必要というわけではない。

図５は、半導体製造プロセスの制御を容易にする方法５００のフローチャートである。方法５００は、複数のクリティカルパラメータを個々にではなく包括的に考慮することによって、スループット／歩留りを向上させる。このため、各種試験パラメータのインサイチュ測定のフィードバックに基づいて製造プロセスを変更することができる。

方法５００は５０２から始まり、製造プロセスの試験パラメータが決定される。この試験パラメータは、流量、レジストの組成、プロセスの持続時間、温度など、製造プロセスの実行時に使用されるパラメータである。この製造プロセスは、通常は、特定の半導体デバイス（例えばメモリデバイス）に必要な数多くの製造プロセスのうちの１つに過ぎない。通常、試験パラメータは、例えば、製品設計（例えばレイアウト情報）および以前に行われた試験／プロセスの結果に基づいており、レジストの供給、パターニング、ウェハの回転、エッチングなどのプロセスを制御するパラメータを含む。

続いて５０４において、製造プロセスが開始または続行されて測定情報が取得される。通常、測定装置が使用され、製造中に（例えばインサイチュで）この情報が得られる。この製造情報には、例えば、微小寸法（例えばｘ方向およびｙ方向）、幅およびピッチ（２次元および３次元）、温度、圧力、オーバーレイ、欠陥などがある。ピッチの測定とは、実質的に同じ特徴同士の測定である。幅の測定とは、１つの特徴についての測定である。測定を行うには、通常、前述の走査電子顕微鏡（ＳＥＭ：scanning electron microscope）や光学顕微鏡などの装置が使用される。

方法５００は、次に５０６に進み、測定情報を利用して複数のクリティカルパラメータが取得される。これらのクリティカルパラメータは、測定情報に直接的または間接的に関連しており、微小寸法、幅、ピッチ、オーバーレイ、欠陥などを含む。その後、５０８で品質行列が生成され、この行列を構成している点または成分は、複数のクリティカルパラメータのうちの１つと、対応する重みまたは係数とを含む。この重みは、製品歩留りと設計モデルの関数である。製造プロセスの開始前に品質行列に対する係数が決定されてもよい点が理解される。５１０に進むと、品質指標が生成される。品質指標は行列の成分の関数であって、製造の性能を表す百分率値である。５１２で許容できる指標の値の範囲が生成される。許容値は、設計目標および歩留りに少なくとも部分的に基づいており、現在の半導体デバイスに合わせて調整される。

品質指標が許容できる場合、方法５００は完了するまで現在の製造プロセスを続ける。許容できない場合、５１４で試験パラメータに対して変更および／または調整が行われる。この変更は、許容できる品質指標が得られるようにするものである。５１４で試験パラメータが調整されたら、方法５００は５０６に進み、製造プロセスが続行される。

図６に、本発明の一態様による半導体製造プロセスの実行を容易にする方法６００のブロック図を示す。方法６００では、製造プロセスの実行後に半導体デバイスを解析する。デバイスが許容できないとみなされると、そのデバイスが許容できると判定されるよう、デバイスが再処理され得る。

方法６００に従って、多くの製造プロセスを少なくとも部分的に制御することができる。特に好適なプロセスは、実質的に再実行が可能なプロセスである。例えば、通常はフォトレジスト層の堆積、フォトレジストの一部の選択的露光、およびフォトレジストの一部の選択的除去を行うパターニングプロセスは、フォトレジストを除去することで再処理することができる。続いて、所望の結果を達成可能な新しいプロセスパラメータを使用して、パターニングプロセスが再度繰り返され得る。

製造プロセスが完了したら、６０２でプロセス後検査の測定値が取得される。プロセス後検査の測定値は、インサイチュでの測定より広範囲にわたる（例えば、多方向で測定するなど）ことがある。このような測定に関しては上に詳しく記載しており、簡潔を期するためにここは省略する。６０４で、プロセス後測定値が、直接的または間接的にクリティカルパラメータに変換される。クリティカルパラメータについては上記に記載した。６０６で、これらのクリティカルパラメータから品質行列の少なくとも一部が生成され、この行列の成分はクリティカルパラメータと重み付け係数とを含む。次に、６０８で、クリティカルパラメータと対応付けられた係数の値が決定され、これにより品質行列の生成が完了する。これらの値は、半導体デバイス情報の関数として決定され、この情報には、デバイス設計、レイアウト、レイアウト分析、歩留りなどを含むがこれらに限定されない。

方法６００は、６１０に進み、品質行列から品質指標が計算される。品質指標は行列の成分の和であり得、百分率で表現されるようにその尺度が変更されてもよい。次に、６１２で指標値の許容範囲が計算される。許容範囲は、実質的に全ての試験パラメータを総括した関数である。最後に、６１４で半導体デバイスが再処理され、製造プロセスが再実行される。一般に、品質指標が許容（例えば、許容できる許容差値内にあるなど）できない場合は、可能であれば製造プロセスが再実行され得る。プロセスの再実行が不可能な場合、その半導体デバイスを廃棄するか、もしくは半導体デバイスを動作不能として識別する必要があり得る。許容できると判定された半導体デバイスは、次に、デバイス製造の別の段階に進む。さらに、品質係数、品質マトリクス、および製造プロセスに関連するその他の情報は、記憶されても、後から実行される製造プロセスのための試験パラメータ、品質行列、および品質係数を作成するために使用されても、この両方が行われてもよい。

図７は、本発明の一態様による半導体デバイスを製造する方法７００のフローチャートである。一般に、方法７００は、パターニングプロセスを実行して、このプロセスの実行後にデバイスを解析し、必要に応じてプロセスを再実行する。これにより、半導体デバイスが損傷したり、不適当に製造されることを時として防止することができる。

方法７００は７０２から始まり、多くの試験パラメータに従ってパターニングプロセスが実行される。プロセスの完了後、７０４でプロセス後検査が実行されて、クリティカルパラメータと呼ばれる重要な測定値が取得される。続いて、７０６で品質行列が生成され、この行列の成分はクリティカルパラメータと重み付けされた係数とを含んでいる。７０８で行列に値が割り当てられ、この値は、クリティカルパラメータ同士の相対的な重要度と、クリティカルパラメータが１つ以上のプロセス目標（例えば歩留り、寸法など）に与える影響とを表す。次に、７１０で品質行列から品質指標が計算される。品質指標は、通常は百分率である。

結果が許容できない（例えば決められた許容できる指標の範囲を越えている）ことを品質指標が示す場合、７１２でフォトレジストが除去されて、デバイスが再処理される。次に、７１４において今後実施されるパターニングプロセスが期待値／所望値により近づいて実行されるように、試験パラメータに対する調整が計算される。続いて、方法７００は７０２に進み、試験パラメータに対して作成した最新の調整に従ってパターニングプロセスが再実行される。

本発明の１つ以上の態様を記載した。当然、本発明を記載するため、考えられる全ての構成要素や方法論を記載することは不可能であるが、当業者は、本発明の多くの別の組合せや置換が可能であることを理解するであろう。したがって、本発明は、添付の特許請求の範囲の趣旨ならびに範囲内に含まれるこのような変更、修正、および変形を含むことが意図される。さらに、本発明の特定の特徴を、いくつかの実装のうちの１つのみに関して開示したが、任意の用途または特定の用途に望ましくかつ有利な場合には、このような特徴が、別の実装の１つ以上の別の特徴と組み合わされてもよい。また、詳細な説明または特許請求の範囲で「備える（include）」との用語が使用される限り、この用語は「備える（comprising）」との用語と同じように用いられることが意図される。

本発明の一態様による制御システムを示すブロック図である。 本発明の一態様による半導体デバイスの製造を容易にするシステムを示すブロック図である。 本発明の一態様によるリソグラフィ制御システムを示すブロック図である。 本発明の一態様による半導体製造プロセスの制御を容易にする方法を示すフローチャートである。 本発明の一態様による制御システムによって使用され得る代表的な信念ネットワークを示す図である。 本発明の一態様による半導体製造プロセスを実行する方法を示すフローチャートである。 本発明の一態様による半導体デバイスを製造する方法を示すフローチャートである。

Claims (19)

1. 制御可能に製造プロセスを実行するコントローラと、
   測定情報を取得すると共に前記コントローラによって制御されるプロセス装置と、
   前記測定情報を総括的に解析して、前記情報を適切に重み付けし、前記製造プロセスが許容できるかどうかを判定し、前記測定情報から決定されたクリティカルパラメータに基づき品質行列を生成する監視コンポーネントと、を備え、
   前記クリティカルパラメータは、微小寸法、欠陥、およびレイアウト寸法のうちの少なくとも２つを含む、プロセス制御システム。
2. 前記品質行列は複数のクリティカルパラメータと重み付けされた係数とを有し、前記クリティカルパラメータは前記測定情報に直接的および／または間接的に関連している、請求項１に記載のシステム。
3. 前記測定情報はインサイチュで取得される、請求項１に記載のシステム。
4. 前記測定情報は、後プロセス検査から取得される、請求項1に記載のシステム。
5. 前記監視コンポーネントは、前記製造プロセスが許容できないと判定して、前記コントローラによって使用される試験パラメータを変更するようにさらに動作可能である、請求項1に記載のシステム。
6. 前記監視コンポーネントは、前記製造プロセスが許容できないと判定して、前記試験パラメータを変更し、前記コントローラに前記製造プロセスを再実行させるようにさらに動作可能である、請求項1に記載のシステム。
7. 前記製造プロセスはパターニングプロセスである、請求項１に記載のシステム。
8. 前記製造プロセスはエッチングプロセスである、請求項１に記載のシステム。
9. 前記製造プロセスはメタライゼーションプロセスである、請求項1に記載のシステム。
10. 半導体デバイスに製造プロセスを実行する方法であって、
    前記半導体デバイスの測定に基づいてクリティカルパラメータを取得するステップと、
    そのそれぞれの点が前記クリティカルパラメータおよび重み付けされた係数のうちの一方を含む品質行列を生成するステップと、
    前記製造プロセスが総括的にみて許容できるかどうかを示す品質指標を前記品質行列の関数として生成するステップと、を有し、
    前記クリティカルパラメータは、微小寸法、欠陥情報、およびレイアウト寸法のうちの少なくとも２つを含む、製造監視方法。
11. 前記クリティカルパラメータの取得前に前記製造プロセスのための試験パラメータを決定するステップをさらに含む、請求項１０に記載の方法。
12. 前記品質指標を比較して前記製造プロセスが許容できるかどうかを決定するための許容できる指標値の範囲を決定するステップをさらに含む、請求項１０に記載の方法。
13. 前記品質行列と前記品質指標とに少なくとも部分的に基づいて前記製造プロセスのための試験パラメータを変更するステップをさらに含む、請求項１０に記載の方法。
14. 前記製造プロセスが許容できないことを前記品質指標が示す場合に、前記半導体デバイスに対する前記製造プロセスの効果を逆転させるステップをさらに含む、請求項１０に記載の方法。
15. プロセス後検査中に前記測定を行うステップをさらに含む、請求項１０に記載の方法。
16. 前記製造プロセスはパターニングプロセスである、請求項１０に記載の方法。
17. 前記製造プロセスの実行が許容できるものであったことを前記品質指標が示す場合に、前記半導体デバイスに対してエッチングプロセスを実行するステップをさらに含む、請求項１６に記載の方法。
18. 製造プロセスを容易にするシステムであって、
    半導体デバイスの前記製造プロセスのためのクリティカルパラメータを取得する手段と、
    そのそれぞれの点が前記クリティカルパラメータおよび重み付けされた係数のうちの一方を含む品質行列を生成する手段と、
    前記重み付けされた係数を決定するための手段と、
    前記製造プロセスが総括的にみて許容できるかどうかを示す品質指標を前記品質行列の関数として生成する手段と、を有し、
    前記クリティカルパラメータは、微小寸法、欠陥情報、および、オーバーレイ寸法のうちの少なくとも２つを含む、システム。
19. 前記品質行列の生成、前記重み付けされた係数の決定、および、前記品質指標の生成、のうちの少なくとも１つに関連したベイジアン信念ネットワークを使用するステップを含む、請求項１８に記載のシステム。

Images