JP2679500B2 - 総合的なシステム歩留りを計算するための方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、たとえば、集積回路の
製造に有用な歩留り解析ツールに関し、かつ製造歩留り
を増大するために与えられた回路仕様によって製造歩留
りを予測する方法に関する。

【０００２】

【従来の技術】集積回路（ＩＣ）製造者にとって販売価
格の低減に直面して利益を増大するために彼らの製造ラ
インの歩留りの状況を理解することは重要である。シミ
ュレーション・プログラムと組合わせて統計的な方法が
過去において回路の歩留りを予測しおよび／または改善
する場合にＩＣシステムの解析および特徴付けを与える
ために使用されてきた。

【０００３】集積回路の特徴付けのための典型的な統計
的方法は、一例として、１９８７年、Ｗｉｌｅｙ、“Ｅ
ｍｐｉｒｉｃａｌ Ｍｏｄｅｌ−ｂｕｉｌｄｉｎｇ ａ
ｎｄＲｅｓｐｏｎｓｅ Ｓｕｒｆａｃｅ”、Ｇ．Ｅ．Ｂ
ｏｘおよびＮ．Ｒ．Ｄｒａｐｅｒにより教示されてお
り、かつ一般的に応答面モデリング（ＲＳＭ）と称され
る。ＲＳＭ方法論においては、ＩＣのある所望の出力特
性は知られた統計的方法を使用して独立変数の関数に関
連付けられる。典型的には、シミュレータを使用したあ
るいはウェーハ処理による計画された実験が前記独立変
数への方程式の形で所望の回路特性に適合するよう回帰
方程式モデル（ｒｅｇｒｅｓｓｉｏｎｅｑｕａｔｉｏｎ
ｍｏｄｅｌ）を生成するために使用される。たとえ
ば、回路性能がトランジスタの特性および設計変数にど
のように関係するかを理解することは非常に価値がある
が、それはこれらの関係がよりよく理解されればされる
ほど、回路の要求およびＩＣプロセスの能力との間の首
尾よい整合がより達成できるようになるからである。

【０００４】ＲＳＭ技術は、回路の受入れ可能な動作点
の存否を判定する簡単な検査を可能にするため応答面形
式で前述した関係の描画を提供する。理想的な動作目標
は、パラメータ空間における両側の仕様限界の中間に位
置するであろう。パラメータ空間は、１つの独立変数を
規定する各々の軸を備えた多次元座標系である。ＲＳＭ
を用いることにより、所望の成果ないし成果変数（ｏｕ
ｔｃｏｍｃｓ）の各々に対する回帰方程式により、種々
の成果に対する２次応答面を得ることができる。アルバ
レッツ、アプディおよびヤングによる論文”Ａｐｐｌｉ
ｃａｔｉｏｎｏｆ ｓｔａｔｉｓｔｉｃａｌ Ｄｅｓｉ
ｇｎ ａｎｄ ｒｅｓｐｏｎｓｅ ＳｕｒｆａｃｅＭｅ
ｔｈｏｄｓ ｔｏ Ｃｏｍｐｕｔｃｒ−Ａｉｄｅｄ Ｖ
ＬＳＩＤｅｓｉｇｎ”，ＩＥＥＥ Ｔｒａｎｓ．，ｏｎ
Ｃｏｍｐｕｔｅｒ−Ａｉｄｅｄ Ｄｅｓｉｇｎ，ｖｏ
ｌ．７，２，１９８８に述べられているように、前記応
答面は受入れ可能な動作領域の存否を識別するために重
ね合わせる（ｏｖｅｒｌａｙ）ことが可能である。

【０００５】

【発明が解決しようとする課題】不幸なことに、この技
術はそのような動作点の存在を識別するのみであり、こ
れを特定の回路のための歩留りの評価に変換しない。従
って、ＲＳＭ技術を用いた新しい回路およびプロセスの
特徴付けによりすべての性能限界がトランジスタ特性お
よび設計の選択肢の何らかの組合わせにより満足される
領域が存在することを識別可能にする。しかしながら、
この技術は避けることのできないプロセスの変動および
実際の回路の歩留りに対するその効果を考慮に入れてい
ない。

【０００６】従って、後により完全に説明するように、
本発明の目的はＩＣの歩留りを予測するための技術を提
供することにあり、この場合回路レベルの成果とトラン
ジスタレベルの特性との間の経験的な関係が直接「パラ
メータ歩留り」に変換でき、パラメータ歩留りはすべて
の仕様限界と適合する産物（ｐｒｏｄｕｃｔ）から受入
れることができないトランジスタのパラメータの値によ
ってのみ外されるものを引いたものの割合として定義さ
れる。従って、それは理想的な欠陥のない環境における
性能に制限される歩留りと等価である。

【０００７】

【課題を解決するための手段】 本発明によれば、要求
される設計仕様に対して製造システムの歩留りを最大に
する、最適なパラメータ動作点を与える方法が提供され
る。この場合における製造システムは、所与の独立変数
と関数関係を有する所定数の成果変数を有し、成果変数
および独立変数の値は測定可能な量であり、最適なパラ
メータ動作点を与える方法は、回帰方程式を利用して製
造システムの成果変数と所与の独立変数との間の関数形
を両変数の値に基づいて決定し、製造システムにおいて
予想されるパラメータ変動に対応する所与の独立変数の
とり得る値に基づいて製造システムの成果変数の値を得
る段階；製造システムの成果変数の値および独立変数の
とり得る値に基づいて正規化されたプロセス能力インデ
ックス値を得る段階；プロセス能力インデックス値を所
与の独立変数のとり得る値に対応するパーセント歩留り
値に変換してパーセント歩留り面を形成し、そのパーセ
ント歩留り面が設計仕様の範囲内に形成される段階；パ
ーセント歩留り面のいくつか又はすべてを組合わせて２
次又はそれ以上の次元の複合パーセント歩留り面を得る
段階であって、その複合パーセント歩留り面は所与の独
立変数のとり得る値に基づいて計算される成果変数のす
べてのパラメータ動作点を含む段階；２次又はそれ以上
の次元の複合パーセント歩留り面を利用して所与の独立
変数のうち少なくとも１つの値を選択し、所望の歩留り
を導出する段階；および所与の独立変数のうちの少なく
とも１つが選択された値を有し所望の歩留りを導出する
ように、製造システムを調整する段階；から成る方法で
ある。

【０００８】本発明の特徴は上に述べた歩留り面モデリ
ング方法が集積回路を製造するためのプロセスにおける
変動から生ずるトランジスタのパラメータの変動に関し
集積回路の歩留りを評価しかつ最適化するために利用で
きることである。

【０００９】

【実施例】 以下の説明は、製造システムの歩留りが、
所与の独立変数，各目標値付近の変数の固有の可変性
（ｖａｒｉａｂｉｌｉｔｙ），および製造システムにお
ける各成果変数に対する仕様限界の関数である数多くの
用途に適用可能であるが、説明の便宜上図１に示す集積
化可能なバッファ回路を例にとって説明する。バッファ
回路１０の構成および動作はよく知られており、そのバ
ッファ回路はＶＤＤおよびＶＳＳの間にＮＭＯＳトラン
ジスタ１４と従属接続されたＰＭＯＳトランジスタ１２
を具備する。バッファ回路への入力は２つのトランジス
タのゲートに接続され、出力はＰＭＯＳおよびＮＭＯＳ
トランジスタの各ソースおよびドレインの間に結合され
ている。

【００１０】集積回路の歩留りのロスは数多くの原因か
ら生じ得、その複合および相対的な影響は時間により大
きさが変わり、従ってその下にある問題を紛らわしくか
つ不明瞭なものにしている。可変性のすべての源を識別
しかつ低減する絶えざる努力にも拘らず、集積回路製造
者のプロセス能力に応じた最小の程度の変動は依然とし
て存在するであろう。これらの当然のシフトはしきい値
電圧（Ｖ_Ｔ）、チャネル長（Ｌ_ＥＦＦ）リーケージ電流
その他のようなトランジスタのパラメータにおいて明ら
かである。

【００１１】本発明は、歩留り面モデリング（Ｙｉｅｌ
ｄ Ｓｕｒｆａｃｅ Ｍｏｄｅｌｉｎｇ：ＹＳＭ、モト
ローラ・インコーポレイテッドの商標）方法として定義
される歩留り解析ツールを提供しかつ作成することに関
する。ＹＳＭ方法はキーとなるトランジスタのパラメト
リクス、およびそれらに関連するプロセスの可変性を全
体のパラメータの歩留りに関係付ける。パラメータの歩
留りは受入れ難いトランジスタのパラメータの変動によ
ってのみ制限される歩留りとして定義され、かつランダ
ムな欠陥による歩留りのロスを考慮しない。本発明によ
って発生される結果的な歩留り面は回路性能、キーとな
るトランジスタの特性のプロセス可変性、および各々の
かつすべての回路性能の基準に対する仕様限界の密接な
結合物である。ＹＳＭの独自性はそれがパラメータ面に
おける反対端における歩留りを限定する共通の組の変数
に関係する競合性能インデックスに対し全体の歩留りの
可視化を許容することである。

【００１２】［発明の説明］ＹＳＭを行う第１のステッ
プはトランジスタの特性、回路設計の特徴点およびすべ
ての関連する回路性能の基準の間の基本的な支配関係を
確立することである。バッファ回路１０に対する回路の
成果の例は回路を通る伝搬遅延、出力のハイおよびロウ
の電圧レベル（Ｖ_ＯＨおよびＶ_ＯＬ）、および静止リー
ケージ電流レベルなどを含む。回帰方程式または関数的
な関係はまず、統計的な実験に基づく設計の仕様によ
り、Ｊ．Ｎｅｔｅｒ、Ｗ．Ｗａｓｓｅｒｍａｎおよび
Ｍ．Ｋｕｔｎｅｒによる彼らの書物“Ａｐｐｌｉｅｄ
Ｌｉｎｅｒ Ｓｔａｔｉｓｔｉｃａｌ Ｍｏｄｅｌ
ｓ”、Ｒｉｃｈａｒｄ Ｄ．Ｉｒｗｉｎ、１９８５年に
教示されたようにして所望の回路の独立変数の関数とし
て望まれる各回路の成果に対し引出される。

【００１３】適切な実験的設計の選択はその者の制御変
数の現在の知識レベルに依存する。たとえば、集積回路
の製造において上にあげた回路の成果は基本的にトラン
ジスタの実効チャネル長（Ｌ_ＥＦＦ）、チャネルのしき
い値電圧（Ｖ_Ｔ）およびチャネル幅にとりわけ依存する
ことがよく知られている。簡潔化のために以下の説明は
Ｖ_ＯＨに対する回帰モデル、および図１のバッファ回路
を含む回路に対するリーケージ電流（Ｉ_ＳＳ）を得るこ
とに限定し、回帰方程式は同様にして他の回路の結果に
対し得られることが理解されるであろう。

【００１４】Ｖ_ＯＨおよびＩ_ＳＳ、および独立変数Ｖ_Ｔ
およびＬ_ＥＦＦの間の関係を得るための経験論的な方法
はいくつかのウェーハ上にバッファ回路を作成しかつそ
の変数の意図的な変化の効果を測定することである。た
とえば、独立変数の実験的なレベルはＶ_ＴおよびＬ
_ＥＦＦの目標値の回りの現在のプロセス変化の±３シグ
マより大きい範囲を含むように設定される。従って、図
２に示されるように、Ｌ_ＥＦＦプロセス変動波形１８の
上にセットされたデータはＶ_ＯＨ、波形１６、に対し技
術上知られた標準のトランジスタを具備するそれぞれの
プロセス制御（ＰＣ）試験パターンによるプロセスを通
してウェーハロットを操作することにより測定できる。
一旦ウェーハが処理を完了すると、ＰＣパターンは標準
の自動化されたパラメータ試験器により伝統的な方法で
試験することができる。この試験構造は装置のしきい
値、チャネル長その他を測定するためにＰＣパターン上
で利用できる。従って、回路のＶ_ＯＨの測定は各々のＬ
_ＥＦＦに対し知られる。目標２０の平均値はＬ_ＥＦＦの
分布に対し知ることができる。同様に、データセットは
Ｖ_Ｔの関数としてＶ_ＯＨに対し得られる。回帰解析を用
いることにより、回帰方程式が次に得られ回路のＶ_ＯＨ
をトランジスタのＬ_ＥＦＦおよびＶ_Ｔに関係付ける。一
例として、Ｖ_ＯＨに対する一般的な回帰方程式は次のよ
うな形式になる。 Ｖ_ＯＨ＝β０＋β１Ｌｅｆｆ＋β２Ｖ_Ｔ＋β１１（Ｌｅｆｆ）^２ ＋β２２（Ｖ_Ｔ）^２＋β１２（Ｌｅｆｆ^＊Ｖ_Ｔ）

【００１５】ここで、β０，β１，β２，β１１，β２
２およびβ１２はＶ_ＯＨを測定されたデータセットに適
合するようにするための定数である。同様に、予期され
るプロセス変動より上のデータセットは（他の回路の成
果とともに）Ｉ_ＳＳに対し得られる。該データセットか
らＩ_ＳＳに対する回帰方程式が決定される。実際、回帰
方程式は各々の回路の成果に対し所定の組の独立変数の
関数として同様に決定できる。

【００１６】応答面方法論を使用した回帰方程式の決定
のための上の説明は、本発明の第１のステップを構成す
るが、上に参照した論文およびその他のものによって教
示されているように良く知られている。

【００１７】一旦回帰または関数モデルがすべての回路
の成果、すなわち、たとえば、各々の重要な独立変数に
対する、Ｖ_ＯＨおよびＩ_ＳＳに対し決定されると、それ
ぞれの応答面がプロットできる。図４は、ＭＯＳトラン
ジスタのＬ_ＥＦＦおよびその関連するしきい値電圧（Ｖ
_Ｔ）の関数として工場の製造プロセスにとって典型的な
プロセスの変動の範囲にわたりバッファ回路１０のＶ
_ＯＨの応答面を示す。図４は商業的に入手可能なＷｉｎ
ｇＺスプレッドシートのような任意の標準のグラフィク
スのスプレッドシートおよびコンピュータから発生でき
る。図４によって示されるように、図１の出力バッファ
の性能は工場の変動と一致する範囲をカバーするプロセ
ス目標のいずれの側のトランジスタ特性の範囲にわたっ
ても正確に定量化される。同様の応答面がＩ_ＳＳに対し
て発生できる。

【００１８】各々の回路性能に対し知られた仕様限界が
与えられると、所望の回路の成果の各々に対する２次元
輪郭応答面が前記回路の受入れ可能な動作領域が存在す
るか否かを識別するためにオーバレイすることができ
る。上に述べたＡｌｖａｒｅｚの論文を参照。しかしな
がら、不幸なことに、これはそのような動作点の存在を
識別するのみであり、これを製造プロセスにおける回路
の歩留りの評価に変換しない。従って、上に述べた応答
面モデリング技術を使用した新しい回路およびプロセス
の特性付けはすべての性能限界がトランジスタ特性およ
び設計の選択肢のある組合わせにより満たされる領域の
存在を識別させることができる。しかしながら、必要と
される欠如した構成要素は現在の製造機器に固有の避け
ることができないプロセス変動のどれくらい多くが受入
れ可能な動作の範囲内に含まれているかということであ
る。これはそれ自身により応答面モデリング技術にのみ
依存する主な欠点を指摘する。

【００１９】図３を参照すると、いずれかの目標の付近
の独立変数の関数としての、Ｖ_ＯＨの全体の分布、波形
２０および２２（それぞれ２８および３０において平均
値を有する）が、より下位の（ＬＳＬ）および／または
上位の（ＵＳＬ）仕様限界、２４，２６を越えて広がる
かまたは広がらないかもしれないことが示されている。
目標付近に常にある程度のパラメータの変動があるか
ら、歩留りの損失はパラメータの目標をパラメータ空
間、波形２２、の対向する仕様限界の間の中間に中心を
置くことにより最小にすることができる。もし総合的な
パラメータの変動がこれら２つの歩留りのがけ（ｃｌｉ
ｆｆｓ）の間に含まれれば、１００％のパラメータの歩
留りが達成されることが保証される。しかしながら、典
型的には、１つの回路の結果、すなわち、Ｖ_ＯＨ、を仕
様限界の間に中心を置くことは他の所望の回路の成果が
これらの限界内に入ることを意味するのではなくこれは
プロセス機器の能力ができるだけ高い性能の集積回路を
製造するためにその限界に押しやられる通常の場合であ
る。多分、回路の成果の組合わせは回路の性能を達成す
るために仕様限界の一方の端部を目指さなければならな
いであろう。典型的には波形２０によって示されるよう
に、Ｖ_ＯＨのような回路の成果は、たとえば、要求され
る回路性能に適合するためすべての回路の成果の組合わ
せを見つけるために１つの限界または他のものに向かっ
て調整する必要があるであろう。そうする上で、一般に
成果のあるパーセンテージは斜線部分で示されるように
限界の外に来るであろう。

【００２０】同様にして、ＲＳＭ方法を用いて、個々の
応答面をすべての所望の回路成果に対し与えられた組の
独立変数の関数として発生することができる。同様に、
Ｉ_ＳＳに対する応答面、バッファ回路１０を構成する回
路のＬ_ＥＦＦおよびＶ_Ｔの関数としてのリーケージ電流
を発生することができる。同じ技術をバッファ回路１０
のためのＭＯＳトランジスタ１４に対する回帰モデルお
よび応答面を発生するために使用することができる。

【００２１】パラメータの分布のいくらかの部分が仕様
境界を超越したものとすると、どのようにして回路の歩
留りが予測できるであろうか？。たぶん、パラメータの
空間の受入れ可能な動作範囲は目標のいずれかの側にお
けるプロセス変動の１または２シグマを収容するに十分
広いだけにすぎないであろう。さらに、仕様限界の境界
間に大きな動作領域が存在しても、長い期間に有益な歩
留りを達成できる動作点はないかもしれない。従って、
集積回路の設計において、本発明の目的である、プロセ
スの能力に基づき回路の歩留りを予測できることが非常
に望ましい。

【００２２】以後説明する本発明の歩留り面モデリング
（ＹＳＭ）方法を使用すると、回路レベルの成果（ｏｕ
ｔｃｏｍｅ）とトランジスタレベルの特性との間の経験
的な関係が直接「パラメータの歩留り（ｐａｒａｍｅｔ
ｒｉｃ ｙｉｅｌｄ）」に変換できる。パラメータの
歩留りはすべての仕様限界と適合する製品から受入れる
ことができないトランジスタのパラメータ値によっての
み不合格となる製品を差し引く割合として定義される。
いくつかの異なる回路の基準に対する歩留りの評価値が
組合わされてパラメータ空間におけるすべての点の総合
的なパラメータ歩留りを予測することができる。

【００２３】歩留り面の発生は、最初にすでに述べたＲ
ＳＭを使用して回路性能と測定可能な制御プロセス変数
の間の基本的な支配的な関係を確立することにより達成
される。次に、各々の個々の回路の成果がそのそれぞれ
の仕様限界に正規化される。これらの標準化関係は単一
のスケールで異なる成果を比較するために単位のないも
のでなければならない。本発明はこの標準化を達成する
ために片側だけのＣｐｋ値を使用し、ここでＣｐｋは、
たとえば、Ｖ．Ｅ．Ｋａｎｅによる彼の論文、Ｐｒｏｃ
ｅｓｓ ｃａｐａｂｉｌｉｔｙ ｉｎｄｉｃｅｓ，Ｊｏ
ｕｒｎａｌ ｏｆ Ｑｕａｌｉｔｙ Ｔｅｃｈｎｏｌｏ
ｇｙ，ｖｏｌ．１８、１９８６年、１月、に規定されて
いるプロセス能力指数であり、これは上部仕様限界およ
び下部仕様限界に関する特定の成果のその同じ成果に対
する平均および標準偏差を考慮している。従って、Ｃｐ
ｋは次のように定義される。 Ｃｐｋ＝Ｚｍｉｎ／３ この場合、Ｚｍｉｎは（ＵＳＬ−Ｘバー）／Ｓおよび
（Ｘバー−ＬＳＬ）／Ｓの内の最小のものであり、ここ
でＸバーおよびＳはそれぞれすべての製造の変動にわた
る特定の成果の平均応答および標準偏差を表す。従っ
て、Ｃｐｋ値は成果の平均とより近い成果の仕様限界と
の差を成果の分布の３標準偏差により除算したものを表
す。１．０のＣｐｋ値は±３シグマのプロセスに等価で
あり、これは特定の成果に対し９９．８７％の歩留りを
予測する。

【００２４】バッファ回路１０のような集積回路に対し
ては該仕様限界は１つの方向の境界のみを提供する。回
路は余りにも低速で動作するか、あるいは余りにも多く
リークすることによってのみ不合格となり得る。仕様限
界は、たとえば、伝搬遅延の場合における、最大である
か、あるいはＶ_OHの場合における、最小であるかであ
る。所望の各々の特定の回路の成果に対し、適切な仕様
限界および極性がＣ_pkを決定するために使用される。た
とえば、３．８５Ｖの仕様限界を有する、８５℃におけ
るＶ_OHのＣ_pk値は、 Ｃ_pk＝（Ｖ_OHバー−３．８５Ｖ）／（３×Ｓ_VOH） この場合、Ｓ_VOHはすべての製品にわたるＶ_OHの固体数
の標準偏差である。パラメータ空間におけるすべての座
標での歩留りを予測するためにＹＳＭ方法を使用するの
が本発明の意図するところである。

【００２５】上記方程式においてＶ_ＯＨに対し平均応答
を使用すると、成果がその関数である独立変数、すなわ
ち、（とりわけ）Ｌ_ＥＦＦおよびＶ_Ｔの各々に対するプ
ロセスの目標にのみ対応するＣ_ｐｋ値が与えられる。し
かしながら、本発明は単にプロセス目標におけるだけで
はなく、パラメータ空間におけるすべての座標における
Ｃ_ｐｋ値を評価することに関連している。これを行うた
めには、特定の成果の平均応答、Ｖ_ＯＨに対する場合に
は平均値、Ｖ_ＯＨバー、がパラメータ空間における各々
の座標の予測された値により置換えられる。この予測さ
れた応答はトランジスタの特性と前記成果に対する前に
得られた回帰モデルにより得られた回路レベルの成果と
の間の先に規定された機能的な関係に基づいている。従
って、たとえば、Ｖ_ＯＨの各々の値に対する特定の回路
の成果に対し発生された応答面を使用して、その点の対
応する値が上の方程式の分子に対し得られる。従って、
平均値の代わりにＶ_ＯＨに対する回帰モデルを置換える
ことにより、Ｃ_ｐｋが全パラメータ空間にわたり評価で
きる。しかしながら、Ｃ_ｐｋ方程式により必要とされる
欠如した項目がまだあり、かつこれは分母における成果
の評価された標準偏差である。実際の標準偏差はＪｏｈ
ｎ Ｗｉｌｌｅｙ ＆ Ｓｏｎｓにより１９６７年に発
行されたＧ．Ｊ．ＨａｈｎおよびＳ．Ｓ．Ｓｈａｐｉｒ
ｏの“Ｓｔａｔｉｓｔｉｃａｌ Ｍｏｄｅｌｓ Ｉｎ
Ｅｎｇｉｎｅｅｒｉｎｇ”と題する書物に教示されたエ
ラーの伝播として知られた統計理論を用いた評価により
置換えることができる。この書物には回路の成果の変動
は各々の独立変数にその独立変数のプロセス変動を乗算
したものに関する関数的な関係の２乗された偏導関数の
和であることが教示されている。

【００２６】再び、Ｖ_ＯＨのような成果（ｏｕｔｃｏｍ
ｅ）に対し回帰モデル方程式を使用することにより、か
つ標準偏差を評価するためにエラー伝播技術を用いるこ
とにより、Ｃ_ｐｋインデクス値が決定される。コンピュ
ータのスプレッドシートにＣ_ｐｋに対する方程式を自動
化することにより、パラメータ空間における各座標に対
するＣ_ｐｋ値が発生できる。回帰方程式は始めに各座標
において見積もられＶ_ＯＨのような、回路性能の値を予
測する。この値は次に上の方程式において用いられＣ
_ｐｋを計算する。もし必要であれば、各成果に対する３
次元的Ｃ_ｐｋ面がスプレッドシートを用いて発生でき
る。図５は８５℃におけるバッファ回路１０のＶ_ＯＨの
ＭＯＳトランジスタのチャネル長およびしきい値電圧に
対するＣ_ｐｋ面である。縦軸はＶ_ＯＨに対するＣ_ｐｋ値
を示し目標のトランジスタ特性における知られたまたは
ユーザが選択した標準偏差を有する座標パラメータ空間
におけるその座標に中心を有する場合を示す。

【００２７】本発明の次のステップは独立変数の組の関
数としての各々のディスクリート回路の成果に対する各
Ｃ_ｐｋ面をディスクリートな歩留り面に変換することで
ある。一旦Ｃ_ｐｋ面（図５）への応答面（図４）の変換
が行われると、Ｃ_ｐｋ値は直接各々の回路の成果に対し
パーセント歩留りに変換できる。Ｃ_ｐｋに対する表現を
再び参照するとＣ_ｐｋ値のノーマルカーブのよく知られ
た統計的なＺ値への類似性が見られる。該Ｚ値は次のよ
うに計算できる。 Ｚ＝｜Ｘバー−Ｘ_ｊ｜／Ｓ_ｘ この場合Ｘ_ｊはＸの特定の値であり、ＸバーはＸのサン
プル平均であり、かつＳ_ｘはＸのサンプル標準偏差であ
る（たとえば、１９８４年、ＰＷＳ出版、Ｌ．Ｏｔｔ、
“Ａｎ Ｉｎｔｒｏｄｕｃｔｉｏｎ ｔｏ Ｓｔａｔｉ
ｓｔｉｃａｌ Ｍｅｔｈｏｄｓ”を参照）。Ｃ_ｐｋ値は
従って３で除算したＺである。Ｚ値、またはＺスコア、
の関連するテイル確率は通常の分布カーブの下の領域に
対する標準統計テーブルから得ることができる。あるい
は、いくつかの数字的解法がＺスコアから直接テイル確
率を計算するために導かれている。１つのそのような公
式は、ＡｂｒｏｍｏｗｉｔｚおよびＳｔｅｇｅｎによ
る、彼等の論文、“Ｈａｎｄｂｏｏｋ ｏｆ Ｍａｔｈ
ｅｍａｔｉｃａｌ Ｆｕｎｃｔｉｏｎｓ，Ｎａｔｉｏｎ
ａｌ Ｂｕｒｅａｕ ｏｆ Ｓｔａｎｄａｒｄｓ Ａｐ
ｐｌｉｅｄＭａｔｈｅｍａｔｉｃｓ Ｓｅｒｉｅｓ Ｎ
ｏ．５５、米国政府印刷局、ワシントン・ＤＣ、１９６
４年に示されている。すなわち、 Ｔａｉｌ（Ｚ）＝｛１／（１＋０．３３２６７＊Ｚ）｝ ＊［｛０．４３６１８−０．１２０１６７６ ／（１＋０．３３２６７＊Ｚ）｝＋０．９３７２９８ ／（１＋０．３３２６７＊Ｚ）^２］ ／｛２^１／２π＊ｅｘｐ（Ｚ^２／２）｝

【００２８】一旦、Ｚに対するパーセントテイルがその
ような公式から導かれると、パラメータ空間における各
点に対するＣ_ｐｋ値はテイルパーセンテージに変換で
き、これは歩留り（Ｙｉｅｌｄ）を直接次のように表
す。 ％Ｙｉｅｌｄ＝［１−Ｔａｉｌ（３^＊Ｃ_ｐｋ）］×１００％

【００２９】再びＣ_ｐｋに対する式を参照すると、かつ
Ｖ_ＯＨを１つの特定の回路の成果の例として用いると、
サンプル平均、（Ｘバー）、はその回りにＶ_ＯＨの変動
があるパラメータ空間の特定の座標に対応する。Ｘ_ｊは
仕様限界に対応する。該仕様限界とパラメータ座標との
間の距離はＶ_ＯＨの変動の単位に正規化される。標準偏
差Ｓ_ｘはパラメータ座標の回りのＶ_ＯＨのシステム的な
変動に類似している。従って、Ｚ−スコアに関連するテ
イル分布は仕様から外れるであろうその母集団からのＶ
_ＯＨの値の部分を表す。逆に、１マイナスこのテイル確
率はその特定のパラメータ座標のその１つの成果に対す
るパーセント歩留りを表す。従って、Ｃ_ｐｋ面を用いる
ことにより、あらゆるＣ_ｐｋ値を対応する歩留りを計算
するために利用できる。従って、歩留り面はそれに関係
する独立変数の組の関数として各成果に対し発生でき
る。

【００３０】図６は、チャネル長の関数としてのＶ_ＯＨ
に対する歩留り面およびそれぞれ０．１５マイクロメー
タおよび３０ミリボルトのチャネル長およびＶ_Ｔに対す
る標準偏差を仮定した図１のバッファ回路の８５℃にお
けるＶ_ＯＨに対するＶ_Ｔを示す。この歩留り面はＣ_ｐｋ
面と同様にして解釈することができる。パーセント歩留
りは縦軸で読まれかつパラメータ分布がチャネル長−Ｖ
_Ｔ面におけるその特定の座標に中心を有する場合には予
期される歩留りに対応する。図６から、バッファ回路１
０に対する低い値のチャネル長およびＶ_ＴにおいてはＶ
_ＯＨの歩留りは１００％であることが分かる。予期され
る歩留りはチャネル長がプロセス目標に向かって増大す
る場合比較的平坦なままである。しかしパラメータの目
標においても該歩留りはすでに１００％のパラメータ歩
留りより下降し始めている。これは目標に中心を置くプ
ロセスによっても、トランジスタ特性の変動は十分大き
くＶ_ＯＨの母集団の１００％は特定の仕様限界内に含ま
れないことを示す。この結果はＶ_ＯＨの応答面解析から
は明らかではなく、かつ回路性能、トランジスタ変動、
および仕様限界が同時に考慮された場合にのみ得られる
ものである。Ｖ_ＯＨに対する予測歩留りはプロセス目標
を越えると急峻に降下する。

【００３１】上に述べた方法を用いると、歩留り面は、
図７に示されるように、それぞれ０．１５マイクロメー
トルおよび３０ミリボルトのチャネル長およびＶ_Ｔに対
する標準偏差によって、リーケージ電流、Ｉ_ＳＳ、の成
果に対し同様にして発生できる。同様に、トランジスタ
特性の関数としてすべての所望の回路の成果に対し歩留
り面を発生できる。これらの成果のいくつかは、２、３
のものをあげれば、バッファ回路の伝搬遅延、Ｖ_ＯＬお
よび定常リーケージ電流である。

【００３２】各々のディスクリートな回路の成果に対す
るすべての歩留り面が導かれた後、全体のパラメータ歩
留りを予測しまたは最適のパラメータ目標を識別するた
めに、すべての成果を同時に考察する必要がある。これ
は複数の成果に対する複合歩留り面を作成することによ
り行われる。複合歩留り面を発生するためには、任意の
パラメータ点における達成可能な最も高い可能な歩留り
が単にその座標におけるすべてのディスクリートな歩留
り面の最小値であることを認識しなければならない。言
い換えれば、 Ｍａｘ％Ｙｉｅｌｄ（Ｘ_１，…，Ｘ_Ｎ） ＝ＭＩＮ｛Ｙ_１（Ｘ_１，…，Ｘ_Ｎ），…，Ｙ_Ｍ（Ｘ_１，…，Ｘ_Ｎ）｝ この場合、（Ｘ_１，…，Ｘ_Ｎ）はＮ次元パラメータ空間
における座標を表し、かつ（Ｙ_１，…，Ｙ_Ｍ）は種々の
性能指標に対するそのパラメータ座標のＭ個のディスク
リートな歩留りの成果である。

【００３３】図８を参照すると、バッファ回路１０のチ
ャネル長およびＶ_Ｔに対するディスクリートな成果Ｖ
_ＯＨおよびリーケージ電流、Ｉ_ＳＳ、のための、Ｗｉｎ
ｇＺスプレッドシートを用いた、本発明に従って発生さ
れる複合歩留り面が示されている。再び、チャネル長Ｌ
_ＥＦＦおよびＶ_Ｔに対する標準偏差はそれぞれ０．１５
マイクロメータおよび３０ミリボルトにセットされてい
る。明らかに、Ｌ_ＥＦＦおよびＶ_Ｔに対する与えられた
パラメータ目標により、Ｖ_ＯＨおよびＩ_ＳＳに対する最
適のパーセント歩留りは１００％より小さい。これはト
ランジスタ特性および設計の変動、工場における知られ
た変動、および与えられた仕様限界により、プロセスが
１００％のパラメータ歩留りを提供することを目指すこ
とができる動作点はないことを意味する。Ｌ_ＥＦＦおよ
びＶ_Ｔに対する異なる目標が選択されねばならないか、
あるいはトランジスタ特性またはプロセス変動が低減さ
れれば、または仕様限界が緩和されればデザイン変更を
行わなければならない。

【００３４】以上の説明はそれぞれ出力バッファ回路１
０およびバッファ回路１０を含むＩＣに対するＶ_ＯＨお
よびＩ_ＳＳのディスクリートな成果に注目した。同様の
解析はＮＭＯＳトランジタ１４に関連するＶ_ＯＬおよび
他の成果に関し行うことができる。

【００３５】

【発明の効果】従って、上に説明したものはプロセス環
境で見られるトランジスタのパラメータの変動に関する
集積回路の歩留りを評価しかつ最適化する方法である。
該方法は、１）たとえば、（ａ）適切な実験的設計を利
用し、（ｂ）設計された実験の結果の統計的解析を使用
し回路性能およびトランジスタ特性およびデザイン変動
の間の関数的な関係を得ることにより、知られた技術を
用いて回帰または関数モデルを決定すること、２）トラ
ンジスタ特性および部品性能の関数として所望のディス
クリートな成果のための応答面の発生、３）前記変数の
すべての組合わせに対し応答面をＣ_ｐｋ面に変換するこ
と、４）各々のＣ_ｐｋ面を対応するパーセント歩留り面
に変換し、かつ各々のパーセント歩留り面を組合わせて
知られた製造プロセスに対する回路のパーセント歩留り
としての回路の成果のすべての所望のパラメータの動作
点を含む複合歩留り面を生成すること、に基づいてい
る。

【図面の簡単な説明】

【図１】本発明を説明する上で有用な簡単なバッファ回
路の電気回路図である。

【図２】本発明に係わる単一の関数的関係を説明する上
で有用な分布グラフである。

【図３】本発明を説明する上で有用な分布グラフであ
る。

【図４】本発明に従って発生される図１のバッファ回路
の出力ハイ電圧レベル、Ｖ_ＯＨ、の応答面を示す説明図
である。

【図５】本発明に従って発生される図１のバッファ回路
のＶ_ＯＨのプロセス能力インデクス、Ｃ_ｐｋ、面を示す
説明図である。

【図６】本発明に従って発生される図１のバッファ回路
のＶ_ＯＨの歩留り面を示す説明図である。

【図７】本発明に従って発生される図１のバッファ回路
を導入した回路のリーケージ電流の歩留り面を示す説明
図である。

【図８】本発明に従って発生される図１のバッファ回路
のＶ_ＯＨおよびリーケージ電流の双方に対する複合歩留
り面を示す説明図である。

【符号の説明】

１０ バッファ回路 １２ ＰＭＯＳトランジスタ １４ ＮＭＯＳトランジスタ

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 製造システムの総合的な歩留りを計算し
   て製造システムの最適なパラメータ動作点を選択し、要
   求される設計仕様に対して製造システムの歩留りを最大
   にするコンピュータによって実行される方法であって、
   前記製造システムは、所与の独立変数と関数関係を有す
   る所定数の成果変数を有し、前記成果変数および独立変
   数の値は測定可能な量であり、当該方法は： 回帰方程式を利用して製造システムの前記成果変数と前
   記所与の独立変数との間の関数形を、成果変数および独
   立変数の値に基づいて決定し、前記製造システムにおい
   て予想されるパラメータ変動に対応する前記所与の独立
   変数のとり得る値に基づいて製造システムの成果変数の
   値を得る段階； 前記製造システムの成果変数の値および前記所与の独立
   変数のとり得る値に基づいて正規化されたプロセス能力
   インデックス値を得る段階； 前記プロセス能力インデックス値を前記所与の独立変数
   のとり得る値に対応するパーセント歩留り値に変換して
   パーセント歩留り面を形成し、前記パーセント歩留り面
   は前記要求される設計仕様の範囲内に形成する、段階； 前記パーセント歩留り面のいくつか又はすべてを組合わ
   せて２次又はそれ以上の次元の複合パーセント歩留り面
   を得る段階であって、前記複合パーセント歩留り面は、
   前記所与の独立変数のとり得る値に基づいて計算される
   前記成果変数のすべてのパラメータ動作点を含む、段
   階； 前記２次又はそれ以上の次元の前記複合パーセント歩留
   り面を利用して前記所与の独立変数のうち少なくとも１
   つの値を選択し、所望の歩留りを導出する段階；および 前記所与の独立変数のうちの少なくとも１つが前記選択
   された値を有し前記所望の歩留りを導出するように、前
   記製造システムを調整する段階； から成ることを特徴とする製造システムの総合的な歩留
   りを計算するための方法。
2. 【請求項２】 トランジスタのパラメータの変動，設
   計値の変更およびプロセスの変更を含む集積回路の製造
   プロセスにおけるパラメータの変動に関し、前記集積回
   路の歩留りを評価して最適化するコンピュータによって
   実行される方法であって、前記集積回路は、回路特性に
   関する所与の独立変数と関数関係を有する所与の成果変
   数を有し、前記所与の成果変数は所定の設計仕様に適合
   し、前記所与の独立変数および成果変数の値は測定可能
   な量であり、当該方法は； 前記集積回路の回路特性に関する所与の独立変数を提供
   する段階； 前記所与の独立変数に関連する各成果変数のデータを得
   る段階； 前記各成果変数のデータに基づいて、前記所与の独立変
   数の関数として所望の各成果変数に対する回帰方程式を
   得る段階； 前記回帰方程式の各々から応答面を発生する段階； 製造プロセスにおいて予想されるパラメータの変動に対
   応する前記所与の独立変数のとり得る値に対し各応答面
   を正規化されたプロセス能力インデックス値面又はＺ−
   値面に変換する段階； 各プロセス能力インデックス値面をそれぞれパーセント
   歩留り面に変換する段階； 前記パーセント歩留り面を組合わせて、前記集積回路に
   関する成果変数のすべての所望のパラメータ動作点を含
   む２次又はそれ以上の次元の複合パーセント歩留り面を
   得る段階； コンピュータを使用して２次又はそれ以上の次元の複合
   パーセント歩留り面のプロットを行う段階； 前記２次又はそれ以上の次元の複合パーセント歩留り面
   のプロットから、前記所与の独立変数のうち少なくとも
   １つの値を選択し、所望の歩留りを導出する段階；およ
   び 前記所与の独立変数のうちの少なくとも１つが前記選択
   された値を有し前記所望の歩留りを導出するように、前
   記集積回路の製造プロセスにおける前記パラメータを調
   整する段階； を具備することを特徴とする集積回路の歩留りを評価し
   て最適化する方法。
3. 【請求項３】 回帰方程式を得る前記段階は、 前記成果変数のデータに対応すべく、実験的な設計を行
   い、既知のプロセスにおける設計値の変動と一致する範
   囲を含む前記所与の独立変数の変動する範囲を提供する
   段階；および 応答面モデリング方法を用いて前記実験的な設計及び前
   記成果変数のデータから前記集積回路の各成果変数に対
   する回帰方程式を得る段階； を具備することを特徴とする請求項２記載の方法。
4. 【請求項４】 各応答面を正規化されたプロセス能力イ
   ンデックス値面又はＺ−値面に変換する前記段階は： 既知のプロセス変動に基づく独立変数および各成果変数
   の変動を評価するため統計的方法を使用し、各プロセス
   能力インデックス値を生成する段階；および 各応答面を正規化されたプロセス能力インデックス値面
   又はＺ−値面に変換する段階； より成ることを特徴とする請求項３記載の方法。