JP4478224B2 - データ収集方法及び装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、実質的に無制限のデータ流が入出力インターフェースを介してバッファメモリに書き込まれるようにインターフェース装置をパラメタ化するステップと、バッファメモリ内に書き込まれたデータの少なくとも１つのブロックがＤＭＡインターフェースを介して処理コンピュータのメインメモリに直接書き込まれるようにインターフェース装置をパラメタ化するステップとを有する、データ収集方法、特にリアルタイムでの測定データの収集方法及び装置に関する。
【０００２】
【従来の技術】
多くの測定値検出装置では、所定の測定過程の際に膨大な量のデータが発生する。そのような装置とは例えば、断層撮影装置や血管撮影装置等の画像を形成する医療機器である。データはこれらの装置によって大抵は非常に高い所定のデータレートで準備され、リアルタイムで又はほぼリアルタイムで処理コンピュータに転送されなければならない。処理コンピュータによるデータのピックアップの際に過度な遅延が生じた場合には、これらのデータが失われる。なぜなら連続した測定過程が維持できないからである。従って測定は繰り返されなければならない。
【０００３】
ドイツ連邦共和国特許出願公開第４２３１５８０号公報からは冒頭に述べたような方法及び装置が公知である。この場合はデータソースによって形成された連続したデータ流がデータバッファメモリに書き込まれる。ドライバモジュール（これはデータ処理装置のオペレーティングシステム面におかれている）は、データバッファメモリから入出力メモリへのデータのＤＭＡ転送を制御する。各ＤＭＡ転送は、入出力バッファのエレメントバッファを充たす。この方法により毎秒６００ｋＢｙｔｅ以上のデータ収集レートが可能となる。
【０００４】
前記ドイツ連邦共和国特許出願公開第４２３１５８０号公報における公知の方法の欠点は、ＤＭＡ転送が所定の固定の長さを有し、読み込みデータがＤＭＡ転送の終わった後でしか継続処理できないことである。しかしながら多くの測定実験においては比較的短いデータブロックを直ちに評価することが望まれる。例えば患者の心臓における核スピントモグラフィ測定の際には、呼吸の際の胸郭運動によって人工的現象が生じ得る。本来の測定に対して胸郭のできるだけ落ち着いた時点を見つけだすためには、まず横隔膜面に対して垂直方向で一連の短い測定が実施される。これらの短い測定のもとでは直ちに評価すべき比較的僅かなデータが生じる。短い測定の評価によって胸郭の所定の位置が識別されると直ちに、本来の測定が開始される。ここでは大量のデータ量が生じ、これらが伝送されなければならない。
【０００５】
【発明が解決しようとする課題】
本発明の課題は、比較的高いデータレートの定常的データ流も、所定の大きさの僅かなデータ流もそれぞれリアルタイムで処理コンピュータに読み込むことができる、データ収集方法及び装置を提供することである。
【０００６】
【課題を解決するための手段】
上記課題は本発明により、実質的に無制限のデータ流が入出力インターフェースを介してバッファメモリに書き込まれるようにするために、処理コンピュータのＣＰＵが、インターフェース装置の制御装置においてインターフェース装置の少なくとも１つの動作パラメータの設定を実施するステップと、バッファメモリ内に書き込まれたデータの少なくとも１つのブロックがＤＭＡインターフェースを介して前記処理コンピュータのメインメモリに直接書き込まれるようにするために、処理コンピュータのＣＰＵが、インターフェース装置の制御装置においてインターフェース装置の少なくとも１つの動作パラメータの設定を実施するステップとを有し、前記処理コンピュータのＣＰＵは、メインメモリに直接書き込むべき少なくとも１つのデータブロックのＤＭＡ（ダイレクトメモリアクセス）量を、入出力インターフェースに供給されるデータ流の第１のデータワード又は複数の供給されたデータワードに依存して定め、その場合前記入出力インターフェースに供給するデータ流は結合装置が生成し、該結合装置は、測定値検出装置によって生成されるデータ流に、ＤＭＡ量を示す少なくとも１つのデータワードを前置するようにして解決される。
【０００７】
また上記課題は本発明により、前記インターフェース装置が、データの受信のための入出力インターフェースと、前記入出力インターフェースを介して実質的に無制限のデータ流を書き込み可能なバッファメモリと、前記バッファメモリに書き込まれたデータの少なくとも１つのブロックを処理コンピュータのメインメモリに直接書き込み可能にするＤＭＡインターフェースと、制御装置とを有し、前記制御装置及び/又は処理コンピュータは、メインメモリに直接書き込まれる少なくとも１つのデータブロックのＤＭＡ量が入出力インターフェースに供給されるデータ流に依存して決定されるように構成され、さらに、前記入出力インターフェースが前記結合装置に接続されており、該結合装置は、測定値検出装置によって生成されたデータ流に、ＤＭＡ量を示す少なくとも１つのデータワードを前置するように構成されて解決される。
【０００８】
本発明は次のような基本的考察に基づいている。すなわちＤＭＡインターフェース（ＤＭＡ＝ダイレクトメモリアクセス＝直接記憶呼び出し）を介して伝送される少なくとも１つのデータブロックの大きさないし量が、入出力インターフェースに供給されるデータ流の特性に応じて決定されることに基づいている。この大きさないし量はここでは“ＤＭＡ量”と称する。例えば測定データの前述したような収集手法では、一方では僅かなデータしか生じない短い測定の結果が直ちに処理でき、他方では詳細な測定に必要な大量のデータ量も確実に記録できる。
【０００９】
供給されるデータ流に応じてＤＭＡ量を決定する本発明による手法では、作動方式間の迅速な切換が可能である。それにより、詳細な測定をいつでも開始できる。さらにこの解決手法は、伝送すべきデータと切換情報との同期化を保証する。それにより、適切なＤＭＡ量がそのつどの適正な時点で（詳細には測定モードの変更時に）正確に設定可能である。
【００１０】
本発明によれば、インターフェース装置が、所定の長さの１つのデータブロックだけではなく、実質的に無制限のデータ流が読み込めるように構成されパラメタ化される。またこの手段によれば高いデータレートの連続的データ流も読み込むことができる。この場合の“実質的に無制限のデータ流”とは、制約のない長さを有するデータ流、あるいはこれ以上は装置が実際の作動に至らなくなるような最大長さを有するデータ流という意味である。そのような最大長さは、有利にはインターフェース装置のバッファメモリ内で得られるメモリスペースよりもはるかに大きい。
【００１１】
有利な実施形態によれば、ＤＭＡ量が、供給されるデータ流のクロックレート及び/又は伝送速度に応じて、及び/又はこのデータ流に含まれる情報に応じて定められる。そのような情報とは例えば１つ又は複数のデータワード、特に供給されるデータ流の最初のデータワードであってもよい。
【００１２】
測定値は、測定値生成装置によって完全に生成されてもよい。別の有利な実施形態によれば、測定値生成装置が本来の測定データだけを準備し、測定値生成装置の測定モードを設定し、ＤＭＡ量に関する情報も測定データ流に挿入する又はこれに前置する制御計算機が設けられる。この測定データ流への制御情報の挿入に対しては適切な結合装置が設けられてもよい。
【００１３】
有利には処理コンピュータにおいてオペレーティングシステム面にドライバが設けられる。これはＤＭＡ量に関する情報をバッファメモリから読み出し，ＤＭＡ過程を相応にパラメタ化する。
【００１４】
別の有利な実施形態によれば、本発明による装置がインターフェースカードに配置される。このカードは処理コンピュータに差し込まれる。選択的に処理コンピュータが装置内に集積化されていてもよい。バッファメモリからメインメモリへのデータ伝送は有利にはＰＣＩバスを介して行われてもよい。処理コンピュータとしては特に通常のパソコンやワークステーションが設けられてもよい。これらはウインドウズＮＴやＵＮＩＸ等のオペレーティングシステムで動作する。そのような計算機は継続処理が可能でコスト的にも有利である。前述のオペレーティングシステムはリアルタイムのオペレーティングシステムではないので、ここでは特にインターフェース装置が、連続的なパラメタ化なしでも常時測定データ流を記録できる能力を備えていることが重要である。
【００１５】
有利な実施形態によればインターフェース装置は、バッファメモリへの測定データの読み込みに関し、測定の開始においてのみ一度だけパラメタ化するだけでよい。しかしながらこのことは、処理コンピュータのＣＰＵが測定過程中にも測定データの読み込みを制御するパラメタ化を変更できることには影響しない。有利にはインターフェースカード上のバッファメモリの占有度が制御装置及び/又はＣＰＵによって決定できる。バッファメモリからメインメモリへのＤＭＡデータ伝送は、有利には処理コンピュータによって実行されるドライバプログラムによっても制御されて繰り返しパラメタ化される。それに対してＣＰＵは有利にはメインメモリ内へ伝送すべき各データブロックの長さとメインメモリ内のその開始アドレスを、制御装置又はインターフェース装置のＤＭＡインタフェースに転送する。
【００１６】
ＤＭＡアクセスの頻度並びにバッファメモリのサイズは、十分な冗長性を備えた有利な実施形態では、測定装置によって準備される最大のデータレートに適合される。それによりウインドウズＮＴやＵＮＩＸのもとで考えられる遅延の考慮下で測定データを失うことはない。例外的に伝送エラーが生じた場合には、これが識別されて測定が繰り返される。
【００１７】
有利には、処理コンピュータから測定装置への制御データ伝送のための経路も設けられる。この経路は直接的な接続であってもよく、あるいはＤＭＡインターフェース及び入出力インターフェースを介して又は制御計算機を介して接続されていてもよい。制御データに対しては測定データの場合よりも実質的に少ないデータレートで十分である。
【００１８】
本発明のさらなる実施例は従属請求項に記載される。
【００１９】
【発明の実施の形態】
次に本発明を図面に基づき詳細に説明する。
【００２０】
図１には符号１０で処理コンピュータが示されている。この処理コンピュータ１０は、パーソナルコンピュータ又はワークステーションとして構成されており、ウインドウズＮＴやＵＮＩＸ等のオペレーティングシステムで動作する。ここには示されていない多数のコンポーネントの他にも処理コンピュータ１０は、ＣＰＵ１２を有している。このＣＰＵ１２は、メインメモリ１４と内部バス１６を介してデータの交換を行う。さらにこのＣＰＵ１２とメインメモリ１４は、ＰＣＩバスとして構成された拡張バス１８に接続されている。このＰＣＩバスは多くの差込スペースを提供している。この差込スペースの１つにはインターフェースカードとして構成されたインターフェース装置２０が差し込まれ、バス端子２２を介して拡張バス１８と電気的に接続される。このインターフェース装置２０はデータ入力側２４を有しており、このデータ入力側２４は、光導波路を介したデータ伝送のために構成されている。
【００２１】
前記データ入力側２４は、結合装置２８の出力側と接続されている。測定値検出装置３０は、ここでの実施例の説明においては医療用のトモグラフィ装置として構成されている。このトモグラフィ装置は多数のコンポーネントを有しており、図１中にはそれらのうちのデータインターフェース３２と、これに接続された制御モジュール３４のみが示されている。データインターフェース３２は、装置３０によって求められた測定データを結合装置２８の第１の入力側に伝送する。制御モジュール３４は装置３０内の多数の制御用タスクや管理用タスクを実行する。
【００２２】
結合装置２８の第２の入力側は、制御計算機３６に接続されている。この制御計算機３６自体は、それぞれ１つの双方向線路を介して処理コンピュータ１０と測定値検出装置３０に接続されている。これらの線路を介して制御計算機３６は、評価情報を処理コンピュータ１０から受け取り、測定値検出装置３０によって実施される実験的測定を制御する。
【００２３】
図２には、インターフェース装置２０の内部構造が示されている。データ入力側２４は、入出力インターフェース４０に接続されている。この入出力インターフェース４０自体は、データ線路４２を介して測定データをバッファメモリ４４に書き込むことが可能である。このバッファメモリ４４は、ＦＩＦＯ（first in first out)メモリとして構成されている。このバッファメモリ４４からはＤＭＡインタフェース４８によってデータがさらなるデータ線路４６を介して読出し可能である。このＤＭＡインターフェース４８は、バス端子２２に接続されており、このバス端子２２を介してメインメモリ１４への直接的なメモリアクセスを実施することができる。
【００２４】
制御装置５０はバス端子２２に接続されており、さらに線路５２と５４を介して、それぞれ入出力インターフェース４０とＤＭＡインターフェース４８に接続されている。この制御装置５０は、多数のパラメータレジスタと制御レジスタを含んでおり、特にバッファメモリに含まれているデータの開始と終了を示すレジスタを含んでいる。インターフェースカード２０上の全ての過程は、この制御装置５０によって制御され、監視される。とりわけ制御装置５０はバッファメモリ４４のオーバーフローを監視する。ＣＰＵ１２は、バス端子２２を介して制御装置５０をパラメタ化し、動作パラメータ、特にバッファメモリの充填度を問合せすることができる。
【００２５】
本発明による装置の作動の際にはまずドライバプログラムによって制御されたＣＰＵ１２が制御装置５０を次にようにパラメタ化する。すなわち入出力インターフェース４０が無制限のデータ流の受信のために準備されるようにパラメタ化する。それにより入出力インターフェース４０は、データ入力側２４に到来した全てのデータを自動的に受け取り、それらをバッファメモリ４４に書き込む。その際それ自体公知のプロトコルがハードウエアとのハンドシェーキングで用いられ、これが高いデータレートを許容する。ＣＰＵ１２は、これによって実質的に負荷軽減される。
【００２６】
ここにおいて実験的測定は、使用者のデータ入力によって初期化される。例えばここではまず測定実験の際に一連の短い測定が行われる。これは迅速に評価されなければならない。この短い測定によって所定の状態が識別された場合には、比較的高いデータレートの詳細な測定が実施される。使用者のデータ入力は処理コンピュータ１０から制御計算機３６へ伝達される。この制御計算機３６自体は、測定値検出装置３０を制御する。制御計算機３６は、短い測定の実施を引き起こし、結合装置２８にデータワードを送出する。このデータワードは、短いＤＭＡ量で表される（例えば１ｋバイト）。このデータワードはバイトで表されたＤＭＡ量であってもよい。ここで説明する実施例では、ＤＭＡ量は、短い測定によって生成された測定データの量と同じである。もちろん他の変化実施例ではそれよりも小さいＤＭＡ量であってもよい。
【００２７】
結合装置２８は、制御計算機３６によって生成された第１のデータワードをインターフェース装置２０に送出し、さらに測定値検出装置３０から生成された全てのデータもデータ入力側２４に転送される。ドライバソフトウエアによって制御されるＣＰＵ１２は、これらのデータワードをまず個別にバッファメモリ４４から読出し、その後で制御装置５０を相応にパラメタ化する。ここにおいて関与する測定データは、設定されたＤＭＡ量（例えば１キロバイト）でもってメインメモリ１４へ伝送され、直ちに処理コンピュータ１０によって評価される。
【００２８】
比較的高いデータレートでの詳細な測定の開始は、使用者のデータ入力によってか又は処理コンピュータ１０のデータ評価の結果に応じて自動的にトリガされる。その後で処理コンピュータ１０は、相応の命令を制御計算機３６に送出し、この制御計算機３６自体は測定値検出装置３０を制御する。さらに制御計算機３６は、所定の大きさのＤＭＡ量（例えば１００キロバイト〜数メガバイト）で表されるデータワードを結合装置２８に送出し、この結合装置２８からはこのデータワードがデータ入力側２４に転送される。ここにおいて測定値検出装置３０によって生成された迅速なデータ流（３２メガバイト毎秒までの）も結合装置２８によってインターフェース装置２０に転送される。
【００２９】
ＣＰＵ１２はまず最初に関与するデータワードを読み込み、ＤＭＡ量を相応にセットする。それに続き、設定された大きさでのＤＭＡ過程が周期的に実行される。それに対してドライバプログラムによって制御されたＣＰＵ１２は、制御装置５０とＤＭＡインターフェース４８にＤＭＡ命令を送出する。このＤＭＡ命令は、伝送すべきデータブロックの大きさ並びにメインメモリ１４内（詳細にはＦＩＦＯメモリとして構成されたメインメモリ１４の区分内）のその開始アドレスを含んでいる。このブロックはここにおいてＤＭＡインターフェース４８からバス端子２２とＰＣＩ拡張バス１８を介して直接メインメモリ１４に書き込まれる（ダイレクトメモリアクセス）。この作動モードでは２４メガバイト毎秒の持続性データレートと、３２メガバイト毎秒のピークデータレートが僅かなハードウエアコストで実現可能である。
【００３０】
本発明は、一方では高いデータレートが生じ、その他にも介在的に点在する評価が実施されなければならないような全ての適用分野で用いることができる。このことは特に複数の評価が測定実験の発展に影響を及ぼすような場合に、すなわち測定実験が所定のデータの迅速な評価なしでは実施不可能であるような場合に、有効である。
【００３１】
さらなる別の変化実施例では、データレートの選択が外部からの決定手段によって又は測定データ生成装置によって自動的に行われる。
【図面の簡単な説明】
【図１】図１は、本発明によるデータ収集のための装置のブロック回路図である。
【図２】図２は、本発明によるインターフェース装置のブロック回路図である。
【符号の説明】
１０ 処理コンピュータ
１２ ＣＰＵ
１４ メインメモリ
１６ 内部バス
１８ 拡張バス
２０ インターフェース装置
２８ 結合装置
３０ 測定値検出装置
３２ データインターフェース
３４ 制御モジュール
３６ 制御計算機

Claims (9)

1. 実質的に無制限のデータ流が入出力インターフェース（４０）を介してバッファメモリ（４４）に書き込まれるようにするために、処理コンピュータ（１０）のＣＰＵ（１２）が、インターフェース装置（２０）の制御装置（５０）においてインターフェース装置（２０）の少なくとも１つの動作パラメータの設定を実施するステップと、
   バッファメモリ（４４）内に書き込まれたデータの少なくとも１つのブロックがＤＭＡインターフェース（４８）を介して前記処理コンピュータ（１０）のメインメモリ（１４）に直接書き込まれるようにするために、処理コンピュータ（１０）のＣＰＵ（１２）が、インターフェース装置（２０）の制御装置（５０）においてインターフェース装置（２０）の少なくとも１つの動作パラメータの設定を実施するステップとを有し、
   前記処理コンピュータ（１０）のＣＰＵ（１２）は、メインメモリ（１４）に直接書き込むべき少なくとも１つのデータブロックのＤＭＡ（ダイレクトメモリアクセス）量を、入出力インターフェース（４０）に供給されるデータ流の第１のデータワード又は複数の供給されたデータワードに依存して定め、
   その場合前記入出力インターフェース（４０）に供給するデータ流は結合装置（２８）が生成し、該結合装置（２８）は、測定値検出装置（３０）によって生成されるデータ流に、ＤＭＡ量を示す少なくとも１つのデータワードを前置するようにしたことを特徴とするデータ収集方法。
2. 前記処理コンピュータ（１０）のＣＰＵ（１２）は、さらに前記ＤＭＡ量を、入出力インターフェース（４０）に供給されるデータ流の伝送速度に依存して定める、請求項１記載のデータ収集方法。
3. 前記処理コンピュータ（１０）のＣＰＵ（１２）は、前記入出力インターフェース（４０）に供給されるデータ流の第１のデータワード又は複数の供給されたデータワードを、ＤＭＡ量の決定のためにバッファメモリ（４４）から読み出す、請求項１記載のデータ収集方法。
4. 前記結合装置（２８）は、ＤＭＡ量を示す情報を制御計算機（３６）から受取る、請求項１から３いずれか１項記載のデータ収集方法。
5. 前記制御計算機（３６）は、処理コンピュータ（１０）の命令に応答して測定値検出装置（３０）を制御し、さらにＤＭＡ量を示す情報を結合装置（２８）に送出する、請求項４記載のデータ収集方法。
6. インターフェース装置（２０）を備えた処理コンピュータ（１０）と、結合装置（２８）とを有しているデータ収集装置において、
   前記インターフェース装置（２０）が、
   データの受信のための入出力インターフェース（４０）と、
   前記入出力インターフェース（４０）を介して実質的に無制限のデータ流を書き込み可能なバッファメモリ（４４）と、
   前記バッファメモリ（４４）に書き込まれたデータの少なくとも１つのブロックを処理コンピュータ（１０）のメインメモリ（１４）に直接書き込み可能にするＤＭＡインターフェース（４８）と、
   制御装置（５０）とを有し、
   前記制御装置（５０）及び/又は処理コンピュータ（１０）は、
   メインメモリ（１４）に直接書き込まれる少なくとも１つのデータブロックのＤＭＡ量が入出力インターフェース（４０）に供給されるデータ流に依存して決定されるように構成され、さらに、
   前記入出力インターフェース（４０）が前記結合装置（２８）に接続されており、
   該結合装置（２８）は、測定値検出装置（３０）によって生成されたデータ流に、ＤＭＡ量を示す少なくとも１つのデータワードを前置するように構成されていることを特徴とするデータ収集装置。
7. 前記処理コンピュータ（１０）のメインメモリ（１４）への直接的メモリアクセスがＰＣＩバスのような拡張バス（１８）を介して実施されるように前記ＤＭＡインターフェース（４８）が構成されている、請求項６記載のデータ収集装置。
8. 前記データ収集装置がさらに制御計算機（３６）を有しており、該制御計算機（３６）に前記結合装置（２８）が接続されており、前記結合装置（２８）は前記制御計算機（３６）からＤＭＡ量を示す情報を受け取っている、請求項６記載のデータ収集装置。
9. 前記制御計算機（３６）は、前記処理コンピュータ（１０）の命令に応答して測定値検出装置（３０）を制御し、さらにＤＭＡ量を示す情報を結合装置（２８）に送出するように構成されている、請求項８記載のデータ収集装置。

Images