JP4474656B2 - 画像読取装置、画像形成装置およびプログラム - Google Patents

Description

本発明は、画像読取装置、画像形成装置およびプログラムに関する。

特許文献１には、ＣＣＤ（Charge Coupled Device）等のラインセンサを用いて画像読取を行う場合に、１ラインを中央から左右に分割して、電気信号を各方向に読み出すようにした画像読取装置が開示されている。

特許文献２には、複数の撮像素子を有するマルチチップ型ラインセンサにおいて、チップ間の境界部において発生する画素データの欠落を、チップ間の境界部近傍の画素を用いて補間するようにした画像読取装置が開示されている。

特開平９−４６４８９号公報 特開２００６−７９３１８号公報

本発明の目的は、複数の撮像素子により撮像された画像信号を複数の処理系統により分割処理する場合に、撮像素子の境界部分が別々の処理系統に分かれてしまい境界部の画素補間ができなくなることを防ぐことができる画像読取装置、画像形成装置およびプログラムを提供することである。

[画像読取装置]
請求項１に係る本発明は、原稿からの反射光を画素信号に変換する複数の光電変換手段と、前記複数の光電変換手段により得られた画素信号を順次転送する転送手段とから、それぞれ構成され、一方向に向けて配列された複数の撮像素子と、
隣接する撮像素子間の境界部を挟む両側の光電変換手段により得られた画素信号それぞれが同じ分割単位内に含まれるように、前記複数の光電変換手段の出力を複数の処理系統に分割する分割手段と、
前記分割手段により分割するように構成された後の画素信号のうち、前記境界部を挟む両側の光電変換手段により得られた画素信号を用いて画素補間する補間手段とを有する画像読取装置である。

請求項２に係る本発明は、前記分割手段が、前記複数の撮像素子間の境界部を挟む両側の光電変換手段が少なくとも１画素分含まれるように、前記複数の光電変換手段の出力を分割する請求項１記載の画像読取装置である。

請求項３に係る本発明は、前記分割手段が、前記各撮像素子における複数の光電変換手段の出力を２分割し、ある撮像素子の後半分の光電気変換手段と、次の撮像素子の前半分の光電変換手段とが同一の処理系統に含まれるように前記複数の光電変換手段の出力を分割する請求項１記載の画像読取装置である。

請求項４に係る本発明は、前記複数の撮像素子が、赤、緑、青の各色毎にそれぞれ１列ずつ設けられた３列の撮像素子により構成され、
前記３列の撮像素子を用いて赤、緑、青の各色の画像信号を読み取るカラー読取状態と、前記３列の撮像素子のいずれか１列を用いて画像信号を読み取る白黒読取状態とを切り替える切替手段と、
前記切替手段により白黒読取状態に切り替えられている場合に、前記分割手段により分割された後の画素信号を各処理系統毎に処理する複数の処理手段とを有する請求項１から３のいずれか１項記載の画像読取装置である。

[画像出力装置]
請求項５に係る本発明は、原稿からの反射光を画素信号に変換する複数の光電変換手段と、前記複数の光電変換手段により得られた画素信号を順次転送する転送手段とから、それぞれ構成され、一方向に向けて配列された複数の撮像素子と、
隣接する撮像素子間の境界部を挟む両側の光電変換手段により得られた画素信号それぞれが同じ分割単位内に含まれるように、前記複数の光電変換手段の出力を複数の処理系統に分割する分割手段と、
前記分割手段により分割するように構成された後の画素信号のうち、前記境界部を挟む両側の光電変換手段により得られた画素信号を用いて画素補間する補間手段と、
前記補間手段により画素補間が行われた画像信号に基づいて画像を出力する出力手段とを有する画像出力装置である。

[プログラム]
請求項６に係る本発明は、原稿からの反射光を画素信号に変換する複数の光電変換手段と前記複数の光電変換手段により得られた画素信号を順次転送する転送手段とからそれぞれ構成され一方向に向けて配列された複数の撮像素子に対して、隣接する撮像素子間の境界部を挟む両側の光電変換手段により得られた画素信号それぞれが同じ分割単位内に含まれるように、前記複数の光電変換手段の出力を複数の処理系統に分割するステップと、
分割するように構成された後の画素信号のうち、前記境界部を挟む両側の光電変換手段により得られた画素信号を用いて画素補間するステップとをコンピュータに実行させるためのプログラムである。

請求項１に記載された発明によれば、複数の撮像素子により撮像された画像信号を複数の処理系統により分割処理する場合でも、境界部の画素補間ができなくなることを防ぐことができる画像読取装置を提供することができる。

請求項２に記載された発明によれば、各分割単位の光電変換手段には、撮像素子間の境界部を挟む両側の光電変換手段が少なくとも１画素分含まれるため、複数の撮像素子により撮像された画像信号を複数の処理系統により分割処理する場合でも、境界部の画素補間ができなくなることを防ぐことができる画像読取装置を提供することができる。

請求項３に記載された発明によれば、各分割単位の光電変換手段には、各撮像素子の前半分と後半分の光電変換素子が含まれるため、複数の撮像素子により撮像された画像信号を複数の処理系統により分割処理する場合でも、境界部の画素補間ができなくなることを防ぐことができる画像読取装置を提供することができる。

請求項４に記載された発明によれば、白黒読取状態の場合に、複数の撮像素子により撮像された画像信号を複数の処理系統により分割処理する場合でも、境界部の画素補間ができなくなることを防ぐことができる画像読取装置を提供することができる。

請求項５に記載された発明によれば、複数の撮像素子により撮像された画像信号を複数の処理系統により分割処理する場合でも、境界部の画素補間ができなくなることを防ぐことができる画像形成装置を提供することができる。

請求項６に記載された発明によれば、複数の撮像素子により撮像された画像信号を複数の処理系統により分割処理する場合でも、境界部の画素補間ができなくなることを防ぐことができるプログラムを提供することができる。

[背景]
まず、本発明の理解を助けるために、その背景及び概略を説明する。

図１は、画像読取装置の画像読み取り部分の概略構成図である。この画像読取装置の画像読み取り部には、図１に示されるように、ＬＥＤユニット３０と、イメージセンサユニット５０とが設けられている。なお、図１では、説明を簡単にするために、駆動機構、各種レンズ等は省略して示している。

ＬＥＤユニット３０は、複数のＬＥＤが直線状に設けられた構成となっており、このＬＥＤからの光を光源として読み取り対象である原稿１０を照射している。

イメージセンサ５０は、いわゆるＣＩＳ（Contact Image Sensor：密着型イメージセンサ）と呼ばれるセンサであり、原稿１０に近接して設けられ、原稿１０により反射された光信号を画素信号に変換して画像データとして出力する。

このＬＥＤユニット３０およびイメージセンサ５０を含む画像読み取り部は、図示されない駆動機構により移動することにより原稿１０の画像を順次読み取っていく。

また、画像読取装置には、信号処理部４０が設けられている。この信号処理部４０は、イメージセンサユニット５０から出力された画像データに対して各種の信号処理を行っている。

次に、図１に示した信号処理部４０の構成を図２を参照して説明する。図２は、信号処理部４０の構成を示すブロック図である。

信号処理部４０は、図２に示されるように、Ａ／Ｄ変換器（ＡＤＣ）４１Ｂ、４１Ｇ、４１Ｒと、並び替え部４２と、シェーディング補正／階調補正部４３と、画素補間部４４とから構成されている。

ＡＤＣ４１Ｂ、４１Ｇ、４１Ｒは、それぞれＢ（ブルー）、Ｇ（グリーン）、Ｒ（レッド）の各色毎に設けられていて、３チャネル（ｃｈ１〜ｃｈ３）の入力端子を備えるＡ／Ｄ変換器であり、イメージセンサユニット５０からのアナログの画像データをデジタルの画像データに変換する。

並び替え部４２は、ＡＤＣ４１Ｂ、４１Ｇ、４１Ｒから入力されたデジタルの画素データを並び替えて１つの画像データとする処理を行っている。

シェーディング補正／階調補正部４３は、並び替え部４２により並び替え処理が行われた後の画像データに対して、シェーディング補正、階調補正を行なう。

画素補間部４４は、シェーディング補正／階調補正部４３により処理が行なわれた後の画像データに対して、画素補間処理を行う。なお、この画素補間処理については後述する。

次に、図１中のイメージセンサユニット５０の構成を図３を参照して説明する。このイメージセンサユニット５０は、図３に示されるように、アナログスイッチ５１〜５３と、ラインセンサ５４と、アナログスイッチ５５Ｂ、５５Ｇ、５５Ｒとから構成されている。

ラインセンサ５４は、Ｂ、Ｇ、Ｒの各色毎に６つずつ設けられたセンサチップ（撮像素子）Ｂ１〜Ｂ６、Ｇ１〜Ｇ６、Ｒ１〜Ｒ６が、それぞれ一方向に直線状に配列された構成となっている。つまり、ラインセンサ５４は、Ｂ、Ｇ、Ｒの各色毎にそれぞれ１列ずつ設けられた３列のセンサチップＢ１〜Ｂ６、Ｇ１〜Ｇ６、Ｒ１〜Ｒ６により構成されている。

アナログスイッチ５１、５２、５３は、カラー読取モード（カラー読取状態：ＣＬ）と、モノクロ読取モード（白黒読取状態：ＢＷ）とで、画像データ読み出しの契機となるスタートパルスの入力場所を切り替える切替手段として機能する。つまり、画像読取装置の読取モードがカラー読取モードの場合、スタートパルスは、１、３、５番目のセンサチップの先頭部分に入力され、モノクロ読取モードの場合、スタートパルスは、１〜６番目の全てのセンサチップの先頭部分に入力される。さらに、カラー読取モードの場合、１番目のセンサチップと２番目のセンサチップ、３番目のセンサチップと４番目のセンサチップ、５番目のセンサチップと６番目のセンサチップとの間が接続される。

ここで、カラー読取モードとは、３列のセンサチップＢ１〜Ｂ６、Ｇ１〜Ｇ６、Ｒ１〜Ｒ６を用いてＲ、Ｇ、Ｂの各色の画像信号を読み取る読取モードであり、モノクロ読取モードとは、３列のセンサチップＢ１〜Ｂ６、Ｇ１〜Ｇ６、Ｒ１〜Ｒ６のうちいずれか１列（本実施形態ではＧ色を読み取るためのセンサチップＧ１〜Ｇ６）を用いて画像信号を読み取る読取モードである。

アナログスイッチ５５Ｂ、５５Ｇ、５５Ｒは、カラー読取モードとモノクロ読取モードとで、ラインセンサ５４により得られた画像データのうちどの部分の画像データをＡＤＣ４１Ｂ、４１Ｇ、４１Ｒに出力するかを切り替える切替手段として機能する。

次に、上記で説明した画像読取装置の動作を図面を参照して詳細に説明する。

先ず、カラー読取モードの場合の画像読取装置の動作について説明する。なお、ここでは説明を簡単にするためにＧ（グリーン）色の読み取りを行う場合の動作についてのみ説明するが、Ｂ（ブルー）、Ｒ（レッド）色の読み取りを行う場合の動作も、Ｇ色の読み取りを行う場合と同様である。

カラー読取モードの場合、アナログスイッチ５１〜５３、５５ＧがＣＬ側に切り替わることにより、図４に示すような配線となる。つまり、スタートパルスは、センサチップＧ１、Ｇ３、Ｇ５の先頭部分に供給され、センサチップＧ１、Ｇ２間、Ｇ３、Ｇ４間、Ｇ５、Ｇ６間は接続される。

そして、アナログスイッチ５５Ｇでは、センサチップＧ２、Ｇ４、Ｇ６から出力された画素信号を選択してＡＤＣ４１Ｇに供給する。そのため、ＡＤＣ４１Ｇでは、ｃｈ１〜ｃｈ３にそれぞれ、センサチップＧ２、Ｇ４、Ｇ６から出力された画素信号が入力されることとなる。

その結果、図５に示すように、センサチップＧ１、Ｇ２により読み取られた画像データが連結された信号、センサチップＧ３、Ｇ４により読み取られた画像データが連結された信号、センサチップＧ５、Ｇ６により読み取られた画像データが連結された信号が、ＡＤＣ４１Ｇからデジタルの画像データとして出力される。

そして、このＡＤＣ４１Ｇから出力された画像データは、並び替え部４２において並び替えられ１つの画像データとなり、シェーディング補正／階調補正部４３によるシェーディング補正、階調補正が行なわれた後に、画素補間部４４による画素補間処理が行われてＧ色のライン出力として出力される。

ここで、画素補間処理とは、センサチップ間の境界部に起因して発生する画素信号の欠落を、欠落した画素信号の前後の画素信号を用いて補間する処理である。

１ラインが複数のセンサチップにより構成されたマルチチップ構成の画像読取装置では、物理的に各センサチップ間に隙間が発生してしまう。例えば、図３に示したラインセンサ５４において、チップセンサＧ１とチップセンサＧ２との間では、物理的な隙間が発生してしまい、画素信号の欠落が発生する。

そのため、画素補間部４４では、センサチップ間において発生した画素信号の欠落を、この欠落の前後の画素信号に基づいて画素補間を行う。

このようにして、図５に示されるように、センサチップＧ１〜Ｇ６の間の境界部において発生した欠落画素は補間され、画素補間データを含む画像データがライン出力として得られることとなる。

このように、１ラインが６つのセンサチップにより構成されたマルチチップ型ラインセンサを用いて画像の読み取りを行い、各色毎に設けられたＡ／Ｄ変換器が３チャネルしかない場合、Ａ／Ｄ変換器の１つのチャネルで２つのセンサチップ分の画素信号のＡ／Ｄ変換処理を行うようにしている。

次に、モノクロ読取モードの場合の画像読取装置の動作について説明する。ここでは、ＢＧＲ色の３つのラインセンサのうち、モノクロ画像を読み取るためにＧ色のラインセンサを用いて撮像を行うものとして説明する。

カラー読み取りモードの場合には、各色毎に１ラインあたり６つのセンサチップにより構成されているにもかかわらず、Ａ／Ｄ変換器の入力チャネルは３つしか無かったため、１つのチャネルでセンサチップ２つ分の画素信号のＡ／Ｄ変換処理が行われていた。しかし、モノクロ読み取りモードの場合には、ＢＧＲの３色合計で３ライン分設けられているラインセンサのうち、１ライン分のラインセンサしか使用されない。

そのため、モノクロ読取モードの場合には、６つのセンサチップにより１ラインの画像読み取りを行う場合、３チャネル構成のＡ／Ｄ変換器を２つ使用することにより、カラー読取モードと比較して半分の時間で１ライン分の画像読み取りを行う高速読み取りを実現する。

モノクロ読取モードの場合、アナログスイッチ５１〜５３、５５Ｇ、５５ＲがＢＷ（モノクロ読取モード）側に切り替わることにより、図６に示すような配線となる。

つまり、スタートパルスは、全てのセンサチップＧ１〜Ｇ６の先頭部分に供給される。そして、センサチップＧ１〜Ｇ６の最後尾から出力された画素信号は、アナログスイッチ５５Ｇ、５５Ｒにより、それぞれ、ＡＤＣ４１Ｇ、ＡＤＣ４１Ｇの各入力チャネルに出力される。

このようにモノクロ読取モードでは、センサチップの数とＡ／Ｄ変換器の数とが１対１対応となるため、Ａ／Ｄ変換器の各チャネル毎に１つのセンサチップ分の画素信号のＡ／Ｄ変換を行うだけでよくなる。

その結果、図７に示すように、センサチップＧ１、Ｇ２、Ｇ３により読み取られた画素信号がＡＤＣ４１Ｇからデジタルの画像データとして出力され、センサチップＧ４、Ｇ５、Ｇ６により読み取られた画素信号がＡＤＣ４１Ｒからデジタルの画像データとして出力される。そして、ＡＤＣ４１Ｇから出力された画像データとＡＤＣ４１Ｒから出力された画像データとは、それぞれ異なる経路にて並び替え処理、シェーディング補正、階調補正、画素補間が行なわれ、それぞれライン出力（Ｇ）、ライン出力（Ｒ）として出力される。

上記で説明したようなモノクロ読取モードでは、の場合には、６つのセンサチップにより１ラインの画像読み取りを行う場合、３チャネル構成のＡ／Ｄ変換器を２つ使用することにより、カラー読取モードと比較して半分の時間で１ライン分の画像読み取りを行う高速読み取りが実現される。

しかし、図７に示したように、センサチップＧ１、Ｇ２、Ｇ３の画素信号が連結された画像データと、センサチップＧ４、Ｇ５、Ｇ６の画素信号が連結された画像データとでは、それぞれ異なる経路にて信号処理が行われる。

そのため、センサチップＧ３の画素信号とセンサチップＧ４の画素信号との間の画素補間を行うことができないという問題が発生する。

[実施形態]
次に、本発明の実施の形態について図面を参照して詳細に説明する。

（第１の実施形態）
本発明の第１の実施形態の画像読取装置は、上記で説明した一般的な画像読取装置において、イメージセンサユニット５０を、図８に示すようなイメージセンサユニット５０ａに置き替えた構成となっている。

本実施形態におけるイメージセンサユニット５０ａは、図８に示すように、アナログスイッチ１１〜１６と、アナログスイッチ２１〜２３と、ラインセンサ５４と、アナログスイッチ５５Ｂ、５５Ｇ、５５Ｒとから構成されている。図８において、図３中の構成要素と同一の構成要素には同一の符号を付し、説明を省略するものとする。

アナログスイッチ１１〜１６は、カラー読取モード（ＣＬ）と、モノクロ読取モード（ＢＷ）とで、画像データ読み出しの契機となるスタートパルスの入力場所を切り替えている。つまり、画像読取装置の読取モードがカラー読取モードの場合、スタートパルスは、１、３、５番目のセンサチップの先頭部分に入力され、モノクロ読取モードの場合、スタートパルスは、１〜６番目の全てのセンサチップの中央部分に入力される。

さらに、アナログスイッチ２１〜２３は、モノクロ読取モードの場合、それぞれ、６番目のセンサチップと１番目のセンサチップとの間、２番目のセンサチップと３番目のセンサチップとの間、４番目のセンサチップと５番目のセンサチップとの間を接続する。

なお、読取モードがカラー読取モードの場合でもモノクロ読取モードの場合でも、１番目のセンサチップと２番目のセンサチップ、３番目のセンサチップと４番目のセンサチップ、５番目のセンサチップと６番目のセンサチップとの間は接続されている。

また、本実施形態の画像読取装置におけるアナログスイッチ５５Ｇ、５５Ｒには、モノクロ読取モード時に選択される入力としてＢＬ（ブロック）１〜ＢＬ６という信号が入力されているが、この信号がセンサチップのどの部分の画素信号を示しているかについては後述する。

このような構成となっていることにより、本実施形態の画像読取装置では、モノクロ読取モードの場合、アナログスイッチ１１〜１６、５５Ｇ、５５ＲがＢＷ側に切り替わることにより、図９に示すような配線となる。

つまり、スタートパルスが、センサチップＧ１〜Ｇ６の中央部分に供給され、各センサチップＧ１〜Ｇ６の最後尾は、隣接するセンサチップの先頭部分に接続されている。なお、センサチップＧ６には右側に隣接するセンサチップが存在しないため、センサチップＧ６の最後尾は、センサチップＧ１の先頭部分に接続されている。そして、各センサチップＧ１〜Ｇ６の中央部分には出力端子が設定されており、各センサチップＧ１〜Ｇ６の中央部分から取り出された画素信号は、アナログスイッチ５５Ｇ、５５Ｒにより、それぞれ、ＡＤＣ４１Ｇ、ＡＤＣ４１Ｒの各入力チャネルに出力される。

つまり、センサチップＧ１の後半分とセンサチップＧ２の前半分とが１つのブロック（ＢＬ１）として扱われ、センサチップＧ２の後半分とセンサチップＧ３の前半分とが１つのブロック（ＢＬ２）として扱われている。そして、以降同様にあるｎ番目のセンサチップの前半分と隣接するｎ＋１番目のセンサチップの後半分とが１つのブロックとして扱われている。

そして、第１〜第３番目のブロックからの出力ＢＬ１〜ＢＬ３は、ＡＤＣ４１Ｇの入力チャネル（ｃｈ１〜ｃｈ３）に接続され、第４〜第６番目のブロックからの出力ＢＬ４〜ＢＬ６は、ＡＤＣ４１Ｒの入力チャネル（ｃｈ４〜ｃｈ６）に接続される。

次に、ラインセンサ５４を構成する各センサチップの構成を図１０に示す。センサチップは、図１０に示されるように、原稿１０からの反射光を画素信号に変換する複数の光電変換素子６１と、この複数の光電変換素子６１により得られた画素信号を順次転送する転送手段として機能するシフトレジスタ６２とから構成されている。

シフトレジスタ６２では、スタートパルスが入力された場所から光電変換素子６１により得られた画素信号の転送が順次行われ、出力端子として設定された場所の光電変換素子により得られた画素信号から順次出力される。

次に、各センサチップが中央を境として２分割されている様子を図１１を参照して詳細に説明する。この図１１では、センサチップＧ１とセンサチップＧ２を用いて説明を行なう。

本実施形態の画像読取装置では、各センサチップの中央からスタートパルスが入力され、各センサチップの中央に出力端子が設定されている。そのため、図１１に示すように、センサチップＧ１の後半分の光電変換素子により得られた画素信号とセンサチップＧ２の前半分の光電変換素子により得られた画素信号とが、センサチップＧ２の中央に設けられた出力端子から順次出力されることとなる。

このような動作がセンサチップＧ１〜Ｇ６で行われることにより、図１２に示すように、センサチップＧ１の後半分の光電変換素子により得られた画素信号とセンサチップＧ２の前半分の光電変換素子により得られた画素信号とが連結された信号がＡＤＣ４１Ｇの第１チャネルにおいてＡ／Ｄ変換される。また、センサチップＧ２の後半分の光電変換素子により得られた画素信号とセンサチップＧ３の前半分の光電変換素子により得られた画素信号とが連結された信号がＡＤＣ４１Ｇの第２チャネルにおいてＡ／Ｄ変換される。さらに、センサチップＧ３の後半分の光電変換素子により得られた画素信号とセンサチップＧ４の前半分の光電変換素子により得られた画素信号とが連結された信号がＡＤＣ４１Ｇの第１チャネルにおいてＡ／Ｄ変換される。

同様にして、ＡＤＣ４１Ｒの各チャネルでは、センサチップＧ４の後半分とセンサチップＧ５の前半分の画素信号が連結された信号、センサチップＧ５の後半分とセンサチップＧ６の前半分の画素信号が連結された信号、センサチップＧ６の後半分とセンサチップＧ１の前半分の画素信号が連結された信号がそれぞれＡ／Ｄ変換される。

そして、これらの信号がデータ並び替え部４２により並び替えられることにより、Ｇ色の信号処理を行うための経路では、センサチップＧ１の後半分の画素信号、センサチップＧ２の画素信号、センサチップＧ３の画素信号、センサチップＧ４の前半分の画素信号が連結された画像データが生成される。

なお、Ｒ色の信号処理を行うための経路では、センサチップＧ４の後半分の画素信号、センサチップＧ５の画素信号、センサチップＧ６の画素信号、センサチップＧ１の前半分の画素信号が連結された画像データが生成される。

そして、画素補間部４４が、これらの２つの画像データに対して画素補間を行うことにより、Ｇ色の信号処理を行うための経路では、Ｇ１後半の画素信号とＧ２の画素信号との間、Ｇ２の画素信号とＧ３の画素信号との間、Ｇ３の画素信号とＧ４の前半分の画素信号との間の画素補間が行われ、Ｒ色の信号処理を行うための経路では、Ｇ４後半の画素信号とＧ５の画素信号との間、Ｇ５の画素信号とＧ６の画素信号との間の画素補間が行われる。

このように本実施形態の画像読取装置では、アナログスイッチ１１〜１６、２１〜２３、５５Ｇ、５５Ｒおよびその周辺回路により、隣接するセンサチップ間の境界部を挟む両側の光電変換素子により得られた画素信号それぞれが同じ分割単位内に含まれるように、複数の光電変換素子の出力を複数の処理系統に分割する分割手段が構成される。

つまり、この分割手段は、後段の信号処理の際に画素補間処理が可能なように、６つのセンサチップ間の境界部を挟む両側の光電変換素子が少なくとも１画素分含まれるように、複数の光電変換素子の出力を２つの処理系統に分割する。

具体的には、本実施形態の画像読取装置では、この分割手段は、センサチップＧ１〜Ｇ６のそれぞれにおける複数の光電変換素子の出力を中央で２分割し、あるセンサチップの後半分の光電気変換素子と、隣接する次のセンサチップの前半分の光電変換素子とが同一の処理系統となるように複数の光電変換素子の出力を分割する。

そして、本実施形態の画像読取装置における信号処理部４０は、この分割手段により２つの処理系統に分割された画素信号毎にＡ／Ｄ変換等の各種信号処理を行う。つまり、信号処理部４０は、分割手段により分割された２つの処理系統の画像データ毎に信号処理を行う複数の処理手段により構成される。なお、信号処理部４０では、並び替え部４２以降については、ＢＧＲの各色毎の処理系統毎に各種信号処理が行われる。

この結果、図１２に示されるように、Ｇ色、Ｒ色という２系統に分割された信号処理経路のいずれかにおいて、センサチップＧ１〜Ｇ６間の全ての境界部を挟む両側の画素信号が含まれることとなる。

画素補間部４４は、複数の信号処理手段によりＡ／Ｄ変換、シェーディング補正、階調補正等の各種信号処理が行なわれた後の画像データに対して、センサチップＧ１〜Ｇ６の境界部に起因して発生する画素信号の欠落を画素補間する。具体的には、画素補間部４４は、分割手段により分割するように構成された後の画像データのうち、センサチップＧ１〜Ｇ６の境界部を挟む両側の光電変換素子により得られた画像データを用いて画素補間を行う。そのため、画素補間部４４は、センサチップＧ１〜Ｇ６間の全ての境界部に対する画素補間を行うこととなる。

つまり、本実施形態の画像読取装置では、読取モードがモノクロ読取モードに切り替えられ、Ｇ色の処理を行うＡＤＣ４１Ｇ、Ｒ色の処理を行うＡＤＣ４１Ｒという２つの処理系統に分割されて信号処理手段４０により各種信号処理される場合でも、画素補間部４４は、センサチップＧ１〜Ｇ６間の全ての境界部に対する画素補間を行うこととなる。

（第２の実施形態）
次に、本発明の第２の実施形態の画像読取装置について説明する。

本発明の第２の実施形態の画像読取装置は、上記で説明した一般的な画像読取装置において、イメージセンサユニット５０を、図１３に示すようなイメージセンサユニット５０ｂに置き替えた構成となっている。

本実施形態におけるイメージセンサユニット５０ｂは、図１３に示すように、アナログスイッチ３１〜３３と、ラインセンサ５４と、アナログスイッチ５５Ｂ、５５Ｇ、５５Ｒとから構成されている。図１３において、図３中の構成要素と同一の構成要素には同一の符号を付し、説明を省略するものとする。

アナログスイッチ３１、３３は、それぞれ、読取モードがモノクロ読取モードの場合、スタートパルスを、２番目と６番目のセンサチップの先頭部分に供給し、カラー読取モードの場合、１番目のセンサチップと２番目のセンサチップ、５番目のセンサチップと６番目のセンサチップとを接続する。

アナログスイッチ３２は、読取モードがモノクロ読取モードの場合、スタートパルスを４番目のセンサチップの中央部分に供給する。

このような構成となっていることにより、本実施形態の画像読取装置では、モノクロ読取モードの場合、アナログスイッチ３１〜３３、５５Ｇ、５５ＲがＢＷ側に切り替わることにより、図１４に示すような配線となる。

つまり、スターとパルスがセンサチップＧ１、Ｇ２、Ｇ３、Ｇ５、Ｇ６の先頭部分と、センサチップＧ４の中央部分に供給され、センサチップＧ３の最後尾は、隣接するセンサチップＧ４の先頭部分に接続されている。そして、センサチップＧ１、Ｇ２、Ｇ４、Ｇ５、Ｇ６では、各センサチップの最後尾に出力端子が設定され、さらに、センサチップＧ４では、中央部分にＢＬ３という出力端子が設定されている。

センサチップＧ１、Ｇ２の画素信号およびＢＬ３から出力される画素信号は、アナログスイッチ５５Ｇにより、ＡＤＣ４１Ｇの各入力チャネル（ｃｈ１〜ｃｈ３）に出力される。また、センタチップＧ４、Ｇ５、Ｇ６の画素信号は、アナログスイッチ５５Ｒにより、ＡＤＣ４１Ｒの各入力チャネル（ｃｈ１〜ｃｈ３）に出力される。

その結果、図１５に示すように、センサチップＧ１、Ｇ２の画素信号がＡＤＣ４１Ｇの第１、第２チャネルから出力され、センサチップＧ３の画素信号にセンサチップＧ４の前半分の光電変換素子により得られた画素信号とが連結された信号がＡＤＣ４１Ｇの第３チャネルから出力される。

また、センサチップＧ４の後半分の光電変換素子により得られた画素信号がＡＤＣ４１Ｒの第１チャネルから出力され、センサチップＧ５、Ｇ６の画素信号がＡＤＣ４１Ｒの第２、第３チャネルから出力される。

そして、これらの信号がデータ並び替え部４２により並び替えられることにより、Ｇ色の信号処理を行うための経路では、センサチップＧ１の画素信号、センサチップＧ２の画素信号、センサチップＧ３の画素信号、センサチップＧ４の前半分の画素信号が連結された画像データが生成される。

なお、Ｒ色の信号処理を行うための経路では、センサチップＧ４の後半分の画素信号、センサチップＧ５の画素信号、センサチップＧ６の画素信号が連結された画像データとなる。

そして、画素補間部４４が、これらの２つの画像データに対して画素補間を行うことにより、Ｇ色の信号処理を行うための経路では、Ｇ１の画素信号とＧ２の画素信号との間、Ｇ２の画素信号とＧ３の画素信号との間、Ｇ３の画素信号とＧ４の前半分の画素信号との間の画素補間が行われ、Ｒ色の信号処理を行うための経路では、Ｇ４後半の画素信号とＧ５の画素信号との間、Ｇ５の画素信号とＧ６の画素信号との間の画素補間が行われる。

本実施形態の画像読取装置では、光電変換素子を中央で２分割するチップセンサが４番目のチップセンサＧ４のみでよいため、アナログスイッチの数を、第１の実施形態の画像読取装置と比較して減らすことができ回路構成を簡素化することができる。

ただし、本実施形態の画像読取装置では、ライン出力（Ｇ）の画像データが長くなってしまう分、上記で説明した第１の実施形態の画像読取装置と比較して画像読取速度が少し遅くなる、しかし、本実施形態におけるモノクロ読取モードにおいても、カラー読取モードと比較すれば画像読取速度は十分速い。

（第３の実施形態）
次に、本発明の第３の実施形態の画像読取装置について説明する。

上記第１および第２の画像読取装置では、ラインセンサが１ライン６チップで構成され、Ａ／Ｄ変換器の入力がＢＧＲの各色においてそれぞれ３チャネル構成の場合であった。これに対して、本実施形態の画像読取装置は、ラインセンサが１ライン６チップで構成され、Ａ／Ｄ変換器の入力がＢＧＲの各色においてそれぞれ２チャネル構成の場合に本発明を適応したものである。

本発明の第３の実施形態の画像読取装置は、上記で説明した一般的な画像読取装置において、信号処理部４０を、図１６に示すような信号処理部４０ａに置き替え、イメージセンサユニット５０を、図１７に示すようなイメージセンサユニット５０ｃに置き替えた構成となっている。

本実施形態における信号処理部４０ａは、図１６に示すように、ＡＤＣ４５Ｂ、４５Ｇ、４５Ｒと、並び替え部４２と、シェーディング補正／階調補正部４３と、画素補間部４４とから構成されている。なお、図１６において、図２中の構成要素と同一の構成要素には同一の符号を付し、説明を省略するものとする。

ＡＤＣ４５Ｂ、４５Ｇ、４５Ｒは、それぞれＢ（ブルー）、Ｇ（グリーン）、Ｒ（レッド）の各色毎に設けられていて、２チャネル（ｃｈ１、ｃｈ２）の入力端子を備えるＡ／Ｄ変換器であり、イメージセンサユニット５０ｃからのアナログの画像データをデジタルの画像データに変換する。

また、本実施形態におけるイメージセンサユニット５０ｃは、図１７に示すように、アナログスイッチ７１〜７６、８１、８２と、ラインセンサ５４と、アナログスイッチ５６Ｂ、５６Ｇ、５６Ｒとから構成されている。図１７において、図３中の構成要素と同一の構成要素には同一の符号を付し、説明を省略するものとする。

アナログスイッチ７１〜７６は、画像読取装置の読取モードがモノクロ読取モードの場合、スタートパルスを、１〜６番目の全てのセンサチップの中央部分に入力する。そして、アナログスイッチ８１、８２は、モノクロ読取モードの場合、それぞれ、６番目のセンサチップと１番目のセンサチップとの間、３番目のセンサチップと４番目のセンサチップとの間を接続する。

このような構成となっていることにより、本実施形態の画像読取装置では、モノクロ読取モードの場合、アナログスイッチ７１〜７６、８１、８２、５６Ｂ、５６Ｇ、５６ＲがＢＷ側に切り替わることにより、図１８に示すような配線となる。

つまり、スタートパルスが、センサチップＧ１〜Ｇ６の中央部分に供給され、各センサチップＧ１〜Ｇ６の最後尾は、隣接するセンサチップの先頭部分に接続されている。そして、各センサチップＧ１〜Ｇ６の中央付近から取り出された画素信号は、アナログスイッチ５６Ｂ、５６Ｇ、５６Ｒにより、それぞれ、ＡＤＣ４５Ｂ、ＡＤＣ４５Ｇ、ＡＤＣ４５Ｒの各入力チャネルに出力される。

つまり、センサチップＧ１の後半分とセンサチップＧ２の前半分とが１つのブロック（ＢＬ１）として扱われ、センサチップＧ２の後半分とセンサチップＧ３の前半分とが１つのブロック（ＢＬ２）として扱われている。そして、以降同様にあるｎ番目のセンサチップの前半分と隣接するｎ＋１番目のセンサチップの後半分とが１つのブロックとして扱われている。

そして、第１、第２番目のブロックからの出力ＢＬ１、ＢＬ２は、ＡＤＣ４５Ｇの入力チャネル（ｃｈ１、ｃｈ２）に接続され、第３、第４番目のブロックからの出力ＢＬ３、ＢＬ４は、ＡＤＣ４５Ｒの入力チャネル（ｃｈ１、ｃｈ２）に接続され、第５、第６番目のブロックからの出力ＢＬ５、ＢＬ６は、ＡＤＣ４５Ｂの入力チャネル（ｃｈ１、ｃｈ２）に接続される。

この結果、図１９に示すように、センサチップＧ５の後半分の光電変換素子により得られた画素信号とセンサチップＧ６の前半分の光電変換素子により得られた画素信号とが連結された信号がＡＤＣ４５Ｂの第１チャネルから出力される。また、センサチップＧ６の後半分の光電変換素子により得られた画素信号とセンサチップＧ１の前半分の光電変換素子により得られた画素信号とが連結された信号がＡＤＣ４５Ｂの第２チャネルから出力される。

同様にして、センサチップＧ１の後半分の光電変換素子により得られた画素信号とセンサチップＧ２の前半分の光電変換素子により得られた画素信号とが連結された信号がＡＤＣ４５Ｇの第１チャネルから出力される。また、センサチップＧ２の後半分の光電変換素子により得られた画素信号とセンサチップＧ３の前半分の光電変換素子により得られた画素信号とが連結された信号がＡＤＣ４５Ｇの第２チャネルから出力される。

同様にして、センサチップＧ３の後半分の光電変換素子により得られた画素信号とセンサチップＧ４の前半分の光電変換素子により得られた画素信号とが連結された信号がＡＤＣ４５Ｒの第１チャネルから出力される。また、センサチップＧ４の後半分の光電変換素子により得られた画素信号とセンサチップＧ５の前半分の光電変換素子により得られた画素信号とが連結された信号がＡＤＣ４５Ｒの第２チャネルから出力される。

そして、これらの信号がデータ並び替え部４２により並び替えられることにより、Ｂ色の信号処理を行うための経路では、センサチップＧ５の後半分の画素信号、センサチップＧ６の画素信号、センサチップＧ１の前半分の画素信号が連結された画像データが生成される。

また、Ｇ色の信号処理を行うための経路では、センサチップＧ１の後半分の画素信号、センサチップＧ２の画素信号、センサチップＧ３の前半分の画素信号が連結された画像データが生成される。そして、Ｒ色の信号処理を行うための経路では、センサチップＧ３の後半分の画素信号、センサチップＧ４の画素信号、センサチップＧ５の前半分の画素信号が連結された画像データが生成される。

そして、画素補間部４４が、これらの３つの画像データに対して画素補間を行うことにより、Ｂ色の信号処理を行うための経路では、Ｇ５後半分の画素信号とＧ６の画素信号との間の画素補間が行われる。また、Ｇ色の信号処理を行うための経路では、Ｇ１後半の画素信号とＧ２の画素信号との間、Ｇ２の画素信号とＧ３の前半分の画素信号との間の画素補間が行われる。そして、Ｒ色の信号処理を行うための経路では、Ｇ３後半の画素信号とＧ４の画素信号との間、Ｇ４の画素信号とＧ５の前半分の画素信号との間の画素補間が行われる。

[変形例]
上記第１および第２の実施形態は、６つの撮像素子Ｇ１〜Ｇ６により撮像された画素信号の信号処理を行うための処理手段（ＡＤＣ４１Ｇ、４１Ｒ等）の処理系統の数が２つ、つまり撮像素子の数の３分の１の場合に本発明を適用したものである。また、上記第３の実施形態は、６つの撮像素子Ｇ１〜Ｇ６により撮像された画素信号の信号処理を行うための処理手段（ＡＤＣ４５Ｂ、４５Ｇ、４５Ｒ等）の処理系統の数が３つ、つまり撮像素子の数の２分の１の場合に本発明を適用した場合であった。しかし、本発明はこのような場合に限定されるものではなく、６つの撮像素子Ｇ１〜Ｇ６により撮像された画素信号の信号処理を行うための処理手段（ＡＤＣ４１Ｇ、４１Ｒ等）の処理系統の数が、撮像素子の数より少ない場合であれば同様に適用することができるものである。

また、上記実施形態では、画像読取装置に対して本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、画像読取装置と、この画像読取装置により読み取られた画像信号に基づいて画像を出力する画像出力装置を備えた、複写機等の画像形成装置に対しても同様に本発明を適用することができるものである。

画像読取装置の画像読み取り部分の概略構成図である。 図１中の信号処理部４０の構成を示すブロック図である。 図１中のイメージセンサユニット５０の構成を示す図である。 一般的な画像読取装置において、カラー読取モードの場合における、イメージセンサユニット５０内の配線の概要を説明するための図である。 一般的な画像読取装置において、カラー読取モードの場合に、信号処理部４０において処理される画像データを説明するための図である。 一般的な画像読取装置において、モノクロ読取モードの場合における、イメージセンサユニット５０内の配線の概要を説明するための図である。 一般的な画像読取装置において、モノクロ読取モードの場合に、信号処理部４０において処理される画像データを説明するための図である。 本発明の第１の実施形態の画像読取装置におけるイメージセンサユニット５０ａの構成を示す図である。 本発明の第１の実施形態の画像読取装置において、モノクロ読取モードの場合における、イメージセンサユニット５０ａ内の配線の概要を説明するための図である。 ラインセンサ５４を構成する各センサチップの構成を示す図である。 ラインセンサ５４を構成する各センサチップが中央を境として２分割されている様子を説明するための図である。 本発明の第１の実施形態の画像読取装置において、モノクロ読取モードの場合に、信号処理部４０において処理される画像データを説明するための図である。 本発明の第２の実施形態の画像読取装置におけるイメージセンサユニット５０ｂの構成を示す図である。 本発明の第２の実施形態の画像読取装置において、モノクロ読取モードの場合における、イメージセンサユニット５０ｂ内の配線の概要を説明するための図である。 本発明の第２の実施形態の画像読取装置において、モノクロ読取モードの場合に、信号処理部４０において処理される画像データを説明するための図である。 本発明の第３の実施形態の画像読取装置における信号処理部４０ａの構成を示す図である。 本発明の第３の実施形態の画像読取装置におけるイメージセンサユニット５０ｃの構成を示す図である。 本発明の第３の実施形態の画像読取装置において、モノクロ読取モードの場合における、イメージセンサユニット５０ｃ内の配線の概要を説明するための図である。 本発明の第３の実施形態の画像読取装置において、モノクロ読取モードの場合に、信号処理部４０ａにおいて処理される画像データを説明するための図である。

符号の説明

１０ 原稿
１１〜１６ アナログスイッチ
２１〜２３ アナログスイッチ
３０ ＬＥＤユニット
３１〜３３ アナログスイッチ
４０、４０ａ 信号処理部
４１Ｂ、４１Ｇ、４１Ｒ Ａ／Ｄ変換器（ＡＤＣ）
４２ 並び替え部
４３ シェーディング補正／階調補正部
４４ 画素補間部
４５Ｂ、４５Ｇ、４５Ｒ Ａ／Ｄ変換器（ＡＤＣ）
５０、５０ａ、５０ｂ、５０ｃ イメージセンサユニット
５１、５２、５３ アナログスイッチ
５４ ラインセンサ
５５Ｂ、５５Ｇ、５５Ｒ アナログスイッチ
５６Ｂ、５６Ｇ、５６Ｒ アナログスイッチ
６１ 光電変換素子
６２ シフトレジスタ
７１〜７６ アナログスイッチ
８１、８２ アナログスイッチ
Ｂ１〜Ｂ６ センサチップ（撮像素子）
Ｇ１〜Ｇ６ センサチップ（撮像素子）
Ｒ１〜Ｒ６ センサチップ（撮像素子）

Claims (6)

1. 原稿からの反射光を画素信号に変換する複数の光電変換手段と、前記複数の光電変換手段により得られた画素信号を順次転送する転送手段とから、それぞれ構成され、一方向に向けて配列された複数の撮像素子と、
   隣接する撮像素子間の境界部を挟む両側の光電変換手段により得られた画素信号それぞれが同じ分割単位内に含まれるように、前記複数の光電変換手段の出力を複数の処理系統に分割する分割手段と、
   前記分割手段により分割するように構成された後の画素信号のうち、前記境界部を挟む両側の光電変換手段により得られた画素信号を用いて画素補間する補間手段と、
   を有する画像読取装置。
2. 前記分割手段は、前記複数の撮像素子間の境界部を挟む両側の光電変換手段が少なくとも１画素分含まれるように、前記複数の光電変換手段の出力を分割する請求項１記載の画像読取装置。
3. 前記分割手段は、前記各撮像素子における複数の光電変換手段の出力を２分割し、ある撮像素子の後半分の光電気変換手段と、次の撮像素子の前半分の光電変換手段とが同一の処理系統に含まれるように前記複数の光電変換手段の出力を分割する請求項１記載の画像読取装置。
4. 前記複数の撮像素子は、赤、緑、青の各色毎にそれぞれ１列ずつ設けられた３列の撮像素子により構成され、
   前記３列の撮像素子を用いて赤、緑、青の各色の画像信号を読み取るカラー読取状態と、前記３列の撮像素子のいずれか１列を用いて画像信号を読み取る白黒読取状態とを切り替える切替手段と、
   前記切替手段により白黒読取状態に切り替えられている場合に、前記分割手段により分割された後の画素信号を各処理系統毎に処理する複数の処理手段とを有する請求項１から３のいずれか１項記載の画像読取装置。
5. 原稿からの反射光を画素信号に変換する複数の光電変換手段と、前記複数の光電変換手段により得られた画素信号を順次転送する転送手段とから、それぞれ構成され、一方向に向けて配列された複数の撮像素子と、
   隣接する撮像素子間の境界部を挟む両側の光電変換手段により得られた画素信号それぞれが同じ分割単位内に含まれるように、前記複数の光電変換手段の出力を複数の処理系統に分割する分割手段と、
   前記分割手段により分割するように構成された後の画素信号のうち、前記境界部を挟む両側の光電変換手段により得られた画素信号を用いて画素補間する補間手段と、
   前記補間手段により画素補間が行われた画像信号に基づいて画像を出力する出力手段と、
   を有する画像出力装置。
6. 原稿からの反射光を画素信号に変換する複数の光電変換手段と前記複数の光電変換手段により得られた画素信号を順次転送する転送手段とからそれぞれ構成され一方向に向けて配列された複数の撮像素子に対して、隣接する撮像素子間の境界部を挟む両側の光電変換手段により得られた画素信号それぞれが同じ分割単位内に含まれるように、前記複数の光電変換手段の出力を複数の処理系統に分割するステップと、
   分割するように構成された後の画素信号のうち、前記境界部を挟む両側の光電変換手段により得られた画素信号を用いて画素補間するステップとをコンピュータに実行させるためのプログラム。

Images