KR101142224B1

KR101142224B1 - Ｃｍｏｓ 이미지 센서

Info

Publication number: KR101142224B1
Application number: KR1020040069046A
Authority: KR
Inventors: 박애영; 배창민
Original assignee: 인텔렉츄얼 벤처스 투 엘엘씨
Priority date: 2004-08-31
Filing date: 2004-08-31
Publication date: 2012-05-07
Also published as: KR20060020244A

Abstract

본 발명은 동일 픽셀 데이터가 갖는 경로 차이로 인해 발생하는 옵셋 노이즈를 제거하여 이미지 품질을 향상시키기 위한 CMOS 이미지 센서를 제공하기 위한 것으로, 이를 위한 본 발명으로 제1 및 제2 아날로그데이터버스로 인가되는 동일 픽셀 데이터가 동일 데이터버스로만 전송되도록 스와핑하기 위한 제1 스와핑수단; 제1 스와핑수단의 제1 및 제2 출력라인 각각으로 전송되는 데이터를 증폭시키기 위한 제1 및 제2 아날로그신호처리부; 상기 제1 및 제2 아날로그신호 처리부의 출력신호를 교대로 하나의 라인을 통해 출력하기 위한 디멀티 플렉서; 상기 디멀티 플렉서의 출력신호를 디지털신호로 변환하여 출력하기 위한 아날로그디지털변환수단; 및 상기 아날로그디지털변환수단의 출력신호를 인가받아 상기 제1 스와핑수단에 의해 스와핑이 수행된 픽셀 데이터에 대해서만 재-스와핑을 수행하여 출력하는 제2 스와핑수단을 구비하는 CMOS 이미지 센서를 제공한다.

스와핑, 옵셋, 픽셀 데이터, 경로, 아날로그신호처리(ASP)

Description

ＣＭＯＳ 이미지 센서{CMOS IMAGE SENSOR}

도 1은 종래기술에 따른 CMOS 이미지센서의 구성도.

도 2는 도 1의 ASP부의 내부 회로도.

도 3은 본 발명의 일 실시예에 따른 ASP부의 내부 회로도.

도 4a 및 도 4b는 도 3의 제1 스와핑부의 동작을 구체화한 도면.

도 5는 도 3의 제2 스와핑부의 내부 회로도.

도 6은 도 4의 제2 스와핑부의 동작 파형도.

* 도면의 주요 부분에 대한 부호의 설명

112, 114 : 제1 및 제2 아날로그 데이터 버스

120 : 제1 스와핑부

140 : 디멀티플렉서

160 : 제2 스와핑부

본 발명은 CMOS(Complementary Metal Oxide Semiconductor) 이미지센서(Image sensor)에 관한 것으로, 더욱 상세하게는 경로 차이로 인한 옵셋을 제거하여 이미지 품질을 향상시키기 위한 CMOS 이미지센서에 관한 것이다.

잘 알려진 바와 같이, 이미지 센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체 소자로서, 이 중 전하결합소자(CCD; Charge Coupled Device)는 개개의 MOS 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, CMOS 이미지센서는 CMOS 집적 회로 제조 기술을 이용하여 픽셀 어레이를 구성하고 이를 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다. CMOS 이미지센서는 저전력 소비라는 큰 장점을 가지고 있기 때문에 휴대폰 등 개인 휴대용 시스템에 매우 유용하다.

도 1은 종래기술에 따른 CMOS 이미지센서의 구성도로서, 픽셀로부터 얻어진 이미지 데이터(아날로그 신호)가 처리되는 과정을 보여주는 구성도이다.

도 1를 참조하면, 종래기술에 따른 CMOS 이미지 센서는 R(Red), G(Green), B(Blue) 픽셀(Pixel)들이 로우(row) 방향으로 N개, 컬럼(column) 방향으로 M개(N,M은 정수)로 매트릭스 배치되어 픽셀어레이(10)를 구성하고 있으며, 각 컬럼별로 하나씩의 CDS(Correlated Double Sampling)로 구성된 CDS부(20)가 픽셀어레이부(10)의 하단측에 배치된다. 픽셀어레이부(10) 우측방에는 CDS부(20)로 부터 출력된 아날로그 신호를 처리하기 위한 ASP부(Analog Signal Processor)(30)가 배치된다.

아울러, CDS부(20)에서 출력된 신호는 아날로그 데이터 버스를 통해 ASP부 (30)로 전달되는 바, 아날로그 데이터 버스는 제1 아날로그데이터버스(52)와 제2 아날로그데이터버스(54)로 구성된다.

그리고, CDS부(20)의 각 CDS의 출력은 컬럼드라이버(40)에서 생성된 선택신호(CS0, CS1, CS2....)에 제어받는 선택부(60)에 의해서 제1 또는 제2 아날로그데이터버스(52, 54)에 실린다. 선택부(60)는 CDS 출력단과 아날로그 데이터 버스를 연결하는 통상의 스위치로 구성된다.

참고적으로, CDS는 각 픽셀에서 리셋 신호(Reset signal) 및 데이터 신호(Data signal)를 각각 샘플링하여 아날로그 데이터 버스에 실어주고, ASP부(60)에서 리셋신호와 데이터신호의 차이값을 구한 다음 증폭하는 기능을 한다. 따라서, 실질적인 피사체의 이미지에 대한 순수한 픽셀 데이터를 얻도록 한다.

도 2는 도 1의 ASP부(30)의 내부 회로도이다.

도 2를 참조하면, ASP부(30)는 제1 및 제2 아날로그 데이터 버스(52, 54)로 인가되는 데이터를 각각 증폭하기 위한 ASP-A 및 ASP-B(32, 34)와, ASP-A 및 ASP-B(32, 34)의 픽셀 데이터를 교대로 하나의 라인으로 출력시키기 위한 디멀티플렉서(36)와, 디멀티플렉서(36)의 출력신호를 디지털신호로 변환하여 출력하기 위한 ADC부(38)를 구비한다.

다음에서는 도 1 및 도 2를 참조하여, 종래기술에 따른 CMOS 이미지 센서의 동작을 간략히 살펴보도록 한다.

먼저, CMOS 이미지 센서는 픽셀의 데이터를 읽을 때, 픽셀어레이부(10)의 어느 한 로오(row)의 픽셀들은 동시(동일 클럭)에 한꺼번에 CDS부(20)의 각 CDS로 전 달된다. 이어, CDS부(20)의 출력은 컬럼드라이버(40)에 제어받아 선택부(60)에 의해 제1 및 제2 아날로그 데이터 버스(52, 54)에 인가되어 순차적으로 ASP부(30)로 전달된다.

한편, 첫번째 및 두번째 로우에 위치하는 픽셀의 데이터가 제1 및 제2 아날로그 데이터 버스(52, 54)에 실리는 순서를 생각해 보면, 하기 표 1과 같다.

	첫번째 로우				두번째 로우
제1 아날로그 데이터 버스	B₁₁	B₁₃	B₁₅	…	G₂₁	G₂₃	G₂₅	…
제2 아날로그 데이터 버스	G₁₂	G₁₄	G₁₆	…	R₂₂	R₂₄	R₂₆	…

이어, 제1 및 제2 아날로그 데이터 버스(52 및 54)의 데이터는 디멀티 플렉서(36)에 의해 교대로 선택되어 출력되고, ADC부(38)에 의해 이는 디지털신호(OUT)로 변환되어 출력된다.

한편, 상기 표 1을 살펴보면, CDS부(20)에 의해 일시에 샘플링된 동일 로우에 위치하는 픽셀 데이터는 중 홀수번째 컬럼의 픽셀 데이터는 선택부(60)에 의해 제1 아날로그 데이터버스(52)에 인가되며, 짝수번째 컬럼의 픽셀 데이터는 제2 아날로그 데이터 버스(54)에 인가되는 것을 알 수 있다.

그런데, 동일 G 픽셀 데이터라도 위치하는 컬럼에 따라 제1 아날로그 데이터 버스(52)를 통해 A 경로(A-Path)를 지나거나, 제2 아날로그 데이터 버스(54)를 통해 B 경로(B-Path)를 지나게된다. R, B 픽셀 데이터도 위치하는 컬럼에 따라 A 또는 B 경로(A-Path, B-Path)를 지나게 된다. 이와같이 동일 데이터 임에도 불구하고 다른 경로로 거치게 되어 옵셋 노이즈를 갖게된다.

이와같은 경로의 차이로 인해 옵셋이 발생하면, 실제 이미지 상에 옵셋 노이즈가 나타나게 되어 이미지의 품질을 떨어뜨린다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 동일 픽셀 데이터가 갖는 경로 차이로 인해 발생하는 옵셋 노이즈를 제거하여 이미지 품질을 향상시키기 위한 CMOS 이미지 센서를 제공하는데 그 목적이 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 CMOS 이미지 센서는 제1 및 제2 아날로그데이터버스로 인가되는 동일 픽셀 데이터가 동일 데이터버스로만 전송되도록 스와핑하기 위한 제1 스와핑수단; 제1 스와핑수단의 제1 및 제2 출력라인 각각으로 전송되는 데이터를 증폭시키기 위한 제1 및 제2 아날로그신호처리부; 상기 제1 및 제2 아날로그신호 처리부의 출력신호를 교대로 하나의 라인을 통해 출력하기 위한 디멀티 플렉서; 상기 디멀티 플렉서의 출력신호를 디지털신호로 변환하여 출력하기 위한 아날로그디지털변환수단; 및 상기 아날로그디지털변환수단의 출력신호를 인가받아 상기 제1 스와핑수단에 의해 스와핑이 수행된 픽셀 데이터에 대해서만 재-스와핑을 수행하여 출력하는 제2 스와핑수단을 구비한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 3은 본 발명의 일 실시예에 따른 ASP부의 내부 회로도이다

도 3을 참조하면, 본 발명의 일 실시예에 따른 ASP부는 제1 및 제2 아날로그 데이터 버스(112, 114)로 전달되는 픽셀 데이터 중 G 픽셀데이터가 동일한 경로를 지나도록 스와핑하기 위한 제1 스와핑부(120)와, 제1 스와핑부(120)의 두 출력신호를 각각 증폭하여 이를 A 경로(A-Path)와 B 경로(B-Path)로 출력하기 위한 ASP-A 및 ASP-B(132, 134)와, 하나의 라인을 통해 A 및 B 경로(A-Path, B-Path)의 픽셀 데이터를 교대로 출력시키기 위한 디멀티플렉서(140)와, 디멀티플렉서(140)의 출력신호를 디지털신호로 변환시키기 위한 ADC부(150)와, ADC부(150)의 출력신호를 재 스와핑하여 픽셀어레이의 순서대로 픽셀 데이터가 정렬되어 출력되도록 하기 위한 제2 스와핑부(160)를 구비한다.

다음에서는 본 발명의 일 실시예에 따른 ASP부를 구비하는 CMOS 이미지 센서의 동작을 살펴보도록 한다.

먼저, 도 4a는 제1 스와핑부(120)가 제1 및 제2 아날로그 데이터 버스(112, 114)를 통해 인가되는 첫번째 로우의 픽셀 데이터를 패스시키는 경우를 도시한 도면이다.

CDS부가 첫번째 로우에 위치하는 픽셀 데이터 "B₁₁, G₁₂, B₁₃, G ₁₄, B₁₅, G₁₆, … "를 샘플링하여 저장한 뒤, 선택부(도면에 도시되지 않음)가 컬럼의 홀수번째에 위치하는 픽셀 데이터 "B₁₁, B₁₃, B₁₅, … "는 제1 아날로그 데이터버스(112)로 인가시키고, 컬럼의 짝수번째에 위치하는 픽셀 데이터 "G₁₂, G₁₄, G₁₆, … "는 제2 아날로그 데이터버스(114)로 인가시킨다. 이어, 제1 스와핑부(120)가 제1 및 제2 아날로그 데이터버스(112, 114)의 픽셀 데이터를 패스시키면, 이는 각 버스의 해당 ASP-A 및 ASP-B(132, 134)를 통해 A 및 B 경로(A-Path, B-Path)로 전달된다. 따라서, 첫번째 로우의 B 픽셀 데이터 "B₁₁, B₁₃, B₁₅, … "는 A 경로(A-Path)를 거치며, G 픽셀 데이터 "G₁₂, G₁₄, G₁₆, … "는 B 경로(B-Path)를 거치게 된다. 이를 순서대로 정리한 것이 하기 표 2의 첫번째 로우에 해당하는 컬럼이다.

	첫번째 로우				두번째 로우
경로 A	B₁₁	B₁₃	B₁₅	…	R₂₂	R₂₄	R₂₆	…
경로 B	G₁₂	G₁₄	G₁₆	…	G₂₁	G₂₃	G₂₅	…

또한, 도 4b는 제1 스와핑부(120)가 제1 및 제2 아날로그 데이터 버스(112, 114)의 픽셀 데이터를 스와핑하여 출력하는 것을 도시한 도면이다.

도면에 도시된 바와같이, 제1 아날로그 데이터 버스(112)에 인가된 G 픽셀 데이터 "G₂₁, G₂₃, G₂₅, … "와, 제2 아날로그 데이터 버스(114)에 인가된 R 픽셀 데이터 "R₂₂, R₂₄, R₂₆, … "는 제1 스와핑부(120)의 스와핑 동작에 의해 서로 교차되어 출력된다. 이어, 제1 스와핑부(120)의 각 출력신호는 해당 ASP-A 및 ASP-B(132, 134)를 통해 각각 A 및 B 경로(A-Path, B-Path)를 거치게 된다. 이를 정리한 것이 상기 표 2의 두번째 로우의 컬럼에 해당하는 것으로, R 픽셀데이터 "R₂₂, R₂₄, R₂₆, … "는 A 경로(A-Path)를, G 픽셀 데이터 "G₂₁, G₂₃, G₂₅, … "는 B 경로(B-Path)를 거치는 것을 알 수 있다.

이와같이 전술한 본 발명의 ASP부는 제1 스와핑부를 구비하여, 홀수번째 위치하는 로우의 픽셀 데이터는 패스시키고 짝수번째 위치하는 로우의 픽셀 데이터는 스와핑시키므로써, R 및 G 픽셀 데이터는 A 경로를, G 픽셀 데이터는 A 경로를 거치도록 한다.

그러므로, 전술한 본 발명에 따른 CMOS 이미지 센서는 제1 스와핑부를 구비하여 동일 픽셀 데이터가 동일 경로를 통해 전송되도록 하므로서, 종래와 같이 동일 픽셀 데이터가 다른 경로를 거치므로 인해 발생하는 옵셋을 제거할 수 있다

이어, 디멀티플렉서(140)는 A 및 B 경로(A-Path, B-Path)의 픽셀 데이터를 교대로 하나의 라인을 통해 출력시키는데, 이를 정리한 것이 하기 표 3이다.

첫번째 로우

두번째 로우

디멀티플렉서

B₁₁

G₁₂

B₁₃

G₁₄

B₁₅

G₁₆

…

R₂₂

G₂₁

R₂₄

G₂₃

R₂₆

G₂₅

…

한편, 상기 표 3을 참조하면, 두번째 로우에 위치하는 픽셀 데이터는 "R₂₂, G₂₁, R₂₄, G₂₃, R₂₆, G₂₅, … "의 순서를 가져, 매트릭스 내 픽셀 어레이의 순서와는 다르게 R 픽셀 데이터가 G 픽셀 데이터 보다 먼저 출력되는 것을 알 수 있다.

이는 G 픽셀 데이터가 동일한 경로를 통해 전달되도록 하기 위해, 제1 스와 핑부(120)를 통해 스와핑을 수행하였기 때문으로, 이후 픽셀 어레이 순서대로 픽셀 데이터를 출력하기 위한 재 스와핑 과정이 필요하다.

한편, ADC부(150)에 의해서 디멀티 플렉서(140)의 출력신호가 디지털신호로 변환되어 출력된다. 참고적으로, ADC부(150)는 인가되는 데이터의 순서대로 이를 변환하여 출력시키므로, 디멀티플렉서(140)의 출력순서가 유지된다.

이어, 제2 스와핑부(160)는 ADC부(150)의 출력신호 중 제1 스와핑부(120)에 의해 스와핑이 수행된 픽셀 데이터만을 재 스와핑하여, 픽셀 어레이 순서대로 정렬하여 픽셀 데이터를 출력한다.

즉, 제2 스와핑부(160)는 제1 스와핑부(120)에 의해 스와핑 동작이 수행되지 않은 첫번째 로우에 위치하는 픽셀 데이터는 그대로 패싱하여 출력하며, 제1 스와핑부(120)에 의해 스와핑된 두번째 로우에 위치하는 픽셀 데이터 중 홀수번째 컬럼의 픽셀 데이터와 짝수번째 컬럼의 픽셀 데이터 순서를 바꿔 출력하게 된다.

예로서 살펴보면, 제2 스와핑부(160)는 제2번째 컬럼의 R₂₂ 픽셀 데이터를 홀딩하고 제1번째 G₂₁ 픽셀 데이터를 출력한 뒤, 홀딩된 제2번째 R₂₂ 픽셀 데이터를 출력한다. 이와같은 방법으로 재 스와핑되어 출력되는 픽셀 데이터는 하기 표 4와 같은 순서를 갖고 출력된다.

첫번째 로우

두번째 로우

제2 스와핑부

B₁₁

G₁₂

B₁₃

G₁₄

B₁₅

G₁₆

…

G₂₁

R₂₂

G₂₃

R₂₄

G₂₅

R₂₆

…

상기 표 4에 도시된 바와같이, 본 발명에 따른 ASP부는 제2 스와핑부(160)를 구비하여 제1 스와핑부(120)에 의해 틀어진 픽셀 데이터의 순서를 재정렬하므로서, 원래의 픽셀 이미지를 복원한다.

한편, 다음에서는 전술한 제2 스와핑부(160)의 구체적 구현 예를 살펴보도록 한다.

도 5는 도 3의 제2 스와핑부(160)의 내부 회로도이다.

도 5를 참조하면, 제2 스와핑부(160)는 입력신호를 클럭에 동기시켜 출력하기 위한 제1 플립플롭(151)과, 제1 플립플롭(151)의 출력신호를 클럭에 동기시켜 출력하기 위한 제2 플립플롭(152)과, 스와핑신호(swp_ctr)에 응답하여 지연클럭(clk_dly_f1)과 스와핑클럭(clk_swap_f1) 중 어느 하나를 선택하여 제1 플립플롭(151)의 클럭으로 제공하기 위한 제1 디멀티플렉서(154)와, 스와핑신호(swp_ctr)에 응답하여 지연클럭(clk_dly_f2)과 스와핑클럭(clk_swap_f2) 중 어느 하나를 선택하여 제2 플립플롭(152)의 클럭으로 제공하기 위한 제2 디멀티플렉서(155)와, 스와핑신호(swp_ctr)와 패스신호(ps_ctr)를 인가받아 제어신호(ctr)를 생성하기 위한 제어신호 생성부(156)와, 제어신호(ctr)에 응답하여 제2 플립플롭(152)의 출력신호, 또는 입력신호 중 어느 하나를 선택하여 출력하기 위한 제3 디멀티플렉서(153)를 구비한다.

그리고 제어신호 생성부(156)는 스와핑신호(swp_ctr)와 패스신호(ps_ctr)를 입력으로 갖는 앤드게이트로 구현된다.

도 6은 도 4의 제2 스와핑부(150)의 동작 파형도로서, 이를 참조하여 제2 스와핑부(150)의 동작을 살펴보도록 한다.

도면에 도시된 바와같이, 제2 스와핑부(150)에 인가되는 신호는 "A, B, C, D, E, F, G, H, I"이다.

'α' 경우는 제2 스와핑부(150)가 입력신호를 패스하여 출력하는 경우로서, 제1 및 제2 디멀티플렉서(154, 155)는 각각 지연클럭 clk_dly_f1 및 clk_dly_f2을 선택하여, 제1 및 제2 플립플롭(151, 152)에 인가한다. 각 제1 및 제2 플립플롭(151, 152)은 해당 지연클럭 clk_dly_f1 및 clk_dly_f2에 응답하여 출력신호 ff1_dly, ff2_dly를 출력한다. 이어, 제3 디멀티플렉서(153)는 제어신호(ctr)에 응답하여 제2 플립플롭(152)의 출력신호가 패스되도록 하므로서, 인가된 순서와 동일한 순서로 출력신호(OUT)가 출력되도록 한다.

'β' 경우는 제2 스와핑부(150)가 홀수번째 인가된 신호와 짝수번째 인가되는 신호의 순서를 바꿔서 출력하는 경우로서, 출력신호는 "B, A, D, C, F, E, H, G"과 같은 순서로 출력된다.

먼저, 제1 및 제2 디멀티플렉서(154, 155)는 스와핑클럭 clk_swap_f1 및 clk_swap_f2를 선택하여 해당 플립플롭에 인가하면, 제1 플립플롭(151)은 입력신호인 "A"를 클럭에 동기시켜 입력받아 출력시키고, 제2 플립플롭(152)은 제1 플립플롭(151)의 출력신호 "A"를 클럭에 동기시켜 입력받아 출력한다. 제2 플립플롭 (152)이 제1 플롭플롭(151)의 출력신호를 홀딩하는 동안 현재 인가되는 입력신호는 "B" 이다.

이어, 패스신호(ps_ctr)가 토글링(toggling)하므로, 제어신호 생성부(156)는 제어신호(ctr)를 토글링 시킨다. 따라서, 패스신호(ps_ctr)의 활성화된 구간에서는 제어신호(ctr)가 현재 입력신호인 "B"를 출력시키고, 패스신호(ps_ctr)가 비활성화된 구간에서는 제어신호(ctr)가 제2 플립플롭(152)의 홀딩신호인 "A"를 출력한다.

즉, 홀수번째 인가되는 신호는 플립플롭을 통해 홀딩시키고, 짝수번째 신호가 인가되면 이를 바로 출력시킨 이후에, 홀딩된 홀수번째 신호를 출력시킨다.

그러므로, 전술한 제2 스와핑부(150)는 인가된 신호의 홀수번째와 짝수번째의 순서를 바꿔 출력하므로, 전술한 바와같이 "B, A, D, C, F, E, H, G" 순서대로 출력신호가 출력된다.

그러므로, 전술한 본 발명에 따른 CMOS 이미지 센서는 동일 픽셀이 거치는 경로의 차이로 인해 발생하는 옵셋을 제거하기 위해 제1 스와핑부를 구비하여, 동일 픽셀 데이터에 대해서는 동일 경로를 거치도록 스와핑을 수행한다. 또한, 이와같은 스와핑으로 인해 ADC의 출력신호가 픽셀 어레이와 같지 않으므로, 이를 위해 제2 스와핑부를 더 구비하여 재 스와핑을 수행하므로써, 픽셀 어레이의 순서와 동일한 순서로 픽셀 데이터가 출력되도록 한다.

이와같이, 본 발명에 따른 CMOS 이미지 센서는 경로의 차이로 인해 발생하던 옵셋 노이즈를 제거할 수 있어, 이미지 품질을 향상시킨다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 동일 픽셀 데이터가 다른 경로를 거치므로 발생하는 옵셋 노이즈를 스와핑을 통해 제거하므로써, 이미지 품질을 향상시킨다. 또한, 스와핑으로 인해 픽셀 데이터의 순서가 틀어지므로, 이를 최종 출력하는 단계에서 재 스와핑하여 원래 픽셀 이미지를 복원한다.

Claims

CMOS 이미지 센서로서,

제1 및 제2 아날로그 데이터 버스로 인가되는 동일 픽셀 데이터가 동일 데이터 버스로만 전송되도록 스와핑하기 위한 제1 스와핑수단;

제1 스와핑수단의 제1 및 제2 출력 라인 각각으로 전송되는 데이터를 증폭시키기 위한 제1 및 제2 아날로그 신호 처리부;

상기 제1 및 제2 아날로그 신호 처리부의 출력 신호를 교대로 하나의 라인을 통해 출력하기 위한 디멀티플렉서;

상기 디멀티플렉서의 출력 신호를 디지털 신호로 변환하여 출력하기 위한 아날로그 디지털 변환수단; 및

상기 아날로그 디지털 변환수단의 출력 신호를 인가받아 상기 제1 스와핑수단에 의해 스와핑이 수행된 픽셀 데이터에 대해서만 재-스와핑을 수행하여 출력하는 제2 스와핑수단

을 포함하는 CMOS 이미지 센서.
제1항에 있어서,

상기 제1 스와핑수단은,

G 픽셀 데이터가 상기 제1 아날로그 데이터 버스로만 전송되도록 스와핑하는, CMOS 이미지 센서.
제2항에 있어서,

상기 제2 스와핑수단은,

입력 신호를 클럭에 동기화시켜 출력하기 위한 제1 플립플롭;

상기 제1 플립플롭의 출력 신호를 클럭에 동기화시켜 출력하기 위한 제2 플립플롭;

스와핑신호에 응답하여 지연 클럭과 스와핑 클럭 중 어느 하나를 선택하여 상기 제1 플립플롭의 클럭으로 제공하기 위한 제1 디멀티플렉서;

상기 스와핑 신호에 응답하여 상기 지연 클럭과 상기 스와핑 클럭 중 어느 하나를 선택하여 상기 제2 플립플롭의 클럭으로 제공하기 위한 제2 디멀티플렉서;

상기 스와핑 신호와 패스 신호를 인가받아 제어 신호를 생성하기 위한 제어신호 생성부;

상기 제어 신호에 응답하여 상기 제2 플립플롭의 출력 신호, 또는 상기 입력 신호 중 어느 하나를 선택하여 출력하기 위한 제3 디멀티플렉서

를 포함하는, CMOS 이미지센서.
제1항 또는 제3항 중 어느 한 항에 있어서,

R(Red), G(Green), B(Blue) 픽셀들이 로우 방향으로 N개, 컬럼 방향으로 M개(N,M은 정수)로 매트릭스 배치된 픽셀 어레이부;

상기 픽셀 어레이부의 하단측에 배치되며, 상기 컬럼별로 하나씩의 CDS(Correlated Double Sampling)로 구성된 CDS부;

선택 신호를 생성하기 위한 컬럼 드라이버; 및

상기 선택 신호에 응답하여 상기 CDS의 출력신호를 상기 제1 또는 제2 아날로그 데이터 버스에 인가하기 위한 선택부

를 더 포함하는, CMOS 이미지 센서.
CMOS 이미지 센서로서,

다수의 제1 및 제2 픽셀들을 포함하는 픽셀 어레이;

각각이, 상기 제1 픽셀들로부터 생성된 제1 픽셀 데이터 및 상기 제2 픽셀들로부터 생성된 제2 픽셀 데이터를 전송하도록 구성된 제1 아날로그 데이터 버스 및 제2 아날로그 데이터 버스;

각각이, 순수한(pure) 픽셀 데이터를 얻기 위해 입력 픽셀 데이터를 증폭시키도록 구성된 제1 아날로그 신호 처리부(processor) 및 제2 아날로그 신호 처리부;

상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터를 스와핑하도록 구성된 스와핑부 ? 상기 스와핑부에 의해 스와핑되는 상기 제 1 픽셀 데이터 및 상기 제2 픽셀 데이터는 상기 제1 및 제2 아날로그 신호 처리부로 전달됨 ?;

상기 픽셀 어레이에서 각각 상기 제1 및 제2 픽셀들로부터 생성되는 픽셀 데이터를 샘플링 및 출력하도록 구성된 CDS(correlated double-sampling)부;

컬럼 선택 신호를 생성하도록 구성된 컬럼 드라이버;

상기 컬럼 선택 신호에 응답하여 상기 제1 아날로그 데이터 버스 및 상기 제2 아날로그 데이터 버스로 상기 CDS부의 출력 신호들을 전송하도록 구성된 하나의 선택부 ?상기 하나의 선택부는 상기 제1 및 제2 픽셀들로부터 생성되는 모든 픽셀 데이터를 전송하도록 추가로 구성됨?; 및

제 1 컬럼에 배치되는 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터를 규칙적인 시퀀스로 출력하고, 제 2 컬럼에 배치되는 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터를 상반되는 시퀀스로 출력하도록 구성된 디멀티플렉서

를 포함하는, CMOS 이미지 센서.
제 5 항에 있어서,

상기 스와핑부는,

상기 제1 픽셀 데이터가 상기 제2 아날로그 데이터 버스에 의해 전송되는 경우, 상기 제1 아날로그 데이터 버스 및 상기 제2 아날로그 데이터 버스에 의해 전송되는 픽셀 데이터를 패스시키고,

상기 제1 픽셀 데이터가 상기 제1 아날로그 데이터 버스에 의해 전송되는 경우, 상기 제1 아날로그 데이터 버스 및 상기 제2 아날로그 데이터 버스에 의해 전송되는 픽셀 데이터를 스와핑하도록,

추가로 구성되는, CMOS 이미지 센서.
제 5 항에 있어서,

상기 제1 픽셀들 각각은 광의 그린(G) 특성을 감지하도록 구성되며 상기 제2 픽셀들은 광의 레드(R) 및 블루(B) 특성들을 감지하도록 구성되는, CMOS 이미지 센서.
제 5 항에 있어서,

상기 제1 픽셀들 각각은 광에 대한 광도(brightness), 휘도(luminance) 또는 채도(chroma) 특성들 중 적어도 하나를 감지하도록 구성되며, 상기 제2 픽셀들 각각은 광의 광도, 휘도 또는 채도 특성들 중 다른 적어도 하나를 감지하도록 구성되는, CMOS 이미지 센서.
제 5 항에 있어서,

상기 디멀티플렉서는 상기 제1 아날로그 신호 처리부 및 상기 제2 아날로그 신호 처리부의 출력 데이터를 단지 하나의 출력 라인으로만 출력하도록 구성되며, 상기 CMOS 이미지 센서는 상기 디멀티플렉서의 상기 출력 데이터를 디지털 신호들로 변환하도록 구성된 아날로그-대-디지털 변환기부를 더 포함하고,

상기 디멀티플렉서는 입력 스와핑 제어 신호에 응답하여 상기 스와핑부에 의해 스와핑되는 상기 픽셀 데이터의 시퀀스를 원래의(original) 이미지 시퀀스대로 만들도록 추가로 구성되는, CMOS 이미지 센서.
제 5 항에 있어서,

상기 디멀티플렉서는 상기 제1 아날로그 신호 처리부 및 상기 제2 아날로그 신호 처리부의 출력 데이터를 단지 하나의 출력 라인으로만 출력하도록 구성되며,

상기 CMOS 이미지 센서는 상기 디멀티플렉서의 상기 출력 데이터를 디지털 신호들로 변환하도록 구성된 아날로그-대-디지털 변환기부 및 상기 스와핑부에 의해 스와핑되는 상기 픽셀 데이터에 해당하는 상기 아날로그-대-디지털 변환부의 상기 출력 신호들을 재-스와핑하도록 구성되는 재-스와핑부를 더 포함하는, CMOS 이미지 센서.
제 10 항에 있어서,

상기 재-스와핑부는,

클록과 동기화되는 입력 신호들을 출력하도록 구성된 제1 플립-플롭;

또 다른 클록과 동기화되는 상기 제1 플립-플롭의 출력 신호들을 출력하도록 구성된 제2 플립-플롭;

스와핑 제어 신호에 응답하여 제1 지연 클록과 제1 스와핑 클록 사이에서, 클록을 선택하여 상기 제1 플립-플롭에 대해 선택된 클록을 제공하도록 구성되는 제1 디멀티플렉서;

상기 스와핑 제어 신호에 응답하여 제2 지연 클록과 제2 스와핑 클록 사이에서, 클록을 선택하여 상기 제2 플립-플롭에 대해 선택된 다른 클록을 제공하도록 구성되는 제2 디멀티플렉서;

상기 스와핑 제어 신호로부터의 제어 신호 및 패스 제어 신호를 생성하도록 구성된 제어 신호-생성부; 및

상기 제어 신호에 응답하여 상기 제2 플립-플롭의 상기 입력 신호들과 상기 출력 신호들 사이에서, 신호를 선택하여 상기 선택된 신호를 출력하도록 구성되는 제3 디멀티플렉서

를 더 포함하는, CMOS 이미지 센서.
이미지 데이터를 전기 신호들로 변환하기 위한 장치로서,

제1 및 제2 픽셀들을 포함하는 픽셀 어레이;

각각이, 상기 제1 픽셀로부터 생성된 제1 픽셀 데이터 및 상기 제2 픽셀로부터 생성된 제2 픽셀 데이터 전송하도록 구성된 제1 아날로그 데이터 버스 및 제2 아날로그 데이터 버스;

제1 아날로그 신호 처리부 및 제2 아날로그 신호 처리부;

상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터를 스와핑하도록 구성된 스와핑부 ;

상기 픽셀 어레이에서 상기 제1 및 제2 픽셀들로부터 생성되는 픽셀 데이터를 샘플링 및 출력하도록 구성된 CDS(correlated double-sampling)부;

상기 제1 아날로그 데이터 버스 및 상기 제2 아날로그 데이터 버스로 상기 CDS부의 출력 신호들을 전송하도록 구성된 하나의 선택부 ?상기 하나의 선택부는 상기 제1 및 제2 픽셀들로부터 생성되는 모든 픽셀 데이터를 전송하도록 추가로 구성됨?; 및

제 1 컬럼에 배치되는 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터를 규칙적인 시퀀스로 출력하고, 제 2 컬럼에 배치되는 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터를 상반되는 시퀀스로 출력하도록 구성된 디멀티플렉서

를 포함하는, 이미지 데이터를 전기 신호들로 변환하기 위한 장치.
제 12 항에 있어서,

상기 디멀티플렉서는 상기 제1 아날로그 신호 처리부 및 상기 제2 아날로그 신호 처리부의 출력 데이터를 단지 하나의 출력 라인으로만 출력하도록 구성되며, 상기 디멀티플렉서의 상기 출력 데이터를 디지털 신호들로 변환하도록 구성된 아날로그-대-디지털 변환기부를 더 포함하고,

상기 디멀티플렉서는 입력 스와핑 제어 신호에 응답하여 상기 스와핑부에 의해 스와핑되는 상기 픽셀 데이터의 시퀀스를 원래의(original) 이미지 시퀀스대로 만들도록 추가로 구성되는, 이미지 데이터를 전기 신호들로 변환하기 위한 장치.
제 12 항에 있어서,

상기 디멀티플렉서는 상기 제1 아날로그 신호 처리부 및 상기 제2 아날로그 신호 처리부의 출력 데이터를 단지 하나의 출력 라인으로만 출력하도록 구성되며,

상기 디멀티플렉서의 상기 출력 데이터를 디지털 신호들로 변환하도록 구성된 아날로그-대-디지털 변환기부 및 상기 스와핑부에 의해 스와핑되는 상기 픽셀 데이터에 해당하는 상기 아날로그-대-디지털 변환부의 상기 출력 신호들을 재-스와핑하도록 구성되는 재-스와핑부를 더 포함하는, 이미지 데이터를 전기 신호들로 변환하기 위한 장치.
제 14 항에 있어서,

상기 재-스와핑부는,

클록과 동기화되는 입력 신호들을 출력하도록 구성된 제1 플립-플롭;

또 다른 클록과 동기화되는 상기 제1 플립-플롭의 상기 출력 신호들을 출력하도록 구성된 제2 플립-플롭;

스와핑 제어 신호에 응답하여 제1 지연 클록과 제1 스와핑 클록 사이에서, 클록을 선택하여 상기 제1 플립-플롭에 대해 선택된 클록을 제공하도록 구성되는 제1 디멀티플렉서;

상기 스와핑 제어 신호에 응답하여 제2 지연 클록과 제2 스와핑 클록 사이에서, 클록을 선택하여 상기 제2 플립-플롭에 대해 선택된 다른 클록을 제공하도록 구성되는 제2 디멀티플렉서;

상기 스와핑 제어 신호로부터의 제어 신호 및 패스 제어 신호를 생성하도록 구성된 제어 신호-생성부; 및

상기 제어 신호에 응답하여 상기 제2 플립-플롭의 상기 입력 신호들과 상기 출력 신호들 사이에서, 신호를 선택하여 상기 선택된 신호를 출력하도록 구성되는 제3 디멀티플렉서

를 더 포함하는, 이미지 데이터를 전기 신호들로 변환하기 위한 장치.
이미지 데이터를 전기 신호들로 변환하는 장치에서 픽셀 데이터를 처리하기 위한 방법으로서,

상기 장치는 다수의 제1 및 제2 픽셀들을 포함하며, 상기 방법은,

제1 픽셀 데이터 및 제2 픽셀 데이터를 포함하는 픽셀 데이터를 수신하는 단계?상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터는 상기 장치의 제1 및 제2 픽셀들 각각에 대응됨?;

하나의 컬럼 선택부를 통해 상기 픽셀 데이터를 제1 아날로그 데이터 버스 및 제2 아날로그 데이터 버스로 전송하는 단계 ?상기 하나의 컬럼 선택부는 상기 제1 및 제2 픽셀들로부터 생성된 상기 픽셀 데이터 모두를 전송함?;

제1 및 제2 아날로그 신호 처리부로 제1 및 제2 스와핑된 픽셀 데이터를 전달하기 위해, 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터를 스와핑하는 단계;

상기 제1 및 제2 아날로그 신호 처리부들로 전달된 상기 픽셀 데이터를 증폭하는 단계; 및

상기 증폭된 데이터를 디멀티플렉싱하는 단계

를 포함하며, 상기 디멀티플렉싱하는 단계 동안, 제1 컬럼에 위치되는 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터는 규칙적 시퀀스로 출력되고, 제2 컬럼에 위치되는 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터는 상반되는 시퀀스로 출력되는, 이미지 데이터를 전기 신호들로 변환하는 장치에서 픽셀 데이터를 처리하기 위한 방법.
제 16 항에 있어서,

상기 스와핑하는 단계는,

상기 제1 픽셀 데이터가 상기 제2 아날로그 데이터 버스에 의해 전송될 경우, 상기 제1 아날로그 데이터 버스 및 상기 제2 아날로그 데이터 버스에 의해 전송된 픽셀 데이터를 패스하는 단계; 및

상기 제1 픽셀 데이터가 상기 제1 아날로그 데이터 버스에 의해 전송될 경우, 상기 제1 아날로그 데이터 버스 및 상기 제2 아날로그 데이터 버스에 의해 전송된 픽셀 데이터를 스와핑하는 단계

를 포함하는, 이미지 데이터를 전기 신호들로 변환하는 장치에서 픽셀 데이터를 처리하기 위한 방법.
제 16 항에 있어서,

상기 제1 픽셀들 각각은 광의 그린(G) 특성을 감지하도록 구성되며 상기 제2 픽셀들 각각은 광의 레드(R) 및 블루(B) 특성들을 감지하도록 구성되는, 이미지 데이터를 전기 신호들로 변환하는 장치에서 픽셀 데이터를 처리하기 위한 방법.
제 16 항에 있어서,

상기 디멀티플렉싱하는 단계는 상기 증폭된 데이터를 하나의 출력 라인으로 출력하도록 상기 증폭된 데이터를 디멀티플렉싱하는 단계를 포함하며, 상기 디멀티플렉싱하는 단계는 스와핑 제어 신호에 응답하여 상기 스와핑된 픽셀 데이터의 시퀀스를 원래 이미지의 시퀀스로 재정렬하는 단계를 포함하며, 상기 방법은 상기 디멀티플렉싱 데이터를 디지털 신호들로 변환하는 단계를 더 포함하는, 이미지 데이터를 전기 신호들로 변환하는 장치에서 픽셀 데이터를 처리하기 위한 방법.
제 16 항에 있어서,

상기 제1 컬럼은 각각의 짝수 컬럼이며 상기 제2 컬럼은 각각의 홀수 컬럼인, 이미지 데이터를 전기 신호들로 변환하는 장치에서 픽셀 데이터를 처리하기 위한 방법.
제 16 항에 있어서,

상기 증폭된 데이터를 하나의 출력 라인으로 출력하기 위해 상기 증폭된 데이터를 디멀티플렉싱하는 단계;

상기 디멀티플렉싱 데이터를 디지털 신호들로 변환하는 단계; 및

입력된 스와핑 제어 신호에 응답하여 상기 디지털 신호들의 시퀀스를 상기 픽셀 어레이의 시퀀스로 재-스와핑하는 단계

를 더 포함하는, 이미지 데이터를 전기 신호들로 변환하는 장치에서 픽셀 데이터를 처리하기 위한 방법.
제 21 항에 있어서,

상기 재-스와핑하는 단계는

각각의 홀수에서 입력되는 상기 디지털 신호들을 홀딩하는 단계;

각각의 짝수에서 입력되는 상기 디지털 신호들을 출력하는 단계; 및

각각의 홀수에서 상기 홀딩된 신호들을 출력하는 단계

를 포함하는, 이미지 데이터를 전기 신호들로 변환하는 장치에서 픽셀 데이터를 처리하기 위한 방법.
제 5 항에 있어서,

상기 하나의 선택부는 상기 제1 및 제2 아날로그 데이터 버스들 모두와 결합되는, CMOS 이미지 센서.
제 12 항에 있어서,

상기 하나의 선택부는 상기 제1 및 제2 아날로그 데이터 버스들 모두와 결합되는, 이미지 데이터를 전기 신호들로 변환하기 위한 장치.
제 16 항에 있어서,

상기 하나의 컬럼 선택부는 상기 제 1 및 제2 아날로그 데이터 버스들 모두와 결합되는, 이미지 데이터를 전기 신호들로 변환하는 장치에서 픽셀 데이터를 처리하기 위한 방법.