JP4473660B2 - 間引きフィルタ及び試験装置 - Google Patents

間引きフィルタ及び試験装置 Download PDF

Info

Publication number
JP4473660B2
JP4473660B2 JP2004201069A JP2004201069A JP4473660B2 JP 4473660 B2 JP4473660 B2 JP 4473660B2 JP 2004201069 A JP2004201069 A JP 2004201069A JP 2004201069 A JP2004201069 A JP 2004201069A JP 4473660 B2 JP4473660 B2 JP 4473660B2
Authority
JP
Japan
Prior art keywords
data
unit
filter
decimation
multiplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004201069A
Other languages
English (en)
Other versions
JP2006025154A (ja
Inventor
高橋　　毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2004201069A priority Critical patent/JP4473660B2/ja
Priority to CN2005800267774A priority patent/CN1993787B/zh
Priority to PCT/JP2005/012470 priority patent/WO2006004148A1/ja
Priority to EP05757796A priority patent/EP1780739A4/en
Priority to US11/251,571 priority patent/US20060129619A1/en
Publication of JP2006025154A publication Critical patent/JP2006025154A/ja
Application granted granted Critical
Publication of JP4473660B2 publication Critical patent/JP4473660B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0225—Measures concerning the multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0264—Filter sets with mutual related characteristics
    • H03H17/0273—Polyphase filters
    • H03H17/0275—Polyphase filters comprising non-recursive filters
    • H03H17/0276—Polyphase filters comprising non-recursive filters having two phases
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2218/00—Indexing scheme relating to details of digital filters
    • H03H2218/08—Resource sharing
    • H03H2218/085—Multipliers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Complex Calculations (AREA)
  • Image Processing (AREA)

Description

本発明は、間引きフィルタ及び試験装置に関する。特に本発明は、回路規模が小さい間引きフィルタ、及び当該間引きフィルタを備える試験装置に関する。
間引きフィルタは、ローパスフィルタ及びダウンサンプラにより構成される。ローパスフィルタは、例えばＦＩＲフィルタにより実現され、入力データを遅延させるレジスタ、入力データにフィルタ係数を乗算する乗算器、及び乗算結果を加算する加算器により構成される。ダウンサンプラは、例えばレジスタにより実現され、入力データのＭ個毎にレジスタにイネーブル信号を入力することにより、Ｍ個の入力データ毎に、（Ｍ−１）個の入力データを破棄する。（例えば、非特許文献１及び２参照。）。
尾知博、シミュレーションで学ぶディジタル信号処理、ＣＱ出版株式会社、平成１３年７月１日 貴家仁志、マルチレート信号処理株式会社、株式会社昭晃堂、平成７年１０月６日
従来の間引きフィルタにおいては、ＦＩＲフィルタが有する乗算器の回路が間引きフィルタの回路の大半を占めている。そのため、間引きフィルタの回路規模を小さくするためには、ＦＩＲフィルタが有する乗算器の回路規模を小さくすることが必要である。しかしながら、乗算器の個数を低減させると動作レートが下がってしまい、また、動作レートを上げるためには乗算器の個数を増加させなければならず、間引きフィルタの回路規模の縮小と動作レートの向上との双方を実現することが困難であった。
そこで本発明は、上記の課題を解決することができる間引きフィルタ及び試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
本発明の第１の形態によると、入力されたデータをダウンサンプリングする第１間引き部と、第１間引き部によってダウンサンプリングされたデータをフィルタリングして出力する第１フィルタ部と、第１フィルタ部によってフィルタリングされたデータをさらにダウンサンプリングする第２間引き部とを備え、第１フィルタ部は、第２間引き部によってダウンサンプリングされたデータをさらにフィルタリングして出力する。
入力されたデータにおける第１間引き部と異なるタイミングで、入力されたデータをダウンサンプリングする第３間引き部と、第３間引き部によってダウンサンプリングされたデータを、第１フィルタ部のフィルタ係数と異なるフィルタ係数でフィルタリングして出力する第２フィルタ部と、第２フィルタ部によってフィルタリングされたデータをさらにダウンサンプリングする第４間引き部とをさらに備え、第２フィルタ部は、第４間引き部によってダウンサンプリングされたデータをさらにフィルタリングして出力してもよい。
第１間引き部と第２間引き部とは、同一の間引き率でデータをダウンサンプリングしてもよい。第１フィルタ部が出力したデータと第２フィルタ部が出力したデータとを加算して出力する加算器をさらに備えてもよい。入力されたデータを遅延させる遅延部をさらに備え、第３間引き部は、遅延部によって遅延されたデータをダウンサンプリングしてもよい。
第１間引き部は、入力されたデータと第２間引き部によって出力されたデータとを取得し、入力されたデータをダウンサンプリングしたデータの間に、第２間引き部によって出力されたデータを挿入して第１フィルタ部に供給し、第２間引き部は、遅延部によって遅延されたデータと第４間引き部によって出力されたデータを取得し、遅延部によって遅延されたデータをダウンサンプリングしたデータの間に、第４間引き部によって出力されたデータを挿入して第２フィルタ部に供給してもよい。
第１フィルタ部は、第１間引き部又は第２間引き部によってダウンサンプリングされたデータに、第１のフィルタ係数を乗算して出力する第１乗算器と、第１間引き部又は第２間引き部によってダウンサンプリングされたデータに、第２のフィルタ係数を乗算して出力する第２乗算器と、第１乗算器が出力したデータと第２乗算器が出力したデータとを加算する加算器とを有してもよい。
第１フィルタ部は、フィルタ係数の変更が可能であり、設定されたフィルタ係数により第１間引き部又は第２間引き部によってダウンサンプリングされたデータをフィルタリングして出力してもよい。
本発明の第２の形態によると被試験デバイスを試験する試験装置であって、被試験デバイスから出力されたデータをサンプリングしてデジタル信号のデータに変換するアナログデジタル変換部と、アナログデジタル変換部が出力したデータをダウンサンプリングする間引きフィルタと、間引きフィルタによってダウンサンプリングされたデータに基づいて、被試験デバイスの良否を判定する良否判定部とを備え、間引きフィルタは、入力されたデータをダウンサンプリングする第１間引き部と、第１間引き部によってダウンサンプリングされたデータをフィルタリングして出力する第１フィルタ部と、第１フィルタ部によってフィルタリングされたデータをさらにダウンサンプリングする第２間引き部とを有し、第１フィルタ部は、第２間引き部によってダウンサンプリングされたデータをさらにフィルタリングして出力する。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた発明となりうる。
本発明によれば、回路規模が小さく、かつ、動作レートが高い間引きフィルタ、及び当該間引きフィルタを備える試験装置を提供できる。
以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の一実施形態に係る試験装置１００の構成の一例を示す。試験装置１００は、テストヘッド１０２、メインフレーム１０４、及びワークステーション１０６を備える。試験装置１００は、テストヘッド１０２によって被試験デバイス（以下、「ＤＵＴ」という。）１０から出力された試験信号を測定し、メインフレーム１０４によって測定した試験信号に所望の信号処理を施し、ワークステーション１０６によって試験信号を解析することにより、ＤＵＴ１０を試験する。
テストヘッド１０２は、アナログ試験用のテストモジュール、デジタル試験用のテストモジュール等の複数のテストモジュールを有し、デジタル試験用のテストモジュールは、本発明のアナログデジタル変換部の一例であるＡ／Ｄ１０８を含む。Ａ／Ｄ１０８は、ＤＵＴ１０から出力されたデータをサンプリングしてデジタル信号のデータに変換し、メインフレーム１０４に供給する。
メインフレーム１０４は、間引きフィルタ１１０及びメモリ１１２を有し、間引きフィルタ１１０は、Ａ／Ｄ１０８が出力したデータをダウンサンプリングしてメモリ１１２に供給して格納させる。ワークステーション１０６は、良否判定部１１４を有し、良否判定部１１４は、間引きフィルタ１１０によってダウンサンプリングされてメモリに格納されたデータに基づいて、ＤＵＴ１０の良否を判定する。良否判定部１１４における良否判定の結果に基づいて、ＤＵＴ１０の不良を検出し、ＤＵＴ１０の破棄又は救済が行われる。
図２は、本実施形態に係る間引きフィルタ１１０の構成の一例を示す。間引きフィルタ１１０は、入力ラッチ回路２００、入力部２０２、入力選択部２０４、演算部２０６、後段入力作成部２０８、出力ラッチ回路２１０、及び制御部２６６を備える。入力部２０２は、レジスタｒ００を有する。入力選択部２０４は、マルチプレクサ２１４及びマルチプレクサ２１６を有する。
演算部２０６は、中間データ保持部２１８、２２２、２３８、及び２４２、乗算器２２６、２２８、２３０、２４６、２４８、及び２５０、並びに加算器２３２、２３４、２３６、２５２、及び２５４を有する。中間データ保持部２１８は、レジスタｒ０１、ｒ１１、及びｒ２１、並びにマルチプレクサ２２０を含む。中間データ保持部２３８は、レジスタｒ０２、ｒ１２、及びｒ２２、並びにマルチプレクサ２４０を含む。中間データ保持部２２２は、レジスタｒ０３、ｒ１３、及びｒ２３、並びにマルチプレクサ２２４を含む。中間データ保持部２４２は、レジスタｒ０４、ｒ１４、及びｒ２４、並びにマルチプレクサ２４４を含む。
後段入力作成部２０８は、中間データ保持部２５６及び２６２を有する。中間データ保持部２５６は、レジスタｒ０５及びｒ１５、並びにマルチプレクサ２５８及び２６０を含む。中間データ保持部２６２は、レジスタｒ０６及びｒ１６、並びにマルチプレクサ２６４を含む。
なお、マルチプレクサ２１４、マルチプレクサ２５８、マルチプレクサ２１６、及びマルチプレクサ２６４は、それぞれ、本発明の第１間引き部、第２間引き部、第３間引き部、及び第４間引き部の一例である。また、中間データ保持部２１８及び２２２、乗算器２２６、２２８、及び２３０、並びに加算器２３２及び２３４は、本発明の第１フィルタ部の一例である。また、中間データ保持部２３８及び２４２、乗算器２４６、２４８、及び２５０、並びに加算器２５２及び２５４は、本発明の第２フィルタ部の一例である。また、レジスタｒ００は、本発明の遅延部の一例である。
なお、本実施形態においては、間引き率１／２の間引きを３回繰り返すことにより、間引き率１／８の間引きを実現する構成について説明するが、本発明の間引きフィルタは、間引き率１／Ｍの間引きをＮ回繰り返すことにより、間引き率１／ＭＮを実現する構成であってもよいことは明らかである。また、本実施形態において、間引きフィルタ１１０は、２相のポリフェーズ構造を有するが、他の実施形態においては、３相以上のポリフェーズ構造を有してもよい。
まず、間引きフィルタ１１０の動作の概要を説明する。入力ラッチ回路２００から入力されたデータは、マルチプレクサ２１４によって間引きされ、演算部２０６によってフィルタリングされる。また、入力ラッチ回路２００から入力されたデータは、レジスタｒ００によって１サンプル遅延された後、マルチプレクサ２１６によって間引かれ、演算部２０６によってフィルタリングされる。そして、マルチプレクサ２１４によって間引かれてフィルタリングされたデータと、マルチプレクサ２１６によって間引かれてフィルタリングされたデータとが、加算器２３６によって加算され、後段入力作成部２０８に入力される。
そして、後段入力作成部２０８に入力されたデータは、マルチプレクサ２５８によってさらに間引きされ、演算部２０６によってフィルタリングされる。また、後段入力作成部２０８に入力されたデータは、レジスタｒ０６によって１サンプル遅延された後、マルチプレクサ２６４によってさらに間引きされ、演算部２０６によってフィルタリングされる。そして、マルチプレクサ２５８によって間引かれてフィルタリングされたデータと、マルチプレクサ２６４によって間引かれてフィルタリングされたデータとが、加算器２３６によって加算され、再度後段入力作成部２０８に入力される。
そして、後段入力作成部２０８に入力されたデータは、マルチプレクサ２５８によってさらに間引きされ、演算部２０６によってフィルタリングされる。また、後段入力作成部２０８に入力されたデータは、レジスタｒ１６によって１サンプル遅延された後、マルチプレクサ２６４によってさらに間引きされ、演算部２０６によってフィルタリングされる。そして、マルチプレクサ２５８によって間引かれてフィルタリングされたデータと、マルチプレクサ２６４によって間引かれてフィルタリングされたデータとが、加算器２３６によって加算され、出力ラッチ回路２１０から出力される。
本実施形態によれば、間引き対象のデータをループさせ、同一の乗算器及び加算器を用いて複数回フィルタリングする構成を実現することによって、動作レートを下げることなく乗算器及び加算器の個数を低減させることができ、間引きフィルタ１１０の回路規模を小さくすることができる。
次に、間引きフィルタ１１０が備える各構成要素の動作を説明する。入力ラッチ回路２００は、制御部２６６から入力イネーブル信号が供給されることによって、Ａ／Ｄ１０８から出力されたデータを入力部２０２に供給する。そして、入力部２０２は、入力ラッチ回路２００から入力されたデータをマルチプレクサ２１４に供給する。また、レジスタｒ００は、入力ラッチ回路２００から入力されたデータを１サンプル遅延させてマルチプレクサ２１６に供給する。
入力選択部２０４において、マルチプレクサ２１４は、制御部２６６から供給されるセレクト信号（ｍｉｓｅｌ）に基づいて、入力部２０２から入力されたデータをダウンサンプリングして、中間データ保持部２１８及び乗算器２２６に供給する。具体的には、マルチプレクサ２１４は、入力部２０２から入力されたデータと、マルチプレクサ２５８によって出力されたデータとを取得し、制御部２６６から供給されるセレクト信号（ｍｉｓｅｌ）に基づいて、入力部２０２から入力されたデータと、マルチプレクサ２５８によって出力されたデータとを交互に選択して、中間データ保持部２１８及び乗算器２２６に供給する。即ち、マルチプレクサ２１４は、入力部２０２から入力されたデータをダウンサンプリングしたデータの間に、マルチプレクサ２５８によって出力されたデータを挿入して、中間データ保持部２１８及び乗算器２２６に供給する。
中間データ保持部２１８において、レジスタｒ０１は、制御部２６６から供給されるイネーブル信号（ｒ０ｅｎ）に基づいて、入力部２０２から入力されてマルチプレクサ２１４によって選択されたデータを保持し、マルチプレクサ２２０に出力する。また、レジスタｒ１１は、制御部２６６から供給されるイネーブル信号（ｒ１ｅｎ）に基づいて、マルチプレクサ２５８から入力されてマルチプレクサ２１４によって選択されたデータを保持し、マルチプレクサ２２０に出力する。また、レジスタｒ２１は、制御部２６６から供給されるイネーブル信号（ｒ２ｅｎ）に基づいて、マルチプレクサ２５８から入力されてマルチプレクサ２１４によって選択されたデータを保持し、マルチプレクサ２２０に出力する。
マルチプレクサ２２０は、レジスタｒ０１、ｒ１１、及びｒ２１から入力されたデータを、制御部２６６から供給されたセレクト信号（ｍｂｓｅｌ）に基づいて順次選択して、中間データ保持部２２２及び乗算器２２８に供給する。即ち、マルチプレクサ２２０は、レジスタｒ０１から入力されたデータの間に、レジスタｒ１１から入力されたデータを挿入し、また、レジスタｒ０１から入力されたデータとレジスタｒ１１から入力されたデータの間に、レジスタｒ２１から入力されたデータを挿入して、中間データ保持部２２２及び乗算器２２８に供給する。
中間データ保持部２２２において、レジスタｒ０３は、制御部２６６から供給されるイネーブル信号（ｒ０ｅｎ）に基づいて、レジスタｒ０１に保持されマルチプレクサ２２０によって選択されたデータを保持し、マルチプレクサ２２４に出力する。また、レジスタｒ１３は、制御部２６６から供給されるイネーブル信号（ｒ１ｅｎ）に基づいて、レジスタｒ１１に保持されてマルチプレクサ２２０によって選択されたデータを保持し、マルチプレクサ２２４に出力する。また、レジスタｒ２３は、制御部２６６から供給されるイネーブル信号（ｒ２ｅｎ）に基づいて、レジスタｒ２１に保持されてマルチプレクサ２２０によって選択されたデータを保持し、マルチプレクサ２２４に出力する。
マルチプレクサ２２４は、レジスタｒ０３、ｒ１３、及びｒ２３から入力されたデータを、制御部２６６から供給されたセレクト信号（ｍｂｓｅｌ）に基づいて順次選択して、乗算器２３０に供給する。即ち、マルチプレクサ２２４は、レジスタｒ０３から入力されたデータの間に、レジスタｒ１３から入力されたデータを挿入し、また、レジスタｒ０３から入力されたデータとレジスタｒ１３から入力されたデータの間に、レジスタｒ２３から入力されたデータを挿入して、乗算器２３０に供給する。
即ち、レジスタｒ０１及びｒ０３は、Ａ／Ｄ１０８から入力されマルチプレクサ２１４によってダウンサンプリングされたデータを、イネーブル信号（ｒ０ｅｎ）に基づいて順次保持してシフトさせていく。また、レジスタｒ１１及びｒ１３は、マルチプレクサ２１４にダウンサンプリングされマルチプレクサ２５８によってダウンサンプリングされたデータを、イネーブル信号（ｒ１ｅｎ）に基づいて順次保持してシフトさせていく。また、レジスタｒ２１及び２３は、マルチプレクサ２１４にダウンサンプリングされマルチプレクサ２５８によって２回ダウンサンプリングされたデータを、イネーブル信号（ｒ２ｅｎ）に基づいて順次保持してシフトさせていく。
乗算器２２６は、マルチプレクサ２１４から出力されたデータ、即ち、マルチプレクサ２１４又は２５８によってダウンサンプリングされたデータに、フィルタ係数ｈ［０］を乗算して出力する。また、乗算器２２８は、マルチプレクサ２１４又は２５８によってダウンサンプリングされてマルチプレクサ２２０から出力されたデータに、フィルタ係数ｈ［２］を乗算して出力する。また、乗算器２３０は、マルチプレクサ２１４又は２５８によってダウンサンプリングされてマルチプレクサ２２４から出力されたデータに、フィルタ係数ｈ［４］を乗算して出力する。また、加算器２３２は、乗算器２２６が出力したデータと、乗算器２２８が出力したデータとを加算して出力する。そして、加算器２３４は、加算器２３２が出力したデータと、乗算器２３０が出力したデータとを加算して、加算器２３６に供給する。
このように、中間データ保持部２１８及び２２２、乗算器２２６、２２８、及び２３０、並びに加算器２３２及び２３４は、マルチプレクサ２１４又は２５８によってダウンサンプリングされたデータをフィルタリングして加算器２３６に出力する。なお、本実施形態においては、演算部２０６は、２つの中間データ保持部２１８及び２２２、３つの乗算器２２６、２２８、及び２３０、並びに２つの加算器２３２及び２３４を有するが、他の実施形態においては、３つ以上の中間データ保持部、４つ以上の乗算器、並びに３つ以上の加算器２３２を有してもよい。
一方、入力選択部２０４において、マルチプレクサ２１６は、制御部２６６から供給されるセレクト信号（ｍｉｓｅｌ）に基づいて、レジスタｒ００によって１サンプル遅延されたデータをダウンサンプリングして、中間データ保持部２３８及び乗算器２４６に供給する。つまり、マルチプレクサ２１６は、入力ラッチ回路２００によって入力されたデータにおけるマルチプレクサ２１４と異なるタイミングで、入力ラッチ回路２００によって入力されたデータをダウンサンプリングする。具体的には、マルチプレクサ２１６は、レジスタｒ００によって遅延されたデータと、マルチプレクサ２６４によって出力されたデータとを取得し、制御部２６６から供給されるセレクト信号（ｍｉｓｅｌ）に基づいて、レジスタｒ００によって遅延されたデータと、マルチプレクサ２６４によって出力されたデータとを交互に選択して、中間データ保持部２３８及び乗算器２４６に供給する。即ち、マルチプレクサ２１６は、レジスタｒ００によって遅延されたデータをダウンサンプリングしたデータの間に、マルチプレクサ２６４によって出力されたデータを挿入して、中間データ保持部２３８及び乗算器２４６に供給する。
中間データ保持部２３８において、レジスタｒ０２は、制御部２６６から供給されるイネーブル信号（ｒ０ｅｎ）に基づいて、レジスタｒ００によって遅延されてマルチプレクサ２１６によって選択されたデータを保持し、マルチプレクサ２４０に出力する。また、レジスタｒ１２は、制御部２６６から供給されるイネーブル信号（ｒ１ｅｎ）に基づいて、マルチプレクサ２６４から入力されてマルチプレクサ２１６によって選択されたデータを保持し、マルチプレクサ２４０に出力する。また、レジスタｒ２２は、制御部２６６から供給されるイネーブル信号（ｒ２ｅｎ）に基づいて、マルチプレクサ２６４から入力されてマルチプレクサ２１６によって選択されたデータを保持し、マルチプレクサ２４０に出力する。
マルチプレクサ２４０は、レジスタｒ０２、ｒ１２、及びｒ２２から入力されたデータを、制御部２６６から供給されたセレクト信号（ｍｂｓｅｌ）に基づいて順次選択して、中間データ保持部２４２及び乗算器２４８に供給する。即ち、マルチプレクサ２４０は、レジスタｒ０２から入力されたデータの間に、レジスタｒ１２から入力されたデータを挿入し、また、レジスタｒ０２から入力されたデータとレジスタｒ１２から入力されたデータの間に、レジスタｒ２２から入力されたデータを挿入して、中間データ保持部２４２及び乗算器２４８に供給する。
中間データ保持部２４２において、レジスタｒ０４は、制御部２６６から供給されるイネーブル信号（ｒ０ｅｎ）に基づいて、レジスタｒ０２に保持されマルチプレクサ２４０によって選択されたデータを保持し、マルチプレクサ２４４に出力する。また、レジスタｒ１４は、制御部２６６から供給されるイネーブル信号（ｒ１ｅｎ）に基づいて、レジスタｒ１２に保持されてマルチプレクサ２４０によって選択されたデータを保持し、マルチプレクサ２４４に出力する。また、レジスタｒ２４は、制御部２６６から供給されるイネーブル信号（ｒ２ｅｎ）に基づいて、レジスタｒ２２に保持されてマルチプレクサ２４０によって選択されたデータを保持し、マルチプレクサ２４４に出力する。
マルチプレクサ２４４は、レジスタｒ０４、ｒ１４、及びｒ２４から入力されたデータを、制御部２６６から供給されたセレクト信号（ｍｂｓｅｌ）に基づいて順次選択して、乗算器２５０に供給する。即ち、マルチプレクサ２４４は、レジスタｒ０４から入力されたデータの間に、レジスタｒ１４から入力されたデータを挿入し、また、レジスタｒ０４から入力されたデータとレジスタｒ１４から入力されたデータの間に、レジスタｒ２４から入力されたデータを挿入して、乗算器２５０に供給する。
即ち、レジスタｒ０２及びｒ０４は、レジスタｒ００によって遅延されマルチプレクサ２１６によってダウンサンプリングされたデータを、イネーブル信号（ｒ０ｅｎ）に基づいて順次保持してシフトさせていく。また、レジスタｒ１２及びｒ１４は、マルチプレクサ２１６にダウンサンプリングされマルチプレクサ２６４によってダウンサンプリングされたデータを、イネーブル信号（ｒ１ｅｎ）に基づいて順次保持してシフトさせていく。また、レジスタｒ２２及び２４は、マルチプレクサ２１６にダウンサンプリングされマルチプレクサ２６４によって２回ダウンサンプリングされたデータを、イネーブル信号（ｒ２ｅｎ）に基づいて順次保持してシフトさせていく。
乗算器２４６は、マルチプレクサ２１６から出力されたデータ、即ち、マルチプレクサ２１６又は２６４によってダウンサンプリングされたデータに、フィルタ係数ｈ［１］を乗算して出力する。また、乗算器２４８は、マルチプレクサ２１６又は２６４によってダウンサンプリングされてマルチプレクサ２４０から出力されたデータに、フィルタ係数ｈ［３］を乗算して出力する。また、乗算器２５０は、マルチプレクサ２１６又は２６４によってダウンサンプリングされてマルチプレクサ２４４から出力されたデータに、フィルタ係数ｈ［５］を乗算して出力する。また、加算器２５２は、乗算器２４６が出力したデータと、乗算器２４８が出力したデータとを加算して出力する。そして、加算器２５４は、加算器２５２が出力したデータと、乗算器２５０が出力したデータとを加算して、加算器２３６に供給する。
このように、中間データ保持部２３８及び２４２、乗算器２４６、２４８、及び２５０、並びに加算器２５２及び２５４は、マルチプレクサ２１６又は２６４によってダウンサンプリングされたデータをフィルタリングして加算器２３６に出力する。なお、本実施形態においては、演算部２０６は、２つの中間データ保持部２３８及び２４２、３つの乗算器２４６、２４８、及び２５０、並びに２つの加算器２５２及び２５４を有するが、他の実施形態においては、３つ以上の中間データ保持部、４つ以上の乗算器、並びに３つ以上の加算器２５２を有してもよい。
加算器２３６は、加算器２３４が出力したデータと加算器２５４が出力したデータとを加算して、後段入力作成部２０８及び出力ラッチ回路２１０に出力する。
中間データ保持部２５６において、レジスタｒ０５は、制御部２６６から供給されるイネーブル信号（ｒ０ｅｎ）に基づいて、加算器２３６から出力されたデータのうちのレジスタｒ０１及びｒ０３によって保持されていたデータを保持し、マルチプレクサ２５８及び２６０に出力する。レジスタｒ１５は、制御部２６６から供給されるイネーブル信号（ｒ１ｅｎ）に基づいて、加算器２３６から出力されたデータのうちのレジスタｒ１１及びｒ１３によって保持されていたデータを保持し、マルチプレクサ２５８及び２６０に出力する。
マルチプレクサ２５８は、制御部２６６から供給されるセレクト信号（ｍｏｓｅｌ）に基づいて、レジスタｒ０５又はｒ１５から出力されたデータをダウンサンプリングして、マルチプレクサ２１４に供給する。つまり、マルチプレクサ２５８は、マルチプレクサ２１４によってダウンサンプリングされ演算部２０６によってフィルタリングされたデータをさらにダウンサンプリングして、マルチプレクサ２１４に供給する。具体的には、マルチプレクサ２５８は、レジスタｒ０５から出力されたデータと、レジスタｒ１５から出力されたデータとを取得し、制御部２６６から供給されるセレクト信号（ｍｏｓｅｌ）に基づいて、レジスタｒ０５から出力されたデータと、レジスタｒ１５から出力されたデータとを順次に選択して、マルチプレクサ２１４に供給する。即ち、マルチプレクサ２５８は、レジスタｒ０５から出力されたデータをダウンサンプリングしたデータの間に、レジスタｒ１５によって出力されたデータを挿入して、マルチプレクサ２１４に供給する。また、マルチプレクサ２６０は、制御部２６６から供給されるセレクト信号（ｍｂｓｅｌ）に基づいて、レジスタｒ０５又はｒ１５から出力されたデータをそれぞれレジスタｒ０６及びｒ１６に供給する。
中間データ保持部２６２において、レジスタｒ０６は、制御部２６６から供給されるイネーブル信号（ｒ０ｅｎ）に基づいて、マルチプレクサ２６０から出力されたデータのうちのレジスタｒ０５によって保持されていたデータを保持し、１サンプル遅延させてマルチプレクサ２６４に出力する。レジスタｒ１６は、制御部２６６から供給されるイネーブル信号（ｒ１ｅｎ）に基づいて、マルチプレクサ２６０が出力されたデータのうちのレジスタｒ１５によって保持されていたデータを保持し、１サンプル遅延させてマルチプレクサ２６４に出力する。
マルチプレクサ２６４は、制御部２６６から供給されるセレクト信号（ｍｏｓｅｌ）に基づいて、レジスタｒ０６又はｒ１６から出力されたデータをダウンサンプリングして、マルチプレクサ２１６に供給する。つまり、マルチプレクサ２６４は、マルチプレクサ２１４によってダウンサンプリングされ演算部２０６によってフィルタリングされたデータをさらにダウンサンプリングして、マルチプレクサ２６４に供給する。具体的には、マルチプレクサ２６４は、レジスタｒ０６から出力されたデータと、レジスタｒ１６から出力されたデータとを取得し、制御部２６６から供給されるセレクト信号（ｍｏｓｅｌ）に基づいて、レジスタｒ０６から出力されたデータと、レジスタｒ１６から出力されたデータとを順次に選択して、マルチプレクサ２１６に供給する。即ち、マルチプレクサ２６４は、レジスタｒ０６から出力されたデータをダウンサンプリングしたデータの間に、レジスタｒ１６によって出力されたデータを挿入して、マルチプレクサ２１６に供給する。
出力ラッチ回路２１０は、制御部２６６から出力イネーブル信号が供給されることによって、加算器２３６から出力されたデータをメモリ１１２に供給する。出力ラッチ回路２１０は、制御部２６６から供給された出力イネーブル信号に基づいて、レジスタｒ０１、ｒ０２、ｒ０３、及びｒ０４に保持されていたデータ、即ちマルチプレクサ２１４又は２１６によって１回間引きされたデータに対しフィルタリングしたデータを出力してもよいし、レジスタｒ１１、ｒ１２、ｒ１３、及びｒ１４によって保持されていたデータ、即ちマルチプレクサ２１４又は２１６によって間引きされた後にマルチプレクサ２５８又は２６４によって１回間引きされたデータを出力してもよいし、レジスタｒ２１、ｒ２２、ｒ２３、及びｒ２４によって保持されていたデータ、即ちマルチプレクサ２１４又は２１６によって間引きされた後にマルチプレクサ２５８又は２６４によって２回間引きされたデータに対しフィルタリングしたデータを出力してもよい。
なお、マルチプレクサ２１４、２１６、２５８、及び２６４は、同一の間引き率でデータをダウンサンプリングする。これにより、マルチプレクサ２１４又は２１６によって間引きされたデータをフィルタリングする場合と、マルチプレクサ２５８又は２６４によって間引きされたデータをフィルタリングする場合とで、同一のフィルタ係数を乗算すればよいこととなる。したがって、間引き対象のデータをループさせ、同一の乗算器及び加算器を用いて複数回フィルタリングする構成を実現することができる。
他の例においては、中間データ保持部２１８、２２２、２３８、及び２４２は、メモリで実現されてもよい。例えば、中間データ保持部２１８、２２２、２３８、及び２４２は、制御部２６６から供給される書込アドレス又は読出アドレスを受け取ってデータの書き込み又は読み出しを行うデュアルポートメモリであってもよい。
また、他の例においては、制御部２６６は、メモリにより実現されてもよい。例えば、制御部２６６は、マイクロプログラムシーケンサによって指定されたアドレスに格納されたデータをイネーブル信号又はアドレス信号として中間データ保持部２１８、２２２、２３８、及び２４２に供給してもよい。
また、他の例においては、乗算器２２６、２２８、及び２３０は、フィルタ係数の変更が可能であり、設定されたフィルタ係数によりマルチプレクサ２１４又は２５８によってダウンサンプリングされたデータをフィルタリングして出力してもよい。また、乗算器２４６、２４８、及び２５０は、フィルタ係数の変更が可能であり、設定されたフィルタ係数によりマルチプレクサ２１６又は２６４によってダウンサンプリングされたデータをフィルタリングして出力してもよい。
図３は、本実施形態に係る間引きフィルタ１１０のタイミングチャートの第１の例を示す。本例は、複数クロック間隔でＡ／Ｄ１０８から間引きフィルタ１１０に入力データが印加される場合である。
入力データが２つ（０及び１）が入力されると、演算部２０６においてクロック信号（ｒ０ｅｎ）に基づいて、レジスタｒ０１及び０３、並びにレジスタｒ０２及び０４に入力データを保持しながら、乗算器２２６、２２８、及び２３０、並びに乗算器２４６、２４８、及び２５０によってフィルタリングし、１／２間引きフィルタの計算結果を１つ（０（１／２））求める。さらに、入力データが２つ（２及び３）が入力されると、演算部２０６においてクロック信号（ｒ０ｅｎ）に基づいて、レジスタｒ０１及び０３、並びにレジスタｒ０２及び０４に入力データを保持しながら、乗算器２２６、２２８、及び２３０、並びに乗算器２４６、２４８、及び２５０によってフィルタリングし、１／２間引きフィルタの計算結果を１つ（１（１／２））求める。
そして、１／２間引きフィルタの計算結果が２つ（０（１／２）及び１（１／２））求められると、演算部２０６においてクロック信号（ｒ０ｅｎ）の次のクロック信号（ｒ１ｅｎ）に基づいて、レジスタｒ１１及び１３、並びにレジスタｒ１２及び１４に入力データを保持しながら、乗算器２２６、２２８、及び２３０、並びに乗算器２４６、２４８、及び２５０によってフィルタリングし、１／４間引きフィルタの計算結果を１つ（０（１／４））求める。
同様に、クロック信号（ｒ０ｅｎ）に基づいて、入力データ２つ（４及び５）から１／２間引きフィルタの計算結果を１つ（２（１／２））求め、入力データ２つ（６及び７）から１／２間引きフィルタの計算結果を１つ（３（１／２））求める。そして、クロック信号（ｒ１ｅｎ）に基づいて、１／２間引きフィルタの計算結果２つ（２（１／２）及び３（１／２））から１／４間引きフィルタの計算結果を１つ（１（１／４））求める。
そして、１／４間引きフィルタの計算結果が２つ（０（１／４）及び１（１／４））求められると、演算部２０６においてクロック信号（ｒ１ｅｎ）の次のクロック信号（ｒ２ｅｎ）に基づいて、レジスタｒ２１及び２３、並びにレジスタｒ２２及び２４に入力データを保持しながら、乗算器２２６、２２８、及び２３０、並びに乗算器２４６、２４８、及び２５０によってフィルタリングし、１／８間引きフィルタの計算結果を１つ（０（１／８））求め、出力する。
以上のようなタイミングチャートにより演算部２０６を動作させることによって、１段分の乗算器及び加算器を繰り返し利用して３段分の間引きフィルタの働きを実現することができる。したがって、１段分の乗算器及び加算器に、マルチプレクサ、中間データ保持部、及び制御部を追加するのみで、３段分の間引きフィルタを実現できるので、回路規模を低減させることができる。
図４は、本実施形態に係る間引きフィルタ１１０のタイミングチャートの第２の例を示す。本例は、入力データが連続してＡ／Ｄ１０８から間引きフィルタ１１０に入力データが印加される場合である。
入力データが２つ（０及び１）が入力されると、演算部２０６においてクロック信号（ｒ０ｅｎ）に基づいて、レジスタｒ０１及び０３、並びにレジスタｒ０２及び０４に入力データを保持しながら、乗算器２２６、２２８、及び２３０、並びに乗算器２４６、２４８、及び２５０によってフィルタリングし、１／２間引きフィルタの計算結果を１つ（０（１／２））求める。さらに、入力データが２つ（２及び３）が入力されると、演算部２０６においてクロック信号（ｒ０ｅｎ）に基づいて、レジスタｒ０１及び０３、並びにレジスタｒ０２及び０４に入力データを保持しながら、乗算器２２６、２２８、及び２３０、並びに乗算器２４６、２４８、及び２５０によってフィルタリングし、１／２間引きフィルタの計算結果を１つ（１（１／２））求める。
そして、１／２間引きフィルタの計算結果が２つ（０（１／２）及び１（１／２））求められると、演算部２０６においてクロック信号（ｒ０ｅｎ）の次のクロック信号（ｒ１ｅｎ）に基づいて、レジスタｒ１１及び１３、並びにレジスタｒ１２及び１４に入力データを保持しながら、乗算器２２６、２２８、及び２３０、並びに乗算器２４６、２４８、及び２５０によってフィルタリングし、１／４間引きフィルタの計算結果を１つ（０（１／４））求める。なお、入力データ４が入力されるタイミングで、１／４間引きフィルタの計算結果０（１／４）を求める。
また、クロック信号（ｒ０ｅｎ）に基づいて、入力データ２つ（４及び５）から１／２間引きフィルタの計算結果を１つ（２（１／２））求め、入力データ２つ（６及び７）から１／２間引きフィルタの計算結果を１つ（３（１／２））求める。そして、入力データ８が入力されるタイミングで、クロック信号（ｒ１ｅｎ）に基づいて、１／２間引きフィルタの計算結果２つ（２（１／２）及び３（１／２））から１／４間引きフィルタの計算結果を１つ（１（１／４））求める。
そして、１／４間引きフィルタの計算結果が２つ（０（１／４）及び１（１／４））求められると、演算部２０６においてクロック信号（ｒ１ｅｎ）の次のクロック信号（ｒ２ｅｎ）に基づいて、レジスタｒ２１及び２３、並びにレジスタｒ２２及び２４に入力データを保持しながら、乗算器２２６、２２８、及び２３０、並びに乗算器２４６、２４８、及び２５０によってフィルタリングし、１／８間引きフィルタの計算結果を１つ（０（１／８））求める。入力データ１０が入力されるタイミングで、１／８間引きフィルタの計算結果０（１／８）を求め、当該タイミングで出力イネーブル信号をオンにすることで、１／８間引きフィルタの計算結果０（１／８）を出力する。
以上のようなタイミングチャートにより演算部２０６を動作させることによって、入力データが連続して印加される場合であっても動作可能である。したがって、データレートが高い入力データを処理する場合であっても、回路規模を低減させることができる。
図５は、本実施形態に係る演算部２０６の構成の第１変形例を示す。本変形例に係る演算部２０６は、中間データ保持部５０２、５０４、５０６、５０８、５１０、５３２、５３４、５３６、５３８、及び５４０、加算器５１２、５１６、５２０、５２４、５２６、５４２、５４６、５５０、５５４、５５６、及び５６０、並びに乗算器５１４、５１８、５２２、５４４、５４８、及び５５２を有する。
中間データ保持部５０２、５０４、５０６、５０８、５１０、５３２、５３４、５３６、５３８、及び５４０の動作及び機能は、図２に示した中間データ保持部２１８、２２２、２３８、又は２４２の動作及び機能と同様であり、乗算器５１４、５１８、５２２、５４４、５４８、及び５５２の動作及び機能は、図２に示した乗算器２２６、２２８、２３０、２４６、２４８、又は２５０の動作及び機能と同様であり、加算器５２４、５２６、５５４、及び５５６の動作及び機能は、図２に示した加算器２３２、２３４、２５２、又は２５４の動作及び機能と同様であり、加算器２３６の動作及び機能は、加算器５６０と同様であるので、以下に説明する部分を除き、説明を省略する。
加算器５１２は、マルチプレクサ２１４から入力されたデータと、中間データ保持部５１０から出力されたデータを加算して乗算器５１４に供給する。そして、乗算器５１４は、加算器５１２から出力されたデータにフィルタ係数ｈ［０］を乗算して加算器５２４に供給する。また、加算器５１６は、中間データ保持部５０２から出力されたデータと、中間データ保持部から出力されたデータとを加算して乗算器５１８に供給する。そして、乗算器５１８は、加算器５１６から出力されたデータにフィルタ係数ｈ［２］を乗算して加算器５２４に供給する。また、加算器５２０は、中間データ保持部５０４から出力されたデータと、中間データ保持部５０６から出力されたデータとを加算して乗算器５２２に供給する。そして、乗算器５２２は、加算器５２０から出力されたデータにフィルタ係数ｈ［４］を乗算して加算器５２６に供給する。
加算器５４２は、マルチプレクサ２１６から入力されたデータと、中間データ保持部５４０から出力されたデータを加算して乗算器５４４に供給する。そして、乗算器５４４は、加算器５４２から出力されたデータにフィルタ係数ｈ［１］を乗算して加算器５５４に供給する。また、加算器５４６は、中間データ保持部５３２から出力されたデータと、中間データ保持部から出力されたデータとを加算して乗算器５４８に供給する。そして、乗算器５４８は、加算器５４６から出力されたデータにフィルタ係数ｈ［３］を乗算して加算器５５４に供給する。また、加算器５５０は、中間データ保持部５３４から出力されたデータと、中間データ保持部５３６から出力されたデータとを加算して乗算器５５２に供給する。そして、乗算器５５２は、加算器５５０から出力されたデータにフィルタ係数ｈ［５］を乗算して加算器５５６に供給する。
即ち、本変形例に係る演算部２０６は、２つの中間データ保持部が出力するデータに対して１つの乗算器を設け、フィルタ係数の対象性を利用して２つの中間データ保持部によって１つの乗算器を共有化する。これによって、乗算器の個数を低減させ、間引きフィルタ１１０の回路規模を低減させることができる。
図６は、本実施形態に係る演算部２０６の構成の第２変形例を示す。本変形例に係る演算部２０６は、乗算器６０２、６０４、６０６、６２２、６２４、及び６２６、中間データ保持部６０８、６１２、６２８、及び６３２、並びに加算器６１０、６１４、６３０、６３４、及び６４０を有する。
乗算器６０２、６０４、６０６、６２２、６２４、及び６２６の動作及び機能は、図２に示した乗算器２２６、２２８、２３０、２４６、２４８、又は２５０の動作及び機能と同様であり、中間データ保持部６０８、６１２、６２８、及び６３２の動作及び機能は、図２に示した中間データ保持部２１８、２２２、２３８、又は２４２の動作及び機能と同様であり、加算器６１０、６１４、６３０、及び６３４の動作及び機能は、図２に示した加算器２３２、２３４、２５２、又は２５４の動作及び機能と同様であり、加算器６４０の動作及び機能は、加算器５６０と同様であるので、以下に説明する部分を除き、説明を省略する。
乗算器６０２は、マルチプレクサ２１４から入力されたデータにフィルタ係数ｈ［０］を乗算して中間データ保持部６０８に供給する。そして、中間データ保持部６０８は、乗算器６０２から供給されたデータを保持し、加算器６１０に出力する。また、乗算器６０４は、マルチプレクサ２１４から入力されたデータにフィルタ係数ｈ［２］を乗算して加算器６１０に供給する。そして、加算器６１０は、中間データ保持部６０８から供給されたデータと、乗算器６０４から供給されたデータとを加算して中間データ保持部６１２に供給する。また、乗算器６０６は、マルチプレクサ２１４から入力されたデータにフィルタ係数ｈ［４］を乗算して加算器６１４に供給する。加算器６１４は、中間データ保持部６１２から供給されたデータと、乗算器６０６から供給されたデータとを加算して加算器６４０に供給する。
乗算器６２２は、マルチプレクサ２１６から入力されたデータにフィルタ係数ｈ［１］を乗算して中間データ保持部６２８に供給する。そして、中間データ保持部６２８は、乗算器６２２から供給されたデータを保持し、加算器６３０に出力する。また、乗算器６２４は、マルチプレクサ２１６から入力されたデータにフィルタ係数ｈ［３］を乗算して加算器６３０に供給する。そして、加算器６３０は、中間データ保持部６２８から供給されたデータと、乗算器６２４から供給されたデータとを加算して中間データ保持部６３２に供給する。また、乗算器６２６は、マルチプレクサ２１６から入力されたデータにフィルタ係数ｈ［５］を乗算して加算器６３４に供給する。加算器６３４は、中間データ保持部６３２から供給されたデータと、乗算器６２６から供給されたデータとを加算して加算器６４０に供給する。
即ち、本変形例に係る演算部２０６は、図２に示した演算部２０６に対する、いわゆる転置構成によるものである。これによれば、一の中間データ保持部が有するレジスタと他の中間データ保持部が有するレジスタとのクリティカルパスが短縮できる。なお、他の変形例においは、図５に示した乗算器の共有化と、図６に示した転置構成化との双方が併用されてもよい。
以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
試験装置１００の構成の一例を示す図である。 間引きフィルタ１１０の構成の一例を示す図である。 間引きフィルタ１１０のタイミングチャートの第１の例を示す図である。 間引きフィルタ１１０のタイミングチャートの第２の例を示す図である。 演算部２０６の構成の第１変形例を示す図である。 演算部２０６の構成の第２変形例を示す図である。
符号の説明
１０ ＤＵＴ
１００ 試験装置
１０２ テストヘッド
１０４ メインフレーム
１０６ ワークステーション
１０８ Ａ／Ｄ
１１０ 間引きフィルタ
１１２ メモリ
１１４ 良否判定部
２００ 入力ラッチ回路
２０２ 入力部
２０４ 入力選択部
２０６ 演算部
２０８ 後段入力作成部
２１０ 出力ラッチ回路
２１４ マルチプレクサ
２１６ マルチプレクサ
２１８ 中間データ保持部
２２０ マルチプレクサ
２２２ 中間データ保持部
２２４ マルチプレクサ
２２６ 乗算器
２２８ 乗算器
２３０ 乗算器
２３２ 加算器
２３４ 加算器
２３６ 加算器
２３８ 中間データ保持部
２４０ マルチプレクサ
２４２ 中間データ保持部
２４４ マルチプレクサ
２４６ 乗算器
２４８ 乗算器
２５０ 乗算器
２５２ 加算器
２５４ 加算器
２５６ 中間データ保持部
２５８ マルチプレクサ
２６０ マルチプレクサ
２６２ 中間データ保持部
２６４ マルチプレクサ
２６６ 制御部
５０２ 中間データ保持部
５０４ 中間データ保持部
５０６ 中間データ保持部
５０８ 中間データ保持部
５１０ 中間データ保持部
５１２ 加算器
５１４ 乗算器
５１６ 加算器
５１８ 乗算器
５２０ 加算器
５２２ 乗算器
５２４ 加算器
５２６ 加算器
５３２ 中間データ保持部
５３４ 中間データ保持部
５３６ 中間データ保持部
５３８ 中間データ保持部
５４０ 中間データ保持部
５４２ 加算器
５４４ 乗算器
５４６ 加算器
５４８ 乗算器
５５０ 加算器
５５２ 乗算器
５５４ 加算器
５５６ 加算器
５６０ 加算器
６０２ 乗算器
６０４ 乗算器
６０６ 乗算器
６０８ 中間データ保持部
６１０ 加算器
６１２ 中間データ保持部
６１４ 加算器
６２２ 乗算器
６２４ 乗算器
６２６ 乗算器
６２８ 中間データ保持部
６３０ 加算器
６３２ 中間データ保持部
６３４ 加算器
６４０ 加算器

Claims (9)

  1. 入力されたデータをダウンサンプリングする第１間引き部と、
    前記第１間引き部によってダウンサンプリングされたデータをフィルタリングして出力する第１フィルタ部と、
    前記入力されたデータにおける前記第１間引き部と異なるタイミングで、前記入力されたデータをダウンサンプリングする第３間引き部と、
    前記第３間引き部によってダウンサンプリングされたデータを、前記第１フィルタ部のフィルタ係数と異なるフィルタ係数でフィルタリングして出力する第２フィルタ部と、
    前記第１フィルタ部が出力したデータと前記第２フィルタ部が出力したデータとを加算して出力する加算部と、
    前記加算部が出力したデータをダウンサンプリングする第２間引き部と、
    前記加算部が出力したデータにおける前記第２間引き部と異なるタイミングで、前記加算部が出力したデータをダウンサンプリングする第４間引き部と
    を備え、
    前記第１フィルタ部は、前記第２間引き部によってダウンサンプリングされたデータをさらにフィルタリングして出力し、
    前記第２フィルタ部は、前記第４間引き部によってダウンサンプリングされたデータをさらにフィルタリングして出力する
    間引きフィルタ。
  2. 前記第１間引き部と前記第２間引き部とは、同一の間引き率でデータをダウンサンプリングする
    請求項１に記載の間引きフィルタ。
  3. 前記入力されたデータを遅延させる遅延部
    をさらに備え、
    前記第３間引き部は、前記遅延部によって遅延されたデータをダウンサンプリングする
    請求項２に記載の間引きフィルタ。
  4. 前記第４間引き部は、前記加算部が出力したデータが遅延されたデータをダウンサンプリングする
    請求項３に記載の間引きフィルタ。
  5. 前記第１間引き部は、前記入力されたデータと前記第２間引き部によって出力されたデータとを取得し、前記入力されたデータをダウンサンプリングしたデータの間に、前記第２間引き部によって出力されたデータを挿入して前記第１フィルタ部に供給し、
    前記第３間引き部は、前記遅延部によって遅延されたデータと前記第４間引き部によって出力されたデータを取得し、前記遅延部によって遅延されたデータをダウンサンプリングしたデータの間に、前記第４間引き部によって出力されたデータを挿入して前記第２フィルタ部に供給する
    請求項３または４に記載の間引きフィルタ。
  6. 前記第１フィルタ部は、
    前記第１間引き部又は前記第２間引き部によってダウンサンプリングされたデータに、第１のフィルタ係数を乗算して出力する第１乗算器と、
    前記第１間引き部又は前記第２間引き部によってダウンサンプリングされたデータに、第２のフィルタ係数を乗算して出力する第２乗算器と、
    前記第１乗算器が出力したデータと前記第２乗算器が出力したデータとを加算する加算器と
    を有する請求項１から５のいずれかに記載の間引きフィルタ。
  7. 前記第１フィルタ部は、
    前記入力されたデータが前記第１間引き部によってダウンサンプリングされたデータを保持する第１レジスタと、
    前記第２間引き部によってダウンサンプリングされたデータを保持する第２レジスタと、
    前記第１レジスタが保持しているデータと前記第２レジスタが保持しているデータとを順次選択して前記第２乗算器に出力するマルチプレクサと
    を有する請求項６に記載の間引きフィルタ。
  8. 前記第１フィルタ部は、フィルタ係数の変更が可能であり、設定されたフィルタ係数により前記第１間引き部又は前記第２間引き部によってダウンサンプリングされたデータをフィルタリングして出力する
    請求項１から５のいずれかに記載の間引きフィルタ。
  9. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスから出力されたデータをサンプリングしてデジタル信号のデータに変換するアナログデジタル変換部と、
    前記アナログデジタル変換部が出力したデータを入力してダウンサンプリングする、請求項１から８のいずれかに記載の間引きフィルタと、
    前記間引きフィルタによってダウンサンプリングされたデータに基づいて、前記被試験デバイスの良否を判定する良否判定部と
    を備える試験装置。
JP2004201069A 2004-07-07 2004-07-07 間引きフィルタ及び試験装置 Expired - Fee Related JP4473660B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004201069A JP4473660B2 (ja) 2004-07-07 2004-07-07 間引きフィルタ及び試験装置
CN2005800267774A CN1993787B (zh) 2004-07-07 2005-07-06 抽取滤波器以及测试装置
PCT/JP2005/012470 WO2006004148A1 (ja) 2004-07-07 2005-07-06 間引きフィルタ及び試験装置
EP05757796A EP1780739A4 (en) 2004-07-07 2005-07-06 THIN FILTER AND TEST DEVICE
US11/251,571 US20060129619A1 (en) 2004-07-07 2005-10-14 Thinning filter and test apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004201069A JP4473660B2 (ja) 2004-07-07 2004-07-07 間引きフィルタ及び試験装置

Publications (2)

Publication Number Publication Date
JP2006025154A JP2006025154A (ja) 2006-01-26
JP4473660B2 true JP4473660B2 (ja) 2010-06-02

Family

ID=35782948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004201069A Expired - Fee Related JP4473660B2 (ja) 2004-07-07 2004-07-07 間引きフィルタ及び試験装置

Country Status (5)

Country Link
US (1) US20060129619A1 (ja)
EP (1) EP1780739A4 (ja)
JP (1) JP4473660B2 (ja)
CN (1) CN1993787B (ja)
WO (1) WO2006004148A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9787290B2 (en) * 2015-05-20 2017-10-10 Altera Corporation Resource-saving circuit structures for deeply pipelined systolic finite impulse response filters

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103825B2 (ja) 1986-12-17 1994-12-14 横河電機株式会社 ストレ−ジ回路
US5289116A (en) * 1990-05-31 1994-02-22 Hewlett Packard Company Apparatus and method for testing electronic devices
US5162666A (en) * 1991-03-15 1992-11-10 Tran Dzung J Transmission gate series multiplexer
KR970001314B1 (ko) * 1994-04-14 1997-02-05 엘지반도체 주식회사 디지탈 필터
US5804726A (en) * 1995-10-16 1998-09-08 Mtd Products Inc. Acoustic signature analysis for a noisy enviroment
TW302578B (en) * 1996-04-10 1997-04-11 United Microelectronics Corp The digital filter bank structure and its application method
JP3720137B2 (ja) * 1996-09-13 2005-11-24 株式会社ルネサステクノロジ 離散型フィルタ
US6260053B1 (en) * 1998-12-09 2001-07-10 Cirrus Logic, Inc. Efficient and scalable FIR filter architecture for decimation
US6700388B1 (en) * 2002-02-19 2004-03-02 Itt Manufacturing Enterprises, Inc. Methods and apparatus for detecting electromagnetic interference
JP2004120182A (ja) * 2002-09-25 2004-04-15 Sanyo Electric Co Ltd デシメーションフィルタおよびインターポレーションフィルタ
JP2004201069A (ja) 2002-12-19 2004-07-15 Ricoh Co Ltd 画像処理装置、画像処理方法、画像処理プログラムおよび画像処理プログラムを記憶した記録媒体

Also Published As

Publication number Publication date
WO2006004148A1 (ja) 2006-01-12
EP1780739A4 (en) 2008-08-27
US20060129619A1 (en) 2006-06-15
EP1780739A1 (en) 2007-05-02
CN1993787B (zh) 2011-07-06
CN1993787A (zh) 2007-07-04
JP2006025154A (ja) 2006-01-26

Similar Documents

Publication Publication Date Title
JP4307987B2 (ja) 複数のフィルタ処理モードを有する再構成可能型デジタルフィルタ
US7409417B2 (en) Polyphase filter with optimized silicon area
US5258939A (en) Fold and decimate filter architecture
US5925093A (en) Sampling frequency converting apparatus
US8131790B2 (en) Decimation filter
US20130110898A1 (en) Apparatus for signal processing
US20080012882A1 (en) Digital Filter and Image Processing Apparatus Using the Same
JP4473660B2 (ja) 間引きフィルタ及び試験装置
JP2002158561A (ja) Ｆｉｒフィルタ及びそのデータ処理方法
US7728743B2 (en) Device and method for polyphase resampling
US9893714B2 (en) Configurable FIR filter with segmented cells
JP4643939B2 (ja) 間引きフィルタ及び試験装置
US7098836B2 (en) Signal-processing device with real-time and reprocessing operating modes
JP4249425B2 (ja) インターポーレータ
KR20070032361A (ko) 솎음 필터 및 시험 장치
TWI390841B (zh) 多速率濾波器組
KR100905153B1 (ko) 디지털 업다운 컨버터용 필터, 인터폴레이션 필터, 및데시메이션 필터
JP4413413B2 (ja) 半導体記憶装置およびデジタルフィル夕
JPH0998069A (ja) Ｆｉｒ型ディジタルフィルタ
JP2822376B2 (ja) デイジタルフイルタ
JPH10322164A (ja) ディジタルフィルタ
KR20020025540A (ko) 이산 웨이브렛 변환용 프로세서
JP3555551B2 (ja) マルチパイロットトーン検出方法および整合フィルタ
JPH05327412A (ja) 高速処理型ディジタルフィルタ
WO2017011040A1 (en) Method and apparatus for address sequencing in a linear phase fir decimation filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees