JP3555551B2 - マルチパイロットトーン検出方法および整合フィルタ - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、マルチパイロットトーン信号を検出する整合フィルタ技術に係り、特にプリアンブル信号がマルチパイロットトーン信号で構成されている場合にフィルタの回路規模を削減することができるマルチパイロットトーン検出方法および整合フィルタに関する。
【０００２】
【従来の技術】
従来、マルチパイロットトーン信号を検出する整合フィルタにおいて、バースト信号を復調するためには、バースト信号の先頭を検出する同期処理が必要となる。多くの場合、同期処理を行いやすくすることを目的として、バースト信号の先頭に固定のプリアンブルを付与することが行われる。プリアンブル信号は各バースト信号で固定であるため、プリアンブル信号に整合したフィルタを使用することにより、プリアンブル検出を行うことができる（第１従来技術）。
【０００３】
また、ＦＩＲフィルタ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ Ｆｉｌｔｅｒ：有限インパルス応答型デジタルフィルタ）の回路規模を削減するための従来技術としては、特開平９−９８０６９号公報に記載のものがある（第２従来技術）。すなわち、第２従来技術は、従来のものと同一のフィルタ特性を維持しながらタップ係数処理部の回路規模を縮小したＦＩＲ型ディジタルフィルタを提供することを目的とするものであって、クロックｃｋに同期して入力ディジタル信号を入力しシフトするｍ段からなるシフトレジスタと、シフトレジスタの各段を前段と後段に分割し２倍周波数のクロックｃｋ２により前段の出力と後段の出力とを交互に選択出力するセレクタと、セレクタから交互に入力したシフトレジスタの前段及び後段の出力に対しタップ係数処理を行うタップ係数処理部と、タップ係数処理部の出力を一時格納し１クロックｃｋ２タイム遅延して出力する遅延レジスタと、遅延レジスタの出力とタップ係数処理部の出力とを加算してシフトレジスタの全段に対する演算結果を出力する加算器と、加算器からの演算結果をクロックｃｋと同期しフィルタ出力として出力する出力レジスタとを含み、シフトレジスタの各段を前段と後段に分割してタップ係数処理するようにしている。また、タップ係数処理部には予め設定されたタップ係数を格納するタップ係数ＲＯＭと、シフトレジスタの各段にそれぞれ対応するセレクタにより交互に選択されたシフトレジスタの前段及び後段の出力とタップ係数ＲＯＭからのタップ係数データとを乗算する乗算器と、乗算器の出力を総和する全加算器とを含み、乗算器をシフトレジスタ各段の略半数の段に対応する数としている。また、タップ係数処理部として、シフトレジスタの出力をタップ係数処理することにより得られるべき全ての演算結果を記憶し、シフトレジスタの前段及び後段の出力をそれぞれ交互にアドレスとして使用することにより記憶した演算結果を読みだすようにした演算結果ＲＯＭを備えている。
【０００４】
これにより、回路規模が小さいセレクタを使用してシフトレジスタの出力を半数宛乗算のため使用するようにしたことにより、回路規模の大きい乗算器を略半数にし、タップ係数ＲＯＭの記憶容量及び全加算器のデータ加算数を大きく減少することができるため、従来技術と同じフィルタ特性を得ることができる上、全体として、回路規模を大きく縮小することができ、その上、回路規模の縮小によりＬＳＩ化にも適するＦＩＲ型ディジタルフィルタを提供することができる。また、予めタップ係数処理を行った結果を演算結果ＲＯＭに記憶しておき、シフトレジスタの出力をそのアドレスとして使用するようにしたため、タップ係数ＲＯＭ、乗算器及び全加算器の全てを削除することができる上、予め最適な演算結果を算出しておくことができるため、簡単なアドレスの使用による回路構成の簡素化と相俟って、演算処理による劣化が少ないフィルタ特性を出力することができるといった効果が開示されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、プリアンブル信号に整合した上記第１従来技術のフィルタは、一般にＦＩＲフィルタで構成されるが、マルチパイロットトーン信号によるプリアンブルではプリアンブルの時間波形は複雑な波形を有するため、タップ係数を少ないビット数で実現すると、フィルタ出力が急激に劣化する。そのため、タップ係数のビット幅を大きくする必要があり、主信号とタップ係数の乗算を行う乗算器の回路規模を削減することが難しいという問題点があった。さらに、整合フィルタには乗算器が複数使用されることが多く、乗算器の回路規模がフィルタ全体の回路規模を左右するため、マルチパイロットトーン信号に整合したフィルタの回路規模の増大を招くという問題点があった。
【０００６】
また、上記第２従来技術は、ＦＩＲフィルタのタップ係数の対称性を使用するものであり、乗算器の回路規模自体を削減することが難しいという問題点があった。
【０００７】
本発明は斯かる問題点を鑑みてなされたものであり、その目的とするところは、プリアンブル信号がマルチパイロットトーン信号で構成されている場合にフィルタの回路規模を削減することができるマルチパイロットトーン検出方法および整合フィルタを提供する点にある。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明の要旨は、マルチパイロットトーン信号を検出する整合フィルタに対して、当該検出対象のマルチパイロットトーン信号に整合したフィルタを、当該マルチパイロットトーン信号を構成する各パイロットトーン信号に整合したフィルタに分割して構成し、前記分割に使用するフィルタのタップ係数が取り得る値を０、±１、±２に制限することにより、前記フィルタを少なくとも符号反転回路およびビットシフト回路で構成し、前記マルチパイロットトーン信号は、前記マルチパイロットトーン信号を構成する前記パイロットトーン信号数に等しい個数のサブフィルタから構成されるフィルタに入力され、前記サブフィルタは各パイロットトーン信号に整合したフィルタとなっており、各パイロットトーン信号と入力波形との相関が出力されることを特徴とするマルチパイロットトーン検出方法に存する。
また、請求項２に記載の発明の要旨は、マルチパイロットトーン信号を検出する整合フィルタに対して、当該検出対象のマルチパイロットトーン信号に整合したフィルタを、複数のフィルタに分割して構成し、前記分割に使用するフィルタとして、前記マルチパイロットトーン信号を構成するパイロットトーン信号に整合したフィルタを使用し、前記分割に使用するフィルタのタップ係数が取り得る値を０、±１、±２に制限することにより、前記フィルタを少なくとも符号反転回路およびビットシフト回路で構成し、前記マルチパイロットトーン信号は、前記マルチパイロットトーン信号を構成する前記パイロットトーン信号数に等しい個数のサブフィルタから構成されるフィルタに入力され、前記サブフィルタは各パイロットトーン信号に整合したフィルタとなっており、各パイロットトーン信号と入力波形との相関が出力されることを特徴とするマルチパイロットトーン検出方法に存する。
また、請求項３に記載の発明の要旨は、マルチパイロットトーン信号を検出する整合フィルタに対して、当該マルチパイロットトーン信号に整合したフィルタを、個別のパイロットトーン信号に整合したフィルタに分割して構成し、前記分割に使用するフィルタのタップ係数が取り得る値を０、±１、±２に制限することにより、前記フィルタを少なくとも符号反転回路およびビットシフト回路で構成し、前記マルチパイロットトーン信号は、前記マルチパイロットトーン信号を構成する前記パイロットトーン信号数に等しい個数のサブフィルタから構成されるフィルタに入力され、前記サブフィルタは各パイロットトーン信号に整合したフィルタとなっており、各パイロットトーン信号と入力波形との相関が出力されることを特徴とするマルチパイロットトーン検出方法に存する。
また、請求項４に記載の発明の要旨は、前記マルチパイロットトーン信号に整合し当該マルチパイロットトーン信号を構成する各パイロットトーンに整合したフィルタの伝達関数の和に等しく設置されたフィルタの伝達関数を、加算器により前記サブフィルタの出力信号に加算することにより、前記マルチパイロットトーン信号に整合したフィルタの出力を得ることを特徴とする請求項１乃至３のいずれかの請求項に記載のマルチパイロットトーン検出方法に存する。
また、請求項５に記載の発明の要旨は、最終的なフィルタ出力として、個別の前記パイロットトーン信号に整合した前記サブフィルタの出力信号の加算結果を使用することを特徴とする請求項４に記載のマルチパイロットトーン検出方法に存する。
また、請求項６に記載の発明の要旨は、マルチパイロットトーン信号を検出する整合フィルタであって、当該マルチパイロットトーン信号に整合したフィルタを、当該マルチパイロットトーン信号を構成する各パイロットトーン信号に整合したフィルタに分割して構成し、前記分割に使用するフィルタのタップ係数が取り得る値を０、±１、±２に制限するとともに、前記フィルタを少なくとも符号反転回路およびビットシフト回路で構成し、前記マルチパイロットトーン信号は、前記マルチパイロットトーン信号を構成する前記パイロットトーン信号数に等しい個数のサブフィルタから構成されるフィルタに入力されるように構成され、前記サブフィルタは各パイロットトーン信号に整合したフィルタとなっており、各パイロットトーン信号と入力波形との相関が出力されるように構成されていることを特徴とする整合フィルタに存する。
また、請求項７に記載の発明の要旨は、マルチパイロットトーン信号を検出する整合フィルタであって、当該マルチパイロットトーン信号に整合したフィルタを、複数のフィルタに分割して構成し、前記分割に使用するフィルタを、前記マルチパイロットトーン信号を構成するパイロットトーン信号に整合したフィルタを用いて構成し、前記分割に使用するフィルタのタップ係数が取り得る値を０、±１、±２に制限するとともに、前記フィルタを少なくとも符号反転回路およびビットシフト回路で構成し、前記マルチパイロットトーン信号は、前記マルチパイロットトーン信号を構成する前記パイロットトーン信号数に等しい個数のサブフィルタから構成されるフィルタに入力されるように構成され、前記サブフィルタは各パイロットトーン信号に整合したフィルタとなっており、各パイロットトーン信号と入力波形との相関が出力されるように構成されていることを特徴とする整合フィルタに存する。
また、請求項８に記載の発明の要旨は、マルチパイロットトーン信号を検出する整合フィルタであって、当該マルチパイロットトーン信号に整合したフィルタを、個別のパイロットトーン信号に整合したフィルタに分割して構成し、前記分割に使用するフィルタのタップ係数が取り得る値を０、±１、±２に制限するとともに、前記フィルタを少なくとも符号反転回路およびビットシフト回路で構成し、前記マルチパイロットトーン信号は、前記マルチパイロットトーン信号を構成する前記パイロットトーン信号数に等しい個数のサブフィルタから構成されるフィルタに入力されるように構成され、前記サブフィルタは各パイロットトーン信号に整合したフィルタとなっており、各パイロットトーン信号と入力波形との相関が出力されるように構成されていることを特徴とする整合フィルタに存する。
また、請求項９に記載の発明の要旨は、前記マルチパイロットトーン信号に整合し当該マルチパイロットトーン信号を構成する各パイロットトーンに整合したフィルタの伝達関数の和に等しく設置されたフィルタの伝達関数を、加算器により前記サブフィルタの出力信号に加算することにより、前記マルチパイロットトーン信号に整合したフィルタの出力を得るように構成されていることを特徴とする請求項６乃至８のいずれかの請求項に記載の整合フィルタに存する。
また、請求項１０に記載の発明の要旨は、最終的なフィルタ出力として、個別の前記パイロットトーン信号に整合した前記サブフィルタの出力信号の加算結果を使用することを特徴とする請求項９に記載の整合フィルタに存する。
【０００９】
【発明の実施の形態】
本発明は、マルチパイロットトーン信号を検出する整合フィルタにおいて、マルチパイロットトーン信号に整合したフィルタを、個別のパイロットトーン信号に整合したフィルタに分割することにより、回路規模削減および低消費電力化を行うものである。
【００１０】
本発明では、マルチパイロットトーン信号は、マルチパイロットトーン信号を構成するパイロットトーン信号数に等しい個数のサブフィルタから構成されるフィルタに入力される。サブフィルタは各パイロットトーン信号に整合したフィルタとなっており、各パイロットトーン信号と入力波形との相関が出力される。マルチパイロットトーン信号に整合したフィルタの伝達関数は、マルチパイロットトーン信号を構成する各パイロットトーンに整合したフィルタの伝達関数の和に等しいため、加算器４によりサブフィルタ出力を加算することにより、マルチパイロットトーン信号に整合したフィルタの出力を得ることができる。
【００１１】
本発明では、最終的なフィルタ出力として、個別のパイロットトーン信号に整合したサブフィルタ出力の加算結果を使用するため、タップ係数を表現するためのビット数は、パイロットトーン信号に整合したサブフィルタ分割を使用しない従来の整合フィルタ、即ちマルチパイロットトーン信号に整合した１つのフィルタで使用するタップ係数のビット数よりも少ないビット数で実現することができる。特にマルチパイロットトーン信号を構成するパイロットトーン信号数が十分多い場合、個別のパイロットトーン信号に整合したサブフィルタのタップ係数を表現するためのビット数を小さくすることができる。特にタップ係数として±２，±１，０のみを使用すると、乗算器を使用せずにサブフィルタを構成することができ、回路規模の削減を実現できる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１２】
図１は、本発明の一実施の形態に係る整合フィルタを説明するための機能ブロック図である。図１に示す実施の形態は、前記マルチパイロットトーン検出方法を、バースト信号先頭に配置されたマルチパイロットトーン信号によるプリアンブルの検出に適用した例である。
【００１３】
図１に示す本発明の一実施の形態の整合フィルタにおいて、マルチパイロットトーン信号は、マルチパイロットトーン信号を構成するパイロットトーン信号数に等しい個数のサブフィルタ１，２，３から構成されるフィルタに入力される。サブフィルタ１，２，３は各パイロットトーン信号に整合したフィルタとなっており、各パイロットトーン信号と入力波形との相関が出力される。マルチパイロットトーン信号に整合したフィルタの伝達関数は、マルチパイロットトーン信号を構成する各パイロットトーンに整合したフィルタの伝達関数の和に等しいため、加算器４によりサブフィルタ１，２，３の出力信号を加算することにより、マルチパイロットトーン信号に整合したフィルタの出力を得ることができる。
【００１４】
本実施の形態では、最終的なフィルタ出力として、個別のパイロットトーン信号に整合したサブフィルタ１，２，３の出力信号の加算結果を使用するため、タップ係数ａ０，ａ１，ａ２，ａ３，ａ４を表現するためのビット数は、マルチパイロットトーン信号に整合したフィルタ以下とすることができる。特にマルチパイロットトーン信号を構成するパイロットトーン信号数が十分多い場合、個別のパイロットトーン信号に整合したサブフィルタ１，２，３のタップ係数ａ０，ａ１，ａ２，ａ３，ａ４を表現するためのビット数を小さくすることができる。特にタップ係数ａ０，ａ１，ａ２，ａ３，ａ４として±２，±１，０のみを使用すると、乗算器を使用せずにサブフィルタ１，２，３を構成することができ、回路規模の削減を実現できる。
【００１５】
プリアンブル検出用の整合フィルタに入力される受信信号は所定のフレームフォーマットの信号であり、一例を図２フレームフォーマットの一例に示す。図２を参照すると、本実施の形態では、バースト先頭にはマルチパイロットトーン信号により構成されるプリアンブルが配置され、プリアンブルに続きデータが受信される。プリアンブルを構成するマルチパイロットトーン信号は、予め定められた信号であり、すべてのバースト信号の先頭に固定的に配置される。
【００１６】
図１に示すように、本実施の形態では、マルチパイロットトーン検出用整合フィルタに入力された受信信号は、マルチパイロットトーン信号を構成するパイロットトーン数ｎに等しい数からなるサブフィルタ１，２，３に入力される。
【００１７】
次に、サブフィルタ１，２，３の構成を図３を参照して説明する。図３は、図１のサブフィルタ１，２，３の一実施の形態を示す機能ブロック図である。本実施の形態では、サブフィルタ１，２，３として５タップのＦＩＲフィルタ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ Ｆｉｌｔｅｒ：有限インパルス応答型デジタルフィルタ）を採用したケースについて説明する。
【００１８】
まず、図３を参照すると、サブフィルタ１，２，３の入力信号は遅延器５，６，７，８により順次遅延される。乗算演算器９，１０，１１，１２，１３は乗算演算器入力と乗算演算器９，１０，１１，１２，１３ごとに設定されるタップ係数ａ０，ａ１，ａ２，ａ３，ａ４との乗算を行う回路である。
【００１９】
乗算演算器９にはサブフィルタ１，２，３の入力信号が、乗算演算器１０には遅延器５により１タイムスロット遅延されたサブフィルタ１，２，３の入力信号がそれぞれ入力される。乗算演算器１１には遅延器６の出力信号が入力され、遅延器５および遅延器６により、２タイムスロット遅延されたサブフィルタ１，２，３の入力信号が入力される。同様に、乗算演算器１２には、遅延器７の出力信号である３タイムスロット遅延されたサブフィルタ１，２，３の入力信号が入力され、乗算演算器１３には、遅延器８の出力信号である４タイムスロット遅延されたサブフィルタ１，２，３の入力信号が入力される。
【００２０】
乗算演算器９，１０，１１，１２，１３には、図３に示すように、タップ係数ａ０，ａ１，ａ２，ａ３，ａ４が設定されており、乗算演算器９，１０，１１，１２，１３により、乗算演算器９，１０，１１，１２，１３の入力信号とタップ係数ａ０，ａ１，ａ２，ａ３，ａ４の乗算結果が出力される。乗算演算器９，１０，１１，１２，１３は乗算器で実現することができるが、タップ係数ａ０，ａ１，ａ２，ａ３，ａ４を表現するビット数を制限することが可能である場合、乗算器を使用しない構成で実現することができる。加算器１４には、乗算演算器９，１０，１１，１２，１３の出力信号が入力され、乗算演算器９，１０，１１，１２，１３の出力信号の加算結果をサブフィルタ１，２，３の出力信号として出力する。
【００２１】
再び図１に戻って説明する。サブフィルタ１，２，３の出力信号は加算器４に入力される。加算器４はサブフィルタ１，２，３の出力信号の加算を行い、加算結果をマルチパイロットトーン信号整合フィルタ出力として出力する。
【００２２】
次に、タップ係数ａ０，ａ１，ａ２，ａ３，ａ４が±２，±１，０に制限されている場合のサブフィルタの構成を、図４の簡略化されたサブフィルタの一実施の形態を示すブロック図を用いて説明する。図４は、簡略化されたサブフィルタの一実施の形態を示す機能ブロック図である。
【００２３】
図４を参照すると、遅延器１５，１６，１７，１８’は入力信号を１タイムスロット遅延する遅延器であり、サブフィルタ１，２，３の入力信号を順次遅延する。サブフィルタ１，２，３の入力信号、および遅延器１５，１６，１７，１８’により遅延されたサブフィルタ１，２，３の入力信号は、乗算演算器１８，１９，２０，２１，２２へ入力される。
【００２４】
次に、−２倍を実現するための乗算演算器９，１０，１１，１２，１３の構成を図５を参照して説明する。図５は、図４の乗算演算器９，１０，１１，１２，１３の一実施の形態を示す機能ブロック図である。
【００２５】
図５を参照すると、符号反転回路２４は、入力信号の符号変換を行う回路である。２進表示として２の補数表示を使用する場合、符号反転回路２４は、例えばビット反転回路と加算器により構成される。符号反転回路２４の出力信号はビットシフト回路２５に入力され、１ビットシフトが施される。−１倍を実現するための乗算演算器９，１０，１１，１２，１３は、例えば、図５からビットシフト回路２５を削除した回路により構成される。また２倍を実現するための乗算演算器９，１０，１１，１２，１３は、例えば、図５から符号反転回路２４を削除した回路により構成される。
【００２６】
次に、マルチパイロットトーン信号が複素数の場合の、乗算演算器９，１０，１１，１２，１３の構成を図６を参照して説明する。図６は、図４の乗算演算器９，１０，１１，１２，１３の他の実施の形態を示す機能ブロック図である。
【００２７】
図６を参照すると、実数乗算演算器２６，２７は図５に一実施の形態を示した実数の乗算演算器である。乗算演算器入力実部は、実数乗算演算器２６，２８へ入力され、乗算演算器入力虚部は、実数乗算演算器２７，２９へ入力される。実数乗算演算器２６，２７出力は加算器３０へ入力され、複素数乗算演算器出力実部として、加算結果が出力される。実数乗算演算器２８，２９の出力信号は加算器３１へ入力され、複素数乗算演算器出力虚部として、加算結果が出力される。
【００２８】
再び図４に戻って説明する。乗算演算器１８，１９，２０，２１，２２の出力は加算器２３に入力され、乗算演算器１８，１９，２０，２１，２２の出力を加算した結果がフィルタ出力として出力される。
【００２９】
次に、図１に示す本実施の形態の動作について説明する。まず、図１のフィルタ分割について説明する。一般に整合フィルタは相関と等価であり、マルチパイロットトーン信号（ｆ１＋ｆ２＋…＋ｆｎ）を構成するパイロットトーン信号をｆ１，ｆ２，…，ｆｎとし、フィルタ入力信号をｘ、相関をｆ１（ｘ），ｆ２（ｘ），…，ｆｎ（ｘ）で表すと、
【００３０】

という関係が成立する。
【００３１】
従って、図１に示すように、マルチパイロットトーン信号（ｆ１＋ｆ２＋…＋ｆｎ）に整合したフィルタを、マルチパイロットトーン信号（ｆ１＋ｆ２＋…＋ｆｎ）を構成するパイロットトーン信号ｆ１，ｆ２，…，ｆｎに整合したサブフィルタ１，２，３と、サブフィルタ１，２，３の出力信号を加算する加算器４に分割することができる。ここでサブフィルタ１，２，３は、マルチパイロットトーン信号（ｆ１＋ｆ２＋…＋ｆｎ）を構成するパイロットトーン信号ｆ１，ｆ２，…，ｆｎに整合したフィルタである。
【００３２】
次に、図１に示すサブフィルタ１，２，３の動作について説明する。フィルタ分割の説明で示した通り、マルチパイロットトーン信号（ｆ１＋ｆ２＋…＋ｆｎ）に整合したフィルタは、各パイロットトーン信号ｆ１，ｆ２，…，ｆｎに整合したフィルタに分割することができる。各パイロットトーン信号ｆ１，ｆ２，…，ｆｎに整合したフィルタは、パイロットトーン信号ｆ１，ｆ２，…，ｆｎと入力の相関を出力するフィルタであるため、乗算器を使用する構成とする場合、サブフィルタは図３サブフィルタの一実施の形態を示すブロック図に示す一般的なＦＩＲフィルタで構成される。タップ係数ａ０，ａ１，ａ２，ａ３，ａ４として、マルチパイロットトーン信号（ｆ１＋ｆ２＋…＋ｆｎ）を構成する各パイロットトーン信号ｆ１，ｆ２，…，ｆｎに整合したフィルタのタップ係数ａ０，ａ１，ａ２，ａ３，ａ４が設定されるため、サブフィルタ１，２，３の出力信号はｆ１（ｘ），ｆ２（ｘ），…，ｆｎ（ｘ）となり、加算器４によりｆ１（ｘ）＋ｆ２（ｘ）＋…＋ｆｎ（ｘ）が算出される。式（１）から加算器出力は、マルチパイロットトーン信号（ｆ１＋ｆ２＋…＋ｆｎ）に整合したフィルタの出力に等しく、図１に示す構成によりマルチパイロットトーン信号（ｆ１＋ｆ２＋…＋ｆｎ）に整合したフィルタが実現される。
【００３３】
次に、図４のサブフィルタの動作について説明する。図４に示した実施の形態は、図３に示した実施の形態において、乗算演算器９，１０，１１，１２，１３を、図４に示す簡略化された乗算演算器１８，１９，２０，２１，２２で実現した回路となっている。そのため、乗算演算器１８，１９，２０，２１，２２により、タップ係数ａ０，ａ１，ａ２，ａ３，ａ４として設定される±２，±１，０の乗算が実現されれば、サブフィルタ１，２，３として動作する。以下、乗算演算器１８，１９，２０，２１，２２の動作を図５を用いて説明する。タップ係数ａ０，ａ１，ａ２，ａ３，ａ４として−２が設定された場合、乗算演算器９，１０，１１，１２，１３は符号反転回路２４およびビットシフト回路２５により構成される。符号反転回路２４により−１倍の乗算が実施され、乗算演算器１８，１９，２０，２１，２２の入力信号の符号が反転される。符号反転回路２４の出力信号はビットシフト回路２５へ入力され、ビットシフトにより符号反転回路２４の出力信号が２倍される。以上から、乗算演算器全体として、入力信号の−２倍が実現されることが分かる。タップ係数ａ０，ａ１，ａ２，ａ３，ａ４として−１が設定された場合、乗算演算器１８，１９，２０，２１，２２は符号反転回路２４のみで構成され、乗算演算器入力を−１倍する。タップ係数ａ０，ａ１，ａ２，ａ３，ａ４として０が設定された場合、乗算演算器９，１０，１１，１２，１３を削除し、加算器２３の入力のうち該当する入力を０固定とすることで、０倍として動作する。タップ係数ａ０，ａ１，ａ２，ａ３，ａ４として１倍が設定された場合、乗算演算器９，１０，１１，１２，１３を削除し、遅延器１５、１６、１７、１８’の出力を直接加算器に入力することで、１倍として動作する。タップ係数ａ０，ａ１，ａ２，ａ３，ａ４として２が設定された場合、ビットシフト回路２５のみの構成となるため、乗算演算器全体として２倍の乗算演算器として動作する。
【００３４】
簡略化された乗算演算器を使用したマルチパイロットトーン信号（ｆ１＋ｆ２＋…＋ｆｎ）の整合フィルタの一動作例を図８乃至図１０に示す。またこのときに使用したマルチパイロットトーン信号（ｆ１＋ｆ２＋…＋ｆｎ）の波形（パイロットトーン数６）を図７に示す。
【００３５】
図７は、マルチパイロットトーン信号（ｆ１＋ｆ２＋…＋ｆｎ）の一例を説明するためのグラフである。また、図８は、図４の乗算演算器を用いたフィルタの一動作例を説明するためのフィルタ出力のグラフ（量子化誤差なしの場合）、図９は、図４の乗算演算器を用いたフィルタの一動作例を説明するためのフィルタ出力のグラフ（フィルタ分割の場合）、図１０は、図４の乗算演算器を用いたフィルタの一動作例を説明するためのフィルタ出力のグラフ（フィルタ分割なしの場合）である。
【００３６】
図８乃至図１０に示した動作例は、サブフィルタ１，２，３のタップ係数ａ０，ａ１，ａ２，ａ３，ａ４を±１，０に制限した場合の動作例である。図８に示すように、フィルタ出力（量子化誤差なし）は、タップ係数ａ０，ａ１，ａ２，ａ３，ａ４の量子化を行わなかった場合の理想的なフィルタ出力であり、図９に示すように、フィルタ出力（フィルタ分割）は、簡略化された乗算演算器を使用したフィルタ出力である。
【００３７】
比較のため、図１０に示すように、フィルタ出力（フィルタ分割なし）に、フィルタ分割を行わず、タップ係数ａ０，ａ１，ａ２，ａ３，ａ４を±１，０に量子化をした場合のフィルタ出力を示す。
【００３８】
以上より、パイロットトーン信号ｆ１，ｆ２，…，ｆｎに整合したサブフィルタ分割を使用しない整合フィルタ構成では、量子化誤差の無い理想的なフィルタと比べ、フィルタ出力のピーク特性は大幅に劣化している。本発明を使用した整合フィルタ出力は、理想的な整合フィルタ出力とほぼ一致するピーク特性を示しており、ピーク特性に影響を与えずにフィルタの回路規模削減が実現できていることが分かる。
【００３９】
以上説明したように本実施の形態によれば、マルチパイロットトーン信号（ｆ１＋ｆ２＋…＋ｆｎ）に整合したフィルタ出力を得るために、各パイロットトーン信号ｆ１，ｆ２，…，ｆｎに整合したサブフィルタ１，２，３の出力信号を加算する構成を用いることができ、その結果、回路規模削減を実現できるようになるといった効果を奏する。
【００４０】
特にマルチパイロットトーン信号（ｆ１＋ｆ２＋…＋ｆｎ）を構成するパイロットトーン信号ｆ１，ｆ２，…，ｆｎが複数あり、出力の精度を保ったままサブフィルタ１，２，３のタップ係数ａ０，ａ１，ａ２，ａ３，ａ４を表現するビット数を制限することが可能な場合にあっては、サブフィルタ１，２，３の乗算演算器（乗算演算器９，１０，１１，１２，１３、乗算演算器１８，１９，２０，２１，２２、実数乗算演算器２６，２７，２８，２９）を乗算器なしで構成することができるようになるといった効果を奏する。
【００４１】
なお、本発明が上記実施の形態に限定されず、本発明の技術思想の範囲内において、上記実施の形態は適宜変更され得ることは明らかである。また上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。また、各図において、同一構成要素には同一符号を付している。
【００４２】
【発明の効果】
以上説明したように本発明によれば、マルチパイロットトーン信号に整合したフィルタ出力を得るために、各パイロットトーン信号に整合したサブフィルタ出力を加算する構成を用いることができ、その結果、回路規模削減を実現できるようになるといった効果を奏する。
【００４３】
特にマルチパイロットトーン信号を構成するパイロットトーン信号が複数あり、出力の精度を保ったままサブフィルタのタップ係数を表現するビット数を制限することが可能な場合にあっては、サブフィルタの乗算演算器を乗算器なしで構成することができるようになるといった効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る整合フィルタを説明するための機能ブロック図である。
【図２】フレームフォーマットの一例である。
【図３】図１のサブフィルタの一実施の形態を示す機能ブロック図である。
【図４】簡略化されたサブフィルタの一実施の形態を示す機能ブロック図である。
【図５】図４の乗算演算器の一実施の形態を示す機能ブロック図である。
【図６】図４の乗算演算器の他の実施の形態を示す機能ブロック図である。
【図７】マルチパイロットトーン信号の一例を説明するためのグラフである。
【図８】図４の乗算演算器を用いたフィルタの一動作例を説明するためのフィルタ出力のグラフ（量子化誤差なしの場合）である。
【図９】図４の乗算演算器を用いたフィルタの一動作例を説明するためのフィルタ出力のグラフ（フィルタ分割の場合）である。
【図１０】図４の乗算演算器を用いたフィルタの一動作例を説明するためのフィルタ出力のグラフ（フィルタ分割なしの場合）である。
【符号の説明】
１，２，３…サブフィルタ
５，６，７，８…遅延器
９，１０，１１，１２，１３…乗算演算器
４，１４…加算器
１５，１６，１７，１８’…遅延器
１８，１９，２０，２１，２２…乗算演算器
２３…加算器
２４…符号反転回路
２５…ビットシフト回路
２６，２７，２８，２９…実数乗算演算器
３０，３１…加算器
ａ０，ａ１，ａ２，ａ３，ａ４…タップ係数

Claims (10)

1. マルチパイロットトーン信号を検出する整合フィルタに対して、当該検出対象のマルチパイロットトーン信号に整合したフィルタを、当該マルチパイロットトーン信号を構成する各パイロットトーン信号に整合したフィルタに分割して構成し、
   前記分割に使用するフィルタのタップ係数が取り得る値を０、±１、±２に制限することにより、前記フィルタを少なくとも符号反転回路およびビットシフト回路で構成し、
   前記マルチパイロットトーン信号は、前記マルチパイロットトーン信号を構成する前記パイロットトーン信号数に等しい個数のサブフィルタから構成されるフィルタに入力され、
   前記サブフィルタは各パイロットトーン信号に整合したフィルタとなっており、各パイロットトーン信号と入力波形との相関が出力される
   ことを特徴とするマルチパイロットトーン検出方法。
2. マルチパイロットトーン信号を検出する整合フィルタに対して、当該検出対象のマルチパイロットトーン信号に整合したフィルタを、複数のフィルタに分割して構成し、
   前記分割に使用するフィルタとして、前記マルチパイロットトーン信号を構成するパイロットトーン信号に整合したフィルタを使用し、
   前記分割に使用するフィルタのタップ係数が取り得る値を０、±１、±２に制限することにより、前記フィルタを少なくとも符号反転回路およびビットシフト回路で構成し、
   前記マルチパイロットトーン信号は、前記マルチパイロットトーン信号を構成する前記パイロットトーン信号数に等しい個数のサブフィルタから構成されるフィルタに入力され、
   前記サブフィルタは各パイロットトーン信号に整合したフィルタとなっており、各パイロットトーン信号と入力波形との相関が出力される
   ことを特徴とするマルチパイロットトーン検出方法。
3. マルチパイロットトーン信号を検出する整合フィルタに対して、当該マルチパイロットトーン信号に整合したフィルタを、個別のパイロットトーン信号に整合したフィルタに分割して構成し、
   前記分割に使用するフィルタのタップ係数が取り得る値を０、±１、±２に制限することにより、前記フィルタを少なくとも符号反転回路およびビットシフト回路で構成し、
   前記マルチパイロットトーン信号は、前記マルチパイロットトーン信号を構成する前記パイロットトーン信号数に等しい個数のサブフィルタから構成されるフィルタに入力され、
   前記サブフィルタは各パイロットトーン信号に整合したフィルタとなっており、各パイロットトーン信号と入力波形との相関が出力される
   ことを特徴とするマルチパイロットトーン検出方法。
4. 前記マルチパイロットトーン信号に整合し当該マルチパイロットトーン信号を構成する各パイロットトーンに整合したフィルタの伝達関数の和に等しく設置されたフィルタの伝達関数を、加算器により前記サブフィルタの出力信号に加算することにより、前記マルチパイロットトーン信号に整合したフィルタの出力を得る
   ことを特徴とする請求項１乃至３のいずれかの請求項に記載のマルチパイロットトーン検出方法。
5. 最終的なフィルタ出力として、個別の前記パイロットトーン信号に整合した前記サブフィルタの出力信号の加算結果を使用する
   ことを特徴とする請求項４に記載のマルチパイロットトーン検出方法。
6. マルチパイロットトーン信号を検出する整合フィルタであって、
   当該マルチパイロットトーン信号に整合したフィルタを、当該マルチパイロットトーン信号を構成する各パイロットトーン信号に整合したフィルタに分割して構成し、
   前記分割に使用するフィルタのタップ係数が取り得る値を０、±１、±２に制限するとともに、前記フィルタを少なくとも符号反転回路およびビットシフト回路で構成し、
   前記マルチパイロットトーン信号は、前記マルチパイロットトーン信号を構成する前記パイロットトーン信号数に等しい個数のサブフィルタから構成されるフィルタに入力されるように構成され、
   前記サブフィルタは各パイロットトーン信号に整合したフィルタとなっており、各パイロットトーン信号と入力波形との相関が出力されるように構成されている
   ことを特徴とする整合フィルタ。
7. マルチパイロットトーン信号を検出する整合フィルタであって、
   当該マルチパイロットトーン信号に整合したフィルタを、複数のフィルタに分割して構成し、
   前記分割に使用するフィルタを、前記マルチパイロットトーン信号を構成するパイロットトーン信号に整合したフィルタを用いて構成し、
   前記分割に使用するフィルタのタップ係数が取り得る値を０、±１、±２に制限するとともに、前記フィルタを少なくとも符号反転回路およびビットシフト回路で構成し、
   前記マルチパイロットトーン信号は、前記マルチパイロットトーン信号を構成する前記パイロットトーン信号数に等しい個数のサブフィルタから構成されるフィルタに入力されるように構成され、
   前記サブフィルタは各パイロットトーン信号に整合したフィルタとなっており、各パイロットトーン信号と入力波形との相関が出力されるように構成されている
   ことを特徴とする整合フィルタ。
8. マルチパイロットトーン信号を検出する整合フィルタであって、
   当該マルチパイロットトーン信号に整合したフィルタを、個別のパイロットトーン信号に整合したフィルタに分割して構成し、
   前記分割に使用するフィルタのタップ係数が取り得る値を０、±１、±２に制限するとともに、前記フィルタを少なくとも符号反転回路およびビットシフト回路で構成し、
   前記マルチパイロットトーン信号は、前記マルチパイロットトーン信号を構成する前記パイロットトーン信号数に等しい個数のサブフィルタから構成されるフィルタに入力されるように構成され、
   前記サブフィルタは各パイロットトーン信号に整合したフィルタとなっており、各パイロットトーン信号と入力波形との相関が出力されるように構成されている
   ことを特徴とする整合フィルタ。
9. 前記マルチパイロットトーン信号に整合し当該マルチパイロットトーン信号を構成する各パイロットトーンに整合したフィルタの伝達関数の和に等しく設置されたフィルタの伝達関数を、加算器により前記サブフィルタの出力信号に加算することにより、前記マルチパイロットトーン信号に整合したフィルタの出力を得るように構成されている
   ことを特徴とする請求項６乃至８のいずれかの請求項に記載の整合フィルタ。
10. 最終的なフィルタ出力として、個別の前記パイロットトーン信号に整合した前記サブフィルタの出力信号の加算結果を使用する
    ことを特徴とする請求項９に記載の整合フィルタ。

Images