JP4471694B2 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP4471694B2
JP4471694B2 JP2004094256A JP2004094256A JP4471694B2 JP 4471694 B2 JP4471694 B2 JP 4471694B2 JP 2004094256 A JP2004094256 A JP 2004094256A JP 2004094256 A JP2004094256 A JP 2004094256A JP 4471694 B2 JP4471694 B2 JP 4471694B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
forming
group
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004094256A
Other languages
English (en)
Other versions
JP2004343074A (ja
Inventor
裕二 堀
光浩 田中
小田　　修
ブルーノ ダディン
エヴァ モンロイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JP2004343074A publication Critical patent/JP2004343074A/ja
Application granted granted Critical
Publication of JP4471694B2 publication Critical patent/JP4471694B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、所望の色の光を発光する半導体発光素子および半導体発光基板、さらには当該半導体発光素子の製造方法に関する。
III族窒化物膜は、半導体発光素子を構成する半導体膜として用いられており、近年においては、特に緑色光から青色光用の高輝度光源、さらには、紫外光及び白色光用の光源としての半導体発光素子における半導体膜としても期待されている。
図１は、従来のいわゆるＰＮ型の半導体発光素子の一例を示す構成図である。
図１に示す半導体発光素子１０においては、主としてサファイア単結晶からなる基板１上において、ＧａＮからなるバッファ層２、Ｓｉドープのｎ−ＧａＮからなる下地層３、Ｓｉドープのｎ−ＡｌＧａＮからなるｎ型導電層４、発光層５、Ｍｇドープのｐ−ＡｌＧａＮからなるp型クラッド層６、Ｍｇドープのｐ−ＧａＮからなるｐ型導電層７がこの順に形成されている。
発光層５は、単一のIII族窒化物層や多重量子井戸（ＭＱＷ）構造として構成することができ、特に近年においては、量子ドット構造として構成することもできる。この量子ドット構造は、例えば図２に示すように、ＧａＮからなる基層１７中においてＧａＩｎＮからなる島状結晶１２−１〜１２−５が形成されたような構成を呈する。なお、この島状構造は互いに孤立していても良いし、相互に連結されていても良い。島状構造の具体的な態様は、その作製条件などに依存する。本例においては、島状構造１２−１〜１２−５が互いに孤立するようにして描いている。
ｎ型導電層３の一部は露出しており、この露出した部分にＡｌ／Ｔｉなどのｎ型電極８が形成されるとともに、ｐ型導電層７上にはＡｕ／Ｎｉなどのｐ型電極９が形成されている。そして、ｎ型電極８及びｐ型電極９間に所定の電圧を印加することにより、発光層５内でキャリアの再結合が生じ、所定の波長の光を発光する。なお、発光波長は、発光層の構造及び組成などによって決定される。
図１に示す半導体発光素子１０においては、下地層３及びｎ型導電層４がｎ型半導体層群を構成し、ｐ型クラッド層６及びｐ型導電層７がｐ型半導体層群を構成する。
図１に示す半導体発光素子１０を実用に供するためには、半導体発光素子１０を水素を含まない雰囲気中に配置した後、４００℃以上の温度で加熱することにより、ｐ型クラッド層６及びｐ型導電層７からなるｐ型半導体層群の抵抗値を所定の値まで低減する活性化処理を行う必要がある。例えば、そのような加熱を行うことにより、ｐ型半導体層群ドーパントとして添加されたＭｇに結合した水素元素を離脱除去してｐ型半導体層群を活性化する技術は、既に公知である（例えば、特許文献１参照。）。
特許第２５４０７９９１号公報
しかしながら、発光層５を図２に示すような量子ドット構造として構成した場合、このような高温度における活性化処理は、このような量子ドット構造を破壊してしまう場合があった。その結果、実用に供することのできる短波長の半導体発光素子を作製することができないでいた。
本発明は、上記課題に鑑みてなされたものであり、量子ドット構造型の発光層を備え、かつ、実用に供することのできる程度の発光を実現する半導体発光素子、及び半導体基板を提供することを目的とする。さらには係る半導体発光素子の製造方法を提供することを目的とする。
上記課題を解決するため、請求項１の発明は、半導体発光素子を製造する方法であって、a)所定の基材の上に、少なくともＡｌを含む第１のIII族窒化物にて、転位密度が１×１０11／ｃｍ2以下であり、（００２）面のＸ線ロッキングカーブ半値幅が２００秒以下であり、かつ、キャリア密度が１×１０16／ｃｍ3以上である下地層を形成する下地層形成工程と、b)前記下地層の上に、ＭＯＣＶＤ法により全III族元素に対するＧａ含有量が５０原子％以上である第２のIII族窒化物にてｐ型半導体層群を形成するｐ型層形成工程と、c)水素を含まない雰囲気中で加熱する加熱工程と、d)前記ｐ型半導体層群の上に、発光層を形成する工程であって、d-1)前記ｐ型半導体層群の上に、第３のIII族窒化物にて島状結晶を量子効果を発現するように形成する島状結晶形成工程と、d-2)第４の窒化物に前記島状結晶を埋め込むことにより前記発光層を形成する埋め込み工程と、を備える発光層形成工程と、e)前記発光層の上に、全III族元素に対するＧａ含有量が５０原子％以上である第５のIII族窒化物にてｎ型半導体層群を形成するｎ型層形成工程と、を備えることを特徴とする。
また、請求項２の発明は、請求項１に記載の製造方法であって、前記島状結晶形成工程が、ＭＯＣＶＤ法により前記島状結晶を形成する工程であり、Ｉｎ原料を供給した後、他のIII族原料及びＶ族原料を同時に供給する、ことを特徴とする。
また、請求項３の発明は、請求項１または請求項２に記載の製造方法であって、前記発光層形成工程が、ＭＢＥ法により前記発光層を形成する工程である、ことを特徴とする。
また、請求項４の発明は、請求項１ないし請求項３のいずれかに記載の製造方法であって、前記下地層形成工程が、ＭＯＣＶＤ法により１１００℃以上の温度で前記下地層を形成する工程であることを特徴とする。
本発明の発明者は、上記目的を達成するべく鋭意検討を実施した。その結果、所定の基板上において、上述したような高結晶品質のＡｌ含有III族窒化物下地層を設け、ｐ型半導体層群及びｎ型半導体層群をＧａを主成分とするIII族窒化物から構成し、さらには、図１に示すような従来の半導体素子構成における、ｐ型半導体層群及びｎ型半導体層群の積層順序を逆転させて、発光層とｎ型半導体層群とを積層する以前にｐ型半導体層群を形成し、これを十分に低抵抗化してキャリア密度を１×１０16／ｃｍ3以上したうえで、発光層において量子効果を発現する量子ドット構造を形成することによって、量子ドット構造を破壊することなく、実用に供することのできる程度の発光を実現する半導体発光素子を作製できることを見出したものである。したがって、本発明によれば、極めて簡易なプロセスで量子ドット構造の発光層を有し、実用に供することのできる程度の発光を実現する半導体発光素子を提供することができる。
また、本発明においては、発光層が量子ドット構造を呈しているため、キャリアの閉じ込めに際して、量子井戸構造で用いられているようなダブルへテロ構造を採用しなくとも、キャリア閉じ込めを十分に実現できる。したがって、ダブルへテロ構造などで使用されているような、バンドギャップが発光層よりも大きなクラッド層を設ける必要がない。これは、発光層中の量子ドットのバンドギャップよりも、量子ドットを含む発光層の母材のバンドギャップの方が大きく、結果として、発光層中にダブルへテロ構造が形成されていることになるためである。本実施の形態においては、このような発光層の構造を疑似ダブルへテロ構造と呼ぶことにする。
また、発光層が複数層から構成される場合、発光層中には複数の疑似ダブルヘテロ構造が形成されることになり、キャリアの閉じ込め効果がさらに向上する。
但し、本発明においては、クラッド層の形成を全く排除するものでない。従来のように、発光層に隣接させてクラッド層を形成することにより、キャリアの閉じ込め効果をより増大させることができる。
上記のような範囲のキャリア密度を有するｐ型半導体層群は、ｐ型半導体層群をＭＯＣＶＤ法で形成した後に、高温度における熱処理による活性化処理を施すことによって、あるいは、ＭＢＥ法でｐ型半導体層群を形成することによって、実現できる。もちろん、両者の組み合わせも有効である。
本発明によれば、上述したように高温度における熱処理のみならず、十分に低い温度で熱処理した場合においても、ｐ型半導体層群を十分に活性化して低抵抗化し、実用に供することのできる半導体発光素子を提供することができる。
なお、本発明における「島状結晶」は、互いに孤立するように形成することもできるし、薄層を介して互いに結合するようにした網目状に形成することもできる。これらの具体的な態様は、島状結晶の作製条件などに依存する。
請求項１ないし請求項４の発明によれば、発光層を形成する前に、ｐ型層としての機能を発揮するｐ型半導体層群を形成するので、島状結晶による量子ドット構造を有する発光層が、ｐ型半導体層群に対し施される処理に伴って破壊されることがないことから、極めて簡易なプロセスで、実用に供することのできる程度の発光を実現する半導体発光素子あるいは半導体基板が実現される。
特に、請求項１ないし請求項４の発明によれば、ｐ型半導体層群の活性化のための加熱処理によって、発光層が破壊されることがない。
また、請求項２の発明によれば、島状結晶の大きさを精度良く制御することができる。
また、請求項３の発明によれば、発光層の形成を精密に制御することができる。
以下、本発明を発明の実施の形態に即して詳細に説明する。
図３は、本実施の形態に係る半導体発光素子の一例を示す構成図である。図３に示す半導体発光素子３０は、基板２１上において、下地層２３、ｐ型導電層２４、発光層２５、ｎ型クラッド層２６、及びｎ型導電層２７をこの順に備えている。そして、ｐ型導電層２４の一部は露出しており、この露出したｐ型導電層２４上には、例えばＡｕ／Ｎｉからなるｐ型電極２８が形成されてなる。ｎ型導電層２７上には、例えばＡｌ／Ｔｉからなるｎ型電極２９が形成されてなる。すなわち、半導体発光素子３０は、いわゆるＰＮ型の半導体発光素子を構成してなるものである。
また、発光層２５は、量子ドット構造、すなわち、図２に示すような、所定のIII族窒化物からなる基層１７中に所定のIII族窒化物からなる複数の島状結晶１２−１〜１２−５が互いに孤立して配置されてなる構造を呈している。
図３においては、ｐ型導電層２４がｐ型半導体層群を構成し、ｎ型クラッド層２６及びｎ型導電層２７がｎ型半導体層群を構成している。なお、ｎ型クラッド層２６は必要に応じて省略することもできる。
下地層２３は、Ａｌを含み、転位密度が１×１０11／ｃｍ2以下であり、かつ、（００２）面におけるＸ線ロッキングカーブにおける半値幅が２００秒以下である高結晶品質のIII族窒化物から構成することが必要である。これによって、下地層２３上に形成したｐ型導電層２４は、下地層２３の優れた結晶品質を引き継いで、良好な結晶品質を有するようになる。
ｐ型導電層２４は、例えばＭＢＥ法を用いて形成することができる。ＭＢＥ法を用いる場合、水素元素が存在しない超高真空の状態でｐ型導電層２４が形成されるため、ｐ型導電層２４の中に水素元素が取り込まれることがない。よって、高温に加熱することによる活性化処理の必要がない。すなわち、ｐ型導電層２４中のドーパントと結合する水素元素の量が低減されるので、ｐ型導電層２４は以下に示すような高いキャリア密度を有するようになる。
また、ＭＢＥ法に代えて、例えばＭＯＣＶＤ法を用いる場合であれば、成膜時には水素元素を雰囲気中に含むことになるが、水素を含有しない雰囲気でｐ型導電層２４を加熱して活性化処理することにより、ｐ型半導体層２４中のドーパントと結合した水素元素を効率的に離脱及び除去することができる。その結果、ｐ型導電層２４はやはり以下に示すような高いキャリア密度を有するようになる。これにより、量子ドット構造を有する発光層を備え、実用に供することのできる程度の発光を実現する半導体発光素子３０を簡易に得ることができる。
ｐ型導電層２４のキャリア密度は、１×１０16／ｃｍ3以上であることが必要であり、さらには１×１０17／ｃｍ3以上であることが好ましい。これにより、ｐ型導電層２４内での電圧降下を抑制でき、発光層２５に効率的に電圧を加えることができることで、発光効率を向上できる。特に、発光層を複数層として構成する場合、係る効果は顕著となる。
なお、下地層２３の転位密度は５×１０10／ｃｍ2以下であることが好ましく、さらには１×１０10／ｃｍ2以下であることが好ましい。また、下地層２３の半値幅は１００秒以下であることが好ましく、さらには６０秒以下であることが好ましい。
また、下地層２３の表面粗さＲａは３Å以下であることが好ましい。表面粗さは、原子力間顕微鏡（ＡＦＭ）を用いて５μｍ角の範囲で測定する。
下地層２３を構成するIII族窒化物中のＡｌ含有量が多いほど、基板２１に起因した転位が基板２１と下地層２３との界面で絡み、下地層２３中に伝搬する転位の割合が減少する。その結果、下地層２３中の転位密度が減少し、下地層２３の結晶品質がさらに向上する。このため、下地層２３を構成する前記III族窒化物は、できるだけ多くのＡｌを含むことが好ましく、具体的には全III族元素に対して５０原子％以上の割合でＡｌを含むことが好ましく、さらには総てのIII族元素がＡｌからなり、下地層２３がＡｌＮから構成されていることが好ましい。
なお、下地層２３の膜厚は大きい方が好ましく、具体的には０．１μｍ以上、さらには０．５μｍ以上の厚さに形成することが好ましい。下地層２３の厚さの上限値は特に限定されるものではなく、クラックの発生の程度や、半導体発光素子の用途などを考慮して適宜選択し、設定する。
また、下地層２３は、Ａｌの他に、Ｇａ及びＩｎなどのIII族元素、Ｂ、Ｓｉ、Ｇｅ、Ｚｎ、Ｂｅ及びＭｇなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物も含まれうる。
下地層２３は、上記の要件を満足するように、公知の成膜手段を用いて形成することができる。なかでも、ＭＯＣＶＤ法を用い、成膜温度を１１００℃以上に設定することによって簡易に得ることができる。なお、本実施の形態における成膜温度とは、基板２１を加熱する際の設定温度を意味する。なお、下地層２３の表面の粗れなどを抑制する観点より、成膜温度は１２５０℃以下であることが好ましい。
ｐ型導電層２４は、全III族元素に対するＧａの含有量が５０原子％以上であるIII族窒化物から構成されていることが必要である。これによって、ｐ型導電層２４をキャリア密度が１×１０16／ｃｍ3以上となるように十分に活性化、すなわち低抵抗化することができる。なお、本実施の形態においては、ｐ型導電層２４を構成するIII族窒化物中のＧａ含有量は多いほど好ましく、具体的には７０原子％以上が好ましく、さらには総てのIII族元素がＧａより構成されて、ｐ型導電層２４がＧａＮからなることが好ましい。
なお、ｐ型導電層２４は、Ｚｎ、Ｂｅ及びＭｇなどのｐ型のドーパントを含む。さらに、ＧａのほかにＡｌ及びＩｎなどを含むことができる。また、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物も含まれうる。
ｐ型層に活性化処理を行う場合は、ｐ型導電層２４を形成した後、発光層２５を形成する以前に行う。具体的には、ｐ型導電層２４を形成した後、基板２１、下地層２３、及びｐ型導電層２４が積層されてなる多層膜構造を作製した後、前記多層膜構造を水素を含まない雰囲気、例えば真空中、窒素ガス中、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ及びＸｅなどの不活性ガス雰囲気中で加熱処理する。このときの温度は３００℃〜１１００℃に設定する。処理時間は、例えば１０分〜１時間とする。なお前記温度は基板２１の設定温度である。
発光層２５は、図２に示すような、島状結晶１２−１〜１２−５が基層１７中に一段で形成されてなる構成のみならず、図４に示すような、基層１８中に島状結晶１３−１〜１３−５；１４−１〜１４−５及び１５−１〜１５−５が複数の段状に形成されてなる構成を有していても良い。このような島状結晶は、例えば、発光層２５の島状結晶を構成するIII族窒化物の格子定数を、ｐ型導電層２４を構成するIII族窒化物の格子定数よりも大きくすることにより、作製することができる。したがって、ｐ型導電層２４と島状結晶とについて、このような条件を満足するようなIII族窒化物をそれぞれ選択し、これらに対して公知の成膜技術を施し、ｐ型導電層２４及び発光層２５を順次に形成することにより、ｐ型導電層２４上において島状結晶を形成することができる。
なお、島状結晶は、量子効果が出現するような微細な大きさに形成する。
発光層内の島状結晶の形成に際しては、Ｉｎ原料を前もって供給した後、他のIII族原料及びＶ族原料を同時に供給して形成することが望ましい。この方法により、島状結晶の大きさを精度良く制御することができる。
発光層２５を構成する島状結晶の中に局在したキャリアが再結合することで、任意の光が生成し、発光が生じる。従って、島状結晶の大きさを適宜に制御することにより、赤色から青色までの任意の色の光が生成して、発光が生じるようになる。これらの色が互いに重畳することによって、白色光の生成及び発光が実現される。
発光層２５は、Ａｌ、Ｇａ、及びＩｎを少なくとも一つ含むIII族窒化物から構成することができる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物も含まれうる。
ｎ型導電層２７も、全III族元素に対するＧａ含有量が５０原子％以上であることが必要であり、好ましくは７０原子％以上、さらにはＧａＮからなることが好ましい。これによって、ｐ型導電層２４と、良好なｐｎ接合を形成することができるようになる。また、ｎ型導電層２７は、Ｂ、Ｓｉ、Ｇｅなどのｎ型のドーパントを含む。さらに、Ｇａのほかに、Ａｌ及びＩｎなどを含むことができる。また、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物も含まれうる。
ｎ型クラッド層２６は、Ａｌ、Ｇａ、及びＩｎを少なくとも一つ含むIII族窒化物から構成することができる。そして、ｎ型クラッド層２６は、Ｂ、Ｓｉ、Ｇｅなどのｎ型のドーパントを含む。
上述したｐ型導電層２４からｎ型導電層２７は、公知の成膜方法によって形成することができ、ＭＯＣＶＤ法によって簡易に形成することができる。さらには、ＬＰＥ法又はＭＢＥ法によっても形成することができる。特に、量子ドット構造の発光層を形成する際には、発光層の形成を精密に制御することが可能であるＭＢＥ法を用いることが好ましい。
基板２１は、サファイア単結晶、ＺｎＯ単結晶、ＬｉＡｌＯ2単結晶、ＬｉＧａＯ2単結晶、ＭｇＡｌ2Ｏ4単結晶、ＭｇＯ単結晶などの酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶などのIＶ族あるいはIＶ−IＶ族単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶、及びＡｌＧａＮ単結晶などのIII−Ｖ族単結晶、ＺｒＢ2などのホウ化物単結晶などの、公知の基板材料から構成することができる。
（実施例）
本実施例においては、図３に示すＰＩＮ型の半導体発光素子３０を作製した。基板２１として２インチ径の厚さ５００μｍのＣ面サファイア単結晶を用い、これをＭＯＣＶＤ装置の中に設置した。ＭＯＣＶＤ装置には、ガス系としてＨ2、Ｎ2、ＴＭＡ（トリメチルアルミニウム）、ＴＭＧ（トリメチルガリウム）、Ｃｐ2Ｍｇ、ＮＨ3、ＳｉＨ4が取り付けてある。圧力を１００Ｔｏｒｒに設定した後、Ｈ2を平均流速１ｍ／ｓｅｃで流しながら、基板２１を１１００℃まで昇温した。
その後、ＴＭＡとＮＨ3とを、所定量供給して、下地層２３としてのＡｌＮ層を１μｍの厚さに成長させた。この際、成膜速度を０．３μｍ／ｈｒとなるように、ＴＭＡ及びＮＨ3の供給量を設定した。このＡｌＮ層中の転位密度をＴＥＭによって観察したところ、１×１０10／ｃｍ2であった。また、ＡｌＮの（００２）面のＸ線ロッキングカーブを測定したところ、その半値幅は６０秒であり、また表面粗さ（Ｒａ）は１．５Å以下であり、良好な結晶品質を有することが確認された。
次いで、基板温度を１０８０℃に設定した後、圧力を常圧にし、ＴＭＧ、ＮＨ3、及びＣｐ2Ｍｇを全ガス平均流速１ｍ／ｓｅｃで流し、Ｍｇをドープしたｐ−ＧａＮ層を３μｍの厚さに成長させ、ｐ型導電層２４を形成した。原料供給量は、成膜速度が３μｍ／ｈｒとなるように設定した。なお、Ｃｐ2Ｍｇは、キャリア密度が１．０×１０18／ｃｍ3となるように供給した。
次いで、ＭＯＣＶＤ装置内にＮ2ガスを導入し、装置内を窒素雰囲気中に設定した。次いで、基板温度を７５０℃とし、１時間保持して、前記ｐ−ＧａＮ層の活性化処理を実施した。この際のｐ−ＧａＮのキャリア密度は５×１０17／ｃｍ2であった。
次いで、成長させた前記p−ＧａＮ層を保護するために、ＴＭＧとＮＨ3とを平均流速１０ｍ／ｓｅｃで流して、１００Åの厚さのＧａＮ膜を成長させた。成長終了後、前記ＧａＮ膜のついた基板を取り出し、これをＭＢＥ装置の中に設置した。
ＭＢＥ装置の固体源としては、７ＮのＧａ、７ＮのＩｎ、６ＮのＡｌ、窒素源としては、高周波プラズマ装置により発生した原子状窒素を用いた。また、Ｓｉの固体源をｎ型ドーパント源として設けた。
まず、基板を９００℃まで加熱し、Ｈ2を流すことにより、保護層となっていたＧａＮ膜を除去した。その後、ｐ型導電層２４としての前記ｐ−ＧａＮ層上に発光層２５を構成すべく、６００℃で、Ｉｎ0.25Ｇａ0.75Ｎからなる厚さ２０Å、平均直径２００Åの島状結晶を成長させた。さらに、６００℃で、発光層を構成する基層となるＧａＮ層を、孤立した島状結晶を埋め込むように、５０Åの厚さに成長させた。
次いで、６００℃において、前記ＧａＮ層の上に、Ｓｉをドープしたｎ−Ａｌ0.05Ｇａ0.95Ｎ層を５０Åの厚さに成長させることにより、ｎ型クラッド層２６を形成した。最後に、６００℃において、Ｓｉをドープしたｎ−ＧａＮ層を２０００Åの厚さに成長させることにより、ｎ型導電層２７を形成した。
次いで、これらの各層を部分的にエッチング除去することによって、ｐ型導電層２４を構成するｐ−ＧａＮ層の一部を露出させ、この露出部分に対してＡｕ／Ｎｉからなるｐ型電極２８を形成した。また、ｎ型導電層２７を構成するｎ−ＧａＮ層上にＡｌ／Ｔｉからなるｎ型電極２９を形成した。
Ａｕ／Ｎｉ電極及びＡｌ／Ｔｉ電極間に電圧を印加して駆動させたところ、発光効率３０（ｌｍ／Ｗ）で青色の発光が確認された。
（比較例１）
ＡｌＮ下地層に代えて、６００℃の低温でＧａＮ下地層を厚さ０．０３μｍに形成した以外は、実施例と同様にして半導体発光素子を作製した。この場合においては、半導体発光素子中を電流が流れず、発光しなかった。
（比較例２）
本比較例においては、図１に示すＰＩＮ型の半導体発光素子を作製した。
基板１としてサファイア単結晶基板を用い、実施例と同様のＭＯＣＶＤ装置内に設置した。基板１を４００℃に加熱した後、ＴＭＧ及びＮＨ3を供給してバッファ層２としてのＧａＮ層を厚さ０．０３μｍに形成した。
その後、一旦、ＴＭＧ及びＮＨ3の供給を中断し、基板温度を１１２０℃に設定して、ＴＭＧ、ＮＨ3、及びＳｉＨ4を供給し、下地層３としてのｎ−ＧａＮ層を、成膜速度３μｍ／ｈｒで厚さ３μｍに形成した。次いで、実施例と同様にして、ｎ型導電層４からｐ型導電層７までを形成した。その後、得られた半導体発光素子を水素を含まない窒素雰囲気中に配置して７５０℃に加熱し、１時間保持して活性化処理を実施した。
そして、Ａｌ／Ｔｉのｎ型電極８、Ａｕ／Ｎｉのｐ型電極９を形成し、Ａｕ／Ｎｉ電極及びＡｌ／Ｔｉ電極間に電圧を印加して駆動させたところ、発光効率１０（ｌｍ／Ｗ）で、青色の発光が確認された。
以上、実施例及び比較例１より、本実施の形態に従って高結晶品質のＡｌＮ下地膜を形成し、このＡｌＮ下地膜上にｐ−ＧａＮ、ｎ−ＡｌＧａＮ及びｎ−ＧａＮを形成して得た基板／ｐ型半導体層群／発光層／ｎ型半導体層群なる構成の半導体発光素子は、低結晶品質のＧａＮ下地膜を形成し、このＧａＮ下地膜上に上記と同様にｐ−ＧａＮ、ｎ−ＡｌＧａＮ及びｎ−ＧａＮを形成して得た半導体発光素子に比べて、素子全体が低抵抗化され、発光効率が向上していることが分かる。
また、実施例及び比較例２より、本実施の形態に従って、基板／ｐ型半導体層群／発光層／ｎ型半導体層群のように、発光層の下方にｐ型半導体層群を形成し、発光層を形成する以前にｐ型半導体層群のみを活性化したうえで、上方にｎ型半導体層群を形成した場合に比べて、基板／ｎ型半導体層群／発光層／ｐ型半導体層群のように、発光層の下方にｎ型半導体層群を形成し、発光層の上方にｐ型半導体層群を形成する場合は、ｎ型半導体層群からｐ型半導体層群を一体として活性化処理を施すことで発光層を構成する量子ドット構造を破壊してしまい、十分な発光効率が得られないことが分かる。
以上、具体例を挙げながら、本発明を発明の実施の形態に即して詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
例えば、基板に窒化処理を加えたり、III族原料による基板の前処理などを行なうこともできる。また、下地層の組成を連続的に変化させたり、成膜条件を段階に分けて変化させたりすることも可能である。さらに、導電層や発光層などの結晶性をさらに向上させる目的で、下地層と導電層との間などにバッファ層やひずみ超格子などの多層積層構造を温度、流量、圧力、原料供給量、及び添加ガスなどの成長条件を変化させることにより、挿入することもできる。
また、上記半導体発光素子において、ｐ型半導体層群はｐ型導電層のみから構成しているが、このｐ型導電層上にｐ型クラッド層を設け、ｐ型半導体層群をｐ型導電層及びｐ型クラッド層から構成することもできる。
また、ｐ型半導体層群に対する活性化処理において、活性化処理を行うべき雰囲気をプラズマ化したり、雰囲気に対して高周波を印加したりすることによって、活性化処理を促進させることもできる。
従来の半導体発光素子の一例を示す構成図である。 半導体発光素子を構成する発光層の構成を示す概略図である。 本発明の半導体発光素子の一例を示す構成図である。 半導体発光素子を構成する発光層の構成を示す概略図である。
符号の説明
１，２１ 基板
２ バッファ層
３，２３ 下地層
４，２７ ｎ型導電層
５，２５ 発光層
６ ｐ型クラッド層
７，２４ ｐ型導電層
８，２９ ｎ型電極
９，２８ ｐ型電極
１０，３０ 半導体発光素子
２６ ｎ型クラッド層

Claims (4)

  1. 半導体発光素子を製造する方法であって、
    a)所定の基材の上に、少なくともＡｌを含む第１のIII族窒化物にて、転位密度が１×１０ 11 ／ｃｍ 2 以下であり、（００２）面のＸ線ロッキングカーブ半値幅が２００秒以下であり、かつ、キャリア密度が１×１０ 16 ／ｃｍ 3 以上である下地層を形成する下地層形成工程と、
    b)前記下地層の上に、ＭＯＣＶＤ法により全III族元素に対するＧａ含有量が５０原子％以上である第２の III族窒化物にてｐ型半導体層群を形成するｐ型層形成工程と、
    c)水素を含まない雰囲気中で加熱する加熱工程と、
    d)前記ｐ型半導体層群の上に、発光層を形成する工程であって、
    d-1)前記ｐ型半導体層群の上に、第３のIII族窒化物にて島状結晶を量子効果を発現するように形成する島状結晶形成工程と、
    d-2)第４の窒化物に前記島状結晶を埋め込むことにより前記発光層を形成する埋め込み工程と、
    を備える発光層形成工程と、
    e)前記発光層の上に、全III族元素に対するＧａ含有量が５０原子％以上である第５のIII族窒化物にてｎ型半導体層群を形成するｎ型層形成工程と、
    を備える、
    ことを特徴とする半導体発光素子の製造方法。
  2. 請求項１に記載の半導体発光素子の製造方法であって、
    前記島状結晶形成工程が、ＭＯＣＶＤ法により前記島状結晶を形成する工程であり、Ｉｎ原料を供給した後、他のIII族原料及びＶ族原料を同時に供給する、
    ことを特徴とする半導体発光素子の製造方法。
  3. 請求項１または請求項２に記載の半導体発光素子の製造方法であって、
    前記発光層形成工程が、ＭＢＥ法により前記発光層を形成する工程である、
    ことを特徴とする半導体発光素子の製造方法。
  4. 請求項１ないし請求項３のいずれかに記載の半導体発光素子の製造方法であって、
    前記下地層形成工程が、ＭＯＣＶＤ法により１１００℃以上の温度で前記下地層を形成する工程である、
    ことを特徴とする半導体発光素子の製造方法。
JP2004094256A 2003-03-31 2004-03-29 半導体発光素子の製造方法 Expired - Lifetime JP4471694B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP03290809A EP1471582A1 (en) 2003-03-31 2003-03-31 Substrate for semiconductor light-emitting element, semiconductor light-emitting element and its fabrication

Publications (2)

Publication Number Publication Date
JP2004343074A JP2004343074A (ja) 2004-12-02
JP4471694B2 true JP4471694B2 (ja) 2010-06-02

Family

ID=32946953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004094256A Expired - Lifetime JP4471694B2 (ja) 2003-03-31 2004-03-29 半導体発光素子の製造方法

Country Status (3)

Country Link
US (2) US6943366B2 (ja)
EP (1) EP1471582A1 (ja)
JP (1) JP4471694B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10347292A1 (de) * 2003-10-02 2005-05-12 Univ Berlin Humboldt Halbleitervorrichtung zum Emittieren von Licht
JP2006165069A (ja) * 2004-12-02 2006-06-22 Ulvac Japan Ltd 化合物半導体の成長方法及び装置
KR100644970B1 (ko) 2005-01-12 2006-11-14 한국과학기술연구원 수소화 처리를 이용한 양자점 구조를 가지는 광 소자의제조 방법
KR100630120B1 (ko) 2005-01-31 2006-09-27 삼성전자주식회사 이종 양자점 구조를 갖는 광대역 반도체 광원
CN101208810B (zh) * 2005-03-24 2010-05-12 科技研究局 Ⅲ族氮化物白光发光二极管
EP1755172A1 (en) * 2005-08-17 2007-02-21 Ngk Insulators, Ltd. Semiconductor layered structure and its method of formation, and light emitting device
CN101384756B (zh) * 2006-03-01 2011-11-23 三菱瓦斯化学株式会社 采用液相生长法的ZnO单晶的制造方法
EP2064751A1 (en) * 2006-09-22 2009-06-03 Agency for Science, Technology and Research Group iii nitride white light emitting diode
KR100990226B1 (ko) * 2007-11-21 2010-10-29 우리엘에스티 주식회사 3차원 구조의 전방향 반사경을 구비한 질화물계 발광소자및 그 제조방법
JP4445556B2 (ja) 2008-02-18 2010-04-07 国立大学法人広島大学 発光素子およびその製造方法
WO2009118784A1 (ja) * 2008-03-26 2009-10-01 国立大学法人広島大学 発光素子およびその製造方法
JP5169972B2 (ja) * 2008-09-24 2013-03-27 三菱電機株式会社 窒化物半導体装置の製造方法
CN101887936A (zh) * 2010-05-25 2010-11-17 华中科技大学 一种铟砷量子点有源区结构及发光器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088217B2 (ja) * 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
US5488233A (en) * 1993-03-11 1996-01-30 Kabushiki Kaisha Toshiba Semiconductor light-emitting device with compound semiconductor layer
US5740192A (en) * 1994-12-19 1998-04-14 Kabushiki Kaisha Toshiba Semiconductor laser
US6559467B2 (en) * 1997-11-18 2003-05-06 Technologies And Devices International, Inc. P-n heterojunction-based structures utilizing HVPE grown III-V compound layers
US6153894A (en) * 1998-11-12 2000-11-28 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting device
US6566256B1 (en) * 1999-04-16 2003-05-20 Gbl Technologies, Inc. Dual process semiconductor heterostructures and methods
JP3786544B2 (ja) * 1999-06-10 2006-06-14 パイオニア株式会社 窒化物半導体素子の製造方法及びかかる方法により製造された素子
TW486829B (en) * 2000-11-16 2002-05-11 United Epitaxy Co Ltd Epitaxial growth of nitride semiconductor
JP3872327B2 (ja) * 2000-12-04 2007-01-24 日本碍子株式会社 半導体発光素子
US20020136932A1 (en) * 2001-03-21 2002-09-26 Seikoh Yoshida GaN-based light emitting device

Also Published As

Publication number Publication date
US7172956B2 (en) 2007-02-06
JP2004343074A (ja) 2004-12-02
US20040188691A1 (en) 2004-09-30
US20050170539A1 (en) 2005-08-04
US6943366B2 (en) 2005-09-13
EP1471582A1 (en) 2004-10-27

Similar Documents

Publication Publication Date Title
JP4538476B2 (ja) 半導体構造の形成方法
US7172956B2 (en) Substrate for semiconductor light-emitting element, semiconductor light-emitting element and semiconductor light-emitting element fabrication method
JP5276977B2 (ja) 半導体積層構造とその形成方法、および発光素子
JP4063520B2 (ja) 半導体発光素子
TWI556468B (zh) Nitride semiconductor multilayer structure and manufacturing method thereof, nitride semiconductor light emitting element
JP5048236B2 (ja) 半導体発光素子、および半導体発光素子を作製する方法
US20170069793A1 (en) Ultraviolet light-emitting device and production method therefor
JP4063548B2 (ja) 半導体発光素子
EP1211737B1 (en) Semiconductor light-emitting element
JPWO2008153130A1 (ja) 窒化物半導体発光素子及び窒化物半導体の製造方法
US8728237B2 (en) Crystal growth method for nitride semiconductor having a multiquantum well structure
JP2015149342A (ja) 半導体発光素子及びその製造方法
JP2008118049A (ja) ＧａＮ系半導体発光素子
JP2007201424A (ja) ＧａＮ系発光ダイオードの製造方法
JP4063838B2 (ja) 半導体発光素子の転位密度低減方法
JP2007200933A (ja) 窒化物系半導体素子の製造方法
JP2005235960A (ja) ＧａＮ系半導体素子の製造方法
JP4900336B2 (ja) Ｉｉｉ族窒化物発光素子を製造する方法、及びｉｉｉ族窒化物発光素子
JP2008118048A (ja) ＧａＮ系半導体発光素子
JP3753369B2 (ja) 窒化物系半導体発光素子
JP2004047867A (ja) 窒化物系半導体発光素子の製造方法
JP2004006587A (ja) Ｉｉｉ族窒化物膜の製造方法、エピタキシャル成長用基板、ｉｉｉ族窒化物膜、ｉｉｉ族窒化物素子用エピタキシャル基板、及びｉｉｉ族窒化物素子
JP4794799B2 (ja) エピタキシャル基板及び半導体積層構造
JP2001308464A (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JP4107889B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100302

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4471694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350