JP4466567B2 - Semiconductor ceramic electronic component and manufacturing method thereof - Google Patents
Semiconductor ceramic electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- JP4466567B2 JP4466567B2 JP2005516371A JP2005516371A JP4466567B2 JP 4466567 B2 JP4466567 B2 JP 4466567B2 JP 2005516371 A JP2005516371 A JP 2005516371A JP 2005516371 A JP2005516371 A JP 2005516371A JP 4466567 B2 JP4466567 B2 JP 4466567B2
- Authority
- JP
- Japan
- Prior art keywords
- insulator
- semiconductor ceramic
- ceramic
- green sheet
- zno
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
- H01C7/108—Metal oxide
- H01C7/112—ZnO type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1272—Semiconductive ceramic capacitors
Description
本願発明は、半導体セラミック電子部品およびその製造方法に関し、詳しくは、積層工法および一体焼成工法を用いて製造され、特にＺｎＯを主成分とする半導体セラミック体を用いた半導体セラミック電子部品およびその製造方法に関する。 The present invention relates to a semiconductor ceramic electronic component and a method for manufacturing the same, and more particularly, a semiconductor ceramic electronic component manufactured using a laminated ceramic method and an integral firing method, and particularly a semiconductor ceramic electronic component using a semiconductor ceramic body mainly composed of ZnO and a method for manufacturing the same. About.
近年、セラミック電子部品は、基板実装の要求から小型化が求められており、チップ型、もしくはセラミック層と内部電極層とが積層されてなる積層型のセラミック電子部品が広く用いられている。
中でも、積層型の電圧非直線抵抗体（以下、単に「非直線抵抗体」という）は近年、携帯電話やその他通信機市場において、ノイズ防護用素子として広く用いられている。これらの通信機の分野ではノイズ防護に必要な特性として、大きなサージ耐量や低い電圧で電圧を抑制する能力が要求されつつある。また、環境問題に対応して、低消費電力に対応するため、実装時の電流リークの抑制に対する要求が高まっている。さらに、回路の高密度化に伴い、より小型で優れた能力を有する素子が要求されるようになるとともに、電子機器数量の伸びに伴い、部品も価格的に安価な素子が要求されるようになっている。
In recent years, ceramic electronic components have been required to be miniaturized due to requirements for board mounting, and multilayer ceramic electronic components in which a ceramic layer and an internal electrode layer are laminated are widely used.
In particular, a multilayer voltage nonlinear resistor (hereinafter simply referred to as “nonlinear resistor”) has been widely used as a noise protection element in the mobile phone and other communication equipment markets in recent years. In the field of these communication devices, as a characteristic necessary for noise protection, there is a demand for a capability to suppress a voltage with a large surge resistance and a low voltage. Further, in order to cope with environmental problems and to cope with low power consumption, there is an increasing demand for suppressing current leakage during mounting. In addition, as the density of circuits increases, smaller and more powerful devices are required, and as the number of electronic devices grows, components are also required to be less expensive in price. It has become.
そして、このように小型化された素子においては、外部電極間距離が小さくなるのは当然であり、素子表面に電流が流れやすく、特に半導体素子であるバリスタなどにおいて、はんだ付け時のフラックス等による表面還元や、サージによる表面放電の影響を受けやすいという、素子の表面の絶縁に関する問題点があった。
そこで、ガラスで素子の表面を覆う工法や、焼成時にＳｂなどを反応させて、素子の表面を絶縁化する工法が提案されている。
In such a miniaturized element, it is natural that the distance between the external electrodes is small, and current easily flows on the surface of the element. Especially in a varistor as a semiconductor element, due to a flux at the time of soldering, etc. There was a problem related to the insulation of the surface of the element that it was susceptible to surface reduction and surface discharge due to surge.
Therefore, a method of covering the surface of the element with glass and a method of insulating the surface of the element by reacting Sb or the like during firing have been proposed.
しかしながら、ガラスで素子表面を覆う工法や焼成時の素子の表面を絶縁化する工法では、ガラスなどの表面絶縁物の均一性を確保することが困難で、小型化すればするほどその均一性が低下するという問題点がある。 However, in the method of covering the surface of the element with glass or the method of insulating the surface of the element during firing, it is difficult to ensure the uniformity of the surface insulator such as glass, and the uniformity becomes smaller as the size is reduced. There is a problem that it decreases.
また、形成される絶縁物の膜厚が薄いため、ピンホールが発生しやすく、ピンホールからのフラックスや水分の浸透により、素子が腐食や還元を受けて、電気特性の劣化を引き起こすという問題点がある。一方、絶縁物の膜厚を厚くしようとすると、焼成時や、ガラスを焼き付ける段階で試料どうしの合着（くっつき）が発生しやすく、歩留まりが低下するという問題点がある。 In addition, since the insulating film formed is thin, pinholes are likely to occur, and the penetration of flux and moisture from the pinholes causes the elements to be corroded and reduced, resulting in deterioration of electrical characteristics. There is. On the other hand, when trying to increase the thickness of the insulator, there is a problem in that the samples tend to adhere to each other during baking or at the stage of baking the glass, and the yield is lowered.
また、ガラスで素子の表面を覆う工法や焼成時にＳｂなどを反応させることにより素子の表面を絶縁化する工法において、特にＺｎＯ系半導体材料を含む非直線抵抗体は、粒界への拡散などにより電気特性の変動を招きやすく、特に、ブレークダウン電圧や制限電圧などに悪影響を及ぼすという問題点がある。
本願発明は、上記問題点を解決するものであり、積層工法および一体焼成工法を用いて製造することが可能で、簡便で十分な絶縁性を有する、小型、高性能で、信頼性の高い半導体セラミック電子部品、およびその製造方法を提供することを課題とする。 The present invention solves the above-described problems, and can be manufactured using a lamination method and an integral baking method, and is a simple, sufficient insulating, small, high-performance and highly reliable semiconductor. It is an object of the present invention to provide a ceramic electronic component and a manufacturing method thereof.
上記課題を解決するために、本願発明（請求項１）の半導体セラミック電子部品は、
半導体セラミック体を用いたセラミック素子と、前記セラミック素子と導通する電極と、前記セラミック素子のうち、少なくとも前記電極が形成されていない部分が覆われるように配設された絶縁体とを備えた半導体セラミック電子部品であって、
前記絶縁体が、ＳｒおよびＷを含む酸化物を含有することを特徴としている。
In order to solve the above problems, the semiconductor ceramic electronic component of the present invention (Claim 1) is:
A semiconductor comprising a ceramic element using a semiconductor ceramic body, an electrode conducting with the ceramic element, and an insulator disposed so as to cover at least a portion of the ceramic element where the electrode is not formed Ceramic electronic components,
The insulator includes an oxide containing Sr and W.
また、請求項２の半導体セラミック電子部品は、前記半導体セラミック体が、ＺｎＯを主成分とする半導体セラミック体であることを特徴としている。
The semiconductor ceramic electronic component of
また、請求項３の半導体セラミック電子部品は、
ＳｒおよびＷを含む酸化物を含有する絶縁体と、
前記絶縁体の内部に配設された、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体と、
前記接合体の接合面を導電経路が通過するように前記絶縁体の内部に配設された内部電極と、
前記絶縁体の表面に配設された、前記内部電極と導通する外部電極と
を具備することを特徴としている。
The semiconductor ceramic electronic component of
An insulator containing an oxide containing Sr and W;
A joined body in which a semiconductor ceramic body mainly composed of ZnO and a metal oxide compound body forming a potential barrier are joined on a surface, disposed inside the insulator;
An internal electrode disposed inside the insulator so that a conductive path passes through the joint surface of the joint; and
An external electrode disposed on the surface of the insulator and electrically connected to the internal electrode.
また、請求項４の半導体セラミック電子部品は、
ＳｒおよびＷを含む酸化物を含有する絶縁体と、
前記絶縁体の内部に配設された、ＺｎＯを主成分としバリスタ特性を有する半導体セラミック体と、
前記半導体セラミック体を導電経路が通過するように前記絶縁体の内部に配設された内部電極と、
前記絶縁体の表面に配設された、前記内部電極と導通する外部電極と
を具備することを特徴としている。
The semiconductor ceramic electronic component of
An insulator containing an oxide containing Sr and W;
A semiconductor ceramic body having ZnO as a main component and having varistor characteristics, disposed inside the insulator;
An internal electrode disposed inside the insulator such that a conductive path passes through the semiconductor ceramic body;
An external electrode disposed on the surface of the insulator and electrically connected to the internal electrode.
また、請求項５の半導体セラミック電子部品は、
前記ＳｒおよびＷを含む酸化物が、ＳｒＷＯ4、またはＳｒＷＯ4とＷＯ3との混晶であること
を特徴としている。
The semiconductor ceramic electronic component of
The oxide containing Sr and W is SrWO 4 or a mixed crystal of SrWO 4 and WO 3 .
また、本願発明（請求項６）の半導体セラミック電子部品の製造方法は、
ＳｒおよびＷを含む酸化物を含有する絶縁体の内部に、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体が配設されているとともに、該接合体の接合面を導電経路が通過するような態様で内部電極が配設され、かつ、絶縁体の表面に該内部電極と導通する外部電極が配設された構造を有する半導体セラミック電子部品の製造方法であって、
(ａ)前記絶縁体となるセラミックグリーンシートとして、ＳｒおよびＷを含む酸化物を含有する絶縁体材料を主成分とする、所定の位置に貫通孔が形成されたセラミックグリーンシートおよび貫通孔が形成されていないセラミックグリーンシートを用意する工程と、
(ｂ)前記貫通孔が形成されたセラミックグリーンシートの貫通孔に、ＺｎＯを主成分とする半導体セラミック粉末をペースト化した半導体セラミックペーストを充填する工程と、
(ｃ)貫通孔が形成されたセラミックグリーンシートの貫通孔に、ＺｎＯと電位障壁を形成する金属酸化化合物の粉体を主成分とする金属酸化化合物粉末をペースト化した金属酸化化合物ペーストを充填する工程と、
(ｄ)内部電極形成用の導体パターンが配設されたセラミックグリーンシートを用意する工程と、
(ｅ)貫通孔に半導体セラミックペーストが充填されたセラミックグリーンシートと、貫通孔に前記金属酸化化合物ペーストが充填されたセラミックグリーンシートと、導体パターンが配設されたセラミックグリーンシートと、貫通孔が形成されていないセラミックグリーンシートを積層して積層体を形成する工程と、
(ｆ)前記積層体を焼成して、内部に、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体と、接合体の接合面を導電経路が通過するような態様で配設された内部電極とを備えた絶縁体を形成する工程と、
(ｇ)前記絶縁体の表面に前記内部電極と導通するように外部電極を形成する工程と
を具備することを特徴としている。
Moreover, the manufacturing method of the semiconductor ceramic electronic component of the present invention (Claim 6 ) is as follows:
Inside the insulator containing an oxide containing Sr and W, a joined body in which a semiconductor ceramic body mainly composed of ZnO and a metal oxide compound body that forms a potential barrier with ZnO are joined on a surface is disposed. And a structure in which an internal electrode is disposed in such a manner that a conductive path passes through the bonding surface of the bonded body, and an external electrode that is electrically connected to the internal electrode is disposed on the surface of the insulator. A method of manufacturing a semiconductor ceramic electronic component comprising:
(a) As the ceramic green sheet to be the insulator, a ceramic green sheet having a through hole formed at a predetermined position and a through hole mainly formed of an insulator material containing an oxide containing Sr and W is formed. Preparing a ceramic green sheet that has not been made,
(b) filling the through hole of the ceramic green sheet in which the through hole is formed with a semiconductor ceramic paste obtained by pasting a semiconductor ceramic powder mainly composed of ZnO;
(c) Fill the through hole of the ceramic green sheet in which the through hole is formed with a metal oxide compound paste obtained by pasting a metal oxide compound powder composed mainly of ZnO and a metal oxide compound powder that forms a potential barrier. Process,
(d) preparing a ceramic green sheet provided with a conductor pattern for forming an internal electrode;
(e) a ceramic green sheet in which a through hole is filled with a semiconductor ceramic paste, a ceramic green sheet in which the metal oxide compound paste is filled in a through hole, a ceramic green sheet in which a conductor pattern is disposed, and a through hole Laminating ceramic green sheets that are not formed to form a laminate;
(f) The laminated body is fired, and a joined body in which a semiconductor ceramic body mainly composed of ZnO and a metal oxide compound body that forms a potential barrier with ZnO are joined on a surface, Forming an insulator including an internal electrode disposed in such a manner that the conductive path passes through the bonding surface;
(g) forming an external electrode on the surface of the insulator so as to be electrically connected to the internal electrode.
また、本願発明（請求項７）の半導体セラミック電子部品の製造方法は、
ＳｒおよびＷを含む酸化物を含有する絶縁体の内部に、ＺｎＯを主成分としバリスタ特性を有する半導体セラミック体が配設されているとともに、該半導体セラミック体を導電経路が通過するような態様で内部電極が配設され、かつ、絶縁体の表面に該内部電極と導通する外部電極が配設された構造を有する半導体セラミック電子部品の製造方法であって、
(ａ)前記絶縁体となるセラミックグリーンシートとして、ＳｒおよびＷを含む酸化物を含有する絶縁体材料を主成分とする、所定の位置に貫通孔が形成されたセラミックグリーンシートおよび貫通孔が形成されていないセラミックグリーンシートを用意する工程と、
(ｂ)前記貫通孔が形成されたセラミックグリーンシートの貫通孔に、バリスタ特性を有する半導体セラミック粉末をペースト化した半導体セラミックペーストを充填する工程と、
(ｃ)内部電極形成用の導体パターンが配設されたセラミックグリーンシートを用意する工程と、
(ｄ)貫通孔に半導体セラミックペーストが充填されたセラミックグリーンシートと、導体パターンが配設されたセラミックグリーンシートと、貫通孔が形成されていないセラミックグリーンシートを積層して積層体を形成する工程と、
(ｅ)前記積層体を焼成して、内部に、バリスタ特性を有する半導体セラミック体と、該半導体セラミック体を導電経路が通過するような態様で配設された内部電極とを備えた絶縁体を形成する工程と、
(ｆ)前記絶縁体の表面に前記内部電極と導通するように外部電極を形成する工程と
を具備することを特徴としている。
Moreover, the manufacturing method of the semiconductor ceramic electronic component of the present invention (Claim 7 ) is as follows:
A semiconductor ceramic body mainly composed of ZnO and having varistor characteristics is disposed inside an insulator containing an oxide containing Sr and W, and a conductive path passes through the semiconductor ceramic body. A method of manufacturing a semiconductor ceramic electronic component having a structure in which an internal electrode is disposed and an external electrode electrically connected to the internal electrode is disposed on a surface of an insulator,
(a) As the ceramic green sheet to be the insulator, a ceramic green sheet having a through hole formed at a predetermined position and a through hole mainly formed of an insulator material containing an oxide containing Sr and W is formed. Preparing a ceramic green sheet that has not been made,
(b) filling a semiconductor ceramic paste obtained by pasting a semiconductor ceramic powder having varistor characteristics into the through hole of the ceramic green sheet in which the through hole is formed;
(c) preparing a ceramic green sheet provided with a conductor pattern for forming an internal electrode;
(d) A step of laminating a ceramic green sheet in which a through hole is filled with a semiconductor ceramic paste, a ceramic green sheet in which a conductor pattern is disposed, and a ceramic green sheet in which no through hole is formed, to form a laminate. When,
(e) An insulator provided with a semiconductor ceramic body having a varistor characteristic and an internal electrode disposed in such a manner that a conductive path passes through the semiconductor ceramic body, by firing the laminate. Forming, and
(f) forming an external electrode on the surface of the insulator so as to be electrically connected to the internal electrode.
また、請求項８の半導体セラミック電子部品の製造方法は、
前記ＳｒおよびＷを含む酸化物が、ＳｒＷＯ4、またはＳｒＷＯ4とＷＯ3との混晶であること
を特徴としている。
The method for producing a semiconductor ceramic electronic component according to claim 8 comprises:
The oxide containing Sr and W is SrWO 4 or a mixed crystal of SrWO 4 and WO 3 .
また、請求項９の半導体セラミック電子部品の製造方法は、
前記絶縁体となるセラミックグリーンシートを構成する前記絶縁体材料として、ＳｒおよびＷを含む酸化物を予め９００℃〜１１００℃で仮焼した仮焼粉を用い、
前記貫通孔に充填される半導体セラミックペーストおよび金属酸化化合物ペーストを構成する半導体セラミック粉末および金属酸化化合物粉末として、半導体セラミック粉末および金属酸化化合物粉末を予め９００℃〜１１００℃で仮焼した仮焼粉を用いること
を特徴としている。
The method for producing a semiconductor ceramic electronic component according to claim 9 comprises:
As the insulator material constituting the ceramic green sheet to be the insulator, a calcined powder obtained by calcining an oxide containing Sr and W at 900 ° C. to 1100 ° C. in advance is used.
As the semiconductor ceramic powder and metal oxide compound powder constituting the semiconductor ceramic paste and metal oxide compound paste filled in the through-holes, the calcined powder obtained by calcining the semiconductor ceramic powder and metal oxide compound powder in advance at 900 ° C. to 1100 ° C. It is characterized by using.
本願発明（請求項１）の半導体セラミック電子部品は、半導体セラミック体を用いたセラミック素子と、セラミック素子と導通する電極と、セラミック素子のうち、少なくとも電極が形成されていない部分が覆われるように配設された絶縁体とを備えた半導体セラミック電子部品において、絶縁体として、ＳｒおよびＷを含む酸化物を含有するものを用いているので、確実な表面絶縁性を有し、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きい半導体セラミック電子部品を得ることが可能になる。 The semiconductor ceramic electronic component of the present invention (Claim 1) covers a ceramic element using a semiconductor ceramic body, an electrode conducting with the ceramic element, and at least a portion of the ceramic element where no electrode is formed. In the semiconductor ceramic electronic component provided with the disposed insulator, since the insulator containing an oxide containing Sr and W is used, it has reliable surface insulation, environmental resistance, It becomes possible to obtain a semiconductor ceramic electronic component having high resistance to the flux used for soldering.
本願発明（請求項１）の半導体セラミック電子部品において用いられている、ＳｒおよびＷを含む酸化物を含有する絶縁体は、ＺｎＯ系材料、ＺｎＯ焼結体に対して、熱や電気が加わった場合にも相互拡散しにくい点に特徴がある。 The insulator containing the oxide containing Sr and W used in the semiconductor ceramic electronic component of the present invention (Claim 1) is subjected to heat and electricity with respect to the ZnO-based material and the ZnO sintered body. The case is also characterized by the difficulty of mutual diffusion.
すなわち、上記絶縁体は、焼結の際や、例えば、ＺｎＯを主成分とする半導体セラミック体とＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体に電流・電圧を加えた場合にも相互拡散が生じにくく、特性が良好で、かかる絶縁体を用いることにより、信頼性の高い半導体セラミック電子部品（例えば、非直線抵抗体など）を得ることが可能になる。 That is, during the sintering, for example, a current / voltage is applied to a joined body in which a semiconductor ceramic body mainly composed of ZnO and a metal oxide compound body that forms a potential barrier with ZnO are joined on the surface. When added, mutual diffusion hardly occurs and the characteristics are good. By using such an insulator, a highly reliable semiconductor ceramic electronic component (for example, a non-linear resistor) can be obtained.
また、請求項２の半導体セラミック電子部品のように、半導体セラミック体としてＺｎＯを主成分とする半導体セラミック体を用いることにより、必要とする半導体特性を確保することが可能になり、本願発明をより実効あらしめることができる。
In addition, by using a semiconductor ceramic body mainly composed of ZnO as the semiconductor ceramic body as in the semiconductor ceramic electronic component of
請求項３の半導体セラミック電子部品は、ＳｒおよびＷを含む酸化物を含有する絶縁体内に、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体（セラミック素子）を配設するとともに、接合体の接合面を導電経路が通過するように内部電極を配設し、絶縁体の表面に内部電極と導通する外部電極を配設するようにしているので、確実な表面絶縁性を有し、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きい、例えば、非直線抵抗体などの半導体セラミック電子部品を得ることが可能になる。 According to a third aspect of the present invention, there is provided a semiconductor ceramic electronic component comprising an insulator containing an oxide containing Sr and W and a semiconductor ceramic body mainly composed of ZnO and a metal oxide compound body that forms a potential barrier with ZnO. A bonded assembly (ceramic element) is disposed, an internal electrode is disposed so that the conductive path passes through the joint surface of the joined body, and an external electrode that is electrically connected to the internal electrode is disposed on the surface of the insulator. Therefore, it is possible to obtain semiconductor ceramic electronic components such as non-linear resistors, which have reliable surface insulation and high resistance to the environment and the flux used during soldering. become.
また、ＳｒおよびＷを含む酸化物を含有する絶縁体は、ＺｎＯと電位障壁を形成する、例えば、Ｐｔなどの金属や、一般式：Ｍ1-xＡxＢＯ3で表される金属酸化化合物（Ｍが希土類元素、ＡがＳｒおよびＢａのうち少なくとも一方、ＢがＭｎおよびＣｏのうち少なくとも一方で、ｘが０よりも大きく０．４以下であるような金属酸化化合物）などの材料系とも接合しやすく、クラックも発生しにくいため、信頼性の高い、例えば、非直線抵抗体などの半導体セラミック電子部品を得ることが可能になる。 An insulator containing an oxide containing Sr and W forms a potential barrier with ZnO, for example, a metal such as Pt or a metal oxide compound represented by the general formula: M 1-x A x BO 3 (M is a rare earth element, A is at least one of Sr and Ba, B is at least one of Mn and Co, and x is greater than 0 and 0.4 or less) Since bonding is easy and cracks are not easily generated, it is possible to obtain a highly reliable semiconductor ceramic electronic component such as a non-linear resistor.
なお、本願発明の半導体セラミック電子部品において用いることが好ましい金属酸化化合物としては、例えば、Ｌａ1-xＳｒxＭｎＯ3を挙げることができる。Ｓｒを含有することによって、低抵抗になるため、高電流域の非直線性を向上させることができる。 An example of a metal oxide compound that is preferably used in the semiconductor ceramic electronic component of the present invention is La 1-x Sr x MnO 3 . By containing Sr, the resistance becomes low, so that the non-linearity in the high current region can be improved.
また、Ｍ1-xＡxＢＯ3中のｘの値は、金属酸化化合物層の抵抗を低くするとともに、電圧抑制能力を向上させてサージなどの過渡電圧に対する耐性を向上させる見地から、０よりも大きく０．４以下とすることが望ましい。ｘの値が０．４を超える場合、ＺｎＯとの一体焼結が困難になり、ＺｎＯと金属酸化化合物の十分な接合性を得ることが困難になる。 Further, the value of x in M 1-x A x BO 3 is less than 0 from the viewpoint of lowering the resistance of the metal oxide compound layer and improving the voltage suppression capability to improve the resistance against transient voltage such as surge. Also, it is desirable that it is not larger than 0.4. When the value of x exceeds 0.4, integral sintering with ZnO becomes difficult, and it becomes difficult to obtain sufficient bondability between ZnO and the metal oxide compound.
また、請求項４の半導体セラミック電子部品は、ＳｒおよびＷを含む酸化物を含有する絶縁体内に、ＺｎＯを主成分としバリスタ特性を有する半導体セラミック体を配設するとともに、バリスタ特性を有する半導体セラミック体を導電経路が通過するように、内部電極を絶縁体の内部に配設し、絶縁体の表面に内部電極と導通する外部電極を配設するようにしているので、確実な表面絶縁性を有し、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きい、例えば、非直線抵抗体などの半導体セラミック電子部品を得ることが可能になる。また、絶縁体として、ＳｒおよびＷを含む酸化物を含有する絶縁体を用いているので、積層体を焼結する際や、バリスタ特性を有する半導体セラミック体に電流・電圧を加えた場合にも相互拡散が生じにくく、特性が良好で、信頼性の高い、例えば、非直線抵抗体などの半導体セラミック電子部品を得ることが可能になる。 According to another aspect of the semiconductor ceramic electronic component of the present invention, a semiconductor ceramic body having ZnO as a main component and having a varistor characteristic is disposed in an insulator containing an oxide containing Sr and W, and the semiconductor ceramic has a varistor characteristic. The internal electrode is disposed inside the insulator so that the conductive path passes through the body, and the external electrode that is electrically connected to the internal electrode is disposed on the surface of the insulator. Thus, it is possible to obtain a semiconductor ceramic electronic component such as a non-linear resistor, for example, having high resistance to the environment and resistance to the flux used for soldering. In addition, since an insulator containing an oxide containing Sr and W is used as the insulator, even when a laminated body is sintered or when a current / voltage is applied to a semiconductor ceramic body having varistor characteristics. It is possible to obtain a semiconductor ceramic electronic component such as a non-linear resistor that is unlikely to cause mutual diffusion, has good characteristics, and has high reliability.
また、請求項５の半導体セラミック電子部品のように、絶縁体を構成するＳｒおよびＷを含む酸化物として、ＳｒＷＯ4、またはＳｒＷＯ4とＷＯ3との混晶を用いることにより、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きく、特性が良好で、信頼性の高い半導体セラミック電子部品を得ることが可能になり、本願発明をより実効あらしめることが可能になる。
特にＳｒＷＯ4とＷＯ3を含有する混晶を用いた場合、ＳｒＷＯ4の存在によりＷＯ3の融点が下がり、液相となる。これにより、焼成工程でクラックが発生した場合にも、クラックにＷＯ3が入り込み自己修復する作用を果たすため、非直線抵抗体の特性部周囲に確実な絶縁体組成物を形成することが可能になり、耐候性に優れた半導体セラミック電子部品を得ることができる。また、メッキ液等の浸入を防止することができるため、外部電極の電解メッキ、無電解メッキにも確実に対応することが可能になる。なお、ＷＯ3の融点は非常に高いが、ＳｒＷＯ4の存在により液相化の温度が低下するので上記のような作用効果が奏される。したがって、わずかにＷＯ3を含有するＳｒＷＯ4は、絶縁体の材料として好適である。
また、絶縁体材料としてＳｒＷＯ4を用いた場合、浮遊容量が小さくなり、絶縁体の誘電率が実測８以下となるため、低電圧で、かつ静電容量の小さな素子を設計することが可能になり、回路の高周波化にも対応することが可能になる。
Further, as the semiconductor ceramic electronic component according to
In particular, when a mixed crystal containing SrWO 4 and WO 3 is used, the presence of SrWO 4 lowers the melting point of WO 3 to form a liquid phase. As a result, even when a crack occurs in the firing process, WO 3 enters the crack and self-repairs, so that a reliable insulator composition can be formed around the characteristic portion of the non-linear resistor. Thus, a semiconductor ceramic electronic component having excellent weather resistance can be obtained. In addition, since it is possible to prevent the penetration of a plating solution or the like, it is possible to reliably cope with electrolytic plating and electroless plating of external electrodes. Although the melting point of WO 3 is very high, the presence of SrWO 4 lowers the temperature of liquid phase formation, and thus the above-described effects are exhibited. Therefore, SrWO 4 containing slightly WO 3 is suitable as an insulator material.
In addition, when SrWO 4 is used as the insulator material, the stray capacitance is reduced and the dielectric constant of the insulator is 8 or less, so that it is possible to design an element having a low voltage and a small capacitance. Therefore, it is possible to cope with the high frequency of the circuit.
なお、絶縁体に含有させることができる他の物質としては、ＺｎＯを主成分とする半導体セラミックと反応しにくいものであって、焼結温度がＺｎＯを主成分とする半導体セラミックより高いものであることが望ましく、例えば、ＺｒＯ2などが例示される。 In addition, as another substance that can be contained in the insulator, it is difficult to react with a semiconductor ceramic containing ZnO as a main component, and the sintering temperature is higher than that of a semiconductor ceramic containing ZnO as a main component. Desirably, for example, ZrO 2 is exemplified.
また、本願発明（請求項６）の半導体セラミック電子部品の製造方法は、上述の絶縁体材料を主成分とする所定の位置に貫通孔が形成されたセラミックグリーンシートと、貫通孔が形成されていないセラミックグリーンシートを用意し、貫通孔が形成されたセラミックグリーンシートの貫通孔に、ＺｎＯを主成分とする半導体セラミックペーストを充填し、かつ、他の貫通孔が形成されたセラミックグリーンシートの貫通孔に、ＺｎＯと電位障壁を形成する金属酸化化合物の粉体を主成分とする金属酸化化合物ペーストを充填するとともに、導体パターンが配設されたセラミックグリーンシートを用意し、貫通孔に半導体セラミックペーストが充填されたセラミックグリーンシートと、貫通孔に金属酸化化合物ペーストが充填されたセラミックグリーンシートと、導体パターンが配設されたセラミックグリーンシートと、貫通孔が形成されていないセラミックグリーンシートを積層、焼成して、内部に、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体（セラミック素子）と、接合体の接合面を導電経路が通過するような態様で配設された内部電極とを備えた絶縁体を形成し、その表面に内部電極と導通するように外部電極を形成するようにしている。この製造方法により、ＳｒおよびＷを含む酸化物を含有する絶縁体の内部に、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体（セラミック素子）が配設されているとともに、該接合体の接合面を導電経路が通過するような態様で内部電極が配設され、かつ、絶縁体の表面に該内部電極と導通する外部電極が配設された構造を有する、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きい、例えば、非直線抵抗体などの半導体セラミック電子部品を得ることが可能になる。また、絶縁体として、ＳｒおよびＷを含む酸化物を含有する絶縁体を形成するようにしているので、積層体の焼結の際や、ＺｎＯを主成分とする半導体セラミック体とＺｎＯと電位障壁を形成する金属酸化化合物体が面で接合された接合体に電流・電圧を加えた場合にも相互拡散が生じず、特性が良好で信頼性の高い半導体セラミック電子部品を製造することが可能になる。
また、本願発明においては、積層工法により形成された積層体を一体焼成することにより内部の素子とその周囲に配設された絶縁体と同時に形成するようにしているので、表面絶縁性や耐候性を確保するために必要十分な厚みを有し、かつ、従来のガラスの絶縁層を用いる場合にみられるような厚みばらつきのない絶縁体を形成することが可能になる。
また、耐環境性・耐フラックス性に優れた半導体セラミック電子部品を効率よく製造することが可能になるとともに、積層工法により形成した積層体を一体焼成しているので、小型化にも対応しやすく、小型、高特性で信頼性の高い半導体セラミック電子部品を効率よく製造することが可能になる。
また、絶縁体を構成する材料として、ＳｒおよびＷを含む酸化物を含有する材料を用いることにより、ＺｎＯと電位障壁を形成する、例えば、Ｐｔなどの金属や、一般式：Ｍ1-xＡxＢＯ3で表される金属酸化化合物（Ｍが希土類元素、ＡがＳｒおよびＢａのうち少なくとも一方、ＢがＭｎおよびＣｏのうち少なくとも一方で、ｘが０よりも大きく、０．４以下であるような金属酸化化合物）などの材料系とも接合しやすく、クラックも発生しにくい絶縁体を形成することができるため、信頼性の高い半導体セラミック電子部品を得ることが可能になる。
なお、本願発明（請求項６）の半導体セラミック電子部品の製造方法において、「導体パターンが配設されたセラミックグリーンシート」とは、所定の位置に貫通孔が形成され、該貫通孔に半導体セラミックペーストあるいは金属酸化化合物ペーストが充填されたセラミックグリーンシートであってもよく、また、貫通孔が形成されていないセラミックグリーンシートであってもよい。
Further, in the method for manufacturing a semiconductor ceramic electronic component according to the present invention (Claim 6 ), a ceramic green sheet having a through hole formed at a predetermined position mainly composed of the above-described insulator material, and the through hole are formed. A ceramic green sheet is prepared, and the through hole of the ceramic green sheet in which the through hole is formed is filled with a semiconductor ceramic paste mainly composed of ZnO, and the other through hole is formed in the ceramic green sheet. Fill the hole with a metal oxide compound paste mainly composed of ZnO and a metal oxide compound powder that forms a potential barrier, and prepare a ceramic green sheet with a conductor pattern. Ceramic green sheet filled with metal and ceramic with metal oxide compound paste filled in the through hole A green sheet, a ceramic green sheet on which a conductor pattern is disposed, a ceramic green sheet on which no through-hole is formed, and fired to form a semiconductor ceramic body mainly composed of ZnO, ZnO, Insulation provided with a joined body (ceramic element) in which a metal oxide compound body forming a potential barrier is joined on a surface, and an internal electrode arranged in such a manner that a conductive path passes through the joined surface of the joined body A body is formed, and external electrodes are formed on the surface so as to be electrically connected to the internal electrodes. By this manufacturing method, a semiconductor ceramic body mainly composed of ZnO and a metal oxide compound body that forms a potential barrier with ZnO are joined on the inside of an insulator containing an oxide containing Sr and W. A joined body (ceramic element) is disposed, and an internal electrode is disposed in such a manner that a conductive path passes through a joint surface of the joined body, and is electrically connected to the surface of the insulator. It is possible to obtain a semiconductor ceramic electronic component such as a non-linear resistor having a structure in which an external electrode is provided and having a high resistance to the environment and the flux used for soldering. In addition, since an insulator containing an oxide containing Sr and W is formed as the insulator, the semiconductor ceramic body mainly composed of ZnO, ZnO, and potential barrier are formed during the sintering of the laminated body. When a current / voltage is applied to a joined body of metal oxide compound bodies that form a surface, mutual diffusion does not occur, making it possible to manufacture semiconductor ceramic electronic components with good characteristics and high reliability Become.
Further, in the present invention, the laminated body formed by the laminating method is integrally fired so as to be formed at the same time as the internal element and the insulator disposed around it, so that surface insulation and weather resistance Therefore, it is possible to form an insulator having a thickness necessary and sufficient for ensuring the thickness and having no thickness variation as seen when a conventional glass insulating layer is used.
In addition, it is possible to efficiently manufacture semiconductor ceramic electronic components with excellent environmental resistance and flux resistance, and the laminated body formed by the lamination method is integrally fired, making it easy to respond to downsizing. Therefore, it is possible to efficiently manufacture a semiconductor ceramic electronic component that is small, highly characteristic, and highly reliable.
Further, by using a material containing an oxide containing Sr and W as a material constituting the insulator, a potential barrier is formed with ZnO, for example, a metal such as Pt, or a general formula: M 1-x A x A metal oxide compound represented by BO 3 (M is a rare earth element, A is at least one of Sr and Ba, B is at least one of Mn and Co, and x is greater than 0 and less than or equal to 0.4 Therefore, it is possible to form an insulator that is easily bonded to a material system such as a metal oxide compound, and is less likely to cause cracks, so that a highly reliable semiconductor ceramic electronic component can be obtained.
In the method of manufacturing a semiconductor ceramic electronic component of the present invention (Claim 6 ), the “ceramic green sheet provided with a conductor pattern” means that a through hole is formed at a predetermined position, and the semiconductor ceramic is formed in the through hole. It may be a ceramic green sheet filled with a paste or a metal oxide compound paste, or may be a ceramic green sheet in which no through hole is formed.
また、本願発明（請求項７）の半導体セラミック電子部品の製造方法は、上述の絶縁体材料を主成分とする所定の位置に貫通孔が形成されたセラミックグリーンシートと、貫通孔が形成されていないセラミックグリーンシートを用意し、貫通孔が形成されたセラミックグリーンシートの貫通孔に、バリスタ特性を有する半導体セラミック粉末をペースト化した半導体セラミックペーストを充填するとともに、導体パターンが配設されたセラミックグリーンシートを用意し、貫通孔に半導体セラミックペーストが充填されたセラミックグリーンシートと、導体パターンが配設されたセラミックグリーンシートと、貫通孔が形成されていないセラミックグリーンシートを積層、焼成して、内部に、バリスタ特性を有する半導体セラミック体と、半導体セラミック体を導電経路が通過するような態様で配設された内部電極とを備えた絶縁体を形成し、その表面に内部電極と導通するように外部電極を形成するようにしている。これにより、ＳｒおよびＷを含む酸化物を含有する絶縁体の内部に、ＺｎＯを主成分としバリスタ特性を有する半導体セラミック体が配設されているとともに、該半導体セラミック体を導電経路が通過するような態様で内部電極が配設され、かつ、絶縁体の表面に該内部電極と導通する外部電極が配設された構造を有する、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きい、例えば、非直線抵抗体などの半導体セラミック電子部品を得ることが可能になる。また、絶縁体として、ＳｒおよびＷを含む酸化物を含有する絶縁体を形成するようにしているので、積層体を焼結する際や、バリスタ特性を有する半導体セラミック体に電流・電圧を加えた場合にも相互拡散が生じにくく、特性が良好で信頼性の高い半導体セラミック電子部品を効率よく製造することが可能になる。 Further, in the method for manufacturing a semiconductor ceramic electronic component according to the present invention (Claim 7 ), a ceramic green sheet having a through hole formed at a predetermined position mainly composed of the above-described insulator material and a through hole are formed. A ceramic green sheet with a conductive pattern and a ceramic green sheet with a through hole formed in the through hole of the ceramic green sheet filled with a semiconductor ceramic paste made of semiconductor ceramic powder with varistor characteristics A sheet is prepared, and a ceramic green sheet in which a semiconductor ceramic paste is filled in a through hole, a ceramic green sheet in which a conductor pattern is disposed, and a ceramic green sheet in which a through hole is not formed are laminated and fired, and the inside And a semiconductive ceramic body having varistor characteristics, An insulator having an internal electrode disposed in such a manner that the conductive path passes through the conductive ceramic body is formed, and an external electrode is formed on the surface thereof so as to be electrically connected to the internal electrode. As a result, a semiconductor ceramic body mainly composed of ZnO and having varistor characteristics is disposed inside an insulator containing an oxide containing Sr and W, and a conductive path passes through the semiconductor ceramic body. The internal electrode is disposed in such a manner, and the external electrode that is electrically connected to the internal electrode is disposed on the surface of the insulator, and has high resistance to environmental resistance and flux used during soldering. For example, a semiconductor ceramic electronic component such as a non-linear resistor can be obtained. In addition, since an insulator containing an oxide containing Sr and W is formed as an insulator, current and voltage were applied to the semiconductor ceramic body having varistor characteristics when the laminate was sintered. Even in this case, it is difficult to cause mutual diffusion, and it becomes possible to efficiently manufacture a semiconductor ceramic electronic component having good characteristics and high reliability.
また、絶縁体として、ＳｒおよびＷを含む酸化物を含有する絶縁体を形成するようにしているので、積層体の焼結の際や、ＺｎＯを主成分とする半導体セラミック体とＺｎＯと電位障壁を形成する金属酸化化合物体が面で接合された接合体に電流・電圧を加えた場合にも相互拡散が生じず、特性が良好で信頼性の高い半導体セラミック電子部品を製造することが可能になる。
また、積層工法で、かつ、一体焼成を行って内部に素子の配設された絶縁体を形成するようにしているので、表面絶縁性や耐候性を確保するために必要十分な厚みを有し、かつ、従来のガラスの絶縁層を用いる場合にみられるような厚みばらつきのない絶縁体を形成することが可能になり、耐環境性・耐フラックス性に優れた半導体セラミック電子部品を効率よく製造することが可能になる。
なお、本願発明（請求項７）の半導体セラミック電子部品の製造方法において、「導体パターンが配設されたセラミックグリーンシート」とは、所定の位置に貫通孔が形成され、該貫通孔にバリスタ特性を有する半導体セラミック粉末をペースト化した半導体セラミックペーストが充填されたセラミックグリーンシートであってもよく、また、貫通孔が形成されていないセラミックグリーンシートであってもよい。
In addition, since an insulator containing an oxide containing Sr and W is formed as the insulator, the semiconductor ceramic body mainly composed of ZnO, ZnO, and potential barrier are formed during the sintering of the laminated body. When a current / voltage is applied to a joined body of metal oxide compound bodies that form a surface, mutual diffusion does not occur, making it possible to manufacture semiconductor ceramic electronic components with good characteristics and high reliability Become.
Also, since it is a lamination method and an integrated firing is performed to form an insulator with elements disposed therein, it has a necessary and sufficient thickness to ensure surface insulation and weather resistance. In addition, it is possible to form an insulator that does not vary in thickness as seen when using a conventional glass insulating layer, and efficiently manufactures semiconductor ceramic electronic components with excellent environmental resistance and flux resistance. It becomes possible to do.
In the method for manufacturing a semiconductor ceramic electronic component according to the present invention (Claim 7 ), the “ceramic green sheet provided with a conductor pattern” is a through-hole formed in a predetermined position, and the through-hole has a varistor characteristic. It may be a ceramic green sheet filled with a semiconductor ceramic paste obtained by pasting a semiconductor ceramic powder having a ceramic paste, or may be a ceramic green sheet in which no through hole is formed.
また、請求項８の半導体セラミック電子部品の製造方法のように、絶縁体を構成するＳｒおよびＷを含む酸化物として、ＳｒＷＯ4、またはＳｒＷＯ4とＷＯ3との混晶を用いることにより、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きく、特性が良好で、信頼性の高い非直線抵抗体を確実に製造することが可能になり、本願発明をより実効あらしめることが可能になる。
特にＳｒＷＯ4とＷＯ3を含有する混晶を用いた場合、ＳｒＷＯ4の存在によりＷＯ3の融点が下がり、液相となることにより、焼成工程でクラックが発生した場合にも、クラックにＷＯ3が入り込み自己修復する作用を果たすため、非直線抵抗体の特性部周囲に確実な絶縁体組成物を形成することが可能になり、耐候性に優れた半導体セラミック電子部品を得ることができる。また、メッキ液等の浸入を防止することができるため、外部電極の電解メッキ、無電解メッキにも確実に対応することが可能な半導体セラミック電子部品を効率よく製造することが可能になる。
Also, as in the manufacturing method of the semiconductor ceramic electronic component according to claim 8, as an oxide containing Sr and W constituting the insulator, by using a mixed crystal of SrWO 4 or SrWO 4 and WO 3,, resistance It is possible to reliably produce a highly reliable non-linear resistor that has high resistance to the environment and the resistance to the flux used for soldering, good characteristics, and can make the present invention more effective. become.
In particular, when a mixed crystal containing SrWO 4 and WO 3 is used, even if cracks are generated in the firing step due to the melting point of WO 3 being lowered due to the presence of SrWO 4 and becoming a liquid phase, the WO 3 Since it enters and self-repairs, a reliable insulator composition can be formed around the characteristic portion of the non-linear resistor, and a semiconductor ceramic electronic component having excellent weather resistance can be obtained. In addition, since it is possible to prevent the penetration of a plating solution or the like, it is possible to efficiently manufacture a semiconductor ceramic electronic component that can reliably cope with electrolytic plating and electroless plating of external electrodes.
また、請求項９の半導体セラミック電子部品の製造方法のように、絶縁体となるセラミックグリーンシートを構成する絶縁体材料として、ＳｒおよびＷを含む酸化物を予め９００℃〜１１００℃で仮焼した仮焼粉を用い、貫通孔に充填される半導体セラミックペーストおよび金属酸化化合物ペーストを構成する半導体セラミック粉末および金属酸化化合物粉末として、半導体セラミック粉末および金属酸化化合物粉末を予め９００℃〜１１００℃で仮焼した仮焼粉を用いることにより、焼結の際に異種材料間（絶縁体材料と半導体セラミックや金属酸化化合物との間）に相互拡散が生じることを防止することが可能になる。これとともに、焼結時の収縮を抑制して、クラックなどの構造欠陥の発生を防止することが可能になる。さらに確実に、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きく、特性が良好で、信頼性の高い半導体セラミック電子部品を製造することが可能になる。 Further, as in the method of manufacturing a semiconductor ceramic electronic component according to claim 9 , an oxide containing Sr and W is preliminarily calcined at 900 ° C. to 1100 ° C. as an insulator material constituting a ceramic green sheet to be an insulator. As the semiconductor ceramic powder and metal oxide compound powder constituting the semiconductor ceramic paste and metal oxide compound paste filled in the through-holes using the calcined powder, the semiconductor ceramic powder and metal oxide compound powder are preliminarily pre-heated at 900 to 1100 ° C. By using the calcined calcined powder, it is possible to prevent mutual diffusion between different materials (between the insulator material and the semiconductor ceramic or metal oxide compound) during sintering. At the same time, it is possible to suppress the shrinkage during sintering and prevent the occurrence of structural defects such as cracks. Further, it is possible to reliably manufacture a semiconductor ceramic electronic component having high environmental resistance and high resistance to a flux used for soldering, good characteristics, and high reliability.
１ セラミックグリーンシート（絶縁シート）
１ａ ＺｎＯペースト充填シート
１ｂ ＬＳＭＯペースト充填シート
１ｃ ＺｎＯバリスタ材料ペースト充填シート
２ 貫通孔
３ ＺｎＯペースト
４ 金属酸化化合物ペースト（ＬＳＭＯペースト）
５ Ｐｔペースト（内部電極形成用の導体パターン）
６，１６ 圧着ブロック（マザー積層体）
７，１７ 素子（焼成前駆体）
７ａ，１７ａ 焼成した素子（焼結体）
１３ ＺｎＯバリスタ材料ペースト
２１ 絶縁体
２２ 半導体セラミック体
２３ ＺｎＯと電位障壁を形成する金属酸化化合物体
２４ 接合体（セラミック素子）
２５ａ，２５ｂ 内部電極
２６ａ，２６ｂ 外部電極
２７ バリスタ特性を有する半導体セラミック体
1 Ceramic green sheet (insulating sheet)
DESCRIPTION OF
5 Pt paste (conductor pattern for internal electrode formation)
6,16 Crimp block (mother laminate)
7,17 element (firing precursor)
7a, 17a Fired element (sintered body)
13 ZnO
25a,
以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。 The features of the present invention will be described in more detail below with reference to examples of the present invention.
この実施例では、以下に示すように、複数の内部素子を有するマザー積層体を形成し、これを切断して個々の素子に分割する多数個取りの方法で、製品寸法が、長さ１．０mm、幅０．５mm、厚み０．５mmの半導体セラミック電子部品（この実施例では非直線抵抗体）を製造した。 In this embodiment, as shown below, a mother laminated body having a plurality of internal elements is formed, and this product is cut and divided into individual elements. A semiconductor ceramic electronic component (nonlinear resistor in this example) having a width of 0 mm, a width of 0.5 mm, and a thickness of 0.5 mm was manufactured.
(１)絶縁体形成用のセラミックグリーンシートの作製
絶縁体を形成するための絶縁体材料を主成分とするセラミックグリーンシートを以下の方法で作製した。
約１μm径のＳｒＣＯ3粉末と、約２μm径のＷＯ3粉末を、Ｓｒ、Ｗそれぞれの元素比にして１．０：１．０、１．０：１．１、１．０：１．２の割合でそれぞれ調合した。そして、得られた調合粉末に対して、粉末総重量１に対し１の割合で純水を添加し、さらに直径が２mmのＰＳＺビーズを加え、ボールミルで５０時間粉砕混合することによりセラミックスラリーを調製した。
(1) Production of Ceramic Green Sheet for Forming Insulator A ceramic green sheet mainly composed of an insulator material for forming an insulator was produced by the following method.
An SrCO 3 powder having a diameter of about 1 μm and a WO 3 powder having a diameter of about 2 μm are converted into 1.0: 1.0, 1.0: 1.1, 1.0: 1.2 in terms of element ratios of Sr and W, respectively. Respectively. Then, to the prepared powder, pure water is added at a ratio of 1 to the
それから、セラミックスラリー中の水分を１５０℃で蒸発させて、ＳｒＷＯ4粉末およびＳｒＷＯ4とＷＯ3の混晶の粉末（原料粉末）を得た。
また、約０．５μm径のＺｎＯ粉末と約０．４μm径のＴｉＯ2（ルチル）粉末を、Ｚｎ、Ｔｉの元素比で、１．０：１．０、１．５：１．０、２．０：１．０、２．５：１．０の割合でそれぞれ調合した。そして、得られた調合粉末に対して、粉末総重量１に対し１の割合で純水を添加し、さらに直径が２mmのＰＳＺビーズを加え、ボールミルで５０時間粉砕混合することによりセラミックスラリーを調製した。それから、セラミックスラリー中の水分を１５０℃で蒸発、乾燥してＺｎおよびＴｉを含む酸化物の粉末（原料粉末）を得た。
Then, the water in the ceramic slurry was evaporated at 150 ° C. to obtain SrWO 4 powder and mixed crystal powder (raw material powder) of SrWO 4 and WO 3 .
In addition, ZnO powder having a diameter of about 0.5 μm and TiO 2 (rutile) powder having a diameter of about 0.4 μm are mixed at an element ratio of Zn: Ti of 1.0: 1.0, 1.5: 1.0, 2 0.0: 1.0 and 2.5: 1.0, respectively. Then, to the prepared powder, pure water is added at a ratio of 1 to the
次に、上述のようにして得た原料粉末（ＳｒＷＯ4の結晶の粉末、ＳｒＷＯ4とＷＯ3の混晶の粉末、およびＺｎおよびＴｉを含む酸化物の粉末）を９００〜１１００℃で２時間仮焼し、得られた仮焼粉末をパルベライザーで粗粉砕した後、仮焼粉末に対し１：１の割合で純水を加えた。その後、ＳｒＷＯ4の結晶の粉末、ＳｒＷＯ4とＷＯ3の混晶の粉末を、再び直径が２mmのＰＳＺビーズで平均粒径が０．７μmになるまで粉砕した。また、同様にしてＺｎおよびＴｉを含む酸化物の粉末を、平均粒径が０．５μmになるまで粉砕した。それから、得られたスラリーを脱水、乾燥し、エタノールとトルエン、分散材を加えて分散させた後、バインダー、可塑剤を加えスラリーとした。 Next, the raw material powder (SrWO 4 crystal powder, SrWO 4 and WO 3 mixed crystal powder, and oxide powder containing Zn and Ti) obtained as described above was used at 900 to 1100 ° C. for 2 hours. After calcining and coarsely pulverizing the obtained calcined powder with a pulverizer, pure water was added at a ratio of 1: 1 to the calcined powder. Thereafter, the SrWO 4 crystal powder and the mixed crystal powder of SrWO 4 and WO 3 were again pulverized with PSZ beads having a diameter of 2 mm until the average particle size became 0.7 μm. Similarly, an oxide powder containing Zn and Ti was pulverized until the average particle size became 0.5 μm. Then, the obtained slurry was dehydrated and dried, and ethanol, toluene and a dispersing agent were added and dispersed, and then a binder and a plasticizer were added to form a slurry.
そして、得られたスラリーを脱水、乾燥した後、この原料にエタノールとトルエン、分散材を加え分散させ、バインダー、可塑剤を加えてスラリーとした後、ドクターブレード法により、５０μm厚みのセラミックグリーンシート（以下、「絶縁シート」とも言う）を作製した。それから、図１(ａ)に示すように、所定のセラミックグリーンシート（絶縁シート）１にレーザーにより直径が２００μmの貫通孔２を形成した。
And after dehydrating and drying the obtained slurry, ethanol, toluene, and a dispersing agent are added to this raw material to disperse, and a binder and a plasticizer are added to form a slurry, and then a ceramic green sheet having a thickness of 50 μm is obtained by a doctor blade method. (Hereinafter also referred to as “insulating sheet”). Then, as shown in FIG. 1A, a through-
なお、絶縁体に、上述のようなＳｒＷＯ4の粉末およびＳｒＷＯ4とＷＯ3の混晶の粉末を用いる場合、ＺｎＯを主成分とする半導体セラミックと反応しにくいものであって、焼結温度がＺｎＯを主成分とする半導体セラミックより高い物質の粉末を含有させることが可能である。 Note that the insulating body, when using the SrWO 4 powder and SrWO 4 and mixed crystal powder of WO 3 as described above, there is less likely to react with the semiconductor ceramic mainly composed of ZnO, the sintering temperature It is possible to contain a powder of a substance higher than the semiconductor ceramic mainly composed of ZnO.
(２)ＺｎＯを主成分とする半導体セラミックペーストの作製
ＺｎＯにＡｌ2Ｏ3０．００５mol％を添加し、純水を加えた後、直径が２mmのＰＳＺビーズを用いてボールミルにより５０時間粉砕、混合した。このスラリーの水分を蒸発、乾燥した後、９００〜１０００℃で２時間仮焼した。この仮焼原料に１：１の割合で純水を加え、直径が２mmのＰＳＺビーズを用いて平均粒径が約０．５μmになるまで粉砕した。それから、このようにして得たスラリーを脱水、乾燥した後、得られた粉末（ＺｎＯを主成分とする半導体セラミック粉末）に溶剤、ワニスなどを添加してペースト化することにより、ＺｎＯを主成分とする半導体セラミックペースト（以下、単に「ＺｎＯペースト」とも言う）を得た。
(2) Production of semiconductor ceramic paste mainly composed of ZnO After adding 0.005 mol% of Al 2 O 3 to ZnO and adding pure water, it is pulverized for 50 hours by a ball mill using PSZ beads having a diameter of 2 mm. Mixed. The slurry was evaporated and dried, and then calcined at 900 to 1000 ° C. for 2 hours. Pure water was added to the calcined raw material at a ratio of 1: 1, and the mixture was pulverized with PSZ beads having a diameter of 2 mm until the average particle diameter became about 0.5 μm. Then, the slurry thus obtained is dehydrated and dried, and then the resulting powder (semiconductor ceramic powder containing ZnO as a main component) is added to a paste by adding a solvent, varnish, etc. A semiconductor ceramic paste (hereinafter also simply referred to as “ZnO paste”) was obtained.
(３)ＺｎＯと電位障壁を形成する金属酸化化合物ペーストの作製
Ｌａ2Ｏ3、ＳｒＣＯ3、およびＭｎ3Ｏ4を、それぞれモル比で０．３５、０．３、１．０となるような比率で秤量し、ボールミルで湿式混合した後、蒸発乾燥し、１０００℃で熱処理し、仮反応させた。
このようにして得られた反応物を一旦ボールミルにて平均粒径が１μm以下になるまで粉砕し、溶剤とワニスを加えペースト化することにより、ＺｎＯと電位障壁を形成する金属酸化化合物ペーストを得た。
なお、以下では、Ｌａ、Ｓｒ、Ｍｎ反応酸化物を「ＬＳＭＯ」と略称する。
(3) Preparation of metal oxide compound paste that forms potential barrier with ZnO La 2 O 3 , SrCO 3 , and Mn 3 O 4 have molar ratios of 0.35, 0.3, and 1.0, respectively. Weighed at a ratio, wet-mixed with a ball mill, evaporated to dryness, heat treated at 1000 ° C., and temporarily reacted.
The reaction product thus obtained is once pulverized with a ball mill until the average particle size becomes 1 μm or less, and a paste is added with a solvent and varnish to obtain a metal oxide compound paste that forms a potential barrier with ZnO. It was.
Hereinafter, La, Sr, and Mn reactive oxides are abbreviated as “LSMO”.
(４)ＺｎＯバリスタ材料ペーストの作成
ＺｎＯにＡｌ2Ｏ3０．００５mol％、Ｐｒ6Ｏ11１mol％、ＣａＣＯ3０．１mol％、Ｋ（ＯＨ）０．０１mol％を添加し、純水を加えた後、直径２mmのＰＳＺビーズを用いてボールミルで５０時間粉砕、混合した。
このスラリーの水分を蒸発、乾燥した後、９００〜１０００℃で２時間仮焼した。この仮焼原料に１：１の割合で純水を加え、直径が２mmのＰＳＺビーズを用いて平均粒径が約０．５μmになるまで粉砕した。それから、このようにして得たスラリーを脱水、乾燥した後、得られた粉末に溶剤、ワニスなどを添加してペースト化することにより、ＺｎＯを主成分としバリスタ特性を有する半導体セラミックペースト（以下、単に「ＺｎＯバリスタ材料ペースト」とも言う）を得た。
(4) ZnO varistor material Al 2 O 3 0.005mol% to create ZnO paste, Pr 6 O 11 1mol%, CaCO 3 0.1mol%, was added K (OH) 0.01mol%, of pure water was added Thereafter, PSZ beads having a diameter of 2 mm were ground and mixed in a ball mill for 50 hours.
The slurry was evaporated and dried, and then calcined at 900 to 1000 ° C. for 2 hours. Pure water was added to the calcined raw material at a ratio of 1: 1, and the mixture was pulverized with PSZ beads having a diameter of 2 mm until the average particle diameter became about 0.5 μm. Then, after dehydrating and drying the slurry thus obtained, a paste is obtained by adding a solvent, varnish or the like to the obtained powder, thereby forming a semiconductor ceramic paste having ZnO as a main component and having varistor characteristics (hereinafter, referred to as “powder”). It was also simply called “ZnO varistor material paste”).
(５)セラミックグリーンシートの貫通孔へのペーストの充填
図１(ｂ)に示すように、上記(１)で作製した絶縁体形成用のセラミックグリーンシート（絶縁シート）１の貫通孔２に、上記(２)で作製したＺｎＯペースト３を充填するとともに、図１(ｃ)に示すように、上記(１)で作製した絶縁体形成用のセラミックグリーンシート（絶縁シート）１の貫通孔２に、上記(３)で作製した金属酸化化合物ペースト（ＬＳＭＯペースト）４をスクリーン印刷法にて充填し、乾燥することにより、ＺｎＯペースト充填シート１（１ａ）およびＬＳＭＯペースト充填シート１（１ｂ）を作製した。
(5) Filling the through hole of the ceramic green sheet with paste As shown in FIG. 1 (b), in the through
また、図１(ｄ)に示すように、上記(１)で作製した絶縁体形成用のセラミックグリーンシート（絶縁シート）１の貫通孔２に、上記(４)で作製したＺｎＯバリスタ材料ペースト１３を充填することによりＺｎＯバリスタ材料ペースト充填シート１（１ｃ）を作製した。
Further, as shown in FIG. 1 (d), the ZnO
(６)セラミックグリーンシートヘの内部電極印刷
図１(ｅ)，(ｆ)に示すように、上記(５)で作製したＺｎＯペースト充填シート１（１ａ）およびＬＳＭＯペースト充填シート１（１ｂ）のうち、所定のシートの表面に、貫通孔２に充填されたＺｎＯペースト３およびＬＳＭＯペースト４と導通するように、Ｐｔペースト（内部電極形成用の導体パターン）５をスクリーン印刷法にて印刷し、乾燥した。
また、図１(ｇ)に示すように、上記(５)で作製したＺｎＯバリスタ材料ペースト充填シート１（１ｃ）のうち、所定のシートの表面に、貫通孔２に充填されたＺｎＯバリスタ材料ペースト１３と導通するように、Ｐｔペースト（内部電極形成用の導体パターン）５をスクリーン印刷法にて印刷し、乾燥した。
(6) Internal electrode printing on ceramic green sheet As shown in FIGS. 1 (e) and (f), the ZnO paste-filled sheet 1 (1a) and the LSMO paste-filled sheet 1 (1b) prepared in the above (5) Among them, a Pt paste (conductor pattern for forming an internal electrode) 5 is printed by a screen printing method so as to be electrically connected to the
Further, as shown in FIG. 1 (g), among the ZnO varistor material paste-filled sheet 1 (1c) produced in the above (5), the ZnO varistor material paste filled in the through
(７)積層
それから、図２(ａ)に示すように、下から上に向かって、貫通孔の形成されていない絶縁シート１，導体パターンが形成されたＬＳＭＯペースト充填シート１（１ｂ）、ＺｎＯペースト充填シート１（１ａ）、導体パターンが形成されたＬＳＭＯペースト充填シート１（１ｂ）、貫通孔の形成されていない絶縁シート１の順に積み重ねて積層し、１．９６×１０6Ｐａの圧力で圧着して、図２(ｂ)に示すような圧着ブロック（マザー積層体）６を作製した。
また、図５(ａ)に示すように、下から上に向かって、貫通孔の形成されていない絶縁シート１，貫通孔２にＺｎＯバリスタ材料ペースト１３を充填したＺｎＯバリスタ材料ペースト充填シート１（１ｃ）、貫通孔の形成されていない絶縁シート１の順に積み重ねて積層し、１．９６×１０6Ｐａの圧力で圧着して、図５(ｂ)に示すような圧着ブロック（マザー積層体））１６を作製した。
(7) Lamination Then, as shown in FIG. 2 (a), from bottom to top, an insulating
Further, as shown in FIG. 5A, from the bottom to the top, the ZnO varistor material paste-filled sheet 1 (in which the through-holes are not formed and the through-
(８)カット
上記(７)で作製した圧着ブロック６および１６を、図２(ｂ)および図５(ｂ)に示すように、積層面に対して垂直に、ダイサーにてカットし、個々の素子（焼成前駆体）７（図３）および１７（図６）に分割した。
図３に示す素子７は、絶縁体２１の内部に、ＺｎＯを主成分とする半導体セラミック体２２と、ＺｎＯと電位障壁を形成する金属酸化化合物体２３が面で接合された接合体（セラミック素子）２４と、接合体２４の接合面を導電経路が通過するような態様で配設された内部電極２５ａ，２５ｂとを備えた構造を有している。
また、図６に示す素子１７は、絶縁体２１の内部に、ＺｎＯを主成分としバリスタ特性を有する半導体セラミック体２７と、半導体セラミック体２７を導電経路が通過するような態様で配設された内部電極２５ａ，２５ｂとを備えた構造を有している。
(8) Cut The crimping
The
The
(９)焼成
上記(８)で切断、分割した、図３の素子（焼成前駆体）７および図６の素子（焼成前駆体）１７を６００℃で脱脂した後、図３の素子（焼成前駆体）７は１３００℃で、図６の素子（焼成前駆体）１７は１２００℃で３時間焼成した。
(9) Firing After degreasing the element (firing precursor) 7 in FIG. 3 and the element (firing precursor) 17 in FIG. 6 cut and divided in (8) above at 600 ° C., the element (firing precursor) in FIG. Body) 7 was 1300 ° C., and the element (firing precursor) 17 of FIG. 6 was fired at 1200 ° C. for 3 hours.
(10)外部電極の形成
上記(９)で焼成した素子（焼結体）７（７ａ）の、内部電極２５ａ，２５ｂが引き出された互いに対向する端面を含む両端部に、Ａｇ−Ｐｄ（Ａｇ／Ｐｄ重量比率９／１）ペーストを塗布し、９００℃で１０分焼き付けることにより、図４に示すように、内部電極２５ａ，２５ｂと導通する外部電極２６ａ，２６ｂを形成した。
また、上記(９)で焼成した素子（焼結体）１７（１７ａ）の、内部電極２５ａ，２５ｂが引き出された互いに対向する端面を含む両端部に、Ａｇ−Ｐｄ（Ａｇ／Ｐｄ重量比率９／１）ペーストを塗布し、９００℃で１０分焼き付けることにより、図７に示すように、内部電極２５ａ，２５ｂと導通する外部電極２６ａ，２６ｂを形成した。
(10) Formation of external electrode Ag-Pd (Ag) is formed on both ends of the element (sintered body) 7 (7a) baked in (9) above, including the opposing end surfaces from which the
In addition, Ag-Pd (Ag / Pd weight ratio 9) is provided at both ends of the element (sintered body) 17 (17a) fired in the above (9) including the opposing end surfaces from which the
(11)比較試料Ｘの作製
上記(２)で作製した作成したＺｎＯを主成分とする半導体セラミック粉末に、エタノールとトルエン、分散材を加え分散させ、バインダー、可塑剤を加えスラリーとした後、ドクターブレード法により５０μm厚みのシート（ＺｎＯシート）を作製するとともに、上記(３)で作製した金属酸化化合物の粉末に、エタノールとトルエン、分散材を加え分散させ、バインダー、可塑剤を加えスラリーとした後、ドクターブレード法により５０μm厚みのシート（ＬＳＭＯシート）を作製した。
(11) Preparation of Comparative Sample X After the semiconductor ceramic powder prepared in the above (2) containing ZnO as a main component was added with ethanol, toluene and a dispersing agent and dispersed, and a binder and a plasticizer were added to form a slurry. A 50 μm thick sheet (ZnO sheet) is prepared by the doctor blade method, and the metal oxide compound powder prepared in (3) above is dispersed by adding ethanol, toluene and a dispersing agent, and a binder and a plasticizer are added to form a slurry. After that, a 50 μm thick sheet (LSMO sheet) was prepared by the doctor blade method.
そして、下から上に、ＬＳＭＯシート（１０枚）−ＺｎＯシート（１０枚）−ＬＳＭＯシート（１０枚）の順に積層、圧着し、厚み１．１８mmの厚みのブロックを作成し、平面形状が０．５８mm×０．５８mmの大きさにカットした。それから、６００℃で脱脂し、１２５０℃で３時間焼成した後、焼結後の上下両面側のＬＳＭＯ材料が露出した部分（上下両端部）にＡｇ／Ｐｄ（９／１）からなる外部電極ペーストを塗布し、９００℃で１０分焼き付けることにより外部電極を形成した後、外部電極が形成されていない領域に、ホウケイ酸ビスマスを主成分としたガラスペーストを塗布し、７００℃で１０分焼き付けることにより、図８に示すように、ＺｎＯ半導体セラミック３１の両側に、ＺｎＯと電位障壁を形成する金属酸化化合物体（ＬＳＭＯ）３２が接合、配設された構造を有し、両端側の金属酸化化合物体（ＬＳＭＯ）３２の露出面に外部電極３３ａ，３３ｂが形成され、外部電極３３ａ，３３ｂが形成されていない部分が、ガラス層３４により被覆された比較用の試料Ｘを作製した。
Then, from the bottom to the top, the LSMO sheet (10 sheets) -ZnO sheet (10 sheets) -LSMO sheet (10 sheets) are laminated and bonded in this order to create a block having a thickness of 1.18 mm, and the planar shape is 0. Cut to a size of 58 mm x 0.58 mm. Then, after degreasing at 600 ° C. and firing at 1250 ° C. for 3 hours, external electrode paste made of Ag / Pd (9/1) on the exposed portions (both upper and lower ends) of the LSMO material on both the upper and lower surfaces after sintering After forming an external electrode by baking at 900 ° C. for 10 minutes, a glass paste mainly composed of bismuth borosilicate is applied to a region where the external electrode is not formed, and baking is performed at 700 ° C. for 10 minutes. Thus, as shown in FIG. 8, a metal oxide compound body (LSMO) 32 that forms a potential barrier with ZnO is bonded and disposed on both sides of the
(12)比較試料Ｙの作製
ＺｎＯにＡｌ2Ｏ3０．００５mol％、Ｐｒ6Ｏ11１mol％、ＣａＣＯ3０．１mol％、Ｋ（ＯＨ）０．０１mol％を添加し、純水を加えた後、直径２mmのＰＳＺビーズを用いてボールミルで５０時間粉砕、混合した。このスラリーの水分を蒸発させ乾燥した後、１０００℃で２時間仮焼した。この仮焼原料に１：１の割合で純水を加え、直径２mmのＰＳＺビーズを用い平均粒径約が０．５μmになるまで粉砕した後、得られたスラリーを脱水、乾燥した。この原料粉末にエタノールとトルエン、分散材を加えて分散させ、バインダー、可塑剤を加えてスラリーとした後、ドクターブレード法により５０μm厚みのシートを作製した。このシートに所定のパターンでＰｔペーストを印刷した後、積層、圧着し、所定の大きさにカットし、６００℃で脱脂した後、１２００℃で３時間焼成することにより、図９に示すように、ＺｎＯを主成分としバリスタ特性を有する半導体セラミック体４１中に、Ｐｔ内部電極４２が半導体セラミック層４３を介して互いに対向するように配設された素子（焼結体）４４を得た。そして、素子（焼結体）４４の、Ｐｔ内部電極４２が引き出された互いに対向する端面を含む両端部に、Ａｇ−Ｐｄペースト（Ａｇ／Ｐｄ（重量比）＝９／１）を塗布し、９００℃で１０分焼き付けることにより、図９に示すように、内部電極４２と導通する外部電極４５ａ，４５ｂを形成した。それから、外部電極４５ａ，４５ｂが形成されていない領域に、ホウケイ酸ビスマスを主成分としたガラスペーストを塗布し、７００℃で１０分焼き付けて、ガラス層４６を形成することにより、比較用の試料Ｙを得た。
なお、本発明の試料の大きさは０．６×０．３×０．３mmであった。
また、比較例Ｘ及び比較例Ｙの試料の大きさは１．０×０．５×０．５mmであった。
(12) Al 2 O 3 0.005mol % to produce ZnO of Comparative Sample Y, Pr 6 O 11 1mol% ,
The size of the sample of the present invention was 0.6 × 0.3 × 0.3 mm.
Moreover, the sample size of Comparative Example X and Comparative Example Y was 1.0 × 0.5 × 0.5 mm.
［特性の評価］
上述のようにして作製した実施例および比較例の試料について以下の特性を調べた。
(１)ブレークダウン電圧：Ｖ1mA
(２)電圧非直線係数：α
(３)１μＡのＤＣ電流を流したときの試料両端電圧と、ブレークダウン電圧Ｖ1mAとの比：Ｖ1μA／Ｖ1mA
(４)静電容量（１ＭＨｚ）
(５)耐フラックス性
(６)制限電圧比：Ｖ1A／Ｖ1mA
(７)ＥＳＤ耐性
(８)寿命変化
各特性の測定結果を表１，表２に示す。なお、表１の比較試料Ｘ，Ｙのデータと表２の比較試料Ｘ，Ｙのデータは同じデータである。
[Characteristic evaluation]
The following characteristics were examined for the samples of Examples and Comparative Examples produced as described above.
(1) Breakdown voltage: V 1mA
(2) Voltage nonlinear coefficient: α
(3) Ratio of the voltage across the sample when a DC current of 1 μA is passed to the breakdown voltage V 1 mA : V 1 μA / V 1 mA
(4) Capacitance (1MHz)
(5) Flux resistance
(6) Limiting voltage ratio: V 1A / V 1mA
(7) ESD resistance
(8) Life change Tables 1 and 2 show the measurement results of each characteristic. The data of comparative samples X and Y in Table 1 and the data of comparative samples X and Y in Table 2 are the same data.
表１，２において、「構造」は、非直線抵抗体が図４に示す構造のものをＡ、図７に示す構造のものをＢ、図８に示す構造のものをＣ、図９に示す構造のものをＤとして示している。 In Tables 1 and 2, “Structure” indicates that the non-linear resistor has the structure shown in FIG. 4A, B shows the structure shown in FIG. 7, C shows the structure shown in FIG. 8, and FIG. The structure is shown as D.
ブレークダウン電圧：Ｖ1mAは、１ｍＡのＤＣ電流を流したときの試料両端電圧を測定した値である。 Breakdown voltage: V 1 mA is a value obtained by measuring the voltage across the sample when a DC current of 1 mA was passed.
電圧非直線係数：αは、０．１ｍＡのＤＣ電流を流した時の試料両端電圧とブレークダウン電圧から、下記の式で求めた値である。
α＝log(Ｉ1mA／Ｉ0.1mA))／log(Ｖ1mA／Ｖ0.1mA)
Voltage non-linear coefficient: α is a value obtained by the following equation from the voltage across the sample and a breakdown voltage when a DC current of 0.1 mA is passed.
α = log (I 1mA / I 0.1mA )) / log (V 1mA / V 0.1mA )
Ｖ1μA／Ｖ1mAは、１μＡのＤＣ電流を流したときのの試料両端電圧を測定し、ブレークダウン電圧Ｖ1mAとの比（Ｖ1μA／Ｖ1mA）を求めたものものである。
静電容量は、１ＭＨｚにおける静電容量をＬＣＲメーターにより測定した値である。
V 1 μA / V 1 mA is obtained by measuring the voltage across the sample when a DC current of 1 μA is passed, and determining the ratio (V 1 μA / V 1 mA ) to the breakdown voltage V 1 mA .
The capacitance is a value obtained by measuring the capacitance at 1 MHz with an LCR meter.
耐フラックス性は、はんだ付け時の劣化の有無を調べるため、実際にＰｂ／Ｓｎはんだおよび、Ｂｒ２％を含有するフラックスを用い、３００℃のはんだ槽に３０秒浸漬し、浸漬前と浸漬後のＶ1μAの変化を調べたものであり、この変化率（浸漬前のＶ1μA／浸漬後のＶ1μA−１）×１００（％）を耐フラックス性として表１および２に示している。
In order to investigate the presence or absence of deterioration during soldering, the flux resistance is actually immersed in a solder bath at 300 ° C. for 30 seconds using a flux containing Pb / Sn solder and
制限電圧比：Ｖ1A／Ｖ1mAは、８×２０μ秒の三角波形で、かつ、１Ａの電流ピークを有する電流サージを試料に印加して試料両端電圧を測定した場合の、ピーク電圧：Ｖ1Aと、ブレークダウン電圧：Ｖ1mAの比：Ｖ1A／Ｖ1mAである。 Limiting voltage ratio: V 1A / V 1mA is a triangular waveform of 8 × 20 μs, and a peak voltage when the voltage across the sample is measured by applying a current surge having a current peak of 1 A to the sample: V 1A And the ratio of the breakdown voltage: V 1 mA is V 1A / V 1 mA .
ＥＳＤ耐性は、接触放電式ＥＳＤ発生器を用い、３０ｋＶの静電気パルスを試料両端に各１００回印加し、印加前と印加後のＶ1μAの変化を調べたものであり、この変化率（印加前のＶ1μA／印加後のＶ1μA−１）×１００（％）をＥＳＤ耐性として表１および２に示している。
The ESD resistance is obtained by applying a 30 kV electrostatic pulse to both ends of the sample 100 times each using a contact discharge type ESD generator and examining the change in
寿命変化は、温度８５℃湿度９０％の高温湿中雰囲気下でＶlmAの８０％のＤＣ電圧を印加して寿命試験を行い、１０００時間印加前後のＶ1μAの変化を調べたものであり、この変化率（印加前のＶ1μA／印加後のＶ1μA−１）×１００（％）を寿命変化（％）として表１および２に示している。
The life change is a life test conducted by applying a DC voltage of 80% of V lmA in an atmosphere of high temperature and humidity of 85 ° C. and 90% humidity, and the change of
なお、Ｚｎ、Ｔｉ酸化化合物の比率は、焼成後にＸ線回折を用いてその比率を求めたものである。また、表２において、Ｚｎ2ＴｉＯ4／ＺｎＴｉＯ3／その他の比率はＸ線回折強度より求めたものであり、「その他」にあたる物質は、ＺｎＯやＴｉＯ2などが主体であるが、これらの物質の割合は、調合時の組成比および仮焼温度（９００〜１１００℃の範囲で調整）により変動する。ただし、その他の物質として、ＺｒＯ2を含有させることも可能である。 In addition, the ratio of Zn and Ti oxide compound is obtained by X-ray diffraction after firing. In Table 2, the ratio of Zn 2 TiO 4 / ZnTiO 3 / others is determined from the X-ray diffraction intensity, and the substances corresponding to “others” mainly consist of ZnO, TiO 2, etc. The ratio of fluctuates depending on the composition ratio at the time of preparation and the calcining temperature (adjusted in the range of 900 to 1100 ° C.). However, it is also possible to contain ZrO 2 as other substances.
表１，２より、本願発明の実施例にかかる試料である、Ｎｏ．１〜６（表１）および本願発明が関連する発明の実施例の試料である、Ｎｏ．９〜１８（表２）の試料においては、ブレークダウン電圧：Ｖ1mA、電圧非直線係数：α、ブレークダウン電圧Ｖ1mAとの比：Ｖ1μA／Ｖ1mA、静電容量（１ＭＨｚ）、耐フラックス性、制限電圧比：Ｖ1A／Ｖ1mA、ＥＳＤ耐性、寿命変化の各特性に関し、実用上問題のない結果が得られていることがわかる。しかし、比較試料Ｘ，Ｙについては、測定項目によっては好ましくない特性しか得ることができていないことがわかる。
また、Ｚｎ2ＴｉＯ4とＺｎＴｉＯ3の合計含有率が９０mol％未満のＮｏ．１６，１７の試料においては、耐フラックス性、ＥＳＤ耐性、寿命変化率などがやや好ましくない結果となっており、Ｚｎ2ＴｉＯ4とＺｎＴｉＯ3の合計含有率を９０mol％以上とすることが望ましことがわかる。
From Tables 1 and 2, it is No. which is the sample concerning the Example of this invention. 1 to 6 (Table 1) and the samples of the examples of the invention to which the present invention relates, In the samples of 9 to 18 (Table 2), breakdown voltage: V 1 mA, voltage nonlinear coefficient: α, ratio to breakdown voltage V 1 mA : V 1 μA / V 1 mA , capacitance (1 MHz), flux resistance The results show that there are no practical problems with respect to the characteristics of the characteristics and the voltage limit ratio: V 1A / V 1 mA, ESD resistance, and life change. However, it can be seen that only comparatively unfavorable characteristics can be obtained for the comparative samples X and Y depending on the measurement item.
In addition, No. 2 having a total content of Zn 2 TiO 4 and ZnTiO 3 of less than 90 mol%. In the
このように、本願発明によれば、積層工法により形成した積層体を一体焼成することにより、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きい非直線抵抗体（半導体セラミック電子部品）を効率よく製造することが可能になる。 Thus, according to the present invention, a non-linear resistor (semiconductor ceramic electronic component) having high resistance to the environment and resistance to the flux used in soldering by integrally firing the laminate formed by the lamination method. Can be manufactured efficiently.
また、本願発明では、絶縁体として、ＳｒおよびＷを含む酸化物を含有する絶縁体を形成するようにしているので、積層体の焼結の際や、内部の素子に電流・電圧を加えた場合にも相互拡散が生じず、特性が良好で信頼性の高い非直線抵抗体を製造することが可能になることがわかる。なお、本願発明の実施例にかかる試料である、Ｎｏ．１〜６（表１）および本願発明が関連する発明の実施例の試料である、Ｎｏ．９〜１８（表２）の試料において、ＥＳＤ耐性が良好になっているのは、上記の相互拡散が抑制、防止されたことによるものと考えられる。
また、本願発明のように、絶縁体を構成する材料として、ＳｒおよびＷを含む酸化物を含有する材料を用いた場合、ＺｎＯと電位障壁を形成する、例えば、Ｐｔなどの金属や、一般式：Ｍ1-xＡxＢＯ3で表される金属酸化化合物（Ｍが希土類元素、ＡがＳｒおよびＢａのうち少なくとも一方、ＢがＭｎおよびＣｏのうち少なくとも一方で、ｘが０よりも大きく、０．４以下であるような金属酸化化合物）などの材料系とも接合しやすく、クラックも発生しにくい絶縁体を形成することができるため、信頼性の高い非直線抵抗体を得ることが可能になる。
In the present invention, since an insulator containing an oxide containing Sr and W is formed as an insulator, current and voltage were applied to the internal elements during the sintering of the laminate. It can be seen that no mutual diffusion occurs even in the case, and it is possible to manufacture a non-linear resistor having good characteristics and high reliability. In addition, it is a sample concerning the Example of this invention, No. 1 to 6 (Table 1) and the samples of the examples of the invention to which the present invention relates, In the samples of 9 to 18 (Table 2), the ESD resistance is considered to be good because the mutual diffusion is suppressed and prevented.
Further, when a material containing an oxide containing Sr and W is used as the material constituting the insulator as in the present invention, a metal such as Pt that forms a potential barrier with ZnO, for example, a general formula : A metal oxide compound represented by M 1-x A x BO 3 (M is a rare earth element, A is at least one of Sr and Ba, B is at least one of Mn and Co, and x is greater than 0, It is possible to form a highly reliable non-linear resistor because it is possible to form an insulator that is easily bonded to a material system such as a metal oxide compound (e.g. Become.
また、素子が確実に絶縁層（絶縁体）で被覆されることになるため、リフローなどのはんだ付け時におけるフラックスによる還元、フラックスの残留や浸透による電気特性の低下などを防止することが可能になるとともに、耐候性などの耐環境性を向上させることが可能になる。
また、素子が一体焼結された絶縁層で覆われているため、表面電流を抑制して、漏れ電流を小さくすることが可能になるとともに、耐候性を向上させることが可能になる。
In addition, since the element is surely covered with an insulating layer (insulator), it is possible to prevent reduction due to flux during soldering such as reflow, and deterioration of electrical characteristics due to residual flux or penetration. At the same time, it is possible to improve environmental resistance such as weather resistance.
In addition, since the element is covered with the integrally sintered insulating layer, the surface current can be suppressed, the leakage current can be reduced, and the weather resistance can be improved.
さらに、従来のようにガラス層などの欠陥の多い材料で被覆するようにした場合には、表面に一部析出した半導体により、表面放電を起こしやすく、静電気による劣化を起こしやすいが、本願発明のように、ＳｒＷＯ4とＷＯ3を含有する混晶を絶縁体材料として用いた場合、ＺｎＯを主成分とする半導体セラミックやＬＳＭＯなどの金属酸化化合物、ＺｎＯバリスタ材料などとの密着性が良好で、界面の空孔もＷＯ3の液相で埋められるため、表面放電を確実に抑制して、静電気による劣化を抑制することが可能になる。特に、ＺｎＯ系の半導体セラミック体とＬＳＭＯなどの金属酸化化合物の界面で特性を得るようにした素子の場合にはその効果は大きい。 Furthermore, when it is coated with a material having a lot of defects such as a glass layer as in the past, a semiconductor partially deposited on the surface is likely to cause surface discharge and easily deteriorate due to static electricity. As described above, when a mixed crystal containing SrWO 4 and WO 3 is used as an insulator material, the adhesion with a semiconductor ceramic mainly composed of ZnO, a metal oxide compound such as LSMO, a ZnO varistor material, etc. is good. Since the vacancies in the interface are also filled with the liquid phase of WO 3 , surface discharge can be reliably suppressed and deterioration due to static electricity can be suppressed. In particular, the effect is great in the case of an element in which characteristics are obtained at the interface between a ZnO-based semiconductor ceramic body and a metal oxide compound such as LSMO.
なお、絶縁体材料として、ＳｒＷＯ4を用いた場合、浮遊容量が小さくなり、絶縁体の誘電率が実測８以下となるため、低電圧で、かつ静電容量の小さな素子を設計することが可能になり、回路の高周波化にも対応することが可能になる。
また、このような浮遊容量の少ない材料構成とした場合、クロストークのない（少ない）、多連の素子（例えば、図２(ｂ)に示すような構成の素子）を形成することも可能である。
When SrWO 4 is used as the insulator material, the stray capacitance is reduced, and the dielectric constant of the insulator is 8 or less, so it is possible to design an element with a low voltage and a small capacitance. Therefore, it becomes possible to cope with the high frequency of the circuit.
Further, when such a material structure with a small stray capacitance is used, it is possible to form a multi-element (for example, an element having a structure as shown in FIG. 2B) having no (small) crosstalk. is there.
本願発明は、半導体セラミック体を用いたセラミック素子と、セラミック素子と導通する電極と、セラミック素子のうち、少なくとも電極が形成されていない部分が覆われるように配設された絶縁体とを備えた半導体セラミック電子部品において、絶縁体として、ＳｒおよびＷを含む酸化物を含有する材料を用いているので、確実な表面絶縁性を有し、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きい半導体セラミック電子部品を得ることが可能になる。
また、本願発明の半導体セラミック電子部品の製造方法によれば、絶縁体内に半導体セラミック体を用いたセラミック素子を配設し、積層工法および一体焼成工法を用いて、例えば、非直線抵抗体などの半導体セラミック電子部品を製造することができるようにしているので、小型、高性能で信頼性の高い非直線抵抗体などの半導体セラミック電子部品を効率よく製造することが可能になる。
したがって、本願発明により得られる半導体セラミック電子部品、例えば、被直線抵抗体は、携帯電話やその他の通信技術分野、それらの用途に用いられる電子機器の分野などの種々の用途に広く適用することが可能である。
The present invention includes a ceramic element using a semiconductor ceramic body, an electrode that is electrically connected to the ceramic element, and an insulator that is disposed so as to cover at least a portion of the ceramic element where no electrode is formed. In semiconductor ceramic electronic components, as the insulator, a material containing an oxide containing Sr and W is used. Therefore, it has reliable surface insulation and resistance to environmental resistance and flux used during soldering. It becomes possible to obtain a semiconductor ceramic electronic component having a large size.
In addition, according to the method for manufacturing a semiconductor ceramic electronic component of the present invention, a ceramic element using a semiconductor ceramic body is disposed in an insulator, and, for example, a non-linear resistor or the like is used by using a lamination method and an integral firing method. Since the semiconductor ceramic electronic component can be manufactured, it is possible to efficiently manufacture a semiconductor ceramic electronic component such as a small-sized, high-performance and highly reliable non-linear resistor.
Therefore, the semiconductor ceramic electronic component obtained by the present invention, for example, the linear resistor, can be widely applied to various uses such as a mobile phone and other communication technology fields, and a field of electronic devices used for those applications. Is possible.
Claims (9)
前記絶縁体が、ＳｒおよびＷを含む酸化物を含有することを特徴とする半導体セラミック電子部品。A semiconductor comprising a ceramic element using a semiconductor ceramic body, an electrode conducting with the ceramic element, and an insulator disposed so as to cover at least a portion of the ceramic element where the electrode is not formed Ceramic electronic components,
The semiconductor ceramic electronic component, wherein the insulator contains an oxide containing Sr and W.
前記絶縁体の内部に配設された、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体と、
前記接合体の接合面を導電経路が通過するように前記絶縁体の内部に配設された内部電極と、
前記絶縁体の表面に配設された、前記内部電極と導通する外部電極と
を具備することを特徴とする請求項１または２に記載の半導体セラミック電子部品。An insulator containing an oxide containing Sr and W;
A joined body in which a semiconductor ceramic body mainly composed of ZnO and a metal oxide compound body forming a potential barrier are joined on a surface, disposed inside the insulator;
An internal electrode disposed inside the insulator so that a conductive path passes through the joint surface of the joint; and
The semiconductor ceramic electronic component according to claim 1, further comprising: an external electrode disposed on a surface of the insulator and electrically connected to the internal electrode.
前記絶縁体の内部に配設された、ＺｎＯを主成分としバリスタ特性を有する半導体セラミック体と、
前記半導体セラミック体を導電経路が通過するように前記絶縁体の内部に配設された内部電極と、
前記絶縁体の表面に配設された、前記内部電極と導通する外部電極と
を具備することを特徴とする請求項１または２に記載の半導体セラミック電子部品。An insulator containing an oxide containing Sr and W;
A semiconductor ceramic body having ZnO as a main component and having varistor characteristics, disposed inside the insulator;
An internal electrode disposed inside the insulator such that a conductive path passes through the semiconductor ceramic body;
The semiconductor ceramic electronic component according to claim 1, further comprising: an external electrode disposed on a surface of the insulator and electrically connected to the internal electrode.
を特徴とする請求項１〜４のいずれかに記載の半導体セラミック電子部品。The semiconductor ceramic electronic component according to claim 1, wherein the oxide containing Sr and W is SrWO 4 , or a mixed crystal of SrWO 4 and WO 3 .
(ａ)前記絶縁体となるセラミックグリーンシートとして、ＳｒおよびＷを含む酸化物を含有する絶縁体材料を主成分とする、所定の位置に貫通孔が形成されたセラミックグリーンシートおよび貫通孔が形成されていないセラミックグリーンシートを用意する工程と、
(ｂ)前記貫通孔が形成されたセラミックグリーンシートの貫通孔に、ＺｎＯを主成分とする半導体セラミック粉末をペースト化した半導体セラミックペーストを充填する工程と、
(ｃ)貫通孔が形成されたセラミックグリーンシートの貫通孔に、ＺｎＯと電位障壁を形成する金属酸化化合物の粉体を主成分とする金属酸化化合物粉末をペースト化した金属酸化化合物ペーストを充填する工程と、
(ｄ)内部電極形成用の導体パターンが配設されたセラミックグリーンシートを用意する工程と、
(ｅ)貫通孔に半導体セラミックペーストが充填されたセラミックグリーンシートと、貫通孔に前記金属酸化化合物ペーストが充填されたセラミックグリーンシートと、導体パターンが配設されたセラミックグリーンシートと、貫通孔が形成されていないセラミックグリーンシートを積層して積層体を形成する工程と、
(ｆ)前記積層体を焼成して、内部に、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体と、接合体の接合面を導電経路が通過するような態様で配設された内部電極とを備えた絶縁体を形成する工程と、
(ｇ)前記絶縁体の表面に前記内部電極と導通するように外部電極を形成する工程と
を具備することを特徴とする半導体セラミック電子部品の製造方法。Inside the insulator containing an oxide containing Sr and W, a joined body in which a semiconductor ceramic body mainly composed of ZnO and a metal oxide compound body that forms a potential barrier with ZnO are joined on a surface is disposed. And a structure in which an internal electrode is disposed in such a manner that a conductive path passes through the bonding surface of the bonded body, and an external electrode that is electrically connected to the internal electrode is disposed on the surface of the insulator. A method of manufacturing a semiconductor ceramic electronic component comprising:
(a) As the ceramic green sheet to be the insulator, a ceramic green sheet having a through hole formed at a predetermined position and a through hole mainly formed of an insulator material containing an oxide containing Sr and W is formed. Preparing a ceramic green sheet that has not been made,
(b) filling the through hole of the ceramic green sheet in which the through hole is formed with a semiconductor ceramic paste obtained by pasting a semiconductor ceramic powder mainly composed of ZnO;
(c) Fill the through hole of the ceramic green sheet in which the through hole is formed with a metal oxide compound paste obtained by pasting a metal oxide compound powder composed mainly of ZnO and a metal oxide compound powder that forms a potential barrier. Process,
(d) preparing a ceramic green sheet provided with a conductor pattern for forming an internal electrode;
(e) a ceramic green sheet in which a through hole is filled with a semiconductor ceramic paste, a ceramic green sheet in which the metal oxide compound paste is filled in a through hole, a ceramic green sheet in which a conductor pattern is disposed, and a through hole Laminating ceramic green sheets that are not formed to form a laminate;
(f) The laminated body is fired, and a joined body in which a semiconductor ceramic body mainly composed of ZnO and a metal oxide compound body that forms a potential barrier with ZnO are joined on a surface, Forming an insulator including an internal electrode disposed in such a manner that the conductive path passes through the bonding surface;
(g) forming an external electrode on the surface of the insulator so as to be electrically connected to the internal electrode. A method for producing a semiconductor ceramic electronic component, comprising:
(ａ)前記絶縁体となるセラミックグリーンシートとして、ＳｒおよびＷを含む酸化物を含有する絶縁体材料を主成分とする、所定の位置に貫通孔が形成されたセラミックグリーンシートおよび貫通孔が形成されていないセラミックグリーンシートを用意する工程と、
(ｂ)前記貫通孔が形成されたセラミックグリーンシートの貫通孔に、バリスタ特性を有する半導体セラミック粉末をペースト化した半導体セラミックペーストを充填する工程と、
(ｃ)内部電極形成用の導体パターンが配設されたセラミックグリーンシートを用意する工程と、
(ｄ)貫通孔に半導体セラミックペーストが充填されたセラミックグリーンシートと、導体パターンが配設されたセラミックグリーンシートと、貫通孔が形成されていないセラミックグリーンシートを積層して積層体を形成する工程と、
(ｅ)前記積層体を焼成して、内部に、バリスタ特性を有する半導体セラミック体と、該半導体セラミック体を導電経路が通過するような態様で配設された内部電極とを備えた絶縁体を形成する工程と、
(ｆ)前記絶縁体の表面に前記内部電極と導通するように外部電極を形成する工程と
を具備することを特徴とする半導体セラミック電子部品の製造方法。A semiconductor ceramic body mainly composed of ZnO and having varistor characteristics is disposed inside an insulator containing an oxide containing Sr and W, and a conductive path passes through the semiconductor ceramic body. A method of manufacturing a semiconductor ceramic electronic component having a structure in which an internal electrode is disposed and an external electrode electrically connected to the internal electrode is disposed on a surface of an insulator,
(a) As the ceramic green sheet to be the insulator, a ceramic green sheet having a through hole formed at a predetermined position and a through hole mainly formed of an insulator material containing an oxide containing Sr and W is formed. Preparing a ceramic green sheet that has not been made,
(b) filling a semiconductor ceramic paste obtained by pasting a semiconductor ceramic powder having varistor characteristics into the through hole of the ceramic green sheet in which the through hole is formed;
(c) preparing a ceramic green sheet provided with a conductor pattern for forming an internal electrode;
(d) A step of laminating a ceramic green sheet in which a through hole is filled with a semiconductor ceramic paste, a ceramic green sheet in which a conductor pattern is disposed, and a ceramic green sheet in which no through hole is formed, to form a laminate. When,
(e) An insulator provided with a semiconductor ceramic body having a varistor characteristic and an internal electrode disposed in such a manner that a conductive path passes through the semiconductor ceramic body, by firing the laminate. Forming, and
(f) forming an external electrode on the surface of the insulator so as to be electrically connected to the internal electrode. A method for producing a semiconductor ceramic electronic component, comprising:
を特徴とする請求項６または７記載の半導体セラミック電子部品の製造方法。The method for producing a semiconductor ceramic electronic component according to claim 6 or 7, wherein the oxide containing Sr and W is SrWO 4 , or a mixed crystal of SrWO 4 and WO 3 .
前記貫通孔に充填される半導体セラミックペーストおよび金属酸化化合物ペーストを構成する半導体セラミック粉末および金属酸化化合物粉末として、半導体セラミック粉末および金属酸化化合物粉末を予め９００℃〜１１００℃で仮焼した仮焼粉を用いること
を特徴とする請求項６〜８のいずれかに記載の半導体セラミック電子部品の製造方法。As the insulator material constituting the ceramic green sheet to be the insulator, a calcined powder obtained by calcining an oxide containing Sr and W at 900 ° C. to 1100 ° C. in advance is used.
As the semiconductor ceramic powder and metal oxide compound powder constituting the semiconductor ceramic paste and metal oxide compound paste filled in the through-holes, the calcined powder obtained by calcining the semiconductor ceramic powder and metal oxide compound powder in advance at 900 ° C. to 1100 ° C. The method for producing a semiconductor ceramic electronic component according to claim 6 , wherein:
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003423096 | 2003-12-19 | ||
| JP2003423096 | 2003-12-19 | ||
| PCT/JP2004/018941 WO2005059928A1 (en) | 2003-12-19 | 2004-12-17 | Semiconductor ceramic electronic component and method for manufacturing same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005059928A1 JPWO2005059928A1 (en) | 2007-07-12 |
| JP4466567B2 true JP4466567B2 (en) | 2010-05-26 |
Family
ID=34697340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005516371A Expired - Fee Related JP4466567B2 (en) | 2003-12-19 | 2004-12-17 | Semiconductor ceramic electronic component and manufacturing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4466567B2 (en) |
| WO (1) | WO2005059928A1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147323A (en) * | 2006-12-08 | 2008-06-26 | Murata Mfg Co Ltd | Thermoelectric conversion module and manufacturing method thereof |
| WO2008127023A1 (en) | 2007-04-11 | 2008-10-23 | Innochips Technology Co., Ltd. | Circuit protection device and method of manufacturing the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744089B2 (en) * | 1985-05-15 | 1995-05-15 | 株式会社東芝 | Method for manufacturing voltage non-linear resistor |
| JPH04320007A (en) * | 1991-04-18 | 1992-11-10 | Tdk Corp | Voltage nonlinear resistance element |
| JP3393792B2 (en) * | 1997-05-21 | 2003-04-07 | マルコン電子株式会社 | Manufacturing method of laminated voltage non-linear resistor |
-
2004
- 2004-12-17 WO PCT/JP2004/018941 patent/WO2005059928A1/en active Application Filing
- 2004-12-17 JP JP2005516371A patent/JP4466567B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2005059928A1 (en) | 2007-07-12 |
| WO2005059928A1 (en) | 2005-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9558877B2 (en) | Ferrite ceramic composition, ceramic electronic component, and method for producing ceramic electronic component | |
| JP5230429B2 (en) | COG dielectric composition used for copper electrodes | |
| US9460857B2 (en) | Laminated ceramic capacitor | |
| EP2453536A1 (en) | Esd protection device and manufacturing method thereof | |
| WO2010122732A1 (en) | Surge absorbing element | |
| KR101013017B1 (en) | varistor | |
| EP2437362A2 (en) | ESD protection device and manufacturing method therefor | |
| JPH03173402A (en) | Chip varistor | |
| WO2012043534A1 (en) | Esd protection device and method of manufacturing thereof | |
| JP3008567B2 (en) | Chip type varistor | |
| JP4466567B2 (en) | Semiconductor ceramic electronic component and manufacturing method thereof | |
| KR100229768B1 (en) | Composite functional device and method for producing the same | |
| JP2005353845A (en) | Laminated chip varistor | |
| US11763993B2 (en) | Ceramic electronic device and mounting substrate | |
| JPH1064703A (en) | Multilayer chip electronic component | |
| JPH07220906A (en) | Multifunction element | |
| JPH0214501A (en) | Voltage nonlinear resistor | |
| JPH1064704A (en) | Multilayer chip electronic component | |
| JPS62122103A (en) | Manufacture of laminated chip varistor | |
| JP2003272906A (en) | Ceramic element and manufacturing method of the same | |
| JP2005353844A (en) | Laminated chip varistor and manufacturing method thereof | |
| JP2005183593A (en) | Joined type voltage dependent resistor and manufacturing method thereof | |
| JPH09266129A (en) | External electrode of chip type electronic parts | |
| JPH056806A (en) | Chip varistor | |
| JPH09115772A (en) | External electrode for chip electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |