JPH1064704A - Multilayer chip electronic component - Google Patents

Multilayer chip electronic component

Info

Publication number
JPH1064704A
JPH1064704A JP8239903A JP23990396A JPH1064704A JP H1064704 A JPH1064704 A JP H1064704A JP 8239903 A JP8239903 A JP 8239903A JP 23990396 A JP23990396 A JP 23990396A JP H1064704 A JPH1064704 A JP H1064704A
Authority
JP
Japan
Prior art keywords
electronic component
multilayer chip
type electronic
internal electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8239903A
Other languages
Japanese (ja)
Inventor
Osamu Kanda
修 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP8239903A priority Critical patent/JPH1064704A/en
Publication of JPH1064704A publication Critical patent/JPH1064704A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To raise the capacitance and electric noise resistance enough and suppress the leak current a multilayer chip electronic component by forming an insulation compsn. layer contg. a ferrite as a main component on the outer surface thereof. SOLUTION: The multilayer chip electronic component 10 has mutually parallel inner electrodes 12 which are formed in a dielectric ceramic molding 11 and alternately connected to outer electrodes 13 formed at the right and left side faces of the molding 11. The outer electrodes 3 extend to the ends of the faces adjacent the both side faces of the molding 11 so as to be difficult to peel off from these side faces and other outer surface is covered with an insulation compsn. layer 14 than the part occupied by the outer electrodes 13. This layer 14 is composed of a ferrite X-Fe2 O4 (X is at least one of Zn, Ni and Cu) and glass contg. at least one of Bi, Co, Si and Sn.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は積層チップ型電子部
品に関し、より詳細には通信機器や事務・音響機器等の
電気・電子回路にノイズ吸収部品として搭載される電流
電圧非直線性を有する積層チップ型電子部品に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated chip type electronic component, and more particularly, to a laminated component having a current-voltage nonlinearity which is mounted as a noise absorbing component in electric / electronic circuits such as communication equipment, office / audio equipment and the like. The present invention relates to a chip-type electronic component.

【0002】[0002]

【従来の技術】粒界絶縁型半導体磁器は半導体化した磁
器焼結体(セラミックス)の結晶粒界に比較的低融点の
金属酸化物などが熱拡散し、前記結晶粒界に酸化物絶縁
層が形成されたものであり、この粒界部絶縁化により得
られる粒界絶縁型半導体磁器は容量素子として用いられ
る。また前記半導体磁器の粒界絶縁層は、一般に数nm
と薄いことから、粒界絶縁型半導体磁器からなる容量素
子は、静電容量(C)が大きいという利点を有する。
2. Description of the Related Art In a grain boundary insulating semiconductor porcelain, a relatively low-melting metal oxide or the like is thermally diffused into the crystal grain boundaries of a ceramic sintered body (ceramic) made into a semiconductor, and an oxide insulating layer is spread on the crystal grain boundaries. The grain boundary insulated semiconductor porcelain obtained by insulating the grain boundary portion is used as a capacitive element. The grain boundary insulating layer of the semiconductor porcelain generally has a thickness of several nm.
Therefore, the capacitance element made of the grain boundary insulating semiconductor ceramic has an advantage that the capacitance (C) is large.

【0003】特に、チタン酸ストロンチウム(SrTi
3 )を主成分とした半導体磁器素子は、前記金属酸化
物などの熱拡散による粒界絶縁型構造をとり易いこと、
電気的特性が温度や周波数に対して安定していること、
誘電損失(tanδ)が小さいこと等の種々の利点を有
し、近年の電子機器・回路等の制御速度や信号処理速度
の高速化や各種の厳しい使用環境下における信頼性の向
上の要求にも対応し易い。このため、セラミックス電子
部品メーカ各社ともSrTiO3 を主成分とした容量素
子の高性能化、高付加価値化を図るべく研究開発を進め
ており、最近では、従来の主な用途であった低周波アナ
ログ回路以外に、電源用ノイズフィルター、半導体デバ
イス保護用の高周波ノイズ吸収素子等にも用途が拡大し
ている。上記用途の代表的な例として、電流電圧非直線
性容量磁器素子(以下、容量性バリスタと記す)が挙げ
られる。
In particular, strontium titanate (SrTi
A semiconductor ceramic element containing O 3 ) as a main component is easy to have a grain boundary insulating structure due to thermal diffusion of the metal oxide or the like;
Electrical characteristics are stable with respect to temperature and frequency,
It has various advantages such as low dielectric loss (tan δ), and is also required to increase the control speed and signal processing speed of electronic devices and circuits in recent years and to improve reliability under various severe use environments. Easy to respond. For this reason, ceramic electronic component manufacturers have been conducting research and development to improve the performance and value of a capacitor element containing SrTiO 3 as a main component. In addition to analog circuits, applications are expanding to noise filters for power supplies, high-frequency noise absorbing elements for protecting semiconductor devices, and the like. A typical example of the above application is a current-voltage non-linear capacitive porcelain element (hereinafter, referred to as a capacitive varistor).

【0004】この容量性バリスタは複合機能を有する素
子であり、通常はコンデンサとして機能するが、数kV
に及ぶ高圧の外来サージ(雷サージ)や、立ち上がりが
急峻なノイズ(以下、急峻ノイズと記す)が回路内で発
生した際にはバリスタとして機能し、これら外来サージ
等を吸収し、未然に回路素子(各種IC、LSI等)の
誤作動や絶縁破壊を防止する。
[0004] The capacitive varistor is an element having a composite function and usually functions as a capacitor.
When a high-voltage external surge (lightning surge) or sudden rising noise (hereinafter referred to as “steep noise”) occurs in the circuit, it functions as a varistor, absorbs these external surges, etc. Prevent erroneous operation and dielectric breakdown of elements (various ICs, LSIs, etc.).

【0005】前記容量性バリスタに要求される主な電気
的特性は下記の通りである。
The main electrical characteristics required for the capacitive varistor are as follows.

【0006】急峻ノイズに対する応答性を早めるべ
く、電流電圧非直線係数(α)が十分に大きいこと。 回路の定格電圧に合わせて、バリスタ電圧(V1mA
の制御が一定範囲内で自在に行えること。 急峻ノイズを吸収できるように、静電容量(C)が十
分に大きいこと。 定常状態における素子インピーダンスが小さいこと、
すなわち誘電損失(tanδ)が十分に小さいこと。 急峻ノイズ吸収後においても、バリスタ電圧(V
1mA )、電流電圧非直線係数(α)、静電容量(C)、
誘電損失(tanδ)等の特性の変化率が小さいこと
(電気ノイズ耐性が高いこと)。 素子の信頼性を高めるべく、内部電極と外部電極との
間のリーク電流の発生を抑制すること。
[0006] The current-voltage nonlinear coefficient (α) must be sufficiently large in order to increase the response to steep noise. Varistor voltage ( V1mA ) according to the rated voltage of the circuit
Can be freely controlled within a certain range. The capacitance (C) must be large enough to absorb steep noise. Element impedance in a steady state is small,
That is, the dielectric loss (tan δ) is sufficiently small. Even after the steep noise absorption, the varistor voltage (V
1mA ), current-voltage nonlinear coefficient (α), capacitance (C),
The rate of change in characteristics such as dielectric loss (tan δ) is small (high electrical noise resistance). To suppress the occurrence of leakage current between an internal electrode and an external electrode in order to improve the reliability of the device.

【0007】バリスタ機能を有する材料としては、他に
ZnO系(酸化亜鉛)セラミックスが有名であり、〜
、〜に関しては、十分良好な特性を有するが、
の静電容量(C)に関しては比誘電率(εr )がSrT
iO3 系の半導体磁器に比べて小さいため、素子の静電
容量(C)を十分に大きくとることができず、コンデン
サとしての機能が不十分になり、容量性バリスタとして
十分な機能を有さない。
As another material having a varistor function, ZnO-based (zinc oxide) ceramics are well known.
, Have sufficiently good properties,
The relative dielectric constant (ε r ) of the capacitance (C) of SrT
Since it is smaller than iO 3 -based semiconductor porcelain, the capacitance (C) of the element cannot be made sufficiently large, and the function as a capacitor becomes insufficient, so that it has a sufficient function as a capacitive varistor. Absent.

【0008】[0008]

【発明が解決しようとする課題】一方、SrTiO3
の容量性バリスタは、〜に関しては十分な特性を有
するが、〜については、未だ十分な特性を有すると
は言えない。
On the other hand, SrTiO 3 -based capacitive varistors have sufficient characteristics for, but cannot be said to have sufficient characteristics for.

【0009】すなわち、SrTiO3 系の容量性バリス
タは、SrTiO3 系半導体磁器の粒界構造の乱雑さに
起因し、電流電圧特性の安定性やバリスタ電圧(V
1mA )及び電流電圧非直線係数(α)の信頼性に欠ける
(電気ノイズ耐性が十分でない)という問題があった。
とりわけ回路基板表面への実装を目的としたチップ型電
子部品に関しては、電極構造等が通常のリード付き円板
型等のものに比べて微細かつ複雑化するため、上記した
電流電圧特性の安定性や電気ノイズ耐性がさらに不十分
となってしまう。
That is, the SrTiO 3 -based capacitive varistor is caused by the disorder of the grain boundary structure of the SrTiO 3 -based semiconductor porcelain, and the stability of current-voltage characteristics and the varistor voltage (V
1 mA ) and the reliability of the current-voltage nonlinear coefficient (α) is insufficient (electric noise immunity is not sufficient).
Especially for chip-type electronic components intended for mounting on the surface of a circuit board, the electrode structure and the like are finer and more complicated than those of a disc-type with lead, etc. And the electrical noise resistance becomes further insufficient.

【0010】これらの問題を解決する方法の一つとし
て、例えば特開平5−90062号公報には、静電容量
(C)を増大させ、また電気特性の安定化を図った積層
粒界絶縁型半導体セラミックコンデンサが開示されてい
る。
As one method for solving these problems, for example, Japanese Unexamined Patent Publication No. 5-90062 discloses a laminated grain boundary insulating type in which the capacitance (C) is increased and the electrical characteristics are stabilized. A semiconductor ceramic capacitor is disclosed.

【0011】上記公報によれば、その構造を積層型と
し、かつ内部電極にその有効電極面積に対して総面積が
5〜30%の孔を形成することにより、還元によるセラ
ミックスの半導体化が内部まで十分にかつ均一に行わ
れ、電気特性のばらつきが少なくなって信頼性が向上す
る。
According to the above-mentioned publication, the structure of the ceramic is reduced to a semiconductor by reduction by forming a laminated structure and forming holes in the internal electrodes with a total area of 5 to 30% with respect to the effective electrode area. The process is sufficiently and uniformly performed, the variation in the electrical characteristics is reduced, and the reliability is improved.

【0012】しかし、従来の円板型のSrTiO3 系半
導体磁器と比較した場合、積層型としても静電容量
(C)が依然小さいという課題があった。
However, when compared with the conventional disk-type SrTiO 3 -based semiconductor porcelain, there is a problem that the capacitance (C) is still small even in the case of a laminated type.

【0013】また、例えば特開平6−84686号公
報、及び特開平5−21211号公報には、電気ノイズ
耐性の向上を図ったチップ型容量性バリスタが開示され
ている。
Further, for example, Japanese Patent Application Laid-Open Nos. Hei 6-84686 and Hei 5-21211 disclose chip-type capacitive varistors having improved electric noise resistance.

【0014】特開平6−84686号公報記載のチップ
型容量性バリスタにおいては、積層化焼結体に急峻ノイ
ズを印加し、電極界面を破壊してインピーダンスを低下
させることによる、電気ノイズ耐性の向上が図られてい
る。また、特開平5−21211号公報に記載のチップ
型容量性バリスタにおいては、内部電極の形状を該内部
電極引き出し側を幅の広い略T字型とすることにより、
前記内部電極と外部電極との接触面積を増加させ、急峻
ノイズが印加された場合であっても、前記内部電極と前
記外部電極との接触部分に大電流が流れて破壊されるの
を防止している。
In the chip-type capacitive varistor described in Japanese Patent Application Laid-Open No. 6-84686, an improvement in electric noise resistance is achieved by applying a steep noise to the laminated sintered body to destroy the electrode interface and lower the impedance. Is planned. Further, in the chip-type capacitive varistor described in Japanese Patent Application Laid-Open No. 5-212111, the internal electrode is formed in such a manner that the internal electrode lead-out side has a substantially T-shape with a wide width.
The contact area between the internal electrode and the external electrode is increased, and even when steep noise is applied, it is possible to prevent a large current from flowing to the contact portion between the internal electrode and the external electrode to prevent the internal electrode from being destroyed. ing.

【0015】しかし、これらチップ型容量性バリスタに
おいても、静電容量(C)や誘電損失(tanδ)等の
特性が十分でないという課題があった。
However, even with these chip-type capacitive varistors, there is a problem that characteristics such as capacitance (C) and dielectric loss (tan δ) are not sufficient.

【0016】さらに、上記に示した特性に関し、従来
は内部電極と外部電極との間のリーク電流の発生を抑制
するために、容量性バリスタの外表面を低融点のガラス
材よりなる絶縁化合物で被覆していたが、急峻ノイズや
高圧パルスが印加されると前記絶縁化合物層中に導電パ
スが形成され、前記絶縁化合物の絶縁機能が低下するた
め、バリスタ機能も大きく低下するという課題があっ
た。
Further, with respect to the characteristics described above, conventionally, in order to suppress generation of a leak current between the internal electrode and the external electrode, the outer surface of the capacitive varistor is made of an insulating compound made of a glass material having a low melting point. However, when a steep noise or a high-voltage pulse is applied, a conductive path is formed in the insulating compound layer, and the insulating function of the insulating compound is reduced. Therefore, there is a problem that the varistor function is significantly reduced. .

【0017】本発明は上記課題に鑑みなされたものであ
り、静電容量(C)が十分大きく、急峻ノイズを吸収す
ることができ、急峻ノイズ印加時の内部電極と外部電極
との間のリーク電流の発生を抑制することができ、かつ
電気ノイズ耐性も十分に大きい積層チップ型電子部品を
提供することを目的としている。
The present invention has been made in view of the above problems, and has a sufficiently large capacitance (C), can absorb steep noise, and has a leak between an internal electrode and an external electrode when steep noise is applied. It is an object of the present invention to provide a multilayer chip electronic component capable of suppressing generation of current and having sufficiently high electric noise resistance.

【0018】[0018]

【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係る積層チップ型電子部品
(1)は、SrTiO3 系材料を主成分とする誘電体磁
器成形体中に複数の内部電極が互いに平行に形成され、
前記内部電極が対向する側面に形成された1対の外部電
極と交互に接続されている積層チップ型電子部品であっ
て、その外表面にフェライト材を主成分とする絶縁化合
物層が形成されていることを特徴としている。
In order to achieve the above object, a multilayer chip electronic component (1) according to the present invention comprises a plurality of dielectric ceramic porcelains mainly composed of a SrTiO 3 material. Are formed in parallel with each other,
A multilayer chip-type electronic component in which said internal electrodes are alternately connected to a pair of external electrodes formed on opposing side surfaces, wherein an insulating compound layer mainly composed of a ferrite material is formed on an outer surface thereof. It is characterized by having.

【0019】また本発明に係る積層チップ型電子部品
(2)は、絶縁化合物層が、X−Fe24 (該組成式
中、XはZn、Ni、及びCuのうちの少なくとも1
種)で表されるフェライト材と、Bi、Co、Si、及
びSnの1種以上を含むガラス成分とから構成されてい
ることを特徴としている。
Further, in the multilayer chip electronic component (2) according to the present invention, the insulating compound layer is made of X-Fe 2 O 4 (wherein X is at least one of Zn, Ni and Cu).
(Features) and a glass component containing at least one of Bi, Co, Si, and Sn.

【0020】上記積層チップ型電子部品(1)又は
(2)によれば、静電容量(C)が十分に大きく、外来
サージや急峻ノイズを吸収することができる。また、そ
の外表面にフェライト材を主成分とする絶縁化合物層が
形成されており、回路内に高周波電気ノイズが印加され
た際、内部電極と外部電極との間にリーク電流が発生し
たとしても、前記フェライト材は自己インピーダンスを
増加させ、電気ノイズを遮断する。そのため、リーク電
流発生後においても、絶縁化合物層内に導電パス等は形
成されず、電気的特性の変化率が小さい。従って、急峻
ノイズ等を吸収することができ、かつ電気ノイズ耐性が
十分に大きい積層チップ型電子部品を提供することがで
きる。
According to the above-mentioned multilayer chip type electronic component (1) or (2), the capacitance (C) is sufficiently large, and external surge and steep noise can be absorbed. In addition, an insulating compound layer containing a ferrite material as a main component is formed on the outer surface thereof. Even when a leak current occurs between the internal electrode and the external electrode when high-frequency electric noise is applied in the circuit, The ferrite material increases the self-impedance and blocks electric noise. Therefore, even after the generation of the leak current, no conductive path or the like is formed in the insulating compound layer, and the rate of change in the electrical characteristics is small. Therefore, it is possible to provide a multilayer chip electronic component that can absorb steep noise and the like and has sufficiently high electric noise resistance.

【0021】また本発明に係る積層チップ型電子部品
(3)は、上記積層チップ型電子部品(1)又は(2)
において、内部電極の先端部外縁がなめらかな曲線形状
であることを特徴としている。
Further, the laminated chip type electronic component (3) according to the present invention comprises the above laminated chip type electronic component (1) or (2).
Wherein the outer edge of the tip portion of the internal electrode has a smooth curved shape.

【0022】また本発明に係る積層チップ型電子部品
(4)は、上記積層チップ型電子部品(1)又は(2)
において、内部電極が先端部に90°以下の頂点を有さ
ない形状であることを特徴としている。
Further, the laminated chip type electronic component (4) according to the present invention comprises the above laminated chip type electronic component (1) or (2).
Wherein the internal electrode has a shape having no apex of 90 ° or less at the tip.

【0023】上記積層チップ型電子部品(3)又は
(4)によれば、上記(1)又は(2)における効果の
他、前記内部電極の先端部外縁がなめらかな曲線形状で
構成されているか、又は先端部に90°以下の頂点を有
さない形状であるので、回路内に急峻ノイズが印加され
た際、内部電極の先端部分への電界集中によりリーク電
流が発生するのを抑制することができ、前記リーク電流
の発生に起因する電気特性の変化を効果的に防止するこ
とができる。従って、急峻ノイズ等を吸収することがで
き、かつ電気ノイズ耐性が十分に大きい積層チップ型電
子部品を提供することができる。
According to the laminated chip type electronic component (3) or (4), in addition to the effects of the above (1) or (2), whether the outer edge of the tip of the internal electrode is formed in a smooth curved shape. Or a shape that does not have an apex of 90 ° or less at the tip, so that when steep noise is applied in the circuit, the occurrence of leakage current due to electric field concentration at the tip of the internal electrode is suppressed. Therefore, it is possible to effectively prevent a change in electrical characteristics due to the generation of the leak current. Therefore, it is possible to provide a multilayer chip electronic component that can absorb steep noise and the like and has sufficiently high electric noise resistance.

【0024】また本発明に係る積層チップ型電子部品
(5)は、上記積層チップ型電子部品(3)又は(4)
において、対向する外部電極間の距離をXとし、内部電
極の先端部と該内部電極と対向する外部電極との距離を
Yとすると、両者が0.15≦Y/X≦0.38の関係
を満たすことを特徴としている。
Further, the laminated chip type electronic component (5) according to the present invention is the laminated chip type electronic component (3) or (4).
, The distance between the opposing external electrodes is X, and the distance between the tip of the internal electrode and the external electrode opposing the internal electrode is Y, the relationship being 0.15 ≦ Y / X ≦ 0.38. It is characterized by satisfying.

【0025】上記積層チップ型電子部品(5)によれ
ば、積層チップ型電子部品(3)又は(4)に記載され
た効果の他、前記内部電極先端部と前記外部電極との距
離が適切に設定されているので、前記内部電極先端部分
からのリーク電流発生に起因する電気特性の変化をより
一層確実に防止することができるとともに、前記内部電
極の面積を大きく保つことができ、静電容量(C)、誘
電損失(tanδ)等の電気特性を十分に良好な範囲に
保つことができる。
According to the multilayer chip electronic component (5), in addition to the effects described in the multilayer chip electronic component (3) or (4), the distance between the tip of the internal electrode and the external electrode is appropriate. Therefore, it is possible to more reliably prevent a change in electrical characteristics due to the generation of a leak current from the tip of the internal electrode, and it is possible to keep the area of the internal electrode large, Electrical characteristics such as capacitance (C) and dielectric loss (tan δ) can be kept in a sufficiently favorable range.

【0026】また本発明に係る積層チップ型電子部品
(6)は、上記積層チップ型電子部品(1)〜(5)の
いずれかにおいて、誘電体磁器成形体が粒界絶縁型の半
導体磁器組成物からなることを特徴としている。
The laminated chip type electronic component (6) according to the present invention is the laminated chip type electronic component according to any one of (1) to (5), wherein the dielectric ceramic molded body has a grain boundary insulating type. It is characterized by consisting of things.

【0027】上記積層チップ型電子部品(6)によれ
ば、積層チップ型電子部品(1)〜(5)のいずれかに
記載された効果の他、誘電体磁器組成物が比誘電率(ε
r )の大きい粒界絶縁型の半導体磁器組成物からなるの
で、静電容量(C)を十分大きな値とすることができ
る。
According to the multilayer chip electronic component (6), in addition to the effects described in any of the multilayer chip electronic components (1) to (5), the dielectric ceramic composition has a relative dielectric constant (ε).
r ) The capacitance (C) can be set to a sufficiently large value because it is made of a grain boundary insulating semiconductor ceramic composition having a large r ).

【0028】また本発明に係る積層チップ型電子部品
(7)は、上記積層チップ型電子部品(1)〜(6)の
いずれかにおいて、内部電極がNi又はCuからなるこ
とを特徴としている。
The multilayer chip electronic component (7) according to the present invention is characterized in that in any one of the above-mentioned multilayer chip electronic components (1) to (6), the internal electrode is made of Ni or Cu.

【0029】上記積層チップ型電子部品(7)によれ
ば、積層チップ型電子部品(1)〜(6)のいずれかに
記載された効果の他、内部電極がNi又はCuからなる
ので、前記積層チップ型電子部品の製造において還元雰
囲気で焼成しても、内部電極に変化が生じず、電気的特
性を良好に保つことができる。
According to the multilayer chip electronic component (7), in addition to the effects described in any one of the multilayer chip electronic components (1) to (6), the internal electrodes are made of Ni or Cu. Even when firing in a reducing atmosphere in the production of a multilayer chip electronic component, no change occurs in the internal electrodes, and good electrical characteristics can be maintained.

【0030】[0030]

【発明の実施の形態】まず、本発明の実施の形態に係る
積層チップ型電子部品の構成を説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First, the structure of a multilayer chip electronic component according to an embodiment of the present invention will be described.

【0031】SrTiO3 系誘電体磁器組成物の種類は
特に限定されるものではないが、粒界絶縁型の半導体磁
器組成物が比誘電率(εr )が大きい点から好ましい。
また、その組成も特に限定されるものではなく、公知の
ものを使用することができる。前記半導体磁器組成物と
しては、例えばSrの一部がCa、Mg、Pb等で置換
されたもの、Tiの一部がNb等の希土類元素で置換さ
れたもの等が挙げられ、結晶粒界層に偏析する金属とし
ては、Co、Cu、Mn、Na、Ti、B、Bi等が挙
げられる。
The type of the SrTiO 3 -based dielectric porcelain composition is not particularly limited, but a grain boundary insulating semiconductor porcelain composition is preferred because of its large relative dielectric constant (ε r ).
Also, the composition is not particularly limited, and known compositions can be used. Examples of the semiconductor porcelain composition include those in which a part of Sr is replaced by Ca, Mg, Pb, etc., and those in which a part of Ti is replaced by a rare earth element such as Nb. Examples of the metal that segregates are Co, Cu, Mn, Na, Ti, B, Bi, and the like.

【0032】図1(a)は実施の形態に係る積層チップ
型電子部品を模式的に示した斜視図であり、(b)は
(a)におけるB−B線断面図である。
FIG. 1A is a perspective view schematically showing a laminated chip type electronic component according to the embodiment, and FIG. 1B is a sectional view taken along line BB in FIG.

【0033】積層チップ型電子部品10は、通常の積層
コンデンサとほぼ同様の構成となっており、誘電体磁器
成形体11中に複数の内部電極12が互いに平行に形成
されている。また、内部電極12は誘電体磁器成形体1
1の左右の両側面に形成された外部電極13と交互に接
続されている(図1(b))。外部電極13は誘電体磁
器成形体11の両側面から剥れにくいように前記両側面
に隣接する面の端部にも延長形成されており、外部電極
13が形成されている部分以外の外表面は絶縁化合物層
14で被覆されている。
The multilayer chip type electronic component 10 has substantially the same configuration as a normal multilayer capacitor, and a plurality of internal electrodes 12 are formed in a dielectric ceramic molded body 11 in parallel with each other. The internal electrode 12 is formed of the dielectric ceramic molded body 1.
1 are alternately connected to external electrodes 13 formed on both left and right side surfaces (FIG. 1B). The external electrodes 13 are also extended to the ends of the surfaces adjacent to the both sides so that the external electrodes 13 are not easily peeled off from both sides of the dielectric ceramic molded body 11, and the outer surfaces other than the part where the external electrodes 13 are formed are formed. Are covered with an insulating compound layer 14.

【0034】絶縁化合物層14は、X−Fe24 (該
組成式中、XはZn、Ni、及びCuのうちの少なくと
も1種)で表されるフェライト材と、Bi、Co、S
i、及びSnの1種以上を含むガラス成分とから構成さ
れている。前記フェライト材は、高周波ノイズに対して
自己インピーダンスを増加させ、高周波ノイズを遮断す
る。従って、サージ電流が流れることにより内部電極1
2と外部電極13との間にリーク電流が発生した場合に
も、積層チップ型電子部品10の電気特性の変化を抑制
することができる。絶縁化合物層14の厚さは少なくと
も30μm程度とするのが好ましい。
The insulating compound layer 14 is made of a ferrite material represented by X—Fe 2 O 4 (wherein X is at least one of Zn, Ni, and Cu), Bi, Co, S
i and a glass component containing at least one of Sn. The ferrite material increases self-impedance against high-frequency noise and blocks high-frequency noise. Therefore, when the surge current flows, the internal electrodes 1
Even when a leakage current occurs between the second chip 2 and the external electrode 13, a change in the electrical characteristics of the multilayer chip electronic component 10 can be suppressed. The thickness of the insulating compound layer 14 is preferably at least about 30 μm.

【0035】前記フェライト材(X−Fe24 )中の
XがFe成分に対して0.32未満であると、絶縁化合
物を誘電体磁器成形体11上に焼き付けてもフェライト
材の焼結が進行しにくくなるか、又はリーク電流発生後
の静電容量の変化率(ΔC)が大きくなり、他方、前記
フェライト材中のXがFe成分に対して0.38を超え
ると、リーク電流発生後の絶縁化合物14中に導電パス
が形成され、外部電極13にクラックが発生し易くなる
ので、置換成分XはFe成分に対して合計で32.0〜
38.0mol%とするのが好ましい。
If X in the ferrite material (X-Fe 2 O 4 ) is less than 0.32 with respect to the Fe component, the sintering of the ferrite material can be performed even if the insulating compound is baked on the dielectric ceramic molded body 11. When the amount of X in the ferrite material exceeds 0.38 with respect to the Fe component, the occurrence of leakage current Since a conductive path is formed in the later insulating compound 14 and cracks easily occur in the external electrode 13, the total amount of the substitution component X is 32.0 to
It is preferably 38.0 mol%.

【0036】また、前記フェライト材に対するガラス成
分の割合が2.0重量%未満であると、フェライト材の
焼結が進行しにくくなり、他方、フェライト材に対する
ガラス成分の割合が5.0重量%を超えると、外部電極
13と絶縁化合物層14との反応が進行し易くなるの
で、ガラス成分はフェライト材に対して合計で2.0〜
5.0重量%とするのが好ましい。
If the ratio of the glass component to the ferrite material is less than 2.0% by weight, the sintering of the ferrite material is difficult to progress, while the ratio of the glass component to the ferrite material is 5.0% by weight. Is exceeded, the reaction between the external electrode 13 and the insulating compound layer 14 easily progresses.
It is preferably 5.0% by weight.

【0037】図2(a)は、本実施の形態において誘電
体磁器成形体11中に形成された内部電極12の形状を
模式的に示した水平断面図であり、(b)は別の実施の
形態における内部電極22の形状を模式的に示した水平
断面図である。
FIG. 2A is a horizontal sectional view schematically showing the shape of the internal electrode 12 formed in the dielectric ceramic molded body 11 in this embodiment, and FIG. FIG. 3 is a horizontal sectional view schematically showing the shape of an internal electrode 22 in the embodiment.

【0038】内部電極12の形状は、特に限定されるも
のではなく、矩形形状であってもよいが、急峻ノイズが
印加された際に、先端部分で電界集中が起こり、リーク
電流が発生するのを抑制するため、先端部外縁がなめら
かな曲線形状となっているか、又は先端部に90°以下
の頂点を有さない形状が好ましい。内部電極12、22
の形状の具体例としては、図2(a)に示したように先
端部分が半楕円形状となっているもの、先端部分が半円
形状となっているもの、図2(b)に示したように四角
形の角が切り取られた形状となっているもの、あるいは
角部が円弧形状となっているもの等が挙げられる。
The shape of the internal electrode 12 is not particularly limited, and may be a rectangular shape. However, when steep noise is applied, electric field concentration occurs at the tip end, and a leak current is generated. In order to suppress this, it is preferable that the outer edge of the distal end has a smooth curved shape or that the distal end has no apex of 90 ° or less. Internal electrodes 12, 22
As a specific example of the shape shown in FIG. 2A, one having a semi-elliptical tip portion as shown in FIG. 2A, one having a semi-circular tip portion, and FIG. As described above, a rectangular shape in which the corners are cut off, a shape in which the corners are arc-shaped, and the like are given.

【0039】また、図2に示したように、内部電極1
2、22の先端から内部電極12、22と対向する外部
電極13までの距離をYとし、外部電極13間の距離を
Xとすると、Y/Xが0.15〜0.38の範囲にある
のが好ましい。Y/Xが0.15未満では、外部電極1
3と内部電極12との距離が近すぎ、通常の印加電流に
対してもリーク電流が発生し易く、急峻ノイズを印加し
た後の静電容量(C)に大きな変化が生じ易く、他方Y
/Xが0.38を超えると、内部電極12、22の面積
が小さくなるため、静電容量(C)が小さくなってしま
う。
Further, as shown in FIG.
Assuming that the distance from the tips of the electrodes 2 and 22 to the external electrodes 13 facing the internal electrodes 12 and 22 is Y and the distance between the external electrodes 13 is X, Y / X is in the range of 0.15 to 0.38. Is preferred. If Y / X is less than 0.15, external electrode 1
The distance between the internal electrode 3 and the internal electrode 12 is too short, a leak current is likely to occur even with a normal applied current, and a large change is likely to occur in the capacitance (C) after the steep noise is applied.
When / X exceeds 0.38, the area of the internal electrodes 12 and 22 becomes small, so that the capacitance (C) becomes small.

【0040】内部電極12の形成には、製造の際の、還
元雰囲気で焼成しても変化しない材料を用いるのが好ま
しく、このような電極材料としては、例えばNi、Cu
等が挙げられるが、電極用ペーストの価格や抵抗値等を
考慮するとNiを主成分とするものが好ましい。
For the formation of the internal electrode 12, it is preferable to use a material which does not change even if it is fired in a reducing atmosphere at the time of manufacture. Examples of such an electrode material include Ni and Cu.
However, in consideration of the price and the resistance value of the electrode paste, those containing Ni as a main component are preferable.

【0041】コンデンサの静電容量(C)は、下記の数
1式で表される。
The capacitance (C) of the capacitor is expressed by the following equation (1).

【0042】[0042]

【数1】C=εr ・ε0 ・(A/d) 上記数1式において、ε0 は真空中の誘電率、Aは電極
の面積、dは電極間の距離を表している。上記数1式よ
り、電極間の距離(d)が短いほど、電極の面積(A)
が大きいほど、静電容量(C)の値は大きくなる。従っ
て、内部電極12間の距離が短く、誘電体磁器成形体1
1中に多数の内部電極12が形成された構成の実施の形
態に係る積層チップ型電子部品10においては、両主面
のみに対向電極が形成された従来の容量バリスタと比較
して静電容量(C)の値が大きくなる。
In Equation 1] C = ε r · ε 0 · (A / d) above equation (1), epsilon 0 is the dielectric constant in vacuum, A is the area of the electrodes, d represents the distance between the electrodes. From the above equation, the shorter the distance (d) between the electrodes, the smaller the area (A) of the electrodes
Is larger, the value of the capacitance (C) is larger. Therefore, the distance between the internal electrodes 12 is short, and the dielectric ceramic molded body 1
In the multilayer chip-type electronic component 10 according to the embodiment in which a large number of internal electrodes 12 are formed in one, the capacitance is larger than that of a conventional capacitance varistor in which opposing electrodes are formed only on both main surfaces. The value of (C) increases.

【0043】次に、この積層チップ型電子部品10の製
造方法について簡単に説明する。
Next, a brief description will be given of a method of manufacturing the multilayer chip electronic component 10.

【0044】まず、SrTiO3 系の誘電体磁器組成物
の原料粉末、CuO、SiO2 等の焼結助剤、樹脂、及
び溶剤を混合してスラリを形成する。この誘電体磁器組
成物の原料粉末は、SrCO3 、TiO2 、及びNb2
5 等の混合粉末を仮焼合成することにより誘電体磁器
組成物の組成としたものを使用する。仮焼時に所定の組
成物が合成されていることをX線解析、元素分析等で確
認する。次に、このスラリを用い、ドクターブレード法
等により50〜60μmの厚さのグリーンシートを作製
し、適当な大きさに切断する。
First, a slurry is formed by mixing a raw material powder of the SrTiO 3 -based dielectric ceramic composition, a sintering aid such as CuO and SiO 2 , a resin, and a solvent. The raw material powder of this dielectric ceramic composition is composed of SrCO 3 , TiO 2 , and Nb 2
The mixed powder of O 5 or the like by calcination synthesized using those composition of the dielectric ceramic composition. It is confirmed by X-ray analysis, elemental analysis and the like that a predetermined composition has been synthesized at the time of calcination. Next, using this slurry, a green sheet having a thickness of 50 to 60 μm is prepared by a doctor blade method or the like, and cut into an appropriate size.

【0045】図3は、積層するグリーンシートを模式的
に示した斜視図である。
FIG. 3 is a perspective view schematically showing green sheets to be laminated.

【0046】積層するグリーンシート31上にNi等の
導電性金属の粉末を含む電極ペーストを塗布して先端部
外縁がなめらかな曲線形状よりなる電極ペースト層32
を形成する。次に、図3に示したように、電極ペースト
層32が形成されていない空白部33を右側に位置させ
たグリーンシート31と、空白部33を左側に位置させ
たグリーンシート31とを交互に積層し、最上層に電極
ペースト層32が全く形成されていないグリーンシート
31を積層した後、圧接することによりグリーンシート
積層体を形成する。図3には、1パターンの電極ペース
ト層32のみが印刷されたグリーンシート31を示して
いるが、実際には、同じパターンの電極ペースト層32
が縦及び横に多数形成されたグリーンシート31を積
層、圧着した後、所定の寸法に切断することにより、グ
リーンシート積層体を作製する。
An electrode paste containing a powder of a conductive metal such as Ni is applied on the green sheet 31 to be laminated, and an electrode paste layer 32 having a smooth curved outer end portion.
To form Next, as shown in FIG. 3, the green sheet 31 in which the blank portion 33 where the electrode paste layer 32 is not formed is located on the right side and the green sheet 31 in which the blank portion 33 is located on the left side are alternately arranged. The green sheets 31 on which the electrode paste layer 32 is not formed at all are laminated on the uppermost layer, and then pressed to form a green sheet laminate. FIG. 3 shows the green sheet 31 on which only one pattern of the electrode paste layer 32 is printed.
After laminating and pressing a large number of green sheets 31 formed vertically and horizontally, the green sheets 31 are cut to a predetermined size to produce a green sheet laminate.

【0047】このグリーンシート積層体に700〜80
0℃で脱バインダ処理を施した後、水素を1〜20容量
%、窒素を80〜99容量%含む混合ガス雰囲気(還元
性雰囲気)下、1350〜1450℃で焼成することに
より半導体化した焼結体(半導体磁器)を製造する。次
に、焼結体の結晶粒界を絶縁化するため、大気中、10
00℃程度の温度でアニール熱処理する。次に、左右の
側面及びこれらの面に隣接する面の端部(図1(b))
を残し、X−Fe24 (該組成式中、XはZn、N
i、及びCuのうちの少なくとも1種)で表されるフェ
ライト材と、Bi、Co、Si、及びSnの1種以上を
含むガラス成分とから構成される絶縁化合物を含むペー
ストを650℃で印刷して焼き付け、絶縁化合物層14
を形成した後、左右の側面及びこれらの面に隣接する面
の端部に外部電極13用のペーストを印刷し、600〜
650℃で焼き付けて外部電極13を形成し、積層チッ
プ型電子部品10の製造を終了する。
The green sheet laminate has a thickness of 700 to 80
After performing binder removal treatment at 0 ° C., firing is performed at 1350 ° C. to 1450 ° C. in a mixed gas atmosphere (reducing atmosphere) containing 1 to 20% by volume of hydrogen and 80 to 99% by volume of nitrogen to form a semiconductor. Manufactures a unit (semiconductor ceramic). Next, to insulate the crystal grain boundaries of the sintered body,
Annealing heat treatment is performed at a temperature of about 00 ° C. Next, the left and right side surfaces and the ends of the surfaces adjacent to these surfaces (FIG. 1B)
X-Fe 2 O 4 (wherein X is Zn, N
a paste containing an insulating compound composed of a ferrite material represented by at least one of i and Cu) and a glass component containing at least one of Bi, Co, Si and Sn at 650 ° C. And baking, insulating compound layer 14
Is formed, the paste for the external electrode 13 is printed on the left and right side surfaces and the end of the surface adjacent to these surfaces, and 600 to
The external electrodes 13 are formed by baking at 650 ° C., and the production of the multilayer chip electronic component 10 is completed.

【0048】上記方法により製造された積層チップ型電
子部品10は、静電容量(C)、誘電損失(tan
δ)、バリスタ電圧(V1mA )、電流電圧非直線係数
(α)等の特性に優れ、急峻ノイズが印加された後にお
いても誘電損失(tanδ)が小さく、かつ静電容量の
変化率(ΔC)、バリスタ電圧の変化率(ΔV1mA )、
及び電流電圧非直線係数の変化率(Δα)がともに小さ
な優れた特性を有する容量性バリスタとなる。
The multilayer chip type electronic component 10 manufactured by the above method has a capacitance (C) and a dielectric loss (tan).
δ), varistor voltage (V 1mA ), current-voltage nonlinear coefficient (α), etc., dielectric loss (tan δ) is small even after steep noise is applied, and capacitance change rate (ΔC ), Change rate of varistor voltage (ΔV 1mA ),
In addition, the capacitive varistor has excellent characteristics in which the rate of change (Δα) of the current-voltage nonlinear coefficient is small.

【0049】前記電気的特性は以下のようにして評価す
ることができる。すなわち、静電容量(C)と誘電損失
(tanδ)はインピーダンスアナライザ(例えば、Y
HP製 4192A)を用い、周波数lKHz、測定電
圧1Vの条件で測定を行う。バリスタ電圧(V1mA )は
サンプル素子に直流電圧を0〜100Vまで直流定電圧
電源装置(例えば、YHP製 4140B)を用いて連
続印加し、素子に1mAの電流が流れたときの端子間電
圧(V1mA )で表示する。電流電圧非直線係数(α)
は、10mAの電流が流れたときの端子間電圧
(V10mA)を測定し、下記の数2式から算出する。測定
温度はいずれの場合も20℃とした。
The electrical characteristics can be evaluated as follows. That is, the capacitance (C) and the dielectric loss (tan δ) are measured by an impedance analyzer (for example, Y
The measurement is performed using HP 4192A) under the conditions of a frequency of 1 KHz and a measurement voltage of 1 V. Varistor voltage (V 1mA) is a DC constant voltage power supply a DC voltage to the sample element to 0~100V (e.g., YHP made 4140B) continuously applied using a terminal voltage when a 1mA current flows in the element ( V1mA ). Current-voltage nonlinear coefficient (α)
Is obtained by measuring the voltage between terminals (V 10 mA ) when a current of 10 mA flows, and calculating from the following equation (2). The measurement temperature was 20 ° C. in each case.

【0050】[0050]

【数2】α=1/log(V10mA/V1mA ) バリスタ電圧(V1mA )、電流電圧非直線係数(α)、
静電容量(C)、誘電損失(tanδ)を測定後、端子
間にサージ電流(8×20μsecの波形、3000A
/cm2 )を1分間隔で5回流し、再度バリスタ電圧
(V1mA )、電流電圧非直線係数(α)、静電容量
(C)、誘電損失(tanδ)を測定し、サージ電流を
流した前後におけるこれら電気的特性の変化率を求め
た。
Α = 1 / log ( V10mA / V1mA ) Varistor voltage ( V1mA ), current-voltage nonlinear coefficient (α),
After measuring the capacitance (C) and the dielectric loss (tan δ), a surge current (8 × 20 μsec waveform, 3000 A
/ Cm 2 ) 5 times at 1 minute intervals, and again measure the varistor voltage (V 1mA ), the current-voltage nonlinear coefficient (α), the capacitance (C), and the dielectric loss (tan δ), and flow the surge current. The change rates of these electrical characteristics before and after the change were obtained.

【0051】[0051]

【実施例及び比較例】以下、本発明に係る積層チップ型
電子部品の実施例を説明する。実施例及び比較例に係る
積層チップ型電子部品の製造条件は以下の通りである。
Examples and Comparative Examples Hereinafter, examples of the multilayer chip electronic component according to the present invention will be described. The manufacturing conditions of the multilayer chip electronic component according to the example and the comparative example are as follows.

【0052】(1) 実施例 原料粉末の仮焼合成 原料化合物:SrCO3 、CaCO3 、TiO2 、Nb
25 焼結助剤:CuO、SiO2 原料粉末の平均粒径:1.5μm以下 半導体磁器組成物の組成: 仮焼合成の温度:1150℃、時間:2.0時間、雰囲
気:空気 整粒後の平均粒子径:1.0μm グリーンシート31の作製、及び積層 内部電極12用電極ペーストの塗布 内部電極12の材料:Ni 塗布形状:図2(a)に示した形状 Y/Xの値:表1に示す グリーンシート31の積層 半導体磁器成形体の製造 (i) 脱脂処理 温度:700℃、時間:2時間、雰囲気:空気 (ii) 焼成 温度:1380℃、時間:2時間、雰囲気:H2 :10
vol%、N2 :90vol% 絶縁化合物層14及び外部電極13の形成 絶縁化合物層14の組成 フェライト材:X−Fe24 フェライト材に対するガラス材の割合:1.9〜5.1
重量% 絶縁化合物層14形成の温度:920℃、雰囲気:空気 外部電極13用Agペーストの焼き付け温度:600
℃、雰囲気:空気 製造した積層チップ型電子部品10の個数:各実施例に
つき30個 電気的特性値:30個のサンプルの平均値 (2) 比較例 内部電極42の形状を積層チップ型電子部品40の水平
断面図(図4)に示した形状とし、絶縁化合物層14に
低融点のガラスを用いた他は、実施例の場合と同様にし
て積層チップ型電子部品40を製造した。
(1) Example Calcination synthesis of raw material powder Raw material compounds: SrCO 3 , CaCO 3 , TiO 2 , Nb
2 O 5 sintering aid: average particle size of CuO, SiO 2 raw material powder: 1.5 μm or less Composition of semiconductor porcelain composition: temperature of calcination synthesis: 1150 ° C., time: 2.0 hours, atmosphere: air conditioning Average particle diameter after graining: 1.0 μm Preparation and lamination of green sheet 31 Application of electrode paste for internal electrode 12 Material of internal electrode 12: Ni Application shape: shape shown in FIG. 2 (a) Value of Y / X : Lamination of green sheet 31 shown in Table 1 Production of semiconductor porcelain molded body (i) Degreasing treatment Temperature: 700 ° C, time: 2 hours, atmosphere: air (ii) Firing temperature: 1380 ° C, time: 2 hours, atmosphere: H 2 : 10
vol%, N 2: 90vol% insulating compound layer 14 and the external electrodes 13 formed insulating compound layer 14 of the composition ferrite material: the proportion of the glass material for X-Fe 2 O 4 ferrite material: 1.9 to 5.1
% By weight Temperature of forming insulating compound layer 14: 920 ° C., atmosphere: air Baking temperature of Ag paste for external electrode 13: 600
° C, atmosphere: air Number of manufactured laminated chip-type electronic components 10: 30 for each example Electrical characteristic value: average value of 30 samples (2) Comparative example The shape of the internal electrode 42 was changed to a laminated chip-type electronic component. A multilayer chip-type electronic component 40 was manufactured in the same manner as in the example except that the shape shown in the horizontal cross-sectional view of FIG. 4 (FIG. 4) was used, and low-melting glass was used for the insulating compound layer 14.

【0053】(3) 実施例及び比較例の結果 上記した実施例及び比較例に係る積層チップ型電子部品
10、40の内部電極の形状、Y/Xの値、絶縁化合物
層の組成、サージ電流を流す前の電気的特性、及び前記
サージ電流を流した後の電気的特性の変化率(誘電損失
(tanδ))の測定結果を下記の表1及び表2に示し
ている。なお、比較例に係る積層チップ型電子部品40
については、表1の備考欄に*印を付して区別した。
(3) Results of Examples and Comparative Examples The shapes of the internal electrodes, the values of Y / X, the compositions of the insulating compound layers, and the surge currents of the multilayer chip-type electronic components 10 and 40 according to the examples and the comparative examples described above. Table 1 and Table 2 below show the measurement results of the electrical characteristics before the current flows and the rate of change (dielectric loss (tan δ)) of the electrical characteristics after the surge current flows. Note that the multilayer chip electronic component 40 according to the comparative example
Are distinguished by adding an asterisk (*) in the remarks column of Table 1.

【0054】[0054]

【表1】 [Table 1]

【0055】[0055]

【表2】 [Table 2]

【0056】上記表1の結果より明らかなように、実施
例に係る積層チップ型電子部品10は、静電容量(C)
が1000pF以上、誘電損失(tanδ)が5%以
下、バリスタ電圧(V1mA )が15V以下、電流電圧非
直線係数(α)が10以上と、従来素子にない優れた特
性を示すと同時に、サージ電流印加後の誘電損失(ta
nδ)が5%以下、静電容量の変化率(ΔC)が3%以
下、バリスタ電圧の変化率(ΔV1mA )が3%以下、電
流電圧非直線係数(α)の変化率(Δα)が5%以下と
従来にない優れた特性を示している。上記電気的特性
は、誘電特性とバリスタ特性の両立ばかりでなく、サー
ジ電流を流した後においてもバリスタ特性の良好な再現
性が得られることを示しており、ノイズ除去等の目的で
回路基板に実装することができる材料として最適であ
り、他のチップ型電子部品に対して十分な差別化を図る
ことができた。
As is clear from the results shown in Table 1, the multilayer chip-type electronic component 10 according to the embodiment has a capacitance (C)
Is 1000 pF or more, the dielectric loss (tan δ) is 5% or less, the varistor voltage (V 1mA ) is 15 V or less, and the current-voltage nonlinear coefficient (α) is 10 or more. Dielectric loss (ta
nδ) is 5% or less, the rate of change of capacitance (ΔC) is 3% or less, the rate of change of varistor voltage (ΔV 1mA ) is 3% or less, and the rate of change of current-voltage nonlinear coefficient (α) (Δα) is This is 5% or less, which is an excellent property that has not been achieved in the past. The above-mentioned electrical characteristics show that not only compatibility between dielectric characteristics and varistor characteristics but also good reproducibility of varistor characteristics can be obtained even after a surge current has flowed. It is optimal as a material that can be mounted, and could sufficiently differentiate it from other chip-type electronic components.

【0057】一方、備考欄に*印で示した絶縁化合物層
14が低融点ガラスよりなり、角型形状の内部電極42
が形成された積層チップ型電子部品40においては、種
々の電気的特性において、実施例に係る積層チップ型電
子部品10に大きく劣っており、要求される電気的特性
を十分に満足させることができなかった。
On the other hand, the insulating compound layer 14 indicated by an asterisk in the remarks column is made of low melting point glass and has a rectangular internal electrode 42.
In the laminated chip type electronic component 40 having the formed therein, the electrical characteristics are greatly inferior to the laminated chip type electronic component 10 according to the embodiment in various electric characteristics, and the required electric characteristics can be sufficiently satisfied. Did not.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は本発明の実施の形態に係る積層チップ
型電子部品を模式的に示した斜視図であり、(b)は
(a)におけるB−B線断面図である。
FIG. 1A is a perspective view schematically illustrating a multilayer chip electronic component according to an embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along line BB in FIG.

【図2】実施の形態に係る積層チップ型電子部品の誘電
体磁器成形体中に形成された内部電極の形状を模式的に
示した水平断面図であり、(b)は別の実施の形態にお
ける内部電極の形状を模式的に示した水平断面図であ
る。
FIG. 2 is a horizontal sectional view schematically showing a shape of an internal electrode formed in a dielectric ceramic molded body of the multilayer chip electronic component according to the embodiment, and FIG. 2 (b) is another embodiment. FIG. 3 is a horizontal sectional view schematically showing the shape of the internal electrode in FIG.

【図3】実施の形態に係る積層チップ型電子部品の製造
において、積層するグリーンシートを模式的に示した斜
視図である。
FIG. 3 is a perspective view schematically showing green sheets to be laminated in manufacturing the multilayer chip electronic component according to the embodiment.

【図4】比較例に係る積層チップ型電子部品の誘電体磁
器成形体中に形成された内部電極の形状を模式的に示し
た水平断面図である。
FIG. 4 is a horizontal sectional view schematically showing a shape of an internal electrode formed in a dielectric ceramic molded body of a multilayer chip electronic component according to a comparative example.

【符号の説明】[Explanation of symbols]

10、20 積層チップ型電子部品 11 誘電体磁器成形体 12、22 内部電極 13 外部電極 14 絶縁化合物層 10, 20 laminated chip type electronic component 11 dielectric ceramic molded body 12, 22 internal electrode 13 external electrode 14 insulating compound layer

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 SrTiO3 系材料を主成分とする誘電
体磁器成形体中に複数の内部電極が互いに平行に形成さ
れ、前記内部電極が対向する側面に形成された1対の外
部電極と交互に接続されている積層チップ型電子部品で
あって、その外表面にフェライト材を主成分とする絶縁
化合物層が形成されていることを特徴とする積層チップ
型電子部品。
A plurality of internal electrodes are formed parallel to each other in a dielectric ceramic molded body containing a SrTiO 3 material as a main component, and the internal electrodes alternate with a pair of external electrodes formed on opposing side surfaces. A multilayer chip-type electronic component, wherein an insulating compound layer containing a ferrite material as a main component is formed on an outer surface of the multilayer chip-type electronic component.
【請求項2】 絶縁化合物層が、X−Fe24 (該組
成式中、XはZn、Ni、及びCuのうちの少なくとも
1種)で表されるフェライト材と、Bi、Co、Si、
及びSnの1種以上を含むガラス成分とから構成されて
いることを特徴とする請求項1記載の積層チップ型電子
部品。
2. An insulating compound layer comprising: a ferrite material represented by X—Fe 2 O 4 (wherein X is at least one of Zn, Ni, and Cu), and Bi, Co, Si ,
The multilayer chip-type electronic component according to claim 1, further comprising: a glass component containing at least one of Sn and Sn.
【請求項3】 内部電極の先端部外縁がなめらかな曲線
形状であることを特徴とする請求項1又は請求項2記載
の積層チップ型電子部品。
3. The multilayer chip-type electronic component according to claim 1, wherein the outer edge of the tip of the internal electrode has a smooth curved shape.
【請求項4】 内部電極が先端部に90°以下の頂点を
有さない形状であることを特徴とする請求項1又は請求
項2記載の積層チップ型電子部品。
4. The multilayer chip-type electronic component according to claim 1, wherein the internal electrode has a shape having no apex of 90 ° or less at a tip portion.
【請求項5】 対向する外部電極間の距離をXとし、内
部電極の先端部と該内部電極と対向する外部電極との距
離をYとすると、両者が0.15≦Y/X≦0.38の
関係を満たすことを特徴とする請求項3又は請求項4記
載の積層チップ型電子部品。
5. Assuming that the distance between the opposing external electrodes is X and the distance between the tip of the internal electrode and the external electrode opposing the internal electrode is Y, both are 0.15 ≦ Y / X ≦ 0. The multilayer chip-type electronic component according to claim 3, wherein the relationship of (38) is satisfied.
【請求項6】 誘電体磁器成形体が粒界絶縁型の半導体
磁器組成物からなることを特徴とする請求項1〜5のい
ずれかの項に記載の積層チップ型電子部品。
6. The multilayer chip type electronic component according to claim 1, wherein the dielectric ceramic molded body is made of a semiconductor ceramic composition of a grain boundary insulating type.
【請求項7】 内部電極がNi又はCuからなることを
特徴とする請求項1〜6のいずれかの項に記載の積層チ
ップ型電子部品。
7. The multilayer chip electronic component according to claim 1, wherein the internal electrode is made of Ni or Cu.
JP8239903A 1996-08-21 1996-08-21 Multilayer chip electronic component Pending JPH1064704A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8239903A JPH1064704A (en) 1996-08-21 1996-08-21 Multilayer chip electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8239903A JPH1064704A (en) 1996-08-21 1996-08-21 Multilayer chip electronic component

Publications (1)

Publication Number Publication Date
JPH1064704A true JPH1064704A (en) 1998-03-06

Family

ID=17051573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8239903A Pending JPH1064704A (en) 1996-08-21 1996-08-21 Multilayer chip electronic component

Country Status (1)

Country Link
JP (1) JPH1064704A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252138A (en) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd Reduction-resistant dielectric ceramic, its manufacturing method, and laminated ceramic capacitor using the same
KR100405153B1 (en) * 2000-07-21 2003-11-12 가부시키가이샤 무라타 세이사쿠쇼 Chip-type electronic component and manufacturing method therefor
JP2006156732A (en) * 2004-11-30 2006-06-15 Tamura Seisakusho Co Ltd Piezoelectric transformer
JP2009302355A (en) * 2008-06-16 2009-12-24 Murata Mfg Co Ltd Electronic component
US20140240078A1 (en) * 2011-08-01 2014-08-28 Samsung Electro-Mechanics Co., Ltd. Ferrite powder of metal, ferrite material comprising the same, and multilayered chip components comprising ferrite layer using the ferrite material
CN110136959A (en) * 2018-02-08 2019-08-16 三星电机株式会社 Capacitor assembly and the method for manufacturing the capacitor assembly
CN115249585A (en) * 2021-04-28 2022-10-28 Tdk株式会社 Electronic component

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100405153B1 (en) * 2000-07-21 2003-11-12 가부시키가이샤 무라타 세이사쿠쇼 Chip-type electronic component and manufacturing method therefor
JP2002252138A (en) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd Reduction-resistant dielectric ceramic, its manufacturing method, and laminated ceramic capacitor using the same
JP2006156732A (en) * 2004-11-30 2006-06-15 Tamura Seisakusho Co Ltd Piezoelectric transformer
JP4694183B2 (en) * 2004-11-30 2011-06-08 株式会社タムラ製作所 Piezoelectric transformer
JP2009302355A (en) * 2008-06-16 2009-12-24 Murata Mfg Co Ltd Electronic component
JP4492737B2 (en) * 2008-06-16 2010-06-30 株式会社村田製作所 Electronic components
US20140240078A1 (en) * 2011-08-01 2014-08-28 Samsung Electro-Mechanics Co., Ltd. Ferrite powder of metal, ferrite material comprising the same, and multilayered chip components comprising ferrite layer using the ferrite material
CN110136959A (en) * 2018-02-08 2019-08-16 三星电机株式会社 Capacitor assembly and the method for manufacturing the capacitor assembly
CN115249585A (en) * 2021-04-28 2022-10-28 Tdk株式会社 Electronic component
CN115249585B (en) * 2021-04-28 2024-06-11 Tdk株式会社 Electronic component

Similar Documents

Publication Publication Date Title
JP5230429B2 (en) COG dielectric composition used for copper electrodes
JPH10125557A (en) Laminated composite function element and its manufacture
KR930012271B1 (en) Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same
JPH1064703A (en) Multilayer chip electronic component
JPH1064704A (en) Multilayer chip electronic component
EP0418394A1 (en) Process for producing ceramic capacitors having varistor characteristics
JP2727626B2 (en) Ceramic capacitor and method of manufacturing the same
JPH06340472A (en) Ceramic composition, laminated ceramic capacitor provided with varistor function and its production
JPH11265807A (en) Ceramics composite laminated component
JP2705221B2 (en) Ceramic capacitor and method of manufacturing the same
JP2697095B2 (en) Ceramic capacitor and method of manufacturing the same
JP3000847B2 (en) Semiconductor porcelain composition and method for producing the same
JP2707706B2 (en) Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same
JP2707707B2 (en) Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same
JP2737280B2 (en) Ceramic capacitor and method of manufacturing the same
JP2897651B2 (en) Chip type varistor and manufacturing method thereof
JP2725357B2 (en) Ceramic capacitor and method of manufacturing the same
JPH06176954A (en) Laminated grain insulating type semiconductor ceramic capacitor
JP2850355B2 (en) Ceramic capacitor and method of manufacturing the same
JP2715529B2 (en) Ceramic capacitor and method of manufacturing the same
JP3039117B2 (en) Multilayer type grain boundary insulating semiconductor ceramic capacitor
JP2937024B2 (en) Semiconductor porcelain composition and method for producing the same
JP2773309B2 (en) Ceramic capacitor and method of manufacturing the same
JP2713040B2 (en) Semiconductor porcelain composition and method for producing the same
JP2697123B2 (en) Ceramic capacitor and method of manufacturing the same