JP2707707B2 - Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same - Google Patents
Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the sameInfo
- Publication number
- JP2707707B2 JP2707707B2 JP1086244A JP8624489A JP2707707B2 JP 2707707 B2 JP2707707 B2 JP 2707707B2 JP 1086244 A JP1086244 A JP 1086244A JP 8624489 A JP8624489 A JP 8624489A JP 2707707 B2 JP2707707 B2 JP 2707707B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- grain boundary
- mol
- semiconductor ceramic
- varistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inorganic Insulating Materials (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、通常はコンデンサとして電圧の低いノイズ
や高周波のノイズを吸収する働きをし、一方パルスや静
電気などの高い電圧が侵入した時はバリスタ機能を発揮
し、電子機器で発生するノイズ、パルス、静電気などの
異常電圧から半導体及び電子機器を保護し、さらにそれ
らの特性が温度に対して安定しているところの粒界絶縁
型半導体セラミックコンデンサ及びその製造方法に関す
るものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally functions as a capacitor to absorb low-voltage noise and high-frequency noise, while providing a varistor function when a high voltage such as a pulse or static electricity enters. To protect semiconductors and electronic equipment from abnormal voltages such as noise, pulses, and static electricity generated in electronic equipment, and furthermore, a grain boundary insulated semiconductor ceramic capacitor whose characteristics are stable with respect to temperature. The present invention relates to the manufacturing method.
従来の技術 電子機器は多機能化,軽薄短小化を実現するためにI
C,LSIなどの半導体素子が広く用いられ、それに伴って
機器のノイズ耐力は低下しつつある。そこで、このよう
な電子機器のノイズ耐力を確保するために、各種IC,LSI
の電源ラインに、バイパスコンデンサとしてフィルムコ
ンデンサ、積層セラミックコンデンサ,半導体セラミッ
クコンデンサなどが使用されている。しかし、これらの
コンデンサは、電圧の低いノイズや高周波のノイズの吸
収に対しては優れた性能を示すが、それ自体に高い電圧
を持つパルスや静電気を吸収する機能を持たないため、
パルスや静電気が侵入すると、機器の誤動作や半導体の
破壊、さらにはコンデンサの破壊を起こすことが大きな
問題となっている。そこでこのような用途に、ノイズ吸
収性が良好で温度や周波数に対しても安定していること
に加えて、高いパルス耐力と優れたパルス吸収性を持つ
新しいタイプのコンデンサとして、SrTiO3系半導体セラ
ミックコンデンサにバリスタ機能を持たせた粒界絶縁型
半導体セラミックコンデンサ(以下、バリスタ機能付き
セラミックコンデンサという)が開発され、すでに特開
昭57−27001号公報,特開昭57−35303号公報などにより
提供されている。このバリスタ機能付きセラミックコン
デンサは、通常はコンデンサとして電圧の低いノイズや
高周波のノイズを吸収するが、パルスや静電気などの高
い電圧が侵入した時はバリスタとして機能し、電子機器
で発生するノイズ,パルス,静電気などの異常電圧から
半導体及び電子機器を保護するという特徴を有してお
り、その使用はますます拡大されている。2. Description of the Related Art In order to realize multifunctional, light, thin and compact electronic devices,
Semiconductor devices such as C and LSI are widely used, and accordingly, the noise immunity of devices is decreasing. In order to ensure the noise immunity of such electronic devices, various ICs and LSIs
In such power supply lines, film capacitors, multilayer ceramic capacitors, semiconductor ceramic capacitors and the like are used as bypass capacitors. However, these capacitors exhibit excellent performance in absorbing low-voltage noise and high-frequency noise, but do not have the function of absorbing high-voltage pulses or static electricity.
When a pulse or static electricity enters, a major problem is that malfunction of equipment, destruction of a semiconductor, and destruction of a capacitor are caused. Therefore, for such applications, in addition to good noise absorption and stability over temperature and frequency, a new type of capacitor with high pulse strength and excellent pulse absorption is used as a SrTiO 3 based semiconductor. A grain boundary insulating semiconductor ceramic capacitor having a varistor function in a ceramic capacitor (hereinafter referred to as a varistor function-equipped ceramic capacitor) has been developed, and has already been disclosed in Japanese Patent Application Laid-Open Nos. Provided. This ceramic capacitor with a varistor function normally absorbs low-voltage noise and high-frequency noise as a capacitor, but functions as a varistor when a high voltage such as a pulse or static electricity enters, and generates noise and pulse generated in electronic equipment. It has the feature of protecting semiconductors and electronic equipment from abnormal voltages such as static electricity, and its use is being expanded more and more.
一方、電子部品分野においては、軽薄短小化,高性能
化がますます進み、このバリスタ機能付きセラミックコ
ンデンサに至っても、小型化,高性能化の要請が強まっ
ている。しかし、従来のバリスタ機能付きセラミックコ
ンデンサは単板型であるため、小型化すると電極面積が
小さくなり、その結果として容積が低下したり、信頼性
が低下するという問題を招くことになる。従って、その
解決策として、電極面積がかせげる積層化への展開が予
想される。しかしバリスタ機能付きセラミックコンデン
サは、通常、SrTiO3系半導体素子の表面に酸化物を塗布
し、熱拡散により粒界層を絶縁化する工程を有するた
め、一般に用いられているBaTiO3系積層セラミックコン
デンサと比べ、内部電極と同時に焼成して積層型のバリ
スタ機能付きコンデンサ(以下、バリスタ機能付き積層
セラミックコンデンサという)を形成することは非常に
困難であると考えられていた。On the other hand, in the field of electronic components, lighter, thinner, smaller, and higher performance have been increasingly promoted, and even with this varistor function-equipped ceramic capacitor, demands for smaller size and higher performance have been increasing. However, since the conventional ceramic capacitor with a varistor function is of a single-plate type, if the size is reduced, the area of the electrode is reduced, resulting in a problem that the volume is reduced and the reliability is reduced. Therefore, as a solution to this, it is expected to expand to a lamination in which the electrode area can be reduced. However ceramic capacitor with varistor function is usually coated with oxide on the surface of the SrTiO 3 based semiconductor device, since a step of insulating the grain boundary layer by thermal diffusion, BaTiO 3 based multilayer ceramic capacitors that are commonly used In comparison, it has been considered that it is extremely difficult to form a multilayer capacitor with a varistor function (hereinafter, referred to as a multilayer ceramic capacitor with a varistor function) by firing simultaneously with the internal electrodes.
そこで、同時焼成の問題点を解決する手法として、特
開昭54−53248号公報,特開昭54−53250号公報などを応
用し、内部電極に当たる部分に有機バインダー量を多く
したセラミックペーストを印刷し、この部分が焼結過程
で多孔層を形成し、焼結した後にその多孔層に適当な圧
力下で導通性金属を注入させる方法、または、メッキ法
や溶融法によって内部電極を形成しバリスタ機能付き積
層セラミックコンデンサを形成させる方法が開発,提供
されている。しかし、これらはプロセス的にかなり困難
であり、末だに実用化へのレベルに達していない。Therefore, as a method of solving the problem of co-firing, JP-A-54-53248 and JP-A-54-53250 are applied, and a ceramic paste with a large amount of organic binder is printed on a portion corresponding to an internal electrode. This part forms a porous layer in the sintering process, and after sintering, a conductive metal is injected into the porous layer under an appropriate pressure, or an internal electrode is formed by plating or melting to form a varistor. A method for forming a multilayer ceramic capacitor with a function has been developed and provided. However, these are quite difficult in terms of process and have not yet reached the level of practical use.
また、特開昭59−215701号公報に、非酸化雰囲気中で
仮焼した粉末を原料にした生シートの上に粒界層を絶縁
化することが可能な熱拡散物質を混入した導電性ペース
トを印刷し、酸化性雰囲気中で焼結させる方法、さらに
特開昭63−219115号公報に、予め半導体化させた粉末を
主成分とし、それに絶縁層を形成させるための酸化剤及
びガラス成分を含む拡散剤を混合した生シートと、内部
電極を交互に積層した成型体を、空気中または酸化雰囲
気中で焼成する方法が報告されている。しかし、これら
の方法では焼成温度が1000〜1200℃と比較的低く、セラ
ミックの焼結が起こりにくいため、結晶粒子は面接触し
にくく、出来上がった素子は、完全な焼結体に至ってい
ないため、容量が低く、かつバリスタとしての代表特性
である電圧非直線指数αが小さく、バリスタ電圧が不安
定であり、さらに信頼性が劣るという欠点を有するもの
である。さらにまた、後者の特開昭63−219115号公報で
は添加剤としてガラス成分が添加されているため、結晶
粒界にガラス相が析出し、上記の電気特性が悪化しやす
く、信頼性が劣るものであり、実用化へのレベルに達し
ていないものである。JP-A-59-215701 discloses a conductive paste in which a heat diffusion material capable of insulating a grain boundary layer is mixed on a raw sheet made of powder calcined in a non-oxidizing atmosphere. Printing and sintering in an oxidizing atmosphere, and furthermore, JP-A-63-219115 discloses that a pre-semiconductor powder is used as a main component, and an oxidizing agent and a glass component for forming an insulating layer thereon. There has been reported a method in which a molded body obtained by alternately laminating a raw sheet containing a mixed diffusing agent and internal electrodes is fired in air or an oxidizing atmosphere. However, in these methods, the sintering temperature is relatively low at 1000 to 1200 ° C., and sintering of the ceramic is difficult to occur, so that the crystal particles are hardly brought into surface contact, and the completed device has not reached a perfect sintered body. It has the disadvantage that the capacitance is low, the voltage nonlinearity index α, which is a typical characteristic of a varistor, is small, the varistor voltage is unstable, and the reliability is poor. Furthermore, in the latter JP-A-63-219115, since a glass component is added as an additive, a glass phase is precipitated at a crystal grain boundary, and the above-mentioned electric characteristics are easily deteriorated, and the reliability is poor. And has not reached the level of practical use.
なお、積層型バリスタに関する特許として、既に特公
昭58−23921号公報により、ZnO,Fe2O3,TiO2系を用いた
積層型電圧非直線素子が提案されている。しかし、この
素子は容量をほとんど持たないため、比較的高い電圧を
持つパルスや静電気の吸収に対しては優れた性能を示す
が、バリスタ電圧以下の低い電圧を持つノイズや高周波
のノイズに対しては、ほとんど効果を示さないという問
題点を有している。As a patent for a multilayer varistor, Japanese Patent Publication No. 58-23921 has already proposed a multilayer voltage non-linear element using ZnO, Fe 2 O 3 , and TiO 2 . However, since this element has almost no capacitance, it exhibits excellent performance against pulses with relatively high voltage and absorption of static electricity, but against noise with low voltage below the varistor voltage and high frequency noise. Have the problem that they show little effect.
発明が解決しようとする課題 今まで、バリスタ機能付き積層セラミックコンデンサ
に関して様々な組成,製造方法が開発,提供されてきた
が、上述したようにいずれの場合もプロセス的な面や出
来上がった素子に問題点を有し、実用レベルに達してい
ない。従って、バリスタ機能付き積層セラミックコンデ
ンサに関して、新たな組成及び製造方法の開発が期待さ
れているのである。Problems to be Solved by the Invention Until now, various compositions and manufacturing methods have been developed and provided for multilayer ceramic capacitors with a varistor function, but as described above, in any case, there are problems in terms of process and completed devices. Has a point and has not reached a practical level. Therefore, development of a new composition and a new manufacturing method for the multilayer ceramic capacitor with a varistor function is expected.
本発明は、このような点に鑑みてなされたもので、通
常はコンデンサとして電圧の低いノイズや高周波のノイ
ズを吸収する働きをし、一方パルスや静電気などの高い
電圧が侵入した時はバリスタ機能を発揮し、かつそれら
の特性が温度に対して常に安定しており、しかもプロセ
ス的にはセラミックコンデンサ材料と内部電極材料との
同時焼成を可能にしたSrTiO3を主成分とする粒界絶縁型
半導体セラミックコンデンサ及びその製造方法を提供す
ることを目的とするものである。The present invention has been made in view of such a point, and usually functions as a capacitor to absorb low-voltage noise and high-frequency noise, and when a high voltage such as a pulse or static electricity enters, a varistor function is provided. In addition, these characteristics are always stable with temperature, and in terms of process, the grain boundary insulation type containing SrTiO 3 as a main component enables simultaneous firing of ceramic capacitor material and internal electrode material. It is an object of the present invention to provide a semiconductor ceramic capacitor and a method for manufacturing the same.
課題を解決するための手段 上記のような問題点を解決するために本発明は、Srと
Tiのモル比が0.95≦Sr/Ti<1.00となるように過剰のTi
を含有したSrTiO3に、Nb2O5,Ta2O5,V2O5,W2O5,Dy2O
3,Nd2O3,Y2O3,La2O3,CeO2の内の少なくとも一種類
以上を0.05〜2.0mol%と、MnとSiをそれぞれMnO2とSiO2
に換算して合計量で0.2〜5.0mol%と、NaAlO2を0.05〜
4.0mol%含ませてなる粒界絶縁型半導体セラミックコン
デンサを提供するものである。また、本発明は、SrとTi
のモル比が0.95≦Sr/Ti<1.00となるように過剰のTiを
含有したSrTiO2に、Nb2O5,Ta2O5,V2O5,W2O5,Dy
2O3,Nd2O3,Y2O3,La2O3,CeO2の内の少なくとも一種
類以上を0.05〜2.0mol%と、MnとSiをそれぞれMnO2とSi
O2に換算して合計量で0.2〜5.0mol%と、NaAlO2を0.05
〜4.0mol%含ませてなる粒界絶縁型半導体セラミック内
に、複数層の内部電極をこれらが交互に対向する端縁に
至るように設け、かつこの内部電極の両端縁に外部電極
を設けたことを特徴とする積層型粒界絶縁型半導体セラ
ミックコンデンサを提供するものである。さらに、本発
明は、SrとTiのモル比が0.95≦Sr/Ti<1.00となるよう
に過剰のTiを含有したSrTiO3に、Nb2O5,Ta2O5,V2O5,
W2O5,Dy2O3,Nd2O3,Y2O3,La2O3,CeO2の内の少なく
とも一種類以上を0.05〜2.0mol%と、MnとSiをそれぞれ
MnO2とSiO2に換算して合計量で0.2〜5.0mol%と、NaAlO
2を0.05〜4.0mol%含ませてなる組成物の混合粉末を出
発原料とし、その混合粉末を粉砕、混合,感想した後、
空気中または窒素雰囲気中で仮焼する工程と、仮焼後、
再度粉砕した粉末を有機バインダーと共に溶媒中に分散
させ生シートにし、その後この生シートの上に、内部電
極ペーストを交互に対向する端縁に至るように印刷(但
し、最上層及び最下層の生シートには印刷せず)する工
程と、この内部電極ペーストの印刷され生シートを積
層,加圧,圧着して成型体を得、その後この成型体を空
気中で仮焼する工程と、仮焼後、還元または窒素雰囲気
中で焼成する工程と、焼成後、空気中で再酸化する工程
と、再酸化後、内部電極を露出させた両端に外部電極ペ
ーストを塗布し焼付ける工程とを有することを特徴とす
る積層型粒界絶縁型半導体セラミックコンデンサの製造
方法を提供するものである。そして、上記内部電極がA
u,Pt,Rh,Pd,Niの内の少なくとも一種類以上の金属また
はそれらの合金あるいは混合物によって形成されること
を提供するものである。また、上記外部電極がPd,Ag,N
i,Cu,Znの内の少なくとも一種類以上の金属またはそれ
らの合金あるいは混合物によって形成されることを提供
するものである。Means for Solving the Problems In order to solve the above problems, the present invention provides Sr
Excess Ti so that the molar ratio of Ti is 0.95 ≦ Sr / Ti <1.00
A SrTiO 3 containing a, Nb 2 O 5, Ta 2 O 5, V 2 O 5, W 2 O 5, Dy 2 O
3 , Nd 2 O 3 , Y 2 O 3 , La 2 O 3 , and CeO 2 at least one of 0.05 to 2.0 mol%, and Mn and Si as MnO 2 and SiO 2 , respectively.
0.2 to 5.0 mol% in total, and NaAlO 2 in 0.05 to
An object of the present invention is to provide a grain boundary insulating semiconductor ceramic capacitor containing 4.0 mol%. In addition, the present invention relates to
Nb 2 O 5 , Ta 2 O 5 , V 2 O 5 , W 2 O 5 , and Dy are added to SrTiO 2 containing excess Ti so that the molar ratio of is 0.95 ≦ Sr / Ti <1.00.
At least one of 2 O 3 , Nd 2 O 3 , Y 2 O 3 , La 2 O 3 , and CeO 2 is 0.05 to 2.0 mol%, and Mn and Si are replaced by MnO 2 and Si, respectively.
And 0.2~5.0Mol% in a total amount in terms of O 2, the NaAlO 2 0.05
A plurality of layers of internal electrodes are provided in a grain boundary insulated semiconductor ceramic containing up to 4.0 mol% so as to reach alternately opposed edges, and external electrodes are provided on both ends of the internal electrodes. It is another object of the present invention to provide a laminated type grain boundary insulated semiconductor ceramic capacitor. Further, the present invention relates to SrTiO 3 containing excess Ti such that the molar ratio of Sr and Ti satisfies 0.95 ≦ Sr / Ti <1.00, and Nb 2 O 5 , Ta 2 O 5 , V 2 O 5 ,
At least one of W 2 O 5 , Dy 2 O 3 , Nd 2 O 3 , Y 2 O 3 , La 2 O 3 , and CeO 2 is 0.05 to 2.0 mol%, and Mn and Si are each
And 0.2~5.0Mol% in a total amount in terms of MnO 2 and SiO 2, NaAlO
Starting from a mixed powder of a composition containing 0.05 to 4.0 mol% of 2 and pulverizing, mixing and impressing the mixed powder,
Calcining in air or nitrogen atmosphere, and after calcining,
The crushed powder is dispersed in a solvent together with an organic binder in a solvent to form a raw sheet, and then the internal electrode paste is printed on the raw sheet so as to alternately reach opposite edges (provided that the uppermost layer and the lowermost layer have different shapes). A step of laminating, pressing, and pressing a printed green sheet of the internal electrode paste to obtain a molded body, and then calcining the molded body in the air; After that, a step of firing in a reducing or nitrogen atmosphere, a step of re-oxidizing in air after firing, and a step of applying and baking external electrode paste on both ends exposing the internal electrodes after re-oxidation. It is intended to provide a method of manufacturing a multilayer grain boundary insulating semiconductor ceramic capacitor characterized by the following. And the internal electrode is A
It is provided that it is formed of at least one or more metals among u, Pt, Rh, Pd, and Ni or alloys or mixtures thereof. Further, the external electrodes are Pd, Ag, N
It is provided that it is formed of at least one kind of metal among i, Cu, and Zn or an alloy or a mixture thereof.
作用 一般にSrTiO3を半導体化させるには、強制還元させる
か、もしくは半導体化促進剤を添加し還元雰囲気中で焼
成させるかである。しかし、これだけでは半導体化促進
剤の種類によって半導体化が進まない場合がある。そこ
で、SrTiO3の化学量論より、Sr過剰、もしくはTi過剰に
すると、結晶内の格子欠陥が増加し、半導体化が促進さ
れる。さらに、Nb2O5,Ta2O5,V2O5,W2O5,Dy2O3,Nd2
O3,Y2O3,La2O3,CeO2(以下、第1成分とする)を添
加すると原子化制御により半導体化が促進される。In general, in order to convert SrTiO 3 into a semiconductor, it is necessary to forcibly reduce it, or to add a semiconductor-promoting accelerator and fire it in a reducing atmosphere. However, this alone may not make the progress of semiconducting depending on the type of semiconducting accelerator. Therefore, if the stoichiometry of SrTiO 3 is too large or too much Ti, the number of lattice defects in the crystal increases, and the formation of a semiconductor is promoted. Furthermore, Nb 2 O 5 , Ta 2 O 5 , V 2 O 5 , W 2 O 5 , Dy 2 O 3 , Nd 2
Addition of O 3 , Y 2 O 3 , La 2 O 3 , and CeO 2 (hereinafter, referred to as a first component) promotes the formation of a semiconductor by atomization control.
次に、焼成過程でMnO2とSiO2(となる第2成分)は積
層構造を形成させるのに必要不可欠な物質であり、どち
らか一方が欠けても、その作用が発揮されないものであ
る。上記したように、今までSrTiO3系のバリスタ機能付
き積層セラミックコンデンサを作製することは困難であ
ると考えられていた。その理由は、まず第1に、バリス
タ機能付きセラミックコンデンサ材料と内部電極材料が
焼成過程や再酸化過程において異なった作用,性質を持
つためである。即ち、前者材料は焼成過程において還元
雰囲気焼成を必要とするが、この時、後者材料は金属で
形成されているため、還元雰囲気中のH2ガスを吸蔵し膨
張する。さらに、空気中での再酸化過程において後者材
料は金属酸化物に酸化されたり、前者材料の再酸化を遮
蔽する作用,性質を持つためである。Next, MnO 2 and SiO 2 (the second component to be obtained) are indispensable substances for forming a laminated structure in the firing process, and even if one of them is lacking, the action is not exhibited. As described above, it has been considered that it is difficult to fabricate an SrTiO 3 -based multilayer ceramic capacitor with a varistor function. The first reason is that the ceramic capacitor material having a varistor function and the internal electrode material have different functions and properties in the firing process and the re-oxidation process. That is, the former material requires firing in a reducing atmosphere in the firing process, but at this time, since the latter material is formed of a metal, it absorbs H 2 gas in the reducing atmosphere and expands. Further, the latter material is oxidized to a metal oxide during the reoxidation process in the air, and has a function and a property of shielding the reoxidation of the former material.
また、第2の理由として、前者材料をバリスタ機能付
きセラミックコンデンサ素子として形成させるには、還
元雰囲気中で焼成し半導体化させた後、その表面に、高
抵抗の金属酸化物(MnO2,CuO2,Bi2O3,Co2O3など)を
塗布し、空気中で再酸化し粒界部分を選択的に拡散させ
絶縁化させる、即ち、表面拡散工程を必要とする。しか
し、内部電極材料と交互に積層された構造を持つ素子で
は、金属酸化物の拡散が技術的に困難であるためであ
る。Also, as the second reason, in order to form the former material as a ceramic capacitor element with a varistor function, after firing in a reducing atmosphere to form a semiconductor, a high-resistance metal oxide (MnO 2 , CuO 2 , Bi 2 O 3 , Co 2 O 3, etc.), and re-oxidize in air to selectively diffuse the grain boundaries to make them insulating, that is, a surface diffusion step is required. However, in an element having a structure alternately laminated with the internal electrode material, diffusion of metal oxide is technically difficult.
そこで、本発明者らは研究の結果、次のことを発明し
た。Then, the present inventors invented the following as a result of research.
まず、第1に、Ti過剰のSrTiO3に第1成分を添加する
以外に、第2成分を添加した材料組成では、還元雰囲気
中での焼成後、素子の表面に上記のような高抵抗の金属
酸化物を塗布しなくても、空気中で再酸化するだけで、
容易にバリスタ機能付きセラミックコンデンサが形成さ
れることを見出した。これは、過剰のTiと添加した第2
成分が焼結過程で、低温でMnO2−SiO2−TiO2系の液相を
形成し焼結を促進させると同時に、粒界部分に溶解し偏
析することになる。そして、これを空気中で再酸化する
と、粒界部分に偏析したMnO2−SiO2−TiO2系が絶縁化し
容易に粒界絶縁型構造を持つバリスタ機能付きセラミッ
クコンデンサになることによる。さらにまた、Tiを過剰
にした方が内部電極の酸化や拡散を抑えられることも見
出した。従って、本発明では、これらの理由からTi過剰
のSrTiO3を用いることにした。First, in addition to the addition of the first component to SrTiO 3 in excess of Ti, in the material composition to which the second component is added, after firing in a reducing atmosphere, the surface of the element with the above-described high resistance Even without applying metal oxide, just re-oxidize in the air,
It has been found that a ceramic capacitor with a varistor function is easily formed. This is due to the second Ti added with excess Ti.
During the sintering process, the components form a MnO 2 —SiO 2 —TiO 2 system liquid phase at a low temperature to promote sintering and, at the same time, dissolve and segregate at the grain boundary. Then, when this is reoxidized in the air, the MnO 2 —SiO 2 —TiO 2 system segregated at the grain boundaries is insulated and easily becomes a ceramic capacitor with a varistor function having a grain boundary insulating structure. Furthermore, it has been found that an excessive amount of Ti can suppress oxidation and diffusion of the internal electrode. Therefore, in the present invention, SrTiO 3 in excess of Ti is used for these reasons.
また、第2に、Ti過剰のSrTiO3に第2成分を添加した
材料組成では、還元雰囲気中以外に窒素雰囲気中での焼
結でも半導体化することを見出した。これは、上記第1
の理由に示したように低温で液相を形成するためと、添
加したMnが液相を形成する以外に原子化制御剤として作
用し、この時Mn原子の価数が+2,+4と変化し、電子的
に不安定であるという効果のため、焼結性が向上し窒素
雰囲気中でも容易に半導体化すると考えられる。Second, it has been found that a material composition in which the second component is added to SrTiO 3 in excess of Ti can be converted into a semiconductor by sintering in a nitrogen atmosphere as well as in a reducing atmosphere. This is the first
As shown in the reason above, in order to form a liquid phase at a low temperature, the added Mn acts as an atomization control agent in addition to forming a liquid phase. At this time, the valence of the Mn atom changes to +2, +4. It is thought that the sinterability is improved due to the effect of being unstable electronically, and the semiconductor is easily converted into a semiconductor even in a nitrogen atmosphere.
さらに、第3に、脱脂後の成型体を予め空気中で仮焼
すると、出来上がったバリスタ機能付き積層セラミック
コンデンサの内部電極切れ,デラミネーション,ワレ,
焼結密度の低下などの諸問題の発生が極力抑えられ、電
気特性や信頼性が著しく向上することを見出した。Third, if the molded body after degreasing is calcined in the air in advance, the resulting laminated ceramic capacitor with a varistor function has internal electrodes broken, delaminated, cracked, and so on.
It has been found that the occurrence of various problems such as a reduction in sintering density is suppressed as much as possible, and that the electrical characteristics and reliability are significantly improved.
以上、このような観点を充分に考慮すると、バリスタ
機能付きセラミックコンデンサ材料と内部電極材料を同
時焼成することにより、容易にバリスタ機能付き積層セ
ラミックコンデンサを作製することが可能となる。As described above, when such a viewpoint is sufficiently considered, it is possible to easily manufacture a multilayer ceramic capacitor having a varistor function by simultaneously firing a ceramic capacitor material having a varistor function and an internal electrode material.
さらに、NaAlO2(以下、第3成分とする)中のNa原子
は、MnO2−SiO2−TiO2系の液相を粒界部分に均一に拡散
させるキャリアーとして作用し、半導体の結晶と高抵抗
の粒界の境界がシャープに形成され、結果として容量や
バリスタ電圧の温度特性の改善を図るものである。そし
てまた、第3成分中のAl原子は結晶内に固溶し、結晶粒
子の抵抗を下げ、結果として電圧非直線指数αを向上さ
せ、かつ直列等価抵抗値ESRを低下させるものである。Further, Na atoms in NaAlO 2 (hereinafter, referred to as a third component) act as a carrier for uniformly diffusing the MnO 2 —SiO 2 —TiO 2 system liquid phase into the grain boundary portion, and the semiconductor crystal and the high-performance semiconductor crystal are mixed with each other. The boundary of the resistance grain boundary is sharply formed, and as a result, the temperature characteristics of the capacitance and the varistor voltage are improved. Further, Al atoms in the third component form a solid solution in the crystal to lower the resistance of the crystal grains, thereby improving the voltage non-linear index α and lowering the series equivalent resistance value ESR.
実施例 以下に本発明について、実施例を挙げて具体的に説明
する。Examples Hereinafter, the present invention will be described specifically with reference to examples.
(実施例1) まず、平均粒径が0.5μm以下で純度98%以上のSrTiO
3原料粉末にTiO2を加え、Sr/Ti比を調整した粉末に、下
記第1表〜第15表に示すように第1成分のNb2O5,第2
成分のMnO2,SiO2(但し、加えるMnO2,SiO2は等mol%
とする)の添加量を種々変え、第3成分としてNaAlO2の
添加量を1.0mol%に固定し、混合した。その後、この混
合粉末をボールミルなどにより湿式粉砕,混合し、乾燥
した後、空気中で600〜1200℃で仮焼し、仮焼後、平均
粒径が0.5μm以下になるように再度粉砕し、これを積
層型のバリスタ機能付きセラミックコンデンサ用出発原
料とした。この微粉末の出発原料をブチラール樹脂など
の有機バインダーと共に溶媒中に分散させスラリー状と
し、これをドクター・ブレード法によって50μm程度の
厚さの生シートにし、所定の大きさに切断した。次に、
第1図に示すように、上記のようにして得られた生シー
ト1の上にPdからなる内部電極ペースト2を所定の大き
さに応じてスクリーン印刷した。なお、第1図から明ら
かなように、最上層及び最下層の生シート1には内部電
極ペースト2は印刷しないものとする。また、この時、
中間に積層させる生シート1の上に印刷された内部電極
ペースト2は、周知のように交互に対向する端縁に至る
ように印刷した。その後、この内部電極ペースト2の印
刷された向きのまま生シート1を複数層積層し、加圧,
圧着した。次に、空気中で400℃で脱脂し、さらに、空
気中で600〜1250℃で仮焼を行った。その後、還元雰囲
気中で1250〜1350℃で焼成した。この焼成後、空気中で
900〜1250℃で再酸化した。Example 1 First, SrTiO having an average particle size of 0.5 μm or less and a purity of 98% or more.
3) TiO 2 was added to the raw material powder, and the powder having the adjusted Sr / Ti ratio was added to the first component Nb 2 O 5 and the second component as shown in Tables 1 to 15 below.
Component MnO 2 , SiO 2 (However, added MnO 2 , SiO 2 is equimol%
) Was varied, and the amount of NaAlO 2 added as the third component was fixed at 1.0 mol% and mixed. Thereafter, the mixed powder is wet-pulverized by a ball mill or the like, mixed, dried, and then calcined at 600 to 1200 ° C. in air. After calcining, the powder is pulverized again so that the average particle diameter becomes 0.5 μm or less. This was used as a starting material for a laminated ceramic capacitor with a varistor function. The starting material of the fine powder was dispersed in a solvent together with an organic binder such as butyral resin to form a slurry, which was formed into a raw sheet having a thickness of about 50 μm by a doctor blade method and cut into a predetermined size. next,
As shown in FIG. 1, an internal electrode paste 2 made of Pd was screen-printed on the raw sheet 1 obtained as described above according to a predetermined size. As is clear from FIG. 1, the inner electrode paste 2 is not printed on the uppermost and lowermost raw sheets 1. Also, at this time,
The internal electrode paste 2 printed on the raw sheet 1 to be laminated in the middle was printed so as to reach alternately facing edges as is well known. Thereafter, the raw sheet 1 is laminated in a plurality of layers with the printed direction of the internal electrode paste 2,
Crimped. Next, it was degreased at 400 ° C. in air, and further calcined at 600 to 1250 ° C. in air. Thereafter, firing was performed at 1250 to 1350 ° C. in a reducing atmosphere. After this firing, in air
Reoxidized at 900-1250 ° C.
その後、第2図に示すように、内部電極2aを露出させ
た両端にAgよりなる外部電極ペーストを塗布し、空気中
で800℃、15分で焼付けることにより、粒界絶縁型半導
体セラミック内に複数層の内部電極2aをこれらが交互に
端縁に至るように設け、かつこの内部電極2aの両端縁に
外部電極3を設けたバリスタ機能付き積層セラミックコ
ンデンサ4を得た。Thereafter, as shown in FIG. 2, an external electrode paste made of Ag is applied to both ends exposing the internal electrodes 2a and baked in air at 800 ° C. for 15 minutes to form the inside of the grain boundary insulating semiconductor ceramic. Then, a multilayer ceramic capacitor 4 with a varistor function was obtained in which a plurality of layers of internal electrodes 2a were provided so as to alternately reach the ends, and external electrodes 3 were provided at both ends of the internal electrodes 2a.
なお、本実施例でのバリスタ機能付き積層セラミック
コンデンサの形状は5.70×5.00×2.00mm3の5.5タイプ
で、内部電極の形成された有効層を10層積層したもので
ある。また、第3図に本発明の製造工程を示す。The shape of the multilayer ceramic capacitor with a varistor function in the present embodiment is a 5.5 type of 5.70 × 5.00 × 2.00 mm 3 , which is formed by laminating 10 effective layers on which internal electrodes are formed. FIG. 3 shows a manufacturing process of the present invention.
このようにして得られたバリスタ機能付き積層セラミ
ックコンデンサについて、その容量,tanδ,バリスタ電
圧,電圧非直線指数α,直列等価抵抗値ESR,容量温度変
化率,及びバリスタ電圧温度係数などの各種電気特性
を、第1表〜第15表に併せて記載する。但し、この時の
焼成などの各条件は、空気中での仮焼は1200℃,2時間、
N2:H2=99:1の還元雰囲気中での焼成は1300℃,2時間、
再酸化は1100℃,1時間で行ったものである。Various electrical characteristics such as the capacitance, tanδ, varistor voltage, voltage non-linear exponent α, series equivalent resistance value ESR, capacitance temperature change rate, and varistor voltage temperature coefficient of the multilayer ceramic capacitor with varistor function thus obtained are described. Are also shown in Tables 1 to 15. However, for each condition such as firing at this time, calcining in air is 1200 ° C for 2 hours,
Firing in a reducing atmosphere of N 2 : H 2 = 99: 1 is performed at 1300 ° C. for 2 hours.
Reoxidation was performed at 1100 ° C for 1 hour.
なお、各種電気特性については以下の測定値を記載し
た。The following measured values are described for various electric characteristics.
◇容量Cは測定電圧1.0V、周波数1.0KHzでの値。◇ Capacitance C is a value at a measurement voltage of 1.0 V and a frequency of 1.0 KHz.
◇バリスタ電圧V0.1mAは測定電流0.1mAでの値。◇ Varistor voltage V 0.1mA is the value at measurement current 0.1mA.
◇電圧非直線指数αは、測定電流0.1mAと1.0mAでの値か
ら、 α=1/log(V1.0mA/V0.1mA)の式より算出した。◇ The voltage non-linear index α was calculated from the values at the measured currents of 0.1 mA and 1.0 mA by the equation α = 1 / log (V 1.0 mA / V 0.1 mA ).
◇直列等価抵抗値ESRは、測定電圧1.0Vでの共通点での
抵抗値。◇ Series equivalent resistance value ESR is the resistance value at a common point at a measurement voltage of 1.0V.
◇容量温度変化率(ΔC/C)は−25℃と85℃の二点間で
の値。◇ Capacity temperature change rate (ΔC / C) is the value between -25 ℃ and 85 ℃.
◇バリスタ電圧電温度係数(ΔV/V)は25℃と50℃の二
点間での値。◇ The varistor voltage-temperature coefficient (ΔV / V) is the value between two points of 25 ° C and 50 ° C.
次に、上記第1表〜第15表について解説すると、これ
らの表はSr/Ti比、及び第2成分のMnO2とSiO2の添加量
について規定したものである。 Next, Tables 1 to 15 will be described. These tables define the Sr / Ti ratio and the addition amounts of the second components MnO 2 and SiO 2 .
ここで、試料番号に*印をつけたのは比較例であり、
本発明の請求範囲外である。即ち、これらの焼結体素子
では、容量が小さく、かつバリスタ特性を表す電圧非直
線指数αが小さく、また直列等価抵抗値ESRが大きいた
め、コンデンサとしての電圧の低いノイズや高周波のノ
イズを吸収する機能と、バリスタとしてのパルス、静電
気などの高い電圧を吸収する機能の両方を同時に持ち合
わしていなく、さらに容量温度変化率とバリスタ電圧温
度係数が大きく、信頼性や電気特性が温度に影響を受け
易いものである。従って、これらの試料は電子機器で発
生するノイズ,パルス,静電気などの異常電圧から半導
体及び電子機器を保護するバリスタ機能付きセラミック
コンデンサとして適さないものである。これに対し、そ
の他の試料番号のものでは、容量が大きく、かつ電圧非
直線指数αが大きく、さらに直列等価抵抗値ESRが小さ
いため、コンデンサとしての電圧の低いノイズや高周波
のノイズを吸収する機能と、バリスタとしてのパルス,
静電気などの高い電圧を吸収する機能の両方を同時に持
ち合わしており、さらに容量温度変化率とバリスタ電圧
温度係数が小さく、信頼性や電気特性が温度に影響を受
けにくい特徴を有している。従って、これらの試料は電
子機器で発生するノイズ、パルス、静電気などの異常電
圧から半導体及び電子機器を保護するため、バリスタ機
能付きセラミックコンデンサとして適しているものであ
る。Here, the sample number is marked with * for comparison.
It is outside the scope of the present invention. In other words, these sintered devices have a small capacitance, a small voltage non-linear index α representing varistor characteristics, and a large series equivalent resistance value ESR, so that they absorb low-voltage noise and high-frequency noise as capacitors. Function and the function of absorbing high voltage such as pulse and static electricity as a varistor at the same time, the capacitance temperature change rate and the varistor voltage temperature coefficient are large, and the reliability and electrical characteristics affect the temperature. It is easy to receive. Therefore, these samples are not suitable as ceramic capacitors with a varistor function for protecting semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in the electronic devices. On the other hand, the other sample numbers have a large capacitance, a large voltage non-linear index α, and a small series equivalent resistance value ESR, so they function to absorb low-voltage noise and high-frequency noise as capacitors. And the pulse as a varistor,
It has both functions of absorbing high voltage such as static electricity at the same time, has a small capacitance temperature change rate and a small varistor voltage temperature coefficient, and has a characteristic that its reliability and electric characteristics are hardly influenced by temperature. Therefore, these samples are suitable as ceramic capacitors with a varistor function to protect semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in the electronic devices.
ここで、本発明において、SrTiO3のSr/Ti比を規定し
たのは、Sr/Ti比が1.00より大きい場合はSr過剰とな
り、MnO2−SiO2−TiO2系の液相が形成されにくいことか
ら、粒界絶縁型構造になりにくく、かつ内部電極が酸化
や拡散を起こし、結果として電気特性や信頼性が低下す
るためである。一方、Sr/Ti比が0.95未満では焼結体が
多孔質となり、焼結密度が低下するためである。さら
に、積層型バリスタ機能付きセラミックコンデンサ用出
発原料の平均粒径を0.5μm以下に規定したのは、0.5μ
mより大きい場合には、スラリー状にした時に粉が凝集
したり、出来上がった焼結体素子の焼結密度が小さく、
かつ半導体化しにくいために電気特性も不安定となりや
すいためである。Here, in the present invention, the Sr / Ti ratio of SrTiO 3 is specified, when the Sr / Ti ratio is larger than 1.00, Sr becomes excessive, and it is difficult to form a liquid phase of MnO 2 -SiO 2 -TiO 2 system. For this reason, the grain boundary insulating structure is unlikely to be formed, and the internal electrodes are oxidized or diffused, and as a result, electrical characteristics and reliability are reduced. On the other hand, if the Sr / Ti ratio is less than 0.95, the sintered body becomes porous and the sintered density decreases. Furthermore, the average particle size of the starting material for the multilayer varistor function-equipped ceramic capacitor is set to 0.5 μm or less,
If it is larger than m, the powder is agglomerated when the slurry is formed, and the sintered density of the resulting sintered body element is small,
In addition, since it is difficult to form a semiconductor, electric characteristics are also likely to be unstable.
次に、第2成分のMnO2とSiO2の合計の添加量を規定し
たのは、これら第2成分の添加量が0.2mol%未満では添
加効果が得られないため、MnO2−SiO2−TiO2系の液相が
形成されにくいために、粒界絶縁型構造になりにくく、
電気特性や焼結密度が低下するためである。一方、第2
成分の添加量が5.0mol%を超えると、粒界部に偏析する
高抵抗の酸化物量が増大し電気特性が低下するためであ
る。Next, the total addition amount of MnO 2 and SiO 2 of the second component is specified because the addition effect of MnO 2 -SiO 2-is not obtained if the addition amount of these second components is less than 0.2 mol%. Because it is difficult to form a TiO 2 -based liquid phase, it is difficult to have a grain boundary insulating structure,
This is because the electrical characteristics and the sintered density are reduced. On the other hand, the second
If the amount of the component exceeds 5.0 mol%, the amount of the high-resistance oxide segregated at the grain boundary increases and the electrical characteristics deteriorate.
さらに、脱脂後の成型体を予め空気中で600〜1250℃
で仮焼するのは、本発明のバリスタ機能付き積層セラミ
ックコンデンサの製造方法中で最も重要な工程であり、
この工程の結果が出来上がったバリスタ機能付き積層セ
ラミックコンデンサの電気特性や信頼性をほぼ決定する
ものである。この工程の目的は、バリスタ機能付きセラ
ミックコンデンサ材料と内部電極材料の接着力の強化、
さらに出来上がったバリスタ機能付き積層セラミックコ
ンデンサの平均粒径の制御である。Furthermore, the molded body after degreasing is previously heated to 600 to 1250 ° C in air.
Calcination is the most important step in the method of manufacturing a multilayer ceramic capacitor with a varistor function of the present invention,
The result of this step is to substantially determine the electrical characteristics and reliability of the completed multilayer ceramic capacitor with varistor function. The purpose of this process is to strengthen the adhesion between the ceramic capacitor material with varistor function and the internal electrode material,
Further, it is the control of the average particle size of the completed multilayer ceramic capacitor with a varistor function.
ここで、空気中での仮焼温度を600〜1250℃の範囲に
規定したのは、仮焼温度が600℃未満ではその効果が得
られないためである。一方、仮焼温度が1250℃を超える
と、 バリスタ機能付きセラミックコンデンサ材料の焼結が
進行してしまう。この状態で還元または窒素雰囲気中で
焼成すると、急激な収縮による応力集中が焼結体内に発
生し、結果として得られたバリスタ機能付き積層セラミ
ックコンデンサでは、デラミネーション、ワレなどの諸
問題が発生することになる。Here, the reason why the calcining temperature in the air is set in the range of 600 to 1250 ° C. is that if the calcining temperature is lower than 600 ° C., the effect cannot be obtained. On the other hand, if the calcination temperature exceeds 1250 ° C, sintering of the ceramic capacitor material with a varistor function proceeds. When firing in a reducing or nitrogen atmosphere in this state, stress concentration due to rapid shrinkage occurs in the sintered body, and in the resulting multilayer ceramic capacitor with varistor function, problems such as delamination and cracking occur. Will be.
Niを内部電極材料で使用した場合では、前者のセラミ
ックコンデンサ材料の焼結化とNi内部電極材料の酸化が
生じ、次に焼結体とNiが反応し、Niの拡散が進行し、結
果として得られたバリスタ機能付き積層セラミックコン
デンサでは、内部電極切れ,デラミネーション,ワレな
どの諸問題が発生する。When Ni is used as the internal electrode material, sintering of the former ceramic capacitor material and oxidation of the Ni internal electrode material occur, and then the sintered body reacts with Ni, and the diffusion of Ni proceeds. In the obtained multilayer ceramic capacitor with a varistor function, various problems such as internal electrode breakage, delamination, and cracking occur.
1250℃を超える高温で仮焼を行うと、MnO2−SiO2−Ti
O2系の液相焼結が急激に進行し、粒成長が促進され焼結
体密度や充てん密度の低下が著しく起こる。When calcination is performed at a high temperature exceeding 1250 ° C, MnO 2 -SiO 2 -Ti
The liquid phase sintering of the O 2 system proceeds rapidly, and the grain growth is promoted, and the density of the sintered body and the packing density decrease remarkably.
その後、還元または窒素雰囲気中で焼成した場合、半
導体化が起こりにくくなる。Thereafter, when firing is performed in a reducing or nitrogen atmosphere, the semiconductor is less likely to be formed.
という理由により、電気特性や信頼性が著しく低下する
ためである。For this reason, electrical characteristics and reliability are significantly reduced.
さらに、第3成分としてのNaAlO2が添加されているこ
とにより、容量温度変化率とバリスタ電圧温度係数が改
善されるものである。即ち、添加されたNaAlO2中のNa原
子がMnO2−SiO2−TiO2系の液相を粒界部分に均一に拡散
させるキャリアーとして作用し、半導体の結晶と高抵抗
の粒界の境界がシャープに形成されることによるもので
ある。さらにまた、NaAlO2が添加されていることによ
り、電圧非直線指数αが向上し、かつ直列等価抵抗値ES
Rが低下するものである。これは添加したNaAlO2中のAl:
原子が結晶内に固溶し、結晶粒子の抵抗を下げるためで
ある。Further, by adding NaAlO 2 as the third component, the rate of change in capacitance with temperature and the temperature coefficient of varistor voltage are improved. In other words, Na atoms in the added NaAlO 2 act as carriers for uniformly diffusing the liquid phase of the MnO 2 -SiO 2 -TiO 2 system into the grain boundaries, and the boundary between the semiconductor crystal and the high-resistance grain boundaries is formed. This is due to the sharp formation. Furthermore, by adding NaAlO 2 , the voltage non-linear index α is improved, and the series equivalent resistance value ES
R decreases. This is of NaAlO in 2 added Al:
This is because atoms dissolve in the crystal and lower the resistance of the crystal particles.
このようにして得られたバリスタ機能付き積層セラミ
ックコンデンサは、上述の特公昭58−23921号公報で報
告されている積層型バリスタに比べ、大容量であり、か
つ温度特性,周波数特性に優れた特性を有し、前者では
サージ吸収性に優れたバリスタ材料を単に積層している
のに対し、本発明ではノイズ吸収性に優れたコンデンサ
機能と、パルス,静電気吸収性に優れたバリスタ機能の
両方機能を有するバリスタ機能付きセラミックコンデン
サ材料を積層したものであり、その機能,使用目的にお
いて全く別のものである。The multilayer ceramic capacitor with the varistor function obtained in this manner has a larger capacity and more excellent temperature and frequency characteristics than the multilayer varistor reported in Japanese Patent Publication No. 58-23921. While the former simply laminates a varistor material with excellent surge absorption, the present invention provides both a capacitor function with excellent noise absorption and a varistor function with excellent pulse and electrostatic absorption. This is a laminate of ceramic capacitor materials with a varistor function having the following characteristics, and is completely different in terms of its function and purpose of use.
(実施例2) 実施例1により、第2成分としてのMnO2とSiO2の合計
の添加量が0.2〜5.0mol%が必要であることが解った。
次に、この第2成分としてのMnO2とSiO2の添加比につい
て、これを種々変え、Sr/Ti比を0.97、第1成分として
のNb2O5の添加量を1.0mol%、第3成分としてのNaAlO2
の添加量を1.0mol%に固定し、上記実施例1と同様の方
法でバリスタ機能付き積層セラミックコンデンサを作製
した。その結果を下記の第16表に記載する。Example 2 From Example 1, it was found that the total addition amount of MnO 2 and SiO 2 as the second component was required to be 0.2 to 5.0 mol%.
Next, the addition ratio of MnO 2 and SiO 2 as the second component was variously changed, the Sr / Ti ratio was 0.97, the addition amount of Nb 2 O 5 as the first component was 1.0 mol%, and the third NaAlO 2 as a component
Was fixed at 1.0 mol%, and a multilayer ceramic capacitor having a varistor function was manufactured in the same manner as in Example 1. The results are shown in Table 16 below.
上記第16表について解説すると、その測定結果より明
らかなようにバリスタ機能付き積層セラミックコンデン
サを作製するには、MnO2とSiO2の両方が必要であり、ど
ちらか一方が欠けてもバリスタ機能付き積層セラミック
コンデンサを作製することができない。即ち、両成分が
存在して初めてMnO2−SiO2−TiO2系の液相ができ、粒界
部分に溶解し、偏析し、再酸化すると、粒界部分に偏析
したMnO2−SiO2が絶縁化し、容易に粒界絶縁型構造を持
つ素子となるためである。 Explaining Table 16 above, as is clear from the measurement results, in order to manufacture a multilayer ceramic capacitor with a varistor function, both MnO 2 and SiO 2 are required, and even if one of them is missing, it has a varistor function. A multilayer ceramic capacitor cannot be manufactured. That is, only when both components are present, a liquid phase of MnO 2 -SiO 2 -TiO 2 system is formed, dissolved at the grain boundary, segregated, and reoxidized, MnO 2 -SiO 2 segregated at the grain boundary is formed. This is because the element is insulated and easily has a grain boundary insulating structure.
なお、容量,電圧非直線指数α,ESRなどの電気特性を
比較すると、若干MnO2過剰の方が好ましい。Note that comparing electrical characteristics such as capacity, voltage nonlinearity index α, and ESR, it is preferable that MnO 2 is slightly excessive.
(実施例3) 次に、第1成分としてのNb2O5,Ta2O5,V2O5,W2O5,
Dy2O3,Nd2O3,Y2O3,La2O3,CeO2の原子化制御剤の添
加量を規定するため、これを種々変え、Sr/Ti比を0.9
7、第2成分の添加量をMnO2,1.0mol%、SiO2,1.0mol%
の合計2.0mol%第3成分としてのNaAlO2の添加量を1.0m
ol%に固定し、上記実施例1,2と同様の方法でバリスタ
機能付き積層セラミックコンデンサを作製した。その結
果を下記の第17表〜第25表に記載する。(Example 3) Next, Nb 2 O 5, Ta 2 O 5, V 2 O 5, W 2 O 5 as a first component,
In order to regulate the addition amount of the atomization controlling agent for Dy 2 O 3 , Nd 2 O 3 , Y 2 O 3 , La 2 O 3 , and CeO 2 , these were variously changed, and the Sr / Ti ratio was changed to 0.9.
7. The addition amount of the second component is MnO 2 , 1.0 mol%, SiO 2 , 1.0 mol%
2.0 mol% of the total amount of NaAlO 2 as the third component is 1.0 m
ol%, and a multilayer ceramic capacitor with a varistor function was produced in the same manner as in Examples 1 and 2. The results are shown in Tables 17 to 25 below.
上記第17表〜第25表について解説すると、第1成分の
添加量を規定したのは、その測定結果より明らかなよう
に、添加量が0.05mol%未満ではその添加効果が得られ
ず、半導体化が起こりにくいためである。一方、第1成
分の添加量が合計で2.0mol%を超えると半導体化が抑制
され、所望の電気特性が得られず、さらに焼結密度が低
下するためである。 Referring to Tables 17 to 25, the addition amount of the first component is specified. As is clear from the measurement results, if the addition amount is less than 0.05 mol%, the addition effect cannot be obtained, and This is because it is difficult to cause the formation. On the other hand, if the total amount of the first component exceeds 2.0 mol%, the formation of a semiconductor is suppressed, desired electrical characteristics cannot be obtained, and the sintered density is further reduced.
なお、第1成分としてはNb2O5,Ta2O5を添加した方
が、他のV2O5,W2O5,Dy2O3,Nd2O3,Y2O3,La2O3,CeO
2を添加する場合よりも若干電気特性的に優れていた。The addition of Nb 2 O 5 and Ta 2 O 5 as the first component is better for the other V 2 O 5 , W 2 O 5 , Dy 2 O 3 , Nd 2 O 3 , Y 2 O 3 and La 2 O 3 . 2 O 3 , CeO
It was slightly better in electrical properties than in the case of adding 2 .
さらに、第1成分の混合物組成についても、その一部
の組合せについて実施し、電気特性を測定したが、その
結果は第25表に示したように、一種類添加した場合とほ
とんど特性に差が見られないものであった。しかし、こ
の場合もNb2O5,Ta2O5を添加した方が、他の成分を添加
する場合よりも若干電気特性的に優れていた。Further, with respect to the composition of the mixture of the first component, the electric characteristics were measured for some of the combinations, and as shown in Table 25, the results showed that there was almost no difference in the characteristics between the case where one kind was added and the case where one kind was added. It was not seen. However, also in this case, the addition of Nb 2 O 5 and Ta 2 O 5 was slightly better in electrical characteristics than the case where other components were added.
また、出発原料の平均粒径が0.5μmよりも大きい場
合には、第1成分の効果が得られにくい傾向があり、0.
5μm以下に抑える必要があることが確認された。On the other hand, when the average particle size of the starting material is larger than 0.5 μm, the effect of the first component tends to be hardly obtained.
It was confirmed that it was necessary to suppress the thickness to 5 μm or less.
(実施例4) 次に、第3成分としてのNaAlO2の添加量を規定するた
めこれを種々変え、Sr/Ti比を0.97、第1成分の添加量
をNb2O50.5mol%、Ta2O50.5mol%、第2成分の添加量を
MnO21.0mol%、SiO21.0mol%に固定し、上記実施例と同
様の方法でバリスタ機能付き積層セラミックコンデンサ
を作製した。その結果を下記の第26表に記載する。(Example 4) Next, the amount of NaAlO 2 as the third component was changed variously in order to regulate the addition amount, the Sr / Ti ratio was 0.97, the addition amount of the first component was Nb 2 O 5 0.5 mol%, 2 O 5 0.5mol%, add 2nd component
MnO 2 was fixed at 1.0 mol% and SiO 2 was at 1.0 mol%, and a multilayer ceramic capacitor having a varistor function was manufactured in the same manner as in the above-described embodiment. The results are shown in Table 26 below.
上記第26表に記載したように、まず第1の特徴とし
て、第3成分のNaAlO2を添加することにより、容量温度
変化率とバリスタ電圧温度係数が改善されることが解
る。これは添加したNaAlO2中のNa原子がMnO2−SiO2−Ti
O2系の液相を粒界部分に均一に拡散させるキャリアーと
して作用し、そのために半導体の結晶と高抵抗の粒界の
境界がシャープに形成されるためである。 As described in Table 26 above, as a first feature, it can be understood that the capacity temperature change rate and the varistor voltage temperature coefficient are improved by adding NaAlO 2 as the third component. This is because Na atoms in the added NaAlO 2 are MnO 2 -SiO 2 -Ti
This is because it acts as a carrier for uniformly diffusing the O 2 -based liquid phase into the grain boundary portion, and therefore the boundary between the semiconductor crystal and the high-resistance grain boundary is sharply formed.
また、第2の特徴として、NaAlO2を添加することによ
って電圧非直線指数αが向上し、かつ直列等価抵抗地ES
Rが低下する。これは、添加したNaAlO2中のAl原子が結
晶内に固溶し、結晶粒子の抵抗を下げるためである。こ
こで、第3成分としてのNaAlO2の添加量を規定したの
は、第3成分の添加量が0.05未満ではその添加効果が得
られず、容量温度変化率とバリスタ電圧温度係数が改善
されないためと、電圧非直線指数αが向上しないため
と、さらに直列等価抵抗地ESRが低下しないためであ
る。一方、第3成分の添加量が2.0mol%を超えると結晶
内への固溶限界量を超えるため、余分のNaAlO2が粒界部
分に析出し粒界の抵抗を下げ、結果として容量,電圧非
直線指数αが急激に低下し、直列等価抵抗値ESRが上昇
し、さらに焼成密度が低下し、機械強度が低下するため
である。Also, as a second feature, the addition of NaAlO 2 improves the voltage non-linear index α and increases the series equivalent resistance value ES.
R decreases. This is because the Al atoms in the added NaAlO 2 form a solid solution in the crystal and lower the resistance of the crystal particles. Here, the reason why the addition amount of NaAlO 2 as the third component is specified is that if the addition amount of the third component is less than 0.05, the addition effect cannot be obtained, and the capacity temperature change rate and the varistor voltage temperature coefficient are not improved. This is because the voltage non-linear index α does not improve and the series equivalent resistance ESR does not further decrease. On the other hand, if the addition amount of the third component exceeds 2.0 mol%, the amount exceeds the solid solution limit in the crystal, so that extra NaAlO 2 precipitates at the grain boundary part and lowers the resistance of the grain boundary, resulting in the capacity and voltage. This is because the non-linear index α suddenly decreases, the series equivalent resistance value ESR increases, the firing density further decreases, and the mechanical strength decreases.
なお、第3成分のNaAlO2の添加物としてNa2OとAl2O3
の混合添加物を使用することが考えられる。しかし、こ
のNaOとAl2O3の混合添加物を使用した場合には、Na2Oが
非常に不安定な物質であるために、焼成中にNa2Oが容易
に分解し、大気中に飛散,拡散するためでき上がった焼
結素子中にはNa原子がほとんど存在しないこと、また一
部イオン化したNa+1イオンが高温電圧負荷下で移動し、
特性劣化が起こることを確認した。そこで、NaをNaAlO2
の形で添加させることにより、Naの機能を損なうことな
く、粒界中で安定したものを提供することができる。In addition, Na 2 O and Al 2 O 3 were used as additives of the third component, NaAlO 2.
It is conceivable to use a mixed additive of. However, when this mixed additive of NaO and Al 2 O 3 is used, since Na 2 O is a very unstable substance, Na 2 O is easily decomposed during firing and becomes Almost no Na atoms are present in the sintered element created due to scattering and diffusion, and partially ionized Na +1 ions move under high temperature voltage load.
It was confirmed that characteristic deterioration occurred. Therefore, Na is converted to NaAlO 2
By adding in the form of, it is possible to provide a stable substance in the grain boundary without impairing the function of Na.
従って、第3成分としては必ずNaAlO2が必要であるこ
とを確認した。Therefore, it was confirmed that NaAlO 2 was always required as the third component.
(実施例5) 上記の各実施例では内部電極としてPdを用いた場合に
ついて説明したが、他のAu,Pt,Rh,Niについて、Sr/Ti比
を0.97、第1成分の添加量をNb2O50.5mol%、Ta2O50.5m
ol%、第2成分の添加量をMnO21.0mol%、SiO21.0mol
%、第3成分としてのNaAlO2の添加量を1.0mol%に固定
し、上記実施例と同様の方法でバリスタ機能付き積層セ
ラミックコンデンサを作製した。その結果を下記の第27
表に記載する。(Embodiment 5) In each of the above embodiments, the case where Pd was used as the internal electrode was described. However, for other Au, Pt, Rh, and Ni, the Sr / Ti ratio was 0.97, and the addition amount of the first component was Nb. 2 O 5 0.5mol%, Ta 2 O 5 0.5m
ol%, the added amount of the second component is MnO 2 1.0 mol%, SiO 2 1.0 mol
% And the addition amount of NaAlO 2 as the third component were fixed at 1.0 mol%, and a multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in the above-described embodiment. The result is the following 27th
It is described in the table.
上記第27表に記載したように、内部電極としてはAu,P
t,Rh,Pd,Niの内の少なくとも一種類以上の金属またはそ
れらの合金あるいは混合物を用いることができ、効果が
得られることを確認した。しかし、Niを使用する場合は
Niの酸化が比較的低温度で起こるため、Pdを混合する
か、若干Ti過剰のSrTiO3を用いた方が酸化が抑えられ
る。 As described in Table 27 above, Au, P
It was confirmed that at least one kind of metal among t, Rh, Pd, and Ni, or an alloy or a mixture thereof can be used, and that an effect can be obtained. However, when using Ni
Since oxidation of Ni occurs at a relatively low temperature, oxidation is suppressed by mixing Pd or using SrTiO 3 with a slight excess of Ti.
以上、本発明の実施例では、一部の組合せについて示
したが、他の組合せでも同様の効果が得られることを確
認した。As described above, in the embodiments of the present invention, some combinations are shown, but it has been confirmed that similar effects can be obtained with other combinations.
そして、本発明の実施例ではTi過剰のSrTiO3を作製す
るに当たり、SrTiO3にTiO2を添加したが、Tiを炭酸化
物,水酸化物,有機化合物などの形で用いてもよく、同
様の効果が得られることは言うまでもない。Then, when in the embodiment of the present invention to produce a SrTiO 3 of Ti-rich, the SrTiO 3 was added TiO 2, carbonates and Ti, hydroxides, may be used in the form of organic compounds, like Needless to say, the effect is obtained.
また、本発明の実施例では、原料粉末にSrTiO3を用い
たが、SrOまたはSrCO3と、TiO2などからSrTiO3を作製し
たものを原料粉末にしても同様の効果が得られることは
もちろんである。Further, in the examples of the present invention, SrTiO 3 was used as the raw material powder.However, it is a matter of course that the same effect can be obtained even if SrTiO 3 is prepared from SrO or SrCO 3 and TiO 2 as the raw material powder. It is.
さらに、第2成分としてのMnO2,SiO2についても、こ
れらの炭酸化物、水酸化物などの形で用いても同様の効
果が得られることは言うまでもない。しかし、MnCO3を
用いた方が粒径も細かく揃っており、かつ分解し易いた
め、特性的に安定した素子を作製することができ、量産
性に適していることが確認された。Further, it goes without saying that the same effect can be obtained by using MnO 2 and SiO 2 as the second component in the form of these carbonates and hydroxides. However, it was confirmed that the use of MnCO 3 provided a finer particle size and was easier to decompose, so that a device with stable characteristics could be manufactured, which was suitable for mass production.
次に、上記実施例では、焼成を還元雰囲気中で行う場
合について説明したが、これは窒素雰囲気中で行うよう
にしてもよいものである。しかし、窒素雰囲気中で焼成
を行った場合には、半導体化が若干しにくい面があるた
め、還元雰囲気中で焼成を行うよりも若干高温度(1350
〜1450℃)側で焼成する方が特性上は好ましいものであ
る。Next, in the above embodiment, the case where the baking is performed in a reducing atmosphere has been described, but this may be performed in a nitrogen atmosphere. However, when baking is performed in a nitrogen atmosphere, there is a surface where it is difficult to turn into a semiconductor.
(1450 ° C.) is preferable in terms of characteristics.
また、上記実施例では、混合粉末の仮焼を空気中で行
う場合について説明したが、これは、窒素雰囲気中で行
っても同様の効果が得られることを確認した。Further, in the above-described embodiment, the case where the calcination of the mixed powder is performed in the air has been described. However, it was confirmed that the same effect can be obtained by performing the calcination in the nitrogen atmosphere.
さらに、上記実施例では、再酸化温度を1100℃と固定
したが、これは所望とする電気特性を得るために、900
〜1250℃の温度範囲で行えばよいものである。しかし、
1200℃以上で再酸化を行う場合は、最高温度の保持時間
を極力抑えなければ粒界のみならず結晶粒子も絶縁化さ
れる恐れがあり、注意を必要とする。また、Niを内部電
極として用いた場合に関しても、1200℃以上で再酸化を
行う場合には保持時間を極力抑えなければNiが酸化され
る恐れがあり、同じく注意を必要とする。Further, in the above embodiment, the re-oxidation temperature was fixed at 1100 ° C.
It may be performed in a temperature range of 〜1250 ° C. But,
If reoxidation is performed at 1200 ° C. or more, care must be taken because not only the grain boundaries but also the crystal grains may be insulated unless the holding time at the maximum temperature is minimized. Also, in the case where Ni is used as the internal electrode, when reoxidizing at 1200 ° C. or higher, Ni may be oxidized unless the holding time is kept as short as possible.
そしてまた、上記実施例では外部電極としてAgを用い
たが、他のPd,Ni,Cu,Znでも同様の効果が得られること
を確認した。即ち、外部電極としてPd,Ag,Ni,Cu,Znの内
の少なくとも一種類以上の金属またはそれらの合金ある
いは混合物を用いてもよいものである。しかし、PdやAg
を外部電極として使用する場合は素子とオーミック接触
しにくく、バリスタ電圧に若干極性が現れるが、この場
合も基本性能としては特に問題がないものである。In addition, although Ag was used as the external electrode in the above example, it was confirmed that similar effects could be obtained with other Pd, Ni, Cu, and Zn. That is, at least one of Pd, Ag, Ni, Cu, and Zn, or an alloy or a mixture thereof may be used as the external electrode. But Pd and Ag
Is difficult to make ohmic contact with the element and the varistor voltage has a slight polarity when used as an external electrode. In this case, however, there is no particular problem in basic performance.
以上、実施例で示した方法で得られたバリスタ機能付
き積層セラミックコンデンサの平均粒径は2.0〜3.0μm
程度であった。ここで、成型体の空気中での仮焼温度を
1300℃よりも高温で行うと、上述したようにMnO2−SiO2
−TiO2系の液相焼結が急激に進行し粒成長が促進され、
平均粒径が約2倍以上になる。そして、このように平均
粒径が大きくなった場合には、焼結密度の低下、電圧非
直線指数αの低下、直列等価抵抗値ESRの上昇、電気特
性のバラツキなどの諸問題が発生し、電気特性や信頼性
が著しく低下し、実用化には向かないものである。As described above, the average particle size of the multilayer ceramic capacitor with a varistor function obtained by the method shown in the example is 2.0 to 3.0 μm.
It was about. Here, the calcining temperature of the molded body in air
When performed at a temperature higher than 1300 ° C., as described above, MnO 2 —SiO 2
-TiO 2 -based liquid phase sintering progresses rapidly to promote grain growth,
The average particle size is about twice or more. When the average particle size is increased in this manner, various problems such as a decrease in the sintering density, a decrease in the voltage nonlinearity index α, an increase in the series equivalent resistance value ESR, and variations in electric characteristics occur. The electrical characteristics and reliability are remarkably reduced, and are not suitable for practical use.
また、上記実施例では積層型のバリスタ機能付きセラ
ミックコンデンサについて説明したが、本発明は上記組
成物を用い、従来と同様の単板型のバリスタ機能付きセ
ラミックコンデンサを作製した場合でも、優れたコンデ
ンサ特性,バリスタ特性が得られることを確認した。Further, in the above embodiments, a multilayer ceramic capacitor with a varistor function has been described. The characteristics and varistor characteristics were confirmed to be obtained.
以上、このようにして得られた素子は、大容量で、か
つ電圧非直線指数αが大きく、バリスタ電圧、直列等価
抵抗値ESRが小さく、さらに温度特性,周波数特性,ノ
イズ特性が優れているため、通常はコンデンサとして電
圧の低いノイズや高周波のノイズを吸収する働きをし、
一方パルスや静電気などの高い電圧が侵入した時はバリ
スタ機能を発揮し、ノイズ,パルス,静電気などの異常
電圧に対して優れた応答性を示し、かつそれらの特性が
温度に対して常に安定しているため、、従来のフィルム
コンデンサ,積層セラミックコンデンサ,半導体セラミ
ックコンデンサに変わるものとして期待されるものであ
る。さらに、本発明のバリスタ機能付き積層セラミック
コンデンサは、従来の単板型のバリスタ機能付きセラミ
ックコンデンサに比べて小型でありながら大容量であ
り、かつ高性能であるため、実装部品としての応用も大
いに期待されるものである。As described above, the device thus obtained has a large capacity, a large voltage nonlinearity index α, a small varistor voltage, a small series equivalent resistance value ESR, and excellent temperature characteristics, frequency characteristics, and noise characteristics. , Usually acts as a capacitor to absorb low voltage noise and high frequency noise,
On the other hand, when a high voltage such as a pulse or static electricity enters, it exhibits a varistor function, exhibits excellent responsiveness to abnormal voltages such as noise, pulses and static electricity, and its characteristics are always stable with temperature. Therefore, it is expected to replace conventional film capacitors, multilayer ceramic capacitors, and semiconductor ceramic capacitors. Furthermore, the multilayer ceramic capacitor with a varistor function of the present invention has a small size, a large capacity, and a high performance as compared with a conventional single-plate type ceramic capacitor with a varistor function, so that the application as a mounting component is greatly enhanced. It is expected.
発明の効果 以上に示したように本発明によれば、コンデンサ機能
とバリスタ機能を同時に有するバリスタ機能付きセラミ
ックコンデンサを得ることができる。その作用として
は、通常はコンデンサとして電圧の低いノイズや高周波
のノイズを吸収する働きをし、一方パルスや静電気など
の高い電圧が侵入した時はバリスタ機能を発揮するた
め、電子機器で発生するノイズ,パルス,静電気などの
異常電圧から半導体及び電子機器を保護する働きを持つ
ことになる。そして、それらの特性は温度に対して常に
安定しているものである。従って、その応用として、 電子機器に使用されているIC,LSIなどの保護用のバイ
パスコンデンサとして、従来のフィルムコンデンサ,積
層セラミックコンデンサ,半導体セラミックコンデンサ
などにとって代わる。Effect of the Invention As described above, according to the present invention, a ceramic capacitor with a varistor function having both a capacitor function and a varistor function can be obtained. As a function, the capacitor normally acts to absorb low-voltage noise and high-frequency noise, and when a high voltage such as a pulse or static electricity enters, it functions as a varistor. It has a function of protecting semiconductors and electronic devices from abnormal voltages such as pulses, static electricity and the like. These characteristics are always stable with respect to temperature. Therefore, as an application, it replaces conventional film capacitors, multilayer ceramic capacitors, semiconductor ceramic capacitors and the like as bypass capacitors for protection of ICs and LSIs used in electronic devices.
静電気による機器の破壊や機器の誤動作防止、誘導性
負荷ON−OFFサージ吸収に使用されているZnO系バリスタ
にとって代わる。Replaces ZnO-based varistors used to prevent damage to equipment and malfunction of equipment due to static electricity, and to absorb inductive load ON-OFF surges.
という応用が期待でき、一つの素子で上記,の効果
を同時に発揮し、その用途は大きいものである。Application is expected, and the above-mentioned effects can be simultaneously exhibited by one element, and its application is large.
以上、記載してきたように、本発明でバリスタ機能付
き積層セラミックコンデンサを容易に作製できるように
なった理由は、バリスタ機能付きセラミックコンデンサ
材料と内部電極材料との同時焼成が可能となったためで
ある。そして、同時焼成が可能となった理由は、Ti過剰
のSrTiO3に、半導体化成分を添加する以外にMnO2とSiO2
を添加した組成では、今まで行われて来た金属酸化物の
表面拡散工程を経なくても、再酸化するだけで、容易に
粒界絶縁型半導体セラミックコンデンサになることによ
るものであり、本発明はこの点にプロセス面で最大の特
長を有しているものである。As described above, the reason that the multilayer ceramic capacitor with a varistor function can be easily manufactured in the present invention is that the ceramic capacitor material with a varistor function and the internal electrode material can be simultaneously fired. . Then, simultaneous why firing becomes possible, Ti in excess of SrTiO 3, MnO 2 and SiO 2 in addition to adding the semiconducting component
In the composition to which is added, it is possible to easily form a grain boundary insulated semiconductor ceramic capacitor simply by re-oxidation without going through the metal oxide surface diffusion step which has been performed so far. The invention has the greatest feature in terms of process in this respect.
さらに、本発明のバリスタ機能付き積層セラミックコ
ンデンサは、従来の単板型のバリスタ機能付きセラミッ
クコンデンサに比べ小型でありながら大容量であり、か
つ高性能であるため面実装部品としての応用も大いに期
待され、ビデオカメラ,通信機器などの高密度実装用素
子としても使用できるものである。In addition, the multilayer ceramic capacitor with a varistor function of the present invention is smaller, has a larger capacity, and has higher performance than conventional single-plate type ceramic capacitors with a varistor function. It can also be used as a high-density mounting element for video cameras, communication equipment, and the like.
従って、本発明によればノイズ,パルス,静電気など
の異常電圧から半導体及び電子機器を保護し、かつそれ
らの特性が温度に対して常に安定している素子を得るこ
とができ、その実用上の効果は極めて大きいものであ
る。Therefore, according to the present invention, it is possible to obtain an element which protects semiconductors and electronic devices from abnormal voltages such as noise, pulses and static electricity, and whose characteristics are always stable with respect to temperature. The effect is extremely large.
第1図はこの発明の実施例を説明するためのバリスタ機
能付きセラミックコンデンサの分解斜視図であり、積層
する生シート及びその上に印刷される内部電極ペースト
の形状を説明するための図、第2図はこの発明の実施例
により得られたバリスタ機能付き積層セラミックコンデ
ンサを示す一部切欠断面図、第3図はこの発明の実施例
を説明するためのバリスタ機能付き積層セラミックコン
デンサの製造工程を示す図である。 1……生シート、2……内部電極ペースト、2a……内部
電極、3……外部電極、4……バリスタ機能付き積層セ
ラミックコンデンサ。FIG. 1 is an exploded perspective view of a ceramic capacitor having a varistor function for explaining an embodiment of the present invention, and is a diagram for explaining shapes of a laminated raw sheet and an internal electrode paste printed thereon. FIG. 2 is a partially cutaway sectional view showing a multilayer ceramic capacitor with a varistor function obtained according to an embodiment of the present invention, and FIG. 3 is a view showing a manufacturing process of the multilayer ceramic capacitor with a varistor function for explaining the embodiment of the present invention. FIG. 1 ... raw sheet, 2 ... internal electrode paste, 2a ... internal electrode, 3 ... external electrode, 4 ... multilayer ceramic capacitor with varistor function.
フロントページの続き (72)発明者 岡本 香織 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 高見 昭宏 大阪府門真市大字門真1006番地 松下電 器産業株式会社内Continued on the front page (72) Inventor Kaori Okamoto 1006 Kadoma Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd.
Claims (7)
るように過剰のTiを含有したSrTiO3に、Nb2O5,Ta2O5,
V2O5,W2O5,Dy2O3,Nd2O3,Y2O3,La2O3,CeO2の内の
少なくとも一種類以上を0.05〜2.0mol%と、MnとSiをそ
れぞれMnO2とSiO2に換算して合計量で0.2〜5.0mol%
と、NaAlO2を0.05〜4.0mol%含ませてなる粒界絶縁型半
導体セラミックコンデンサ。1. An SrTiO 3 containing excess Ti so that the molar ratio of Sr and Ti is 0.95 ≦ Sr / Ti <1.00, Nb 2 O 5 , Ta 2 O 5 ,
V 2 O 5, W 2 O 5, Dy 2 O 3, Nd 2 O 3, Y 2 O 3, La 2 O 3, and 0.05 to 2.0 mol% of at least one or more of the CeO 2, Mn and Si Is converted to MnO 2 and SiO 2 respectively, and the total amount is 0.2 to 5.0 mol%
And a grain boundary insulated semiconductor ceramic capacitor containing 0.05 to 4.0 mol% of NaAlO 2 .
るように過剰のTiを含有したSrTiO3に、Nb2O5,Ta2O5,
V2O5,W2O5,Dy2O3,Nd2O3,Y2O3,La2O3,CeO2の内の
少なくとも一種類以上を0.05〜2.0mol%と、MnとSiをそ
れぞれMnO2とSiO2に換算して合計量で0.2〜5.0mol%
と、NaAlO2を0.05〜4.0mol%含ませてなる粒界絶縁型半
導体セラミック内に、複数層の内部電極をこれらが交互
に対向する端縁に至るように設け、かつこの内部電極の
両端縁に外部電極を設けたことを特徴とする積層型粒界
絶縁型半導体セラミックコンデンサ。2. An SrTiO 3 containing excess Ti such that the molar ratio of Sr to Ti is 0.95 ≦ Sr / Ti <1.00, and Nb 2 O 5 , Ta 2 O 5 ,
V 2 O 5, W 2 O 5, Dy 2 O 3, Nd 2 O 3, Y 2 O 3, La 2 O 3, and 0.05 to 2.0 mol% of at least one or more of the CeO 2, Mn and Si Is converted to MnO 2 and SiO 2 respectively, and the total amount is 0.2 to 5.0 mol%
And a plurality of layers of internal electrodes are provided in a grain boundary insulating semiconductor ceramic containing NaAlO 2 in an amount of 0.05 to 4.0 mol% so as to reach alternately opposed edges, and both end edges of the internal electrodes. A multilayer grain boundary insulating semiconductor ceramic capacitor characterized by having external electrodes provided thereon.
も一種類以上の金属またはそれらの合金あるいは混合物
によって形成されることを特徴とする請求項2記載の積
層型粒界絶縁型半導体セラミックコンデンサ。3. The multilayer grain boundary according to claim 2, wherein the internal electrode is formed of at least one or more of Au, Pt, Rh, Pd, and Ni, or an alloy or a mixture thereof. Insulated semiconductor ceramic capacitor.
も一種類以上の金属またはそれらの合金あるいは混合物
によって形成されることを特徴とする請求項2または3
記載の積層型粒界絶縁型半導体セラミックコンデンサ。4. The external electrode is made of at least one metal of Pd, Ag, Ni, Cu, Zn, or an alloy or mixture thereof.
A multilayer grain boundary insulating semiconductor ceramic capacitor as described in the above.
るように過剰のTiを含有したSrTiO3に、Nb2O5,Ta2O5,
V2O5,W2O5,Dy2O3,Nd2O3,Y2O3,La2O3,CeO2の内の
少なくとも一種類以上を0.05〜2.0mol%と、MnとSiをそ
れぞれMnO2とSiO2に換算して合計量で0.2〜5.0mol%
と、NaAlO2を0.05〜4.0mol%含ませてなる組成物の混合
粉末を出発原料とし、その混合粉末を粉砕、混合、乾燥
した後、空気中または窒素雰囲気中で仮焼する工程と、
仮焼後、再度粉砕した粉末を有機バインダーと共に溶媒
中に分散させ生シートにし、その後この生シートの上
に、内部電極ペーストを交互に対向する端縁に至るよう
に印刷(但し、最上層及び最下層の生シートには印刷せ
ず)する工程と、この内部電極ペーストの印刷された生
シートを積層、加圧、圧着して成型体を得、その後この
成型体を空気中で仮焼する工程と、仮焼後、還元または
窒素雰囲気中で焼成する工程と、焼成後、空気中で再酸
化する工程と、再酸化後、内部電極を露出させた両端に
外部電極ペーストを塗布し焼付ける工程とを有すること
を特徴とする積層型粒界絶縁型半導体セラミックコンデ
ンサの製造方法。5. An SrTiO 3 containing excess Ti such that the molar ratio of Sr and Ti is 0.95 ≦ Sr / Ti <1.00, and Nb 2 O 5 , Ta 2 O 5 ,
V 2 O 5, W 2 O 5, Dy 2 O 3, Nd 2 O 3, Y 2 O 3, La 2 O 3, and 0.05 to 2.0 mol% of at least one or more of the CeO 2, Mn and Si Is converted to MnO 2 and SiO 2 respectively, and the total amount is 0.2 to 5.0 mol%
A mixed powder of a composition containing 0.05 to 4.0 mol% of NaAlO 2 as a starting material, pulverizing, mixing and drying the mixed powder, and then calcining in air or a nitrogen atmosphere;
After the calcination, the re-ground powder is dispersed in a solvent together with an organic binder into a raw sheet, and then the internal electrode paste is printed on the raw sheet so as to alternately reach opposite edges (however, the uppermost layer and A step of printing without printing on the lowermost green sheet), laminating, pressing and pressing the green sheet on which the internal electrode paste is printed to obtain a molded body, and then calcining the molded body in the air Process, calcining, firing in a reducing or nitrogen atmosphere, firing, re-oxidizing in air, and after re-oxidizing, applying and baking external electrode paste on both ends exposing the internal electrodes. And a method for manufacturing a multilayer grain boundary insulating semiconductor ceramic capacitor.
も一種類以上の金属またはそれらの合金あるいは混合物
によって形成されることを特徴とする請求項5記載の積
層型粒界絶縁型半導体セラミックコンデンサの製造方
法。6. The multilayer grain boundary according to claim 5, wherein the internal electrode is formed of at least one kind of metal among Au, Pt, Rh, Pd, and Ni, or an alloy or a mixture thereof. A method for manufacturing an insulated semiconductor ceramic capacitor.
も一種類以上の金属またはそれらの合金あるいは混合物
によって形成されることを特徴とする請求項5または6
記載の積層型粒界絶縁型半導体セラミックコンデンサの
製造方法。7. The external electrode is made of at least one of Pd, Ag, Ni, Cu and Zn, or an alloy or mixture thereof.
A method for manufacturing the multilayer grain boundary insulated semiconductor ceramic capacitor according to the above.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1086244A JP2707707B2 (en) | 1989-04-05 | 1989-04-05 | Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same |
EP90903219A EP0412167B1 (en) | 1989-02-16 | 1990-02-16 | Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same |
DE69024280T DE69024280T2 (en) | 1989-02-16 | 1990-02-16 | SEMICONDUCTOR CERAMIC CAPACITOR OF THE LAMINATED TYPE WITH INTERMEDIATE GRAIN INSULATION AND METHOD FOR THE PRODUCTION THEREOF |
KR1019900702277A KR930012271B1 (en) | 1989-02-16 | 1990-02-16 | Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same |
US07/582,222 US5075818A (en) | 1989-02-16 | 1990-02-16 | Semiconductor-type laminated ceramic capacitor with a grain boundary-insulated structure and a method for producing the same |
PCT/JP1990/000185 WO1990009671A1 (en) | 1989-02-16 | 1990-02-16 | Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1086244A JP2707707B2 (en) | 1989-04-05 | 1989-04-05 | Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02264413A JPH02264413A (en) | 1990-10-29 |
JP2707707B2 true JP2707707B2 (en) | 1998-02-04 |
Family
ID=13881400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1086244A Expired - Lifetime JP2707707B2 (en) | 1989-02-16 | 1989-04-05 | Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2707707B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7990678B2 (en) | 2005-12-28 | 2011-08-02 | Murata Manufacturing Co., Ltd. | Semiconductor ceramic and multilayered-type semiconductor ceramic capacitor |
-
1989
- 1989-04-05 JP JP1086244A patent/JP2707707B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7990678B2 (en) | 2005-12-28 | 2011-08-02 | Murata Manufacturing Co., Ltd. | Semiconductor ceramic and multilayered-type semiconductor ceramic capacitor |
Also Published As
Publication number | Publication date |
---|---|
JPH02264413A (en) | 1990-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6160472A (en) | Multilayer varistor | |
KR930012272B1 (en) | Laminated and grain boundary insulated type semiconductor ceramic capacitor and method of producing the same | |
KR930012271B1 (en) | Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same | |
KR930010421B1 (en) | Laminated and grain boundary insulated type semiconductive ceramic capacitor and method of producing the same | |
JP2757587B2 (en) | Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same | |
JP2727626B2 (en) | Ceramic capacitor and method of manufacturing the same | |
JP2705221B2 (en) | Ceramic capacitor and method of manufacturing the same | |
JP2697095B2 (en) | Ceramic capacitor and method of manufacturing the same | |
JP2707706B2 (en) | Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same | |
JP2707707B2 (en) | Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same | |
JP2725357B2 (en) | Ceramic capacitor and method of manufacturing the same | |
JP2737280B2 (en) | Ceramic capacitor and method of manufacturing the same | |
JP2850355B2 (en) | Ceramic capacitor and method of manufacturing the same | |
JP2715529B2 (en) | Ceramic capacitor and method of manufacturing the same | |
JP2773309B2 (en) | Ceramic capacitor and method of manufacturing the same | |
JP2661246B2 (en) | Ceramic capacitor and method of manufacturing the same | |
JP2697123B2 (en) | Ceramic capacitor and method of manufacturing the same | |
JP2745656B2 (en) | Ceramic capacitor and method of manufacturing the same | |
JP2743448B2 (en) | Ceramic capacitor and method of manufacturing the same | |
JP2646734B2 (en) | Ceramic capacitor and method of manufacturing the same | |
JP2737244B2 (en) | Ceramic capacitor and method of manufacturing the same | |
JPH0359907A (en) | Particle field insulation type semiconductor ceramic capacitor and manufacture thereof | |
JPH06176954A (en) | Laminated grain insulating type semiconductor ceramic capacitor | |
KR960011913B1 (en) | Laminated semiconductor ceramic capacitor with a grain boundary insulted structure and a method for productingthe same | |
JP3039117B2 (en) | Multilayer type grain boundary insulating semiconductor ceramic capacitor |