JPH0359907A - Particle field insulation type semiconductor ceramic capacitor and manufacture thereof - Google Patents

Particle field insulation type semiconductor ceramic capacitor and manufacture thereof

Info

Publication number
JPH0359907A
JPH0359907A JP1195918A JP19591889A JPH0359907A JP H0359907 A JPH0359907 A JP H0359907A JP 1195918 A JP1195918 A JP 1195918A JP 19591889 A JP19591889 A JP 19591889A JP H0359907 A JPH0359907 A JP H0359907A
Authority
JP
Japan
Prior art keywords
ceramic capacitor
mol
grain boundary
semiconductor ceramic
varistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1195918A
Other languages
Japanese (ja)
Inventor
Kaori Okamoto
岡本 香織
Akihiro Takami
高見 昭宏
Yasuo Wakahata
康男 若畑
Iwao Ueno
上野 巖
Kikuo Kobayashi
喜久男 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1195918A priority Critical patent/JPH0359907A/en
Publication of JPH0359907A publication Critical patent/JPH0359907A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To simultaneously bake a ceramic capacitor material and an internal electrode material by making Sr1-xCaxTiO3 containing surplus Ti while being 0.001<=X<=0.2 contain a specific metal oxide, Mn, Si and iron oxide. CONSTITUTION:Surplus Ti is contained so that a molar ratio of Sr1-xCax and Ti may be 0.95<=Sr1-xCax/Ti<1.00. Then, Sr1-xCaxTiO3 showing the formula 0.001<=X<=0.2 is made to contain 0.05 to 2.0mol% of at least one kind or more of Nb2O5, Ta2O5, V2O5, W2O5, Dy2O3, Nd2O3, Y2O3, La2O3 and CeO2, a total amount 0.2 to 5mol% of Mn and Si in the shapes MnO2 and SiO2 respectively, and 0.01 to 4.0mol.% of iron oxide. Thereby, simultaneous baking of a ceramic capacitor material with a varistor function and an internal electrode material is made possible while being able to easily manufacture a laminated ceramic capacitor with a varistor function.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、通常はコンデンサとして電圧の低いノイズや
高周波のノイズを吸収する働きをし、方パルスや静電気
などの高い電圧が侵入した時はバリスタ機能を発揮し、
電子機器で発生するノイズ、パルス、静電気などの異常
電圧から半導体及び電子機器を保護し、さらにそれらの
特性が温度に対して安定しているところの粒界絶縁型半
導体セラミックコンデンサ及びその製造方法に関するも
のである。
[Detailed Description of the Invention] Industrial Field of Application The present invention normally functions as a capacitor to absorb low voltage noise and high frequency noise, but when high voltage such as direct pulses or static electricity enters, it functions as a varistor. demonstrate,
A grain boundary insulated semiconductor ceramic capacitor that protects semiconductors and electronic equipment from abnormal voltages such as noise, pulses, and static electricity generated in electronic equipment, and whose characteristics are stable against temperature, and a method for manufacturing the same. It is something.

従来の技術 電子機器は多機能化、軽薄短小化を実現するためにIC
,LSIなどの半導体素子が広く用いられ、それに伴っ
て機器のノイズ耐力は低下しつつある。そこで、このよ
うな電子機器のノイズ耐力を確保するために、各種IC
,LSIの電源ラインニ、バイパスコンデンサとしてフ
ィルムコンテンサオ積層セラミックコンデンサ、半導体
セラミックコンデンサなどが使用されている。しかし、
これらのコンデンサは、電圧の低いノイズや高周波のノ
イズの吸収に対しては優れた性能を示すが、それ自体に
高い電圧を持つパルスや静電気を吸収する機能を持たな
いため、パルスや静電気が侵入すると、機器の誤動作や
半導体の破壊、さらにはコンデンサの破壊を起こすこと
が大きな問題となっている。そこでこのような用途に、
ノイズ吸収性が良好で温度や周波数に対しても安定して
いることに加えて、高いパルス耐力と優れたパルス吸収
性を持つ新しいタイプのコンデンサとして、SrTiO
3系半導体セラミックコンデンサにバリスタ機能を持た
せた粒界絶縁型半導体セラミックコンデンサ(以下、バ
リスタ機能付きセラミックコンデンサという)が開発さ
れ、すでに特開昭57−27001号公報、特開昭57
−35303号公報などにより提供されている。このバ
リスタ機能付きセラミックコンデンサは、通常はコンデ
ンサとして電圧の低いノイズや高周波のノイズを吸収す
るが、パルスや静電気などの高い電圧が侵入した時はバ
リスタとして機能し、電子機器で発生するノイズ、パル
ス、静電気などの異常電圧から半導体及び電子機器を保
護するという特徴を有しており、その使用はますます拡
大されている。
Conventional technologyIn order to make electronic devices multi-functional, lighter, thinner, and smaller, we use ICs.
, LSI, and other semiconductor devices are being widely used, and as a result, the noise tolerance of devices is decreasing. Therefore, in order to ensure the noise tolerance of such electronic devices, various IC
, film condenser multilayer ceramic capacitors, semiconductor ceramic capacitors, etc. are used as bypass capacitors in LSI power supply lines. but,
These capacitors have excellent performance in absorbing low voltage noise and high frequency noise, but they do not have the ability to absorb high voltage pulses and static electricity, so pulses and static electricity can invade. This has become a major problem, causing malfunctions of equipment, destruction of semiconductors, and even destruction of capacitors. Therefore, for this kind of use,
SrTiO is a new type of capacitor that not only has good noise absorption properties and is stable over temperature and frequency, but also has high pulse tolerance and excellent pulse absorption properties.
A grain boundary insulated semiconductor ceramic capacitor (hereinafter referred to as a ceramic capacitor with a varistor function), which is a three-series semiconductor ceramic capacitor with a varistor function, has been developed and has already been published in Japanese Patent Application Laid-Open No. 57-27001 and
-35303, etc. This ceramic capacitor with varistor function normally absorbs low voltage noise and high frequency noise as a capacitor, but when high voltage such as pulses or static electricity enters, it functions as a varistor and absorbs noise and pulses generated in electronic equipment. , it has the characteristic of protecting semiconductors and electronic equipment from abnormal voltages such as static electricity, and its use is expanding more and more.

一方、電子部品分野においては、軽薄短小化高性能化が
ますます進み、このバリスタ機能付きセラミックコンデ
ンサに至っても、小型化、高性能化の要請が強まってい
る。しかし、従来のバリスタ機能付きセラミックコンデ
ンサは単板型であるため、小型化すると電極面積が小さ
くなり、その結果として容量が低下したり、信頼性が低
下するという問題を招くことになる。従って、その解決
策として、電極面積がかせげる積層化への展開が予想さ
れる。しかし、バリスタ機能付きセラミックコンデンサ
は、通常、SrTiO3系半導体素子の表面に酸化物を
塗布し、熱拡散により粒界層を絶縁化する工程を有する
ため、一般に用いられているBaTiO3系積層セラミ
ックコンデンサと比べ、内部電極と同時に焼成して積層
型のバリスタ機能付きコンデンサ(以下、バリスタ機能
付き積層セラミックコンデンサという)を形成すること
は非常に困難であると考えられていた。
On the other hand, in the field of electronic components, the trend toward lighter, thinner, shorter, and higher performance is progressing, and even for ceramic capacitors with varistor functions, there is a growing demand for smaller size and higher performance. However, since conventional ceramic capacitors with a varistor function are of a single-plate type, miniaturization reduces the electrode area, resulting in problems such as reduced capacitance and reduced reliability. Therefore, as a solution to this problem, it is expected that stacking will be developed to increase the electrode area. However, ceramic capacitors with varistor function usually involve a process of applying oxide to the surface of the SrTiO3-based semiconductor element and insulating the grain boundary layer by thermal diffusion, so they are different from the commonly used BaTiO3-based multilayer ceramic capacitors. In comparison, it was thought to be extremely difficult to form a multilayer capacitor with a varistor function (hereinafter referred to as a multilayer ceramic capacitor with a varistor function) by firing simultaneously with the internal electrodes.

そこで、同時焼成の問題点を解決する手法として、特開
昭54−53248号公報、特開昭5453250号公
報などを応用し、内部電極に当たる部分に有機バインダ
ー量を多くしたセラミックペーストを印刷し、この部分
が焼結過程で多孔層を形成し、焼結した後にその多孔層
に適当な圧力下で導電性金属を注入させる方法、または
、メツキ法や溶融法によって内部電極を形成し、バリス
タ機能付き積層セラミックコンデンサを形成させる方法
が開発、提供されている。しかし、これらはプロセス的
にかなり困難であり、未だに実用化へのレベルに達して
いない。
Therefore, as a method to solve the problem of co-firing, we applied the methods of JP-A-54-53248 and JP-A-5453250, and printed a ceramic paste with a large amount of organic binder on the part corresponding to the internal electrode. This part forms a porous layer during the sintering process, and after sintering, a conductive metal is injected into the porous layer under appropriate pressure, or an internal electrode is formed by a plating method or a melting method, and the varistor functions. A method has been developed and provided for forming a multilayer ceramic capacitor. However, these processes are quite difficult and have not yet reached the level of practical use.

また、特開昭59−215701号公報に、非酸化雰囲
気中で仮焼した粉末を原料にした生シートの上に粒界層
を絶縁化することが可能な熱拡散物質を混入した導電性
ペーストを印刷し、酸化性雰囲気中で焼結させる方法、
さらに特開昭63219115号公報に、予め半導体化
させた粉末を主成分とし、それに絶縁層を形成させるた
めの酸化剤及びガラス成分を含む拡散剤を混合した生シ
ートと、内部電極を交互に積層した成型体を、空気中ま
たは酸化雰囲気中で焼成する方法が報告されている。し
かし、これらの方法では焼成温度が1000〜1200
℃と比較的低く、セラミックの焼結が起こりにくいため
、結晶粒子は面接触しにくく、でき上がった素子は、完
全な焼結体に至っていないため、容量が低く、かつバリ
スタとしての代表特性である電圧非直線指数αが小さく
、バリスタ電圧が不安定であり、さらに信頼性が劣ると
いう欠点を有するものである。さらにまた、後者の特開
昭63−219115号公報では添加剤としてガラス成
分が添加されているため、結晶粒界にガラス相が析出し
、上記の電気特性が悪化しやすく、信頼性が劣るもので
あり、実用化へのレベルに達していないものである。
In addition, Japanese Patent Application Laid-Open No. 59-215701 discloses a conductive paste containing a heat-diffusing substance capable of insulating the grain boundary layer on a green sheet made from powder calcined in a non-oxidizing atmosphere. a method of printing and sintering in an oxidizing atmosphere,
Furthermore, in Japanese Patent Application Laid-open No. 63219115, internal electrodes are alternately laminated with a raw sheet made of powder that has been made into a semiconductor in advance and mixed with a diffusing agent containing an oxidizing agent and a glass component to form an insulating layer. A method has been reported in which the molded body is fired in air or in an oxidizing atmosphere. However, in these methods, the firing temperature is 1000-1200℃.
Celsius is relatively low, making it difficult for ceramic sintering to occur, making it difficult for the crystal particles to come into surface contact, and the completed device has a low capacity because it is not a complete sintered body, which is a typical characteristic of a varistor. It has the disadvantages that the voltage nonlinearity index α is small, the varistor voltage is unstable, and the reliability is poor. Furthermore, in the latter Japanese Patent Application Laid-Open No. 63-219115, since a glass component is added as an additive, a glass phase is precipitated at the grain boundaries, which tends to deteriorate the electrical characteristics described above, resulting in poor reliability. However, it has not yet reached the level of practical application.

なお、積層型バリスタに関する特許として、既に特公昭
58−23921号公報により、Zn0F e203.
T i 02系を用いた積層型電圧非直線素子が提案さ
れている。しかし、この素子は容量をほとんど持たない
ため、比較的高い電圧を持つパルスや静電気の吸収に対
しては優れた性能を示すが、バリスタ電圧以下の低い電
圧を持つノイズや高周波のノイズに対しては、はとんど
効果を示さないという問題点を有している。
Note that Zn0F e203. has already been disclosed in Japanese Patent Publication No. 58-23921 as a patent related to a multilayer varistor.
A stacked voltage nonlinear element using the T i 02 system has been proposed. However, since this element has almost no capacitance, it exhibits excellent performance in absorbing relatively high voltage pulses and static electricity, but it is resistant to low voltage noise below the varistor voltage and high frequency noise. has the problem that it is rarely effective.

発明が解決しようとする課題 今まで、バリスタ機能付き積層セラミックコンデンサに
関して様々な組成、製造方法が開発、提供されてきたが
、上述したようにいずれの場合もプロセス的な面やでき
上がった素子に問題点を有し、実用レベルに達していな
い。従って、バリスタ機能付き積層セラミックコンデン
サに関して、新たな組成及び製造方法の開発が期待され
ているのである。
Problems to be Solved by the Invention Until now, various compositions and manufacturing methods have been developed and provided for multilayer ceramic capacitors with varistor functions, but as mentioned above, in each case there are problems with the process and the finished device. However, it has not reached a practical level. Therefore, the development of new compositions and manufacturing methods for multilayer ceramic capacitors with varistor functions is expected.

本発明は、このような点に鑑みてなされたもので、通常
はコンデンサとして電圧の低いノイズや高周波のノイズ
を吸収する働きをし、一方パルスや静電気などの高い電
圧が侵入した時はバリスタ機能を発揮し、かつそれらの
特性が温度に対して常に安定しており、しかもプロセス
的にはセラミックコンデンサ材料と内部電極材料との同
時焼0 成を可能にしたS r (1−XICaX T i 0
3 (但し、0. OO1≦X≦0.2)を主成分とす
る粒界絶縁型半導体セラミックコンデンサ及びその製造
方法を提供することを目的とするものである。
The present invention was made in view of these points. Normally, it functions as a capacitor to absorb low voltage noise and high frequency noise, but on the other hand, when high voltage such as pulses or static electricity enters, it functions as a varistor. S r (1-XICaX T i 0
The object of the present invention is to provide a grain boundary insulated semiconductor ceramic capacitor having a main component of 3 (0.OO1≦X≦0.2) and a method for manufacturing the same.

課題を解決するための手段 上記のような問題点を解決するために本発明は、S r
 (1−xl CaXとTiのモル比が0.95≦Sr
(1−x)Cax /Ti<1.00となるように、過
剰のTiを含有し、0.001≦X≦0.2でああるS
 r 1−xl CaxT i O3に、Nb2O5゜
Ta205.V2O5,W2O5,D V2O3,Nd
2O3゜Y2O3,L a203.Ce02の内の少な
くとも一種類以上を0.05〜2.0mo 1%と、M
nとSiをそれぞれM n O2と8102の形にして
合計量で0.2〜5.0mo 1%と、酸化鉄を0.0
1〜4.0mol%含ませてなる粒界絶縁型半導体セラ
ミックコンデンサを提供するものである。
Means for Solving the Problems In order to solve the above problems, the present invention provides S r
(1-xl The molar ratio of CaX and Ti is 0.95≦Sr
(1-x) S containing excess Ti so that Cax /Ti<1.00 and 0.001≦X≦0.2
r 1-xl CaxT i O3, Nb2O5°Ta205. V2O5, W2O5, D V2O3, Nd
2O3°Y2O3, L a203. At least one type of Ce02 at 0.05 to 2.0mo 1%, M
n and Si in the form of M n O2 and 8102, respectively, with a total amount of 0.2 to 5.0 mo 1%, and iron oxide to 0.0
The object of the present invention is to provide a grain boundary insulated semiconductor ceramic capacitor containing 1 to 4.0 mol%.

また、本発明は、S r u −xl Ca xとTi
のモル比が0.95≦Sr(1−xlca、/Ti<1
.00となるように過剰のTiを含有し、0.0 O1
≦X≦0.2であるS r x−xl CaxT i 
03に、Nb2O5゜T a20s+ V2O5,W2
O5,D Y2O3,N dz03Y203.L a2
03.Ce02の内の少なくとも一種類以上を0.05
〜2.0mo 1%と、MnとSiをそれぞれM n 
O2とSiO2の形にして合計量で0.2〜5.0mo
l%と、酸化鉄を0.01〜4、0mol%含ませてな
る粒界絶縁型半導体セラミック内に、複数層の内部電極
をこれらが交互に対向する端縁に至るように設け、かつ
この内部電極の両端縁に外部電極を設けたことを特徴と
する積層型粒界絶縁型半導体セラミックコンデンサを提
供するものである。
Further, the present invention provides S r u -xl Ca x and Ti
The molar ratio of 0.95≦Sr(1-xlca, /Ti<1
.. Contains excess Ti so that it becomes 0.00, and 0.0 O1
≦X≦0.2 S r x−xl CaxT i
03, Nb2O5゜T a20s+ V2O5, W2
O5, D Y2O3, N dz03Y203. L a2
03. 0.05 of at least one type of Ce02
~2.0mo 1% and Mn and Si respectively Mn
0.2 to 5.0 mo in total amount in the form of O2 and SiO2
A plurality of layers of internal electrodes are provided in a grain boundary insulated semiconductor ceramic containing 0.01 to 4.0 mol% of iron oxide and 0.01 to 4.0 mol% of iron oxide. The present invention provides a multilayer grain boundary insulated semiconductor ceramic capacitor characterized in that external electrodes are provided at both ends of an internal electrode.

さらに、本発明は、S r (1−xl CaxとTi
のモル比が0.95≦S r (1−x+Cax/ T
 i < 1.00となるように過剰のTiを含有し、
O,OO1≦X≦0.2であるS r II−xl C
axT i 03に、Nb2O5゜Ta205.V2O
5,W2O5,DY203+ Nd2O3゜Y2O3,
L a203.CeO2の内の少なくとも一種類以上を
0.05〜2.0mo 1%と、MnとSiをそれぞれ
M n O2とS i 02の形にして合計量で0.2
〜5.0mol%と、酸化鉄を0.01〜4、0mol
%含ませてなる組成物の混合粉末を出発原料とし、その
混合粉末を粉砕、混合、乾燥した後、空気中または窒素
雰囲気中で仮焼する工程と、仮焼後、再度粉砕した粉末
を有機バインダーと共に溶媒中に分散させ生シートにし
、その後この生シートの上に、内部電極ペーストを交互
に対向する端縁に至るように印刷(但し、最上層及び最
下層の生シートには印刷せず)する工程と、この内部電
極ペーストの印刷された生シートを積層、加圧、圧着し
て成型体を得、その後この成型体を空気中で仮焼する工
程と、仮焼後、還元または窒素雰囲気中で焼成する工程
と、焼成後、空気中で再酸化する工程と、再酸化後、内
部電極を露出させた両端に外部電極ペーストを塗布し焼
付ける工程とを有することを特徴とする積層型粒界絶縁
型半導体セラミックコンデンサの製造方法を提供するも
のである。そして、上記内部電極がAu、Pt、Rh、
Pd、Niの内の少なくとも3 一種類以上の金属またはそれらの合金あるいは混合物に
よって形成されることを提供するものである。また、上
記外部電極がPd、Ag、Ni、Cu。
Furthermore, the present invention provides S r (1-xl Cax and Ti
The molar ratio of 0.95≦S r (1-x+Cax/T
Contains excess Ti so that i < 1.00,
O, OO1≦X≦0.2 S r II-xl C
axT i 03, Nb2O5°Ta205. V2O
5, W2O5, DY203+ Nd2O3゜Y2O3,
L a203. At least one type of CeO2 is 0.05 to 2.0 mo 1%, and Mn and Si are respectively in the form of M n O2 and Si 02 in a total amount of 0.2
~5.0 mol% and 0.01 to 4.0 mol of iron oxide
The mixed powder of the composition containing Disperse it in a solvent together with a binder to form a green sheet, and then print internal electrode paste on top of this green sheet alternately reaching the opposite edges (however, the top and bottom layers of the green sheet are not printed). ), the raw sheets printed with this internal electrode paste are laminated, pressurized, and crimped to obtain a molded body, and then this molded body is calcined in air, and after calcining, reduction or nitrogen A laminated layer characterized by comprising a step of firing in an atmosphere, a step of reoxidizing in air after firing, and a step of applying external electrode paste to both ends with exposed internal electrodes after reoxidation and baking. A method for manufacturing a grain boundary insulated semiconductor ceramic capacitor is provided. The internal electrodes are made of Au, Pt, Rh,
The present invention provides that it is formed of at least three metals selected from Pd and Ni, or an alloy or mixture thereof. Further, the external electrode is made of Pd, Ag, Ni, or Cu.

Znの内の少なくとも一種類以上の金属またはそれらの
合金あるいは混合物によって形成されることを提供する
ものである。
The present invention provides that it is formed of at least one metal of Zn, or an alloy or mixture thereof.

作用 一般にS r(1−xlCa、T i 03を半導体化
させるには、強制還元させるか、もしくは半導体化促進
剤を添加し還元雰囲気中で焼成させるかである。しかし
、これだけでは半導体化促進剤の種類によって半導体化
が進まない場合がある。そこで、S r Tl−XI 
 Cax T i 03の化学量論より、S r (、
−X)  Ca x過剰(以下、Aサイト過剰とする)
、もしくはTi過剰にすると、結晶内の格子欠陥が増加
し、゛半導体化が促進される。また、caはSrサイト
に入り粒成長を抑制する効果がある。
Action Generally, in order to convert S r (1-xlCa, T i 03) into a semiconductor, it is necessary to perform forced reduction or add a semiconductor conversion accelerator and sinter it in a reducing atmosphere. Semiconductorization may not progress depending on the type of S r Tl-XI.
From the stoichiometry of Cax T i 03, S r (,
-X) Ca x excess (hereinafter referred to as A site excess)
Alternatively, if Ti is added excessively, lattice defects within the crystal will increase, and "semiconductorization" will be promoted. Moreover, ca enters the Sr site and has the effect of suppressing grain growth.

サラニ、Nb2O5,Ta205.V2O5,W2O5
Sarani, Nb2O5, Ta205. V2O5, W2O5
.

D V2O3,Nd2O3,Y2O3,L a203.
Ce02(以下、第1戒分とする)を添加すると原子化
制御4 御により半導体化が促進される。
D V2O3, Nd2O3, Y2O3, L a203.
Addition of Ce02 (hereinafter referred to as the first precept) promotes semiconductor formation through atomization control.

次に、焼結過程でM n O2とS i 02となる第
2成分は積層構造を形成させるのに必要不可欠な物質で
あり、どちらか一方が欠けても、その作用が発揮されな
いものである。そして、酸化鉄(以下第3成分する)は
結晶粒界中に存在し、粒界の誘電率を向上させる効果が
ある。上記したように、今まで5rTiO:+系のバリ
スタ機能付き積層セラミックコンデンサを作製すること
は困難であると考えられていた。その理由は、まず第1
に、バリスタ機能付きセラミックコンデンサ材料と内部
電極材料が焼成過程や再酸化過程において異なった作用
、性質を持つためである。即ち、前者材料は焼成過程に
おいて還元雰囲気焼成を必要とするが、この時、後者材
料は金属で形成されているため、還元雰囲気中のH2ガ
スを吸蔵し膨張する。
Next, the second component, which becomes M n O2 and Si 02 during the sintering process, is an essential substance to form a laminated structure, and if either one is missing, the effect will not be exerted. . Iron oxide (hereinafter referred to as the third component) exists in the grain boundaries and has the effect of improving the dielectric constant of the grain boundaries. As described above, it has been thought until now to be difficult to produce a 5rTiO:+-based multilayer ceramic capacitor with a varistor function. The reason is the first
This is because the ceramic capacitor material with varistor function and the internal electrode material have different actions and properties during the firing process and reoxidation process. That is, the former material requires firing in a reducing atmosphere during the firing process, but at this time, since the latter material is made of metal, it absorbs H2 gas in the reducing atmosphere and expands.

さらに、空気中での再酸化過程において後者材料は金属
酸化物に酸化されたり、前者材料の再酸化を遮蔽する作
用、性質を持つためである。
Furthermore, this is because the latter material is oxidized to a metal oxide during the reoxidation process in the air, and has the action and property of shielding the former material from reoxidation.

また、第2の理由として、前者材料をバリスタ機能付き
セラミックコンデンサ素子として形威させるには、還元
雰囲気中で焼威し半導体化させた後、その表面に、高抵
抗の金属酸化物(MnO2゜CoO2,B 1203.
CO2O3など)を塗布し、空気中で再酸化し粒界部分
を選択的に拡散させ絶縁化させる、即ち、表面拡散工程
を必要とする。
The second reason is that in order to use the former material as a ceramic capacitor element with a varistor function, it must be baked in a reducing atmosphere to convert it into a semiconductor, and then a high-resistance metal oxide (MnO2 CoO2,B 1203.
CO2O3, etc.) is applied and reoxidized in air to selectively diffuse and insulate grain boundary areas, that is, a surface diffusion process is required.

しかし、内部電極材料と交互に積層された構造を持つ素
子では、金属酸化物の拡散が技術的に困難であるためで
ある。
However, this is because it is technically difficult to diffuse the metal oxide in an element having a structure in which internal electrode materials are alternately stacked.

そこで、本発明者らは研究の結果、次のことを発明した
Therefore, as a result of research, the present inventors invented the following.

まず、第1に、Ti過剰のS r (1−xi Ca 
xT i 03に第1成分を添加する以外に、第2成分
を添加した材料組成では、還元雰囲気中での焼成後、素
子の表面に上記のような高抵抗の金属酸化物を塗布しな
くても、空気中で再酸化するだけで、容易にバリスタ機
能付きセラミックコンデンサが形成されることを見出し
た。これは、過剰のTiと添加した第21ff1分が焼
結過程で、低温テMn 02− S i 02)Cax
TiO2系の液相を形威し焼結を促進させると同時に、
粒界部分に溶解し偏析することになる。そして、これを
空気中で再酸化すると、粒界部分に偏析したMnO2−
8i 02−T i O系が絶縁化し容易に粒界絶縁型
構造を持つバリスタ機能付きセラミックコンデンサにな
ることによる。さらにまた、Tiを過剰にした方が内部
電極の酸化や拡散を抑えられることも見出した。
First of all, Ti excess S r (1-xi Ca
In addition to adding the first component to xT i 03, the material composition in which the second component is added does not require coating the above-mentioned high-resistance metal oxide on the surface of the element after firing in a reducing atmosphere. discovered that a ceramic capacitor with varistor function could be easily formed simply by reoxidizing in air. This is due to the excess Ti and the added 21st ff1 minute during the sintering process, resulting in low temperature temperature Mn 02- Si 02) Cax
At the same time, it promotes sintering by shaping the TiO2-based liquid phase.
It will dissolve and segregate in the grain boundary areas. Then, when this is reoxidized in air, MnO2− segregated at the grain boundaries.
This is because the 8i 02-T i O system is insulated and easily becomes a ceramic capacitor with a varistor function having a grain boundary insulation type structure. Furthermore, it has been found that oxidation and diffusion of the internal electrodes can be suppressed by adding too much Ti.

従って、本発明では、これらの理由からTi過剰のS 
r (1−x)Ca、T i 03を用いることにした
Therefore, in the present invention, for these reasons, Ti excess S
It was decided to use r(1-x)Ca, T i 03.

また、第2に、Ti過剰のS r (1−xl Cax
T i 03に第2戊分を添加した材料組成では、還元
雰囲気中以外に窒素雰囲気中での焼結でも半導体化する
ことを見出した。これは、上記第1の理由に示したよう
に低温で液相を形成するためと、添加したMnが液相を
形成する以外に原子化制御剤として作用し、この時Mn
原子の価数が+2.+4と変化し、電子的に不安定であ
るという効果のため、焼結性が向上し窒素雰囲気中でも
容易に半導体化すると考えられる。
Secondly, Ti excess S r (1-xl Cax
It has been found that a material composition in which a second fraction is added to T i 03 becomes a semiconductor even when sintered in a nitrogen atmosphere as well as in a reducing atmosphere. This is because the added Mn forms a liquid phase at a low temperature as shown in the first reason above, and also acts as an atomization control agent in addition to forming a liquid phase.
The valence of the atom is +2. +4 and is electronically unstable, which is thought to improve sinterability and make it easier to convert into a semiconductor even in a nitrogen atmosphere.

7 さらに、第3に、脱脂後の成型体を予め空気中で仮焼す
ると、でき上がったバリスタ機能付き積層セラミックコ
ンデンサの内部電極切れ、デラミネーション、ワレ、焼
結密度の低下などの諸問題の発生が極力抑えられ、電気
特性や信頼性が著しく向上することを見出した。
7 Furthermore, thirdly, if the molded body after degreasing is calcined in air beforehand, various problems such as internal electrode breakage, delamination, cracking, and decrease in sintered density of the completed multilayer ceramic capacitor with varistor function occur. It has been found that the electrical characteristics and reliability are significantly improved.

以上、このような観点を充分に考慮すると、バリスタ機
能付きセラミックコンデンサ材料と内部電極材料を同時
焼成することにより、容易にバリスタ機能付き積層セラ
ミックコンデンサを作製することが可能となる。
As described above, if such viewpoints are fully considered, it becomes possible to easily produce a multilayer ceramic capacitor with a varistor function by co-firing the ceramic capacitor material with a varistor function and the internal electrode material.

実施例 以下に本発明について、実施例を挙げて具体的に説明す
る。
EXAMPLES The present invention will be specifically described below with reference to Examples.

(実施例1) まず、平均粒径が0.5μm以下で純度98%以上のS
 r (1−xl CaxT i 03原料粉末にT 
i 02を加え、S r N−xl Ca xl T 
i比(以下、A/B比とする)を調整した粉末に、下記
第1表〜第15表に示すように第1成分のN b 20
 s、第2威分と8 してのM n 02. S i Oz (但し、加える
MnO2゜S i 02は等mo1%とする)の添加量
を種々変え、第3成分としてのFe2O3の添加量を0
.5mo1%に固定し、混合した。その後、この混合粉
末をボールミルなどにより湿式粉砕、混合し、乾燥した
後、空気中で600〜1200℃で仮焼し、仮焼後、平
均粒径が0,5μm以下になるように再度粉砕し、これ
を積層型のバリスタ機能付きセラミックコンデンサ用出
発原料とした。この微粉末の出発原料をブチラール樹脂
などの有機バインダーと共に溶媒中に分散させスラリー
状とし、これをドクター・ブレード法によって50μm
程度の厚さの生シートにし、所定の大きさに切断した。
(Example 1) First, S with an average particle size of 0.5 μm or less and a purity of 98% or more
r (1-xl CaxT i 03 T to raw powder
Add i 02, S r N-xl Ca xl T
The powder with adjusted i ratio (hereinafter referred to as A/B ratio) was added with N b 20 of the first component as shown in Tables 1 to 15 below.
M n 02. The amount of S i Oz (however, MnO2゜S i 02 to be added is equal to 1%) was varied, and the amount of Fe2O3 as the third component was set to 0.
.. It was fixed at 5mol1% and mixed. After that, this mixed powder is wet-pulverized and mixed using a ball mill, etc., dried, and then calcined in air at 600 to 1200°C. After calcining, the powder is crushed again so that the average particle size is 0.5 μm or less. This was used as a starting material for a multilayer ceramic capacitor with varistor function. This fine powder starting material is dispersed in a solvent together with an organic binder such as butyral resin to form a slurry, and this is made into a slurry using a doctor blade method.
It was made into a raw sheet with a certain thickness and cut into a predetermined size.

次に、第1図に示すように、上記のようにして得られた
生シート1の上にPdからなる内部電極ペースト2を所
定の大きさに応じてスクリーン印刷した。なお、第1図
から明らかなように、最上層及び最下層の生シート1に
は内部電極ペースト2は印刷しないものとする。また、
この時、中間に積層させる生シートlの上に印刷された
内部電極ペースト2は、周知のように交互に対向する端
縁に至るように印刷した。その後、この内部電極ペース
ト2の印刷された向きのまま生シートlを複数層積層し
、加圧、圧着した。次に、空気中で400℃で脱脂し、
さらに、空気中で600〜1250℃で仮焼を行った。
Next, as shown in FIG. 1, an internal electrode paste 2 made of Pd was screen printed on the raw sheet 1 obtained as described above according to a predetermined size. Note that, as is clear from FIG. 1, the internal electrode paste 2 is not printed on the raw sheet 1 of the uppermost layer and the lowermost layer. Also,
At this time, the internal electrode pastes 2 printed on the raw sheets 1 to be laminated in the middle were printed so as to alternately reach opposing edges, as is well known. Thereafter, a plurality of green sheets 1 were laminated in the same direction as the internal electrode paste 2 was printed, and were pressed and bonded together. Next, degrease in air at 400℃,
Further, calcination was performed in air at 600 to 1250°C.

その後、還元雰囲気中で1250〜1350℃で焼成し
た。この焼成後、空気中で900〜1250℃で再酸化
した。
Thereafter, it was fired at 1250 to 1350°C in a reducing atmosphere. After this firing, it was reoxidized in air at 900-1250°C.

その後、第2図に示すように、内部電極2aを露出させ
た両端にAgよりなる外部電極ペーストを塗布し、空気
中で800℃、15分で焼付けることにより、粒界絶縁
型半導体セラミック内に複数層の内部電極2aをこれら
が交互に端縁に至るように設け、かっこの内部電極2a
の両端縁に外部電極3を設けたバリスタ機能付き積層セ
ラミックコンデンサ4を得た。
Thereafter, as shown in FIG. 2, an external electrode paste made of Ag is applied to both exposed ends of the internal electrode 2a and baked in air at 800°C for 15 minutes to form a grain-boundary insulated semiconductor ceramic. A plurality of layers of internal electrodes 2a are provided in such a way that they alternately reach the edges, and the internal electrodes 2a in parentheses are
A multilayer ceramic capacitor 4 with a varistor function was obtained, in which external electrodes 3 were provided on both ends of the capacitor.

なお、本実施例でのバリスタ機能付き積層セラミックコ
ンデンサの形状は5.70 x 5.00 x2.00
mm”の5.5タイプで、内部電極の形成゛された有効
層を10層積層したものである。また、第3図に本発明
の製造工程を示す。
The shape of the multilayer ceramic capacitor with varistor function in this example is 5.70 x 5.00 x 2.00.
It is a type of 5.5 mm" in which 10 effective layers on which internal electrodes are formed are laminated. FIG. 3 shows the manufacturing process of the present invention.

このようにして得られたバリスタ機能付き積層セラミッ
クコンデンサについて、その容量、tanδ、バリスタ
電圧、電圧非直線指数α、直列等価抵抗値ESR,容量
温度変化率、及びバリスタ電圧温度係数などの各種電気
特性を、第1表〜第15表に併せて記載する。但し、こ
の時の焼成などの各条件は、空気中での仮焼は1200
℃、2時間、N2  :H2=99:1の還元雰囲気中
での焼成は1300°C,2時間、再酸化は1100’
C,1時間で行ったものである。
Various electrical properties of the thus obtained multilayer ceramic capacitor with varistor function include its capacity, tan δ, varistor voltage, voltage nonlinearity index α, series equivalent resistance value ESR, capacitance temperature change rate, and varistor voltage temperature coefficient. are also listed in Tables 1 to 15. However, each condition such as firing at this time is 1200 ml for calcination in air.
℃, 2 hours, calcination in a reducing atmosphere of N2:H2 = 99:1: 1300℃, 2 hours, reoxidation: 1100'
C. This was done in one hour.

なお、各種電気特性については以下の測定値を記載した
Note that the following measured values are listed for various electrical properties.

◇ 容量Cは測定電圧1. OV、周波数1.0KHz
での値。
◇ Capacity C is measured voltage 1. OV, frequency 1.0KHz
value at.

◇ バリスタ電圧V○ImAは測定電流0.1mAでの
値。
◇ Varistor voltage V○ImA is the value at a measurement current of 0.1mA.

1 ◇ 電圧非直線指数αは、測定電流0.1mAと1.0
mAでの値から、 a−1/ 10 g (Vl、0IIIA/ VO,+
mJの式より算出した。
1 ◇ Voltage nonlinear index α is measured current 0.1 mA and 1.0
From the value in mA, a-1/ 10 g (Vl, 0IIIA/ VO, +
Calculated from the mJ formula.

◇ 直列等価抵抗値ESRは、測定電圧1.0■での共
振点での抵抗値。
◇ Series equivalent resistance value ESR is the resistance value at the resonance point at a measurement voltage of 1.0■.

◇ 容量温度変化率(ΔC/C)は、−25℃と85℃
の二点間での値。
◇ Capacitance temperature change rate (ΔC/C) is -25℃ and 85℃
The value between two points.

◇ バリスタ電圧温度係数(ΔV/V)は、25℃と5
0℃の二点間での値。
◇ Varistor voltage temperature coefficient (ΔV/V) is 25℃ and 5
Value between two points at 0℃.

(以  下  余  白) 3 7 1 7 次に、上記第1表〜第15表について解説すると、これ
らの表はS r (1−x) CaxT i 03のA
/B比、及び第2戒分のM n 02と5102の添加
量について規定したものである。
(Margins below) 3 7 1 7 Next, to explain Tables 1 to 15 above, these tables are S r (1-x) CaxT i 03 A
/B ratio and the amount of addition of M n 02 and 5102 in the second precept.

ここで、試料番号に*印をつけたのは比較例であり、本
発明の請求範囲外である。即ち、これらの焼結体素子で
は、容量が小さく、かつバリスタ特性を表す電圧非直線
指数αが小さく、また直列等価抵抗値ESRが大きいた
め、コンデンサとしての電圧の低いノイズや高周波のノ
イズを吸収する機能と、バリスタとしてのパルス、静電
気などの高い電圧を吸収する機能の両方を同時に持ち合
わせていなく、さらに容量温度変化率とバリスタ電圧温
度係数が大きく、信頼性や電気特性が温度に影響を受は
易いものである。従って、これらの試料は電子機器で発
生するノイズ、パルス、静電気などの異常電圧から半導
体及び電子機器を保護するバリスタ機能付きセラミック
コンデンサとして適さないものである。これに対し、そ
の他の試料番号のものでは、容量が大きく、かつ電圧非
直8 線指数αが大きく、さらに直列等価抵抗値ESRが小さ
いため、コンデンサとしての電圧の低いノイズや高周波
のノイズを吸収する機能と、バリスタとしてのパルス、
静電気などの高い電圧を吸収する機能の両方を同時に持
ち合わせており、さらに容量温度変化率とバリスタ電圧
温度係数が小さく、信頼性や電気特性が温度に影響を受
けにくい特徴を有している。従って、これらの試料は電
子機器で発生するノイズ、パルス、静電気などの異常電
圧から半導体及び電子機器を保護するため、バリスタ機
能付きセラミックコンデンサとして適しているものであ
る。
Here, the sample numbers marked with * are comparative examples and are outside the scope of the claims of the present invention. In other words, these sintered elements have a small capacitance, a small voltage non-linearity index α representing varistor characteristics, and a large series equivalent resistance value ESR, so they cannot absorb low voltage noise or high frequency noise as a capacitor. It does not have both the function of absorbing high voltages such as pulses and static electricity as a varistor, and its capacitance temperature change rate and varistor voltage temperature coefficient are large, and its reliability and electrical characteristics are not affected by temperature. is easy. Therefore, these samples are not suitable as ceramic capacitors with varistor functions that protect semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in electronic devices. On the other hand, the other sample numbers have a large capacitance, a large voltage non-linear index α, and a small series equivalent resistance value ESR, so they absorb low voltage noise and high frequency noise as capacitors. function and pulse as a varistor,
It has both the ability to absorb high voltages such as static electricity, and has a small capacitance temperature change rate and varistor voltage temperature coefficient, making its reliability and electrical characteristics less susceptible to temperature. Therefore, these samples are suitable as ceramic capacitors with varistor function in order to protect semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in electronic devices.

ここで本発明において、S r t+ −x+ Ca 
xT 103のA/B比を規定したのは、A/B比が1
.00より大きい場合はAサイト過剰となり、MnO2
SiO2TiO2系の液相が形成されにくいことから、
粒界絶縁型構造になりに<<、かつ内部電極が酸化や拡
散を起こし、結果として電気特性や信頼性が低下するた
めである。一方、A/B比が0.95未満では焼結体が
多孔質となり、焼結密度が低下するためである。さらに
、積層型バリスタ機能付きセラミックコンデンサ用出発
原料の平均粒径を0.5μm以下に規定したのは、0.
5μmより大きい場合には、スラリー状にした時に粉が
凝集したり、でき上がった焼結体素子の焼結密度が小さ
く、かつ半導体化しにくいために電気特性も不安定とな
りやすいためである。
Here, in the present invention, S r t+ −x+ Ca
The A/B ratio of xT 103 was defined as A/B ratio of 1.
.. If it is larger than 00, the A site is excessive, and MnO2
Since SiO2TiO2-based liquid phase is difficult to form,
This is because the structure becomes a grain boundary insulation type structure, and the internal electrodes are oxidized and diffused, resulting in a decrease in electrical characteristics and reliability. On the other hand, if the A/B ratio is less than 0.95, the sintered body becomes porous and the sintered density decreases. Furthermore, the reason why the average particle diameter of the starting material for a multilayer ceramic capacitor with varistor function was specified to be 0.5 μm or less was 0.5 μm or less.
If it is larger than 5 μm, the powder may aggregate when it is made into a slurry, and the sintered density of the completed sintered element will be low and it will be difficult to convert it into a semiconductor, so the electrical properties will tend to become unstable.

次に、第2成分のM n O2とS i 02の合計の
添加量を規定したのは、これら第2戒分の添加量か0.
2mo1%未満では添加効果が得られないため、MnO
2S i 02  T i 02系の液相が形成されに
くいために、粒界絶縁型構造になりにくく、電気特性や
焼結密度が低下するためである。
Next, the total addition amount of the second component M n O2 and S i 02 was determined by the addition amount of these second precepts or 0.
If the amount is less than 2mo1%, no effect can be obtained,
This is because a 2S i 02 T i 02-based liquid phase is difficult to form, making it difficult to form a grain boundary insulated structure, resulting in a decrease in electrical properties and sintered density.

一方、第2戊分の添加量が5.0mol%を超えると、
粒界部に偏析する高抵抗の酸化物量が増大し電気特性が
低下するためである。
On the other hand, when the amount of the second component added exceeds 5.0 mol%,
This is because the amount of high-resistance oxides segregated at grain boundaries increases and electrical properties deteriorate.

さらに、脱脂後の成型体を予め空気中で600〜125
0℃で仮焼するのは、本発明のバリスタ機能付き積層セ
ラミックコンデンサの製造方法中で最も重要な工程であ
り、この工程の結果ができ上がったバリスタ機能付き積
層セラミックコンデンサの電気特性や信頼性をほぼ決定
するものである。この工程の目的は、バリスタ機能付き
セラミックコンデンサ材料と内部電極材料の接着力の強
化、さらにでき上がったバリスタ機能付き積層セラミッ
クコンデンサの平均粒径の制御である。
Furthermore, the molded body after degreasing is heated to a temperature of 600 to 125 in advance in the air.
Calcining at 0°C is the most important step in the manufacturing method of the multilayer ceramic capacitor with varistor function of the present invention, and the results of this step determine the electrical characteristics and reliability of the multilayer ceramic capacitor with varistor function. This is almost decided. The purpose of this step is to strengthen the adhesion between the varistor function ceramic capacitor material and the internal electrode material, and to control the average particle size of the finished varistor function multilayer ceramic capacitor.

ここで、空気中での仮焼温度を600〜1250°Cの
範囲に規定したのは、仮焼温度が600℃未満ではその
効果が得られないためである。一方、仮焼温度が125
0℃を超えると、 ■ バリスタ機能付きセラミックコンデンサ材料の焼結
が進行してしまう。この状態で還元または窒素雰囲気中
で焼成すると、急激な収縮による応力集中が焼結体内に
発生し、結果として得られたバリスタ機能付き積層セラ
ミックコンデンサでは、デラミネーション、ワレなどの
諸問題が発生することになる。
Here, the reason why the calcination temperature in air is specified in the range of 600 to 1250°C is that the effect cannot be obtained if the calcination temperature is less than 600°C. On the other hand, the calcination temperature is 125
If the temperature exceeds 0°C, sintering of the ceramic capacitor material with varistor function will proceed. When fired in a reducing or nitrogen atmosphere in this state, stress concentration occurs within the sintered body due to rapid contraction, resulting in various problems such as delamination and cracking in the resulting multilayer ceramic capacitor with varistor function. It turns out.

■ Niを内部電極材料で使用した場合では、前者のセ
ラミックコンデンサ材料の焼結化(!: N i内部電
極材料の酸化が生じ、次に焼結体とNi1 が反応し、Niの拡散が進行し、結果として得られたバ
リスタ機能付き積層セラミックコンデンサでは、内部電
極切れ、デラミネーションワレなどの諸問題が発生する
■ When Ni is used as the internal electrode material, sintering of the former ceramic capacitor material (!: Oxidation of the Ni internal electrode material occurs, then the sintered body and Ni1 react, and Ni diffusion progresses. However, the resulting multilayer ceramic capacitor with varistor function suffers from various problems such as internal electrode breakage and delamination cracking.

■ 1250℃を超える高温で仮焼を行うと、Mn 0
2  S i 02  T i 02系の液相焼結が急
激に進行し、粒成長が促進され焼結体密度や充てん密度
の低下が著しく起こる。
■ If calcination is performed at a high temperature exceeding 1250℃, Mn 0
The liquid phase sintering of the 2 S i 02 T i 02 system progresses rapidly, grain growth is promoted, and the sintered body density and packing density are significantly reduced.

■ その後、還元または窒素雰囲気中で焼成した場合、
半導体化が起こりにくくなる。
■ If it is then fired in a reducing or nitrogen atmosphere,
Semiconductorization becomes less likely to occur.

という理由により、電気特性や信頼性が著しく低下する
ためである。
This is because the electrical characteristics and reliability deteriorate significantly.

このようにして得られたバリスタ機能付き積層セラミッ
クコンデンサは、上述の特公昭5823921号公報で
報告されている積層型バリスタに比べ、大容量であり、
かつ温度特性9周波数特性に優れた特性を有し、前者で
はサージ吸収性に優れたバリスタ材料を単に積層してい
るのに対し、本発明ではノイズ吸収性に優れたコンデン
サ機能と、パルス、静電気吸収性に優れたバリスタ2 機能の両方機能を有するバリスタ機能付きセラミックコ
ンデンサ材料を積層したものであり、その機能、使用目
的において全く別のものである。
The thus obtained multilayer ceramic capacitor with varistor function has a larger capacity than the multilayer varistor reported in the above-mentioned Japanese Patent Publication No. 5823921,
In contrast to the former, which simply stacks varistor materials with excellent surge absorption properties, the present invention has a capacitor function with excellent noise absorption properties, as well as pulse and static electricity. Varistor 2 with excellent absorption properties is a laminated ceramic capacitor material with a varistor function that has both functions, and its functions and purposes of use are completely different.

(実施例2) 次に、ABO3で表されるペロブスカイト構造のAサイ
トにあたるSrとCaの組成比についてこれを種々変え
、S r u −xl Ca xT 103のA/B比
を0.97、第1FfC分としてのNb2O5の添加量
を1.0mol%、第2tc分としてのM n O’2
. S i 02の添加量を各々1.0mol%、第3
戒分としてのFe2O3の添加量を0.5mo1%に固
定し、上記実施例1と同様の方法でバリスタ機能付き積
層セラミックコンデンサを作製した。その結果を下記の
第16表に記載する。
(Example 2) Next, the composition ratio of Sr and Ca corresponding to the A site of the perovskite structure represented by ABO3 was varied, and the A/B ratio of S r u -xl Ca xT 103 was set to 0.97, The amount of Nb2O5 added as 1FfC was 1.0 mol%, and the amount of MnO'2 as 2nd tc was 1.0 mol%.
.. The amount of S i 02 added was 1.0 mol% each, and the third
A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in Example 1, with the addition amount of Fe2O3 as a precept being fixed at 0.5 mo1%. The results are listed in Table 16 below.

(以  下  余  白  ) 上記第16表について解説すると、Caを添加しない場
合、結晶の粒成長を抑制するものがなく、その結晶粒径
はバラツキが多くなり、tanδや温度特性が悪くなる
。また、Caの添加量が多くなり、Xの値が0.2を超
えると酸化が進みやすくなり、容量は小さくなり、バリ
スタ特性が低下してくる。よって、AサイトにおけるS
rの一部を置換するCaの置換率Xは、O,OO1≦X
≦0.2が望ましい。
(Margins below) To explain Table 16 above, when Ca is not added, there is nothing to suppress the grain growth of the crystals, and the crystal grain sizes vary widely, resulting in poor tan δ and temperature characteristics. Furthermore, when the amount of Ca added increases and the value of X exceeds 0.2, oxidation tends to proceed, the capacity decreases, and the varistor characteristics deteriorate. Therefore, S at site A
The substitution rate X of Ca that replaces a part of r is O,OO1≦X
≦0.2 is desirable.

(実施例3) 実施例1により、第2戊分としてのMnO2と5IO2
の合計の添加量としては、0.2〜5.0mol%が必
要であることが解った。次に、この第25!2分として
のMnO2とSiO2の添加比についてこれを種々変え
、S r (1−xl CaxT i 03のA/B比
を0.97、X=0.10とし、第1成分としてのN 
b 20 sの添加量を1.0mol%、第3威分とし
てのFe2O3の添加量をQ、5mo1%に固定し、上
記実施例1と同様の方法でバリスタ機能付き積層セラミ
ックコンデンサを作製し5 た。
(Example 3) According to Example 1, MnO2 and 5IO2 as the second fraction
It was found that the total addition amount of 0.2 to 5.0 mol% is required. Next, the addition ratio of MnO2 and SiO2 as the 25th!2nd minute was varied, and the A/B ratio of S r N as one component
A multilayer ceramic capacitor with a varistor function was fabricated in the same manner as in Example 1 above, with the addition amount of b20s fixed at 1.0 mol% and the addition amount of Fe2O3 as the third component Q, 5 mol%. Ta.

その結果を下記の第1 7表に記載する。The results are shown in the first section below. Listed in Table 7.

( 以 下 余 白 ) 6 上記第17表について解説すると、その測定結果より明
らかなようにバリスタ機能付き積層セラミックコンデン
サを作製するには、M n 02(!1. S i 0
2の両方が必要であり、どちらか一方が欠けてもバリス
タ機能付き積層セラミックコンデンサを作製することが
できない。即ち、両成分が存在して初めてMn 02 
 S i 02  T i 02系の液相ができ、粒界
部分に溶解、偏析し、再酸化すると、粒界部分に偏析し
たMnO2−8i02が絶縁化し、容易に粒界絶縁型構
造を持つ素子となるためである。
(Margins below) 6 To explain Table 17 above, as is clear from the measurement results, in order to manufacture a multilayer ceramic capacitor with a varistor function, M n 02 (!1. S i 0
Both of 2 are necessary, and even if either one is missing, a multilayer ceramic capacitor with a varistor function cannot be manufactured. That is, Mn 02 only exists when both components are present.
When a S i 02 Ti 02-based liquid phase is formed, it dissolves and segregates at the grain boundary, and is reoxidized, the MnO2-8i02 segregated at the grain boundary becomes insulating, easily forming an element with a grain boundary insulated structure. To become.

なお、容量、電圧非直線指数α、ESRなどの電気特性
を比較すると、若干MnO2過剰の方が好ましい。
Note that when comparing electrical properties such as capacity, voltage nonlinearity index α, and ESR, it is preferable to have a slight excess of MnO2.

(実施例4) 次に、第1戊分としてのNb2O5,Ta205+V2
O5,W2O5,D’I2O3,Nd2O3,Y2O3
゜La2O3,CeO2の原子化制御剤の添加量を規定
するため、これを種々変え、s r(1−xl CaX
T i 03のA/B比を0.97、X=0.10、第
2成分の添加量をM n 021.0 m o 1%、
S i O21,Omo 1%の合計2.Omo1%に
固定し、第3成分としてのFe2O:+の添加量をQ、
5mo1%に固定して、上記実施例1,2と同様の方法
でバリスタ機能付き積層セラミックコンデンサを作製し
た。その結果を下記の第18表〜第26表に記載する。
(Example 4) Next, Nb2O5, Ta205+V2 as the first fraction
O5, W2O5, D'I2O3, Nd2O3, Y2O3
゜In order to specify the amount of the atomization control agent added for La2O3 and CeO2, it is changed variously and s r (1-xl CaX
The A/B ratio of T i 03 is 0.97, X = 0.10, the amount of the second component added is M n 021.0 m o 1%,
Total of S i O21, Omo 1%2. Omo is fixed at 1%, and the amount of Fe2O:+ added as the third component is Q,
A multilayer ceramic capacitor with a varistor function was produced in the same manner as in Examples 1 and 2, with the mole fixed at 5 mo1%. The results are shown in Tables 18 to 26 below.

(以  下  余  白  ) 9 1 5 上記第18表〜第26表について解説すると、第1成分
の添加量を規定したのは、その測定結果より明らかなよ
うに、添加量が0.05mo1%未満ではその添加効果
が得られず、半導体化が起こりにくいためである。一方
、第1成分の添加量が合計で2、0mol%を超えると
半導体化が抑制され、所望の電気特性が得られず、さら
に焼結密度が低下するためである。
(Margins below) 9 1 5 To explain Tables 18 to 26 above, the amount of the first component added was specified so that the amount added was less than 0.05 mo1%, as is clear from the measurement results. This is because the addition effect cannot be obtained and it is difficult for semiconductor formation to occur. On the other hand, if the total amount of the first component added exceeds 2.0 mol%, semiconductor formation will be suppressed, desired electrical properties will not be obtained, and the sintered density will further decrease.

なお、第1成分としてはNb2O5,T a205を添
加した方が、他のV 205 、 W 20 s 、 
D Y 203 。
Note that it is better to add Nb2O5 and Ta205 as the first component than other V205, W20s,
D Y 203.

Nd2O3,Y2O3,La2O3,Ce02を添加す
る場合よりも若干電気特性的に優れていた。
The electrical properties were slightly better than the case where Nd2O3, Y2O3, La2O3, and Ce02 were added.

さらに、第1戒分の混合物組成についても、その一部の
組合せについて実施し、電気特性を測定したが、その結
果は第26表に示したように、種類添加した場合とほと
んど特性に差が見られないものであった。しかし、この
場合もNb2O5゜Ta205を添加した方が、他の成
分を添加する場合よりも若干電気特性的に優れていた。
Furthermore, regarding the mixture composition of the first commandment, we conducted tests on some of the combinations and measured the electrical properties, but as shown in Table 26, there was almost no difference in the properties compared to when different types were added. It was something that could not be seen. However, in this case as well, the addition of Nb2O5°Ta205 was slightly better in terms of electrical properties than the addition of other components.

また、出発原料の平均粒径が0.5μmよりも大きい場
合には、第1戒分の効果が得られにくい傾向があり、0
.5μm以下に抑える必要があることが確認された。
Furthermore, if the average particle size of the starting material is larger than 0.5 μm, it tends to be difficult to obtain the effect of the first precept;
.. It was confirmed that it is necessary to suppress the thickness to 5 μm or less.

(実施例5) 次に、第3成分としてのFe2O3の添加量を規定する
ため、これを種々変え、S r (+ −XI Ca 
xT i 03のA/B比を0.95、X=0.10.
第1成分の添加量をNb2O51,Qmo 1%、第2
威分の添加量をM n 021.0 m o 1%、5
iO21,0m01%の合計2.0mol%に固定し、
上記実施例1,2と同様の方法でバリスタ機能付き積層
セラミックコンデンサを作製した。その結果を下記の第
27表に記載する。
(Example 5) Next, in order to specify the amount of Fe2O3 added as the third component, this was changed variously, and S r (+ -XI Ca
A/B ratio of xT i 03 is 0.95, X=0.10.
The addition amount of the first component was Nb2O51,Qmo 1%, the second component was
The amount of added weight was M n 021.0 m o 1%, 5
iO2 is fixed at a total of 2.0 mol% of 1.0 m01%,
A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in Examples 1 and 2 above. The results are listed in Table 27 below.

(以  下  余  白  ) ■ 上記第27表について解説すると、Fe2O3を添加す
ることによって、結晶粒界中の他成分と反応し、誘電率
を向上させている。しかし、Fe2O3は添加量が多く
なり、4.0mol%を超えると粒界中に単独で析出す
るようになり、01kH2が低下する。また、それに伴
い容量の温度係数が負から正になる傾向もある。よって
Fe2O3の添加量は0.01〜4.0mol%が適当
である。
(Margins below) ■ To explain Table 27 above, by adding Fe2O3, it reacts with other components in the grain boundaries and improves the dielectric constant. However, when the amount of Fe2O3 added increases and exceeds 4.0 mol%, it begins to precipitate alone in the grain boundaries, resulting in a decrease in 01kHz. Additionally, there is a tendency for the temperature coefficient of capacity to change from negative to positive. Therefore, the appropriate amount of Fe2O3 to be added is 0.01 to 4.0 mol%.

(実施例6) 上記の各実施例では内部電極としてPdを用いた場合に
ついて説明したが、他のAu、pt。
(Example 6) In each of the above examples, the case where Pd was used as the internal electrode was explained, but other materials such as Au and pt were used.

Rh、Niについて、S r (1−xl CaxT 
i 03のA/B比を0.97、X=0.10、第1F
lfc分の添加量をNb2O50,5mo 1%、Ta
2050.5mo1%、第2成分の添加量をMnO21
,0mol%、S i021.Qmo 1%に固定し、
第3成分としてのFe2O3の添加量を0.5mo1%
に固定して、上記実施例と同様の方法でバリスタ機能付
き積層セラミックコンデンサを作製した。
For Rh, Ni, S r (1-xl CaxT
A/B ratio of i 03 is 0.97, X=0.10, 1st F
The addition amount for lfc is Nb2O50.5mo 1%, Ta
2050.5mo1%, the amount of the second component added is MnO21
, 0 mol%, Si021. Qmo is fixed at 1%,
Addition amount of Fe2O3 as the third component is 0.5mo1%
A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in the above example.

その結果を下記の第28表に記載する。The results are listed in Table 28 below.

2 上記第28表に記載したように、内部電極としてはAu
、Pt、Rh、Pd、Niの内の少なくとも一種類以上
の金属またはそれらの合金あるいは混合物を用いること
ができ、効果が得られることを確認した。しかし、Ni
を使用する場合はNiの酸化が比較的低温度で起こるた
め、Pdを混合するか、若干Ti過剰のS r (1−
XI CaxT i 03を用いた方が酸化が抑えられ
る。
2 As described in Table 28 above, the internal electrodes are made of Au.
, Pt, Rh, Pd, and Ni, or their alloys or mixtures can be used and it has been confirmed that effects can be obtained. However, Ni
When using S r (1-
Oxidation can be suppressed by using XI CaxT i 03.

以上、本発明の実施例では、一部の組合せについて示し
たが、他の組合せでも同様の効果が得られることを確認
した。
Although some combinations have been shown in the examples of the present invention, it has been confirmed that similar effects can be obtained with other combinations.

そして、本発明の実施例ではTi過剰のS r 1l−
x)CaxTiO3を作製するに当たり、S r (1
−xlCaxT i 03にTiO2を添加したが、T
iを炭酸化物、水酸化物、有機化合物などの形で用いて
も同様の効果が得られることは言うまでもない。
In the embodiment of the present invention, Ti-excess S r 1l-
x) In producing CaxTiO3, S r (1
-xlCaxT i 03 was added with TiO2, but T
It goes without saying that similar effects can be obtained by using i in the form of carbonates, hydroxides, organic compounds, and the like.

また、本発明の実施例では、原料粉末にS r 1−x
)CaxTiO3を用いたが、SrO,SrCO3゜C
aC0,、、Cab、 チタン酸塩、TiO2などから
Sr(1□、CaXTiO3を作製したものを原料粉末
にしても同様の効果が得られることはもちろんである。
In addition, in the examples of the present invention, S r 1-x is added to the raw material powder.
) CaxTiO3 was used, but SrO, SrCO3°C
Of course, the same effect can be obtained even if Sr(1□, CaXTiO3) prepared from aC0,..., Cab, titanate, TiO2, etc. is used as a raw material powder.

さらに、第2成分としてのM n 02. 8 i 0
2についても、これらの炭酸化物、水酸化物などの形で
用いても同様の効果が得られることは言うまでもない。
Furthermore, M n 02. as a second component. 8 i 0
It goes without saying that similar effects can be obtained with respect to 2 even when used in the form of carbonates, hydroxides, etc.

しかし、M n CO3の形で用いた方が粒径も細かく
揃っており、かつ分解し易いため、特性的に安定した素
子を作製することができ、量産性に適していることが確
認された。
However, it was confirmed that when used in the form of M n CO3, the particle size is finer and more uniform, and it is easier to decompose, making it possible to create devices with stable characteristics and being suitable for mass production. .

そして、第3成分のFe2O3についてもF e 30
41硝酸塩、水酸化物の形で用いても同様の効果が得ら
れる。
And also for the third component Fe2O3, Fe 30
Similar effects can be obtained by using 41 in the form of nitrate or hydroxide.

次に、上記実施例では、焼成を還元雰囲気中で行う場合
について説明したが、これは窒素雰囲気中で行うように
してもよいものである。しかし、窒素雰囲気中で焼成を
行った場合には、半導体化が若干しにくい面があるため
、還元雰囲気中で焼成を行うよりも若干高温度(185
0〜1450℃)側で焼成する方が特性上は好ましいも
のであ5 る。
Next, in the above embodiments, the case where the firing is performed in a reducing atmosphere has been described, but this may also be performed in a nitrogen atmosphere. However, when firing in a nitrogen atmosphere, it is somewhat difficult to convert into a semiconductor, so the temperature is slightly higher (185
From the viewpoint of characteristics, it is preferable to perform firing at a temperature of 0 to 1450°C.

また、上記実施例では、混合粉末の仮焼を空気中で行う
場合について説明したが、これは、窒素雰囲気中で行っ
ても同様の効果が得られることを確認した。
Furthermore, in the above embodiments, the case where the mixed powder was calcined in air was described, but it was confirmed that similar effects could be obtained even if calcining was performed in a nitrogen atmosphere.

さらに、上記実施例では、再酸化温度を1100℃と固
定したが、これは所望とする電気特性を得るために、9
00〜1250℃の温度範囲で行えばよいものである。
Furthermore, in the above example, the reoxidation temperature was fixed at 1100°C;
It may be carried out within a temperature range of 00 to 1250°C.

しかし、1200℃以上で再酸化を行う場合は、最高温
度の保持時間を極力抑えなければ粒界のみならず結晶粒
子も絶縁化される恐れがあり、注意を必要とする。また
、Niを内部電極として用いた場合に関しても、120
0℃以上で再酸化を行う場合には保持時間を極力抑えな
ければNiが酸化される恐れがあり、同じく注意を必要
とする。
However, when reoxidizing at 1200° C. or higher, care must be taken because not only the grain boundaries but also the crystal grains may become insulated unless the holding time at the maximum temperature is minimized. Also, when Ni is used as the internal electrode, 120
When reoxidizing at temperatures above 0° C., there is a risk that Ni may be oxidized unless the holding time is suppressed as much as possible, so caution is also required.

そしてまた、上記実施例では外部電極としてAgを用い
たが、他のPd、Ni、Cu、Znでも同様の効果が得
られることを確認した。即ち、外部電極としてPd、A
g、Ni、Cu、Znの内の6 少なくとも一種類以上の金属またはそれらの合金あるい
は混合物を用いてもよいものである。しかし、PdやA
gを外部電極として使用する場合は素子とオーミック接
触しに<<、バリスタ電圧に若干極性が現れるが、この
場合も基本性能としては特に問題がないものである。
Furthermore, although Ag was used as the external electrode in the above embodiment, it was confirmed that similar effects could be obtained using other materials such as Pd, Ni, Cu, and Zn. That is, Pd, A
At least one metal selected from among g, Ni, Cu, and Zn, or an alloy or mixture thereof may be used. However, Pd and A
When g is used as an external electrode, a slight polarity appears in the varistor voltage due to ohmic contact with the element, but in this case as well, there is no particular problem in terms of basic performance.

以上、実施例で示した方法で得られたバリスタ機能付き
積層セラミックコンデンサの平均粒径は2.0〜3.0
μm程度であった。ここで、成型体の空気中での仮焼温
度を1300℃よりも高温で行うと、上述したようにM
nO2−31o2−T i 02系の液相焼結が急激に
進行し粒成長が促進され、平均粒径が約2倍以上になる
。そして、このように平均粒径が大きくなった場合には
、焼結密度の低下、電圧非直線指数αの低下、直列等価
抵抗値ESRの上昇、電気特性のバラツキなどの諸問題
が発生し、電気特性や信頼性が著しく低下し、実用化に
は向かないものである。
As mentioned above, the average particle size of the multilayer ceramic capacitor with varistor function obtained by the method shown in the example is 2.0 to 3.0.
It was about μm. Here, if the molded body is calcined in air at a temperature higher than 1300°C, M
Liquid phase sintering of the nO2-31o2-T i 02 system rapidly progresses, grain growth is promoted, and the average grain size becomes about twice or more. When the average grain size increases in this way, various problems occur such as a decrease in sintered density, a decrease in voltage nonlinearity index α, an increase in series equivalent resistance value ESR, and variations in electrical characteristics. Electrical characteristics and reliability deteriorate significantly, making it unsuitable for practical use.

また、上記実施例では積層型のバリスタ機能付きセラミ
ックコンデンサについて説明したが、本発明は上記組成
物を用い、従来と同様の単板型のバリスタ機能付きセラ
ミックコンデンサを作製した場合でも、優れたコンデン
サ特性、バリスタ特性が得られることを確認した。
Further, in the above embodiment, a multilayer ceramic capacitor with a varistor function was explained, but even when a single-plate ceramic capacitor with a varistor function similar to the conventional one is manufactured using the above composition, an excellent capacitor can be obtained. It was confirmed that the characteristics and varistor characteristics could be obtained.

以上、このようにして得られた素子は、大容量で、かつ
電圧非直線指数αが大きく、バリスタ電圧、直列等価抵
抗値ESRが小さく、さらに温度特性9周波数特性、ノ
イズ特性が優れているため、通常はコンデンサとして電
圧の低いノイズや高周波のノイズを吸収する働きをし、
一方パルスや静電気などの高い電圧が侵入した時はバリ
スタ機能を発揮し、ノイズ、パルス、静電気などの異常
電圧に対して優れた応答性を示し、かつそれらの特性が
温度に対して常に安定しているため、従来のフィルムコ
ンデンサ、積層セラミックコンデンサ、半導体セラミッ
クコンデンサに変わるものとして期待されるものである
。さらに、本発明のバリスタ機能付き積層セラミックコ
ンデンサは、従来の単板型のバリスタ機能付きセラミッ
クコンデンサに比べて小型でありながら大容量であり、
かつ高性能であるため、実装部品としての応用も大いに
期待されるものである。
As mentioned above, the device obtained in this way has a large capacity, a large voltage nonlinearity index α, a small varistor voltage, a small series equivalent resistance value ESR, and also has excellent temperature characteristics, frequency characteristics, and noise characteristics. , usually acts as a capacitor to absorb low voltage noise and high frequency noise.
On the other hand, when a high voltage such as a pulse or static electricity enters, it exhibits a varistor function and exhibits excellent response to abnormal voltage such as noise, pulse, or static electricity, and its characteristics are always stable against temperature. Therefore, it is expected to replace conventional film capacitors, multilayer ceramic capacitors, and semiconductor ceramic capacitors. Furthermore, the multilayer ceramic capacitor with a varistor function of the present invention is smaller and has a larger capacity than a conventional single-plate ceramic capacitor with a varistor function.
Since it also has high performance, there are great expectations for its application as a mounted component.

発明の効果 以上に示したように本発明によれば、コンデンサ機能と
バリスタ機能を同時に有するバリスタ機能付きセラミッ
クコンデンサを得ることができる。その作用としては、
通常はコンデンサとして電圧の低いノイズや高周波のノ
イズを吸収する働きをし、一方パルスや静電気などの高
い電圧が侵入した時はバリスタ機能を発揮するため、電
子機器で発生するノイズ、パルス、静電気などの異常電
圧から半導体及び電子機器を保護する働きを持つことに
なる。そして、それらの特性が温度に対して常に安定し
ているものである。従って、その応用として、 ■ 電子機器に使用されているIC,LSIなどの保護
用のバイパスコンデンサとして、従来のフィルムコンデ
ンサ、積層セラミックコンデンサ、半導体セラミックコ
ンデンサなどにとって代わる。
Effects of the Invention As described above, according to the present invention, it is possible to obtain a ceramic capacitor with a varistor function that has both a capacitor function and a varistor function. Its action is
Normally, it works as a capacitor to absorb low-voltage noise and high-frequency noise, but when high voltage such as pulses and static electricity enters, it performs a varistor function, so it absorbs noise, pulses, and static electricity generated by electronic equipment. It has the function of protecting semiconductors and electronic equipment from abnormal voltages. Moreover, these characteristics are always stable with respect to temperature. Therefore, its applications include: (1) It replaces conventional film capacitors, multilayer ceramic capacitors, semiconductor ceramic capacitors, etc. as bypass capacitors for protection of ICs, LSIs, etc. used in electronic equipment.

9 ■ 静電気による機器の破壊や機器の誤動作防止、誘導
性負荷0N−OFFサージ吸収に使用されているZnO
系バリスタにとって代わる。
9 ■ ZnO is used to prevent equipment damage and equipment malfunction due to static electricity, and to absorb inductive load 0N-OFF surges.
Replaces the barista.

という応用が期待でき、一つの素子で上記の、■の効果
を同時に発揮し、その用途は大きいものである。
This device can be expected to have many applications, as it simultaneously exhibits the above effects (2) with a single device.

以上、記載してきたように、本発明でバリスタ機能付き
積層セラミックコンデンサを容易に作製できるようにな
った理由は、バリスタ機能付きセラミックコンデンサ材
料と内部電極材料との同時焼成が可能となったためであ
る。そして、同時焼成が可能となった理由は、Ti過剰
のSrTiO3に、半導体化成分を添加する以外にMn
O2とSiO2を添加した組成では、今まで行われて来
た金属酸化物の表面拡散工程を経なくても、再酸化する
だけで、容易に粒界絶縁型半導体セラミックコンデンサ
になることによるものであり、本発明はこの点にプロセ
ス面で最大の特長を有しているものである。
As described above, the reason why a multilayer ceramic capacitor with a varistor function can be easily produced with the present invention is because it is now possible to simultaneously fire the ceramic capacitor material with a varistor function and the internal electrode material. . The reason why simultaneous firing became possible is that in addition to adding semiconductor components to SrTiO3 with excess Ti, Mn
This is because the composition containing O2 and SiO2 can easily become a grain-boundary insulated semiconductor ceramic capacitor simply by re-oxidation without going through the conventional metal oxide surface diffusion process. This is the most advantageous feature of the present invention in terms of process.

さらに、本発明のバリスタ機能付き積層セラ0 ミックコンデンサは、従来の単板型のバリスタ機能付き
セラミックコンデンサに比べ小型でありながら大容量で
あり、かつ高性能であるため面実装部品としての応用も
大いに期待され、ビデオカメラ、通信機器などの高密度
実装用素子としても使用できるものである。
Furthermore, the multilayer ceramic capacitor with a varistor function of the present invention is smaller than the conventional single-plate ceramic capacitor with a varistor function, has a large capacity, and has high performance, so it can also be applied as a surface mount component. It is highly anticipated that it can be used as a device for high-density packaging in video cameras, communication equipment, etc.

従って、本発明によればノイズ、パルス、静電気などの
異常電圧から半導体及び電子機器を保護し、かつそれら
の特性が温度に対して安定している素子を得ることがで
き、その実用上の効果は極めて大きいものである。
Therefore, according to the present invention, it is possible to obtain an element that protects semiconductors and electronic equipment from abnormal voltages such as noise, pulses, and static electricity, and whose characteristics are stable with respect to temperature, and its practical effects. is extremely large.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の詳細な説明するためのバリスタ機能
付きセラミックコンデンサの分解斜視図であり、積層す
る生シート及びその上に印刷される内部電極ペーストの
形状を説明するための図、第2図はこの発明の実施例に
より得られたバリスタ機能付き積層セラミックコンデン
サを示す一部切欠断面図、第3図はこの発明の詳細な説
明するためのバリスタ機能付き積層セラミックコンデン
サの製造工程を示す図である。 ■・・・・・・生シート、2・・・・・・内部電極ペー
スト、2a・・・・・・内部電極、3・・・・・・外部
電極、4・・・・・・バリスタ機能付き積層セラミック
コンデンサ。
FIG. 1 is an exploded perspective view of a ceramic capacitor with a varistor function for explaining the present invention in detail, and FIG. The figure is a partially cutaway sectional view showing a multilayer ceramic capacitor with a varistor function obtained according to an embodiment of the present invention, and FIG. It is. ■... Raw sheet, 2... Internal electrode paste, 2a... Internal electrode, 3... External electrode, 4... Varistor function Multilayer ceramic capacitor with

Claims (7)

【特許請求の範囲】[Claims] (1)Sr_(_1_−_x_)Ca_xとTiのモル
比が0.95≦Sr_(_1_−_x_)Ca_x/T
i<1.00となるように過剰のTiを含有し、0.0
01≦X≦0.2であるSr_(_1_−_x_)Ca
_xTiO_3に、Nb_2O_5,Ta_2O_5,
V_2O_5,W_2O_5,Dy_2O_3,Nd_
2O_3,Y_2O3,La_2O_3,CeO_2の
内の少なくとも一種類以上を0.05〜2.0mol%
と、MnとSiをそれぞれMnO_2とSiO_2の形
にして合計量で0.2〜5.0mol%と、酸化鉄を0
.01〜4.0mol%含ませてなる粒界絶縁型半導体
セラミックコンデンサ。
(1) The molar ratio of Sr_(_1_-_x_)Ca_x and Ti is 0.95≦Sr_(_1_-_x_)Ca_x/T
Contains excess Ti so that i<1.00, and 0.0
Sr_(_1_−_x_)Ca where 01≦X≦0.2
_xTiO_3, Nb_2O_5, Ta_2O_5,
V_2O_5, W_2O_5, Dy_2O_3, Nd_
0.05 to 2.0 mol% of at least one type of 2O_3, Y_2O3, La_2O_3, CeO_2
and Mn and Si in the form of MnO_2 and SiO_2, respectively, in a total amount of 0.2 to 5.0 mol%, and iron oxide to 0.
.. A grain boundary insulated semiconductor ceramic capacitor containing 01 to 4.0 mol%.
(2)Sr_(_1_−_x_)Ca_xとTiのモル
比が0.95≦Sr_(_1_−_x_)Ca_x/T
i<1.00となるように過剰のTiを含有し、0.0
01≦X≦0.2であるSr_(_1_−_x_)Ca
_xTiO_3に、Nb_2O_5,Ta_2O_5・
V_2O_5・W_2O_5・Dy_2O_3,Nd_
2O_3,Y_2O_3,La_2O_3,CeO_2
の内の少なくとも一種類以上を0.05〜2.0mol
%と、MnとSiをそれぞれMnO_2とSiO_2の
形にして合計量で0.2〜5.0mol%と、酸化鉄を
0.01〜4.0mol%含ませてなる粒界絶縁型半導
体セラミック内に、複数層の内部電極をこれらが交互に
対向する端縁に至るように設け、かつこの内部電極の両
端縁に外部電極を設けたことを特徴とする積層型粒界絶
縁型半導体セラミックコンデンサ。
(2) The molar ratio of Sr_(_1_-_x_)Ca_x and Ti is 0.95≦Sr_(_1_-_x_)Ca_x/T
Contains excess Ti so that i<1.00, and 0.0
Sr_(_1_−_x_)Ca where 01≦X≦0.2
_xTiO_3, Nb_2O_5, Ta_2O_5・
V_2O_5・W_2O_5・Dy_2O_3, Nd_
2O_3, Y_2O_3, La_2O_3, CeO_2
0.05 to 2.0 mol of at least one of the following
%, Mn and Si in the form of MnO_2 and SiO_2 in a total amount of 0.2 to 5.0 mol%, and iron oxide in a total amount of 0.01 to 4.0 mol% in a grain boundary insulated semiconductor ceramic. A laminated grain boundary insulated semiconductor ceramic capacitor characterized in that a plurality of layers of internal electrodes are provided so as to alternately reach opposing edges, and external electrodes are provided on both ends of the internal electrodes.
(3)内部電極がAu,Pt,Rh,Pd,Niの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項2
記載の積層型粒界絶縁型半導体セラミックコンデンサ。
(3) Claim 2, wherein the internal electrode is formed of at least one metal selected from Au, Pt, Rh, Pd, and Ni, or an alloy or mixture thereof.
The multilayer grain boundary insulated semiconductor ceramic capacitor described above.
(4)外部電極がPd,Ag,Ni,Cu,Znの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項2
または3記載の積層型粒界絶縁型半導体セラミックコン
デンサ。
(4) Claim 2, wherein the external electrode is formed of at least one metal selected from Pd, Ag, Ni, Cu, and Zn, or an alloy or mixture thereof.
or 3. The laminated grain boundary insulated semiconductor ceramic capacitor according to 3.
(5)Sr_(_1_−_x_)Ca_xとTiのモル
比が0.95≦Sr_(_1_−_x_)Ca_x/T
i<1.00となるように過剰のTiを含有し、0.0
01≦X≦0.2であるSr_(_1_−_x_)Ca
_xTiO_3に、Nb_2O_5,Ta_2O_5,
V_2O_5,W_2O_5,Dy_2O_3,Nd_
2O_3,Y_2O_3,La_2O_3,CeO_2
の内の少なくとも一種類以上を0.05〜2.0mol
%と、MnとSiをそれぞれMnO_2とSiO_2の
形にして合計量で0.2〜5.0mol%と、酸化鉄を
0.01〜4.0mol%含ませてなる組成物の混合粉
末を出発原料とし、その混合粉末を粉砕,混合,乾燥し
た後、空気中または窒素雰囲気中で仮焼する工程と、仮
焼後、再度粉砕した粉末を有機バインダーと共に溶媒中
に分散させ生シートにし、その後この生シートの上に、
内部電極ペーストを交互に対向する端縁に至るように印
刷(但し、最上層及び最下層の生シートには印刷せず)
する工程と、この内部電極ペーストの印刷された生シー
トを積層,加圧,圧着して成型体を得、その後この成型
体を空気中で仮焼する工程と、仮焼後、還元または窒素
雰囲気中で焼成する工程と、焼成後、空気中で再酸化す
る工程と、再酸化後、内部電極を露出させた両端に外部
電極ペーストを塗布し焼付ける工程とを有することを特
徴とする積層型粒界絶縁型半導体セラミックコンデンサ
の製造方法。
(5) The molar ratio of Sr_(_1_-_x_)Ca_x and Ti is 0.95≦Sr_(_1_-_x_)Ca_x/T
Contains excess Ti so that i<1.00, and 0.0
Sr_(_1_−_x_)Ca where 01≦X≦0.2
_xTiO_3, Nb_2O_5, Ta_2O_5,
V_2O_5, W_2O_5, Dy_2O_3, Nd_
2O_3, Y_2O_3, La_2O_3, CeO_2
0.05 to 2.0 mol of at least one of the following
%, Mn and Si in the form of MnO_2 and SiO_2 in a total amount of 0.2 to 5.0 mol%, and iron oxide in a total amount of 0.01 to 4.0 mol%. As a raw material, the mixed powder is crushed, mixed, dried, and then calcined in air or in a nitrogen atmosphere. After calcining, the crushed powder is dispersed in a solvent together with an organic binder to form a green sheet, and then On this raw sheet,
Print internal electrode paste alternately to the opposite edges (however, do not print on the top and bottom raw sheets)
The raw sheets printed with this internal electrode paste are laminated, pressed, and crimped to obtain a molded body, and then the molded body is calcined in air, and after calcining, the raw sheets are heated in a reducing or nitrogen atmosphere. A laminated type characterized by having a step of firing in a medium, a step of reoxidizing in air after firing, and a step of applying external electrode paste to both ends with exposed internal electrodes after reoxidation and baking. A method for manufacturing a grain boundary insulated semiconductor ceramic capacitor.
(6)内部電極がAu,Pt,Rh,Pd,Niの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項5
記載の積層型粒界絶縁型半導体セラミックコンデンサの
製造方法。
(6) Claim 5, characterized in that the internal electrode is formed of at least one metal selected from Au, Pt, Rh, Pd, and Ni, or an alloy or mixture thereof.
The method for manufacturing the multilayer grain boundary insulated semiconductor ceramic capacitor described above.
(7)外部電極がPd,Ag,Ni,Cu,Znの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項5
または6記載の積層型粒界絶縁型半導体セラミックコン
デンサの製造方法。
(7) Claim 5, characterized in that the external electrode is formed of at least one metal selected from Pd, Ag, Ni, Cu, and Zn, or an alloy or mixture thereof.
Alternatively, the method for manufacturing a multilayer grain boundary insulated semiconductor ceramic capacitor according to 6.
JP1195918A 1989-07-27 1989-07-27 Particle field insulation type semiconductor ceramic capacitor and manufacture thereof Pending JPH0359907A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1195918A JPH0359907A (en) 1989-07-27 1989-07-27 Particle field insulation type semiconductor ceramic capacitor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1195918A JPH0359907A (en) 1989-07-27 1989-07-27 Particle field insulation type semiconductor ceramic capacitor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0359907A true JPH0359907A (en) 1991-03-14

Family

ID=16349149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1195918A Pending JPH0359907A (en) 1989-07-27 1989-07-27 Particle field insulation type semiconductor ceramic capacitor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0359907A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007139061A1 (en) * 2006-05-31 2007-12-06 Murata Manufacturing Co., Ltd. Semiconductor ceramic, laminated semiconductor ceramic capacitor, method for fabricating semiconductor ceramic, and method for fabricating laminated semiconductor ceramic capacitor
WO2009001690A1 (en) * 2007-06-27 2008-12-31 Murata Manufacturing Co., Ltd. Semiconductor ceramic powder, semiconductor ceramic, and laminated semiconductor capacitor
JP2010163321A (en) * 2009-01-16 2010-07-29 Murata Mfg Co Ltd Dielectric ceramic and monolithic ceramic capacitor
WO2012176714A1 (en) * 2011-06-22 2012-12-27 株式会社村田製作所 Ceramic powder, semiconductor ceramic capacitor and method for manufacturing same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007139061A1 (en) * 2006-05-31 2007-12-06 Murata Manufacturing Co., Ltd. Semiconductor ceramic, laminated semiconductor ceramic capacitor, method for fabricating semiconductor ceramic, and method for fabricating laminated semiconductor ceramic capacitor
JP4978845B2 (en) * 2006-05-31 2012-07-18 株式会社村田製作所 Semiconductor ceramic, multilayer semiconductor ceramic capacitor, method for manufacturing semiconductor ceramic, and method for manufacturing multilayer semiconductor ceramic capacitor
WO2009001690A1 (en) * 2007-06-27 2008-12-31 Murata Manufacturing Co., Ltd. Semiconductor ceramic powder, semiconductor ceramic, and laminated semiconductor capacitor
US8040658B2 (en) 2007-06-27 2011-10-18 Murata Manufacturing Co., Ltd. Semiconductor ceramic powder, semiconductor ceramic, and monolithic semiconductor ceramic capacitor
KR101134751B1 (en) * 2007-06-27 2012-04-13 가부시키가이샤 무라타 세이사쿠쇼 Semiconductor ceramic powder, semiconductor ceramic, and laminated semiconductor capacitor
JP5347961B2 (en) * 2007-06-27 2013-11-20 株式会社村田製作所 Semiconductor ceramic powder, semiconductor ceramic, and multilayer semiconductor ceramic capacitor
JP2010163321A (en) * 2009-01-16 2010-07-29 Murata Mfg Co Ltd Dielectric ceramic and monolithic ceramic capacitor
US8248753B2 (en) 2009-01-16 2012-08-21 Murata Manufacturing Co., Ltd. Dielectric ceramic and laminated ceramic capacitor
WO2012176714A1 (en) * 2011-06-22 2012-12-27 株式会社村田製作所 Ceramic powder, semiconductor ceramic capacitor and method for manufacturing same
US9343522B2 (en) 2011-06-22 2016-05-17 Murata Manufacturing Co., Ltd. Ceramic powder, semiconductor ceramic capacitor, and method for manufacturing same

Similar Documents

Publication Publication Date Title
KR930012272B1 (en) Laminated and grain boundary insulated type semiconductor ceramic capacitor and method of producing the same
KR930012271B1 (en) Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same
KR930010421B1 (en) Laminated and grain boundary insulated type semiconductive ceramic capacitor and method of producing the same
JP6870803B2 (en) Dielectric porcelain composition and multilayer ceramic capacitors containing it
JP2757587B2 (en) Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same
JP2727626B2 (en) Ceramic capacitor and method of manufacturing the same
JPH0359907A (en) Particle field insulation type semiconductor ceramic capacitor and manufacture thereof
JP2705221B2 (en) Ceramic capacitor and method of manufacturing the same
JP2697095B2 (en) Ceramic capacitor and method of manufacturing the same
JP2725357B2 (en) Ceramic capacitor and method of manufacturing the same
JP2707706B2 (en) Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same
JP2850355B2 (en) Ceramic capacitor and method of manufacturing the same
JP2715529B2 (en) Ceramic capacitor and method of manufacturing the same
JP2773309B2 (en) Ceramic capacitor and method of manufacturing the same
JP2737244B2 (en) Ceramic capacitor and method of manufacturing the same
KR20160095383A (en) Dielectric composition and multilayer ceramic capacitor comprising the same
JP2743448B2 (en) Ceramic capacitor and method of manufacturing the same
JP2707707B2 (en) Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same
JP2737280B2 (en) Ceramic capacitor and method of manufacturing the same
JP2661246B2 (en) Ceramic capacitor and method of manufacturing the same
JP2646734B2 (en) Ceramic capacitor and method of manufacturing the same
JP2697123B2 (en) Ceramic capacitor and method of manufacturing the same
KR102202462B1 (en) Dielectric composition and multilayer ceramic capacitor comprising the same
JP2745656B2 (en) Ceramic capacitor and method of manufacturing the same
JP2000243606A (en) Laminated ceramic varistor and manufacture thereof