JPH07220906A - Multifunction element - Google Patents

Multifunction element

Info

Publication number
JPH07220906A
JPH07220906A JP6011140A JP1114094A JPH07220906A JP H07220906 A JPH07220906 A JP H07220906A JP 6011140 A JP6011140 A JP 6011140A JP 1114094 A JP1114094 A JP 1114094A JP H07220906 A JPH07220906 A JP H07220906A
Authority
JP
Japan
Prior art keywords
varistor
sheets
ferrite
borosilicate
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6011140A
Other languages
Japanese (ja)
Inventor
Kazuyoshi Nakamura
和敬 中村
Kazuhiro Kaneko
和広 金子
Kunisaburo Tomono
国三郎 伴野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP6011140A priority Critical patent/JPH07220906A/en
Publication of JPH07220906A publication Critical patent/JPH07220906A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)
  • Soft Magnetic Materials (AREA)

Abstract

PURPOSE:To suppress layer separation and delamination and cracks by adding BiO2O3 and glass formations to a semiconductor ceramic part and a magnetic substance ceramic part. CONSTITUTION:Bi2O3 and glass compound are added to varistor sheets 1a, 1b and 1c and ferrite sheets 3a, 3b and 3c. The glass compound can be zinc borosilicate, bismuth borosilicate, lead borosilicate, or a their oxide. The amount of Bi2O3 and the glass formation is 10wt.% or less. Metallic patterns 2a and 2b are printed on the varistor sheets 1b and 1c, and a metallic pattern 2c is printed on the ferrite sheet 3b. Following this, the varistor sheets 1a, 1b and 1c and the ferrite sheets 3a, 3b and 3c are laminated successively, compressed, cut into a specified size, and sintered to obtain a multifunction element 4. As a result of this, reaction and mutual diffusion of individual formations are suppressed, and layer separation, etc., are prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明はバリスタ特性とコンデ
ンサ特性ならびに磁性特性を兼ね備えた複合機能素子に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-functional device having both varistor characteristics, capacitor characteristics and magnetic characteristics.

【0002】[0002]

【従来の技術】ICなどの半導体デバイスは、静電気等
のトランジェントノイズにより、破壊されたり、誤動作
を起こすことがある。これらのノイズの防御方法はセッ
トや基板のグランドの設定、または基板内素子配列やバ
リスタやLCフィルターのようなノイズ吸収素子を用い
ている。
2. Description of the Related Art A semiconductor device such as an IC may be destroyed or malfunction due to transient noise such as static electricity. As a method of preventing these noises, a set or a ground of the board is set, or an element array in the board or a noise absorbing element such as a varistor or an LC filter is used.

【0003】この中で、バリスタ等素子を用いる方法は
比較的に簡単であり、ノイズ対策としてよく行われる方
法である。これらノイズからの保護を目的とした場合、
バリスタ電圧はできるだけ回路電圧に近づける必要があ
り、低電圧化が望まれている。また、装置の小型化等に
より素子サイズが小さく、表面実装ができるチップ型の
部品が望まれている。
Of these, the method of using an element such as a varistor is relatively simple and is often performed as a measure against noise. For the purpose of protection from these noises,
The varistor voltage needs to be as close to the circuit voltage as possible, and it is desired to reduce the voltage. Further, a chip-type component having a small element size and capable of surface mounting is desired due to miniaturization of the device.

【0004】[0004]

【発明が解決しようとする課題】これらのことに対処し
た電子部品が特公昭58−23921号公報に記載され
ている。しかし、特公昭58−23921号公報に記載
された電子部品は制限電圧が、従来のバリスタと変わら
ず、回路保護にはさらなる電圧抑制能力が要求される。
An electronic component which addresses these problems is disclosed in Japanese Patent Publication No. 58-23921. However, the electronic component described in Japanese Patent Publication No. 58-23921 has the same limiting voltage as that of the conventional varistor, and further voltage suppression capability is required for circuit protection.

【0005】また、各種装置からノイズが発生しないよ
うに、あるいは各種装置にノイズが侵入しないように、
各機器の入出力部にフェライトチップやコンデンサを取
り付け、電磁ノイズ対策を施しているが、これらの部品
を付加することは、多くの部品を必要とするため、基板
面積を大きくし、工程の複雑化を招き、コストアップに
つながるという問題がある。
Also, in order not to generate noise from various devices or to prevent noise from entering various devices,
Ferrite chips and capacitors are attached to the input / output parts of each device to prevent electromagnetic noise, but adding these parts requires many parts, increasing the board area and complicating the process. However, there is a problem in that it leads to cost increase.

【0006】そこで、バリスタ特性を有する半導体磁器
組成物と磁性磁器組成物を接合して一体化することによ
り、上記した問題を解消した複合機能素子を提供するこ
とができる。しかしながら、この複合機能素子は、異種
材料組成物を接合するため、これらの組成物の収縮や反
応を制御する必要がある。
Therefore, a semiconductor device composition having a varistor characteristic and a magnetic ceramic composition are joined and integrated to provide a multi-functional device which solves the above-mentioned problems. However, since this composite functional element bonds different material compositions, it is necessary to control the shrinkage and reaction of these compositions.

【0007】この発明の目的は、半導体磁器組成物と磁
性磁器組成物を接合することにより起こる、層はがれや
デラミネーションやクラックを抑制し、これらを接合す
ることでフェライトチップとコンデンサを兼ねて一体化
した、電磁ノイズ対策用部品となる複合機能素子を提供
することにある。
The object of the present invention is to suppress layer peeling, delamination and cracks caused by joining a semiconductor porcelain composition and a magnetic porcelain composition, and by joining them together, a ferrite chip and a capacitor are integrated. An object of the present invention is to provide a multi-functional element that is a reduced electromagnetic noise countermeasure component.

【0008】[0008]

【課題を解決するための手段】請求項1に係る発明は、
バリスタ特性を有する半導体磁器と、磁性材料磁器を接
合し、一体焼結して得られる複合素子において、半導体
磁器部と磁性体磁器部がBi23およびガラス組成物を
含有している複合機能素子である。
The invention according to claim 1 is
In a composite element obtained by joining a semiconductor porcelain having varistor characteristics and a magnetic material porcelain and integrally sintering, the semiconductor porcelain portion and the magnetic porcelain portion have a composite function containing Bi 2 O 3 and a glass composition. It is an element.

【0009】請求項2に係る発明は、ガラス組成物はホ
ウケイ酸亜鉛またはホウケイ酸ビスマスまたはホウケイ
酸鉛またはこれらの複合酸化物である。
In a second aspect of the invention, the glass composition is zinc borosilicate, bismuth borosilicate, lead borosilicate or a composite oxide thereof.

【0010】請求項3に係る発明は、半導体磁器がZn
O系からなり、Bi23およびガラス組成物が10wt%
以下(ただし、0wt%を除く)含有されている複合機能
素子である。
In the invention according to claim 3, the semiconductor porcelain is Zn
O-based, Bi 2 O 3 and glass composition 10 wt%
It is a compound functional element containing the following (excluding 0 wt%).

【0011】請求項4に係る発明は、磁性体磁器がニッ
ケル−亜鉛−鉄系フェライトからなり、Bi23および
ガラス組成物が10wt%以下(ただし、0wt%を除く)
含有されている複合機能素子である。
In the invention according to claim 4, the magnetic porcelain is made of nickel-zinc-iron-based ferrite, and Bi 2 O 3 and the glass composition are 10 wt% or less (excluding 0 wt%).
It is a multi-functional element contained.

【0012】[0012]

【作用】Bi23およびガラス組成物を半導体磁器部あ
るいは磁性体磁器部に添加することで、これらの異種材
料組成物を接合する場合に発生する、層はがれ、デラミ
ネーションやクラック、磁器相互の反応を抑えることが
可能となる。
By adding Bi 2 O 3 and the glass composition to the semiconductor porcelain portion or the magnetic porcelain portion, layer peeling, delamination, cracks, and porcelain mutual interference that occur when these different material compositions are joined It is possible to suppress the reaction of.

【0013】[0013]

【実施例】【Example】

[バリスタ材料の作成]原料として、純度99%以上の
ZnO,Bi23,CoCO3,MnO及びSb2
3を、それぞれ、98モル%、0.5モル%、0.5モ
ル%、0.5モル%0.5モル%の割合いで秤量し、さ
らにガラス組成物を表1のような組成のものを用いて0
wt%〜15wt%の範囲で秤量して添加した。なお、Bi
23はwt%に換算して2.8wt%含有している。この原
料に純水を加えボールミルにより24時間混合して混合
物スラリーを得た。次に得られたスラリーを濾過乾燥
し、造粒した後800℃の温度で2時間仮焼した。
[Preparation of Varistor Material] As raw materials, ZnO, Bi 2 O 3 , CoCO 3 , MnO and Sb 2 O having a purity of 99% or more are used.
3 was weighed in proportions of 98 mol%, 0.5 mol%, 0.5 mol%, 0.5 mol% and 0.5 mol%, respectively, and the glass composition having the composition shown in Table 1 was used. Using 0
It was weighed and added in the range of wt% to 15 wt%. Note that Bi
2 O 3 is contained in an amount of 2.8 wt% in terms of wt%. Pure water was added to this raw material and mixed by a ball mill for 24 hours to obtain a mixture slurry. Next, the obtained slurry was filtered, dried, granulated, and then calcined at a temperature of 800 ° C. for 2 hours.

【0014】[0014]

【表1】 [Table 1]

【0015】さらに、この仮焼物を粗粉砕した後、純水
を加え、ボールミルで微粉砕した。こうしてできたスラ
リーを濾過乾燥した後、有機バインダーと共に溶媒中に
分散してスラリーを得た。得られたスラリーからドクタ
ーブレード法により50μmの厚みのシートを作成し
た。このシートを打ち抜き、複数枚のグリーンシートを
得た。
Further, the calcined product was coarsely crushed, pure water was added, and finely crushed with a ball mill. The slurry thus obtained was filtered and dried, and then dispersed in a solvent together with an organic binder to obtain a slurry. A sheet having a thickness of 50 μm was prepared from the obtained slurry by the doctor blade method. This sheet was punched out to obtain a plurality of green sheets.

【0016】[フェライト材料の作成]原料として、純
度99%以上のFe23、NiO、ZnOをそれぞれ4
7モル%、30モル%、23モル%の割合で秤量し、純
水を加えボールミルにより24時間混合して混合物スラ
リーを得た。次に得られたスラリーを濾過乾燥し、造粒
した後1100℃の温度で2時間仮焼した。
[Preparation of Ferrite Material] Fe 2 O 3 , NiO and ZnO each having a purity of 99% or more are used as raw materials.
7 mol%, 30 mol% and 23 mol% were weighed, pure water was added and mixed by a ball mill for 24 hours to obtain a mixture slurry. The resulting slurry was filtered, dried, granulated, and then calcined at a temperature of 1100 ° C. for 2 hours.

【0017】さらに、この仮焼物を粗粉砕した後、Bi
23を1.0wt%、ガラス組成物を表1のような組成で
0wt%〜15wt%添加し純水を加えボールミルで24時
間混合粉砕した。このスラリーを濾過乾燥した後、有機
バインダーと共に溶媒中に分散してスラリーを得た。得
られたスラリーからドクターブレード法により50μm
の厚みのシートを作成した。このシートを打ち抜き、複
数枚のグリーンシートを得た。
Further, after roughly calcining the calcined product, Bi
2 O 3 was added in an amount of 1.0 wt%, a glass composition having a composition as shown in Table 1 was added in an amount of 0 wt% to 15 wt%, pure water was added, and the mixture was mixed and ground in a ball mill for 24 hours. After filtering and drying this slurry, it was dispersed in a solvent together with an organic binder to obtain a slurry. 50 μm from the obtained slurry by the doctor blade method
A sheet having a thickness of 1 was created. This sheet was punched out to obtain a plurality of green sheets.

【0018】[内部電極印刷・積層・焼成]図1に示す
ように、上記した工程で得られたバリスタシート1a、
1b、1cを準備するとともに、フェライトシート3
a、3bを準備した。そしてバリスタシート1bには導
電性ペーストによる金属パターン2aを印刷し、バリス
タシート1cには同様に金属パターン2bを印刷した。
[Printing / Laminating / Baking of Internal Electrodes] As shown in FIG. 1, the varistor sheet 1a obtained in the above steps,
1b and 1c are prepared, and the ferrite sheet 3
a and 3b were prepared. The varistor sheet 1b was printed with a metal pattern 2a made of a conductive paste, and the varistor sheet 1c was similarly printed with a metal pattern 2b.

【0019】またフェライトシート3bには導電性ペー
ストによる金属パターン2cを印刷した。なお、導電性
ペーストには銀とパラジウムが7:3の割合からなるも
のを用いた。また、バリスタシート1a、フェライトシ
ート3aは金属パターンを形成していないダミーシート
である。導電性ペーストの印刷は、スクリーン印刷法に
より印刷した。
On the ferrite sheet 3b, a metal pattern 2c made of a conductive paste was printed. The conductive paste used was silver and palladium in a ratio of 7: 3. The varistor sheet 1a and the ferrite sheet 3a are dummy sheets on which no metal pattern is formed. The conductive paste was printed by a screen printing method.

【0020】さらに、これらの印刷されたバリスタシー
ト1a、1b、1cとフェライトシート3a、3bを図
1に示すような順序で重ね、2t/cm2の圧力にて圧着し
た。こうしてできた圧着体を所定の大きさにカットし、
950℃で2時間焼成し複合機能素体を得た。図2は複
合機能素体4の積層断面図である。
Further, these printed varistor sheets 1a, 1b, 1c and ferrite sheets 3a, 3b were stacked in the order shown in FIG. 1 and pressure-bonded at a pressure of 2 t / cm 2 . Cut the crimped body thus made into a predetermined size,
The composite functional element was obtained by firing at 950 ° C. for 2 hours. FIG. 2 is a laminated sectional view of the composite functional element body 4.

【0021】以上の方法によって形成された素体4の外
観を調べた結果、バリスタおよびフェライトに添加した
Bi23およびガラス組成物の添加量により、層はがれ
やデラミネーションが発生した。その結果を表2に示
す。表2の*印はこの発明の請求範囲外である。表2の
()内の数値はBi23量を含めた添加量である。表2
の○、×はそれぞれの試料の層はがれやデラミネーショ
ンの発生度合いを示している。表2の○は10個の試料
中層はがれやデラミネーションがないもの、×は10個
の試料中層はがれやデラミネーションが5個以上発生し
たものである。
As a result of examining the appearance of the element body 4 formed by the above method, layer peeling and delamination occurred depending on the amounts of Bi 2 O 3 added to the varistor and ferrite and the glass composition. The results are shown in Table 2. The * mark in Table 2 is outside the scope of the claims of the present invention. The values in parentheses in Table 2 are addition amounts including the Bi 2 O 3 amount. Table 2
○ and × indicate the degree of occurrence of layer peeling and delamination of each sample. In Table 2, ◯ indicates that no peeling or delamination of 10 sample middle layers occurred, and x indicates that 5 or more peeling or delamination of 10 sample middle layers occurred.

【0022】[0022]

【表2】 [Table 2]

【0023】次に、層はがれやデラミネーションが発生
しなかった試料の素体に、図3に示すように、銀ペース
トを塗布し、800℃で10分間熱処理して、外部電極
5およびアース電極6を形成した。図3は複合機能素子
の斜視図である。
Next, as shown in FIG. 3, a silver paste was applied to the sample body in which no layer peeling or delamination had occurred, and heat treatment was carried out at 800 ° C. for 10 minutes to form the external electrode 5 and the ground electrode. 6 was formed. FIG. 3 is a perspective view of the multifunctional device.

【0024】こうして得られた試料に付いて、バリスタ
電圧、非直線係数、静電容量、誘電損失、インダクタン
ス、インピーダンスを評価した。その試験方法を下記に
説明する。バリスタ電圧は直流電流1mAに対して得られ
る電圧を測定した。非直線係数は直流電流1mAに対して
得られる電圧(V1mA)と直流電流10mAに対して得ら
れる電圧(V10mA)から次式により得た。α=1/lo
g(V10mA/V1mA)の式から計算で得た。
The samples thus obtained were evaluated for varistor voltage, non-linear coefficient, electrostatic capacity, dielectric loss, inductance and impedance. The test method will be described below. As the varistor voltage, the voltage obtained for a direct current of 1 mA was measured. The non-linear coefficient was obtained by the following formula from the voltage (V 1mA ) obtained for a direct current of 1 mA and the voltage (V 10 mA ) obtained for a direct current of 10 mA. α = 1 / lo
It was calculated from the formula of g (V 10mA / V 1mA ).

【0025】次に、静電容量および誘電損失を自動ブリ
ッジ式測定器を用いて周波数1MHz、1Vrms、25℃に
て測定した。インダクタンスは周波数1MHz、1Vrms、
25℃にて測定した。インピーダンスは周波数100MH
zの抵抗値である。これらの測定結果を表3に記す。表
3の*印はこの発明の請求範囲外である。また、**印
はデータに信頼性がないため数値を記載していない。
Next, capacitance and dielectric loss were measured at a frequency of 1 MHz, 1 Vrms and 25 ° C. using an automatic bridge type measuring device. Inductance is frequency 1MHz, 1Vrms,
It was measured at 25 ° C. Impedance is frequency 100MH
is the resistance value of z. The results of these measurements are shown in Table 3. The mark * in Table 3 is outside the scope of the claims of the present invention. In addition, the numbers with ** are not shown because the data are not reliable.

【0026】[0026]

【表3】 [Table 3]

【0027】以上のようにBi23およびガラス組成物
を含有させることにより、低温での焼成が可能となり、
ガラス量をコントロールすることでバリスタとフェライ
トの収縮率を合わせることができる。また、Bi23
よびガラス組成物を含有してもバリスタ特性やインダク
タンスに対してのガラスの影響は小さく問題のないもの
である。ただし、Bi23とガラスの添加量が10wt%
を越えるとインダクタンスが減少し、高周波インピーダ
ンスが減少する。
By incorporating Bi 2 O 3 and the glass composition as described above, it becomes possible to perform firing at a low temperature,
The varistor and ferrite shrinkage can be matched by controlling the glass amount. Further, even if Bi 2 O 3 and the glass composition are contained, the influence of the glass on the varistor characteristics and the inductance is small and there is no problem. However, the addition amount of Bi 2 O 3 and glass is 10 wt%
When it exceeds, the inductance decreases and the high frequency impedance decreases.

【0028】この発明では、図1、図2に示すように、
フェライトシート3を1層、バリスタシート1a、1
b、1cをフェライトシート3a、3bの両側に3層ず
つ配した構造であるが、これはこの発明を説明するため
の必要最低限の積層数を示したものである。バリスタシ
ート1a、1b、1c、フェライトシート3a、3bの
積層数は図によらず任意である。また、積層方向も図に
示したものだけでなく、金属パターン2a、2b、2c
が他の金属パターン2a、2b、2cと接触しなけれ
ば、積層方向にこだわらない。
In the present invention, as shown in FIG. 1 and FIG.
One layer of ferrite sheet 3, varistor sheet 1a, 1
This is a structure in which three layers b and 1c are arranged on both sides of the ferrite sheets 3a and 3b, and this shows the minimum number of layers necessary for explaining the present invention. The number of laminated varistor sheets 1a, 1b, 1c and ferrite sheets 3a, 3b is arbitrary regardless of the figure. Also, the stacking direction is not limited to that shown in the figure, and the metal patterns 2a, 2b, 2c
Does not stick to the stacking direction unless it contacts the other metal patterns 2a, 2b, 2c.

【0029】[0029]

【発明の効果】この発明により、バリスタとフェライト
を一体焼結しても、Bi23およびガラス組成物により
それぞれの組成物の反応や相互拡散が抑えられ、また、
層はがれやデラミネーションやクラックを防止でき、そ
れぞれが有する電気特性を損なうことなく複合機能を有
する素子ができる。さらに、バリスタとフェライトを複
合させることにより、トランジェントノイズ等の保護を
ふくめ電磁ノイズ対策用素子が可能となる。さらにま
た、一体焼結化することにより、より小型で安価な素子
が得られる。
According to the present invention, even if the varistor and the ferrite are integrally sintered, the reaction and mutual diffusion of the respective compositions are suppressed by the Bi 2 O 3 and the glass composition.
Layer peeling, delamination, and cracks can be prevented, and an element having a composite function can be formed without impairing the electrical characteristics of each. Furthermore, by combining a varistor and a ferrite, it is possible to provide an electromagnetic noise countermeasure element that includes protection against transient noise and the like. Furthermore, by integrally sintering, a smaller and cheaper element can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の複合機能素子の分解斜視図である。FIG. 1 is an exploded perspective view of a composite function element of the present invention.

【図2】この発明の複合機能素体の積層断面図である。FIG. 2 is a laminated cross-sectional view of a composite functional element body of the present invention.

【図3】この発明の複合機能素子の斜視図である。FIG. 3 is a perspective view of a multifunctional device according to the present invention.

【符号の説明】[Explanation of symbols]

1a、1b、1c バリスタシート 2a、2b、2c 金属パターン 3a、3b フェライトシート 4 複合機能素体 5 外部電極 6 アース電極 1a, 1b, 1c Varistor sheet 2a, 2b, 2c Metal pattern 3a, 3b Ferrite sheet 4 Complex functional element 5 External electrode 6 Earth electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 バリスタ特性を有する半導体磁器と、磁
性材料磁器を接合し、一体焼結して得られる複合素子に
おいて、前記半導体磁器部と前記磁性体磁器部がBi2
3およびガラス組成物を含有していることを特徴とす
る複合機能素子。
1. In a composite element obtained by joining a semiconductor porcelain having varistor characteristics and a magnetic material porcelain and integrally sintering, the semiconductor porcelain part and the magnetic porcelain part are Bi 2
A multi-functional device comprising O 3 and a glass composition.
【請求項2】 前記ガラス組成物はホウケイ酸亜鉛また
はホウケイ酸ビスマスまたはホウケイ酸鉛またはこれら
の複合酸化物であることを特徴とする請求項1記載の複
合機能素子。
2. The multifunctional device according to claim 1, wherein the glass composition is zinc borosilicate, bismuth borosilicate, lead borosilicate or a composite oxide thereof.
【請求項3】 前記半導体磁器がZnO系からなり、B
23およびガラス組成物が10wt%以下(ただし、0
wt%を除く)含有されていることを特徴とする請求項1
および2記載の複合機能素子。
3. The semiconductor porcelain is made of ZnO, and B
i 2 O 3 and glass composition are 10 wt% or less (however, 0
(excluding wt%) is contained.
And the multi-functional device described in 2.
【請求項4】 前記磁性体磁器がニッケル−亜鉛−鉄系
フェライトからなり、Bi23およびガラス組成物が1
0wt%以下(ただし、0wt%を除く)含有されているこ
とを特徴とする請求項1および2記載の複合機能素子。
4. The magnetic porcelain is made of nickel-zinc-iron-based ferrite, and Bi 2 O 3 and the glass composition are 1
3. The multi-functional element according to claim 1, wherein the content is 0 wt% or less (excluding 0 wt%).
JP6011140A 1994-02-02 1994-02-02 Multifunction element Pending JPH07220906A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6011140A JPH07220906A (en) 1994-02-02 1994-02-02 Multifunction element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6011140A JPH07220906A (en) 1994-02-02 1994-02-02 Multifunction element

Publications (1)

Publication Number Publication Date
JPH07220906A true JPH07220906A (en) 1995-08-18

Family

ID=11769721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6011140A Pending JPH07220906A (en) 1994-02-02 1994-02-02 Multifunction element

Country Status (1)

Country Link
JP (1) JPH07220906A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216636A (en) * 2005-02-02 2006-08-17 Tdk Corp Composite laminated electronic component
JP2006245258A (en) * 2005-03-03 2006-09-14 Tdk Corp Compound laminated electronic component
US7468881B2 (en) 2006-12-07 2008-12-23 Tdk Corporation Multilayer electronic component
US7529077B2 (en) 2007-01-12 2009-05-05 Tdk Corporation Composite electronic component
US7652554B2 (en) 2005-05-02 2010-01-26 Tdk Corporation Multilayer filter
US7719387B2 (en) 2007-03-27 2010-05-18 Tdk Corporation Multilayer filter composed of varistor section and inductor section
KR101504798B1 (en) * 2011-09-05 2015-03-23 삼성전기주식회사 Magnetic substrate, common mode filter, method for manufacturing magnetic substrate and mehtod for manufacturing common mode filter
JP2015162499A (en) * 2014-02-26 2015-09-07 Koa株式会社 Method for manufacturing zinc oxide-based varistor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216636A (en) * 2005-02-02 2006-08-17 Tdk Corp Composite laminated electronic component
JP2006245258A (en) * 2005-03-03 2006-09-14 Tdk Corp Compound laminated electronic component
US7652554B2 (en) 2005-05-02 2010-01-26 Tdk Corporation Multilayer filter
US7468881B2 (en) 2006-12-07 2008-12-23 Tdk Corporation Multilayer electronic component
US7529077B2 (en) 2007-01-12 2009-05-05 Tdk Corporation Composite electronic component
US7719387B2 (en) 2007-03-27 2010-05-18 Tdk Corporation Multilayer filter composed of varistor section and inductor section
KR101504798B1 (en) * 2011-09-05 2015-03-23 삼성전기주식회사 Magnetic substrate, common mode filter, method for manufacturing magnetic substrate and mehtod for manufacturing common mode filter
US9881726B2 (en) 2011-09-05 2018-01-30 Samsung Electro-Mechanis Co., Ltd. Method for manufacturing magnetic substrate and common mode filter
JP2015162499A (en) * 2014-02-26 2015-09-07 Koa株式会社 Method for manufacturing zinc oxide-based varistor

Similar Documents

Publication Publication Date Title
US5412357A (en) Noise filter having non-linear voltage-dependent resistor body with a resistive layer
KR101181055B1 (en) Dielectric ceramic composition, complex electronic device and multilayer ceramic capacitor
JP3033972B2 (en) Alumina multilayer wiring board and method of manufacturing the same
JPH03173402A (en) Chip varistor
JPH07220906A (en) Multifunction element
JP3471839B2 (en) Dielectric porcelain composition
JP4748831B2 (en) Electronic components
JP2000151325A (en) Stacked chip-type noise filter and its manufacture
KR100229768B1 (en) Composite functional device and method for producing the same
JPH06124807A (en) Laminated chip component
US6642167B1 (en) Dielectric ceramic composition, monolithic ceramic substrate, ceramic electronic component, and monolithic ceramic electronic component
US6492733B2 (en) Laminated electronic component
JPH1117483A (en) Lamination 1c-type noise filter and its producing method
JPH07192905A (en) Composite functional element
JPH02109202A (en) Ceramic inductor parts and ceramic lc parts
JP3697975B2 (en) Dielectric ceramic composition, ceramic multilayer substrate, ceramic electronic component, and multilayer ceramic electronic component
JP2007201143A (en) Joining intermediate layer and composite laminate electronic component
JPH02232915A (en) Chip type lc composite ceramic component
JP4466567B2 (en) Semiconductor ceramic electronic component and manufacturing method thereof
JPH0722210A (en) Composite function element
JPH1022129A (en) Laminated impedance element
JP3512542B2 (en) Multilayer capacitors
JP3071627B2 (en) Semiconductor device
JPS58163102A (en) Conductive paste
JPH0210607A (en) Conducting paste and thick film component using it