JP2007201143A - Joining intermediate layer and composite laminate electronic component - Google Patents

Joining intermediate layer and composite laminate electronic component Download PDF

Info

Publication number
JP2007201143A
JP2007201143A JP2006017514A JP2006017514A JP2007201143A JP 2007201143 A JP2007201143 A JP 2007201143A JP 2006017514 A JP2006017514 A JP 2006017514A JP 2006017514 A JP2006017514 A JP 2006017514A JP 2007201143 A JP2007201143 A JP 2007201143A
Authority
JP
Japan
Prior art keywords
layer
ferrite
varistor
zno
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006017514A
Other languages
Japanese (ja)
Inventor
Hidenobu Umeda
秀信 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006017514A priority Critical patent/JP2007201143A/en
Publication of JP2007201143A publication Critical patent/JP2007201143A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a composite laminate electronic component not only capable of surely joining/integrating a varistor element having a varistor layer and an internal electrode with an inductor element having a ferrite layer and an internal conductor via a joining intermediate layer, but also preventing an adverse influence as deterioration in characteristics to the varistor element and the inductor element, wherein the joining intermediate layer itself has high resistivity and high reliability. <P>SOLUTION: The composite laminate electronic component includes the varistor element (10) having the varistor layer and the internal electrode, the inductor element (20) having the ferrite layer and the internal conductor, and the joining intermediate layer (50) interposed for joining both elements. The ferrite layer is made of ferrite. The varistor layer mainly contains ZnO. The joining intermediate layer contains the ferrite and ZnO as dominant components; and contains at least one kind selected from a group including magnesium oxide, calcium oxide, strontium oxide, and barium oxide as an additional ingredient. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、バリスタ層と内部電極を有するバリスタ素子部と、フェライト層と内部導体を有するインダクタ素子部双方のブロックを接合するために介在される接合中間層およびこれを用いた複合積層型電子部品に関し、特に、確実に接合・一体化させることができることはもとより、バリスタ素子部とインダクタ素子部への特性劣化という悪影響を及ぼすことなく高い抵抗率を有する接合中間層、およびそれを用いた(信頼性に優れる)複合積層型電子部品に関する。   The present invention relates to a varistor element part having a varistor layer and an internal electrode, a joining intermediate layer interposed for joining blocks of both an inductor element part having a ferrite layer and an internal conductor, and a composite multilayer electronic component using the same In particular, a junction intermediate layer having a high resistivity without adversely affecting the characteristics of the varistor element part and the inductor element part as well as being able to be reliably joined and integrated, and the use thereof (reliability) The present invention relates to a composite multilayer electronic component.

コンピュータ機器等では、機器自らノイズを発生させないように、また、外部から機器内にノイズを侵入させないように、回路基板の入出力部や回路途中にフェライトチップやコンデンサチップやバリスタ等が組み込まれている。   In computer equipment etc., ferrite chips, capacitor chips, varistors, etc. are incorporated in the input / output part of the circuit board and in the middle of the circuit so that the equipment itself does not generate noise and also does not allow noise to enter the equipment from the outside. Yes.

しかしながら、積層型バリスタ、インダクタ(フェライトチップ)、コンデンサチップ等の多くの部品を回路基板に付加すると、これらの部品が基板面積を多く占有してしまい、実装スペースが拡大してしまうという問題がある。また、部品点数が増えることによりコストアップの問題が生じてしまう。   However, if many parts such as a multilayer varistor, inductor (ferrite chip), capacitor chip, etc. are added to the circuit board, these parts occupy a large area of the board, resulting in an increase in mounting space. . In addition, an increase in the number of parts causes a problem of cost increase.

このような問題に対して各素子チップを互いに接合させた状態で一体化焼結させて複合部品をつくり、部品のコンパクト化、実装スペースの削減化等を図る試みがなされている。   In order to deal with such problems, attempts have been made to make a composite part by integrally sintering each element chip in a state where the element chips are joined to each other, thereby reducing the size of the part and reducing the mounting space.

特に、一体化焼結が困難とされているバリスタとインダクタ(フェライトチップ)の一体化に関する先行技術として、例えば、特開平7−22210号公報や特開平7−220906号公報には、層はがれやデラミネ−ションやクラックを抑制した複合機能素子を提供することを目的とし、バリスタ特性を有する半導体磁器と、磁性材料磁器を接合して一体成形する場合において、半導体磁器と磁性材料磁器の双方にBi23やガラス組成物を添加する旨の提案がなされている。 In particular, as prior arts related to the integration of a varistor and an inductor (ferrite chip), which are difficult to perform integrated sintering, for example, in Japanese Patent Application Laid-Open Nos. 7-22210 and 7-220906, layer peeling is performed. In order to provide a composite functional element in which delamination and cracks are suppressed, in the case where a semiconductor ceramic having varistor characteristics and a magnetic material ceramic are joined and integrally formed, Bi is applied to both the semiconductor ceramic and the magnetic material ceramic. Proposals have been made to add 2 O 3 and glass compositions.

しかしながら、フェライトやバリスタにBi23やガラス組成物を添加するとフェライトの磁気特性やバリスタの電気特性に悪影響を及ぼすという問題が生じる。また、接合界面にクラックが生じやすい傾向があり、さらには、製品化に十分なだけの接合力を得ることは極めて困難といえる。 However, when Bi 2 O 3 or a glass composition is added to a ferrite or varistor, there arises a problem that the magnetic properties of the ferrite or the electrical properties of the varistor are adversely affected. In addition, cracks tend to occur at the bonding interface, and it can be said that it is extremely difficult to obtain a bonding force sufficient for commercialization.

新たに、接合する材料同士を混合して作製した中間材を用いる手法も提案されている。例えば、特開平4−284610号公報に開示のごとく、フェライトと誘電体のように抵抗率の高いもの同士を混合する場合は双方の素子間の絶縁性に対する問題は少ない。しかしながら、特開平9−283339号公報に開示のごとく、バリスタ(ZnO)のように抵抗率が0.1(Ω・m)と低いものをフェライトと混合すると中間材として高い抵抗率を確保することができなくなってしまい双方の素子間の絶縁性に問題が生じてしまう。   A method using an intermediate material produced by mixing materials to be joined has also been proposed. For example, as disclosed in JP-A-4-284610, when high resistivity materials such as ferrite and dielectric are mixed, there are few problems with respect to insulation between the two elements. However, as disclosed in Japanese Patent Laid-Open No. 9-283339, when a low resistivity such as varistor (ZnO) of 0.1 (Ω · m) is mixed with ferrite, a high resistivity is ensured as an intermediate material. As a result, a problem arises in the insulation between the two elements.

また、複合積層型電子部品に直接関係するものではないが、特開平6−89803号公報や特開2005−51052号公報にはバリスタ表面の高抵抗化処理に関係する記載がなされている。   Further, although not directly related to the composite multilayer electronic component, Japanese Patent Application Laid-Open No. 6-89803 and Japanese Patent Application Laid-Open No. 2005-51052 include a description related to high resistance treatment on the varistor surface.

特開平7−22210号公報JP 7-22210 A 特開平7−220906号公報Japanese Patent Laid-Open No. 7-220906 特開平4−284610号公報JP-A-4-284610 特開平9−283339号公報Japanese Patent Laid-Open No. 9-283339 特開平6−89803号公報JP-A-6-89803 特開2005−51052号公報JP 2005-51052 A

このような実状のもとに本発明は創案されたものであって、その目的は、バリスタ層と内部電極を有するバリスタ素子部と、フェライト層と内部導体を有するインダクタ素子部との双方のブロックを、確実に接合・一体化させることができることはもとより、バリスタ素子部とインダクタ素子部への特性劣化という悪影響を及ぼすことなく高い抵抗率を有する接合中間層、およびそれを用いた信頼性に優れる複合積層型電子部品を提供することにある。   The present invention has been devised under such circumstances, and its purpose is to block both a varistor element part having a varistor layer and an internal electrode, and an inductor element part having a ferrite layer and an internal conductor. In addition to being able to be bonded and integrated reliably, the junction intermediate layer having a high resistivity without adversely affecting the characteristics of the varistor element portion and the inductor element portion, and excellent reliability using the same It is to provide a composite laminated electronic component.

このような課題を解決するために、本発明は、バリスタ層と内部電極を有するバリスタ素子部と、フェライト層と内部導体を有するインダクタ素子部と、これらの双方の素子部を接合するために介在される接合中間層であって、前記接合対象であるフェライト層は、フェライトからなり、前記バリスタ層は、その主成分がZnOからなり、前記接合中間層は、前記フェライトと前記ZnOを主成分として含み、酸化マグネシウム、酸化カルシウム、酸化ストロンチウム、および酸化バリウムのグループから選択された少なくとも1種とを添加成分として含み、前記添加成分の総和量が、MgO、CaO、SrO、BaO換算で主成分中のZnOに対して、2〜10wt%含有されてなるように構成される。   In order to solve such a problem, the present invention provides a varistor element part having a varistor layer and an internal electrode, an inductor element part having a ferrite layer and an internal conductor, and an intervening element for joining both of these element parts. The ferrite layer to be joined is made of ferrite, the varistor layer is mainly composed of ZnO, and the joint intermediate layer is composed mainly of the ferrite and the ZnO. And containing at least one selected from the group consisting of magnesium oxide, calcium oxide, strontium oxide, and barium oxide as an additive component, and the total amount of the additive components in the main component in terms of MgO, CaO, SrO, BaO It is comprised so that 2-10 wt% may be contained with respect to ZnO.

また、本発明の接合中間層の好ましい態様として、前記フェライトと前記ZnOとの含有比率は、5:95〜95:5Vol(体積)%とされる。   Moreover, as a preferable aspect of the joining intermediate | middle layer of this invention, the content ratio of the said ferrite and the said ZnO shall be 5: 95-95: 5Vol (volume)%.

また、本発明の接合中間層の好ましい態様として、その厚さは、90〜400μmとされる。   Moreover, as a preferable aspect of the joining intermediate | middle layer of this invention, the thickness shall be 90-400 micrometers.

本発明の複合積層型電子部品は、バリスタ層と内部電極を有するバリスタ素子部と、フェライト層と内部導体を有するインダクタ素子部と、これらの双方の素子部を接合するために介在される接合中間層とを有し、前記フェライト層は、フェライトからなり、前記バリスタ層は、その主成分がZnOからなり、前記接合中間層は、前記フェライトと前記ZnOを主成分として含み、酸化マグネシウム、酸化カルシウム、酸化ストロンチウム、および酸化バリウムのグループから選択された少なくとも1種とを添加成分として含み、前記添加成分の総和量が、MgO、CaO、SrO、BaO換算で主成分中のZnOに対して、2〜10wt%含有されてなるように構成される。   The composite multilayer electronic component of the present invention includes a varistor element part having a varistor layer and an internal electrode, an inductor element part having a ferrite layer and an internal conductor, and a junction intermediate interposed between the element parts. The ferrite layer is composed of ferrite, the varistor layer is composed mainly of ZnO, and the joining intermediate layer includes the ferrite and ZnO as the main components, and includes magnesium oxide and calcium oxide. , Strontium oxide, and at least one selected from the group of barium oxide as an additive component, and the total amount of the additive component is 2 with respect to ZnO in the main component in terms of MgO, CaO, SrO, BaO It is comprised so that it may contain -10 wt%.

また、本発明の複合積層型電子部品の好ましい態様として、前記接合中間層において主成分として含有される前記フェライトと前記ZnOとの含有比率が5:95〜95:5Vol(体積)%であるように構成される。   As a preferred embodiment of the composite multilayer electronic component of the present invention, the content ratio of the ferrite and ZnO contained as main components in the joining intermediate layer is 5:95 to 95: 5 Vol (volume)%. Configured.

また、本発明の複合積層型電子部品の好ましい態様として、前記接合中間層は、N=2〜6層の積層体構造からなり、インダクタ素子部に近づく位置にある層ほど、前記フェライトの含有率が高くなるように設定されて構成される。   Moreover, as a preferable aspect of the composite multilayer electronic component of the present invention, the bonding intermediate layer has a multilayer structure of N = 2 to 6 layers, and the layer closer to the inductor element portion has a content ratio of the ferrite. Is set to be high.

また、本発明の複合積層型電子部品の好ましい態様として、前記接合中間層の厚さは、90〜400μmとされる。   As a preferred embodiment of the composite multilayer electronic component of the present invention, the thickness of the joining intermediate layer is 90 to 400 μm.

また、本発明の接合中間層の好ましい態様として、前記バリスタ層は、その主成分であるZnOが95〜98モル%含有されてなるように構成される。   Moreover, as a preferable aspect of the bonding intermediate layer of the present invention, the varistor layer is configured to contain 95 to 98 mol% of ZnO as a main component thereof.

本発明は、バリスタ層と内部電極を有するバリスタ素子部と、フェライト層と内部導体を有するインダクタ素子部との双方の素子部を接合するための接合中間層、および当該接合中間層を介して接合された複合積層型電子部品であって、前記フェライト層は、フェライトからなり、前記バリスタ層は、その主成分がZnOからなり、前記接合中間層は、前記フェライトと前記ZnOを主成分として含み、酸化マグネシウム、酸化カルシウム、酸化ストロンチウム、および酸化バリウムのグループから選択された少なくとも1種とを添加成分として含み、前記添加成分の総和量が、MgO、CaO、SrO、BaO換算で主成分中のZnOに対して、2〜10wt%含有されてなるように構成されているので、バリスタ素子部とインダクタ素子部とを確実に接合・一体化させることができることはもとより、バリスタ素子部とインダクタ素子部への特性劣化という悪影響を及ぼすことなく、接合中間層そのもの自体が高い抵抗率を有する。そのため、当該接合中間層を用いて接合された複合積層型電子部品は、信頼性に優れた電子部品となる。   The present invention relates to a junction intermediate layer for joining both element portions of a varistor element portion having a varistor layer and an internal electrode, an inductor element portion having a ferrite layer and an internal conductor, and a junction via the junction intermediate layer. In the composite multilayer electronic component, the ferrite layer is made of ferrite, the varistor layer is made of ZnO as a main component, and the joining intermediate layer contains the ferrite and the ZnO as main components, At least one selected from the group consisting of magnesium oxide, calcium oxide, strontium oxide, and barium oxide is included as an additive component, and the total amount of the additive component is ZnO in the main component in terms of MgO, CaO, SrO, BaO In contrast, the varistor element portion and the inductor element are configured so as to be contained in an amount of 2 to 10 wt%. DOO be can be reliably bonded and integrated the well, without adversely affecting that characteristic degradation of the varistor device portion and an inductor device portion having a bonding intermediate layer itself itself has high resistivity. Therefore, the composite multilayer electronic component bonded using the bonding intermediate layer is an electronic component having excellent reliability.

本発明は、バリスタ層と内部電極を有するバリスタ素子部と、フェライト層と内部導体を有するインダクタ素子部との双方の素子部を接合するための接合中間層および、当該接合中間層を用いて双方の素子部が接合された複合積層型電子部品に関するものである。   The present invention relates to a junction intermediate layer for joining both element portions of a varistor element portion having a varistor layer and an internal electrode, and an inductor element portion having a ferrite layer and an internal conductor, and both using the junction intermediate layer. The present invention relates to a composite multilayer electronic component to which the element portions are joined.

本発明の要部は、特に、従来より接合が困難とされていた上記の双方の素子部の接合を確実に行なえるようにするとともに、接合中間層そのもの自体が高い抵抗率を有し信頼性に優れた接合中間層の仕様の設定にある。   The essential part of the present invention is to make it possible to surely join both of the above-mentioned element parts, which have been difficult to join, and the joining intermediate layer itself has high resistivity and reliability. It is in the setting of the specifications of the excellent bonding interlayer.

本発明の要部である接合中間層の仕様設定の説明をする前に、複合積層型電子部品の一例の全体構成の説明を図1〜図2を参照しつつ説明する。なお、図示されている例はあくまでもバリスタ素子部とインダクタ素子部を接合する状態を模式的に示すためのものであり、これにチップコンデンサ等をさらに積層付加するようにモディファイした部品としてもよい。   Before describing the specification setting of the joining intermediate layer, which is the main part of the present invention, an explanation of the overall configuration of an example of a composite multilayer electronic component will be given with reference to FIGS. Note that the illustrated example is merely for schematically showing a state in which the varistor element portion and the inductor element portion are joined, and a modified component in which a chip capacitor or the like is further added thereto may be used.

図1は、複合積層型電子部品を示す斜視図である。図2は、複合積層型電子部品の積層構造を分かりやすく説明するための積層体の分解斜視図である。   FIG. 1 is a perspective view showing a composite laminated electronic component. FIG. 2 is an exploded perspective view of a laminated body for easy understanding of the laminated structure of the composite laminated electronic component.

複合積層型電子部品100は、図1に示されるように、略直方体形状の積層体1を備えており、積層体1により積層型電子部品100の本体が構成される。積層体1は、それぞれ対向する一対の側面9a,9bと、一対の側面9c,9dと、一対の上面9e及び底面9fとを有し、これらの各面9a〜9fにより略直方体形状を呈している。なお、底面9fは、複合積層型電子部品100が外部基板に実装されたときに、当該外部基板に対向する面である。   As shown in FIG. 1, the composite multilayer electronic component 100 includes a substantially rectangular parallelepiped laminate 1, and the laminate 1 constitutes a main body of the multilayer electronic component 100. The laminated body 1 has a pair of side surfaces 9a and 9b facing each other, a pair of side surfaces 9c and 9d, and a pair of upper surfaces 9e and bottom surfaces 9f, and these surfaces 9a to 9f have a substantially rectangular parallelepiped shape. Yes. The bottom surface 9f is a surface facing the external substrate when the composite multilayer electronic component 100 is mounted on the external substrate.

また、複合積層型電子部品100は、積層体1の側面9a上に形成された入力端子(第1の端子電極)3と、側面9b上に形成された出力端子(第2の端子電極)5と、側面9c,9d上に形成された一対のグランド端子(第3の端子電極)7とを備えている。入力端子3は、側面9aの全面を覆い、更にその一部が各面9c〜9f上に回りこんで形成されている。出力端子5は、側面9bの全面を覆い、更にその一部が各面9c〜9f上に回り込んで形成されている。各グランド端子7は、積層体1の積層方向に帯状に伸びると共に、更にその両端部が上面9e及び底面9fに回り込んで形成されている。   The composite multilayer electronic component 100 includes an input terminal (first terminal electrode) 3 formed on the side surface 9a of the multilayer body 1 and an output terminal (second terminal electrode) 5 formed on the side surface 9b. And a pair of ground terminals (third terminal electrodes) 7 formed on the side surfaces 9c and 9d. The input terminal 3 covers the entire surface of the side surface 9a, and a part thereof is formed so as to wrap around the surfaces 9c to 9f. The output terminal 5 covers the entire surface of the side surface 9b, and a part of the output terminal 5 wraps around the surfaces 9c to 9f. Each ground terminal 7 extends in a strip shape in the stacking direction of the stacked body 1, and further, both end portions thereof are formed to wrap around the upper surface 9 e and the bottom surface 9 f.

本発明における複合積層型電子部品100は、図2に示されるように積層体1の構成部材としてバリスタ素子部10と、インダクタ素子部20とを有している。   The composite multilayer electronic component 100 according to the present invention includes a varistor element portion 10 and an inductor element portion 20 as constituent members of the multilayer body 1 as shown in FIG.

〔バリスタ素子部10についての説明〕
まず、バリスタ素子部10の構成について説明する。バリスタ素子部10は、いわゆる内部電極であるホット電極B1、グランド電極B2及びそれらの導出部B1a,B2aがそれぞれ形成されたバリスタ用グリーンシートA2,A3を含む複数(本第1実施形態では4枚)のバリスタ用グリーンシートA1〜A4が積層されることにより構成される。ホット電極B1は信号用のバリスタ電極であり、グランド電極B2は接地用のバリスタ電極である。
[Description of Varistor Element Unit 10]
First, the configuration of the varistor element unit 10 will be described. The varistor element section 10 includes a plurality of varistor green sheets A2 and A3 on which hot electrodes B1 and ground electrodes B2 which are so-called internal electrodes and lead-out sections B1a and B2a are formed (four sheets in the first embodiment). ) Varistor green sheets A1 to A4 are laminated. The hot electrode B1 is a varistor electrode for signals, and the ground electrode B2 is a varistor electrode for grounding.

実際の複合積層型電子部品100は、バリスタ用グリーンシートA1〜A4間の境界が視認できない程度に一体化されている。バリスタ用グリーンシートA1〜A4は、焼成されることによりバリスタ層として機能する。   The actual composite multilayer electronic component 100 is integrated to such an extent that the boundaries between the varistor green sheets A1 to A4 cannot be visually recognized. The varistor green sheets A1 to A4 function as a varistor layer by firing.

バリスタ用グリーンシートA1〜A4は、例えばZnO、Co34、Pr611、CaCO3、SiO2の混合紛を原料としたスラリーをドクターブレード法によってフィルム上に塗布することで形成される。このバリスタ用グリーンシートA1〜A4の組成により、印加される電圧に対して抵抗値が非直線的に変化する電圧非直線性が発現することとなる。また、バリスタ用グリーンシートA1〜A4の厚みは、例えば30μm程度である。なお、バリスタ用グリーンシートA1〜A4の組成については後に詳述する。 The varistor green sheets A1 to A4 are formed, for example, by applying a slurry using a mixed powder of ZnO, Co 3 O 4 , Pr 6 O 11 , CaCO 3 , and SiO 2 as a raw material on a film by a doctor blade method. . Due to the composition of the varistor green sheets A1 to A4, voltage non-linearity in which the resistance value changes non-linearly with respect to the applied voltage appears. The thickness of the varistor green sheets A1 to A4 is, for example, about 30 μm. The composition of the varistor green sheets A1 to A4 will be described in detail later.

バリスタ用グリーンシートと電極との関係についてさらに詳述する。バリスタ用グリーンシートA2の表面には、ホット電極B1及び導出部B1aがそれぞれ形成されており、ホット電極B1は、バリスタ用グリーンシートA2よりも一回り小さな略長方形状を呈している。ホット電極B1には、一方の短辺の中央部に導出部B1aが一体的に形成されている。ホット電極B1の導出部B1aは、略矩形状を呈しており、バリスタ用グリーンシートA2の縁に引き出され、その端部がバリスタ用グリーンシートA2の端面に露出している。このため、ホット電極B1の導出部B1aは、入力端子3に電気的に接続される。   The relationship between the varistor green sheet and the electrode will be described in further detail. A hot electrode B1 and a lead-out portion B1a are formed on the surface of the varistor green sheet A2, and the hot electrode B1 has a substantially rectangular shape that is slightly smaller than the varistor green sheet A2. The hot electrode B1 is integrally formed with a lead-out portion B1a at the center of one short side. The lead-out part B1a of the hot electrode B1 has a substantially rectangular shape, is drawn to the edge of the varistor green sheet A2, and its end is exposed at the end face of the varistor green sheet A2. For this reason, the lead-out part B1a of the hot electrode B1 is electrically connected to the input terminal 3.

バリスタ用グリーンシートA3の表面には、グランド電極B2及び導出部B2aがそれぞれ形成されている。グランド電極B2は、バリスタ用グリーンシートA3よりも一回り小さな略長方形状を呈している。グランド電極B2には、両短辺の中央部に一対の導出部B2aがそれぞれ一体的に形成されている。グランド電極B2の導出部B2aは、略矩形状を呈しており、バリスタ用グリーンシートA3の縁に引き出され、その端部がバリスタ用グリーンシートA3の端面に露出している。このため、グランド電極B2の導出部B2aは、各グランド端子7にそれぞれ接続されることとなる。   A ground electrode B2 and a lead-out portion B2a are formed on the surface of the varistor green sheet A3. The ground electrode B2 has a substantially rectangular shape that is slightly smaller than the varistor green sheet A3. In the ground electrode B2, a pair of lead-out portions B2a are integrally formed at the center of both short sides. The lead-out part B2a of the ground electrode B2 has a substantially rectangular shape, is drawn out to the edge of the varistor green sheet A3, and its end is exposed at the end face of the varistor green sheet A3. For this reason, the lead-out part B2a of the ground electrode B2 is connected to each ground terminal 7 respectively.

以上のように、各バリスタ用グリーンシートA1〜A4が積層され、ホット電極B1とグランド電極B2とがバリスタ用グリーンシートA2を挟むことで、バリスタVが構成される。なお、ホット電極B1、グランド電極B2及び各導出部B1a,B2aは、それぞれ例えば、Pdを主成分とするペーストをバリスタ用グリーンシートA2,A3にスクリーン印刷することにより形成される。ホット電極B1、グランド電極B2及び導出部B1a,B2aの厚みは、例えば5μm程度に設定される。   As described above, the varistor green sheets A1 to A4 are laminated, and the varistor V is configured by sandwiching the varistor green sheet A2 between the hot electrode B1 and the ground electrode B2. The hot electrode B1, the ground electrode B2, and the lead-out portions B1a and B2a are formed, for example, by screen-printing a paste mainly composed of Pd on the varistor green sheets A2 and A3. The thicknesses of the hot electrode B1, the ground electrode B2, and the lead-out portions B1a and B2a are set to about 5 μm, for example.

〔インダクタ素子部20についての説明〕
次いで、インダクタ素子部20の一つの構成例について説明する。インダクタ素子部20は、フェライト層と内部導体を有するインダクタ素子部と、内部導体である導体パターンB3〜B13を備えるインダクタ用グリーンシートA6〜A11を含む複数(本第1実施形態では7枚)のインダクタ用グリーンシート(フェライト層)A5〜A12が積層されることにより構成される。
[Description of Inductor Element 20]
Next, one configuration example of the inductor element unit 20 will be described. The inductor element portion 20 includes a plurality (seven in this first embodiment) of inductor element portions having a ferrite layer and an inner conductor, and inductor green sheets A6 to A11 including conductor patterns B3 to B13 which are inner conductors. Inductor green sheets (ferrite layers) A5 to A12 are laminated.

実際の複合積層型電子部品100は、インダクタ用グリーンシートA5〜A12間の境界が視認できない程度に一体化されている。インダクタ用グリーンシートA5〜A12は、焼成されることにより絶縁層として機能する。   The actual composite multilayer electronic component 100 is integrated to such an extent that the boundary between the inductor green sheets A5 to A12 cannot be visually recognized. The inductor green sheets A5 to A12 function as an insulating layer when fired.

インダクタ用グリーンシートA5〜A12は、電気絶縁性を有する絶縁体である。   The inductor green sheets A5 to A12 are insulators having electrical insulation.

本発明におけるインダクタ用グリーンシートA5〜A12は、非磁性ないし磁性のフェライトを原料としたスラリーをドクターブレード法によりフィルム上に塗布することで形成される。インダクタ用グリーンシートA5〜A12の厚みは、例えば20μm程度とされる。   The inductor green sheets A5 to A12 in the present invention are formed by applying a slurry of non-magnetic or magnetic ferrite as a raw material on a film by a doctor blade method. The thickness of the inductor green sheets A5 to A12 is, for example, about 20 μm.

インダクタ用グリーンシートA6の表面には、各導体パターンB3,B8が互いに所定の間隔を有した状態でインダクタ用グリーンシートA6の長手方向に並設されている。各導体パターンB3,B8は、互いに電気的に絶縁されている。各導体パターンB3,B8は、それぞれコイル形成の略1/2ターンに相当し、略L字状に形成されている。各導体パターンB3,B8の一端には、導出部B3a,B8aがそれぞれ一体的に形成されている。各導体パターンB3,B8の導出部B3a,B8aは、インダクタ用グリーンシートA6の縁にそれぞれ引き出され、各端部がインダクタ用グリーンシートA6の端面にそれぞれ露出している。このため、導出部B3aは入力端子3と電気的に接続され,導出部B8aは出力端子5と電気的に接続されることとなる。   On the surface of the inductor green sheet A6, the conductor patterns B3 and B8 are juxtaposed in the longitudinal direction of the inductor green sheet A6 with a predetermined interval therebetween. The conductor patterns B3 and B8 are electrically insulated from each other. Each of the conductor patterns B3 and B8 corresponds to approximately 1/2 turn of coil formation, and is formed in an approximately L shape. Derived portions B3a and B8a are integrally formed at one end of each conductor pattern B3 and B8. The lead-out portions B3a and B8a of the conductor patterns B3 and B8 are respectively drawn out to the edge of the inductor green sheet A6, and the respective end portions are exposed at the end face of the inductor green sheet A6. For this reason, the lead-out part B3a is electrically connected to the input terminal 3, and the lead-out part B8a is electrically connected to the output terminal 5.

各導体パターンB3,B8の他端は、インダクタ用グリーンシートA6を厚み方向に貫通して形成されたスルーホール電極C1,C6と電気的に接続されている。このため、各導体パターンB3,B8は、積層体1が積層された状態で、スルーホール電極C1,C6を介して対応する各導体パターンB4,B9の一端とそれぞれ電気的に接続される。   The other end of each conductor pattern B3, B8 is electrically connected to through-hole electrodes C1, C6 formed through the inductor green sheet A6 in the thickness direction. Therefore, each conductor pattern B3, B8 is electrically connected to one end of each corresponding conductor pattern B4, B9 via the through-hole electrodes C1, C6 in a state where the multilayer body 1 is laminated.

インダクタ用グリーンシートA7の表面には、各導体パターンB4,B9が互いに所定の間隔を有した状態でインダクタ用グリーンシートA7の長手方向に並設されている。各導体パターンB4,B9は、互いに電気的に絶縁されている。各導体パターンB4,B9は、それぞれコイル形成の略3/4ターンに相当し、略U字状に形成されている。   On the surface of the inductor green sheet A7, the conductor patterns B4 and B9 are juxtaposed in the longitudinal direction of the inductor green sheet A7 with a predetermined distance therebetween. The conductor patterns B4 and B9 are electrically insulated from each other. Each of the conductor patterns B4 and B9 corresponds to approximately ¾ turn of coil formation, and is formed in a substantially U shape.

各導体パターンB4,B9の一端には、積層体1が積層された状態で各スルーホール電極C1,C6と電気的に接続される領域がそれぞれ含まれている。各導体パターンB4,B9の他端は、インダクタ用グリーンシートA7を厚み方向に貫通して形成された各スルーホール電極C2,C7とそれぞれ電気的に接続されている。このため、各導体パターンB4,B9は、積層体1が積層された状態で、各スルーホール電極C2,C7を介して対応する各導体パターンB5,B10の一端とそれぞれ電気的に接続される。   One end of each conductor pattern B4, B9 includes a region electrically connected to each through-hole electrode C1, C6 in a state where the multilayer body 1 is laminated. The other end of each conductor pattern B4, B9 is electrically connected to each through-hole electrode C2, C7 formed through the inductor green sheet A7 in the thickness direction. Therefore, each conductor pattern B4, B9 is electrically connected to one end of each corresponding conductor pattern B5, B10 via each through-hole electrode C2, C7 in a state where the multilayer body 1 is laminated.

インダクタ用グリーンシートA8の表面には、各導体パターンB5,B10が互いに所定の間隔を有した状態でインダクタ用グリーンシートA8の長手方向に並設されている。各導体パターンB5,B10は、互いに電気的に絶縁されている。各導体パターンB5,B10は、それぞれコイル形成の略3/4ターンに相当し、略C字状に形成されている。各導体パターンB5,B10の一端には、積層体1が積層された状態で各スルーホール電極C2,C7と電気的に接続される領域がそれぞれ含まれている。各導体パターンB5,B10の他端は、インダクタ用グリーンシートA8を厚み方向に貫通して形成された各スルーホール電極C3,C8とそれぞれ電気的に接続されている。このため、各導体パターンB5,B10は、積層体1が積層された状態で、各スルーホール電極C3,C8を介して対応する各導体パターンB6,B11の一端とそれぞれ電気的に接続される。   On the surface of the inductor green sheet A8, the conductor patterns B5 and B10 are juxtaposed in the longitudinal direction of the inductor green sheet A8 with a predetermined distance therebetween. The conductor patterns B5 and B10 are electrically insulated from each other. Each of the conductor patterns B5 and B10 corresponds to approximately 3/4 turns of coil formation, and is formed in a substantially C shape. One end of each of the conductor patterns B5 and B10 includes a region electrically connected to each of the through-hole electrodes C2 and C7 in a state where the multilayer body 1 is laminated. The other end of each conductor pattern B5, B10 is electrically connected to each through-hole electrode C3, C8 formed through the inductor green sheet A8 in the thickness direction. Therefore, each conductor pattern B5, B10 is electrically connected to one end of each corresponding conductor pattern B6, B11 via each through-hole electrode C3, C8 in a state where the multilayer body 1 is laminated.

インダクタ用グリーンシートA9の表面には、各導体パターンB6,B11が互いに所定の間隔を有した状態でインダクタ用グリーンシートA9の長手方向に並設されている。各導体パターンB6,B11は、互いに電気的に絶縁されている。各導体パターンB6,B11は、それぞれコイル形成の略3/4ターンに相当し、略U字状に形成されている。各導体パターンB6,B11の一端には、積層体1が積層された状態で各スルーホール電極C3,C8と電気的に接続される領域がそれぞれ含まれている。各導体パターンB6,B11の他端は、インダクタ用グリーンシートA9を厚み方向に貫通して形成された各スルーホール電極C4,C9とそれぞれ電気的に接続されている。このため、各導体パターンB6,B11は、積層体1が積層された状態で、各スルーホール電極C4,C9を介して対応する各導体パターンB7,B12の一端とそれぞれ電気的に接続される。   On the surface of the inductor green sheet A9, the conductor patterns B6 and B11 are juxtaposed in the longitudinal direction of the inductor green sheet A9 with a predetermined distance therebetween. The conductor patterns B6 and B11 are electrically insulated from each other. Each of the conductor patterns B6 and B11 corresponds to approximately 3/4 turns of coil formation, and is formed in a substantially U shape. One end of each of the conductor patterns B6 and B11 includes a region electrically connected to each of the through-hole electrodes C3 and C8 in a state where the multilayer body 1 is laminated. The other end of each conductor pattern B6, B11 is electrically connected to each through-hole electrode C4, C9 formed through the inductor green sheet A9 in the thickness direction. Therefore, each conductor pattern B6, B11 is electrically connected to one end of each corresponding conductor pattern B7, B12 via each through-hole electrode C4, C9 in a state where the multilayer body 1 is laminated.

インダクタ用グリーンシートA10の表面には、各導体パターンB7,B12が互いに所定の間隔を有した状態でインダクタ用グリーンシートA10の長手方向に並設されている。各導体パターンB7,B12は、互いに電気的に絶縁されている。各導体パターンB7,B12は、それぞれコイル形成の略1/2ターンに相当し、略C字状に形成されている。各導体パターンB7,B12の一端には、積層体1が積層された状態で各スルーホール電極C4,C9と電気的に接続される領域がそれぞれ含まれている。各導体パターンB7,B12の他端は、インダクタ用グリーンシートA10を厚み方向に貫通して形成された各スルーホール電極C5,C10とそれぞれ電気的に接続されている。このため、各導体パターンB7,B12は、積層体1が積層された状態で、各スルーホール電極C5,C10を介して対応する導体パターンB13の各端部とそれぞれ電気的に接続される。   On the surface of the inductor green sheet A10, the conductor patterns B7 and B12 are juxtaposed in the longitudinal direction of the inductor green sheet A10 with a predetermined interval therebetween. The conductor patterns B7 and B12 are electrically insulated from each other. Each of the conductor patterns B7 and B12 corresponds to approximately 1/2 turn of coil formation, and is formed in a substantially C shape. One end of each of the conductor patterns B7 and B12 includes a region electrically connected to each of the through-hole electrodes C4 and C9 in a state where the multilayer body 1 is laminated. The other end of each conductor pattern B7, B12 is electrically connected to each through-hole electrode C5, C10 formed through the inductor green sheet A10 in the thickness direction. For this reason, each conductor pattern B7, B12 is each electrically connected with each edge part of the corresponding conductor pattern B13 via each through-hole electrode C5, C10 in the state which the laminated body 1 was laminated | stacked.

以上のように、各インダクタ用グリーンシートA5〜A11が積層され、各導体パターンB3〜B7が各スルーホール電極C1〜C4を介して相互に電気的に接続されることにより、1つのコイルが構成されることとなる。また、各導体パターンB8〜B12が各スルーホール電極C6〜C9を介して相互に電気的に接続されることにより、もう1つのコイルが構成されることとなる。   As described above, the inductor green sheets A5 to A11 are laminated, and the conductor patterns B3 to B7 are electrically connected to each other through the through-hole electrodes C1 to C4, thereby forming one coil. Will be. Moreover, another coil is comprised by each conductor pattern B8-B12 being mutually electrically connected via each through-hole electrode C6-C9.

インダクタ用グリーンシートA11の表面には、導体パターンB13がインダクタ用グリーンシートA11の長手方向に伸びて、略I字状に形成されている。導体パターンB13の両端に対応する位置には、積層体1が積層された状態で各スルーホール電極C5,C10と電気的に接続される領域がそれぞれ含まれている。これにより、2つのコイルが直列に電気的に接続される。   On the surface of the inductor green sheet A11, a conductor pattern B13 extends in the longitudinal direction of the inductor green sheet A11 and is formed in a substantially I shape. The positions corresponding to both ends of the conductor pattern B13 include regions that are electrically connected to the through-hole electrodes C5 and C10 in a state where the multilayer body 1 is laminated. Thereby, two coils are electrically connected in series.

なお、導体パターンB3〜B13及びスルーホール電極C1〜C11は、それぞれ例えば、Pdを主成分とするペーストをインダクタ用グリーンシートA6〜A11にスクリーン印刷することによって形成される。導体パターンB3〜B13の厚みは、例えば14μm程度とされる。   The conductor patterns B3 to B13 and the through-hole electrodes C1 to C11 are formed, for example, by screen-printing a paste mainly containing Pd on the inductor green sheets A6 to A11. The thickness of the conductor patterns B3 to B13 is, for example, about 14 μm.

接合中間層についての説明
バリスタ素子部10と、インダクタ素子部20との間には、これらの素子部を接合させるための接合中間層50が介在される。
[ Explanation of bonding interlayer ]
Between the varistor element portion 10 and the inductor element portion 20, a bonding intermediate layer 50 for bonding these element portions is interposed.

接合中間層50は、もっともシンプルな形態として1層から構成することもできるが、好ましくは積層数N=2〜6層、より好ましくはN=3〜5層の積層体構造(図1にはN=3の場合が例示されている)から構成するのが良い。積層数N=2以上の多層の場合、個々の層が本発明のクレーム範囲を満たすように設定される。   The junction intermediate layer 50 can be composed of one layer as the simplest form, but is preferably a laminate structure (N = 2 to 6 layers, more preferably N = 3 to 5 layers) in FIG. The case of N = 3 is illustrated). In the case of a multilayer having a number N of 2 or more, each layer is set so as to satisfy the claims of the present invention.

なお、Nの上限に特に制限はないが、Nが多くなるにつれて準備しておかなければならない接合膜の配合組成数が増えてしまう。   Although there is no particular limitation on the upper limit of N, the number of composition components of the bonding film that must be prepared increases as N increases.

接合中間層50は、主成分であるフェライトおよびZnOと、添加成分である酸化マグネシウム、酸化カルシウム、酸化ストロンチウム、および酸化バリウムのグループから選択された少なくとも1種とを含んでいる。そして、前記添加成分の総和量は、主成分であるZnOに対して、2〜10wt%、好ましくは、3〜5wt%含有される。   The bonding intermediate layer 50 includes ferrite and ZnO as main components and at least one selected from the group of magnesium oxide, calcium oxide, strontium oxide, and barium oxide as additive components. And the total amount of the said addition component is 2-10 wt% with respect to ZnO which is a main component, Preferably, 3-5 wt% is contained.

この値が2wt%未満となると、所望の高い抵抗率が得られなくなってしまうという不都合が生じる傾向にあり、また、この値が10wt%を超えると、中間材の熱膨張率が大きくなってしまい、バリスタ部との熱膨張率の差が大きくなりすぎてしまうという不都合が生じる傾向がある。   If this value is less than 2 wt%, there is a tendency that a desired high resistivity cannot be obtained, and if this value exceeds 10 wt%, the thermal expansion coefficient of the intermediate material increases. There is a tendency that the difference in coefficient of thermal expansion with the varistor part becomes too large.

なお、添加成分の含有総和量(wt%)を求めるに際して、酸化マグネシウムはMgOで換算され、酸化カルシウムはCaOで換算され、酸化ストロンチウムはSrOで換算され、および酸化バリウムはBaOで換算される。   In addition, when calculating | requiring the total content (wt%) of an addition component, magnesium oxide is converted by MgO, calcium oxide is converted by CaO, strontium oxide is converted by SrO, and barium oxide is converted by BaO.

また、接合中間層に主成分として含有されるフェライトとZnOとの含有比率は、5:95〜95:5Vol(体積)%、好ましくは15:85〜85:15Vol(体積)%、さらに好ましくは25:75〜75:25Vol(体積)%とされる。   The content ratio of ferrite and ZnO contained as main components in the joining intermediate layer is 5:95 to 95: 5 Vol (volume)%, preferably 15:85 to 85:15 Vol (volume)%, more preferably. 25:75 to 75:25 Vol (volume)%.

本発明における接合中間層50は、1層から構成することもできるが、上述したように組成の異なる第1番目から第N番目までのN層の接合膜を積層することにより構成されることが望ましい(図2の例では3層の接合層A20〜A22が例示されている)。また、本発明における接合中間層50を構成するN層の接合膜には、以下ような接合界面における線膨張率の設定を行うことが望ましい。   The bonding intermediate layer 50 in the present invention can be composed of one layer. However, as described above, the bonding intermediate layer 50 can be formed by laminating the first to Nth bonding films having different compositions. Desirable (in the example of FIG. 2, three bonding layers A20 to A22 are illustrated). Moreover, it is desirable to set the linear expansion coefficient at the bonding interface as described below for the N-layer bonding film constituting the bonding intermediate layer 50 in the present invention.

すなわち、インダクタ素子部20のいわゆる素地の主要部をなすフェライト層と、これに接する第1番目の接合膜との相互の線膨張率の差が1(ppm/K)以内(特に、好ましくは0.6(ppm/K)以内)であり、それ以外のN−1箇所の接合界面を構成する隣接する接合膜同士の相互の線膨張率の差が2(ppm/K)以内(特に、好ましくは1(ppm/K)以内)であり、バリスタ素子部10の素地の主要部をなすバリスタ層と、これに接する第N番目の接合膜との相互の線膨張率の差が2(ppm/K)以内(特に、好ましくは1(ppm/K)以内)となるように構成することが望ましい。このように規定される所望の線膨張率の差が得られない時には、接合中間層50を薄層化させつつ、しかもインダクタ素子部20とバリスタ素子部10をクラックの発生なしに確実に接合・一体化させることが困難となる傾向が生じる。   That is, the difference in linear expansion coefficient between the ferrite layer forming the main part of the so-called substrate of the inductor element 20 and the first bonding film in contact with the ferrite layer is within 1 (ppm / K) (particularly preferably 0). .6 (ppm / K) or less, and the difference in linear expansion coefficient between adjacent bonding films constituting the other N-1 bonding interfaces is within 2 (ppm / K) (particularly preferable). Is within 1 (ppm / K)), and the difference in linear expansion coefficient between the varistor layer forming the main part of the base of the varistor element portion 10 and the Nth bonding film in contact therewith is 2 (ppm / It is desirable that the composition be within a range of K) (particularly, preferably within 1 (ppm / K)). When the difference in the desired linear expansion coefficient defined in this way cannot be obtained, the junction intermediate layer 50 is thinned, and the inductor element portion 20 and the varistor element portion 10 are securely joined without cracking. This tends to make it difficult to integrate.

このような理由から接合中間層を2以上の積層体構造から構成する場合には、インダクタ素子部に近づく位置にある層ほど、主成分としてのフェライトの含有率が高くなるように設定することが望ましい。逆の見方をすれば、バリスタ素子部に近づく位置にある層ほど、主成分としてのZnOの含有率が高くなるように設定することが望ましい。   For this reason, when the junction intermediate layer is composed of two or more laminated structures, the layer closer to the inductor element portion may be set so that the content of ferrite as a main component is higher. desirable. In other words, it is desirable that the layer closer to the varistor element portion is set to have a higher content of ZnO as the main component.

また、接合中間層の厚さは、複合一体化焼結物のコンパクト化を図るためには出来るだけ薄いことが望ましく、その厚さは90〜400μm、好ましくは120〜270μmとされる。   Further, it is desirable that the thickness of the joining intermediate layer is as thin as possible in order to make the composite integrated sintered product compact, and the thickness is 90 to 400 μm, preferably 120 to 270 μm.

インダクタ素子部のフェライト層の組成についての説明
本発明のインダクタ素子部のフェライト層は、例えばNi−Zn系の磁性フェライトや、非磁性のZn系フェライトから構成される。
[ Description of the composition of the ferrite layer of the inductor element ]
The ferrite layer of the inductor element portion of the present invention is made of, for example, Ni—Zn magnetic ferrite or nonmagnetic Zn ferrite.

Ni−Zn系の磁性フェライトとしては、例えば、酸化鉄がFe23換算で40〜50モル%、酸化ニッケルがNiO換算で10〜50モル%、酸化亜鉛がZnO換算で1〜35モル%含有されているものが例示される。このようなNi−Zn系フェライトは、ZnやFeの一部をCu、Mg、Mnの少なくとも1種で置換した組成としてもよい。さらに、添加成分として、SiO2、CaCO3、ZrO2、SnO2、TiO2、MoO3、Bi23、WO3、CoO等を1wt%程度含有していてもよい。 The Ni-Zn-based magnetic ferrite, for example, 40 to 50 mol% in terms of iron oxide Fe 2 O 3, 10 to 50 mol% of nickel oxide in terms of NiO, zinc oxide 1 to 35 mole% calculated as ZnO What is contained is illustrated. Such a Ni—Zn-based ferrite may have a composition in which a part of Zn or Fe is substituted with at least one of Cu, Mg, and Mn. Furthermore, as an additive component, SiO 2 , CaCO 3 , ZrO 2 , SnO 2 , TiO 2 , MoO 3 , Bi 2 O 3 , WO 3 , CoO and the like may be contained in an amount of about 1 wt%.

非磁性のZn系フェライトとしては、例えば、酸化鉄がFe23換算で40〜50モル%、酸化亜鉛がZnO換算で残部モル%含有されているものが例示される。このような非磁性のZn系フェライトは、ZnまたはFeの一部をNi、Mg、Mn、Cuの少なくとも1種で置換した組成としてもよい。この場合、通常、Ni、Mg、Mn、Cuの置換は10モル%以内とされる。さらに、添加成分として、SiO2、CaCO3,ZrO2、SnO2、TiO2、MoO3、Bi23、WO3、CoO等を1wt%程度含有していてもよい。 Examples of the nonmagnetic Zn-based ferrite include those in which iron oxide is contained in an amount of 40 to 50 mol% in terms of Fe 2 O 3 and zinc oxide is contained in a remaining mol% in terms of ZnO. Such a non-magnetic Zn-based ferrite may have a composition in which a part of Zn or Fe is substituted with at least one of Ni, Mg, Mn, and Cu. In this case, the substitution of Ni, Mg, Mn and Cu is usually within 10 mol%. Furthermore, as an additive component, SiO 2 , CaCO 3 , ZrO 2 , SnO 2 , TiO 2 , MoO 3 , Bi 2 O 3 , WO 3 , CoO and the like may be contained in an amount of about 1 wt%.

バリスタ素子部のバリスタ層の組成についての説明
バリスタ層は、その主成分であるZnOが、95モル%以上、特に95〜98モル%含有される。さらに、Co,Pr等が副成分として含有される。
[ Description of the composition of the varistor layer of the varistor element ]
The varistor layer contains 95 mol% or more, particularly 95 to 98 mol%, of ZnO as the main component. Furthermore, Co, Pr, etc. are contained as subcomponents.

次に、図1および図2に示される複合積層型電子部品100作製方法について説明する。まず、バリスタ用グリーンシートA1〜A4、インダクタ用グリーンシートA5〜A12、および接合中間層としての各接合膜グリーンシートA20〜A22を用意する。   Next, a method for manufacturing the composite multilayer electronic component 100 shown in FIGS. 1 and 2 will be described. First, varistor green sheets A1 to A4, inductor green sheets A5 to A12, and bonding film green sheets A20 to A22 as bonding intermediate layers are prepared.

次に、各インダクタ用グリーンシートA6〜A11の所定の位置、すなわちスルーホール電極C1〜C10を形成する予定位置に、レーザー加工等によってスルーホールを形成する。   Next, through holes are formed by laser processing or the like at predetermined positions of the inductor green sheets A6 to A11, that is, positions where the through hole electrodes C1 to C10 are to be formed.

次に、バリスタ用グリーンシートA2,A3にそれぞれホット電極B1、グランド電極B2及び導出部B1a,B2aを形成する。また、インダクタ用グリーンシートA6〜A11にそれぞれ導体パターンB3〜B13及び導出部B3a,B8aを形成する。さらに、各スルーホール電極C1〜C10形成する。   Next, the hot electrode B1, the ground electrode B2, and the lead-out portions B1a and B2a are formed on the varistor green sheets A2 and A3, respectively. Conductor patterns B3 to B13 and lead-out portions B3a and B8a are formed on the inductor green sheets A6 to A11, respectively. Further, the through-hole electrodes C1 to C10 are formed.

次に、各バリスタ用グリーンシートA1〜A4、各インダクタ用グリーンシートA5〜A12、及び接合中間層としての各接合膜グリーンシートA20〜A22を、図2に示された順序にて積層して圧着し、チップ単位に切断した後に所定温度(例えば、1100〜1200℃)にて焼成する。   Next, the varistor green sheets A1 to A4, the inductor green sheets A5 to A12, and the bonding film green sheets A20 to A22 as bonding intermediate layers are laminated in the order shown in FIG. Then, after cutting into chips, firing is performed at a predetermined temperature (for example, 1100 to 1200 ° C.).

これにより、各グリーンシート間の境界が視認できない程度に一体化され、積層体1が形成されることとなる。   Thereby, it integrates to such an extent that the boundary between each green sheet cannot be visually recognized, and the laminated body 1 will be formed.

次に、この積層体1に入力端子3、出力端子5及びグランド端子7を形成する。これにより、積層型電子部品E1が形成されることとなる。入力端子3、出力端子5及びグランド端子7は、積層体1の側面9a〜9dに銀を主成分とする電極ペーストをそれぞれ転写した後に所定温度(例えば、600〜700℃)にて焼き付け、更に電気めっきを施すことにより、形成される。電気めっきには、NiとSn、CuとNiとSn、NiとAu、NiとPdとAu、NiとPbとAg、又はNiとAg等を用いることができる。   Next, the input terminal 3, the output terminal 5, and the ground terminal 7 are formed on the laminate 1. Thereby, the multilayer electronic component E1 is formed. The input terminal 3, the output terminal 5 and the ground terminal 7 are baked at a predetermined temperature (for example, 600 to 700 ° C.) after transferring the electrode paste mainly composed of silver to the side surfaces 9a to 9d of the laminate 1, respectively. It is formed by applying electroplating. For electroplating, Ni and Sn, Cu and Ni and Sn, Ni and Au, Ni and Pd and Au, Ni and Pb and Ag, Ni and Ag, or the like can be used.

以下、本発明の具体的実施例を挙げて、本発明をさらに詳細に説明する。
[実験例1]
Hereinafter, the present invention will be described in more detail with reference to specific examples of the present invention.
[ Experiment 1 ]

〔インダクタ素子部のNi−Zn系磁性フェライト層の形成材料の作製〕
Fe23が49モル%、NiOが36モル%、ZnOが15モル%となるように秤量した。この秤量物に純水を加えてボールミルで24時間混合してスラリーを形成した。
[Preparation of Ni-Zn magnetic ferrite layer forming material for inductor elements]
Weighing was performed so that Fe 2 O 3 was 49 mol%, NiO was 36 mol%, and ZnO was 15 mol%. Pure water was added to this weighed product and mixed with a ball mill for 24 hours to form a slurry.

このスラリーをろ過、乾燥させて造粒した後、900℃の温度で2時間仮焼きした。
次いで、仮焼き物に純水を加えてさらに微粉砕した。
The slurry was filtered, dried and granulated, and calcined at 900 ° C. for 2 hours.
Next, pure water was added to the calcined product and further pulverized.

次いで、得られた微粉末をろ過、乾燥させた後、有機バインダーとともに溶媒中に分散させてスラリーを形成した。   Next, the obtained fine powder was filtered and dried, and then dispersed in a solvent together with an organic binder to form a slurry.

この後、このスラリーからドクターブレード法により厚さ20μmのフェライトシートを作製した。   Thereafter, a ferrite sheet having a thickness of 20 μm was produced from this slurry by a doctor blade method.

〔バリスタ素子部のバリスタ層形成材料の作製〕
主成分であるZnOが97モル%、Co34が1モル%、Pr611が1モル%、CaCO3が0.5モル%、およびSiO2が0.5モル%となるように秤量した。この秤量物を有機バインダーとともに溶媒中に分散させてスラリーを形成した。
[Production of varistor layer forming material for varistor element]
Main component ZnO is 97 mol% is, Co 3 O 4 is 1 mol%, Pr 6 O 11 is 1 mol%, so that CaCO 3 is 0.5 mol%, and SiO 2 is 0.5 mol% Weighed. This weighed product was dispersed in a solvent together with an organic binder to form a slurry.

この後、このスラリーからドクターブレード法により厚さ30μmのバリスタ用グリーンシートを作製した。   Thereafter, a green sheet for a varistor having a thickness of 30 μm was produced from this slurry by a doctor blade method.

〔接合中間層を構成する接合膜の作製〕
接合中間層の仕様を決めるために、まず最初に下記の要領で、接合中間層そのものの物性を確認するための中間材テストサンプルを作製した。つまり、複合積層型電子部品における端子間抵抗は、使用した中間材(接合中間層)の中で最も抵抗率が低い中間材の抵抗率と同等の値となること、およびフェライト量が多くなることにより中間材(接合中間層)の抵抗率は高くなる傾向があることより、問題となり得るフェライト量の少ないZnO/フェライト=75/25Vol(体積)%の中間材を基本組成とした。そして、この基本組成に本願発明で用いる添加成分を下記表1に示される量(ZnOに対する添加量)添加して種々のサンプルを作製した。
[Preparation of bonding film constituting bonding intermediate layer]
In order to determine the specifications of the bonding intermediate layer, first, an intermediate material test sample for confirming the physical properties of the bonding intermediate layer itself was prepared in the following manner. In other words, the inter-terminal resistance in the composite multilayer electronic component is the same value as the resistivity of the intermediate material with the lowest resistivity among the used intermediate materials (joining intermediate layer), and the amount of ferrite is increased. Therefore, the basic material was an intermediate material of ZnO / ferrite = 75/25 Vol (volume)% with a small amount of ferrite that could be a problem. Then, various samples were prepared by adding the additive components used in the present invention to the basic composition in the amounts shown in Table 1 below (addition amount with respect to ZnO).

なお、中間材テストサンプルは、30μm厚さのシートを積層して厚さ約1mm程度とし、シートの大きさは10mm×5mmとした。このような中間材テストサンプルにおいては、内部導体の内蔵は行なわず、両端に端子電極のみを設置し、サンプルの端子間抵抗を容量法で測定した。結果を下記表1に示した。   The intermediate material test sample was formed by stacking 30 μm thick sheets to a thickness of about 1 mm, and the sheet size was 10 mm × 5 mm. In such an intermediate material test sample, the internal conductor was not embedded, but only the terminal electrodes were installed at both ends, and the resistance between the terminals of the sample was measured by the capacitance method. The results are shown in Table 1 below.

Figure 2007201143
Figure 2007201143

Figure 2007201143
Figure 2007201143

次いで、下記表2に示されるように種々の接合中間層(3層積層体)を作るべく配合組成の異なる3種の接合膜(C**等で区別して表示)を準備した。すなわち、上記のフェライト層を構成する組成(表2中、「フェライト」と表示)と、上記のバリスタ層の主成分であるZnOとを、表2に示されるように3種類の比率で配合し、かつ所定の添加成分を所定量添加して3種の接合膜グリーンシートを作製した。接合膜グリーンシートの厚さは、各々30μmのものを準備した。   Next, as shown in Table 2 below, three types of bonding films (differentiated by C ** etc.) having different blending compositions were prepared in order to produce various bonding intermediate layers (three-layer laminates). That is, the composition constituting the ferrite layer (indicated as “ferrite” in Table 2) and ZnO which is the main component of the varistor layer are blended in three ratios as shown in Table 2. In addition, a predetermined amount of a predetermined additive component was added to prepare three types of bonding film green sheets. The thickness of each bonding film green sheet was 30 μm.

接合膜を3層積層して形成した接合中間層を用いて、フェライト層およびバリスタ層の接合実験を行った。   Using a bonding intermediate layer formed by laminating three bonding films, a bonding experiment of a ferrite layer and a varistor layer was performed.

すなわち、上記組成からなる厚さ20μmのフェライト層を18枚、表2に示される接合中間層、および上記組成からなる厚さ30μmのバリスタ層を10枚積層し、積層方向に100MPaの圧力を加えて圧着し、積層体を形成した。次いで、この積層体を所定の寸法にカットした後、このものを1150℃で1時間焼成して焼結体サンプルを作製した。なお、内部電極や内部導体は、積層体の形成前に、予め所定の導体ペーストを塗設することにより形成されており、さらには外部電極は積層体を形成した後に所定の導体ペーストを塗設することにより形成させた。   That is, 18 ferrite layers having a thickness of 20 μm composed of the above composition, 10 bonding intermediate layers shown in Table 2, and 10 varistor layers having a thickness of 30 μm composed of the above composition were laminated, and a pressure of 100 MPa was applied in the laminating direction. To form a laminate. Next, this laminate was cut into a predetermined size, and then fired at 1150 ° C. for 1 hour to prepare a sintered body sample. The internal electrodes and internal conductors are formed by applying a predetermined conductor paste in advance before forming the laminate, and the external electrodes are applied with the predetermined conductor paste after forming the laminate. Was formed.

Figure 2007201143
Figure 2007201143

このようにして形成した複合積層型電子部品について、両端子間の絶縁抵抗を容量法により測定したところ、双方の素子間の絶縁性は全く問題が生じなかった。また、素子間の接合性についても全く問題は生じなかった。   With respect to the composite multilayer electronic component formed in this way, when the insulation resistance between the two terminals was measured by the capacitance method, there was no problem with the insulation between the two elements. In addition, no problem occurred with respect to the bonding between the elements.

[実験例2]
上記実験例1におけるインダクタ素子部のNi−Zn系磁性フェライト層の形成材料を以下のZnフェライトに変えた。
[ Experimental example 2 ]
The material for forming the Ni—Zn-based magnetic ferrite layer of the inductor element portion in Experimental Example 1 was changed to the following Zn ferrite.

すなわち、Fe23が49モル%、ZnOが51モル%となるように秤量した。それ以外は、上記実験例1と同様にしてZnフェライト層を作製し、上記実験例1と同様な実験を行ったところ、双方の素子間の絶縁性は全く問題が生じなかった。また、素子間の接合性についても全く問題は生じなかった。 That, Fe 2 O 3 is 49 mol%, ZnO was weighed so that 51 mol%. Other than that, a Zn ferrite layer was prepared in the same manner as in Experimental Example 1, and the same experiment as in Experimental Example 1 was performed. As a result, there was no problem with the insulation between the two elements. In addition, no problem occurred with respect to the bonding between the elements.

[実験例3]
上記実験例1におけるインダクタ素子部のNi−Zn系磁性フェライト層の形成材料を以下のZnフェライトに変えた。
[ Experiment 3 ]
The material for forming the Ni—Zn-based magnetic ferrite layer of the inductor element portion in Experimental Example 1 was changed to the following Zn ferrite.

Fe23が48モル%、ZnOが51モル%、Mn23が1モル%となるように秤量した。それ以外は、上記実験例1と同様にしてZnフェライト層を作製し、上記実験例1と同様な実験を行ったところ、双方の素子間の絶縁性は全く問題が生じなかった。また、素子間の接合性についても全く問題は生じなかった。 Weighing was performed so that Fe 2 O 3 was 48 mol%, ZnO was 51 mol%, and Mn 2 O 3 was 1 mol%. Other than that, a Zn ferrite layer was prepared in the same manner as in Experimental Example 1, and the same experiment as in Experimental Example 1 was performed. As a result, there was no problem with the insulation between the two elements. In addition, no problem occurred with respect to the bonding between the elements.

[実験例4]
上記表2のサンプルNo.II-1の接合中間層(3層積層体)を下記の5層積層体の接合中間層に変えた。
[ Experimental Example 4 ]
Sample No. in Table 2 above. The bonding intermediate layer (3-layer laminate) of II-1 was changed to the bonding intermediate layer of the following 5-layer laminate.

・C´11:フェライトー90モル%、ZnOー10モル%、MgO−2wt%
・C´12:フェライトー70モル%、ZnOー30モル%、MgO−2wt%
・C´13:フェライトー50モル%、ZnOー50モル%、MgO−2wt%
・C´14:フェライトー30モル%、ZnOー70モル%、MgO−2wt%
・C´15:フェライトー10モル%、ZnOー90モル%、MgO−2wt%
C'11: ferrite 90 mol%, ZnO-10 mol%, MgO-2 wt%
C'12: Ferrite 70 mol%, ZnO-30 mol%, MgO-2wt%
C'13: Ferrite 50 mol%, ZnO-50 mol%, MgO-2wt%
C'14: Ferrite 30 mol%, ZnO-70 mol%, MgO-2wt%
C'15: ferrite 10 mol%, ZnO-90 mol%, MgO-2 wt%

それ以外は、上記実験例1と同様にして上記実験例1と同様な実験を行ったところ、上記表2に示されるサンプルNo.II-1と同様な実験結果が得られることが確認できた。   Other than that, the same experiment as in the experimental example 1 was performed in the same manner as in the experimental example 1. As a result, the sample Nos. Shown in Table 2 above were obtained. It was confirmed that the same experimental results as II-1 were obtained.

本発明の複合積層型電子部品は、幅広く各種の電気部品産業に利用できる。   The composite multilayer electronic component of the present invention can be widely used in various electric component industries.

図1は、複合積層型電子部品を示す斜視図である。FIG. 1 is a perspective view showing a composite laminated electronic component. 図2は、複合積層型電子部品の積層構造を分かりやすく説明するための積層体の分解斜視図である。FIG. 2 is an exploded perspective view of a laminated body for easy understanding of the laminated structure of the composite laminated electronic component. 図3は、接合中間層を構成する接合膜の数Nを3として具体的な接合状態を説明するための断面図である。FIG. 3 is a cross-sectional view for explaining a specific bonding state where the number N of bonding films constituting the bonding intermediate layer is three.

符号の説明Explanation of symbols

1…積層体
10…バリスタ素子部
20…インダクタ素子部
50…接合中間層
100…複合積層型電子部品
DESCRIPTION OF SYMBOLS 1 ... Laminated body 10 ... Varistor element part 20 ... Inductor element part 50 ... Junction intermediate | middle layer 100 ... Composite laminated type electronic component

Claims (8)

バリスタ層と内部電極を有するバリスタ素子部と、フェライト層と内部導体を有するインダクタ素子部と、これらの双方の素子部を接合するために介在される接合中間層であって、
前記接合対象であるフェライト層は、フェライトからなり、
前記バリスタ層は、その主成分がZnOからなり、
前記接合中間層は、前記フェライトと前記ZnOを主成分として含み、酸化マグネシウム、酸化カルシウム、酸化ストロンチウム、および酸化バリウムのグループから選択された少なくとも1種とを添加成分として含み、
前記添加成分の総和量が、MgO、CaO、SrO、BaO換算で主成分中のZnOに対して、2〜10wt%含有されてなることを特徴とする接合中間層。
A varistor element part having a varistor layer and an internal electrode, an inductor element part having a ferrite layer and an internal conductor, and a joining intermediate layer interposed to join both of these element parts,
The ferrite layer to be joined is made of ferrite,
The varistor layer is mainly composed of ZnO,
The bonding intermediate layer includes the ferrite and the ZnO as main components, and includes at least one selected from the group of magnesium oxide, calcium oxide, strontium oxide, and barium oxide as an additive component,
The joining intermediate layer, wherein the total amount of the additive components is 2 to 10 wt% with respect to ZnO in the main component in terms of MgO, CaO, SrO, and BaO.
前記フェライトと前記ZnOとの含有比率が5:95〜95:5Vol(体積)%である請求項1に記載の接合中間層。   The joining intermediate layer according to claim 1 whose content ratio of said ferrite and said ZnO is 5: 95-95: 5Vol (volume)%. 厚さが、90〜400μmである請求項1または請求項2に記載の接合中間層。   The joining intermediate layer according to claim 1 or 2 whose thickness is 90-400 micrometers. バリスタ層と内部電極を有するバリスタ素子部と、フェライト層と内部導体を有するインダクタ素子部と、これらの双方の素子部を接合するために介在される接合中間層とを有する複合積層型電子部品であって、
前記フェライト層は、フェライトからなり、
前記バリスタ層は、その主成分がZnOからなり、
前記接合中間層は、前記フェライトと前記ZnOを主成分として含み、酸化マグネシウム、酸化カルシウム、酸化ストロンチウム、および酸化バリウムのグループから選択された少なくとも1種とを添加成分として含み、
前記添加成分の総和量が、MgO、CaO、SrO、BaO換算で主成分中のZnOに対して、2〜10wt%含有されてなることを特徴とする複合積層型電子部品。
A composite multilayer electronic component having a varistor element portion having a varistor layer and an internal electrode, an inductor element portion having a ferrite layer and an internal conductor, and a joining intermediate layer interposed to join both of the element portions. There,
The ferrite layer is made of ferrite,
The varistor layer is mainly composed of ZnO,
The bonding intermediate layer includes the ferrite and the ZnO as main components, and includes at least one selected from the group of magnesium oxide, calcium oxide, strontium oxide, and barium oxide as an additive component,
A composite multilayer electronic component, wherein the total amount of the additive components is 2 to 10 wt% with respect to ZnO in the main component in terms of MgO, CaO, SrO, and BaO.
前記接合中間層において主成分として含有される前記フェライトと前記ZnOとの含有比率が5:95〜95:5Vol(体積)%である請求項4に記載の複合積層型電子部品。   5. The composite multilayer electronic component according to claim 4, wherein a content ratio of the ferrite and ZnO contained as main components in the joining intermediate layer is 5:95 to 95: 5 Vol (volume)%. 前記接合中間層は、N=2〜6層の積層体構造からなり、インダクタ素子部に近づく位置にある層ほど、前記フェライトの含有率が高くなるように設定されてなる請求項4または請求項5に記載の複合積層型電子部品。   The said joining intermediate | middle layer consists of a laminated body structure of N = 2-6 layers, and is set so that the content rate of the said ferrite may become high, so that the layer which exists in the position which approaches an inductor element part. 5. A composite multilayer electronic component according to 5. 前記接合中間層は、その厚さが、90〜400μmである請求項4ないし請求項6のいずれかに記載の複合積層型電子部品。   The composite laminated electronic component according to claim 4, wherein the bonding intermediate layer has a thickness of 90 to 400 μm. 前記バリスタ層は、その主成分であるZnOが95〜98モル%含有されてなる請求項4ないし請求項7のいずれかに記載の複合積層型電子部品。   8. The composite multilayer electronic component according to claim 4, wherein the varistor layer contains 95 to 98 mol% of ZnO as a main component thereof. 9.
JP2006017514A 2006-01-26 2006-01-26 Joining intermediate layer and composite laminate electronic component Pending JP2007201143A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006017514A JP2007201143A (en) 2006-01-26 2006-01-26 Joining intermediate layer and composite laminate electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006017514A JP2007201143A (en) 2006-01-26 2006-01-26 Joining intermediate layer and composite laminate electronic component

Publications (1)

Publication Number Publication Date
JP2007201143A true JP2007201143A (en) 2007-08-09

Family

ID=38455426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006017514A Pending JP2007201143A (en) 2006-01-26 2006-01-26 Joining intermediate layer and composite laminate electronic component

Country Status (1)

Country Link
JP (1) JP2007201143A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120575A (en) * 2012-12-14 2014-06-30 Murata Mfg Co Ltd Laminated coil component
JP2016175801A (en) * 2015-03-20 2016-10-06 日本碍子株式会社 Connection body, honeycomb structure, method for producing connection body and coating body

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722210A (en) * 1993-07-05 1995-01-24 Murata Mfg Co Ltd Composite function element
JPH09283339A (en) * 1996-04-16 1997-10-31 Murata Mfg Co Ltd Compound inductor
JPH1036168A (en) * 1996-07-24 1998-02-10 Hitachi Ltd Production of ceramic linear resistor
JPH10241997A (en) * 1997-02-28 1998-09-11 Taiyo Yuden Co Ltd Laminated composite electronic component
JPH11265807A (en) * 1998-03-16 1999-09-28 Tdk Corp Ceramics composite laminated component

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722210A (en) * 1993-07-05 1995-01-24 Murata Mfg Co Ltd Composite function element
JPH09283339A (en) * 1996-04-16 1997-10-31 Murata Mfg Co Ltd Compound inductor
JPH1036168A (en) * 1996-07-24 1998-02-10 Hitachi Ltd Production of ceramic linear resistor
JPH10241997A (en) * 1997-02-28 1998-09-11 Taiyo Yuden Co Ltd Laminated composite electronic component
JPH11265807A (en) * 1998-03-16 1999-09-28 Tdk Corp Ceramics composite laminated component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120575A (en) * 2012-12-14 2014-06-30 Murata Mfg Co Ltd Laminated coil component
JP2016175801A (en) * 2015-03-20 2016-10-06 日本碍子株式会社 Connection body, honeycomb structure, method for producing connection body and coating body

Similar Documents

Publication Publication Date Title
KR100811731B1 (en) NONMAGNETIC Zn-FERRITE AND COMPOSITE MULTILAYER TYPE ELECTRONIC PART USING THE SAME
JP4246716B2 (en) Multilayer filter
US7880092B2 (en) Multilayer ceramic electronic component
KR101013017B1 (en) varistor
KR20130090333A (en) Ceramic electronic component
KR101994734B1 (en) Multilayered electronic component and manufacturing method thereof
KR101408617B1 (en) Multilayered coil elements
JP2006216636A (en) Composite laminated electronic component
JP2006245258A (en) Compound laminated electronic component
JP2007201143A (en) Joining intermediate layer and composite laminate electronic component
CN113053620B (en) Laminated coil component
JP2010238882A (en) Varistor material, varistor element body, and composite laminated electronic component
JPH07220906A (en) Multifunction element
JP2006216635A (en) Composite laminated electronic component
WO2013099297A1 (en) Laminate inductor
JP6132668B2 (en) Dielectric porcelain composition and electronic component
JP3758464B2 (en) Laminated electronic components
JP2011199200A (en) Laminated composite electronic component
CN218826459U (en) Electronic component and coil component
JP2007242986A (en) Bonding interlayer and composite multilayer electronic component
JP5014856B2 (en) Multilayer filter
JP2904664B2 (en) Multilayer LC filter parts
JP2021108325A (en) Multilayer coil component
JP2005183593A (en) Joined type voltage dependent resistor and manufacturing method thereof
JP3078375B2 (en) Multilayer ceramic capacitors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110308