JP3393792B2 - Manufacturing method of laminated voltage non-linear resistor - Google Patents
Manufacturing method of laminated voltage non-linear resistorInfo
- Publication number
- JP3393792B2 JP3393792B2 JP14850797A JP14850797A JP3393792B2 JP 3393792 B2 JP3393792 B2 JP 3393792B2 JP 14850797 A JP14850797 A JP 14850797A JP 14850797 A JP14850797 A JP 14850797A JP 3393792 B2 JP3393792 B2 JP 3393792B2
- Authority
- JP
- Japan
- Prior art keywords
- composition material
- varistor
- insulating
- laminated
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thermistors And Varistors (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、積層形の電圧非直
線抵抗器の製造方法に関し、特に、その材料接合部分の
信頼性を向上するための技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a laminated type voltage non-linear resistor, and more particularly to a technique for improving the reliability of its material joint.
【０００２】[0002]
【従来の技術】従来のＺｎＯ系積層形バリスタにおいて
は、焼結体の露出するバリスタの表面が導電性であるこ
とから、過酷な使用条件での信頼性に問題があった。こ
のような問題を解決するための技術として、図８の
（Ａ）と（Ｂ）および図９に示すように、バリスタ組成
材料のカバー部分、サイドマージン部、およびエンドマ
ージン部を絶縁組成材料から形成することで、信頼性を
向上したものが提案されている。ここで、図８の（Ａ）
は積層形バリスタの一例を模式的に示す断面図、（Ｂ）
は（Ａ）のＸ部を示す拡大断面図、図９は図８の（Ａ）
のＹ矢視断面図である。2. Description of the Related Art In a conventional ZnO-based laminated varistor, since the surface of the varistor where the sintered body is exposed is conductive, there is a problem in reliability under severe operating conditions. As a technique for solving such a problem, as shown in FIGS. 8A and 8B and FIG. 9, the cover portion, the side margin portion, and the end margin portion of the varistor composition material are made of an insulating composition material. It has been proposed to improve reliability by forming it. Here, in FIG.
Is a sectional view schematically showing an example of a laminated varistor, (B)
Is an enlarged cross-sectional view showing the X part of (A), and FIG. 9 is (A) of FIG.
FIG. 7 is a cross-sectional view taken along line Y of FIG.
【０００３】まず、図８の（Ａ）において、バリスタ組
成材料を焼結して形成されたバリスタセラミック１の内
部には、複数の内部電極２が、その端部がバリスタセラ
ミック１から交互に露出するようにずらして積層され、
この内部電極２の露出する端部に外部電極３が設けられ
ている。そして、バリスタセラミック１の表面は、絶縁
組成材料を焼結して形成された絶縁セラミック４によっ
て被覆されている。すなわち、図８の（Ａ）と図９に示
すように、バリスタセラミック１の積層方向両側の表面
のトップカバー５とボトムカバー６、バリスタセラミッ
ク１の両側面のサイドマージン部７，８と、バリスタセ
ラミック１の両側の端部における内部電極２の露出しな
い部分と外部電極３との間のエンドマージン部９，１０
は、いずれも、絶縁セラミック４によって形成されてい
る。First, in FIG. 8A, inside a varistor ceramic 1 formed by sintering a varistor composition material, a plurality of internal electrodes 2 are alternately exposed at their ends from the varistor ceramic 1. Stacked so that
The external electrode 3 is provided at the exposed end of the internal electrode 2. The surface of the varistor ceramic 1 is covered with an insulating ceramic 4 formed by sintering an insulating composition material. That is, as shown in FIGS. 8A and 9, the top cover 5 and the bottom cover 6 on both surfaces of the varistor ceramic 1 in the stacking direction, the side margin portions 7 and 8 on both sides of the varistor ceramic 1, and the varistor. End margin portions 9 and 10 between the exposed portions of the internal electrodes 2 and the external electrodes 3 at both ends of the ceramic 1.
Are formed of insulating ceramics 4.
【０００４】[0004]
【発明が解決しようとする課題】ところで、上述したよ
うな従来の積層形バリスタにおいては、図８の（Ｂ）に
示すように、エンドマージン部９，１０を形成する絶縁
セラミック４が、バリスタセラミック１の端部における
内部電極２の露出しない部分でこのバリスタセラミック
１と接合されている。この接合部分においては、内部電
極２の配置に伴うバリスタセラミック１の端部表面の特
殊性から、接合精度を確保するのが困難であるため、わ
ずかな空隙が発生する場合がある。そして、このよう
に、バリスタセラミック１と絶縁セラミック４との接合
部分に空隙が発生した場合には、電圧印加等による劣化
を生じる可能性があり、バリスタの信頼性が低下してし
まう。By the way, in the conventional laminated varistor as described above, as shown in FIG. 8B, the insulating ceramic 4 forming the end margin portions 9 and 10 is the varistor ceramic. The varistor ceramic 1 is bonded to the end of the internal electrode 2 which is not exposed. Due to the peculiarity of the end surface of the varistor ceramic 1 due to the arrangement of the internal electrodes 2, it is difficult to secure the joining accuracy at this joined portion, and thus a slight gap may occur. Then, when a void is generated in the joint portion between the varistor ceramic 1 and the insulating ceramic 4 as described above, deterioration due to voltage application or the like may occur, and the reliability of the varistor decreases.
【０００５】本発明は、上記のような従来技術の問題点
を解決するために提案されたものであり、その第１の目
的は、バリスタ組成材料と絶縁組成材料の接合部分にお
ける接合性と信頼性に優れた積層形電圧非直線抵抗器を
製造する製造方法を提供することである。また、本発明
の第２の目的は、そのような優れた積層形電圧非直線抵
抗器を効率良く製造可能な、優れた製造方法を提供する
ことである。The present invention has been proposed in order to solve the problems of the prior art as described above, and the first object thereof is the bondability and reliability in the joint portion of the varistor composition material and the insulation composition material. A laminated voltage non-linear resistor with excellent
It is to provide a manufacturing method for manufacturing . A second object of the present invention is to provide an excellent manufacturing method capable of efficiently manufacturing such an excellent laminated voltage nonlinear resistor.
【０００６】[0006]
【課題を解決するための手段】上記の問題点を解決する
ために、請求項１に記載の発明は、バリスタ組成材料を
焼結して形成されたバリスタ組成材料部と、このバリス
タ組成材料部の表面を被覆する絶縁組成材料部と、前記
バリスタ組成材料部の内部にその端部が前記バリスタ組
成材料部および絶縁組成材料部の端部から交互に露出す
るようにずらして積層された複数の内部電極からなる積
層形電圧非直線抵抗器の製造方法において、素子の作製
時に、隣接する２つの内部電極間に、バリスタ組成材料
層とそれに接合する絶縁組成材料層からなる層を形成し
た後、さらに先のバリスタ組成材料層とは異なる寸法を
持つバリスタ組成材料層とそれに接合する絶縁組成材料
層を積層して形成する工程を繰り返し、２層以上のバリ
スタ層とその各々に接合する絶縁組成材料層を順次形成
することにより、隣接する２つの内部電極間で、前記バ
リスタ組成材料部の端部と前記絶縁組成材料部との接合
面の厚さ方向の形状が、凹部と凸部の中から選択された
少なくとも１以上の要素を含む凹凸形状となるようにし
てバリスタ組成材料部と絶縁組成材料部を形成すること
を特徴としている。 In order to solve the above-mentioned problems, the invention according to claim 1 provides a varistor composition material part formed by sintering a varistor composition material, and this varistor composition material part. A plurality of insulating composition material portions that cover the surface of the varistor composition material portion, and a plurality of the varistor composition material portions that are stacked while being shifted so that their end portions are alternately exposed from the end portions of the varistor composition material portion and the insulating composition material portion. Oite to the method of manufacturing the stacked-type voltage nonlinear resistor consisting of the internal electrode, fabrication of the element
Sometimes, a varistor composition material is formed between two adjacent internal electrodes.
A layer and a layer of insulating composition material bonded to it
The varistor material layer
Varistor composition material layer and insulating composition material bonded to it
Repeat the process of stacking layers to form burrs of two or more layers.
Star layers and insulating composition material layers to be bonded to each
The two internal electrodes adjacent to each other,
Joining of the end portion of the lister composition material portion and the insulating composition material portion
The shape in the thickness direction of the surface is selected from the concave and convex parts.
To have an uneven shape that includes at least one element
Forming a varistor composition material section and an insulation composition material section
Is characterized by.
【０００７】以上のような工程で製造することにより、
組成材料層を形成するという比較的単純な工程を繰り返
すだけで、複雑な工程を要することなしに、隣接する２
つの内部電極間で、前記バリスタ組成材料部の端部と前
記絶縁組成材料部との接合面の厚さ方向の形状が、凹部
と凸部の中から選択された少なくとも１以上の要素を含
む凹凸形状を効率よく製造することができる。そして、
バリスタ組成材料部と絶縁組成材料部の接合部分では、
凹凸形状によって機械的な係合力が得られることに加え
て、内部電極間の厚さ方向におけるバリスタ組成材料部
と絶縁組成材料部の沿面パスが長くなるため、この接合
部分の接合性と信頼性を向上できる。 By manufacturing in the above process ,
Only the relatively simple process of forming the composition material layer is repeated , and the adjacent 2
Between the two internal electrodes, the end of the varistor composition material part and the front
The shape in the thickness direction of the joint surface with the insulating composition material portion is concave.
And at least one element selected from the
The uneven shape can be efficiently manufactured. And
At the junction of the varistor composition material part and the insulation composition material part,
In addition to obtaining mechanical engagement force due to the uneven shape,
The varistor composition material part in the thickness direction between the internal electrodes
Since the creeping path between the
The bondability and reliability of the parts can be improved.
【０００８】[0008]
【０００９】[0009]
【００１０】[0010]
【００１１】[0011]
【００１２】また、請求項２に記載の発明は、請求項１
に記載の発明において、前記バリスタ組成材料層と絶縁
組成材料層をシート圧着法と印刷法の中から選択された
手法により形成することを特徴としている。すなわち、
請求項１に記載の発明において、材料層の形成手法は適
宜選択可能であるが、請求項２に記載のシート圧着法と
印刷法のいずれかを使用することにより、材料層を効率
良く高精度に形成することができる。The invention described in claim 2 is the same as claim 1.
In the invention described in (3), the varistor composition material layer and the insulation composition material layer are formed by a method selected from a sheet pressure bonding method and a printing method. That is,
In the invention described in claim 1 , the method for forming the material layer can be appropriately selected, but by using either the sheet pressure bonding method or the printing method according to claim 2 , the material layer can be efficiently and highly accurately formed. Can be formed.
【００１３】[0013]
【発明の実施の形態】図１の（Ａ）は、以上のような本
発明を適用した積層形バリスタの一つの実施の形態を模
式的に示す断面図であり、（Ｂ）は（Ａ）のＸ部を示す
拡大断面図、図２は、図１の（Ａ）のＹ矢視断面図であ
る。この図１の（Ａ）と図２に示すように、本発明の基
本的な構成は、図８と図９に示した従来の積層形バリス
タと同様である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1A is a sectional view schematically showing one embodiment of a laminated varistor to which the present invention is applied as described above, and FIG. 2 is an enlarged cross-sectional view showing the X part of FIG. 2, and FIG. 2 is a cross-sectional view taken along the arrow Y of FIG. As shown in FIGS. 1A and 2, the basic structure of the present invention is the same as that of the conventional laminated varistor shown in FIGS. 8 and 9.
【００１４】まず、図１の（Ａ）と図２に示すように、
バリスタ組成材料を焼結して形成されたバリスタセラミ
ック１の内部には、複数の内部電極２が、その端部がバ
リスタセラミック１から交互に露出するようにずらして
積層され、この内部電極２の露出する端部に外部電極３
が設けられている。そして、バリスタセラミック１のト
ップカバー５とボトムカバー６、サイドマージン部７，
８、およびエンドマージン部９，１０は、絶縁組成材料
を焼結して形成された絶縁セラミック４によって形成さ
れている。First, as shown in FIG. 1A and FIG.
Inside the varistor ceramic 1 formed by sintering a varistor composition material, a plurality of internal electrodes 2 are laminated so that their ends are alternately exposed from the varistor ceramic 1. External electrode 3 on the exposed end
Is provided. Then, the top cover 5 and the bottom cover 6 of the varistor ceramic 1, the side margin portion 7,
8 and the end margin portions 9 and 10 are formed of an insulating ceramic 4 formed by sintering an insulating composition material.
【００１５】以上の構成に加えて、本実施の形態におい
ては、図１の（Ｂ）に示すように、エンドマージン部
９，１０を形成する絶縁セラミック４とバリスタセラミ
ック１の端部との接合面１１に凹凸が設けられている。
すなわち、隣接する２つの内部電極２間で、バリスタセ
ラミック１の端部と絶縁セラミック４との接合面１１の
厚さ方向の形状は、一つの凹部と一つの凸部を単純に組
み合わせた凹凸形状とされている。この場合、各２つの
内部電極２間の各凹凸形状は、均一に規則的に形成され
ている。In addition to the above construction, in this embodiment, as shown in FIG. 1B, the insulating ceramic 4 forming the end margin portions 9 and 10 and the end portion of the varistor ceramic 1 are joined together. The surface 11 is provided with irregularities.
That is, the shape in the thickness direction of the joint surface 11 between the end portion of the varistor ceramic 1 and the insulating ceramic 4 between two adjacent internal electrodes 2 is an uneven shape obtained by simply combining one concave portion and one convex portion. It is said that. In this case, each uneven shape between each two internal electrodes 2 is uniformly and regularly formed.
【００１６】以上のような構成を有する本実施の形態に
よれば、バリスタセラミック１と絶縁セラミック４との
接合部分では、その接合面１１の凹凸形状によって機械
的な係合力が得られる。すなわち、図８の（Ｂ）に示す
従来技術のように、平面同士を単に当接させた場合に比
べて、厚さ方向における係合力を確保できるため、機械
的な接合強度を向上できる。また、接合面１１の形状を
このように凹凸形状とすることによって、内部電極２間
の厚さ方向におけるバリスタセラミック１と絶縁セラミ
ック４の沿面パスを長くできるため、電気的な絶縁強度
を向上できる。したがって、バリスタセラミック１と絶
縁セラミック４とこの接合部分の接合性と信頼性を向上
できる。According to this embodiment having the above-mentioned structure, a mechanical engaging force can be obtained at the joint portion between the varistor ceramic 1 and the insulating ceramic 4 due to the uneven shape of the joint surface 11. That is, as compared with the case where the flat surfaces are simply brought into contact with each other as in the conventional technique shown in FIG. 8B, the engaging force in the thickness direction can be secured, so that the mechanical joining strength can be improved. Further, by making the shape of the joint surface 11 uneven as described above, the creeping path between the varistor ceramic 1 and the insulating ceramic 4 in the thickness direction between the internal electrodes 2 can be lengthened, so that the electrical insulation strength can be improved. . Therefore, the bondability and reliability of the varistor ceramic 1 and the insulating ceramic 4 and the bonding portion can be improved.
【００１７】[0017]
【実施例】図３は、本発明に係る積層形バリスタの製造
工程の一例を示すフローチャート、図４は、図３中の積
層体作製工程の一例を示すフローチャートである。ま
た、図５は、図４の積層体作製工程の複数の状態を模式
的に示す側面図であり、図６は、図５の一部の状態を模
式的に示す平面図である。以下には、この製造工程につ
いて説明する。FIG. 3 is a flow chart showing an example of a manufacturing process of a laminated varistor according to the present invention, and FIG. 4 is a flow chart showing an example of a manufacturing process of a laminated body in FIG. Further, FIG. 5 is a side view schematically showing a plurality of states of the laminated body manufacturing process of FIG. 4, and FIG. 6 is a plan view schematically showing a part of the state of FIG. The manufacturing process will be described below.
【００１８】最初に、絶縁組成グリーンシートとバリス
タ組成グリーンシートを作製した（ステップ１０）。す
なわち、まず、焼成後に絶縁性を発揮する絶縁組成材料
として、例えば、鉛、ニオブ系ヘロブスカイト粉末を有
機バインダ中に分散させたスラリーを作製し、このスラ
リーのキャスティングによって、ベースフィルム上に１
５μｍ厚の絶縁組成グリーンシートを作製した。また、
焼成後にバリスタ特性を発揮する酸化亜鉛を主成分とす
る粉末を用い、絶縁組成グリーンシートと同様に、ベー
スフィルム上に１５μｍ厚のバリスタ組成グリーンシー
トを作製した。First, an insulating composition green sheet and a varistor composition green sheet were prepared (step 10). That is, first, as an insulating composition material exhibiting insulating properties after firing, for example, a slurry in which lead or niobium-based perovskite powder is dispersed in an organic binder is prepared, and by casting the slurry, 1 is formed on the base film.
An insulating composition green sheet having a thickness of 5 μm was produced. Also,
A varistor composition green sheet having a thickness of 15 μm was formed on the base film in the same manner as the insulating composition green sheet, using a powder containing zinc oxide as a main component that exhibits varistor characteristics after firing.
【００１９】そして、ステップ１０で用意した絶縁組成
グリーンシートとバリスタ組成グリーンシートを使用し
て、次のようにして積層体を作製した（ステップ２
０）。すなわち、まず、１００ｍｍ角のパレット上に絶
縁組成グリーンシートを熱圧着して、図５と図６の各
（Ａ）に示すようなボトムカバー６を形成した（ステッ
プ２１）。Then, using the insulating composition green sheet and the varistor composition green sheet prepared in step 10, a laminate was prepared as follows (step 2).
0). That is, first, an insulating composition green sheet was thermocompression bonded onto a 100 mm square pallet to form a bottom cover 6 as shown in FIGS. 5 and 6A (step 21).
【００２０】次に、図５の（Ｂ）〜（Ｅ）に示すよう
に、２層のバリスタ組成層１ａ，１ｂとその各々に接合
する２層の絶縁組成層４ａ，４ｂを形成した（ステップ
２２）。すなわち、まず、図５の（Ｂ）と図６の（Ｂ，
Ｄ）に示すように、バリスタ組成グリーンシートをＣＯ
2 レーザで６．０×５．０ｍｍの寸法にカットし、ボト
ムカバー６上の中央部に熱圧着して、バリスタ組成層１
ａを形成した。そして、図５の（Ｃ）と図６の（Ｃ，
Ｅ）に示すように、絶縁組成グリーンシートをＣＯ2 レ
ーザで６．０×５．０ｍｍの開口寸法を持つようにカッ
トし、バリスタ組成層１ａの周囲のボトムカバー６の露
出部分上に熱圧着して、絶縁組成層４ａを形成した。さ
らに、図５の（Ｄ）と図６の（Ｂ，Ｄ）に示すように、
これらのバリスタ組成層１ａと絶縁組成層４ａの上に、
ＣＯ2 レーザで５．７×５．０ｍｍの寸法にカットした
バリスタ組成グリーンシートを熱圧着して、バリスタ組
成層１ｂを形成した。その後、図５の（Ｅ）と図６の
（Ｃ，Ｅ）に示すように、ＣＯ2レーザで５．７×５．
０ｍｍの開口寸法を持つようにカットした絶縁組成グリ
ーンシートを熱圧着して絶縁組成層４ｂを形成した。Next, as shown in FIGS. 5B to 5E, two layers of varistor composition layers 1a and 1b and two layers of insulating composition layers 4a and 4b joined to each of them are formed (step). 22). That is, first, (B) in FIG. 5 and (B,
As shown in D), the varistor composition green sheet is CO
Cut to a size of 6.0 x 5.0 mm with 2 lasers, and thermocompression-bond to the center of the bottom cover 6 to form the varistor composition layer 1
a was formed. Then, (C) of FIG. 5 and (C,
As shown in E), the insulating composition green sheet is cut with a CO 2 laser so as to have an opening size of 6.0 × 5.0 mm, and thermocompression bonded onto the exposed portion of the bottom cover 6 around the varistor composition layer 1a. Then, the insulating composition layer 4a was formed. Further, as shown in (D) of FIG. 5 and (B, D) of FIG.
On the varistor composition layer 1a and the insulation composition layer 4a,
A varistor composition layer 1b was formed by thermocompression bonding a varistor composition green sheet cut to a size of 5.7 × 5.0 mm with a CO 2 laser. Then, it is shown in FIG. 5 (E) and in FIG. 6 (C, E) as shown in, 5.7 × 5 in CO 2 laser.
An insulating composition green sheet cut to have an opening size of 0 mm was thermocompression bonded to form an insulating composition layer 4b.
【００２１】続いて、図５と図６の各（Ｆ）に示すよう
に、Ａｇ／Ｐｄ内部電極ペーストをバリスタ組成層１ｂ
および絶縁組成層４ｂの一部に印刷し、絶縁組成層４ｂ
の片側のエンドマージン部１０に重なる内部電極２を形
成した（ステップ２３）。Subsequently, as shown in FIGS. 5 and 6 (F), Ag / Pd internal electrode paste is added to the varistor composition layer 1b.
And a part of the insulating composition layer 4b is printed to form the insulating composition layer 4b.
The internal electrode 2 is formed so as to overlap the end margin portion 10 on one side (step 23).
【００２２】さらに、内部電極２の上に、２層のバリス
タ組成層１ａ，１ｂとその各々に接合する２層の絶縁組
成層４ａ，４ｂを形成した（ステップ２４）後、図５と
図６の各（Ｇ）に示すように、バリスタ組成層１ｂおよ
び絶縁組成層４ｂの上に、絶縁組成層１５の反対側のエ
ンドマージン部９に重なる内部電極２を形成した（ステ
ップ２５）。Further, after forming two varistor composition layers 1a and 1b and two insulation composition layers 4a and 4b bonded to each of them on the internal electrode 2 (step 24), FIGS. (G), the internal electrode 2 overlapping the end margin portion 9 on the opposite side of the insulating composition layer 15 was formed on the varistor composition layer 1b and the insulating composition layer 4b (step 25).
【００２３】以上のようなステップ２２〜２５を繰り返
して、内部電極２を２０層形成した（ステップ２６）段
階で、２層のバリスタ組成層１ａ，１ｂとその各々に接
合する２層の絶縁組成層４ａ，４ｂを形成した（ステッ
プ２７）後、図６の（Ｈ）に示すように、その上に絶縁
組成グリーンシートを熱圧着して、トップカバー５を形
成し、積層体を作製した（ステップ２８）。By repeating steps 22 to 25 as described above, at the stage of forming 20 layers of internal electrodes 2 (step 26), two layers of varistor composition layers 1a and 1b and two layers of insulating composition bonded to each of them are formed. After forming the layers 4a and 4b (step 27), as shown in (H) of FIG. 6, an insulating composition green sheet was thermocompression bonded thereon to form a top cover 5 to produce a laminated body ( Step 28).
【００２４】このようにして作製した積層体を、加熱・
加圧して圧着した（ステップ３０）後、７．１×６．３
ｍｍ寸法に切断した（ステップ４０）。続いて、３００
℃で脱脂した（ステップ５０）後、１１００℃で焼結し
てバリスタ素子を作製した（ステップ６０）。さらに、
このバリスタ素子の両端に外電ペーストをディップし、
８５０℃で熱処理して外部電極を形成した（ステップ７
０）。その結果、５．７×５．０ｍｍの寸法を持つ１８
Ｖ定格の積層形バリスタが得られた。The laminated body produced in this manner is heated and
After pressurizing and crimping (step 30), 7.1 × 6.3
It was cut to a size of mm (step 40). Then 300
After degreasing at 50 ° C (step 50), sintering was performed at 1100 ° C to produce a varistor element (step 60). further,
Dip the external electric paste on both ends of this varistor element,
Heat treatment was performed at 850 ° C. to form external electrodes (step 7).
0). As a result, 18 with dimensions of 5.7 x 5.0 mm
A V-rated laminated varistor was obtained.
【００２５】以上のような製造工程のうち、特に、積層
体の作製工程は、バリスタ組成層と絶縁組成層の熱圧着
と内部電極２の印刷を繰り返すだけの比較的単純な工程
であるため、凹凸形状を有する接合面を効率良く高精度
に形成できる。Among the above-mentioned manufacturing steps, particularly, the manufacturing step of the laminated body is a relatively simple step in which thermocompression bonding of the varistor composition layer and the insulating composition layer and printing of the internal electrode 2 are simply repeated. It is possible to efficiently and accurately form a joint surface having an uneven shape.
【００２６】さらに、以上のような一連の工程によって
本発明に係る５０個の積層形バリスタを作製すると共
に、従来例として、接合面１１に凹凸を持たない５０個
の積層形バリスタを作製した。この場合、従来例の積層
形バリスタは、接合面１１の形状以外の条件について
は、前述した本発明に係る工程と全く同様の条件で作製
した。Further, 50 laminated varistor according to the present invention was manufactured by the above series of steps, and as a conventional example, 50 laminated varistor having no joint surface 11 was manufactured. In this case, the laminated varistor of the conventional example was manufactured under exactly the same conditions as the above-described process according to the present invention, except for the shape of the joint surface 11.
【００２７】次の表１は、このような本発明に係る積層
形バリスタと従来例の積層形バリスタの各５０個につい
て、１２１℃、１００％ＲＨ、１４ＶＤＣの条件で５０
０時間に亘る電圧特性試験を行った際の不良発生率を示
している。この場合、バリスタ電圧が−１０％以上変化
したものを不良とした。The following Table 1 shows the laminated varistor according to the present invention and the conventional laminated varistor of 50 pieces each under the conditions of 121 ° C., 100% RH and 14 VDC.
The failure occurrence rate when a voltage characteristic test is performed for 0 hours is shown. In this case, the one in which the varistor voltage changed by -10% or more was regarded as defective.
【００２８】[0028]
【表１】 [Table 1]
【００２９】この表１から明らかなように、従来例の積
層形バリスタにおいては、２００時間経過時点で４％の
不良が発生しており、３００時間経過時点では６％の不
良が発生している。これに対して、本発明に係る積層形
バリスタにおいては、５００時間経過時点でも、不良の
発生は皆無であり、優れた電圧安定性を示している。こ
のことは、本発明に係るバリスタ組成層１ａ，１ｂと絶
縁組成層４ａ，４ｂとの接合部分の凹凸形状によって、
この接合部分の接合性と信頼性を向上できることを示し
ている。As is clear from Table 1, in the conventional laminated varistor, 4% of defects occur after 200 hours have elapsed and 6% of defects have occurred after 300 hours have elapsed. . On the other hand, in the laminated varistor according to the present invention, no defects occur even after 500 hours, and excellent voltage stability is exhibited. This is due to the uneven shape of the joint portion between the varistor composition layers 1a and 1b and the insulating composition layers 4a and 4b according to the present invention.
It is shown that the bondability and reliability of this bonded portion can be improved.
【００３０】なお、本発明は、前記実施の形態や実施例
に限定されるものではなく、内部電極間におけるバリス
タ組成材料部の端部と絶縁組成材料部との接合面の具体
的な凹凸形状は適宜選択可能であり、例えば、図７の
（Ａ）〜（Ｃ）に示すような凹凸形状が考えられる。こ
こで、バリスタセラミック１側から考えた場合に、図７
の（Ａ）の形状は、２つの凸部の間に一つの凹部を組み
合わせた凹凸形状であり、図７の（Ｂ）の形状は、２つ
の凹部の間に一つの凸部を組み合わせた凹凸形状であ
る。また、図７の（Ｃ）の形状は、２つの凸部と２つの
凹部を組み合わせた凹凸形状である。いずれの場合に
も、前記実施の形態や実施例と同様に優れた作用・効果
が得られるものである。The present invention is not limited to the above-mentioned embodiments and examples, and the specific uneven shape of the joint surface between the end portion of the varistor composition material portion and the insulation composition material portion between the internal electrodes is not limited. Can be appropriately selected, and for example, concavo-convex shapes as shown in FIGS. 7A to 7C can be considered. Here, when considering from the varistor ceramic 1 side, FIG.
The shape of (A) is an uneven shape in which one concave portion is combined between two convex portions, and the shape of (B) in FIG. 7 is an uneven shape in which one convex portion is combined between two concave portions. The shape. Further, the shape of FIG. 7C is a concavo-convex shape in which two convex portions and two concave portions are combined. In any case, the same excellent action and effect as those in the above-mentioned embodiment and examples can be obtained.
【００３１】また、前記実施例においては、接合面１１
の一つの凹部または凸部を、それぞれ１層の材料層によ
って形成したが、複数層の材料層によって一つの凹部ま
たは凸部を形成することも可能である。そしてまた、前
記実施例においては、接合面１１の凹凸形状を形成する
ために、バリスタ組成層と絶縁組成層をシート圧着法に
よってそれぞれ形成したが、印刷法によって形成するこ
とも可能であり、この場合にも、凹凸形状を有する接合
面を効率良く高精度に形成できる。さらに、各材料層を
シート圧着法や印刷法以外の方法によって形成すること
も可能である。In the above embodiment, the joint surface 11
Although each of the concave portions or the convex portions of 1 is formed of one material layer, it is also possible to form one concave portion or the convex portion of a plurality of material layers. Further, in the above-mentioned embodiment, the varistor composition layer and the insulating composition layer were respectively formed by the sheet pressure bonding method in order to form the concavo-convex shape of the joint surface 11, but it is also possible to form them by the printing method. Also in this case, the joint surface having the uneven shape can be efficiently formed with high precision. Further, each material layer can be formed by a method other than the sheet pressure bonding method and the printing method.
【００３２】一方、本発明において、凹凸形状の凹凸寸
法や各材料層の厚さ等の各部の寸法、内部電極の積層数
等は自由に選択可能であり、また、バリスタ組成材料や
絶縁組成材料、あるいは内部電極や外部電極を構成する
具体的な材料の種類・組成等も自由に選択可能である。
さらに、本発明は、各種の定格の積層形バリスタに適用
可能である。On the other hand, in the present invention, the unevenness of the uneven shape, the size of each part such as the thickness of each material layer, the number of laminated internal electrodes and the like can be freely selected, and the varistor composition material and the insulating composition material can be selected. Alternatively, it is possible to freely select the kind and composition of the specific material forming the internal electrode and the external electrode.
Further, the present invention is applicable to laminated varistors of various ratings.
【００３３】[0033]
【発明の効果】以上述べたように、本発明によれば、バ
リスタ組成材料部の端部と前記絶縁組成材料部との接合
面の厚さ方向の形状を、凹凸形状とすることにより、材
料接合部分の凹凸形状によって機械的な係合力が得られ
ることに加えて、内部電極間の厚さ方向におけるバリス
タ組成材料部と絶縁組成材料部の沿面パスが長くなるた
め、バリスタ組成材料と絶縁組成材料の接合部分におけ
る接合性と信頼性に優れた積層形電圧非直線抵抗器を提
供することができる。As described above, according to the present invention, the shape in the thickness direction of the joint surface between the end portion of the varistor composition material portion and the insulating composition material portion is made into an uneven shape, so that the material In addition to obtaining a mechanical engagement force due to the uneven shape of the joint part, the creeping path between the varistor composition material part and the insulation composition material part in the thickness direction between the internal electrodes becomes long, so that the varistor composition material and the insulation composition It is possible to provide a laminated voltage non-linear resistor having excellent bondability and reliability in the material joint portion.
【００３４】また、異なる寸法を持つ２層以上のバリス
タ組成材料層とその各々に接合する２層以上の絶縁組成
材料層を形成することにより、組成材料層を形成すると
いう比較的単純な工程を繰り返すだけで、複雑な工程を
要することなしに凹凸形状の接合面を持つ積層形電圧非
直線抵抗器を効率良く製造可能な、優れた製造方法を提
供することができる。Further, a relatively simple process of forming a composition material layer by forming two or more varistor composition material layers having different dimensions and two or more insulating composition material layers bonded to each of them. By simply repeating, it is possible to provide an excellent manufacturing method capable of efficiently manufacturing the laminated voltage non-linear resistor having the uneven joint surface without requiring a complicated process.
【図１】（Ａ）は、本発明によって製造された積層形バ
リスタの一つの実施の形態を模式的に示す断面図、
（Ｂ）は（Ａ）のＸ部を示す拡大断面図。FIG. 1A is a sectional view schematically showing one embodiment of a laminated varistor manufactured according to the present invention,
(B) is an enlarged cross-sectional view showing an X portion of (A).
【図２】図１の（Ａ）のＹ矢視断面図。FIG. 2 is a cross-sectional view taken along arrow Y of FIG.
【図３】本発明の積層形バリスタの製造工程の一例を示
すフローチャート。FIG. 3 is a flowchart showing an example of a manufacturing process of the laminated varistor of the present invention.
【図４】図３中の積層体作製工程の一例を示すフローチ
ャート。FIG. 4 is a flowchart showing an example of a laminated body manufacturing process in FIG.
【図５】図４の積層体作製工程の複数の状態を模式的に
示す側面図。FIG. 5 is a side view schematically showing a plurality of states in the laminated body manufacturing process of FIG.
【図６】図５の一部の状態を模式的に示す平面図。FIG. 6 is a plan view schematically showing a part of the state shown in FIG.
【図７】本発明によって製造された積層形バリスタの異
なる３つの実施の形態を模式的に示す断面図。7 is a cross-sectional view of three embodiments of different multilayered varistor thus produced to the present invention shown schematically.
【図８】（Ａ）は、従来の積層形バリスタの一例を模式
的に示す断面図、（Ｂ）は（Ａ）のＸ部を示す拡大断面
図。8A is a cross-sectional view schematically showing an example of a conventional laminated varistor, and FIG. 8B is an enlarged cross-sectional view showing a portion X of FIG. 8A.
【図９】図８の（Ａ）のＹ矢視断面図。9 is a cross-sectional view taken along arrow Y of FIG.
【符号の説明】 １…バリスタセラミック １ａ，１ｂ…バリスタ組成層 ２…内部電極 ３…外部電極 ４…絶縁セラミック ４ａ，４ｂ…絶縁組成層 ５…トップカバー ６…ボトムカバー ７，８…サイドマージン部 ９，１０…エンドマージン部 １１…接合面[Explanation of symbols] 1 ... Varistor ceramic 1a, 1b ... Varistor composition layer 2 ... Internal electrode 3 ... External electrode 4 ... Insulated ceramic 4a, 4b ... Insulating composition layer 5 ... Top cover 6 ... Bottom cover 7, 8 ... Side margin 9, 10 ... End margin part 11 ... Bonding surface
Claims (2)
材料部と、このバリスタ組成材料部の表面に被覆された
絶縁組成材料からなる絶縁組成材料部とをそれぞれ形成
すると共に、その端部がバリスタ組成材料部および絶縁
組成材料部の端部から交互に露出するようにずらして積
層された複数の内部電極を形成して素子を作製した後、
この素子を焼結し、外部電極を設けて積層形電圧非直線
抵抗器を製造する方法において、 前記素子の作製時に、隣接する２つの内部電極間に、バ
リスタ組成材料層とそれに接合する絶縁組成材料層から
なる層を形成した後、さらに先のバリスタ組成材料層と
は異なる寸法を持つバリスタ組成材料層とそれに接合す
る絶縁組成材料層を積層して形成する工程を繰り返し、
２層以上のバリスタ層とその各々に接合する絶縁組成材
料層を順次形成することにより、隣接する２つの内部電
極間で、前記バリスタ組成材料部の端部と前記絶縁組成
材料部との接合面の厚さ方向の形状が、凹部と凸部の中
から選択された少なくとも１以上の要素を含む凹凸形状
となるようにしてバリスタ組成材料部と絶縁組成材料部
を形成することを特徴とする積層形電圧非直線抵抗器の
製造方法。1. A varistor composition material part made of a varistor composition material and an insulation composition material part made of an insulation composition material coated on the surface of the varistor composition material part are formed, and the ends thereof are varistor composition material. Part and an insulating composition material part after forming a plurality of internal electrodes that are stacked so as to be alternately exposed from the end of the element, to produce an element,
In a method of manufacturing a laminated voltage non-linear resistor by sintering this element and providing an external electrode , a bar is provided between two adjacent internal electrodes when the element is manufactured.
From the lister composition material layer and the insulating composition material layer bonded to it
Of the varistor composition material layer further after forming the layer
Is a varistor composition material layer with different dimensions and is bonded to it
Repeating the process of laminating and forming the insulating composition material layer,
Two or more varistor layers and insulating composition material bonded to each of them
By sequentially forming the material layers, the shape in the thickness direction of the joint surface between the end portion of the varistor composition material portion and the insulating composition material portion between the two adjacent internal electrodes is the same as that of the recess and the protrusion. A method of manufacturing a laminated voltage non-linear resistor, comprising forming a varistor composition material portion and an insulation composition material portion so as to have an uneven shape including at least one element selected from the above.
層をシート圧着法と印刷法の中から選択された手法によ
り形成することを特徴とする請求項１記載の積層形電圧
非直線抵抗器の製造方法。2. The laminated voltage nonlinear resistor according to claim 1, wherein the varistor composition material layer and the insulation composition material layer are formed by a method selected from a sheet pressure bonding method and a printing method. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14850797A JP3393792B2 (en) | 1997-05-21 | 1997-05-21 | Manufacturing method of laminated voltage non-linear resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14850797A JP3393792B2 (en) | 1997-05-21 | 1997-05-21 | Manufacturing method of laminated voltage non-linear resistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321411A JPH10321411A (en) | 1998-12-04 |
| JP3393792B2 true JP3393792B2 (en) | 2003-04-07 |
Family
ID=15454315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14850797A Expired - Fee Related JP3393792B2 (en) | 1997-05-21 | 1997-05-21 | Manufacturing method of laminated voltage non-linear resistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3393792B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005059928A1 (en) * | 2003-12-19 | 2005-06-30 | Murata Manufacturing Co.,Ltd. | Semiconductor ceramic electronic component and method for manufacturing same |
| JP2019165103A (en) * | 2018-03-20 | 2019-09-26 | パナソニックＩｐマネジメント株式会社 | Laminated varistor |
-
1997
- 1997-05-21 JP JP14850797A patent/JP3393792B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10321411A (en) | 1998-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102029469B1 (en) | Multilayered ceramic electronic component and fabricating method thereof | |
| JP2567046B2 (en) | Stacked displacement element | |
| JP2018067565A (en) | Multilayer ceramic capacitor | |
| JP5960816B2 (en) | Multilayer ceramic capacitor | |
| KR100543123B1 (en) | Multilayered positive temperature coefficient thermistor | |
| JP3393792B2 (en) | Manufacturing method of laminated voltage non-linear resistor | |
| JP2007019420A (en) | Stacked piezoelectric element | |
| JP2824116B2 (en) | Multilayer piezoelectric actuator | |
| JP4300770B2 (en) | Manufacturing method of electronic parts | |
| JP5609984B2 (en) | Thermoelectric conversion module and manufacturing method thereof | |
| JP2888020B2 (en) | Negative multilayer thermistor | |
| JP2000106322A (en) | Laminated ceramic capacitor | |
| JP2005340388A (en) | Multilayer electronic component | |
| JP2012528477A (en) | Piezoelectric multilayer components | |
| JP3334651B2 (en) | Piezoelectric transformer and method of manufacturing the same | |
| JPH0476969A (en) | Electrostrictive effect element | |
| JP2884378B2 (en) | Multilayer piezoelectric actuator and method of manufacturing the same | |
| JP7439240B2 (en) | multilayer capacitor | |
| JPH08115844A (en) | Monolithic ceramic capacitor | |
| JPH0534122Y2 (en) | ||
| JPH04273183A (en) | Piezoelectric effect element and electrostriction effect element and its manufacture | |
| JPH06260302A (en) | Chip-type ptc thermistor | |
| JPH02132870A (en) | Laminated piezoelectric element | |
| JP4373904B2 (en) | Multilayer piezoelectric element | |
| JPH0745971Y2 (en) | Electrostrictive effect element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |