JPH10321411A - Laminated voltage nonlinear resistor and manufacture the same - Google Patents
Laminated voltage nonlinear resistor and manufacture the sameInfo
- Publication number
- JPH10321411A JPH10321411A JP9148507A JP14850797A JPH10321411A JP H10321411 A JPH10321411 A JP H10321411A JP 9148507 A JP9148507 A JP 9148507A JP 14850797 A JP14850797 A JP 14850797A JP H10321411 A JPH10321411 A JP H10321411A
- Authority
- JP
- Japan
- Prior art keywords
- composition material
- varistor
- material portion
- insulating
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、積層形の電圧非直
線抵抗器に関し、特に、その材料接合部分の信頼性を向
上するための技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated voltage non-linear resistor, and more particularly to a technique for improving the reliability of a material joining portion.
【0002】[0002]
【従来の技術】従来のZnO系積層形バリスタにおいて
は、焼結体の露出するバリスタの表面が導電性であるこ
とから、過酷な使用条件での信頼性に問題があった。こ
のような問題を解決するための技術として、図8の
(A)と(B)および図9に示すように、バリスタ組成
材料のカバー部分、サイドマージン部、およびエンドマ
ージン部を絶縁組成材料から形成することで、信頼性を
向上したものが提案されている。ここで、図8の(A)
は積層形バリスタの一例を模式的に示す断面図、(B)
は(A)のX部を示す拡大断面図、図9は図8の(A)
のY矢視断面図である。2. Description of the Related Art In a conventional ZnO-based varistor, there is a problem in reliability under severe use conditions because the surface of the varistor where the sintered body is exposed is conductive. As a technique for solving such a problem, as shown in FIGS. 8A and 8B and FIG. 9, a cover portion, a side margin portion, and an end margin portion of a varistor composition material are made of an insulating composition material. There has been proposed one having improved reliability by being formed. Here, FIG.
Is a cross-sectional view schematically showing an example of a laminated varistor, (B)
9 is an enlarged cross-sectional view showing the X part of FIG. 8A, and FIG. 9 is a sectional view of FIG.
3 is a sectional view taken along the arrow Y in FIG.
【0003】まず、図8の(A)において、バリスタ組
成材料を焼結して形成されたバリスタセラミック1の内
部には、複数の内部電極2が、その端部がバリスタセラ
ミック1から交互に露出するようにずらして積層され、
この内部電極2の露出する端部に外部電極3が設けられ
ている。そして、バリスタセラミック1の表面は、絶縁
組成材料を焼結して形成された絶縁セラミック4によっ
て被覆されている。すなわち、図8の(A)と図9に示
すように、バリスタセラミック1の積層方向両側の表面
のトップカバー5とボトムカバー6、バリスタセラミッ
ク1の両側面のサイドマージン部7,8と、バリスタセ
ラミック1の両側の端部における内部電極2の露出しな
い部分と外部電極3との間のエンドマージン部9,10
は、いずれも、絶縁セラミック4によって形成されてい
る。First, in FIG. 8A, a plurality of internal electrodes 2 are alternately exposed from the varistor ceramic 1 inside a varistor ceramic 1 formed by sintering a varistor composition material. Staggered so that
An external electrode 3 is provided at an exposed end of the internal electrode 2. The surface of the varistor ceramic 1 is covered with an insulating ceramic 4 formed by sintering an insulating composition material. That is, as shown in FIGS. 8A and 9, the top cover 5 and the bottom cover 6 on both sides in the stacking direction of the varistor ceramic 1, the side margin portions 7 and 8 on both sides of the varistor ceramic 1, and the varistor End margin portions 9 and 10 between portions of both ends of ceramic 1 where internal electrode 2 is not exposed and external electrode 3
Are formed of the insulating ceramic 4.
【0004】[0004]
【発明が解決しようとする課題】ところで、上述したよ
うな従来の積層形バリスタにおいては、図8の(B)に
示すように、エンドマージン部9,10を形成する絶縁
セラミック4が、バリスタセラミック1の端部における
内部電極2の露出しない部分でこのバリスタセラミック
1と接合されている。この接合部分においては、内部電
極2の配置に伴うバリスタセラミック1の端部表面の特
殊性から、接合精度を確保するのが困難であるため、わ
ずかな空隙が発生する場合がある。そして、このよう
に、バリスタセラミック1と絶縁セラミック4との接合
部分に空隙が発生した場合には、電圧印加等による劣化
を生じる可能性があり、バリスタの信頼性が低下してし
まう。By the way, in the conventional laminated varistor described above, as shown in FIG. 8B, the insulating ceramic 4 forming the end margin portions 9 and 10 is made of a varistor ceramic. The varistor ceramic 1 is joined at a portion where the internal electrode 2 is not exposed at one end. In this joint portion, it is difficult to secure the joint accuracy due to the specialty of the end surface of the varistor ceramic 1 accompanying the arrangement of the internal electrodes 2, and thus a slight gap may be generated. If a gap is generated at the joint between the varistor ceramic 1 and the insulating ceramic 4 as described above, the varistor may be deteriorated due to voltage application or the like, and the reliability of the varistor is reduced.
【0005】本発明は、上記のような従来技術の問題点
を解決するために提案されたものであり、その第1の目
的は、バリスタ組成材料と絶縁組成材料の接合部分にお
ける接合性と信頼性に優れた積層形電圧非直線抵抗器を
提供することである。また、本発明の第2の目的は、そ
のような優れた積層形電圧非直線抵抗器を効率良く製造
可能な、優れた製造方法を提供することである。SUMMARY OF THE INVENTION The present invention has been proposed to solve the above-mentioned problems of the prior art. The first object of the present invention is to provide bonding and reliability at the joint between a varistor composition material and an insulating composition material. An object of the present invention is to provide a laminated voltage non-linear resistor having excellent characteristics. A second object of the present invention is to provide an excellent manufacturing method capable of efficiently manufacturing such an excellent laminated voltage non-linear resistor.
【0006】[0006]
【課題を解決するための手段】上記の問題点を解決する
ために、請求項1に記載の発明は、バリスタ組成材料を
焼結して形成されたバリスタ組成材料部と、このバリス
タ組成材料部の表面を被覆する絶縁組成材料部と、前記
バリスタ組成材料部の内部にその端部が前記バリスタ組
成材料部および絶縁組成材料部の端部から交互に露出す
るようにずらして積層された複数の内部電極からなる積
層形電圧非直線抵抗器において、2種類の材料部の接合
面が次のように構成されたものである。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, an invention according to claim 1 is characterized in that a varistor composition material portion formed by sintering a varistor composition material and a varistor composition material portion are formed. An insulating composition material portion covering the surface of the varistor composition material portion, and a plurality of the varistor composition material portions are stacked such that their ends are alternately exposed from the ends of the varistor composition material portion and the insulating composition material portion. In the laminated voltage non-linear resistor composed of the internal electrodes, the joining surfaces of the two types of material are configured as follows.
【0007】すなわち、請求項1に記載の発明は、隣接
する2つの内部電極間で、前記バリスタ組成材料部の端
部と前記絶縁組成材料部との接合面の厚さ方向の形状
が、凹部と凸部の中から選択された少なくとも1以上の
要素を含む凹凸形状であることを特徴としている。That is, according to the first aspect of the present invention, the shape of the joining surface between the end portion of the varistor composition material portion and the insulating composition material portion in the thickness direction between two adjacent internal electrodes is a concave portion. And at least one element selected from the projections.
【0008】以上のような構成を有することにより、バ
リスタ組成材料部と絶縁組成材料部の接合部分では、凹
凸形状によって機械的な係合力が得られることに加え
て、内部電極間の厚さ方向におけるバリスタ組成材料部
と絶縁組成材料部の沿面パスが長くなるため、この接合
部分の接合性と信頼性を向上できる。[0008] With the above-described structure, at the joint between the varistor composition material portion and the insulating composition material portion, a mechanical engagement force can be obtained by the uneven shape, and in addition, the thickness direction between the internal electrodes can be increased. In this case, since the creeping path between the varistor composition material portion and the insulating composition material portion becomes longer, the joining property and reliability of this joining portion can be improved.
【0009】また、請求項2に記載の発明は、バリスタ
組成材料からなるバリスタ組成材料部と、このバリスタ
組成材料部の表面に被覆された絶縁組成材料からなる絶
縁組成材料部とをそれぞれ形成すると共に、その端部が
バリスタ組成材料部および絶縁組成材料部の端部から交
互に露出するようにずらして積層された複数の内部電極
を形成して素子を作製した後、この素子を焼結し、外部
電極を設けて積層形電圧非直線抵抗器を製造する方法に
おいて、2種類の材料部を次のように形成するものであ
る。According to a second aspect of the present invention, a varistor composition material portion made of a varistor composition material and an insulating composition material portion made of an insulation composition material coated on the surface of the varistor composition material portion are formed. At the same time, after forming a plurality of internal electrodes stacked so that their ends are alternately exposed from the ends of the varistor composition material portion and the insulating composition material portion to form a device, the device is sintered. In a method of manufacturing a laminated voltage non-linear resistor by providing external electrodes, two kinds of material parts are formed as follows.
【0010】すなわち、請求項2に記載の発明は、素子
の作製時において、隣接する2つの内部電極間に、異な
る寸法を持つ2層以上のバリスタ組成材料層とその各々
に接合する2層以上の絶縁組成材料層を形成することに
より、隣接する2つの内部電極間で、前記バリスタ組成
材料部の端部と前記絶縁組成材料部との接合面の厚さ方
向の形状が、凹部と凸部の中から選択された少なくとも
1以上の要素を含む凹凸形状となるようにしてバリスタ
組成材料部と絶縁組成材料部を形成することを特徴とし
ている。In other words, the invention according to claim 2 provides, during the fabrication of a device, two or more varistor composition material layers having different dimensions between two adjacent internal electrodes and two or more layers joined to each of them. By forming the insulating composition material layer, the shape in the thickness direction of the joining surface between the end portion of the varistor composition material portion and the insulating composition material portion between two adjacent internal electrodes is changed to a concave portion and a convex portion. The varistor composition material portion and the insulating composition material portion are formed so as to have an uneven shape including at least one element selected from the following.
【0011】以上のような構成を有することにより、組
成材料層を形成するという比較的単純な工程を繰り返す
だけで、複雑な工程を要することなしに、請求項1に記
載のような凹凸形状を有する接合面を効率良く形成でき
る。したがって、請求項1に記載の発明についてすでに
記載した理由により、接合部分の接合性と信頼性の高い
優れた積層形電圧非直線抵抗器を得ることができる。[0011] With the above-described structure, the relatively uneven process of forming the composition material layer is repeated without any complicated process, and the uneven shape as described in claim 1 can be obtained. It is possible to efficiently form the bonding surface having. Therefore, for the reason already described in the first aspect of the present invention, it is possible to obtain an excellent laminated voltage non-linear resistor having high joining performance and high reliability at the joining portion.
【0012】また、請求項3に記載の発明は、請求項2
に記載の発明において、前記バリスタ組成材料層と絶縁
組成材料層をシート圧着法と印刷法の中から選択された
手法により形成することを特徴としている。すなわち、
請求項2に記載の発明において、材料層の形成手法は適
宜選択可能であるが、請求項3に記載のシート圧着法と
印刷法のいずれかを使用することにより、材料層を効率
良く高精度に形成することができる。Further, the invention according to claim 3 is the same as the invention according to claim 2.
The varistor composition material layer and the insulating composition material layer are formed by a method selected from a sheet pressing method and a printing method. That is,
In the second aspect of the invention, the method of forming the material layer can be appropriately selected. However, by using any one of the sheet pressing method and the printing method according to the third aspect, the material layer can be efficiently and accurately formed. Can be formed.
【0013】[0013]
【発明の実施の形態】図1の(A)は、以上のような本
発明を適用した積層形バリスタの一つの実施の形態を模
式的に示す断面図であり、(B)は(A)のX部を示す
拡大断面図、図2は、図1の(A)のY矢視断面図であ
る。この図1の(A)と図2に示すように、本発明の基
本的な構成は、図8と図9に示した従来の積層形バリス
タと同様である。FIG. 1A is a cross-sectional view schematically showing one embodiment of a laminated varistor to which the present invention as described above is applied, and FIG. 1B is a sectional view of FIG. 2 is an enlarged cross-sectional view showing a portion X of FIG. 1, and FIG. 2 is a cross-sectional view of FIG. As shown in FIGS. 1A and 2, the basic configuration of the present invention is the same as that of the conventional laminated varistor shown in FIGS.
【0014】まず、図1の(A)と図2に示すように、
バリスタ組成材料を焼結して形成されたバリスタセラミ
ック1の内部には、複数の内部電極2が、その端部がバ
リスタセラミック1から交互に露出するようにずらして
積層され、この内部電極2の露出する端部に外部電極3
が設けられている。そして、バリスタセラミック1のト
ップカバー5とボトムカバー6、サイドマージン部7,
8、およびエンドマージン部9,10は、絶縁組成材料
を焼結して形成された絶縁セラミック4によって形成さ
れている。First, as shown in FIG. 1A and FIG.
In a varistor ceramic 1 formed by sintering a varistor composition material, a plurality of internal electrodes 2 are stacked while being shifted so that their ends are alternately exposed from the varistor ceramic 1. External electrode 3 on exposed end
Is provided. Then, the top cover 5 and the bottom cover 6 of the varistor ceramic 1, the side margin portion 7,
8 and the end margin portions 9 and 10 are formed of an insulating ceramic 4 formed by sintering an insulating composition material.
【0015】以上の構成に加えて、本実施の形態におい
ては、図1の(B)に示すように、エンドマージン部
9,10を形成する絶縁セラミック4とバリスタセラミ
ック1の端部との接合面11に凹凸が設けられている。
すなわち、隣接する2つの内部電極2間で、バリスタセ
ラミック1の端部と絶縁セラミック4との接合面11の
厚さ方向の形状は、一つの凹部と一つの凸部を単純に組
み合わせた凹凸形状とされている。この場合、各2つの
内部電極2間の各凹凸形状は、均一に規則的に形成され
ている。In addition to the above configuration, in the present embodiment, as shown in FIG. 1B, the joining between the insulating ceramic 4 forming the end margins 9 and 10 and the end of the varistor ceramic 1 is performed. The surface 11 has irregularities.
That is, the shape in the thickness direction of the joining surface 11 between the end portion of the varistor ceramic 1 and the insulating ceramic 4 between two adjacent internal electrodes 2 is an uneven shape obtained by simply combining one concave portion and one convex portion. It has been. In this case, each concavo-convex shape between each two internal electrodes 2 is uniformly and regularly formed.
【0016】以上のような構成を有する本実施の形態に
よれば、バリスタセラミック1と絶縁セラミック4との
接合部分では、その接合面11の凹凸形状によって機械
的な係合力が得られる。すなわち、図8の(B)に示す
従来技術のように、平面同士を単に当接させた場合に比
べて、厚さ方向における係合力を確保できるため、機械
的な接合強度を向上できる。また、接合面11の形状を
このように凹凸形状とすることによって、内部電極2間
の厚さ方向におけるバリスタセラミック1と絶縁セラミ
ック4の沿面パスを長くできるため、電気的な絶縁強度
を向上できる。したがって、バリスタセラミック1と絶
縁セラミック4とこの接合部分の接合性と信頼性を向上
できる。According to the present embodiment having the above-described configuration, at the joint between the varistor ceramic 1 and the insulating ceramic 4, a mechanical engaging force is obtained by the uneven shape of the joint surface 11. That is, as compared with the case where the flat surfaces are simply brought into contact with each other as in the related art shown in FIG. 8B, the engagement force in the thickness direction can be ensured, so that the mechanical joining strength can be improved. In addition, by making the shape of the joint surface 11 uneven as described above, the creeping path between the varistor ceramic 1 and the insulating ceramic 4 in the thickness direction between the internal electrodes 2 can be lengthened, so that the electrical insulation strength can be improved. . Therefore, the jointability and reliability of the varistor ceramic 1, the insulating ceramic 4, and this joint can be improved.
【0017】[0017]
【実施例】図3は、本発明に係る積層形バリスタの製造
工程の一例を示すフローチャート、図4は、図3中の積
層体作製工程の一例を示すフローチャートである。ま
た、図5は、図4の積層体作製工程の複数の状態を模式
的に示す側面図であり、図6は、図5の一部の状態を模
式的に示す平面図である。以下には、この製造工程につ
いて説明する。FIG. 3 is a flow chart showing an example of the manufacturing process of the laminated varistor according to the present invention, and FIG. 4 is a flow chart showing an example of the manufacturing process of the laminated body in FIG. FIG. 5 is a side view schematically showing a plurality of states in the laminated body manufacturing step of FIG. 4, and FIG. 6 is a plan view schematically showing a part of FIG. Hereinafter, this manufacturing process will be described.
【0018】最初に、絶縁組成グリーンシートとバリス
タ組成グリーンシートを作製した(ステップ10)。す
なわち、まず、焼成後に絶縁性を発揮する絶縁組成材料
として、例えば、鉛、ニオブ系ヘロブスカイト粉末を有
機バインダ中に分散させたスラリーを作製し、このスラ
リーのキャスティングによって、ベースフィルム上に1
5μm厚の絶縁組成グリーンシートを作製した。また、
焼成後にバリスタ特性を発揮する酸化亜鉛を主成分とす
る粉末を用い、絶縁組成グリーンシートと同様に、ベー
スフィルム上に15μm厚のバリスタ組成グリーンシー
トを作製した。First, an insulating composition green sheet and a varistor composition green sheet were prepared (step 10). That is, first, as an insulating composition material exhibiting insulating properties after firing, for example, a slurry is prepared by dispersing lead and niobium-based heroovskite powder in an organic binder, and the slurry is cast onto a base film to form a 1.
A 5 μm-thick insulating composition green sheet was prepared. Also,
Using a powder mainly composed of zinc oxide exhibiting varistor characteristics after firing, a varistor composition green sheet having a thickness of 15 μm was formed on the base film in the same manner as the insulating composition green sheet.
【0019】そして、ステップ10で用意した絶縁組成
グリーンシートとバリスタ組成グリーンシートを使用し
て、次のようにして積層体を作製した(ステップ2
0)。すなわち、まず、100mm角のパレット上に絶
縁組成グリーンシートを熱圧着して、図5と図6の各
(A)に示すようなボトムカバー6を形成した(ステッ
プ21)。Then, using the insulating composition green sheet and the varistor composition green sheet prepared in Step 10, a laminate was prepared as follows (Step 2).
0). That is, first, an insulating composition green sheet was thermocompression-bonded on a 100 mm square pallet to form a bottom cover 6 as shown in FIG. 5A and FIG. 6A (step 21).
【0020】次に、図5の(B)〜(E)に示すよう
に、2層のバリスタ組成層1a,1bとその各々に接合
する2層の絶縁組成層4a,4bを形成した(ステップ
22)。すなわち、まず、図5の(B)と図6の(B,
D)に示すように、バリスタ組成グリーンシートをCO
2 レーザで6.0×5.0mmの寸法にカットし、ボト
ムカバー6上の中央部に熱圧着して、バリスタ組成層1
aを形成した。そして、図5の(C)と図6の(C,
E)に示すように、絶縁組成グリーンシートをCO2 レ
ーザで6.0×5.0mmの開口寸法を持つようにカッ
トし、バリスタ組成層1aの周囲のボトムカバー6の露
出部分上に熱圧着して、絶縁組成層4aを形成した。さ
らに、図5の(D)と図6の(B,D)に示すように、
これらのバリスタ組成層1aと絶縁組成層4aの上に、
CO2 レーザで5.7×5.0mmの寸法にカットした
バリスタ組成グリーンシートを熱圧着して、バリスタ組
成層1bを形成した。その後、図5の(E)と図6の
(C,E)に示すように、CO2レーザで5.7×5.
0mmの開口寸法を持つようにカットした絶縁組成グリ
ーンシートを熱圧着して絶縁組成層4bを形成した。Next, as shown in FIGS. 5B to 5E, two varistor composition layers 1a and 1b and two insulating composition layers 4a and 4b joined to each of them are formed (step). 22). That is, first, (B) of FIG. 5 and (B,
As shown in D), the varistor composition green sheet is
(2) Cut to a size of 6.0 × 5.0 mm with a laser, and thermocompression-bonded to the center of the bottom cover 6 to obtain a varistor composition layer 1.
a was formed. Then, (C) of FIG. 5 and (C,
As shown in E), the insulating composition green sheet is cut with a CO 2 laser so as to have an opening size of 6.0 × 5.0 mm, and is thermocompression-bonded on the exposed portion of the bottom cover 6 around the varistor composition layer 1a. Thus, an insulating composition layer 4a was formed. Further, as shown in (D) of FIG. 5 and (B, D) of FIG. 6,
On these varistor composition layer 1a and insulating composition layer 4a,
A varistor composition green sheet cut to a size of 5.7 × 5.0 mm with a CO 2 laser was thermocompression bonded to form a varistor composition layer 1b. Then, it is shown in FIG. 5 (E) and in FIG. 6 (C, E) as shown in, 5.7 × 5 in CO 2 laser.
The insulating composition green sheet cut so as to have an opening dimension of 0 mm was thermally pressed to form an insulating composition layer 4b.
【0021】続いて、図5と図6の各(F)に示すよう
に、Ag/Pd内部電極ペーストをバリスタ組成層1b
および絶縁組成層4bの一部に印刷し、絶縁組成層4b
の片側のエンドマージン部10に重なる内部電極2を形
成した(ステップ23)。Subsequently, as shown in FIG. 5F and FIG. 6F, an Ag / Pd internal electrode paste is applied to the varistor composition layer 1b.
And printing on a part of the insulating composition layer 4b.
Then, the internal electrode 2 overlapping the one end margin portion 10 was formed (Step 23).
【0022】さらに、内部電極2の上に、2層のバリス
タ組成層1a,1bとその各々に接合する2層の絶縁組
成層4a,4bを形成した(ステップ24)後、図5と
図6の各(G)に示すように、バリスタ組成層1bおよ
び絶縁組成層4bの上に、絶縁組成層15の反対側のエ
ンドマージン部9に重なる内部電極2を形成した(ステ
ップ25)。Further, on the internal electrode 2, two varistor composition layers 1a and 1b and two insulating composition layers 4a and 4b joined to each of them are formed (step 24). (G), the internal electrode 2 was formed on the varistor composition layer 1b and the insulation composition layer 4b so as to overlap the end margin 9 on the opposite side of the insulation composition layer 15 (step 25).
【0023】以上のようなステップ22〜25を繰り返
して、内部電極2を20層形成した(ステップ26)段
階で、2層のバリスタ組成層1a,1bとその各々に接
合する2層の絶縁組成層4a,4bを形成した(ステッ
プ27)後、図6の(H)に示すように、その上に絶縁
組成グリーンシートを熱圧着して、トップカバー5を形
成し、積層体を作製した(ステップ28)。By repeating the above steps 22 to 25 to form 20 internal electrodes 2 (step 26), the two varistor composition layers 1a and 1b and the two insulating compositions joined to each of them are formed. After forming the layers 4a and 4b (step 27), as shown in FIG. 6H, an insulating composition green sheet is thermocompression-bonded thereon to form the top cover 5, and a laminate is produced ( Step 28).
【0024】このようにして作製した積層体を、加熱・
加圧して圧着した(ステップ30)後、7.1×6.3
mm寸法に切断した(ステップ40)。続いて、300
℃で脱脂した(ステップ50)後、1100℃で焼結し
てバリスタ素子を作製した(ステップ60)。さらに、
このバリスタ素子の両端に外電ペーストをディップし、
850℃で熱処理して外部電極を形成した(ステップ7
0)。その結果、5.7×5.0mmの寸法を持つ18
V定格の積層形バリスタが得られた。The laminate thus manufactured is heated and heated.
After pressurizing and crimping (step 30), 7.1 × 6.3
It was cut into mm dimensions (step 40). Then, 300
After degreased at ℃ (Step 50), sintering was performed at 1100 ° C to produce a varistor element (Step 60). further,
Dip externally applied paste on both ends of this varistor element,
An external electrode was formed by heat treatment at 850 ° C. (Step 7)
0). As a result, 18 having a size of 5.7 × 5.0 mm 18
A V-rated laminated varistor was obtained.
【0025】以上のような製造工程のうち、特に、積層
体の作製工程は、バリスタ組成層と絶縁組成層の熱圧着
と内部電極2の印刷を繰り返すだけの比較的単純な工程
であるため、凹凸形状を有する接合面を効率良く高精度
に形成できる。Among the above manufacturing steps, the step of manufacturing the laminate is a relatively simple step of repeating the thermocompression bonding of the varistor composition layer and the insulating composition layer and the printing of the internal electrodes 2. It is possible to efficiently and accurately form a bonding surface having an uneven shape.
【0026】さらに、以上のような一連の工程によって
本発明に係る50個の積層形バリスタを作製すると共
に、従来例として、接合面11に凹凸を持たない50個
の積層形バリスタを作製した。この場合、従来例の積層
形バリスタは、接合面11の形状以外の条件について
は、前述した本発明に係る工程と全く同様の条件で作製
した。Further, 50 laminated varistors according to the present invention were produced by the above-described series of steps, and 50 laminated varistors having no unevenness on the bonding surface 11 were produced as a conventional example. In this case, the laminated varistor of the conventional example was manufactured under exactly the same conditions as those of the process according to the present invention described above except for the shape of the bonding surface 11.
【0027】次の表1は、このような本発明に係る積層
形バリスタと従来例の積層形バリスタの各50個につい
て、121℃、100%RH、14VDCの条件で50
0時間に亘る電圧特性試験を行った際の不良発生率を示
している。この場合、バリスタ電圧が−10%以上変化
したものを不良とした。The following Table 1 shows that, for each of the 50 stacked varistors according to the present invention and the conventional stacked varistor, 50 were obtained at 121 ° C., 100% RH and 14 VDC.
It shows the defect occurrence rate when a voltage characteristic test is performed for 0 hours. In this case, the one in which the varistor voltage changed by -10% or more was regarded as defective.
【0028】[0028]
【表1】 [Table 1]
【0029】この表1から明らかなように、従来例の積
層形バリスタにおいては、200時間経過時点で4%の
不良が発生しており、300時間経過時点では6%の不
良が発生している。これに対して、本発明に係る積層形
バリスタにおいては、500時間経過時点でも、不良の
発生は皆無であり、優れた電圧安定性を示している。こ
のことは、本発明に係るバリスタ組成層1a,1bと絶
縁組成層4a,4bとの接合部分の凹凸形状によって、
この接合部分の接合性と信頼性を向上できることを示し
ている。As is apparent from Table 1, in the conventional laminated varistor, 4% of defects occur after 200 hours, and 6% of defects occur after 300 hours. . On the other hand, in the multilayer varistor according to the present invention, no failure occurred even after 500 hours, and excellent voltage stability was exhibited. This is due to the uneven shape of the joint between the varistor composition layers 1a and 1b and the insulating composition layers 4a and 4b according to the present invention.
This shows that the jointability and reliability of this joint can be improved.
【0030】なお、本発明は、前記実施の形態や実施例
に限定されるものではなく、内部電極間におけるバリス
タ組成材料部の端部と絶縁組成材料部との接合面の具体
的な凹凸形状は適宜選択可能であり、例えば、図7の
(A)〜(C)に示すような凹凸形状が考えられる。こ
こで、バリスタセラミック1側から考えた場合に、図7
の(A)の形状は、2つの凸部の間に一つの凹部を組み
合わせた凹凸形状であり、図7の(B)の形状は、2つ
の凹部の間に一つの凸部を組み合わせた凹凸形状であ
る。また、図7の(C)の形状は、2つの凸部と2つの
凹部を組み合わせた凹凸形状である。いずれの場合に
も、前記実施の形態や実施例と同様に優れた作用・効果
が得られるものである。It should be noted that the present invention is not limited to the above-described embodiments and examples, and specific irregularities in the joint surface between the end of the varistor composition material portion and the insulating composition material portion between the internal electrodes. Can be appropriately selected. For example, uneven shapes as shown in FIGS. 7A to 7C can be considered. Here, when considering from the varistor ceramic 1 side, FIG.
(A) is a concavo-convex shape in which one concave portion is combined between two convex portions, and the shape of FIG. 7B is a concavo-convex shape in which one convex portion is combined between two concave portions. Shape. Further, the shape of FIG. 7C is a concavo-convex shape combining two convex portions and two concave portions. In any case, excellent functions and effects can be obtained in the same manner as in the above embodiments and examples.
【0031】また、前記実施例においては、接合面11
の一つの凹部または凸部を、それぞれ1層の材料層によ
って形成したが、複数層の材料層によって一つの凹部ま
たは凸部を形成することも可能である。そしてまた、前
記実施例においては、接合面11の凹凸形状を形成する
ために、バリスタ組成層と絶縁組成層をシート圧着法に
よってそれぞれ形成したが、印刷法によって形成するこ
とも可能であり、この場合にも、凹凸形状を有する接合
面を効率良く高精度に形成できる。さらに、各材料層を
シート圧着法や印刷法以外の方法によって形成すること
も可能である。In the above embodiment, the bonding surface 11
Although each of the concave portions or convex portions is formed by one material layer, it is also possible to form one concave portion or convex portion by a plurality of material layers. Further, in the above-described embodiment, the varistor composition layer and the insulating composition layer were formed by the sheet pressing method in order to form the uneven shape of the bonding surface 11, but they can be formed by the printing method. Also in this case, it is possible to efficiently and accurately form the bonding surface having the uneven shape. Further, each material layer can be formed by a method other than the sheet pressing method and the printing method.
【0032】一方、本発明において、凹凸形状の凹凸寸
法や各材料層の厚さ等の各部の寸法、内部電極の積層数
等は自由に選択可能であり、また、バリスタ組成材料や
絶縁組成材料、あるいは内部電極や外部電極を構成する
具体的な材料の種類・組成等も自由に選択可能である。
さらに、本発明は、各種の定格の積層形バリスタに適用
可能である。On the other hand, in the present invention, the dimensions of each part such as the unevenness of the uneven shape and the thickness of each material layer, the number of laminated internal electrodes, and the like can be freely selected. Alternatively, the type and composition of specific materials constituting the internal electrode and the external electrode can be freely selected.
Further, the present invention is applicable to a laminated varistor of various ratings.
【0033】[0033]
【発明の効果】以上述べたように、本発明によれば、バ
リスタ組成材料部の端部と前記絶縁組成材料部との接合
面の厚さ方向の形状を、凹凸形状とすることにより、材
料接合部分の凹凸形状によって機械的な係合力が得られ
ることに加えて、内部電極間の厚さ方向におけるバリス
タ組成材料部と絶縁組成材料部の沿面パスが長くなるた
め、バリスタ組成材料と絶縁組成材料の接合部分におけ
る接合性と信頼性に優れた積層形電圧非直線抵抗器を提
供することができる。As described above, according to the present invention, the material in the thickness direction of the joining surface between the end portion of the varistor composition material portion and the insulating composition material portion is made uneven. In addition to providing a mechanical engagement force due to the uneven shape of the joining portion, the surface path between the varistor composition material portion and the insulating composition material portion in the thickness direction between the internal electrodes becomes longer, so that the varistor composition material and the insulation composition It is possible to provide a laminated voltage non-linear resistor excellent in joining property and reliability in a joining portion of materials.
【0034】また、異なる寸法を持つ2層以上のバリス
タ組成材料層とその各々に接合する2層以上の絶縁組成
材料層を形成することにより、組成材料層を形成すると
いう比較的単純な工程を繰り返すだけで、複雑な工程を
要することなしに凹凸形状の接合面を持つ積層形電圧非
直線抵抗器を効率良く製造可能な、優れた製造方法を提
供することができる。Further, a relatively simple process of forming a composition material layer by forming two or more varistor composition material layers having different dimensions and two or more insulating composition material layers joined to each of them is also provided. By simply repeating, it is possible to provide an excellent manufacturing method capable of efficiently manufacturing a laminated voltage nonlinear resistor having a concave-convex bonding surface without requiring a complicated process.
【図1】(A)は、本発明に係る積層形バリスタの一つ
の実施の形態を模式的に示す断面図、(B)は(A)の
X部を示す拡大断面図。FIG. 1A is a cross-sectional view schematically showing one embodiment of a laminated varistor according to the present invention, and FIG. 1B is an enlarged cross-sectional view showing a portion X in FIG.
【図2】図1の(A)のY矢視断面図。FIG. 2 is a sectional view taken along the arrow Y of FIG.
【図3】本発明に係る積層形バリスタの製造工程の一例
を示すフローチャート。FIG. 3 is a flowchart showing an example of a manufacturing process of the multilayer varistor according to the present invention.
【図4】図3中の積層体作製工程の一例を示すフローチ
ャート。FIG. 4 is a flowchart showing an example of a laminate manufacturing step in FIG. 3;
【図5】図4の積層体作製工程の複数の状態を模式的に
示す側面図。FIG. 5 is a side view schematically showing a plurality of states of the laminated body manufacturing process of FIG.
【図6】図5の一部の状態を模式的に示す平面図。FIG. 6 is a plan view schematically showing a part of FIG. 5;
【図7】本発明に係る積層形バリスタの異なる3つの実
施の形態を模式的に示す断面図。FIG. 7 is a cross-sectional view schematically showing three different embodiments of a laminated varistor according to the present invention.
【図8】(A)は、従来の積層形バリスタの一例を模式
的に示す断面図、(B)は(A)のX部を示す拡大断面
図。FIG. 8A is a cross-sectional view schematically showing an example of a conventional laminated varistor, and FIG. 8B is an enlarged cross-sectional view showing a portion X in FIG.
【図9】図8の(A)のY矢視断面図。FIG. 9 is a sectional view taken along the arrow Y in FIG.
1…バリスタセラミック 1a,1b…バリスタ組成層 2…内部電極 3…外部電極 4…絶縁セラミック 4a,4b…絶縁組成層 5…トップカバー 6…ボトムカバー 7,8…サイドマージン部 9,10…エンドマージン部 11…接合面 DESCRIPTION OF SYMBOLS 1 ... Varistor ceramic 1a, 1b ... Varistor composition layer 2 ... Internal electrode 3 ... External electrode 4 ... Insulating ceramic 4a, 4b ... Insulation composition layer 5 ... Top cover 6 ... Bottom cover 7, 8 ... Side margin part 9, 10 ... End Margin part 11: Joint surface
Claims (3)
バリスタ組成材料部と、このバリスタ組成材料部の表面
を被覆する絶縁組成材料部と、前記バリスタ組成材料部
の内部にその端部が前記バリスタ組成材料部および絶縁
組成材料部の端部から交互に露出するようにずらして積
層された複数の内部電極からなる積層形電圧非直線抵抗
器において、隣接する2つの内部電極間で、前記バリス
タ組成材料部の端部と前記絶縁組成材料部との接合面の
厚さ方向の形状が、凹部と凸部の中から選択された少な
くとも1以上の要素を含む凹凸形状であることを特徴と
する積層形電圧非直線抵抗器。A varistor composition material portion formed by sintering a varistor composition material, an insulating composition material portion covering the surface of the varistor composition material portion, and an end portion inside the varistor composition material portion. In a laminated voltage non-linear resistor composed of a plurality of internal electrodes stacked so as to be staggered so as to be alternately exposed from the ends of the varistor composition material portion and the insulating composition material portion, between two adjacent internal electrodes, The shape in the thickness direction of the joining surface between the end portion of the varistor composition material portion and the insulating composition material portion is an uneven shape including at least one element selected from a concave portion and a convex portion. Stacked voltage non-linear resistor.
材料部と、このバリスタ組成材料部の表面に被覆された
絶縁組成材料からなる絶縁組成材料部とをそれぞれ形成
すると共に、その端部がバリスタ組成材料部および絶縁
組成材料部の端部から交互に露出するようにずらして積
層された複数の内部電極を形成して素子を作製した後、
この素子を焼結し、外部電極を設けて積層形電圧非直線
抵抗器を製造する方法において、前記素子の作製時にお
いて、隣接する2つの内部電極間に、異なる寸法を持つ
2層以上のバリスタ組成材料層とその各々に接合する2
層以上の絶縁組成材料層を形成することにより、隣接す
る2つの内部電極間で、前記バリスタ組成材料部の端部
と前記絶縁組成材料部との接合面の厚さ方向の形状が、
凹部と凸部の中から選択された少なくとも1以上の要素
を含む凹凸形状となるようにしてバリスタ組成材料部と
絶縁組成材料部を形成することを特徴とする積層形電圧
非直線抵抗器の製造方法。2. A varistor composition material portion made of a varistor composition material and an insulation composition material portion made of an insulation composition material coated on the surface of the varistor composition material portion, and the ends of the varistor composition material portion are formed. After forming an element by forming a plurality of internal electrodes stacked staggered so as to be alternately exposed from the end of the portion and the insulating composition material portion,
In a method of manufacturing a laminated voltage nonlinear resistor by sintering the element and providing an external electrode, at the time of manufacturing the element, two or more varistors having different dimensions are provided between two adjacent internal electrodes. Composition material layers and bonding to each of them 2
By forming at least two insulating composition material layers, the shape in the thickness direction of the joining surface between the end of the varistor composition material portion and the insulating composition material portion between two adjacent internal electrodes,
Manufacturing a varistor composition material portion and an insulation composition material portion in a concavo-convex shape including at least one element selected from a concave portion and a convex portion. Method.
層をシート圧着法と印刷法の中から選択された手法によ
り形成することを特徴とする請求項2記載の積層形電圧
非直線抵抗器の製造方法。3. The laminated voltage nonlinear resistor according to claim 2, wherein the varistor composition material layer and the insulating composition material layer are formed by a method selected from a sheet pressing method and a printing method. Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14850797A JP3393792B2 (en) | 1997-05-21 | 1997-05-21 | Manufacturing method of laminated voltage non-linear resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14850797A JP3393792B2 (en) | 1997-05-21 | 1997-05-21 | Manufacturing method of laminated voltage non-linear resistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10321411A true JPH10321411A (en) | 1998-12-04 |
JP3393792B2 JP3393792B2 (en) | 2003-04-07 |
Family
ID=15454315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14850797A Expired - Fee Related JP3393792B2 (en) | 1997-05-21 | 1997-05-21 | Manufacturing method of laminated voltage non-linear resistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3393792B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005059928A1 (en) * | 2003-12-19 | 2005-06-30 | Murata Manufacturing Co.,Ltd. | Semiconductor ceramic electronic component and method for manufacturing same |
JP2019165103A (en) * | 2018-03-20 | 2019-09-26 | パナソニックIpマネジメント株式会社 | Laminated varistor |
-
1997
- 1997-05-21 JP JP14850797A patent/JP3393792B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005059928A1 (en) * | 2003-12-19 | 2005-06-30 | Murata Manufacturing Co.,Ltd. | Semiconductor ceramic electronic component and method for manufacturing same |
JP2019165103A (en) * | 2018-03-20 | 2019-09-26 | パナソニックIpマネジメント株式会社 | Laminated varistor |
Also Published As
Publication number | Publication date |
---|---|
JP3393792B2 (en) | 2003-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2567046B2 (en) | Stacked displacement element | |
JP2000082603A (en) | Chip-type thermistor and its manufacture | |
JPH04333295A (en) | Electrostrictive effect element and manufacture thereof | |
JP5233400B2 (en) | Barista | |
JPH10261507A (en) | Thermistor element | |
JP4135651B2 (en) | Multilayer positive temperature coefficient thermistor | |
JP6107062B2 (en) | Chip thermistor | |
JP3393792B2 (en) | Manufacturing method of laminated voltage non-linear resistor | |
WO2020194812A1 (en) | Laminated varistor | |
JP2888020B2 (en) | Negative multilayer thermistor | |
JP4302054B2 (en) | PTC component and manufacturing method thereof | |
JP2007019420A (en) | Stacked piezoelectric element | |
JPS63153870A (en) | Electrostrictive effect element | |
JP4300770B2 (en) | Manufacturing method of electronic parts | |
JPS62211974A (en) | Laminated piezoelectric element and manufacture thereof | |
JPH03270944A (en) | Laminated type piezoelectric actuator | |
JPH10208979A (en) | Laminated electronic component and manufacture thereof | |
JPH0534122Y2 (en) | ||
JPH08115844A (en) | Monolithic ceramic capacitor | |
JPH0745971Y2 (en) | Electrostrictive effect element | |
JPS5814044B2 (en) | positive characteristic porcelain | |
JPH02132870A (en) | Laminated piezoelectric element | |
JP3237966B2 (en) | Multilayer piezoelectric element | |
JP2820791B2 (en) | Multilayer piezoelectric element and method of manufacturing the same | |
JPH03156986A (en) | Manufacture of laminated piezoelectric device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |