JPH06260302A - Chip-type ptc thermistor - Google Patents

Chip-type ptc thermistor

Info

Publication number
JPH06260302A
JPH06260302A JP4298814A JP29881492A JPH06260302A JP H06260302 A JPH06260302 A JP H06260302A JP 4298814 A JP4298814 A JP 4298814A JP 29881492 A JP29881492 A JP 29881492A JP H06260302 A JPH06260302 A JP H06260302A
Authority
JP
Japan
Prior art keywords
thermistor
electrodes
element body
type ptc
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4298814A
Other languages
Japanese (ja)
Other versions
JP3286855B2 (en
Inventor
Tomotake Sanada
智毅 真田
Yoichi Kawase
洋一 川瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP29881492A priority Critical patent/JP3286855B2/en
Publication of JPH06260302A publication Critical patent/JPH06260302A/en
Application granted granted Critical
Publication of JP3286855B2 publication Critical patent/JP3286855B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

PURPOSE:To provide the structure, wherein the dispersion of the resistance values caused by the contact between outer electrodes and the element body of a thermistor and the deterioration of characteristics in the elapse of time are hard to occur, in a chip-type PTC thermistor having internal electrodes. CONSTITUTION:Insulating coat layers 15 and 16 are formed on both edges of a thermistor element body 12 having first and second inner electrodes 13 and 14 other than parts from which the inner electrodes 13 and 14 are led out. First and second outer electrodes 17 and 18 are formed on the insulating coat layers 15 and 16 so that the electrodes 17 and 18 are electrically connected to the first and second inner electrodes 13 and 14. A chip-type PTC thermistor 11 is constituted by forming these parts.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、チップ型PTC(正特
性)サーミスタに関し、特に半導体セラミックスよりな
るサーミスタ素体内に内部電極を埋設した構造を有する
チップ型PTCサーミスタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip PTC (positive characteristic) thermistor, and more particularly to a chip PTC thermistor having a structure in which internal electrodes are embedded in a thermistor body made of semiconductor ceramics.

【0002】[0002]

【従来の技術】PTCサーミスタにおいても、他の電子
部品と同様に、基板上に面実装可能なチップ型部品とし
て使用し得るものが求められている。従来の面実装可能
なPTCサーミスタの一例を、図4(a),(b)に示
す。
2. Description of the Related Art A PTC thermistor is required to be used as a chip type component that can be surface-mounted on a substrate, like other electronic components. An example of a conventional surface mountable PTC thermistor is shown in FIGS. 4 (a) and 4 (b).

【0003】チップ型PTCサーミスタ1では、図4
(b)に示すように、板状のサーミスタ素体2の両端面
に該サーミスタ素体2に対してオーミックに接触してい
るオーミック電極3,3が形成されている。また、図4
(a)に示すように、オーミック電極3,3を覆うよう
に、保護電極4,4が形成されている。この保護電極
4,4は、サーミスタ素体2の端面だけでなく、サーミ
スタ素体2の上面及び下面にも至るように形成されてい
る。
In the chip type PTC thermistor 1, as shown in FIG.
As shown in (b), ohmic electrodes 3 that are in ohmic contact with the thermistor element body 2 are formed on both end surfaces of the plate-shaped thermistor element body 2. Also, FIG.
As shown in (a), protective electrodes 4 and 4 are formed so as to cover the ohmic electrodes 3 and 3. The protective electrodes 4 and 4 are formed so as to reach not only the end surface of the thermistor element body 2 but also the upper and lower surfaces of the thermistor element body 2.

【0004】チップ型PTCサーミスタ1では、抵抗値
の調整は、サーミスタ素体2の厚みを研磨により減らし
たり、あるいは使用するウエハーの厚みを変えることに
より行われている。しかしながら、製造ロット間におい
て素子厚みがかなり大きく変動し、それによって抵抗値
がばらつきやすいという問題があった。
In the chip type PTC thermistor 1, the resistance value is adjusted by reducing the thickness of the thermistor element body 2 by polishing or changing the thickness of the wafer to be used. However, there has been a problem that the element thickness fluctuates considerably between manufacturing lots, which tends to cause variations in resistance.

【0005】また、保護電極4が表面に露出しているた
め、経時により特性が変化しやすく、ライフ特性が十分
でないという問題もあった。また、サーミスタ素体2の
寸法ばらつき及び保護電極4の寸法ばらつき等により、
抵抗値が大きく影響されるため、抵抗値の精度が十分で
ないという問題もあった。
Further, since the protective electrode 4 is exposed on the surface, there is a problem that the characteristics are likely to change with time and the life characteristics are not sufficient. In addition, due to dimensional variation of the thermistor element body 2 and dimensional variation of the protective electrode 4,
Since the resistance value is greatly affected, there is also a problem that the accuracy of the resistance value is not sufficient.

【0006】[0006]

【発明が解決しようとする課題】上記のような従来のチ
ップ型PTCサーミスタの問題点を解決するものとし
て、サーミスタ素体内に内部電極を配置したチップ型P
TCサーミスタが提案されている。このチップ型PTC
サーミスタを、図5(a)及び(b)に示す。
As a solution to the above-mentioned problems of the conventional chip type PTC thermistor, a chip type P in which internal electrodes are arranged in the thermistor body is provided.
TC thermistors have been proposed. This chip type PTC
The thermistor is shown in FIGS. 5 (a) and 5 (b).

【0007】チップ型PTCサーミスタ5では、半導体
セラミックスよりなるサーミスタ素体6内に内部電極
7,8が埋設されている。内部電極7及び8は、半導体
セラミック層を介して厚み方向に重なり合うように配置
されている。一方の内部電極7は、サーミスタ素体6の
一方端面6aに、他方の内部電極8は他方端面6bに引
出されている。そして、内部電極7,8にそれぞれ電気
的に接続されるように、外部電極9,10がサーミスタ
素体6の両端面6a,6bを覆うように形成されてい
る。
In the chip type PTC thermistor 5, internal electrodes 7 and 8 are embedded in a thermistor element body 6 made of semiconductor ceramics. The internal electrodes 7 and 8 are arranged so as to overlap each other in the thickness direction with the semiconductor ceramic layer interposed therebetween. One internal electrode 7 is drawn out to one end face 6a of the thermistor element body 6, and the other internal electrode 8 is drawn out to the other end face 6b. External electrodes 9 and 10 are formed to cover both end surfaces 6a and 6b of the thermistor element body 6 so as to be electrically connected to the internal electrodes 7 and 8, respectively.

【0008】チップ型PTCサーミスタ5では、図6に
平面断面図で示す、内部電極7,8間の重なり面積、及
び内部電極7,8間の距離R(図5参照)により抵抗値
が決定されるため、抵抗値のばらつき及び外部環境によ
る影響を低減することができる。従って、抵抗値のばら
つきが少ない、信頼性に優れたチップ型PTCサーミス
タを得ることができる。
In the chip type PTC thermistor 5, the resistance value is determined by the overlapping area between the internal electrodes 7 and 8 and the distance R (see FIG. 5) between the internal electrodes 7 and 8 shown in a plan sectional view in FIG. Therefore, it is possible to reduce variations in resistance value and the influence of the external environment. Therefore, it is possible to obtain a chip-type PTC thermistor having a small variation in resistance value and excellent reliability.

【0009】ところで、上記のようなチップ型PTCサ
ーミスタ5は、セラミックグリーンシートを内部電極を
構成する材料と共に積層し、一体焼成することにより製
造される。しかしながら、内部電極材料として卑金属を
用いた場合には、サーミスタ素体の焼成温度が1300
℃付近と高いため、内部電極材料の金属が酸化されると
いう問題があった。
By the way, the chip PTC thermistor 5 as described above is manufactured by laminating ceramic green sheets together with the material forming the internal electrodes and firing them integrally. However, when a base metal is used as the internal electrode material, the firing temperature of the thermistor element is 1300.
Since it is as high as around ℃, there is a problem that the metal of the internal electrode material is oxidized.

【0010】また、内部電極材料としてPt及びPd等
の貴金属を使用した場合には、焼成の際に酸化されるこ
とはないが、仕事関数が半導体の電子親和力よりも高い
ため、電極とセラミック素体との間にバリアが形成さ
れ、オーミック接触を得にくいという問題があった。
When noble metals such as Pt and Pd are used as the internal electrode material, they are not oxidized during firing, but their work function is higher than the electron affinity of the semiconductor. There is a problem that a barrier is formed between the body and it is difficult to obtain ohmic contact.

【0011】そこで、サーミスタ素体内の内部電極間に
パルス電圧を印加することにより、内部電極とサーミス
タ素体との間のバリアを除去し、それによって内部電極
とサーミスタ素体との間に良好なオーミック接触を与え
る方法が提案されている(特願平4−109909
号)。
Therefore, by applying a pulse voltage between the internal electrodes in the thermistor body, the barrier between the internal electrodes and the thermistor body is removed, whereby a good voltage is provided between the internal electrodes and the thermistor body. A method of providing ohmic contact has been proposed (Japanese Patent Application No. 4-109909).
issue).

【0012】しかしながら、上記のようなパルス電圧を
印加してバリアをブレイクした場合、下記のような問題
が生じることがわかった。すなわち、チップ型PTCサ
ーミスタ5において外部電極9,10間にパルス電圧を
印加し上記バリアをブレイクした場合、時間と共に外部
電極9,10とサーミスタ素体6との間にバリアが再生
され、その結果、得られたチップ型PTCサーミスタ5
における抵抗値のばらつきが再度大きくなるという問題
があった。
However, it has been found that the following problems occur when the barrier voltage is broken by applying the above pulse voltage. That is, when a pulse voltage is applied between the external electrodes 9 and 10 in the chip type PTC thermistor 5 to break the barrier, the barrier is regenerated between the external electrodes 9 and 10 and the thermistor element body 6 over time, and as a result, , The obtained chip type PTC thermistor 5
There was a problem that the variation of the resistance value in 1 was increased again.

【0013】また、外部電極9,10がサーミスタ素体
6の端面6a,6bに直接接触されているためか、外部
電極9,10とサーミスタ素体6との間のオーミック接
触が外部環境の変化に影響され、それによって寿命特性
が劣化するという問題もあった。
Further, the external electrodes 9, 10 are in direct contact with the end surfaces 6a, 6b of the thermistor element body 6, and the ohmic contact between the external electrodes 9, 10 and the thermistor element body 6 changes the external environment. There is also a problem that the life characteristics are deteriorated due to the influence of

【0014】本発明の目的は、貴金属からなる材料を用
いて内部電極を形成した場合であっても内部電極とサー
ミスタ素体との間に良好なオーミック接触を与えること
ができ、かつ抵抗値のばらつきが小さく、経時により特
性の劣化が生じ難い、信頼性に優れたチップ型PTCサ
ーミスタを提供することにある。
The object of the present invention is to provide good ohmic contact between the internal electrode and the thermistor element body even when the internal electrode is formed by using a material made of a noble metal, and to provide a high resistance value. An object of the present invention is to provide a chip PTC thermistor that has a small variation and is less likely to deteriorate in characteristics over time, and has excellent reliability.

【0015】[0015]

【課題を解決するための手段】本発明は、半導体セラミ
ックスよりなるサーミスタ素体と、前記サーミスタ素体
内に形成されており、かつ半導体セラミック層を介して
重なり合うように配置された第1,第2の内部電極とを
備え、第1の内部電極がサーミスタ素体の一方端面に、
第2の内部電極が他方端面に引出されており、前記第
1,第2の内部電極にそれぞれ電気的に接続されるよう
に前記サーミスタ素体の両端面に形成された第1,第2
の外部電極と、前記第1,第2の外部電極とサーミスタ
素体の端面との間の領域の少なくとも一部の領域に介在
されるように配置された絶縁被覆層とをさらに備えるこ
とを特徴とする、チップ型PTCサーミスタである。
According to the present invention, there are provided a thermistor element body made of semiconductor ceramics, and first and second elements formed in the thermistor element body and arranged so as to overlap each other with a semiconductor ceramic layer interposed therebetween. And the first internal electrode on one end face of the thermistor body,
A second inner electrode is drawn out to the other end face, and first and second end faces are formed on both end faces of the thermistor body so as to be electrically connected to the first and second inner electrodes, respectively.
And an insulating coating layer disposed so as to be interposed in at least a part of a region between the first and second external electrodes and the end face of the thermistor body. Is a chip type PTC thermistor.

【0016】[0016]

【作用】本発明のチップ型PTCサーミスタでは、外部
電極とサーミスタ素体との間の少なくとも一部の領域に
おいて絶縁被覆層が介在されている。従って、絶縁被覆
層により外部電極のサーミスタ素体への直接接触が遮断
されている部分では、外部電極とサーミスタ素体との間
にバリアが再生されることがなく、かつ外部の環境変化
による影響も受け難い。
In the chip type PTC thermistor of the present invention, the insulating coating layer is interposed in at least a part of the area between the external electrode and the thermistor element body. Therefore, in the part where the direct contact of the external electrode with the thermistor element body is blocked by the insulating coating layer, the barrier is not regenerated between the external electrode and the thermistor element body, and the influence of the external environment change Is also hard to receive.

【0017】すなわち、本発明は、従来の内部電極を有
するチップ型PTCサーミスタにおいて、外部電極がサ
ーミスタ素体と直接接触している部分が前述したような
諸問題を発生させることに着目し、上記外部電極とサー
ミスタ素体との間の直接接触を絶縁被覆層を介在させる
ことにより遮断し、それによって抵抗値のばらつき及び
外部環境の変化による影響の低減を果たしたことに特徴
を有する。
That is, the present invention focuses on the fact that in the conventional chip type PTC thermistor having the internal electrode, the portion where the external electrode is in direct contact with the thermistor element body causes the above-mentioned problems. The direct contact between the external electrode and the thermistor element body is interrupted by interposing an insulating coating layer, thereby reducing the influence of variations in resistance value and changes in the external environment.

【0018】[0018]

【実施例の説明】以下、本発明の実施例を図面を参照し
つつ説明することにより、本発明を明らかにする。図1
(a),(b)は、本発明の一実施例にかかるチップ型
PTCサーミスタを示す斜視図及び縦断面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be clarified by explaining embodiments of the present invention with reference to the drawings. Figure 1
(A), (b) is a perspective view and a longitudinal section showing a chip type PTC thermistor concerning one example of the present invention.

【0019】本実施例のチップ型PTCサーミスタ11
は、半導体セラミックスよりなるサーミスタ素体12内
に第1の内部電極13及び第2の内部電極14を配置し
た構造を有する。第1の内部電極13及び第2の内部電
極14は、半導体セラミック層を介して重なり合うよう
に配置されている。第1の内部電極13は、サーミスタ
素体12の一方端面12aに、第2の内部電極14は他
方端面12bに引出されている。
The chip type PTC thermistor 11 of this embodiment
Has a structure in which a first internal electrode 13 and a second internal electrode 14 are arranged in a thermistor element body 12 made of semiconductor ceramics. The 1st internal electrode 13 and the 2nd internal electrode 14 are arrange | positioned so that it may overlap via a semiconductor ceramic layer. The first internal electrode 13 is drawn out to the one end surface 12a of the thermistor element body 12, and the second internal electrode 14 is drawn to the other end surface 12b.

【0020】また、サーミスタ素体12の端面12a,
12bにおいて、上記内部電極13,14が引出されて
いる部分を除いて絶縁被覆層15,16が形成されてい
る。絶縁被覆層15,16は、端面12a,12bだけ
でなく、サーミスタ素体12の上面及び下面並びに両側
面にも至るように形成されている。
Further, the end surface 12a of the thermistor body 12 is
In 12b, insulating coating layers 15 and 16 are formed except for the portions where the internal electrodes 13 and 14 are drawn out. The insulating coating layers 15 and 16 are formed not only on the end surfaces 12a and 12b but also on the upper and lower surfaces of the thermistor element body 12 and both side surfaces.

【0021】また、上記絶縁被覆層15,16上に、第
1,第2の外部電極17,18がそれぞれ形成されてい
る。第1,第2の外部電極17,18は、それぞれ、端
面12a,12bに露出されている第1,第2の内部電
極13,14に電気的に接続されている。
Further, first and second external electrodes 17 and 18 are formed on the insulating coating layers 15 and 16, respectively. The first and second outer electrodes 17 and 18 are electrically connected to the first and second inner electrodes 13 and 14 exposed on the end faces 12a and 12b, respectively.

【0022】本実施例のチップ型PTCサーミスタ11
は、以下の工程により製造される。先ず、セラミックグ
リーンシート上に内部電極材料を印刷したものを積層
し、セラミックグリーンシートと内部電極材料とを一体
焼成することによりサーミスタ素体12を得る。次に、
得られたサーミスタ素体12の両端面に上記絶縁被覆層
15,16及び第1,第2の外部電極17,18を形成
する。そして、第1,第2の内部電極13,14とサー
ミスタ素体12との間に良好なオーミック接触を与える
ために、外部電極17,18間にパルス電圧を印加する
ことにより、内部電極13,14とサーミスタ素体12
との間のバリアをブレイクする。
The chip type PTC thermistor 11 of this embodiment
Is manufactured by the following steps. First, a ceramic green sheet on which an internal electrode material is printed is laminated, and the ceramic green sheet and the internal electrode material are integrally fired to obtain the thermistor element body 12. next,
The insulating coating layers 15 and 16 and the first and second external electrodes 17 and 18 are formed on both end surfaces of the obtained thermistor body 12. Then, in order to provide a good ohmic contact between the first and second internal electrodes 13 and 14 and the thermistor element body 12, by applying a pulse voltage between the external electrodes 17 and 18, the internal electrodes 13 and 14 and thermistor body 12
Break the barrier between.

【0023】本実施例のチップ型PTCサーミスタで
は、外部電極17,18は、内部電極13,14と接続
されている部分以外の領域ではサーミスタ素体12と直
接接触されていない。従って、外部電極17,18とサ
ーミスタ素体12との間においてバリアが再生すること
がなく、かつ外部環境の変化による外部電極17,18
とサーミスタ素体12との間の接触部分の変化に起因す
る特性変動も生じ難い。
In the chip type PTC thermistor of this embodiment, the external electrodes 17 and 18 are not in direct contact with the thermistor element body 12 in regions other than the portions connected to the internal electrodes 13 and 14. Therefore, the barrier is not regenerated between the external electrodes 17 and 18 and the thermistor body 12, and the external electrodes 17 and 18 are not changed due to the change of the external environment.
The characteristic variation due to the change in the contact portion between the thermistor body 12 and the thermistor body 12 is unlikely to occur.

【0024】なお、上記絶縁被覆層15,16は、外部
電極17,18とサーミスタ素体12との間の直接接触
を防止することができる絶縁性材料であれば、任意の絶
縁性材料を用いて構成することができ、例えばガラスフ
リットの焼付けあるいは絶縁性セラミックペーストの塗
布・焼付け等により形成することができる。次に、具体
的な実験例につき説明する。
Any insulating material can be used for the insulating coating layers 15 and 16 as long as it is an insulating material capable of preventing direct contact between the external electrodes 17 and 18 and the thermistor body 12. Can be formed by baking a glass frit or applying / baking an insulating ceramic paste. Next, a specific experimental example will be described.

【0025】まず、主成分としてのBaTiO3 に、半
導体化剤としてY2 3 、鉱化剤としてSiO2 及びA
2 3 、並びに特性改善剤としてのMnO2 を配合
し、これらを混合し、粉砕した後仮焼した。得られた仮
焼粉末に、アクリル系有機バインダを混合し、セラミッ
クスラリーを調製した。調製されたセラミックスラリー
を用い、所定の均一な厚みのセラミックグリーンシート
を成形した。
First, BaTiO 3 as a main component, Y 2 O 3 as a semiconducting agent, and SiO 2 and A as a mineralizing agent.
l 2 O 3 and MnO 2 as a property improving agent were mixed, mixed, pulverized and then calcined. An acrylic organic binder was mixed with the obtained calcined powder to prepare a ceramic slurry. Using the prepared ceramic slurry, a ceramic green sheet having a predetermined uniform thickness was formed.

【0026】他方、Ptを主成分とする粉末に、ワニス
及びバインダを混合し、導電ペーストを作製した。この
導電ペーストを、所定のサイズに打ち抜かれた上記セラ
ミックグリーンシートに印刷し、内部電極13,14が
印刷されたセラミックグリーンシートを得た。内部電極
が印刷されたセラミックグリーンシートを、第1,第2
の内部電極13,14を構成するように積層し、さらに
その上下に複数枚の内部電極材料の印刷されていないセ
ラミックグリーンシートを積層し、厚み方向に圧着し
て、1.1mmの厚みの積層体を得た。
On the other hand, a powder containing Pt as a main component was mixed with a varnish and a binder to prepare a conductive paste. This conductive paste was printed on the ceramic green sheet punched into a predetermined size to obtain a ceramic green sheet on which the internal electrodes 13 and 14 were printed. The first and second ceramic green sheets printed with internal electrodes
Of the internal electrodes 13 and 14 are laminated, and a plurality of ceramic green sheets on which the internal electrode material is not printed are laminated on the upper and lower sides thereof, and pressure-bonded in the thickness direction to form a laminate having a thickness of 1.1 mm. Got the body

【0027】得られた積層体を、2.4×1.5×厚み
1.1mmの寸法にカットし、1200〜1350℃の
温度で2時間焼成した。しかる後、焼成された各チップ
をバレル研磨し、サーミスタ素体12を得た。
The obtained laminate was cut into a size of 2.4 × 1.5 × thickness 1.1 mm and fired at a temperature of 1200 to 1350 ° C. for 2 hours. Then, the fired chips were barrel-polished to obtain the thermistor element body 12.

【0028】次に、図2に示すように、得られたサーミ
スタ素体12の両端面から上面及び下面並びに両側面に
至るように、SiO2 を主成分とした軟化点650℃の
ガラスフリットを塗布し、680℃の温度で10分間焼
き付け、絶縁被覆層15,16を形成した。なお、この
ガラスフリットの塗布に際しては、内部電極13,14
が露出されている部分をマスクで覆い、内部電極13,
14が露出されている部分にはガラスフリットからなる
絶縁被覆層が形成されないようにした。
Next, as shown in FIG. 2, a glass frit containing SiO 2 as a main component and having a softening point of 650 ° C. was formed so as to reach from the both end surfaces of the obtained thermistor element body 12 to the upper and lower surfaces and both side surfaces. The coating was applied and baked at a temperature of 680 ° C. for 10 minutes to form insulating coating layers 15 and 16. When applying the glass frit, the internal electrodes 13, 14 were
The exposed portion is covered with a mask,
An insulating coating layer made of glass frit was not formed on the exposed portion of 14.

【0029】次に、上記絶縁被覆層15,16上に、軟
化点500℃のガラスフリットを含むAgペーストを塗
布し、530℃で10分間焼付け、第1,第2の外部電
極17,18を形成した。上記のようにして第1,第2
の外部電極17,18を形成した後、第1,第2の外部
電極17,18間に300Vの直流パルス電圧を印加
し、第1,第2の内部電極13,14とサーミスタ素体
との間のバリアをブレイクした。
Next, an Ag paste containing a glass frit having a softening point of 500 ° C. is applied on the insulating coating layers 15 and 16 and baked at 530 ° C. for 10 minutes to form the first and second external electrodes 17 and 18. Formed. As described above, the first and second
After forming the external electrodes 17 and 18 of the above, a DC pulse voltage of 300 V is applied between the first and second external electrodes 17 and 18 to connect the first and second internal electrodes 13 and 14 to the thermistor element body. I broke the barrier between them.

【0030】比較のために、上記絶縁被覆層15,16
を形成しないことを除いては、上記と同様にして得られ
たチップ型PTCサーミスタを作製した。上記実施例の
チップ型PTCサーミスタ及び比較例のチップ型PTC
サーミスタをそれぞれ100個用意し、500時間大気
中に放置した。しかる後、各チップ型PTCサーミスタ
の抵抗値を測定した。結果を下記の表1に示す。
For comparison, the insulating coating layers 15 and 16 are used.
A chip type PTC thermistor obtained in the same manner as described above was prepared except that the above was not formed. The chip type PTC thermistor of the above embodiment and the chip type PTC of the comparative example
100 thermistors were prepared and left in the atmosphere for 500 hours. Then, the resistance value of each chip type PTC thermistor was measured. The results are shown in Table 1 below.

【0031】[0031]

【表1】 [Table 1]

【0032】表1から明らかなように、比較例のチップ
型PTCサーミスタに比べて、実施例のチップ型PTC
サーミスタの方が抵抗値が高く、かつ抵抗値のばらつき
を示す3CVも非常に小さいことがわかる。
As is clear from Table 1, the chip-type PTC of the embodiment is compared with the chip-type PTC thermistor of the comparative example.
It can be seen that the thermistor has a higher resistance value and the 3CV showing the variation in the resistance value is also very small.

【0033】また、上記実施例のチップ型PTCサーミ
スタ及び比較例のチップ型PTCサーミスタ各10個
を、90℃及び相対湿度95%の雰囲気に放置し、10
0時間、300時間、500時間及び1000時間経過
後に、それぞれ抵抗値を測定した。測定された抵抗値の
変化を図3に示す。図3から明らかなように、絶縁被覆
層を形成した実施例のチップ型PTCサーミスタは、比
較例のチップ型PTCサーミスタに比べて抵抗値の変化
率が1/2以下に低減されることがわかる。
Further, 10 chips each of the chip type PTC thermistor of the above-mentioned example and 10 chips of the chip type PTC thermistor of the comparative example were left in an atmosphere of 90 ° C. and a relative humidity of 95%, respectively,
The resistance values were measured after 0 hours, 300 hours, 500 hours and 1000 hours, respectively. The change in the measured resistance value is shown in FIG. As is clear from FIG. 3, the chip-type PTC thermistor of the example in which the insulating coating layer is formed has a resistance change rate reduced to ½ or less as compared with the chip-type PTC thermistor of the comparative example. .

【0034】なお、上述してきたチップ型PTCサーミ
スタでは、内部電極が露出されていた部分を除く残りの
サーミスタ素体端面の全領域に絶縁被覆層が形成されて
いたが、絶縁被覆層は残りの領域の一部に形成されてい
てもよい。すなわち、サーミスタ素体の端面において、
内部電極が電気的に接続されている部分を除く残りの領
域の少なくとも一部において外部電極とサーミスタ素体
との間に絶縁被覆層が設けられておりさえすれば、外部
電極とサーミスタ素体との間の接触に起因する諸問題
を、該絶縁被覆層が形成されていないチップ型PTCサ
ーミスタに比べて低減することができる。
In the chip-type PTC thermistor described above, the insulating coating layer was formed on the entire area of the end surface of the thermistor element body excluding the portion where the internal electrodes were exposed, but the insulating coating layer remained. It may be formed in a part of the region. That is, at the end face of the thermistor element,
As long as the insulating coating layer is provided between the external electrode and the thermistor element body in at least a part of the remaining region except the portion where the internal electrode is electrically connected, the external electrode and the thermistor element body It is possible to reduce various problems caused by the contact between the two compared to a chip type PTC thermistor in which the insulating coating layer is not formed.

【0035】また、図示の実施例では、第1の内部電極
13及び第2の内部電極14がそれぞれ各一枚形成され
ていたが、それぞれ複数枚の第1,第2の内部電極を配
置したチップ型PTCサーミスタにも本発明を適用する
ことができる。
Further, in the illustrated embodiment, one first internal electrode 13 and one second internal electrode 14 are formed, but a plurality of first and second internal electrodes are arranged respectively. The present invention can be applied to a chip type PTC thermistor.

【0036】[0036]

【発明の効果】本発明によれば、サーミスタ素体と外部
電極との間の少なくとも一部の領域において絶縁被覆層
が介在されているため、該絶縁被覆層が介在されている
部分において外部電極とサーミスタ素体との間の電気的
な接触が遮断される。従って、絶縁被覆層が介在されて
いる部分では外部電極とサーミスタ素体との間において
オーミック接触が生じないため、該領域においてバリア
が再生したり、外部環境の変化によって接触状況が変動
したりすることがない。よって、抵抗値のばらつきを低
減することができ、かつ寿命特性を高めることが可能と
なる。
According to the present invention, since the insulating coating layer is provided in at least a part of the region between the thermistor element body and the external electrode, the external electrode is provided in the portion where the insulating coating layer is provided. The electrical contact between the and the thermistor body is cut off. Therefore, since ohmic contact does not occur between the external electrode and the thermistor element in the portion where the insulating coating layer is interposed, the barrier is regenerated in the area, or the contact situation changes due to changes in the external environment. Never. Therefore, variations in resistance value can be reduced and life characteristics can be improved.

【0037】また、本発明のチップ型PTCサーミスタ
では、第1,第2の内部電極間の重なり面積及び距離に
より特性が決定されるため、従来の面実装可能なチップ
型PTCサーミスタに比べて、抵抗値のばらつき及び製
造ロット間の特性ばらつきを低減することができる。よ
って、本発明によれば、抵抗値のばらつきが少ない、面
実装可能なチップ型PTCサーミスタを提供することが
可能となる。
Further, in the chip type PTC thermistor of the present invention, since the characteristics are determined by the overlapping area and the distance between the first and second internal electrodes, compared to the conventional surface mountable chip type PTC thermistor, It is possible to reduce variations in resistance value and variations in characteristics between manufacturing lots. Therefore, according to the present invention, it is possible to provide a surface mountable chip type PTC thermistor with less variation in resistance value.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)及び(b)は、それぞれ、実施例のチッ
プ型PTCサーミスタの斜視図及び縦断面図。
1A and 1B are a perspective view and a vertical cross-sectional view of a chip type PTC thermistor of an embodiment, respectively.

【図2】実施例においてサーミスタ素体に絶縁被覆層を
形成した状態を示す斜視図。
FIG. 2 is a perspective view showing a state in which an insulating coating layer is formed on the thermistor element body in the example.

【図3】実施例及び比較例のチップ型PTCサーミスタ
の寿命特性試験結果を示す図。
FIG. 3 is a diagram showing the results of the life characteristic test of chip PTC thermistors of Examples and Comparative Examples.

【図4】(a)及び(b)は、従来のチップ型PTCサ
ーミスタを説明するための斜視図。
FIG. 4A and FIG. 4B are perspective views for explaining a conventional chip type PTC thermistor.

【図5】(a)及び(b)は、本発明をなす契機となっ
た内部電極を有するチップ型PTCサーミスタの斜視図
及び縦断面図。
5A and 5B are a perspective view and a vertical cross-sectional view of a chip type PTC thermistor having internal electrodes that triggers the present invention.

【図6】図5に示したチップ型PTCサーミスタにおけ
る内部電極の形状を説明するための平面断面図。
6 is a plan sectional view for explaining the shape of internal electrodes in the chip PTC thermistor shown in FIG.

【符号の説明】[Explanation of symbols]

11…チップ型PTCサーミスタ 12…サーミスタ素体 12a,12b…端面 13…第1の内部電極 14…第2の内部電極 15,16…絶縁被覆層 17…第1の外部電極 18…第2の外部電極 DESCRIPTION OF SYMBOLS 11 ... Chip type PTC thermistor 12 ... Thermistor element body 12a, 12b ... End face 13 ... 1st internal electrode 14 ... 2nd internal electrode 15, 16 ... Insulation coating layer 17 ... 1st external electrode 18 ... 2nd external electrode

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体セラミックスよりなるサーミスタ
素体と、 前記サーミスタ素体内に形成されており、かつ半導体セ
ラミックスを介して重なり合うように配置された第1,
第2の内部電極とを備え、 第1の内部電極がサーミスタ素体の一方端面に、第2の
内部電極がサーミスタ素体の他方端面に引出されてお
り、かつ前記第1,第2の内部電極にそれぞれ電気的に
接続されるように前記サーミスタ素体の端面に形成され
た第1,第2の外部電極と、 前記サーミスタ素体の端面と第1,第2の外部電極との
間の少なくとも一部の領域に介在されるように配置され
た絶縁被覆層とをさらに備えることを特徴とする、チッ
プ型PTCサーミスタ。
1. A thermistor element body made of semiconductor ceramics, and a first and a first formed in the thermistor element body and arranged so as to overlap with each other with the semiconductor ceramics interposed therebetween.
A second internal electrode, the first internal electrode is drawn out to one end face of the thermistor element body, the second internal electrode is drawn out to the other end face of the thermistor element body, and the first and second internal electrodes are provided. Between the first and second external electrodes formed on the end surface of the thermistor element body so as to be electrically connected to the electrodes, respectively, and between the end surface of the thermistor element body and the first and second external electrodes. A chip-type PTC thermistor, further comprising an insulating coating layer arranged so as to be interposed in at least a part of the region.
JP29881492A 1992-11-09 1992-11-09 Manufacturing method of chip type PTC thermistor Expired - Fee Related JP3286855B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29881492A JP3286855B2 (en) 1992-11-09 1992-11-09 Manufacturing method of chip type PTC thermistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29881492A JP3286855B2 (en) 1992-11-09 1992-11-09 Manufacturing method of chip type PTC thermistor

Publications (2)

Publication Number Publication Date
JPH06260302A true JPH06260302A (en) 1994-09-16
JP3286855B2 JP3286855B2 (en) 2002-05-27

Family

ID=17864570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29881492A Expired - Fee Related JP3286855B2 (en) 1992-11-09 1992-11-09 Manufacturing method of chip type PTC thermistor

Country Status (1)

Country Link
JP (1) JP3286855B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100326778B1 (en) * 1996-12-26 2002-03-12 모리시타 요이찌 Ptc thermistor and method for manufacturing the same
KR100507457B1 (en) * 1997-07-07 2005-08-10 마츠시타 덴끼 산교 가부시키가이샤 Ptc thermistor chip and method for manufacturing the same
JP2005317780A (en) * 2004-04-28 2005-11-10 Murata Mfg Co Ltd Chip type ptc thermistor element
US8776578B2 (en) 2008-12-02 2014-07-15 Murata Manufacturing Co., Ltd. Gas sensor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100326778B1 (en) * 1996-12-26 2002-03-12 모리시타 요이찌 Ptc thermistor and method for manufacturing the same
KR100507457B1 (en) * 1997-07-07 2005-08-10 마츠시타 덴끼 산교 가부시키가이샤 Ptc thermistor chip and method for manufacturing the same
JP2005317780A (en) * 2004-04-28 2005-11-10 Murata Mfg Co Ltd Chip type ptc thermistor element
JP4513402B2 (en) * 2004-04-28 2010-07-28 株式会社村田製作所 Chip type PTC thermistor element
US8776578B2 (en) 2008-12-02 2014-07-15 Murata Manufacturing Co., Ltd. Gas sensor

Also Published As

Publication number Publication date
JP3286855B2 (en) 2002-05-27

Similar Documents

Publication Publication Date Title
CN104282438A (en) Ceramic electronic component and method for manufacturing the same
JPH0220132B2 (en)
JP3497840B2 (en) Manufacturing method of chip varistor having glass coating film
KR20070063453A (en) Varistor and method of producing varistor
JP2003022929A (en) Laminated ceramic capacitor
US7075408B2 (en) Laminate-type positive temperature coefficient thermistor
JP3286855B2 (en) Manufacturing method of chip type PTC thermistor
JPH11307391A (en) Electrode for electronic component and the electronic component
JP5747657B2 (en) ESD protection parts
US20240212892A1 (en) Laminated ceramic component
JP7394292B2 (en) laminated electronic components
JPH0831393B2 (en) Multilayer ceramic capacitor with fuse
JP2003151805A (en) Chip element component and its manufacturing method
JPH08236306A (en) Chip type thermistor and manufacture thereof
JPH09260194A (en) Laminated electronic part
JP2504226B2 (en) Stacked Varistor
JPH05326204A (en) Chip ptc thermistor
JP2869897B2 (en) Varistor
JPH09266133A (en) Multilayer electronic part
CN118262983A (en) Laminated ceramic component
JP2000082607A (en) Chip-type thermistor and its manufacture
JPH0377647B2 (en)
JPH02220407A (en) Laminated varistor
JP2001250702A (en) Laminated chip resistor element
JPH02220405A (en) Manufacture of laminated varistor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees