JP4461640B2 - 受信器 - Google Patents
受信器 Download PDFInfo
- Publication number
- JP4461640B2 JP4461640B2 JP2001161213A JP2001161213A JP4461640B2 JP 4461640 B2 JP4461640 B2 JP 4461640B2 JP 2001161213 A JP2001161213 A JP 2001161213A JP 2001161213 A JP2001161213 A JP 2001161213A JP 4461640 B2 JP4461640 B2 JP 4461640B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- band
- filter
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、無線通信に用いられる受信器に係り、特に、希望周波数帯域の信号を高精度に取り出すことができ、且つ、低コスト、省スペース化を図ることのできる技術に関する。
【０００２】
【従来の技術】
従来における通信方式としてスーパーヘテロダイン方式が知られている。図８は、シングルスーパーヘテロダイン方式を用いた受信器の構成を示すブロック図であり、同図に示すように、該受信器１０１は、アンテナ１０２と、該アンテナ１０２を介して受信されるＲＦ信号（高周波信号）から所望の周波数帯域の信号を取り出すＲＦ用ＢＰＦ（バンドパスフィルタ）１０３と、低雑音増幅器１０４と、ＲＦ信号をＩＦ信号（中間周波信号）に変換するミキサ１０５と、局部発振器１０６と、ＩＦ信号に変換された信号から所望の周波数帯域の信号を取り出すＩＦ用ＢＰＦ１０７と、復調器１０８と、水晶発振子１０９と、を具備している。
【０００３】
そして、アンテナ１１にて受信されたＲＦ信号は、ＲＦ用ＢＰＦ１０３、低雑音増幅器１０４を介してミキサ１０５に供給され、更に、該ミキサ１０５には、局部発振器１０６より出力されるローカル信号が与えられるので、ＲＦ信号はＩＦ信号に変換され、復調器１０８にて復調された後、後段の回路に送られる。
【０００４】
このように構成された受信器１０１では、低雑音増幅器１０４から復調器１０８までの、水晶発振子１０９を除く構成要素を、１つのＩＣ回路で構成することが望まれるが、ＩＦ用ＢＰＦ１０７をＩＣ回路に組み込むことが困難である。
【０００５】
即ち、図８に示した受信器１０１では、チャンネル妨害信号、スプリアス妨害信号を効果的に除去するために、ＩＦ用ＢＰＦ１０７は、高精度なフィルタ性能が要求される。特に、ＳＴＤ−Ｔ６７，３０の規格を満足するためには、高性能なインダクタンスを搭載する必要があり、この場合には、インダクタンスをＩＣ回路内に搭載することが困難であり、ＩＦ用ＢＰＦ１０７を別途用意する必要がある。つまり、図８に示す鎖線「Ａ」で囲んだ部分がＩＣ化されている構成要素であり、ＩＦ用ＢＰＦ１０７は、ＩＣ回路に組み込まれない。
【０００６】
このため、部品点数が多くなり、且つ装置規模が大型化するばかりでなく、コストアップにつながるという問題が発生していた。
【０００７】
また、前述のＩＦ用ＢＰＦ１０７を用いないものとして、図９に示すダイレクトコンバージョン方式を用いた受信器１１１が知られている。該受信器１１１は、復調器１２３を簡素に構成することができるＦＳＫ（frequency shift keying）変調方式が採用される。
【０００８】
そして、この受信器１１１では、低雑音増幅器１１２、クアドラチャミキサ１１３，１１４、局部発振器１１５、フィルタ１１６，１１７、アンプ１１８，１１９、リミッタ１２０，１２１、ＦＳＫ復調器１２３を１つのＩＣ回路内に搭載することができるので、図８に示した受信器１０１と比較すると、外部部品としてのＩＦ用ＢＰＦ１０７を取り付ける必要がなく、回路構成を簡素化し、コストダウンを図ることができる。
【０００９】
しかし、図９に示した受信器１１１では、水晶発振子１２４より出力される基準周波数が、温度変化等に起因して変化することがあり、この場合には、送信器、受信器間の離調が発生し、受信感度が劣化するという問題がある。この問題を解決するために、自動周波数調整回路を搭載する必要がある。
【００１０】
また、通常、周波数変換後のＩＦ信号には、直流成分の雑音信号が現れる。従って、ダイレクトコンバージョン方式では、この直流成分のみを有効に除去し、且つ、信号成分のみをできるだけ通過させることのできる高次のハイパスフィルタ、またはＤＣオフセット電圧をキャンセルする回路が必要となる。特に、ＳＴＤ−６７，３０規格のように、狭帯域の仕様を満足させるためには、高次のハイパスフィルタを搭載することは、ＩＣ回路の規模を増大させ、更には、消費電流を増大させるという結果に結びつく。
【００１１】
よって、ダイレクトコンバージョンの大きな利点である、簡素な回路構成を実現することができるというメリットを享受することができない。
【００１２】
【発明が解決しようとする課題】
前述のように、従来より用いられている受信器では、ＳＴＤ−６７，３０の規格を満足しようとすると、シングルスーパーヘテロダイン方式を用いた受信器１０１では、外付け部品が必要になるという問題があり、ダイレクトコンバージョン方式を用いた受信器１１１では、周波数の離調に弱く、且つ、ダイレクトコンバージョン方式特有のＤＣオフセット電圧を除去するために、回路規模が余儀なく大型化されるという欠点があった。
【００１３】
この発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、部品点数が少なく、周波数の離調を防止することができ、且つ、ＤＣオフセット電圧の影響を低減することのできる受信器を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本願請求項１に記載の発明は、周波数ｆRFが４２６ＭＨｚ〜４７０ＭＨｚの帯域にあるＲＦ信号をＩＦ信号に変換する機能を具備し、前記ＲＦ信号の周波数ｆRFに対して、前記ＩＦ信号の周波数ｆIFの帯域を加算または減算してなる帯域の周波数のローカル信号を出力するローカル信号発生手段と、前記ローカル信号発生手段より出力されるローカル信号と前記ＲＦ信号とを混合し、前記ＲＦ信号をＩＦ信号に変換するクアドラチャミキサと、前記クアドラチャミキサより出力されるＩＦ信号から、正周波数または負周波数のいずれか一方の、所望周波数帯域信号を取り出すフィルタと、前記フィルタにて取り出された信号を復調する復調器と、を備え、下記（ａ）〜（ｃ）の条件を満たすことを特徴とする。
【００１５】
（ａ）｛（チャンネル幅）−（専有帯域）／２｝／２＝ｆIFの帯域の下限
（ｂ）｛（チャンネル幅）＋（専有帯域）／２｝／２＝ｆIFの帯域の上限
（ｃ）チャンネル幅が１２．５ｋＨｚのとき、専有帯域は８．５ｋＨｚ以下。
【００１６】
チャンネル幅が２５ｋＨｚのとき、専有帯域は８．５ｋＨｚ以上で、１６ｋＨｚ以下。
【００１７】
請求項２に記載の発明は、前記ＲＦ信号は、ＤＢＰＳＫ、ＦＳＫ、ＤＱＰＳＫ、ＧＦＳＫ、のうちのいずれかの変調方式で変調され、当該変調方式を復調する復調器を具備したことを特徴とする。
【００１８】
請求項３に記載の発明は、前記ＲＦ信号送信時のクロック周波数を再生するクロック再生手段と、該クロック再生手段にて再生されたクロック信号に同期して、前記復調器よりデータを出力するクロック同期出力手段と、を具備したことを特徴とする。
【００１９】
請求項４に記載の発明は、前記受信したＲＦ信号の信号強度に応じたアナログ信号を出力するＲＳＳＩ発生手段を具備したことを特徴とする。
【００２０】
請求項５に記載の発明は、請求項１〜請求項４に記載した受信器の構成要素の一部を外付け部品とし、その他の構成要素をＩＣ化したことを特徴とする。
【００２１】
請求項６に記載の発明は、前記フィルタは、不要波を除去するリアルバンドパスフィルタと、該リアルバンドパスフィルタを通過した信号の、正周波数、または負周波数の信号のいずれか一方を除去する非対称多相フィルタで構成されることを特徴とする。
【００２２】
請求項７に記載の発明は、前記フィルタは、前記ＩＦ信号の正周波数、または負周波数の信号のいずれか一方を除去する非対称多相フィルタで構成されることを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の一実施形態に係る受信器の構成を示すブロック図である。同図に示すように、該受信器１は、キャリア周波数ｆRF（ｆRF＝４２６ＭＨｚ〜４７０ＭＨｚ）のＲＦ信号を受信するアンテナ２と、アンテナ２で受信されたＲＦ信号から所望する周波数成分を取り出すＢＰＦ（バンドパスフィルタ）３と、ＢＰＦ３の出力信号を増幅する低雑音増幅器４と、クアドラチャミキサ５を有している。
【００２４】
更に、クアドラチャミキサ５にＩ軸、Ｑ軸方向のローカル信号を出力する周波数シンセサイザ（ローカル信号発生手段）６と、クアドラチャミキサ５で周波数変換された信号（ＩＦ信号）から所望する周波数帯域の信号を取り出すフィルタ７と、Ｉ軸方向の信号及びＱ軸方向の信号を２値化するリミッタ８，９を具備している。
【００２５】
また、当該受信器１が所定時間動作しないときに、待機モードに切り換えるシャットダウン回路１２と、リミッタ８，９の出力レベルを監視し、該出力レベルが所定値を越えた際に、待機モードから通常動作モードに切り換えるＲＳＳＩ発生部（ＲＳＳＩ発生手段）１０と、リミッタ８，９にて２値化されたＩＦ信号をベースバンド信号に復元する復調器１１と、を有している。
【００２６】
更に、復調された信号に含まれるクロック信号を再生するクロック再生部（クロック再生手段）１４と、該クロック再生部１４にて再生されたクロック信号に同期して、復調された信号を出力するクロック同期出力部（クロック同期出力手段）１３と、バッテリ（図示省略）の残量を監視するバッテリモニタ回路１６と、バッテリ電圧が低下したときに、外部ＣＰＵにリセット信号を送信するリセット回路１５と、を具備している。
【００２７】
なお、図１に示す鎖線「Ｂ」で囲んだ構成要素が、１つのＩＣ回路に搭載される。
【００２８】
図２は、クアドラチャミキサ５、及びフィルタ７の詳細な構成を示すブロック図である。同図に示すように、フィルタ７は、クアドラチャミキサ５より出力されるＩ軸信号の所望周波数帯域成分を取り出すＢＰＦ７１と、Ｑ軸信号の所望周波数帯域成分を取り出すＢＰＦ７２と、受動素子で構成される非対称多相フィルタ７３と、を具備している。
【００２９】
なお、フィルタ７は、図３に示すように、能動素子より成るアクティブ非対称多相フィルタ７３′を具備したフィルタ７′とすることも可能である。この場合には、ＢＰＦ７１，７２は不要となる。
【００３０】
図４は、周波数シンセサイザ６の詳細な構成を示すブロック図であり、同図に示すように、該周波数シンセサイザ６は、フラクション−Ｎ方式のＰＬＬ方式を用いており、水晶発振子１７より出力される振動をパルス信号に変換して出力する発振回路６１と、水晶発振子１７の初期偏差補正を行う水晶補正データが入力され、水晶発振子１７の発振周波数のずれに応じた分周比補正データを保持する補正レジスタ６２と、チャンネル間隔に対応したデータ（チャンネル設定信号）を記憶し、このチャンネル間隔に応じて所望のチャンネル周波数を設定するチャンネルレジスタ６３と、補正レジスタ６２、及びチャンネルレジスタ６３の出力信号に応じて分周比を設定する分周比制御部６４と、を具備している。
【００３１】
更に、可変分周器６７と、該可変分周器６７で分周された周波数と発振回路６１より出力されるパルス信号の周波数とを比較する位相比較器（ＰＦＤ）６５と、位相比較器６５で求められる位相ずれに応じた電圧信号を出力するチャージポンプ６６と、ループフィルタ６８と、基準周波数ｆLOとなるローカル信号を出力する電圧制御発振器６９と、を有している。
【００３２】
本発明では、ＳＴＤ−Ｔ６７，３０の規格に合わせて基準周波数ｆLOを設定している。このＳＴＤ−６７，３０の規格では、以下の表１に示すように、チャンネル幅、及び専有帯域が設定されている。
【００３３】
【表１】
即ち、チャンネル幅１２．５ｋＨｚで専有帯域が８．５ｋＨｚ以下、或いは、チャンネル幅２５ｋＨｚで専有帯域が８．５ｋＨｚ〜１６ｋＨｚに設定される。
【００３４】
そして、ＩＦ信号の周波数ｆIFを以下に示す、数１（下限）、数２（上限）に示す範囲内となるようにし、この周波数ｆIFに対応する基準周波数ｆLOを設定する。
【００３５】
【数１】
【数２】
チャージポンプ６６は、外部からの制御信号（チャージポンプ電流制御信号）により、出力電流を切り換える機能を有しており、ＰＬＬのループがロックするまでの間は、チャージポンプ電流を大きくすることにより、制御電圧の変化を大きくし、短時間のうちに電圧制御発振器６９より所望の周波数の信号が発振されるように制御する。また、ループがロックした後は、チャージポンプ電流を小さくすることにより、急激な電圧制御発振器６９の、出力周波数の変化を防止すると共に、消費電力を削減する。
【００３６】
図５は、復調器１１の具体的な構成を示すブロック図である。該復調器１１は、例えば、ＤＢＰＳＫ、ＦＳＫ、ＤＱＰＳＫ、ＧＦＳＫ、等の変調方式で変調されたＲＦ信号を復調するものであり、図示のように、遅延器２１と、乗算器２２、加算器２３、ＬＰＦ（ローパスフィルタ）２４、マルチプレクサ２５、及びリミッタ２６から構成されている。
【００３７】
そして、Ｉ軸信号に対し、１次遅延、２次遅延、３次遅延されたＱ軸信号を乗算器２２にて乗算し、且つ、Ｑ軸信号に対し、１次遅延、２次遅延、３次遅延されたＩ軸信号をそれぞれ乗算器２２にて乗算する。その後、３つの加算器２３で加算処理を行い、これら３つの信号のうち、最も信号レベルの大きいものを選択し、マルチプレクサ２５より出力する。
【００３８】
次に、前述のように構成された本実施形態の動作について説明する。まず、図４に示した周波数シンセサイザー６の動作から説明すると、水晶発振子１７より出力される振動は、発振回路６１によりパルス信号に変換され、該パルス信号は、位相比較器６５に供給される。また、電圧制御発振器６９より出力されるローカル信号は、可変分周器６７にて分周され、位相比較器６５に供給される。そして、該位相比較器６５では、発振回路６１より出力されるパルス信号の周波数と、可変分周器６７より出力されるパルス信号の周波数との間の位相ずれが求められる。
【００３９】
チャージポンプ６６は、求められた位相ずれの大きさに相当する電圧信号を出力し、この電圧信号は、ループフィルタ６８にて不要周波数成分が除去された後、電圧制御発振器６９に供給される。電圧制御発振器６９は、この電圧信号に基づいて、所望の基準周波数ｆLOを有するローカル信号を出力する。
【００４０】
また、補正レジスタ６２には、水晶発振子１７の初期偏差補正を行うための水晶補正信号が入力され、水晶発振子１７の発振周波数のずれに応じた分周比補正データが記憶される。そして、この分周比補正データは、分周比制御部６４に出力される。更に、チャンネルレジスタ６３には、チャンネル間隔及び所望チャンネルを設定するチャンネル設定信号が入力され、チャンネル周波数に応じた分周比データが記憶される。そして、この分周比データは、分周比制御部６４に出力される。
【００４１】
分周比制御部６４は、補正レジスタ６２より与えられる分周比補正データ、及びチャンネルレジスタ６３より与えられる分周比データに応じて、分周比を設定する。
【００４２】
次に、図１に示す回路の動作を説明する。図１に示すアンテナ２で、周波数ｆRF（４２６ＭＨｚ〜４７０ＭＨｚ）のＲＦ信号（高周波信号）が受信されると、該ＲＦ信号はＢＰＦ３にて所望の帯域の信号が取り出され、低雑音増幅器４にて増幅される。
【００４３】
次いで、増幅されたＲＦ信号は、クアドラチャミキサ５に供給され、また、該クアドラチャミキサ５には、Ｉ／Ｑ信号を有する周波数ｆLO（ｆLO＝ｆRF±ｆIF）のローカル信号が周波数シンセサイザ６より供給されるので、これらが混合される。これにより、受信されたＲＦ信号は周波数変換され、Ｉ／Ｑ信号を有する周波数ｆIF（数１，数２に示した下限、上限を有する範囲の周波数）のＩＦ信号となる。
【００４４】
その後、ＩＦ信号は、フィルタ７にて妨害波成分が除去され、リミッタ８，９で２値化される。なお、フィルタ７の詳しい動作については後述する。そして、２値化された信号は、復調器１１に供給される。復調器１１は、図５に示したように、遅延器２１を用いて３つの遅延信号を求めており、このうちレベルが最大となる信号を選択する。これにより、離調の発生を防止することができる。
【００４５】
復調器１１としては、ＦＳＫ（ＧＦＳＫ）等の周波数変調波を復調するＩ／Ｑ信号を利用したＦＳＫクアドラチャ検波器、またはＩ／Ｑ信号クアドラチャ検波器を用いる。また、ＤＰＳＫやＤＱＰＳＫ等の位相変調波を復調する復調器を用いることが可能である。
【００４６】
また、図１に示すクロック再生部１４では、復調された信号から、クロック周波数を再生し、該クロック周波数信号をクロック同期出力部１３に出力する。クロック同期出力部１３は、再生されたクロック信号に同期した復調データを後段の装置へ出力する。
【００４７】
更に、ＲＳＳＩ発生部１２では、受信した信号の信号強度に応じたアナログ信号を出力するので、該出力信号に応じて受信信号の強度を知ることができる。そして、この信号を用いることにより、システムを待機モード、及び通常動作モードを切り換えることができる。即ち、シャットダウン回路１２にて、システムを待機モードに切り換えることにより消費電力を節減し、その後、ＲＳＳＩ発生部１３で検出される信号レベルが所定値を越えたときに、待機モードを解除して通常動作モードに切り換えることができる。
【００４８】
次に、図２に示したフィルタ７（ＢＰＦ７１，７２、及び非対称多相フィルタ７３）の動作について説明する。図６はクアドラチャミキサ５より出力される信号のスペクトル配置図である。同図において、横軸は周波数の大きさであり、縦軸はスペクトルの大きさである。また、横軸方向の中央部が周波数ゼロとなる点である。
【００４９】
そして、同図は、周波数ｆRFのＲＦ信号（Ｓ１）に対して、周波数ｆLO（＝ｆRF＋ｆIF）のローカル信号（Ｓ２）を混合したときに発生するスペクトルを示している。クアドラチャミキサ５を用いることにより、理想的にはローカル信号の負の周波数成分はゼロとなるが、実際には、ゼロとならず、周波数（−ｆLO）となる負のローカル信号（Ｓ５）が存在する。
【００５０】
従って、周波数ｆIFのスペクトルＳ７は、符号Ｓ３に示すイメージ信号による成分Ｓ７ａと、符号Ｓ４に示す周波数（−ｆRF）の負のＲＦ信号による成分Ｓ７ｂとが加算された信号となる。
【００５１】
同様に、周波数（−ｆIF）のスペクトルＳ８は、符号Ｓ１に示す周波数ｆRFの正のＲＦ信号による成分Ｓ８ａと、符号Ｓ６に示す負のイメージ信号による成分Ｓ８ｂとが加算された結果となる。
【００５２】
そして、図１に示すフィルタ７では、図６に示した周波数スペクトルのうち、符号Ｓ７に示す周波数帯域のみを通過させることにより、所望するＩＦ信号を取り出している。即ち、図２に示すＢＰＦ７１，７２にて図６の領域Ｒ１，Ｒ２に示す周波数帯域を選択的に通過させ、更に、非対称多相フィルタ７３により、領域Ｒ３に示す周波数帯域のスペクトルを抑える。これにより、希望する周波数ｆIFのスペクトル成分のみを取り出すことができる。なお、符号Ｓ７ｂに示すイメージ信号成分は、不要な成分であるため除去する必要があるが、該イメージ信号成分は希望するＩＦ信号に対して低いレベルであるので、取り除く処理を行わない。
【００５３】
一方、図３に示したフィルタ７′では、図７に示す周波数スペクトルのうち、符号Ｓ７に示す周波数帯域のみを通過させることにより、所望するＩＦ信号を取り出している。即ち、図３に示すアクティブ非対称多相フィルタにて、図７の符号Ｒ４に示す周波数帯域を選択的に通過させる。これにより、フィルタ７と同様にして、希望する周波数ｆIFのスペクトル成分のみを取り出すことができる。
【００５４】
次に、具体的な実施例について説明する。いま、ＩＦ信号の周波数ｆIFを４．８ＫＨｚ、希望波のキャリア周波数（ＲＦ信号の周波数）ｆRFが４２６．０５ＭＨｚの場合を例にとって説明する。この設定では、チャンネル幅を１２．５ｋＨｚ、専有帯域８．５ｋＨｚ以下とする規格の場合、周波数ｆIFは前述した数１、数２に規定した範囲内に含まれている。周波数シンセサイザ６より出力されるローカル信号の周波数ｆLOは、チャンネル設定端子の設定により、４２６．０５４８ＭＨｚを出力するようになされている。この場合、イメージ周波数ｆimg（＝ｆRF＋２＊ｆIF）は、４２６．０５９６ＭＨｚとなり、ＳＴＤ−Ｔ６７，３０規格での利用帯域内に設定される。
【００５５】
即ち、チャンネル間隔１２．５ＫＨｚ（専有帯域８．５ＫＨｚ以下）、或いはチャンネル間隔２５ＫＨｚ（専有帯域８．５ｋＨｚ〜１６ｋＨｚ）で設定される場合には、隣接チャンネルに影響を与えることなく、ＩＦ信号を取り出すことができる。日本国内においては、この周波数帯域には、ＳＴＤ−Ｔ６７，３０規格の送受信器以外の無線信号は存在しない。
【００５６】
よって、この受信器を利用した無線機を利用する環境下に同一規格の無線機がごく近くにあり、隣接したチャンネルを利用している場合を除けば、イメージ周波数に強大な妨害波が存在することは極めてまれであり、希望する周波数の信号を選択的に取り出すことができる。
【００５７】
なお、上記した実施形態では、ＩＦ信号の周波数ｆIFを４．８ＫＨｚとする例について説明したが、ｆIFを数１，数２に設定した範囲内とすれば、ＡＲＩＢ ＳＴＤ−Ｔ６７，３０の規格に合致した形で、帯域外干渉波を有効に除去することができる。
【００５８】
このようにして、本実施形態に係る受信器１では、従来のスーパーへテロダイン方式の受信器と比較し、外付け部品が不要となり一つのＩＣで回路（図１に示す「Ｂ」で囲んだ範囲）を構成することができる。従って、コストダウン、及び省スペース化を図ることができる。
【００５９】
また、ＩＦ信号の周波数ｆIFが、前述した数１、数２に示す下限、上限の範囲内に設定されるので、周波数がゼロとなる点から幾分離れた周波数（正、または負）にてＩＦ信号のスペクトルが発生する。よって、ＤＣ成分の影響を受けず、且つ、隣接するチャンネルの影響を受けずに希望周波数成分を選択的に取り出すことができる。従って、直流成分を除去するための回路が不要となり、回路構成を簡素化することができる。
【００６０】
更に、復調器１１では、３つの遅延信号を生成し、このうち信号レベルが最大となるものを選択して復調しているので、送信器、受信器間にて離調が発生した場合でも、これを補正することができる。従って、自動周波数調整機能を用いることなく、受信感度の劣化を防止することができる。
【００６１】
以上、本発明の受信器１を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
【００６２】
例えば、上記した実施形態では、図６に示したように、マイナス側のＩＦ信号を抑圧し、プラス側のＩＦ信号を選択的に取り出す例について説明したが、本発明はこれに限定されるものではなく、プラス側のＩＦ信号を抑圧し、マイナス側のＩＦ信号を取り出すように構成することも可能である。
【００６３】
【発明の効果】
以上説明したように、本願請求項１、２の発明では、受信されたＲＦ信号をクアドラチャミキサにより、ＩＦ信号に変換し、且つ、フィルタにより、該ＩＦ信号の、正周波数、または負周波数のうちのいずれか一方を選択的に取り出している。従って、従来のスーパーヘテロダイン方式の受信器のように、バンドパスフィルタを外付けする必要がなく、構成を簡素化することができる。また、従来のダイレクトコンバージョン方式のように、ＤＣ成分を除去するための回路を搭載する必要がなく、省スペース、低コスト化を図ることができる。
【００６４】
請求項３の発明では、受信されたＲＦ信号に含まれるクロック信号を再生して復調データを出力するので、受信信号に同期したベースバンド信号の再生が可能になる。
【００６５】
請求項４の発明では、ＲＳＳＩ発生手段により、受信信号の強度を監視することができるので、待機モード、及び通常モードの切り換えを行う際に有用である。
【００６６】
請求項５の発明では、当該受信器を構成する各構成要素のうちの一部を外部部品とし、その他をＩＣ化するので、装置全体を簡素に構成することができる。
【００６７】
請求項６の発明では、リアルバンドパスフィルタと、受動素子で構成される非対称多相フィルタにて、フィルタが構成されるので、不要成分を取り除き、希望波のみを確実に取り出すことができる。
【００６８】
請求項７の発明では、能動素子を使用した非対称多相フィルタを用いてフィルタが構成されるので、不要成分を取り除き、希望波のみを確実に取り出すことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る受信器の構成を示すブロック図である。
【図２】クアドラチャミキサ、及びフィルタの構成を示すブロック図である。
【図３】アクティブ非対称多相フィルタを用いたフィルタの構成を示すブロック図である。
【図４】周波数シンセサイザの構成を示すブロック図である。
【図５】復調器の構成を示すブロック図である。
【図６】本発明の一実施形態に係る受信器の信号配置図である。
【図７】アクティブ非対称多相フィルタを用いたときの信号配置図である。
【図８】従来のシングルスーパーヘテロダイン方式の受信器の構成を示すブロック図である。
【図９】従来のダイレクトコンバージョン方式の受信器の構成を示すブロック図である。
【符号の説明】
１ 受信器
２ アンテナ
３ ＢＰＦ（バンドパスフィルタ）
４ 低雑音増幅器
５ クアドラチャミキサ
６ 周波数シンセサイザ
７，７′ フィルタ
８，９ リミッタ
１０ ＲＳＳＩ発生部
１１ 復調器
１２ シャットダウン回路
１３ クロック同期出力部
１４ クロック再生部
１５ リセット回路
１６ バッテリモニタ
２１ 遅延器
２２ 乗算器
２３ 加算器
２４ ＬＰＦ（ローパスフィルタ）
２５ マルチプレクサ
２６ リミッタ
６１ 発振回路
６２ 補正レジスタ
６３ チャンネルレジスタ
６４ 分周比制御部
６５ 位相比較器
６６ チャージポンプ
６７ 可変分周器
６８ ループフィルタ
６９ 電圧制御発振器
７１，７２ バンドパスフィルタ
７３ 非対称多相フィルタ
７３′ アクティブ非対称多相フィルタ
【発明の属する技術分野】
本発明は、無線通信に用いられる受信器に係り、特に、希望周波数帯域の信号を高精度に取り出すことができ、且つ、低コスト、省スペース化を図ることのできる技術に関する。
【０００２】
【従来の技術】
従来における通信方式としてスーパーヘテロダイン方式が知られている。図８は、シングルスーパーヘテロダイン方式を用いた受信器の構成を示すブロック図であり、同図に示すように、該受信器１０１は、アンテナ１０２と、該アンテナ１０２を介して受信されるＲＦ信号（高周波信号）から所望の周波数帯域の信号を取り出すＲＦ用ＢＰＦ（バンドパスフィルタ）１０３と、低雑音増幅器１０４と、ＲＦ信号をＩＦ信号（中間周波信号）に変換するミキサ１０５と、局部発振器１０６と、ＩＦ信号に変換された信号から所望の周波数帯域の信号を取り出すＩＦ用ＢＰＦ１０７と、復調器１０８と、水晶発振子１０９と、を具備している。
【０００３】
そして、アンテナ１１にて受信されたＲＦ信号は、ＲＦ用ＢＰＦ１０３、低雑音増幅器１０４を介してミキサ１０５に供給され、更に、該ミキサ１０５には、局部発振器１０６より出力されるローカル信号が与えられるので、ＲＦ信号はＩＦ信号に変換され、復調器１０８にて復調された後、後段の回路に送られる。
【０００４】
このように構成された受信器１０１では、低雑音増幅器１０４から復調器１０８までの、水晶発振子１０９を除く構成要素を、１つのＩＣ回路で構成することが望まれるが、ＩＦ用ＢＰＦ１０７をＩＣ回路に組み込むことが困難である。
【０００５】
即ち、図８に示した受信器１０１では、チャンネル妨害信号、スプリアス妨害信号を効果的に除去するために、ＩＦ用ＢＰＦ１０７は、高精度なフィルタ性能が要求される。特に、ＳＴＤ−Ｔ６７，３０の規格を満足するためには、高性能なインダクタンスを搭載する必要があり、この場合には、インダクタンスをＩＣ回路内に搭載することが困難であり、ＩＦ用ＢＰＦ１０７を別途用意する必要がある。つまり、図８に示す鎖線「Ａ」で囲んだ部分がＩＣ化されている構成要素であり、ＩＦ用ＢＰＦ１０７は、ＩＣ回路に組み込まれない。
【０００６】
このため、部品点数が多くなり、且つ装置規模が大型化するばかりでなく、コストアップにつながるという問題が発生していた。
【０００７】
また、前述のＩＦ用ＢＰＦ１０７を用いないものとして、図９に示すダイレクトコンバージョン方式を用いた受信器１１１が知られている。該受信器１１１は、復調器１２３を簡素に構成することができるＦＳＫ（frequency shift keying）変調方式が採用される。
【０００８】
そして、この受信器１１１では、低雑音増幅器１１２、クアドラチャミキサ１１３，１１４、局部発振器１１５、フィルタ１１６，１１７、アンプ１１８，１１９、リミッタ１２０，１２１、ＦＳＫ復調器１２３を１つのＩＣ回路内に搭載することができるので、図８に示した受信器１０１と比較すると、外部部品としてのＩＦ用ＢＰＦ１０７を取り付ける必要がなく、回路構成を簡素化し、コストダウンを図ることができる。
【０００９】
しかし、図９に示した受信器１１１では、水晶発振子１２４より出力される基準周波数が、温度変化等に起因して変化することがあり、この場合には、送信器、受信器間の離調が発生し、受信感度が劣化するという問題がある。この問題を解決するために、自動周波数調整回路を搭載する必要がある。
【００１０】
また、通常、周波数変換後のＩＦ信号には、直流成分の雑音信号が現れる。従って、ダイレクトコンバージョン方式では、この直流成分のみを有効に除去し、且つ、信号成分のみをできるだけ通過させることのできる高次のハイパスフィルタ、またはＤＣオフセット電圧をキャンセルする回路が必要となる。特に、ＳＴＤ−６７，３０規格のように、狭帯域の仕様を満足させるためには、高次のハイパスフィルタを搭載することは、ＩＣ回路の規模を増大させ、更には、消費電流を増大させるという結果に結びつく。
【００１１】
よって、ダイレクトコンバージョンの大きな利点である、簡素な回路構成を実現することができるというメリットを享受することができない。
【００１２】
【発明が解決しようとする課題】
前述のように、従来より用いられている受信器では、ＳＴＤ−６７，３０の規格を満足しようとすると、シングルスーパーヘテロダイン方式を用いた受信器１０１では、外付け部品が必要になるという問題があり、ダイレクトコンバージョン方式を用いた受信器１１１では、周波数の離調に弱く、且つ、ダイレクトコンバージョン方式特有のＤＣオフセット電圧を除去するために、回路規模が余儀なく大型化されるという欠点があった。
【００１３】
この発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、部品点数が少なく、周波数の離調を防止することができ、且つ、ＤＣオフセット電圧の影響を低減することのできる受信器を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本願請求項１に記載の発明は、周波数ｆRFが４２６ＭＨｚ〜４７０ＭＨｚの帯域にあるＲＦ信号をＩＦ信号に変換する機能を具備し、前記ＲＦ信号の周波数ｆRFに対して、前記ＩＦ信号の周波数ｆIFの帯域を加算または減算してなる帯域の周波数のローカル信号を出力するローカル信号発生手段と、前記ローカル信号発生手段より出力されるローカル信号と前記ＲＦ信号とを混合し、前記ＲＦ信号をＩＦ信号に変換するクアドラチャミキサと、前記クアドラチャミキサより出力されるＩＦ信号から、正周波数または負周波数のいずれか一方の、所望周波数帯域信号を取り出すフィルタと、前記フィルタにて取り出された信号を復調する復調器と、を備え、下記（ａ）〜（ｃ）の条件を満たすことを特徴とする。
【００１５】
（ａ）｛（チャンネル幅）−（専有帯域）／２｝／２＝ｆIFの帯域の下限
（ｂ）｛（チャンネル幅）＋（専有帯域）／２｝／２＝ｆIFの帯域の上限
（ｃ）チャンネル幅が１２．５ｋＨｚのとき、専有帯域は８．５ｋＨｚ以下。
【００１６】
チャンネル幅が２５ｋＨｚのとき、専有帯域は８．５ｋＨｚ以上で、１６ｋＨｚ以下。
【００１７】
請求項２に記載の発明は、前記ＲＦ信号は、ＤＢＰＳＫ、ＦＳＫ、ＤＱＰＳＫ、ＧＦＳＫ、のうちのいずれかの変調方式で変調され、当該変調方式を復調する復調器を具備したことを特徴とする。
【００１８】
請求項３に記載の発明は、前記ＲＦ信号送信時のクロック周波数を再生するクロック再生手段と、該クロック再生手段にて再生されたクロック信号に同期して、前記復調器よりデータを出力するクロック同期出力手段と、を具備したことを特徴とする。
【００１９】
請求項４に記載の発明は、前記受信したＲＦ信号の信号強度に応じたアナログ信号を出力するＲＳＳＩ発生手段を具備したことを特徴とする。
【００２０】
請求項５に記載の発明は、請求項１〜請求項４に記載した受信器の構成要素の一部を外付け部品とし、その他の構成要素をＩＣ化したことを特徴とする。
【００２１】
請求項６に記載の発明は、前記フィルタは、不要波を除去するリアルバンドパスフィルタと、該リアルバンドパスフィルタを通過した信号の、正周波数、または負周波数の信号のいずれか一方を除去する非対称多相フィルタで構成されることを特徴とする。
【００２２】
請求項７に記載の発明は、前記フィルタは、前記ＩＦ信号の正周波数、または負周波数の信号のいずれか一方を除去する非対称多相フィルタで構成されることを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の一実施形態に係る受信器の構成を示すブロック図である。同図に示すように、該受信器１は、キャリア周波数ｆRF（ｆRF＝４２６ＭＨｚ〜４７０ＭＨｚ）のＲＦ信号を受信するアンテナ２と、アンテナ２で受信されたＲＦ信号から所望する周波数成分を取り出すＢＰＦ（バンドパスフィルタ）３と、ＢＰＦ３の出力信号を増幅する低雑音増幅器４と、クアドラチャミキサ５を有している。
【００２４】
更に、クアドラチャミキサ５にＩ軸、Ｑ軸方向のローカル信号を出力する周波数シンセサイザ（ローカル信号発生手段）６と、クアドラチャミキサ５で周波数変換された信号（ＩＦ信号）から所望する周波数帯域の信号を取り出すフィルタ７と、Ｉ軸方向の信号及びＱ軸方向の信号を２値化するリミッタ８，９を具備している。
【００２５】
また、当該受信器１が所定時間動作しないときに、待機モードに切り換えるシャットダウン回路１２と、リミッタ８，９の出力レベルを監視し、該出力レベルが所定値を越えた際に、待機モードから通常動作モードに切り換えるＲＳＳＩ発生部（ＲＳＳＩ発生手段）１０と、リミッタ８，９にて２値化されたＩＦ信号をベースバンド信号に復元する復調器１１と、を有している。
【００２６】
更に、復調された信号に含まれるクロック信号を再生するクロック再生部（クロック再生手段）１４と、該クロック再生部１４にて再生されたクロック信号に同期して、復調された信号を出力するクロック同期出力部（クロック同期出力手段）１３と、バッテリ（図示省略）の残量を監視するバッテリモニタ回路１６と、バッテリ電圧が低下したときに、外部ＣＰＵにリセット信号を送信するリセット回路１５と、を具備している。
【００２７】
なお、図１に示す鎖線「Ｂ」で囲んだ構成要素が、１つのＩＣ回路に搭載される。
【００２８】
図２は、クアドラチャミキサ５、及びフィルタ７の詳細な構成を示すブロック図である。同図に示すように、フィルタ７は、クアドラチャミキサ５より出力されるＩ軸信号の所望周波数帯域成分を取り出すＢＰＦ７１と、Ｑ軸信号の所望周波数帯域成分を取り出すＢＰＦ７２と、受動素子で構成される非対称多相フィルタ７３と、を具備している。
【００２９】
なお、フィルタ７は、図３に示すように、能動素子より成るアクティブ非対称多相フィルタ７３′を具備したフィルタ７′とすることも可能である。この場合には、ＢＰＦ７１，７２は不要となる。
【００３０】
図４は、周波数シンセサイザ６の詳細な構成を示すブロック図であり、同図に示すように、該周波数シンセサイザ６は、フラクション−Ｎ方式のＰＬＬ方式を用いており、水晶発振子１７より出力される振動をパルス信号に変換して出力する発振回路６１と、水晶発振子１７の初期偏差補正を行う水晶補正データが入力され、水晶発振子１７の発振周波数のずれに応じた分周比補正データを保持する補正レジスタ６２と、チャンネル間隔に対応したデータ（チャンネル設定信号）を記憶し、このチャンネル間隔に応じて所望のチャンネル周波数を設定するチャンネルレジスタ６３と、補正レジスタ６２、及びチャンネルレジスタ６３の出力信号に応じて分周比を設定する分周比制御部６４と、を具備している。
【００３１】
更に、可変分周器６７と、該可変分周器６７で分周された周波数と発振回路６１より出力されるパルス信号の周波数とを比較する位相比較器（ＰＦＤ）６５と、位相比較器６５で求められる位相ずれに応じた電圧信号を出力するチャージポンプ６６と、ループフィルタ６８と、基準周波数ｆLOとなるローカル信号を出力する電圧制御発振器６９と、を有している。
【００３２】
本発明では、ＳＴＤ−Ｔ６７，３０の規格に合わせて基準周波数ｆLOを設定している。このＳＴＤ−６７，３０の規格では、以下の表１に示すように、チャンネル幅、及び専有帯域が設定されている。
【００３３】
【表１】
【００３４】
そして、ＩＦ信号の周波数ｆIFを以下に示す、数１（下限）、数２（上限）に示す範囲内となるようにし、この周波数ｆIFに対応する基準周波数ｆLOを設定する。
【００３５】
【数１】
【００３６】
図５は、復調器１１の具体的な構成を示すブロック図である。該復調器１１は、例えば、ＤＢＰＳＫ、ＦＳＫ、ＤＱＰＳＫ、ＧＦＳＫ、等の変調方式で変調されたＲＦ信号を復調するものであり、図示のように、遅延器２１と、乗算器２２、加算器２３、ＬＰＦ（ローパスフィルタ）２４、マルチプレクサ２５、及びリミッタ２６から構成されている。
【００３７】
そして、Ｉ軸信号に対し、１次遅延、２次遅延、３次遅延されたＱ軸信号を乗算器２２にて乗算し、且つ、Ｑ軸信号に対し、１次遅延、２次遅延、３次遅延されたＩ軸信号をそれぞれ乗算器２２にて乗算する。その後、３つの加算器２３で加算処理を行い、これら３つの信号のうち、最も信号レベルの大きいものを選択し、マルチプレクサ２５より出力する。
【００３８】
次に、前述のように構成された本実施形態の動作について説明する。まず、図４に示した周波数シンセサイザー６の動作から説明すると、水晶発振子１７より出力される振動は、発振回路６１によりパルス信号に変換され、該パルス信号は、位相比較器６５に供給される。また、電圧制御発振器６９より出力されるローカル信号は、可変分周器６７にて分周され、位相比較器６５に供給される。そして、該位相比較器６５では、発振回路６１より出力されるパルス信号の周波数と、可変分周器６７より出力されるパルス信号の周波数との間の位相ずれが求められる。
【００３９】
チャージポンプ６６は、求められた位相ずれの大きさに相当する電圧信号を出力し、この電圧信号は、ループフィルタ６８にて不要周波数成分が除去された後、電圧制御発振器６９に供給される。電圧制御発振器６９は、この電圧信号に基づいて、所望の基準周波数ｆLOを有するローカル信号を出力する。
【００４０】
また、補正レジスタ６２には、水晶発振子１７の初期偏差補正を行うための水晶補正信号が入力され、水晶発振子１７の発振周波数のずれに応じた分周比補正データが記憶される。そして、この分周比補正データは、分周比制御部６４に出力される。更に、チャンネルレジスタ６３には、チャンネル間隔及び所望チャンネルを設定するチャンネル設定信号が入力され、チャンネル周波数に応じた分周比データが記憶される。そして、この分周比データは、分周比制御部６４に出力される。
【００４１】
分周比制御部６４は、補正レジスタ６２より与えられる分周比補正データ、及びチャンネルレジスタ６３より与えられる分周比データに応じて、分周比を設定する。
【００４２】
次に、図１に示す回路の動作を説明する。図１に示すアンテナ２で、周波数ｆRF（４２６ＭＨｚ〜４７０ＭＨｚ）のＲＦ信号（高周波信号）が受信されると、該ＲＦ信号はＢＰＦ３にて所望の帯域の信号が取り出され、低雑音増幅器４にて増幅される。
【００４３】
次いで、増幅されたＲＦ信号は、クアドラチャミキサ５に供給され、また、該クアドラチャミキサ５には、Ｉ／Ｑ信号を有する周波数ｆLO（ｆLO＝ｆRF±ｆIF）のローカル信号が周波数シンセサイザ６より供給されるので、これらが混合される。これにより、受信されたＲＦ信号は周波数変換され、Ｉ／Ｑ信号を有する周波数ｆIF（数１，数２に示した下限、上限を有する範囲の周波数）のＩＦ信号となる。
【００４４】
その後、ＩＦ信号は、フィルタ７にて妨害波成分が除去され、リミッタ８，９で２値化される。なお、フィルタ７の詳しい動作については後述する。そして、２値化された信号は、復調器１１に供給される。復調器１１は、図５に示したように、遅延器２１を用いて３つの遅延信号を求めており、このうちレベルが最大となる信号を選択する。これにより、離調の発生を防止することができる。
【００４５】
復調器１１としては、ＦＳＫ（ＧＦＳＫ）等の周波数変調波を復調するＩ／Ｑ信号を利用したＦＳＫクアドラチャ検波器、またはＩ／Ｑ信号クアドラチャ検波器を用いる。また、ＤＰＳＫやＤＱＰＳＫ等の位相変調波を復調する復調器を用いることが可能である。
【００４６】
また、図１に示すクロック再生部１４では、復調された信号から、クロック周波数を再生し、該クロック周波数信号をクロック同期出力部１３に出力する。クロック同期出力部１３は、再生されたクロック信号に同期した復調データを後段の装置へ出力する。
【００４７】
更に、ＲＳＳＩ発生部１２では、受信した信号の信号強度に応じたアナログ信号を出力するので、該出力信号に応じて受信信号の強度を知ることができる。そして、この信号を用いることにより、システムを待機モード、及び通常動作モードを切り換えることができる。即ち、シャットダウン回路１２にて、システムを待機モードに切り換えることにより消費電力を節減し、その後、ＲＳＳＩ発生部１３で検出される信号レベルが所定値を越えたときに、待機モードを解除して通常動作モードに切り換えることができる。
【００４８】
次に、図２に示したフィルタ７（ＢＰＦ７１，７２、及び非対称多相フィルタ７３）の動作について説明する。図６はクアドラチャミキサ５より出力される信号のスペクトル配置図である。同図において、横軸は周波数の大きさであり、縦軸はスペクトルの大きさである。また、横軸方向の中央部が周波数ゼロとなる点である。
【００４９】
そして、同図は、周波数ｆRFのＲＦ信号（Ｓ１）に対して、周波数ｆLO（＝ｆRF＋ｆIF）のローカル信号（Ｓ２）を混合したときに発生するスペクトルを示している。クアドラチャミキサ５を用いることにより、理想的にはローカル信号の負の周波数成分はゼロとなるが、実際には、ゼロとならず、周波数（−ｆLO）となる負のローカル信号（Ｓ５）が存在する。
【００５０】
従って、周波数ｆIFのスペクトルＳ７は、符号Ｓ３に示すイメージ信号による成分Ｓ７ａと、符号Ｓ４に示す周波数（−ｆRF）の負のＲＦ信号による成分Ｓ７ｂとが加算された信号となる。
【００５１】
同様に、周波数（−ｆIF）のスペクトルＳ８は、符号Ｓ１に示す周波数ｆRFの正のＲＦ信号による成分Ｓ８ａと、符号Ｓ６に示す負のイメージ信号による成分Ｓ８ｂとが加算された結果となる。
【００５２】
そして、図１に示すフィルタ７では、図６に示した周波数スペクトルのうち、符号Ｓ７に示す周波数帯域のみを通過させることにより、所望するＩＦ信号を取り出している。即ち、図２に示すＢＰＦ７１，７２にて図６の領域Ｒ１，Ｒ２に示す周波数帯域を選択的に通過させ、更に、非対称多相フィルタ７３により、領域Ｒ３に示す周波数帯域のスペクトルを抑える。これにより、希望する周波数ｆIFのスペクトル成分のみを取り出すことができる。なお、符号Ｓ７ｂに示すイメージ信号成分は、不要な成分であるため除去する必要があるが、該イメージ信号成分は希望するＩＦ信号に対して低いレベルであるので、取り除く処理を行わない。
【００５３】
一方、図３に示したフィルタ７′では、図７に示す周波数スペクトルのうち、符号Ｓ７に示す周波数帯域のみを通過させることにより、所望するＩＦ信号を取り出している。即ち、図３に示すアクティブ非対称多相フィルタにて、図７の符号Ｒ４に示す周波数帯域を選択的に通過させる。これにより、フィルタ７と同様にして、希望する周波数ｆIFのスペクトル成分のみを取り出すことができる。
【００５４】
次に、具体的な実施例について説明する。いま、ＩＦ信号の周波数ｆIFを４．８ＫＨｚ、希望波のキャリア周波数（ＲＦ信号の周波数）ｆRFが４２６．０５ＭＨｚの場合を例にとって説明する。この設定では、チャンネル幅を１２．５ｋＨｚ、専有帯域８．５ｋＨｚ以下とする規格の場合、周波数ｆIFは前述した数１、数２に規定した範囲内に含まれている。周波数シンセサイザ６より出力されるローカル信号の周波数ｆLOは、チャンネル設定端子の設定により、４２６．０５４８ＭＨｚを出力するようになされている。この場合、イメージ周波数ｆimg（＝ｆRF＋２＊ｆIF）は、４２６．０５９６ＭＨｚとなり、ＳＴＤ−Ｔ６７，３０規格での利用帯域内に設定される。
【００５５】
即ち、チャンネル間隔１２．５ＫＨｚ（専有帯域８．５ＫＨｚ以下）、或いはチャンネル間隔２５ＫＨｚ（専有帯域８．５ｋＨｚ〜１６ｋＨｚ）で設定される場合には、隣接チャンネルに影響を与えることなく、ＩＦ信号を取り出すことができる。日本国内においては、この周波数帯域には、ＳＴＤ−Ｔ６７，３０規格の送受信器以外の無線信号は存在しない。
【００５６】
よって、この受信器を利用した無線機を利用する環境下に同一規格の無線機がごく近くにあり、隣接したチャンネルを利用している場合を除けば、イメージ周波数に強大な妨害波が存在することは極めてまれであり、希望する周波数の信号を選択的に取り出すことができる。
【００５７】
なお、上記した実施形態では、ＩＦ信号の周波数ｆIFを４．８ＫＨｚとする例について説明したが、ｆIFを数１，数２に設定した範囲内とすれば、ＡＲＩＢ ＳＴＤ−Ｔ６７，３０の規格に合致した形で、帯域外干渉波を有効に除去することができる。
【００５８】
このようにして、本実施形態に係る受信器１では、従来のスーパーへテロダイン方式の受信器と比較し、外付け部品が不要となり一つのＩＣで回路（図１に示す「Ｂ」で囲んだ範囲）を構成することができる。従って、コストダウン、及び省スペース化を図ることができる。
【００５９】
また、ＩＦ信号の周波数ｆIFが、前述した数１、数２に示す下限、上限の範囲内に設定されるので、周波数がゼロとなる点から幾分離れた周波数（正、または負）にてＩＦ信号のスペクトルが発生する。よって、ＤＣ成分の影響を受けず、且つ、隣接するチャンネルの影響を受けずに希望周波数成分を選択的に取り出すことができる。従って、直流成分を除去するための回路が不要となり、回路構成を簡素化することができる。
【００６０】
更に、復調器１１では、３つの遅延信号を生成し、このうち信号レベルが最大となるものを選択して復調しているので、送信器、受信器間にて離調が発生した場合でも、これを補正することができる。従って、自動周波数調整機能を用いることなく、受信感度の劣化を防止することができる。
【００６１】
以上、本発明の受信器１を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
【００６２】
例えば、上記した実施形態では、図６に示したように、マイナス側のＩＦ信号を抑圧し、プラス側のＩＦ信号を選択的に取り出す例について説明したが、本発明はこれに限定されるものではなく、プラス側のＩＦ信号を抑圧し、マイナス側のＩＦ信号を取り出すように構成することも可能である。
【００６３】
【発明の効果】
以上説明したように、本願請求項１、２の発明では、受信されたＲＦ信号をクアドラチャミキサにより、ＩＦ信号に変換し、且つ、フィルタにより、該ＩＦ信号の、正周波数、または負周波数のうちのいずれか一方を選択的に取り出している。従って、従来のスーパーヘテロダイン方式の受信器のように、バンドパスフィルタを外付けする必要がなく、構成を簡素化することができる。また、従来のダイレクトコンバージョン方式のように、ＤＣ成分を除去するための回路を搭載する必要がなく、省スペース、低コスト化を図ることができる。
【００６４】
請求項３の発明では、受信されたＲＦ信号に含まれるクロック信号を再生して復調データを出力するので、受信信号に同期したベースバンド信号の再生が可能になる。
【００６５】
請求項４の発明では、ＲＳＳＩ発生手段により、受信信号の強度を監視することができるので、待機モード、及び通常モードの切り換えを行う際に有用である。
【００６６】
請求項５の発明では、当該受信器を構成する各構成要素のうちの一部を外部部品とし、その他をＩＣ化するので、装置全体を簡素に構成することができる。
【００６７】
請求項６の発明では、リアルバンドパスフィルタと、受動素子で構成される非対称多相フィルタにて、フィルタが構成されるので、不要成分を取り除き、希望波のみを確実に取り出すことができる。
【００６８】
請求項７の発明では、能動素子を使用した非対称多相フィルタを用いてフィルタが構成されるので、不要成分を取り除き、希望波のみを確実に取り出すことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る受信器の構成を示すブロック図である。
【図２】クアドラチャミキサ、及びフィルタの構成を示すブロック図である。
【図３】アクティブ非対称多相フィルタを用いたフィルタの構成を示すブロック図である。
【図４】周波数シンセサイザの構成を示すブロック図である。
【図５】復調器の構成を示すブロック図である。
【図６】本発明の一実施形態に係る受信器の信号配置図である。
【図７】アクティブ非対称多相フィルタを用いたときの信号配置図である。
【図８】従来のシングルスーパーヘテロダイン方式の受信器の構成を示すブロック図である。
【図９】従来のダイレクトコンバージョン方式の受信器の構成を示すブロック図である。
【符号の説明】
１ 受信器
２ アンテナ
３ ＢＰＦ（バンドパスフィルタ）
４ 低雑音増幅器
５ クアドラチャミキサ
６ 周波数シンセサイザ
７，７′ フィルタ
８，９ リミッタ
１０ ＲＳＳＩ発生部
１１ 復調器
１２ シャットダウン回路
１３ クロック同期出力部
１４ クロック再生部
１５ リセット回路
１６ バッテリモニタ
２１ 遅延器
２２ 乗算器
２３ 加算器
２４ ＬＰＦ（ローパスフィルタ）
２５ マルチプレクサ
２６ リミッタ
６１ 発振回路
６２ 補正レジスタ
６３ チャンネルレジスタ
６４ 分周比制御部
６５ 位相比較器
６６ チャージポンプ
６７ 可変分周器
６８ ループフィルタ
６９ 電圧制御発振器
７１，７２ バンドパスフィルタ
７３ 非対称多相フィルタ
７３′ アクティブ非対称多相フィルタ
Claims (7)
- 周波数ｆRFが４２６ＭＨｚ〜４７０ＭＨｚの帯域にあるＲＦ信号をＩＦ信号に変換する機能を具備し、
前記ＲＦ信号の周波数ｆRFに対して、前記ＩＦ信号の周波数ｆIFの帯域を加算または減算してなる帯域の周波数のローカル信号を出力するローカル信号発生手段と、
前記ローカル信号発生手段より出力されるローカル信号と前記ＲＦ信号とを混合し、前記ＲＦ信号をＩＦ信号に変換するクアドラチャミキサと、
前記クアドラチャミキサより出力されるＩＦ信号から、正周波数または負周波数のいずれか一方の、所望周波数帯域信号を取り出すフィルタと、
前記フィルタにて取り出された信号を復調する復調器と、を備え、
下記（ａ）〜（ｃ）の条件を満たすことを特徴とする受信器。
（ａ）｛（チャンネル幅）−（専有帯域）／２｝／２＝ｆIFの帯域の下限
（ｂ）｛（チャンネル幅）＋（専有帯域）／２｝／２＝ｆIFの帯域の上限
（ｃ）チャンネル幅が１２．５ｋＨｚのとき、専有帯域は８．５ｋＨｚ以下。
チャンネル幅が２５ｋＨｚのとき、専有帯域は８．５ｋＨｚ以上で、１６ｋＨｚ以下。 - 前記ＲＦ信号は、ＤＢＰＳＫ、ＦＳＫ、ＤＱＰＳＫ、ＧＦＳＫ、のうちのいずれかの変調方式で変調され、当該変調方式を復調する復調器を具備したことを特徴とする受信器。
- 前記ＲＦ信号送信時のクロック周波数を再生するクロック再生手段と、該クロック再生手段にて再生されたクロック信号に同期して、前記復調器よりデータを出力するクロック同期出力手段と、を具備したことを特徴とする請求項１または請求項２のいずれかに記載の受信器。
- 前記受信したＲＦ信号の信号強度に応じたアナログ信号を出力するＲＳＳＩ発生手段を具備したことを特徴とする請求項１〜請求項３のいずれか１項に記載の受信器。
- 請求項１〜請求項４に記載した受信器の構成要素の一部を外付け部品とし、その他の構成要素をＩＣ化したことを特徴とする受信器。
- 前記フィルタは、不要波を除去するリアルバンドパスフィルタと、該リアルバンドパスフィルタを通過した信号の、正周波数、または負周波数の信号のいずれか一方を除去する非対称多相フィルタで構成されることを特徴とする請求項１〜請求項５のいずれか１項に記載の受信器。
- 前記フィルタは、前記ＩＦ信号の正周波数、または負周波数の信号のいずれか一方を除去する非対称多相フィルタで構成されることを特徴とする請求項１〜請求項５のいずれか１項に記載の受信器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161213A JP4461640B2 (ja) | 2001-05-29 | 2001-05-29 | 受信器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161213A JP4461640B2 (ja) | 2001-05-29 | 2001-05-29 | 受信器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353835A JP2002353835A (ja) | 2002-12-06 |
| JP4461640B2 true JP4461640B2 (ja) | 2010-05-12 |
Family
ID=19004526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001161213A Expired - Fee Related JP4461640B2 (ja) | 2001-05-29 | 2001-05-29 | 受信器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4461640B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243586A (ja) * | 2006-03-08 | 2007-09-20 | Oki Electric Ind Co Ltd | クロック補正回路、移動体端末、基地局装置及びクロック補正方法 |
| JP6398357B2 (ja) * | 2014-06-16 | 2018-10-03 | 船井電機株式会社 | 受信装置 |
| CN110365018B (zh) * | 2019-07-18 | 2022-03-29 | 国电南瑞科技股份有限公司 | 一种自适应宽频带正负序分离方法 |
-
2001
- 2001-05-29 JP JP2001161213A patent/JP4461640B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002353835A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4236059B2 (ja) | 周波数変換回路 | |
| US8498601B2 (en) | Polar receiver using injection-locking technique | |
| US6195400B1 (en) | Two-mode demodulating apparatus | |
| US20070140382A1 (en) | Bandpass sampling receiver and the sampling method | |
| JPH0548483A (ja) | 周波数変換回路 | |
| EP0999645A1 (en) | Data converter | |
| JP2003032137A (ja) | 無線信号受信装置及び復調処理回路 | |
| KR0161916B1 (ko) | 위성방송 수신시스템의 캐리어 주파수오차 보정회로 | |
| JP4461640B2 (ja) | 受信器 | |
| US7751303B2 (en) | Demodulation circuit for use in receiver using if directing sampling scheme | |
| JP3898839B2 (ja) | 送信機 | |
| JP5148290B2 (ja) | 異なる規格を同時に受信するための受信機 | |
| US20100141336A1 (en) | Selectable intermediate frequency demodulator | |
| JP7179720B2 (ja) | 無線通信装置及び無線通信方法 | |
| JPH04269041A (ja) | 受信機 | |
| KR101132081B1 (ko) | Ｒｆ 신호처리 회로 | |
| JP4130384B2 (ja) | 無線機 | |
| JP3996052B2 (ja) | 移動式無線に適した受信機回路 | |
| JP4546295B2 (ja) | 受信装置 | |
| KR100272763B1 (ko) | 고주파 직변환 수신장치 | |
| JP4470728B2 (ja) | 自動周波数制御回路 | |
| EP1150436B1 (en) | Method and arrangement for receiving a frequency modulated signal | |
| KR20010091693A (ko) | 국부발진기의 누설을 최소화하기 위한 직접변환 수신기 및그에 의한 신호 처리방법 | |
| JPH11122135A (ja) | 受信機 | |
| JP3134801B2 (ja) | 共用受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |