KR101132081B1 - Ｒｆ 신호처리 회로 - Google Patents

Abstract

본 발명은 중간 주파수 신호의 주파수 대역을 다양하게 사용할 수 있는 RF 신호처리회로를 제공한다. 본 발명은 안테나를 통해 입력된 신호를 처리하여 전달하기 위한 입력부; 제어신호에 따라 위상고정된 클럭신호의 주파수를 변경하여 출력하는 위상고정루프 회로; 상기 입력부를 통해 전달된 신호를 상기 위상고정된 클럭신호와 믹싱하여 출력하기 위한 믹서; 상기 믹서에서 출력된 신호를 입력받아 처리하기 위한 DSP; 상기 DSP에서 출력되는 신호를 입력받는 아날로그 디모듈레이터; 및 상기 DSP에서 출력되는 신호를 입력받는 디지털 디모듈레이터를 포함하는 RF 신호처리회로를 제공한다.

DSP, RF 신호, 믹서, PLL, ADC.

Description

ＲＦ 신호처리 회로{RF SIGNAL PROCESSING CIRCUIT}

본 발명은 RF 신호처리회로에 관한 것으로, 보다 자세하게는 디지털 신호와 아날로그 신호를 처리하는 RF 신호처리회로의 동작특성을 향상시키기 위한 것이다.

무선통신 기술이 발달하면서, 음성신호와 영상신호를 멀리 떨어진 곳으로 전송하고, 이를 수신할 수 있게 되었다. 음성신호와 영상신호를 전송하는 경우에는 RF 신호라고 하는 통신 주파수가 수백Mhz에서 수Ghz의 신호를 이용한다. 송신장비에서 음성신호와 영상신호를 RF 신호와 결합시키고, 수신장비에서는 RF 신호와 음성신호 및 영상신호를 분리시킨다. 이때 결합시키는 것을 모듈레이션이라고 하고 분리시키는 것을 디모듈레이션이라고 한다.

RF 신호를 처리하는데 있어서, 일반적으로 중간주파수(IF) 신호를 생성하고, 그 중간주파수 신호를 이용하여 디모듈레이션하게 된다. 이때 중간주파수 신호를 어떤 주파수로 사용하는지에 따라 RF 신호처리회로를 ZIF 방식 또는 LIF 방식으로 나눌수 있으며, 디지털 신호처리 블럭을 사용하는지에 따라서도 RF 신호처리회로를 구분할 수 있다.

본 발명은 중간 주파수 신호의 주파수 대역을 다양하게 사용할 수 있는 RF 신호처리회로를 제공한다.

본 발명은 안테나를 통해 입력된 신호를 처리하여 전달하기 위한 입력부; 제어신호에 따라 위상고정된 클럭신호의 주파수를 변경하여 출력하는 위상고정루프 회로; 상기 입력부를 통해 전달된 신호를 상기 위상고정된 클럭신호와 믹싱하여 출력하기 위한 믹서; 상기 믹서에서 출력된 신호를 입력받아 처리하기 위한 DSP; 상기 DSP에서 출력되는 신호를 입력받는 아날로그 디모듈레이터; 및 상기 DSP에서 출력되는 신호를 입력받는 디지털 디모듈레이터를 포함하는 RF 신호처리회로를 제공한다.

또한, 상기 제어신호는 상기 DSP 에서 제공되는 것을 특징으로 한다.

상기 입력부는 LNA 회로와 트랙킹 필터를 포함하는 것을 특징으로 한다.

또한, 본 발명에 의한 RF 신호처리회로는 믹서에서 출력된 신호를 증폭하여 상기 DSP로 전달하기 위한 증폭기를 더 포함하는 것을 특징으로 한다.

또한, 상기 위상고정루프 회로는 기준 주파수 생성부, 위상감지부, 차지펌프, 루프필터, VCO 및 디바이더를 포함하며, 상기 VCO에서 상기 제어신호를 입력받는 것을 특징으로 한다.

또한, 본 발명은 안테나를 통해 입력된 신호를 처리하여 전달하기 위한 입력부; 상기 입력부를 통해 전달된 신호를 위상고정된 클럭신호와 믹싱하여 출력하기 위한 믹서; 상기 믹서에서 출력된 신호를 입력받아 처리하기 위한 DSP; 상기 DSP에서 출력되는 신호를 입력받는 아날로그 디모듈레이터; 상기 DSP에서 출력되는 신호를 입력받는 디지털 디모듈레이터; 상기 DSP에 제공되는 신호를 증폭하여 상기 아날로그 디모듈레이터로 출력하기 위한 제1 증폭기; 및 상기 DSP에 제공되는 신호를 증폭하여 상기 디지털 디모듈레이터로 출력하기 위한 제2 증폭기를 포함하는 RF 신호처리회로를 제공한다.

또한, 상기 DSP에서 제공되는 디지털 신호를 아날로그 신호로 변경하여 상기 제1 및 제2 증폭기로 제공하기 위한 디지털 아날로그 변환기를 포함하는 것을 특징으로 한다.

또한, 제어신호에 따라 상기 위상고정된 클럭신호의 주파수를 변경하여 출력하는 위상고정루프 회로를 포함하는 것을 특징으로 한다.

또한, 상기 위상고정루프 회로는 기준 주파수 생성부, 위상감지부, 차지펌프, 루프필터, VCO 및 디바이더를 포함하며, 상기 VCO에서 상기 제어신호를 입력받는 것을 특징으로 한다.

또한, 상기 제어신호는 상기 DSP 에서 제공되는 것을 특징으로 한다.

상기 입력부는 LNA 회로와 트랙킹 필터를 포함하는 것을 특징으로 한다.

또한, 본 발명에 의한 RF 신호처리회로는 믹서에서 출력된 신호를 증폭하여 상기 DSP로 전달하기 위한 제3 증폭기를 포함하는 것을 특징으로 한다.

본 발명에 의해서 RF 신호처리회로가 중간주파수 신호를 3.4MHz ~ 4.5MHz 대역을 사용하던지 또는 ZIF 방식으로 사용할 수 있어 다양한 용도로 활용이 가능하다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도1은 본 발명을 설명하기 위한 RF 신호처리회로를 나타내는 블럭도이다.

도1에 도시된 바와 같이, RF 신호처리회로는 LNA 회로(10a), 트랙킹 필터(11), LNA 회로(10b), 믹서(12a,12b), SAW 필터(13a,13b), 전압제어 증폭기(14a, 14b), 아날로그 디지털 변환기(15a,15b), DSP(Digital Signal Processor,16), 디지털 아날로그 변환기(20), SAW 필터(21), 로우패스 필터(22), 아날로그 디모듈레이터(23), 디지털 디모듈레이터(24), 위상고정루프 회로(17,18), 크리스탈(19)을 포함한다. 여기서 로우패스 필터(13a,13b), 전압제어 증폭기(14a,14b), 아날로그 디지털 변환기(15a,15b)가 쌍으로 배치된 것은 RF 신호를 처리함에 있어서 위상이 서로 반대인 정신호와 부신호를 병렬로 처리하기 위한 것이다. 최근에 개발되고 있는 하나의 칩에 RF 신호처리에 관련된 모든 회로를 집적시키는 칩 튜너가 개발되고 있 는데, 도1에 도시된 RF 신호처리회로도 칩 튜너로 구현될 수 있다. 여기서 도시되지 않은 다른 블럭들이 추가로 구비될 수 있다.

LNA 회로(10a,10b)는 안테나를 통해 입력되는 RF 신호를 입력받아 노이즈를 줄이고 증폭하는 회로이다. LNA 회로는 입력된 RF 신호가 약한 경우 동작시키고, 강한 경우에는 동작을 시키기 않는다. 강한 신호를 증폭시키게 되면 잡음특성이 더욱 나빠지기 때문이다.

LNA 회로(10a,10b)는 저잡음 증폭기라고도 불리운다. RF 신호처리회로의 수신단에서 수신된 신호는 감쇄 및 잡음의 영향으로 인해 매우 낮은 전력레벨을 갖고 있다, 그렇기 때문에 반드시 증폭이 필요한데, 이미 외부에서 많은 잡음을 포함해서 날아온 신호이기 때문에 무엇보다도 잡음을 최소화하는 증폭기능이 필요하다. LNA는 NF(잡음지수)가 낮도록 동작점과 매칭포인트를 잡아서 설계되며, 보통 1.5~2.5 사이의 NF값이 되도록 설계된다. LNA 회로는 저잡음 특성을 가지도록 낮은 잡음지수를 가지는 트랜지스터를 이용하고, 저항 등의 열잡음소자를 적게 사용하면서 최대한 게인이 높도록 설계된다.

트랙킹 필터(11)는 LNA 회로에서 출력된 신호를 필터링하기 위한 회로이다. 믹서(12)는 위상고정루프 회로(17)에서 제공되는 기준클럭신호와 트랙킹 필터(11)에서 출력되는 신호를 믹싱하여 출력하기 위한 블럭이다. 로우패스 필터(13a,13b)는 믹서(12)에서 출력되는 신호의 필터링을 위한 것으로, 필터링되는 대역은 DSP에서 제공하는 신호에 따라 정해진다. 전압제어 증폭기(14a,14b)는 로우패스 필터(13a,13b)에서 제공하는 신호를 DSP(16)에서 제공하는 신호에 응답하여 증폭한 다.

아날로그 디지털 변환기(15a,15b)는 전압제어 증폭기(14a,14b)에서 제공하는 아날로그 신호를 디지털 값으로 변환하여 DSP(16)로 출력한다. DSP(16)는 디지털 신호를 처리하는 블럭으로서, I2C 패턴의 입력신호를 입력받아 아날로그 디지털 변환기(15a,15b)에서 출력되는 디지털 신호를 입력받아 처리하여 디지털 아날로그 변환기(20)로 출력한다. 또한, DSP(16)는 자동이득제어 회로(22), 로우패스 필터(13a,13b)와 전압제어 증폭기(14a,14b)를 제어하는 제어신호를 생성하여 출력한다.

크리스탈(19)는 위상지연루프 회로(17,18)에서 기준클럭을 생성하기 위한 기준주파수를 정하기 위한 것이다. 위상지연루프 회로(17,18)는 크리스탈(19)과 내부의 회로를 이용하여 생성된 기준클럭을 이용하여 위상고정된 클럭을 생성하여 각각 믹서(12)와 DSP(16)로 출력한다. 디지털 아날로그 변환기(20)는 DSP(16)에서 출력하는 신호를 아날로그 값으로 변환하여 출력한다.

아날로그 디모듈레이터(23)는 SAW 필터에 의해 필터링된 값을 디모듈레이팅하여 아날로그 신호(A)를 출력한다. 디지털 디모듈레이터(24)는 로우패스 필터(22)에 의해 필터링된 값을 디모듈레이팅 하여 디지털 신호(D)로 출력한다.

믹서(12a,12b)는 위상고정루프(17)에서 제공하는 위상고정된 클럭과 LNA(10b)에서 제공된 RF 신호를 믹싱하여 출력하게 된다. 이때 위상고정루프(17)에서 제공하는 클럭의 주파수 대역에 따라 믹싱되는 신호의 주파수가 달라진다.

ZIF(Zero Intermediate Frequency) 방식인 경우에는 위상고정된 클럭신호를 '0'으로 출력하게 된다. 만약 LIF(Low Intermediate Frequency) 방식인 경우에는 위상고정된 클럭신호를 3.4MHz ~ 4.5MHz 대역으로 유지하게 된다. ZIF 타입으로 RF 신호처리회로를 구성하게 되면, 디지털 신호를 출력하는데 성능이 우수하나, NTSC, PAL 방식에 적용할 경우 화면과 소리를 디모듈레이팅하는데 성능이 떨어지는 문제가 생긴다.

또한, 도1에서 디지털 아날로그 변환기의 출력이 SAW 필터(21)와 로우패스 필터(22)로 입력되도록 되어 있는데, 아날로그 신호와 디지털 신호가 전달되는 경로가 하나로 되어 있다 보니, 전달되는 신호의 크기가 아날로그 디모듈레이터(23)와 디지털 디모듈레이터(24)가 처리하는데 적절하지 못한 크기로 전달되는 문제가 있었다.

본 발명은 디지털 방식과 아날로그 방식으로 RF 신호를 처리하는 데 있어서, 보다 성능이 향상된 RF 신호처리회로를 제공한다. 구체적으로, 본 실시예에 따른 RF 신호처리회로는 디지털 아날로그 변환기의 출력이 SAW 필터(21)와 로우패스 필터(22)로 입력되도록 되어 있는 구조에서, 아날로그 디모듈레이터(23)와 디지털 디모듈레이터(24)가 처리하는데 적절한 신호의 크기를 유지할 수 있도록 증폭기를 구비한 것이 특징이다. 또한, 위상고정루프 회로에서 출력하는 위상고정된 클럭의 주파수를 적절하게 변경할 수 있는 것이 두번째 특징이다.

도2는 본 발명의 바람직한 실시예에 따른 RF 신호처리회로를 나타내는 블럭도이다.

도2에 도시된 바와 같이, RF 신호처리회로는 LNA 회로(100a), 트랙킹 필 터(110), LNA 회로(100b), 믹서(120a,120b), 로우패스 필터(130a,130b), 전압제어 증폭기(140a,140b), 아날로그 디지털 변환기(150a,150b), DSP(160), 디지털 아날로그 변환기(200), SAW 필터(210), 위상고정루프 회로(170,180), 오실레이터(190), 로우패스필터(220), 증폭부(300), 크리스탈(190), 디지털 아날로그 변환기(200), 아날로그 디모듈레이터(230), 디지털 디모듈레이터(240)를 포함한다.

여기서, LNA 회로(100a), 트랙킹 필터(110), LNA 회로(100b)가 결국 입력부를 구성하게 된다. 또한, DSP(160)는 믹서(120a,120b), 로우패스 필터(130a,130b), 전압제어 증폭기(140a,140b), 아날로그 디지털 변환기(150a,150b), DSP(160)의 동작을 제어한다.

도2에 도시된 각 블럭들중 도1에 도시된 블럭과 같은 명칭은 실질적으로 같은 동작을 한다.

본 실시예에 따른 RF 신호처리 회로는 DSP에서 출력되는 제어신호(S)에 의해서 아날로그 동작을 하는 동안에는 위상고정루프 회로(170)가 LIF 타입으로 동작하고, 디지털 동작을 하는 동안에는 ZIF 타입으로 동작할 수 있는 것이 특징이다. 즉, 아날로그 동작을 하는 동안에는 위상고정루프 회로(170)는 3.4MHz ~ 4.5MHz 대역의 위상고정된 클럭신호를 출력하고, 디지털 동작을 하는 동안에는 zero 신호를 출력한다. 여기서 경우에 따라서는 3.4MHz ~ 4.5MHz 대역이 아닌 다른 주파수 대역의 신호를 출력할 수 있다. 또한 제어신호(S)는 DSP(160)에서 출력되는 것으로 하였으나, 경우에 따라서는 다른 블럭에서 출력하는 것이 가능하다.

아날로그 동작과 디지털 동작을 수행하는지 판단하는 것은 RF 신호처리장치 가 장착된 장치에서 RF 신호처리장치로 제공된다. 예를 들어 RF 신호처리장치가 텔레비전 영상과 소리를 처리하는 것이라 가정하면, RF 신호처리장치가 장착된 텔레비전 세트의 사용자가 선택하는 것에 따라서 디지털 모드 또는 아날로그 모드가 정해지고, 그 정해진 결과에 대응하는 신호가 RF 신호처리장치로 제공되는 것이다.

계속해서 살펴보면, 증폭부(300)는 2개의 증폭기(310,320)를 구비하여 있다. 2개의 증폭기(310,320)는 각각 아날로그 디모듈레이터(230)과 디지털 디모듈레이터(240)에서 신호를 처리하게 적당한 크기까지 신호를 증폭하여 출력한다. 그러므로, RF 신호처리회로가 아날로그 동작과 디지털 동작을 모두 수행하더라도 각각의 동작을 안정된 상태로 유지시킬 수 있다.

도3은 도2에 도시된 위상고정루프 회로의 내부 블럭도이다.

도3에 도시된 바와 같이, 위상고정루프 회로는 기준 주파수 생성부(1), 위상감지부(2), 차지펌프(3), 루프필터(4), VCO(5) 및 디바이더(6)를 포함한다. 기준 주파수 생성부(1)는 크리스탈(190)에서 오는 신호를 이용하여 기준클럭신호를 생성하는 블럭이다. 위상감지부(2)는 기준클럭신호와 디바이더(6)에서 출력하는 신호의 위상을 비교하는 블럭이다. 차지펌프(3)는 위상감지부(2)에서 감지한 결과에 따라 전하를 펌핑하기 위한 블럭이다. 루프필터(4)는 차지펌프(3)에서 펌핑하는 전하량에 대응하는 전압을 유기하는 회로이다. VCO(5)는 루프필터(4)에 유기된 전압에 대응하는 주파수를 가지는 클럭신호를 생성하기 위한 회로이다. VCO(5)는 제어신호(S)를 입력받고, 신호의 주파수를 달리하여 출력한다.

이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으 나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

도1은 본 발명을 설명하기 위한 RF 신호처리회로를 나타내는 블럭도.

도2는 본 발명의 바람직한 실시예에 따른 RF 신호처리회로를 나타내는 블럭도.

도3은 도2에 도시된 위상고정루프 회로의 내부 블럭도.

* 도면의 주요부분에 대한 부호의 설명 *

100a,100b: LNA 회로 110: 트랙킹 필터

120: 믹서 130: 로우패스필터

140: 전압제어 증폭기 150: 아날로그-디지털 변환기

160: DSP 200: 디지털-아날로그 변환기

300: 증폭기 230: 아날로그 디모듈레이터

240: 디지털 디모듈레이터

170,180: 위상고정루프 회로

Claims (12)

1. 안테나를 통해 입력된 신호를 처리하여 전달하기 위한 입력부;

   제어신호에 따라 위상고정된 클럭신호의 주파수를 변경하여 출력하는 위상고정루프 회로;

   상기 입력부를 통해 전달된 신호를 상기 위상고정된 클럭신호와 믹싱하여 출력하기 위한 믹서;

   상기 믹서에서 출력된 신호를 입력받아 처리하기 위한 DSP;

   상기 DSP에서 출력되는 신호를 입력받는 아날로그 디모듈레이터;

   상기 DSP에서 출력되는 신호를 입력받는 디지털 디모듈레이터;

   상기 DSP에 제공되는 신호를 증폭하여 상기 아날로그 디모듈레이터로 출력하기 위한 제1 증폭기; 및

   상기 DSP에 제공되는 신호를 증폭하여 상기 디지털 디모듈레이터로 출력하기 위한 제2 증폭기;를 포함하며;

   상기 제어신호는 상기 DSP에서 제공되고,

   상기 위상고정루프 회로는 아날로그 동작을 하는 동안에는 상기 제어신호에 의해 LIF(Low Intermediate Frequency) 방식으로 동작하고, 디지털 동작을 하는 동안에는 ZIF(Zero Intermediate Frequency) 방식으로 동작하는 RF 신호처리회로.
2. 삭제
3. 제 1 항에 있어서,

   상기 입력부는

   LNA 회로와 트랙킹 필터를 포함하는 RF 신호처리회로.
4. 제 1 항에 있어서,

   상기 믹서에서 출력된 신호를 증폭하여 상기 DSP로 전달하기 위한 증폭기를 포함하는 RF 신호처리회로.
5. 제 1 항에 있어서,

   상기 위상고정루프 회로는

   기준 주파수 생성부, 위상감지부, 차지펌프, 루프필터, VCO 및 디바이더를 포함하며, 상기 VCO에서 상기 제어신호를 입력받는 RF 신호처리회로.
6. 삭제
7. 제 1 항에 있어서,

   상기 DSP에서 제공되는 디지털 신호를 아날로그 신호로 변경하여 상기 제1 증폭기 및 상기 제2 증폭기로 제공하기 위한 디지털 아날로그 변환기를 포함하는 RF 신호처리회로.
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제

Images