JP4449491B2

JP4449491B2 - 画像処理装置及び配列特定支援装置

Info

Publication number: JP4449491B2
Application number: JP2004049126A
Authority: JP
Inventors: 光史岩館
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2004-02-25
Filing date: 2004-02-25
Publication date: 2010-04-14
Anticipated expiration: 2024-02-25
Also published as: JP2005241324A

Description

本発明は、画像データを補正する画像処理装置に関するとともに、その画像処理装置を備え、ＤＮＡの塩基配列又はタンパク質のアミノ酸配列を特定することを支援する配列特定支援装置に関する。

近年、医療分野、農業分野等の幅広い分野で生物の遺伝子情報が利用されるようになってきているが、遺伝子の利用に際しては、ＤＮＡの塩基配列の特定が不可欠である。ＤＮＡは螺旋状によじれあった２本のポリヌクレオチド鎖を有し、それぞれのポリヌクレオチド鎖は４種の塩基（アデニン：Ａ、グアニン：Ｇ、シトシン：Ｃ、チミン：Ｔ）が一次元的に並んだ塩基配列を有し、アデニンとチミン、グアニンとシトシンという相補性に基づいて一方のポリヌクレオチド鎖の塩基が他方のポリヌクレオチド鎖の塩基に結合している。

ＤＮＡの塩基配列を特定するために使用するデバイスとして、ＤＮＡマイクロアレイが開発されている。ＤＮＡマイクロアレイとは、既知の塩基配列を有した複数種類のＤＮＡプローブをスライドガラス等の固体担体に整列固定させたものである。

ＤＮＡマイクロアレイを用いる場合には、サンプルを一本鎖ＤＮＡに変性し、そのサンプルに蛍光物質を結合させる。次に、サンプルをＤＮＡマイクロアレイ上に添加すると、サンプルがハイブリダイゼーションによってＤＮＡマイクロアレイ上に固定される。ここで、サンプルのＤＮＡは、相補的なＤＮＡのプローブとは結合し、相補的でないＤＮＡのプローブとは結合しない。サンプルには蛍光物質が結合されているから、ＤＮＡマイクロアレイに紫外線が照射されると、サンプルと結合したプローブは蛍光を発するが、サンプルと結合していないプローブは蛍光を発しない。そのため、蛍光を発したプローブを特定することにより、サンプルの塩基配列を特定することができる。即ち、サンプルの塩基配列は、蛍光を発したプローブと相補的な塩基配列である。

蛍光を読み取るダイオードからの信号に応じた走査結果をマイクロプロセッサーがテレビに表示している（例えば、特許文献１参照。）。
特開平６−２０７９０５号公報

しかしながら、画像入力装置に欠陥があった場合又は画像の明暗のコントラストが低い場合、画像中のどの部分が明るいかを特定することが難しい。そのため、ＤＮＡの塩基配列を誤って特定してしまうことがある。

そこで、本発明は、上記のような問題点を解決しようとしてなされたものであり、正確な画像処理を行うことを目的とする。

以上の課題を解決するために、請求項１に記載の画像処理装置は、撮像素子により撮像された画像データであって前記撮像素子の各画素の階調データからなる画像データを入力する画像データ入力手段と、前記画像データ入力手段により入力した画像データについて、複数の画素からなるブロックごとに階調データが検出閾値以上となる画素の数を算出する画素数算出手段と、前記画素数算出手段により算出された画素数が所定数以下であるか否かをブロックごとに判定する判定手段と、前記判定手段により画素数が所定数以下であると判定されたブロックについて、階調データが検出閾値以上となる画素の階調データを検出閾値未満の値に書き換える書換手段と、を備えることを特徴とする。

請求項１に記載の画像処理装置を用いる際には、例えば、まず蛍光標識されたサンプルを複数種のスポットに設けると、サンプルが特異的な分子からなるスポットに結合し、特異的でない分子からなるスポットには結合しない。その後、紫外線等の励起光を複数種のスポットに向けて発すると、サンプルと結合したスポットは蛍光標識により蛍光を発し、サンプルと結合していないスポットは蛍光を発しない。そのため、撮像素子で複数種のスポットの撮像を行えば、サンプルの配列が画像の明るい部分のスポットの配列と特異的であると特定することができる。

ところで、撮像素子には不良画素が存在することがあり、不良画素に蛍光が入射していないにもかかわらず、検出閾値以上の階調データになってしまう。ここで、検出閾値とは、正常な画素に蛍光が入射した時のその画素の階調データである。

そのため、ブロックに対応するスポットから蛍光が発していない場合に、そのブロック内の全画素のうち最大で所定数の画素の階調データが検出閾値となってしまい、サンプルがそのブロックに対応するスポットと特異的な配列であると特定されてしまうおそれがある。そこで、ブロック内に含まれる不良画素の数は統計的に所定数以下であるので、検出閾値以上となる画素の数がブロック内で所定数以下であれば、それら画素を不良画素と推定し、不良と推定された画素の階調データを検出閾値未満に書き換えるから、サンプルがそのブロックに対応するスポットと特異的な配列であると特定されることを防止することができる。

請求項２に記載の配列特定支援装置は、請求項１に記載の画像処理装置と、前記撮像素子と、複数の画素からなるブロックごとに前記撮像素子の受光面に点在し、既知の配列の分子からなる複数のスポットと、を備える。
好ましくは、スポットごとに分子配列が異なる。

本発明によれば、正確な画像処理を行うことができる。

以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。

〔第１の実施の形態〕
図１は、第１の実施形態における配列特定支援装置１のブロック図である。この配列特定支援装置１は、撮像素子としてのダブルゲートトランジスタアレイ２と、ダブルゲートトランジスタアレイ２を駆動する駆動回路３と、ダブルゲートトランジスタアレイ２の受光面に点在したスポット４９，４９，…（図５に図示）と、ダブルゲートトランジスタアレイ２に向けて紫外線等の励起光を照射する励起光照射装置４と、ダブルゲートトランジスタアレイ２により撮像された画像データの補正処理を行う画像データ処理装置であり、配列特定支援装置１全体の制御を司るコントローラ５と、コントローラ５から出力された信号により出力（表示又はプリント）を行う出力装置６と、を備え、特に画素の点欠陥を補正する装置である。

図２を用いてダブルゲートトランジスタアレイ２について説明する。図２は、ダブルゲートトランジスタアレイ２の等価回路を駆動回路３とともに示した回路図である。

図２に示すように、ダブルゲートトランジスタアレイ２は、画素としての光電変換素子であるダブルゲートトランジスタ２０，２０，…を透明基板３５上にマトリクス状に配列したものである。

透明基板３５は、光を透過する性質（以下、光透過性という。）を有するとともに絶縁性を有し、石英ガラス等といったガラス基板又はポリカーボネート、ポリメチルメタクリレート（ＰＭＭＡ）等といったプラスチック基板である。

図３は、ダブルゲートトランジスタ２０の電極構造を示した平面図であり、図４は、図３の面IV−IVに沿う断面図である。図３、図４に示すように、ダブルゲートトランジスタ２０，２０，…はそれぞれ、透明基板３５上に形成されたボトムゲート電極２１と、ボトムゲート電極２１上に形成されたボトムゲート絶縁膜２２と、ボトムゲート電極２１に対向するとともにボトムゲート絶縁膜２２をボトムゲート電極２１と挟む真性な半導体膜２３と、半導体膜２３の中央部上に形成されたチャネル保護膜２４と、半導体膜２３の両端部上に互いに離間して形成された不純物半導体膜２５，２６と、不純物半導体膜２５上に形成されたソース電極２７と、不純物半導体膜２６上に形成されたドレイン電極２８と、ソース電極２７及びドレイン電極２８上に形成されたトップゲート絶縁膜２９と、半導体膜２３に対向するとともにトップゲート絶縁膜２９及びチャネル保護膜２４を半導体膜２３と挟むトップゲート電極３０と、を具備する。

ボトムゲート電極２１は、ダブルゲートトランジスタ２０ごとに透明基板３５上に形成されている。また、図２に示すように、透明基板３５上には縦方向（列方向）に延在する複数本のボトムゲートライン４１，４１，…が形成されており、縦方向に配列された同一の列のダブルゲートトランジスタ２０，２０，…の何れのボトムゲート電極２１も共通のボトムゲートライン４１と一体となって形成されている。ボトムゲート電極２１及びボトムゲートライン４１は、導電性及び遮光性を有し、例えばクロム、クロム合金、アルミ若しくはアルミ合金又はこれらの合金からなる。

図３、図４に示すように、ボトムゲート絶縁膜２２は、全てのダブルゲートトランジスタ２０，２０，…に共通して形成されており、ダブルゲートトランジスタ２０，２０，…のボトムゲート電極２１及びボトムゲートライン４１，４１，…をまとめて被覆している。ボトムゲート絶縁膜２２は、絶縁性及び光透過性を有し、例えば窒化シリコン（ＳｉＮ）又は酸化シリコン（ＳｉＯ₂）からなる。

ボトムゲート絶縁膜２２上には、半導体膜２３がダブルゲートトランジスタ２０ごとに形成されている。半導体膜２３は、平面視して略矩形状を呈しており、受光した光量に応じた量の電子−正孔対を生成するアモルファスシリコン又はポリシリコンで形成された層である。半導体膜２３上には、チャネル保護膜２４が形成されている。チャネル保護膜２４は、絶縁性及び光透過性を有し、例えば窒化シリコン又は酸化シリコンからなる。チャネル保護膜２４は、パターニングに用いられるエッチャントから半導体膜２３の界面を保護するものである。半導体膜２３に光が入射すると、入射した光量に従った量の電子−正孔対がチャネル保護膜２４と半導体膜２３との界面付近を中心に発生するようになっている。この場合、半導体膜２３側にはキャリアとして正孔が発生し、チャネル保護膜２４側には電子が発生する。

半導体膜２３の一端部上には、不純物半導体膜２５が一部チャネル保護膜２４に重なるようにして形成されており、半導体膜２３の他端部上には、不純物半導体膜２６が一部チャネル保護膜２４に重なるようにして形成されている。不純物半導体膜２５，２６は、ダブルゲートトランジスタ２０ごとにパターニングされている。不純物半導体膜２５，２６は、ｎ型の不純物イオンを含むアモルファスシリコン（ｎ⁺シリコン）からなる。

不純物半導体膜２５上には、ダブルゲートトランジスタ２０ごとにパターニングされたソース電極２７が形成されている。不純物半導体膜２６上には、ダブルゲートトランジスタ２０ごとにパターニングされたドレイン電極２８が形成されている。また、図２に示すように、横方向（行方向）に延在する複数本のソースライン４２，４２，…及びドレインライン４３，４３，…がボトムゲート絶縁膜２２上に形成されている。横方向に配列された同一の行のダブルゲートトランジスタ２０，２０，…の何れのソース電極２７も共通のソースライン４２と一体に形成されており、横方向に配列された同一の行のダブルゲートトランジスタ２０，２０，…の何れのドレイン電極２８も共通のドレインライン４３と一体に形成されている。ソース電極２７、ドレイン電極２８、ソースライン４２及びドレインライン４３は、導電性及び遮光性を有しており、例えばクロム、クロム合金、アルミ若しくはアルミ合金又はこれらの合金からなる。

図３、図４に示すように、トップゲート絶縁膜２９は、全てのダブルゲートトランジスタ２０，２０，…に共通して形成されており、ダブルゲートトランジスタ２０，２０，…のチャネル保護膜２４、ソース電極２７及びドレイン電極２８並びにソースライン４２，４２，…及びドレインライン４３，４３，…をまとめて被覆している。トップゲート絶縁膜２９は、絶縁性及び光透過性を有し、例えば窒化シリコン又は酸化シリコンからなる。

トップゲート絶縁膜２９上には、ダブルゲートトランジスタ２０ごとにパターニングされたトップゲート電極３０が形成されている。また、図１に示すように、トップゲート絶縁膜２９上には縦方向に延在する複数本のトップゲートライン４４，４４，…が形成されており、縦方向に配列された同一の列のダブルゲートトランジスタ２０，２０，…の何れのトップゲート電極３０も共通のトップゲートライン４４と一体に形成されている。トップゲート電極３０及びトップゲートライン４４は、導電性及び光透過性を有し、例えば、酸化インジウム、酸化亜鉛若しくは酸化スズ又はこれらのうちの少なくとも一つを含む混合物（例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム）で形成されている。

図３、図４に示すように、保護絶縁層３１は、ダブルゲートトランジスタ２０，２０，…のトップゲート電極３０及びトップゲートライン４４，４４，…をまとめて被覆している。保護絶縁層３１は、絶縁性及び光透過性を有し、窒化シリコン又は酸化シリコンからなる。

以上のように構成されたダブルゲートトランジスタアレイ２は、保護絶縁層３１の表面を受光面としており、それぞれのダブルゲートトランジスタ２０は半導体膜２３において受光した光量を電気信号に変換するように設けられている。ダブルゲートトランジスタアレイ２の受光面上には励起光遮蔽層３４、導電体層３２及びオーバーコート層３３がこの順に積層され、オーバーコート層３３上に複数の一本鎖ＤＮＡからなるプローブ４８が担持されている。

保護絶縁層３１上に形成された励起光遮蔽層３４はＴｉＯ₂からなり、励起光を遮蔽する性質を有し、可視光を透過する性質を有する。

励起光遮蔽層３４上に形成された導電体層３２は、導電性及び光透過性を有し、例えば、酸化インジウム、酸化亜鉛若しくは酸化スズ又はこれらのうちの少なくとも１つを含む混合物で形成されている。

導電体層３２上には、光透過性を有したオーバーコート層３３が形成されている。このオーバーコート層３３は、導電体層３２を保護したり、ＤＮＡ又はタンパク質のプローブ４８をダブルゲートトランジスタアレイ２の受光面に固定したりするものである。

以上のダブルゲートトランジスタアレイ２において、図５に示すようにダブルゲートトランジスタ２０，２０，…が縦ｍ個×横ｎ個のマトリクス状に配列されているが、縦にｉ個ごと且つ横にｊ個ごとに組分けされている。ここで、（ｉ×ｊ）個のダブルゲートトランジスタ２０，２０，…からなる組をブロックといい、ｍ／ｉの整数部分をｐ、ｎ／ｊの整数部分をｑとすると、ダブルゲートトランジスタ２０，２０，…は（ｐ×ｑ）組のブロックに分けられている。図５ではわかりやすくするようにｍ＝ｎ＝８とし、ｉ＝ｊ＝４とし、ダブルゲートトランジスタ２０，２０，…が４ブロックに分けられているが、ｍ≧ｉ≧２であり、ｍ≧ｊ≧２であり、１ブロック以上に分けられていれば良い。

また、図５に示すように、ダブルゲートトランジスタアレイ２の受光面上には、１つのブロックにつき１つのスポット４９が配置されており、合計（ｐ×ｑ）点のスポット４９，４９，…がマトリクス状に点在している。１つのスポット４９はプローブ４８（図４に図示。）が多数集まった群集である。プローブ４８が一本鎖ＤＮＡの場合には、１つのスポット４９に含まれる多数のプローブ４８が互いに同じ塩基配列を有し、プローブ４８がタンパク質の場合には、１つのスポット４９に含まれる多数のプローブ４８が互いに同じアミノ酸配列を有する。また、スポット４９ごとにプローブ４８の塩基配列又はアミノ酸配列が異なる配列となっている。何れのスポット４９も、塩基配列又はアミノ酸配列が既知のものである。

スポット４９，４９，…をダブルゲートトランジスタアレイ２の受光面に固定する方法としては、予め調製したプローブを、ポリ陽イオン（ポリ−Ｌ−リシン、ポリエチレンイミン等）で表面処理した導電体層３２に分注装置を用いて点着して、ＤＮＡの荷電を利用してダブルゲートトランジスタアレイ２の表面に静電結合させる方法が適用され、ポリ陽イオンがオーバーコート層３３になる。

別の固定方法として、アミノ基、アルデヒド基、エポキシ基等を有するシランカップリング剤を用いる方法も利用され、シランカップリング剤がオーバーコート層３３になる。この場合には、アミノ基、アルデヒド基等は、共有結合により導電体層３２に導入されるため、ポリ陽イオンによる場合と比較して安定に導電体層３２に存在する。

更に別の固定方法として、反応活性基を導入したオリゴヌクレオチドを合成し、表面処理した導電体層３２に該オリゴヌクレオチドを点着し、共有結合させる方法もある。
なお、スポット４９，４９，…を導電体層３２に固定する際に、導電体層３２に直流電圧を印加すると、プローブ４８がオーバーコート層３３に静電結合するので、スポット４９，４９，…の固定が容易になる。

図２に示すように、ダブルゲートトランジスタアレイ２の周辺に駆動回路３が配置された状態で、ダブルゲートトランジスタアレイ２と駆動回路３が一体となって駆動回路付撮像デバイス9を構成している。

駆動回路３は、トップゲートドライバ７４と、ボトムゲートドライバ７５と、ドレインドライバ７６と、を備える。

ダブルゲートトランジスタアレイ２のトップゲートライン４４，４４，…がトップゲートドライバ７４の端子にそれぞれ接続されている。ダブルゲートトランジスタアレイ２のボトムゲートライン４１，４１，…がボトムゲートドライバ７５の端子にそれぞれ接続されている。ダブルゲートトランジスタアレイ２のドレインライン４３，４３，…がドレインドライバ７６の端子にそれぞれ接続されている。また、ダブルゲートトランジスタアレイ２のソースライン４２，４２，…が一定電圧に保持され、この例ではソースライン４２，４２，…が接地されている。

トップゲートドライバ７４は、シフトレジスタである。つまり、図６のタイミングチャートに示すように、トップゲートドライバ７４は、トップゲートライン４４，４４，…にリセットパルスを順次出力するようになっている。リセットパルスのレベルは＋５〔Ｖ〕のハイレベルである。一方、トップゲートドライバ７４は、リセットパルスを出力しない時にローレベルの−２０〔Ｖ〕の電位をそれぞれのトップゲートライン４４に印加するようになっている。

ボトムゲートドライバ７５は、シフトレジスタである。つまり、ボトムゲートライン４１，４１，…にリードパルスを順次出力するようになっている。リードパルスのレベルは＋１０〔Ｖ〕のハイレベルであり、リードパルスが出力されていない時のレベルは±０〔Ｖ〕のローレベルである。

トップゲートドライバ７４が任意の列のトップゲートライン４４にリセットパルスを出力した後にキャリア蓄積期間を経てボトムゲートドライバ７５が同じ列のボトムゲートライン４１にリードパルスを出力するように、トップゲートドライバ７４及びボトムゲートドライバ７５は出力信号をシフトするようになっている。つまり、各列では、リードパルスが出力されるタイミングは、リセットパルスが出力されるタイミングより遅れている。また、任意の列のトップゲートライン４４へのリセットパルスの入力が開始してから、同じ列のボトムゲートライン４１へのリードパルスの入力が終了するまでの期間は、その列の選択期間である。リセットパルスのレベルは＋５〔Ｖ〕のハイレベルであり、リセットパルスが出力されていない時のレベルは−２０〔Ｖ〕のローレベルである。

ドレインドライバ７６は、それぞれの列の選択期間において、リセットパルスが出力されてからリードパルスが出力されるまでの間に、全てのドレインライン４３，４３，…にプリチャージパルスを出力するようになっている。プリチャージパルスのレベルは＋１０〔Ｖ〕のハイレベルであり、プリチャージパルスが出力されていない時のレベルは±０〔Ｖ〕のローレベルである。また、ドレインドライバ７６は、プリチャージパルスの出力後に各ドレインライン４３，４３，…にそれぞれ接続された所定列のダブルゲートトランジスタ２０，２０，…に入射される光量に応じて変位するドレインライン４３，４３，…の電圧を取り込んで増幅し、ドレインライン４３，４３，…の増幅電圧を順次シリアル式でコントローラ５に出力するようになっている。

図７に示すように、ダブルゲートトランジスタアレイ２と駆動回路３とからなる駆動回路付撮像デバイス９は、励起光照射装置４の照射範囲内に装着されている。また、駆動回路付撮像デバイス９はその励起光照射装置４の照射範囲に対して着脱可能に設けられている。駆動回路付撮像デバイス９は消耗品であり、一度特定のＤＮＡの塩基配列判定又は特定のタンパク質のアミノ酸配列判定を行った使用済みの駆動回路付撮像デバイス９を新たな駆動回路付撮像デバイス９に交換して用いられる。励起光照射装置４の照射範囲内に駆動回路付撮像デバイス９が装着された場合、ダブルゲートトランジスタアレイ２の受光面が励起光照射装置４に対して相対し、更に、駆動回路３がコントローラ５に接続される。

コントローラ５について説明する。
図１に示すように、コントローラ５は、ＣＰＵ５１と、ＣＰＵ５１の作業領域を提供するＲＡＭ５２と、ＣＰＵ５１にとって読取可能なプログラム５３ａを記憶したＲＯＭ５３と、ハードディスク等のデータ記憶部５４と、励起光照射装置４に接続されたＩ／Ｆ（インターフェース）５５と、駆動回路３に接続されたＡ／Ｄコンバータ５６と、駆動回路３及びＡ／Ｄコンバータ５６に接続されたタイミング制御部５７と、ダブルゲートトランジスタアレイ２から取り込まれた画像データに基づいてＤＮＡの塩基配列の同定結果又はタンパク質のアミノ酸配列の結果を出力装置６に出力する信号処理回路５８と、これらの間の信号を入出力可能に接続したバス５９と、を備える。

Ｉ／Ｆ５５は、励起光照射装置４に作動信号を出力するものである。

タイミング制御部５７は、トップゲートドライバ７４、ボトムゲートドライバ７５及びドレインドライバ７６のそれぞれの動作タイミングを制御する回路である。

Ａ／Ｄコンバータ５６は、ダブルゲートトランジスタ２０，２０，…に入射される光量に応じて変位されてドレインドライバ７６からシリアル式で順次入力される増幅電圧からなる蛍光データを８ｂｉｔの階調データに変換する回路である。８ｂｉｔのデジタル階調値は、大きいほど高い輝度の蛍光を受光したことを示す。

データ記憶部５４は、プローブ４８の既知の塩基配列情報とそのプローブ４８が配されたスポット４９の位置情報或いはそのスポット４９に対応するダブルゲートトランジスタ２０の位置情報やその他の情報が記憶可能である。

信号処理回路５８は、出力装置６が特定のＤＮＡの塩基配列判定又は特定のタンパク質のアミノ酸配列判定を行ったに関する結果を出力するに適した信号を生成して出力装置６に対して出力する回路である。出力装置６が表示装置の場合には、結果情報データをＲＧＢ信号として出力装置６に出力し、出力装置６がプリンタの場合には、信号処理回路５８は結果情報データをＹＭＣＫ信号として出力装置６に出力し、出力装置６が単色画像（例えば、グレースケールの画像）を出力するモノクロプリンタやモノクロ表示装置である場合には、信号処理回路５８は結果情報データを階調信号として出力装置６に出力する。

コントローラ５は、ＲＡＭ５２を作業領域としてＣＰＵ５１でＲＯＭ５３のプログラム５３ａに従った演算処理を行うように設けられている。コントローラ５は、プログラム５３ａに従ったＣＰＵ５１の演算処理により以下の各手段として機能する。

即ち、コントローラ５は、Ｉ／Ｆ５５をもって励起光照射装置４に発光を行わせる励起光照射制御手段として機能する。

また、コントローラ５は、タイミング制御部５７をもって駆動回路３（トップゲートドライバ７４、ボトムゲートドライバ７５及びドレインドライバ７６）及びＡ／Ｄコンバータ５６を作動させることにより、ダブルゲートトランジスタアレイ２で撮像された画像データであって各ダブルゲートトランジスタ２０，２０，…の階調データからなる画像データ（特定のＤＮＡの塩基配列判定又は特定のタンパク質のアミノ酸配列判定に関する画像データ）を入力する画像データ入力手段として機能する。ここで、駆動回路３の動作によりダブルゲートトランジスタアレイ２が駆動され、各ダブルゲートトランジスタ２０，２０，…で受光した光量に応じた増幅電圧からなる蛍光データがドレインドライバ７６を介してＡ／Ｄコンバータ５６に順次出力される。各ダブルゲートトランジスタ２０，２０，…の増幅電圧は、Ａ／Ｄコンバータ５６により画素の８ｂｉｔ階調データに順次変換される。以上により、コントローラ５は、ダブルゲートトランジスタアレイ２で撮像された画像データを入力するように設けられている。

また、コントローラ５は、Ａ／Ｄコンバータ５６をもって蛍光データが順次変換された画素の階調データをデータ記憶部５４に格納することにより、入力した画像データ（特定のＤＮＡの塩基配列判定又は特定のタンパク質のアミノ酸配列判定に関する情報データ）を記憶する画像データ記憶手段として機能する。なお、ダブルゲートトランジスタ２０で受光した光量が感度以下である場合には、そのダブルゲートトランジスタ２０の画素の階調データが階調”０”であり、ダブルゲートトランジスタ２０で受光した光量が飽和した場合には、そのダブルゲートトランジスタ２０の画素の階調データが階調”２５５”であり、ダブルゲートトランジスタ２０で受光した光量が増加するにつれて画素の階調データも増加する。

また、コントローラ５は、データ記憶部５４に格納された各画素の階調データを、ブロックごとに読み出す読出手段として機能する。

また、コントローラ５は、ダブルゲートトランジスタ２０，２０，…からなる画素の点欠陥を補正処理を行うため、読み出したブロック内の各画素のうち階調データが検出閾値以上となる画素の数を算出する画素数算出手段として機能する。検出閾値とは、スポット４９に対応する正常なダブルゲートトランジスタ２０が読み取る入射光が、当該スポット４９内のハイブリダイゼーションによって引き起こされる蛍光として認識される階調データのうちの最も暗い受光量の階調値である。つまり、ダブルゲートトランジスタ２０が正常な場合には、蛍光を発したスポット４９に重なったダブルゲートトランジスタ２０では画素の階調データが検出閾値以上であり、蛍光を発しないスポット４９に重なったダブルゲートトランジスタ２０では画素の階調データが検出閾値未満となる。なお、検出閾値は、予めプログラム５３ａに設定されている。

また、コントローラ５は、所定のブロック内で算出された画素数が所定数Ｔ以下であるか否かを判定する判定手段として機能する。所定数Ｔとは、ブロック内の画素の総数（ｉ×ｊ）と最大点欠陥率Ｕとの積である。最大点欠陥率Ｕとは、通常の製造プロセスで製造されたダブルゲートトランジスタアレイ２のダブルゲートトランジスタ２０の総数に対して、予想される不良のダブルゲートトランジスタ２０の数の最大値の割合である。不良のダブルゲートトランジスタ２０の予想最大数は、ダブルゲートトランジスタアレイ２の実測値ではなく、統計的に求めたもので良い。従って、所定数Ｔとは、ブロック内に含まれる不良のダブルゲートトランジスタ２０の推定最大数である。

また、コントローラ５は、所定のブロック内の画素数が所定数Ｔ以下であると判定された場合に、階調データが検出閾値以上となる画素について、データ記憶部５４に格納された階調データを検出閾値未満（ここでは、最低輝度階調”０” ）或いは所定のブロック内のそれ以外の画素の階調データの平均値に書き換える書換手段として機能する。

また、コントローラ５は、階調データが書き換えられた画素と階調データが書き換えられていない画素とからなる画像データ（データ記憶部５４に格納された画像データ）を、信号処理回路５８をもって出力装置６に出力させる出力制御手段として機能する。また、コントローラ５は、書換手段で補正された階調データによって各スポット４９，４９，…において、プローブ４８と相補的な塩基配列の一本鎖ＤＮＡとハイブリダイゼーションしているかどうかを判定した結果情報データ或いはハイブリダイゼーションした場合にハイブリダイゼーションしたプローブ４８の塩基配列から自動的に求められるサンプルの塩基配列を含む結果情報データを求める結果情報作成手段として機能し、さらに結果情報データを、信号処理回路５８をもって出力装置６に出力させる第２出力制御手段として機能する。

次に、配列特定支援装置１を用いてＤＮＡを含むサンプルをシークエンスする方法と、配列特定支援装置１の動作と、コントローラ５の処理の流れと、について説明する。

まず、作業者が検体からサンプルを採取し、ＰＣＲ増幅する。次に、作業者が、増幅されたサンプルを一本鎖ＤＮＡの状態にして励起光が入射されることによってより長波長の蛍光を発する蛍光物質を結合させることにより、サンプルが標識される。蛍光物質は、励起光照射装置４から発する励起光で励起されるものを選択するが、蛍光物質としては、例えばＣｙＤｙｅのＣｙ２（アマシャム社製）がある。得られた標識されたサンプルは、溶液中に含まれている。

次いで、作業者が、サンプルを含有した溶液をダブルゲートトランジスタアレイ２の受光面に満たし電気泳動を行い、各スポット４９のプローブ４８群に近接するようにする。このとき、サンプルは加熱され一本鎖の状態になっている。そして一本鎖のサンプルが各スポット４９のプローブ４８群とハイブリダイゼーションできる程度にまで温度を下げると、サンプルは、スポット４９，４９，…のうち相補性を有するプローブ４８群のあるスポット４９があれば、そのプローブ４８とハイブリダイゼーションによって結合し、相補性を有しないプローブ４８群のスポット４９であれば、そのプローブ４８とは結合しない。ダブルゲートトランジスタアレイ２の受光面に塗布したサンプルのうちハイブリダイゼーションしなかったものは洗い流す。

以上のように、サンプルは相補性を有するスポット４９のプローブ４８とは結合し、相補性を有しないスポット４９のプローブ４８とは結合しないので、ダブルゲートトランジスタアレイ２の受光面に向けて励起光が放射されると、蛍光を発したスポット４９がサンプルと結合したということを把握することができる。そして、複数種のスポット４９，４９，…のうち蛍光を発したスポット４９を特定すれば、サンプル中のＤＮＡの塩基配列がその特定スポット４９のプローブ４８の塩基配列と相補的であることを把握することができる。そこで、蛍光を発するスポット４９を特定することによりサンプルの配列を特定することを、配列特定支援装置１を用いて行う。

配列特定支援装置１を用いる際に、図７に示すように、作業者はサンプルを塗布したダブルゲートトランジスタアレイ２０の受光面を励起光照射装置４に対向させ、ダブルゲートトランジスタアレイ２及び駆動回路３をセッティングする。これにより、駆動回路３がコントローラ５に接続される。

次に、作業者が配列特定支援装置１の電源をオンにすると、コントローラ５がＣＰＵ５１でＲＯＭ５３のプログラム５３ａを実行して、プログラム５３ａに従った処理を行う。コントローラ５の処理の流れについて図８を用いて説明する。

まず、コントローラ５がＩ／Ｆ５５を介して励起光照射装置４を制御して励起光照射装置４を点灯させると、励起光照射装置４が励起光をダブルゲートトランジスタアレイ２の受光面に向けて照射する（ステップＳ１：励起光照射制御工程）。

励起光照射装置４から発した励起光によって、スポット４９，４９，…のうちサンプルとハイブリダイゼーションしたスポット４９では蛍光（主に可視光）が発し、サンプルと結合しなかったスポット４９では蛍光が発しない。そのため、サンプルと結合したスポット４９に重なったダブルゲートトランジスタ２０には高強度の蛍光が入射し、サンプルと結合していないスポット４９に重なったダブルゲートトランジスタ２０には蛍光が殆ど入射しない。

次に、コントローラ５がダブルゲートトランジスタアレイ２の各ダブルゲートトランジスタ２０，２０，…からなる画像データをＡ／Ｄコンバータ５６を介して入力する。即ち、コントローラ５がタイミング制御部５７をもって駆動回路３（トップゲートドライバ７４、ボトムゲートドライバ７５及びドレインドライバ７６）を制御すると、駆動回路３がダブルゲートトランジスタアレイ２を駆動し、蛍光が入射されたダブルゲートトランジスタ２０は、蛍光に応じてデータライン４３に出力されたプリチャージ電圧を変調させる。ダブルゲートトランジスタアレイ２がダブルゲートトランジスタ２０，２０，…のそれぞれで光量を検知し、ドレインドライバ７６がダブルゲートトランジスタ２０，２０，…のそれぞれのデータラインの電圧を増幅してＡ／Ｄコンバータ５６に順次出力する。これにより、コントローラ５が、ダブルゲートトランジスタアレイ２から画像データを入力する。すなわち、コントローラ５が、ドレインドライバ７６から順次入力した増幅電圧からなる蛍光データをＡ／Ｄコンバータ５６により画素の８ｂｉｔ階調データに順次変換し、Ａ／Ｄコンバータ５６を介してデジタル化した階調データを順次入力する。

駆動回路３の動作について説明する。タイミング制御部５７がトップゲートドライバ７４を制御すると、トップゲートドライバ７４がトップゲートライン４４，４４，…に順次リセットパルスを出力する。また、タイミング制御部５７がボトムゲートドライバ７５を制御すると、ボトムゲートドライバ７５がボトムゲートライン４１，４１，…に順次リードパルスを出力する。また、タイミング制御部５７がドレインドライバ７６を制御すると、ドレインドライバ７６が各列でリセットパルスが出力されているリセット期間と各列でリードパルスが出力されている期間との間に、プリチャージパルスを全てのドレインライン４３，４３，…に出力する。

任意の列（ｋ列目）の各ダブルゲートトランジスタ２０の動作について詳細に説明する。図６に示すように、トップゲートドライバ７４がｋ列目のトップゲートライン４４にリセットパルスを出力すると、ｋ列目のトップゲートライン４４がハイレベルになる。ｋ列目のトップゲートライン４４がハイレベルになっている間（この期間をリセット期間という。）、ｋ列目の各ダブルゲートトランジスタ２０では、半導体膜２３とチャネル保護膜２４との界面近傍に蓄積されたキャリア（ここでは、正孔である。）が、トップゲート電極３０の電圧により反発して吐出される。

次に、トップゲートドライバ７４がｋ列目のトップゲートライン４４にリセットパルスを出力することを終了する。ｋ列目のトップゲートライン４４のリセットパルスが終了してから、ｋ列目のボトムゲートライン４１にリードパルスが出力されるまでの間（この期間をキャリア蓄積期間という。）、光量に従った量の電子−正孔対が半導体膜２３内で生成され、そのうちの正孔がトップゲート電極３０の電界により半導体膜２３とチャネル保護膜２４との界面近傍に蓄積される。

次に、キャリア蓄積期間中に、ドレインドライバ７６が全てのドレインライン４３，４３，…にプリチャージパルスを出力する。プリチャージパルスが出力されている間（プリチャージ期間という。）では、ｋ列目の各ダブルゲートトランジスタ２０においては、トップゲート電極３０に印加されている電位が−２０〔Ｖ〕であり、ボトムゲート電極２１に印加されている電位が±０〔Ｖ〕であるため、たとえ半導体膜２３とチャネル保護膜２４との界面近傍に蓄積された正孔の電荷だけではゲート−ソース間電位が低いので半導体膜２３にはチャネルが形成されず、ドレイン電極２８とソース電極２７との間に電流は流れない。プリチャージ期間において、ドレイン電極２８とソース電極２７との間に電流が流れないため、ドレインライン４３，４３，…に出力されたプリチャージパルスによってｋ列目の各ダブルゲートトランジスタ２０のドレイン電極２８に電荷がチャージされる。

次に、ドレインドライバ７６がプリチャージパルスの出力を終了するとともに、ボトムゲートドライバ７５がｋ列目のボトムゲートライン４１にリードパルスを出力する。ボトムゲートドライバ７５がｋ列目のボトムゲートライン４１にリードパルスを出力している間（この期間を、リード期間という。）では、ｋ列目の各ダブルゲートトランジスタ２０のボトムゲート電極２１に＋１０〔Ｖ〕の電位が印加されているため、ｋ列目の各ダブルゲートトランジスタ２０がオン状態になる。

リード期間においては、キャリア蓄積期間において蓄積されたキャリアがトップゲート電極３０とボトムゲート電極２１との間の電圧を緩和するように働くため、ボトムゲート電極２１とトップゲート電極３０との間の電圧により半導体膜２３にチャネルが形成されて、ドレイン電極２８からソース電極２７に電流が流れるようになる。従って、リード期間では、ドレインライン４３，４３，…の電圧は、ドレイン−ソース間電流によって時間の経過とともに徐々に低下する傾向を示す。

ここで、キャリア蓄積期間において半導体膜２３に入射した光量が多くなるにつれて、蓄積されるキャリアも多くなり、蓄積されるキャリアが多くなるにつれて、リード期間においてドレイン電極２８からソース電極２７に流れる電流のレベルも大きくなる。従って、リード期間におけるドレインライン４３，４３，…の電圧の変化傾向は、キャリア蓄積期間で半導体膜２３に入射した光量に深く関連する。そして、ドレインドライバ７６が、ｋ列目のリード期間から次の（ｋ＋１）列目のプリチャージ期間までの間に、リード期間が開始してから所定の時間経過後のドレインライン４３，４３，…の電圧を検出する。これにより、ドレインライン４３，４３，…の光量が電圧に換算される。そして、ドレインドライバ７６は、パラレル式のドレインライン４３，４３，…の電圧を増幅し、ドレインライン４３，４３，…の増幅電圧を順次シリアル式でＡ／Ｄコンバータ５６に出力する。

上述したｋ行目の一連の処理を１サイクルとして、同じ処理が行順次に繰り返される。これにより、全てのダブルゲートトランジスタ２０，２０，…の増幅電圧がＡ／Ｄコンバータ５６に順次出力される。

コントローラ５が上述したように画像データ入力工程においてドレインドライバ７６から順次入力した増幅電圧からなる蛍光データをＡ／Ｄコンバータ５６により画素の８ｂｉｔ階調データに順次変換するが、コントローラ５が階調データをデータ記憶部５４に順次記憶する（ステップＳ３：画像データ記憶工程）。これにより、データ記憶部５４には、各画素の階調データからなる画像データが格納される。

次に、コントローラ５は、任意のブロック内にある全ての画素の階調データをデータ記憶部５４から読み出すことをブロックごとに順次行う（ステップＳ４（最初のブロックの認識）、ステップＳ５（ブロックの読出し）、ステップＳ９（次のブロックの認識）、ステップＳ１０（次のブロックの順番が全てのブロック数を越えているかの認識）：読出工程）。

コントローラ５は、任意のＮ番目のブロック内にある画素に対して以下のような処理を行う。即ち、コントローラ５は、各画素の階調データを検出閾値（例えば、６１）と比較することにより、階調データが検出閾値以上となる画素の数Ｓを算出する（ステップＳ６：画素数算出工程）。

次に、コントローラ５は、ステップＳ６で算出した画素の数Ｓが所定数Ｔ以下であるか否かを判定する（ステップＳ７：判定工程）。

次に、画素の数Ｓが所定数Ｔ以下である場合には、コントローラ５は、検出閾値以上となった画素の階調データを最低輝度階調であるゼロ、或いは所定のブロック内のそれ以外の画素の階調データの平均値に書き換えてデータ記憶部５４に記憶する（ステップＳ８：書換工程）。一方、画素の数Ｓが所定数Ｔ以下でない場合には、コントローラ５は、そのブロック内の各画素の階調データに対して書換操作を行わない。

コントローラ５は、ステップＳ５〜ステップＳ８の処理をブロックごとに繰り返し行う（ステップＳ９、ステップＳ１０：Ｙｅｓ）。そして、コントローラ５は、全（ｐ×ｑ）組のブロックについてステップＳ５〜ステップＳ８の処理を行ったら（ステップＳ１０：Ｎｏ）、データ記憶部５４に記憶した画像データを信号処理回路５８により信号処理する（出力制御工程）。これにより、出力装置６は、データ記憶部５４に格納された画像データを画像として出力する。

また、コントローラ５は、画像データからサンプルの配列を特定する。即ち、出力された画像データ中のどの部分が明るいかによって、サンプルの配列を特定することができる。つまり、サンプルの配列は、画像データの中で明るくなったブロックに重なったスポット４９と相補的な配列である。
そして、ＣＰＵ５１は、プログラム５３ａに則って書換工程を経た階調データからサンプルと相補的であったプローブ４８のあるスポット４９のブロックの有無を判定し、信号処理回路５８が特定のＤＮＡの塩基配列判定又は特定のタンパク質のアミノ酸配列判定に関する結果情報データ信号を生成して出力装置６に対して出力する（第２出力制御工程）。

本実施形態の効果について図９を用いて説明する。
図９（ａ）は、ステップＳ３においてデータ記憶部５４に格納された画像データを模式的に図式化したものであり、図９（ｂ）は、最後のブロックの処理が終わった場合にステップＳ８においてデータ記憶部５４に格納された画像データを模式的に示すものである。図９において、縦方向がボトムゲートライン４１，４１，…及びトップゲートライン４４，４４，…の延在方向であり、横方向がドレインライン４３，４３，…の延在方向であり、セル内に記述された数値は各ダブルゲートトランジスタ２０の蛍光データ（光量に応じた電圧）を階調変換した階調データの値である。図９において、図５のような８×８個のダブルゲートトランジスタ２０，２０，…からなるダブルゲートトランジスタアレイ２を用いており、ダブルゲートトランジスタ２０，２０，…が４組のブロックに分けられており、一組のブロック当たり４×４個のダブルゲートトランジスタ２０，２０，…がある。また、図９において、１番目のブロックＡに点着したスポット４９がサンプルと相補的であるものとし、２〜４番目のブロックＢ，Ｃ，Ｄに点着したスポット４９，４９，４９はサンプルと相補的でないものとする。また、図９において、４番目のブロックＤにある二つのダブルゲートトランジスタ２０，２０に欠陥があるものとし、それらに対応する画素をＰ１、Ｐ２とする。なお、最大点欠陥率Ｕが２０％であるとすると、各ブロックには１６個のダブルゲートトランジスタ２０，２０，…があるので、所定数Ｔが３．２となる。

図９（ａ）に示すように、１番目のブロックＡでは、スポット４９がサンプルと相補的であるから、スポット４９から発した蛍光がダブルゲートトランジスタ２０，２０，…に入射するので、各画素の階調データが検出閾値（ここでは、６１）以上となっている。また、２〜３番目のブロックＢ，Ｃでは、スポット４９，４９がサンプルと相補的でないから、スポット４９から蛍光が発しないので、各画素の階調データが検出閾値未満となっている。４番目のブロックＤでも、スポット４９がサンプルと相補的でないから、どの画素でも階調データが検出閾値未満となるはずである。しかしながら、４番目のブロックＤの二つのダブルゲートトランジスタ２０，２０が欠陥であるため、画素Ｐ１，Ｐ２の階調データが検出閾値以上となってしまう。仮に、このような画像データ（ステップＳ３においてデータ記憶部５４に格納された画像データ）が出力装置６から出力されると、サンプルが４番目のブロックＤのスポット４９と相補的であると誤認識されるおそれがある。

しかしながら、本実施形態では、検出閾値以上となった画素の数が所定数Ｔ以下であるから、コントローラ５は画素Ｐ１，Ｐ２に対応したダブルゲートトランジスタ２０，２０が欠陥であると認識することになる（ステップＳ７：Ｙｅｓ）。そして、コントローラ５は、検出閾値以上となった画素Ｐ１，Ｐ２の階調データをゼロに書き換えており、このように最後のブロックのステップＳ８処理が終わると、サンプルが４番目のブロックＤのスポット４９と相補的であると誤認識されることを防止することができる。

〔第２の実施の形態〕
図１を援用して第２の実施形態における配列特定支援装置について説明する。第２の実施形態における配列特定支援装置は、図１に示された配列特定支援装置１と同様に、スポット４９，４９，…、ダブルゲートトランジスタアレイ２、駆動回路３、励起光照射装置４、コントローラ５及び出力装置６から構成されている。これらは第１の実施形態の配列特定支援装置１の各部と基本的に同一である。但し、配列特定支援装置１ではＲＯＭ５３にプログラム５３ａが格納されているのに対して、第２の実施形態の配列特定支援装置ではＲＯＭ５３にはプログラム５３ａの代わりに別のプログラムが格納されていることが相違する。

このプログラムはＣＰＵ５１にとって読取可能なプログラムであり、コントローラ５はＲＡＭ５２を作業領域としてＣＰＵ５１でＲＯＭ５３のプログラムに従った演算処理を行うように設けられている。コントローラ５は、そのプログラムに従ったＣＰＵ５１の演算処理により以下の各手段として機能する。

即ち、コントローラ５は、Ｉ／Ｆ５５をもって励起光照射装置４を発光させる励起光照射制御手段として機能する。

また、コントローラ５は、タイミング制御部５７をもって駆動回路３及びＡ／Ｄコンバータ５６を作動させることにより、ダブルゲートトランジスタアレイ２で撮像された画像データであって各ダブルゲートトランジスタ２０，２０，…の階調データからなる画像データを入力する画像データ入力手段として機能する。

また、コントローラ５は、Ａ／Ｄコンバータ５６をもって順次変換された画素の階調データをデータ記憶部５４に格納することにより、各画素の階調データからなる画像データを記憶する画像データ記憶手段として機能する。

また、コントローラ５は、データ記憶部５４に格納された各画素の階調データを読み出す読出手段として機能する。

また、コントローラ５は、読み出した各画素の階調データが検出閾値未満であるか否かを判定する判定手段として機能する。ここでの検出閾値も、正常なダブルゲートトランジスタ２０に蛍光が入射したものとすると、そのダブルゲートトランジスタ２０に対応する画素の階調データのうちの最低値である。

また、コントローラ５は、階調データが検出閾値未満と判定された全ての画素について、データ記憶部５４に格納された階調データを検出閾値未満の同じ最低輝度階調（ここでは、ゼロ）に書き換える書換手段として機能する。

また、コントローラ５は、階調データが書き換えられた画素と階調データが書き換えられていない画素とからなる画像データ（データ記憶部５４に格納された画像データ）を、信号処理回路５８をもって出力装置６に出力させる出力制御手段として機能する。また、コントローラ５は、書換手段で補正された階調データによって各スポット４９，４９，…において、プローブ４８と相補的な塩基配列の一本鎖ＤＮＡとハイブリダイゼーションしているかどうかを判定した結果情報データ或いはハイブリダイゼーションした場合にハイブリダイゼーションしたプローブ４８の塩基配列から自動的に求められるサンプルの塩基配列を含む結果情報データを求める結果情報作成手段として機能し、さらに結果情報データを、信号処理回路５８をもって出力装置６に出力させる出力制御手段として機能する。

第２の実施形態の配列特定支援装置を用いてサンプルをシークエンスする方法と、この配列特定支援装置の動作と、コントローラ５の処理の流れと、について説明する。

サンプルを含有した溶液をダブルゲートトランジスタアレイ２の受光面に満たし電気泳動を行い、各スポット４９のプローブ４８群に近接するようにする。このとき、サンプルは加熱され一本鎖の状態になっている。そして一本鎖のサンプルが各スポット４９のプローブ４８群とハイブリダイゼーションできる程度にまで温度を下げると、サンプルは、スポット４９，４９，…のうち相補性を有するプローブ４８群のあるスポット４９があれば、そのプローブ４８とハイブリダイゼーションによって結合し、相補性を有しないプローブ４８群のスポット４９であれば、そのプローブ４８とは結合しない。ダブルゲートトランジスタアレイ２の受光面に塗布したサンプルのうちハイブリダイゼーションしなかったものは洗い流す。次に、作業者はダブルゲートトランジスタアレイ２の受光面を励起光照射装置４に対向させ、ダブルゲートトランジスタアレイ２及び駆動回路３をセッティングする。次に、作業者が配列特定支援装置の電源をオンにすると、コントローラ５がＣＰＵ５１でＲＯＭ５３のプログラムを実行して、プログラムに従った処理を行う。コントローラ５の処理の流れについて図１０を用いて説明する。

まず、コントローラ５がＩ／Ｆ５５を介して励起光照射装置４を点灯させると、励起光照射装置４が励起光をダブルゲートトランジスタアレイ２の受光面に向けて照射する（ステップＳ２１：励起光照射制御工程）。

励起光照射装置４から発した励起光によって、スポット４９，４９，…のうちサンプルとハイブリダイゼーションしたスポット４９では蛍光が発し、サンプルと結合しなかったスポット４９では蛍光が発しない。そのため、サンプルと結合したスポット４９に重なったダブルゲートトランジスタ２０には高強度の蛍光が入射し、サンプルと結合していないスポット４９に重なったダブルゲートトランジスタ２０には蛍光が殆ど入射しない。

次に、コントローラ５がタイミング制御部５７をもって駆動回路３を制御すると、駆動回路３がダブルゲートトランジスタアレイ２を駆動し、ダブルゲートトランジスタアレイ２が撮像動作を行う。ダブルゲートトランジスタアレイ２がダブルゲートトランジスタ２０，２０，…のそれぞれで光量を検知し、ドレインドライバ７６がダブルゲートトランジスタ２０，２０，…のそれぞれの光量を増幅電圧としてＡ／Ｄコンバータ５６に順次出力する。これにより、コントローラ５が、ドレインドライバ７６から順次入力した増幅電圧からなる蛍光データをＡ／Ｄコンバータ５６により画素の８ｂｉｔ階調データに順次変換することによって、各画素の階調データからなる画像データを入力する（ステップＳ２２：画像データ入力工程）。

コントローラ５は、各画素の階調データをデータ記憶部５４に順次記憶することによって、各画素の階調データからなる画像データをデータ記憶部５４に記憶する（ステップＳ２３：画像データ記憶工程）。

次に、コントローラ５は、画素の階調データをデータ記憶部５４から読み出すことを画素ごとに順次行う（ステップＳ２４、ステップＳ２５、ステップＳ２８、ステップＳ２９：読出工程）。

コントローラ５は、読み出した画素の階調データに対して以下のような処理を行う。即ち、コントローラ５は、画素の階調データを検出閾値（例えば、６１）と比較することにより、階調データが検出閾値未満となるか否かを判定する（ステップＳ２６：判定工程）。

読み出した階調データが検出閾値未満である場合には、コントローラ５が、その画素の階調データを検出閾値未満の最低輝度階調であるゼロに書き換えてデータ記憶部５４に記憶する（ステップＳ２７：書換工程）。一方、読み出した階調データが検出閾値以上である場合には、コントローラ５が、その画素の階調データを書き換えずにそのままデータ記憶部５４に記憶させておく。

コントローラ５は、ステップＳ２５〜ステップＳ２７の処理を画素ごとに繰り返し行う（ステップＳ２８、ステップＳ２９：Ｙｅｓ）。そして、コントローラ５は、全（ｍ×ｎ）個の画素についてステップＳ２５〜ステップＳ２７の処理を行ったら（ステップＳ２９：Ｎｏ）、データ記憶部５４に記憶した画像データを信号処理回路５８により信号処理する。

そして、ＣＰＵ５１は、プログラムに則って書換工程を経た階調データからサンプルと相補的であったプローブ４８のあるスポット４９のブロックの有無を判定し、信号処理回路５８が特定のＤＮＡの塩基配列判定又は特定のタンパク質のアミノ酸配列判定に関する結果情報データ信号を生成して出力装置６に対して出力する。

本実施形態の効果について図１１を用いて説明する。
図１１（ａ）は、ステップＳ２３においてデータ記憶部５４に格納された画像データを模式的に示すものであり、図１１（ｂ）は、最後の画素の処理が終わった場合にステップＳ２７においてデータ記憶部５４に格納された画像データを模式的に示すものである。図１１において、図５のような８×８個のダブルゲートトランジスタ２０，２０，…からなるダブルゲートトランジスタアレイ２を用いている。また、図１１において、１番目のブロックＡに点着したスポット４９がサンプルと相補的であるものとし、２〜４番目のブロックＢ，Ｃ，Ｄに点着したスポット４９，４９，４９はサンプルと相補的でないものとする。

図１１（ａ）に示すように、１番目のブロックＡでは、スポット４９がサンプルと相補的であるから、スポット４９から発した蛍光がダブルゲートトランジスタ２０，２０，…に入射するので、各画素の階調データが検出閾値（ここでは、６１）以上となっている。また、２〜４番目のブロックＢ，Ｃ，Ｄでは、スポット４９，４９，４９がサンプルと相補的でないから、スポット４９から蛍光が発しないので、各画素の階調データが検出閾値未満となっている。

本実施形態では、検出閾値未満となる画素の階調データを最低輝度階調ゼロに書き換えるから（ステップＳ２７）、ブロックＡ内の各画素の階調データとブロックＢ，Ｃ，Ｄ内の各画素の階調データとの差が大きくなる。

〔第３の実施の形態〕
図１を援用して第３の実施形態における配列特定支援装置について説明する。第３の実施形態における配列特定支援装置は、図１に示された配列特定支援装置１と同様に、スポット４９，４９，…、ダブルゲートトランジスタアレイ２、駆動回路３、励起光照射装置４、コントローラ５及び出力装置６から構成されている。これらは第１の実施形態の配列特定支援装置１の各部と基本的に同一である。但し、配列特定支援装置１ではＲＯＭ５３にプログラム５３ａが格納されているのに対して、第３の実施形態の配列特定支援装置ではＲＯＭ５３にはプログラム５３ａの代わりに別のプログラムが格納されていることが相違する。

また、コントローラ５は、データ記憶部５４に格納された画像データの各画素の階調データを読み出す読出手段として機能する。

また、コントローラ５は、読み出した各画素の階調データが異常閾値以上であるか否かを判定する判定手段として機能する。ここで、異常閾値とは、正常なダブルゲートトランジスタ２０に励起光が入射したものとすると、そのダブルゲートトランジスタ２０に対応する画素の階調データのうちの最低輝度値である。なお、正常なダブルゲートトランジスタ２０に励起光が入射せずに蛍光が入射した場合には、そのダブルゲートトランジスタ２０に対応する画素の階調データが検出閾値以上異常閾値未満となる。

また、コントローラ５は、階調データが異常閾値以上と判定された画素について、データ記憶部５４に格納された階調データを異常閾値未満の値（ここでは、ゼロ）に書き換える書換手段として機能する。

また、コントローラ５は、階調データが書き換えられた画素と階調データが書き換えられていない画素とからなる画像データ（データ記憶部５４に格納された画像データ）を、信号処理回路５８をもって出力装置６に出力させる出力制御手段として機能する。

第３の実施形態の配列特定支援装置を用いてサンプルをシークエンスする方法と、この配列特定支援装置の動作と、コントローラ５の処理の流れと、について説明する。

サンプルを含有した溶液をダブルゲートトランジスタアレイ２の受光面に満たし電気泳動を行い、各スポット４９のプローブ４８群に近接するようにする。このとき、サンプルは加熱され一本鎖の状態になっている。そして一本鎖のサンプルが各スポット４９のプローブ４８群とハイブリダイゼーションできる程度にまで温度を下げると、サンプルは、スポット４９，４９，…のうち相補性を有するプローブ４８群のあるスポット４９があれば、そのプローブ４８とハイブリダイゼーションによって結合し、相補性を有しないプローブ４８群のスポット４９であれば、そのプローブ４８とは結合しない。ダブルゲートトランジスタアレイ２の受光面に塗布したサンプルのうちハイブリダイゼーションしなかったものは洗い流す。次に、作業者はサンプルを塗布したダブルゲートトランジスタアレイ２の受光面を励起光照射装置４に対向させ、ダブルゲートトランジスタアレイ２及び駆動回路３をセッティングする。次に、作業者が配列特定支援装置の電源をオンにすると、コントローラ５がＣＰＵ５１でＲＯＭ５３のプログラムを実行して、プログラムに従った処理を行う。コントローラ５の処理の流れについて図１２を用いて説明する。

まず、コントローラ５がＩ／Ｆ５５を介して励起光照射装置４を点灯させると、励起光照射装置４が励起光をダブルゲートトランジスタアレイ２の受光面に向けて照射する（ステップＳ３１：励起光照射制御工程）。

次に、コントローラ５がタイミング制御部５７をもって駆動回路３を制御すると、駆動回路３がダブルゲートトランジスタアレイ２を駆動し、ダブルゲートトランジスタアレイ２が撮像動作を行う。ダブルゲートトランジスタアレイ２がダブルゲートトランジスタ２０，２０，…のそれぞれで蛍光光量を検知し、ドレインドライバ７６がダブルゲートトランジスタ２０，２０，…のそれぞれの光量を増幅電圧としてＡ／Ｄコンバータ５６に順次出力する。これにより、コントローラ５が、ドレインドライバ７６から順次入力した増幅電圧からなる蛍光データをＡ／Ｄコンバータ５６により画素の８ｂｉｔ階調データに順次変換することによって、各画素の階調データからなる画像データを入力する（ステップＳ３２：画像データ入力工程）。

コントローラ５は、各画素の階調データをデータ記憶部５４に順次記憶することによって、各画素の階調データからなる画像データをデータ記憶部５４に記憶する（ステップＳ３３：画像データ記憶工程）。

次に、コントローラ５は、画素の階調データをデータ記憶部５４から読み出すことを画素ごとに順次行う（ステップＳ３４、ステップＳ３５、ステップＳ３８、ステップＳ３９：読出工程）。

コントローラ５は、読み出した画素の階調データに対して以下のような処理を行う。即ち、コントローラ５は、画素の階調データを異常閾値（例えば、１８１）と比較することにより、階調データが異常閾値以上となるか否かを判定する（ステップＳ３６：判定工程）。

読み出した階調データが異常閾値以上である場合には、コントローラ５が、その画素の階調データをゼロに書き換えてデータ記憶部５４に記憶する（ステップＳ３７：書換工程）。一方、読み出した階調データが異常閾値未満である場合には、コントローラ５が、その画素の階調データを書き換えずにそのままデータ記憶部５４に記憶させておく。

コントローラ５は、ステップＳ３５〜ステップＳ３７の処理を画素ごとに繰り返し行う（ステップＳ３８、ステップＳ３９：Ｙｅｓ）。そして、コントローラ５は、全（ｍ×ｎ）個の画素についてステップＳ３５〜ステップＳ３７の処理を行ったら（ステップＳ３９：Ｎｏ）、データ記憶部５４に記憶した画像データを信号処理回路５８により信号処理する。

本実施形態の効果について図１３を用いて説明する。
図１３（ａ）は、ステップＳ３３においてデータ記憶部５４に格納された画像データを模式的に示すものであり、図１３（ｂ）は、最後の画素の処理が終わった場合にステップＳ２７においてデータ記憶部５４に格納された画像データを模式的に示すものである。図１３において、図５のような８×８個のダブルゲートトランジスタ２０，２０，…からなるダブルゲートトランジスタアレイ２を用いている。また、図１３において、１番目のブロックＡに点着したスポット４９がサンプルと相補的であるものとし、２〜４番目のブロックＢ，Ｃ，Ｄに点着したスポット４９，４９，４９はサンプルと相補的でないものとする。また、画素Ｐ３のダブルゲートトランジスタ２０の上では、励起光遮蔽層３４が破損しており、そのためにそのダブルゲートトランジスタ２０に励起光が入射する。

図１３（ａ）に示すように、１番目のブロックＡでは、スポット４９がサンプルと相補的であるから、スポット４９から発した蛍光がダブルゲートトランジスタ２０，２０，…に入射するので、各画素の階調データが検出閾値（ここでは、６１）以上となっている。また、２，４番目のブロックＢ，Ｄでは、スポット４９，４９がサンプルと相補的でないから、スポット４９から蛍光が発しないので、各画素の階調データが検出閾値未満となっている。３番目のブロックＣでは、スポット４９がサンプルと相補的でないから、スポット４９が発光しないので、画素Ｐ３を除く各画素の階調データが検出閾値未満となっている。しかしながら、画素Ｐ３のダブルゲートトランジスタ２０には励起光が入射するから、画素Ｐ３の階調データが異常閾値以上となってしまう。仮に、このような画像データ（ステップＳ３３においてデータ記憶部５４に格納された画像データ）が出力装置６から出力されると、ブロックＢの画素Ｐ３が検出閾値以上となっているから、サンプルが３番目のブロックＣのスポット４９と相補的であると誤認識されるおそれがある。

しかしながら、本実施形態では、異常閾値以上となる画素の階調データをゼロに書き換えるから（ステップＳ３７）、このような画像データ（最後の画素の処理が終わった場合にステップＳ３７においてデータ記憶部５４に格納された画像データ）が出力装置６から出力されると、サンプルが３番目のブロックＣのスポット４９と相補的であると誤認識されることを防止することができる。

〔第４の実施の形態〕
図１を援用して第４の実施形態における配列特定支援装置について説明する。第４の実施形態における配列特定支援装置は、図１に示された配列特定支援装置１と同様に、ダブルゲートトランジスタアレイ２、駆動回路３、励起光照射装置４、コントローラ５及び出力装置６から構成されている。これらは第１の実施形態の配列特定支援装置１の各部と基本的に同一である。

但し、ダブルゲートトランジスタアレイ２は、図１４に示すように、ダブルゲートトランジスタ２０，２０，…が縦８個×横８個のマトリクス状に配列されたものである。また、ダブルゲートトランジスタ２０，２０，…が縦に４個ごと且つ横に４個ごとに組分けされ、４×４個のダブルゲートトランジスタ２０，２０，…からなるブロックが４組ある。ここで、ブロックＡ〜Ｄのスポット４９のプローブ４８は互いに塩基配列又はアミノ配列が異なっているので、サンプルで蛍光を示すブロック数は一つを越えることはない。

また、配列特定支援装置１ではＲＯＭ５３にプログラム５３ａが格納されているのに対して、第４の実施形態の配列特定支援装置ではＲＯＭ５３にはプログラム５３ａの代わりに別のプログラムが格納されていることが相違する。

また、コントローラ５は、任意行の全画素（任意行のドレインライン４３に接続された全てのダブルゲートトランジスタ２０）の階調データが検出閾値以上であるか否かを判定する判定手段として機能する。ここでの検出閾値も、正常なダブルゲートトランジスタ２０に蛍光が入射したものとすると、そのダブルゲートトランジスタ２０に対応する画素の階調データのうちの最低輝度階調値である。

また、コントローラ５は、前記任意行の全画素が階調データを検出閾値以上としたものであると判定された場合に、前記任意行が位置するブロックが前記任意行の画素を除いた閾値未満の画素数が所定数Ｔ以下であるか否かを判定する判定手段として機能する。所定数Ｔとは、ブロック内の画素の総数（ｉ×ｊ）と最大線欠陥率Ｕとの積である。最大線欠陥率Ｕとは、通常の製造プロセスで製造されたダブルゲートトランジスタアレイ２のドレインライン４３，４３，…に出力される電圧が正常値と異なるドレインライン４３の最大発生率である。また、前記判定手段で所定数Ｔ以下とみなしたブロックのうち、閾値以上の画素を除いて列毎の画素の階調値の平均値を求め、さらに、この平均値に対する当該列の閾値以上の画素の階調値の比率を算出する算出手段として機能する。
そして、コントローラ５は、前記列毎に求められた前記比率の平均値を算出する算出手段としても機能する。

また、コントローラ５は、閾値未満の画素数が所定数Ｔを越えるためにハイブリダイゼーションを起こしたとみなされるブロックの各画素のうち前記任意行の各画素について、前記比率で除して、階調データを書き換える書換手段として機能する。

また、コントローラ５は、書換工程を経た階調データに応じた判定結果を、信号処理回路５８をもって出力装置６に出力させる出力制御手段として機能する。

第４の実施形態の配列特定支援装置を用いてサンプルをシークエンスする方法と、この配列特定支援装置の動作と、コントローラ５の処理の流れと、について説明する。

作業者は、採取したサンプルに蛍光物質を結合させることにより、サンプルに標識を付す。次いで、作業者が、サンプルを含有した溶液をダブルゲートトランジスタアレイ２の受光面に塗布する。サンプルとスポット４９が相補的である場合には、サンプルがスポット４９と結合し、サンプルとスポット４９が相補的でない場合には、サンプルがスポット４９と結合しない。ダブルゲートトランジスタアレイ２の受光面に塗布したサンプルのうちハイブリダイゼーションしなかったものは洗い流す。次に、作業者はサンプルを塗布したダブルゲートトランジスタアレイ２の受光面を励起光照射装置４に対向させ、ダブルゲートトランジスタアレイ２及び駆動回路３をセッティングする。次に、作業者が配列特定支援装置の電源をオンにすると、コントローラ５がＣＰＵ５１でＲＯＭ５３のプログラムを実行して、プログラムに従った処理を行う。コントローラ５の処理の流れについて図１５を用いて説明する。

まず、コントローラ５がＩ／Ｆ５５を介して励起光照射装置４を点灯させると、励起光照射装置４が励起光をダブルゲートトランジスタアレイ２の受光面に向けて照射する（ステップＳ４１：励起光照射制御工程）。

励起光照射装置４から発した励起光によって、サンプルがスポット４９と結合した場合には、スポット４９から蛍光が発し、サンプルがスポット４９と結合しなかった場合には、スポット４９から蛍光が発しない。

次に、コントローラ５がタイミング制御部５７をもって駆動回路３を制御すると、駆動回路３がダブルゲートトランジスタアレイ２を駆動し、ダブルゲートトランジスタアレイ２が撮像動作を行う。ダブルゲートトランジスタアレイ２がダブルゲートトランジスタ２０，２０，…のそれぞれで光量を検知し、ドレインドライバ７６がダブルゲートトランジスタ２０，２０，…のそれぞれの光量を増幅電圧からなる蛍光データとしてＡ／Ｄコンバータ５６に順次出力する。これにより、コントローラ５が、ドレインドライバ７６から順次入力した増幅電圧からなる蛍光データをＡ／Ｄコンバータ５６により画素の８ｂｉｔ階調データに順次変換することによって、各画素の階調データからなる画像データを入力する（ステップＳ４２：画像データ入力工程）。

コントローラ５は、各画素の階調データをデータ記憶部５４に順次記憶することによって、各画素の階調データからなる画像データをデータ記憶部５４に記憶する（ステップＳ４３：画像データ記憶工程）。

次に、コントローラ５は、各画素の階調データを読み出す（ステップＳ４４：読出工程）。次に、コントローラ５は、任意行の線状欠陥が存在するか否かを判定する（ステップＳ４５：判定工程）。具体的には、任意行の全ての画素の階調データが検出閾値（ここでは、６１）以上であれば、コントローラ５はその任意行が線状欠陥の行であると判定し、任意行の全画素のうち１つでも検出閾値未満の階調データの画素があれば、コントローラ５はその行が線状欠陥の行でないと判定する。

線状欠陥の行が存在しない場合には（ステップＳ４５：Ｎｏ）、コントローラ５はデータ記憶部５４に記憶した画像データを信号処理回路５８により信号処理を行い、画像データに従った結果を出力装置６に出力する。

一方、図１６（ａ）に示すように、線状欠陥の行が存在する場合には（ステップＳ４５：Ｙｅｓ）、コントローラ５は、まず、線状欠陥の行が位置するブロックが線状欠陥の行の画素を除いた閾値未満の画素数が所定数Ｔ以下であるか否かを判定する。所定数Ｔ以下のブロックＢはハイブリダイゼーションが起きておらず、所定数Ｔを越えたブロックＡはハイブリダイゼーションが起きたとみなす。引き続きコントローラ５は、所定数Ｔ以下とみなしたブロックＢのうち、閾値以上の画素を除いて列毎の画素の階調値の平均値を求める。つまり、第６列〜第９列のそれぞれの平均値は、５５、５５、５６、５６となる。そして、この平均値に対する当該列の閾値以上の画素の階調値の比率を算出する。すなわち第６列〜第９列の比率はそれぞれ、６４／５５、６４／５５、６６／５６、６６／５６となる。そして、コントローラ５は、前記列毎に求められた前記比率の平均値を算出する。つまり、（６４／５５＋６４／５５＋６６／５６＋６６／５６）／４＝１．１７となる（ステップＳ４６：算出工程）。
一方、閾値未満の画素数が所定数Ｔを越えるためにハイブリダイゼーションを起こしたとみなされるブロックＡの各画素のうち前記任意行の各画素について、前記比率を除算する。つまり、図１６（ｂ）に示すように、第１列〜第４列は、８７／１．１７、１１０／１．１７、１１１／１．１７、８８／１．１７となり四捨五入された値としてデータ記憶部５４に書き換える（ステップＳ４７：書換工程）。そして、コントローラ５はデータ記憶部５４に記憶した画像データを信号処理回路５８により信号処理を行い、画像データに従った信号を出力装置６に出力する。

なお、本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。

上記各実施形態では、光電変換素子としてダブルゲートトランジスタ２０，２０，…を画素として用いたダブルゲートトランジスタアレイ２を撮像素子として用いているが、別の種類の光電変換素子を画素として用いた固体撮像素子を用いても良い。例えば、フォトダイオードを画素として用いたＣＣＤイメージセンサ、ＣＭＯＳイメージセンサ等といった固体撮像素子を用いても良い。ＣＣＤイメージセンサにおいては、フォトダイオードが基板上にマトリクス状となって配列されており、それぞれのフォトダイオードの周囲には、フォトダイオードで光電変換された電気信号を転送するための垂直ＣＣＤ、水平ＣＣＤが形成されている。ＣＭＯＳイメージセンサにおいては、フォトダイオードが基板上にマトリクス状となって配列されており、それぞれのフォトダイオードの周囲にはフォトダイオードで光電変換された電気信号を増幅するためのＣＭＯＳ回路が設けられている。

また、上記各実施形態では、ダブルゲートトランジスタアレイ２の受光面にスポット４９，４９，…が点着しているが、基板等に複数種のスポットを点着しても良い（即ち、従来のＤＮＡマイクロアレイを用いても良い）。この場合、ダブルゲートトランジスタアレイ２と基板との間に光学系（レンズ）を配設し、基板上に配列された複数種のスポットをダブルゲートトランジスタアレイ２に結像すれば、ダブルゲートトランジスタアレイ２で複数種のスポットを撮像することができる。勿論、レンズにより結像する場合において、ダブルゲートトランジスタアレイ２ではなく、他の固体撮像素子を用いても良い。ここで、ダブルゲートトランジスタアレイ２、ＣＣＤイメージセンサ、ＣＭＯＳイメージセンサといった撮像素子と、複数種のスポットの像を撮像素子に結像する光学系とからなるものが電子カメラである。

また、基板等に複数種のスポットを点着したものを用いる場合、電子カメラを用いるのではなく、スキャナを用いて複数種のスポットの像を撮像（画像入力）しても良い。スキャナは、基板等に配列された複数種のスポットをラインセンサ（線状の撮像素子）で走査するものである。
上記実施形態では、駆動回路付撮像デバイス９はその励起光照射装置４の照射範囲に対して着脱可能に設けられている。駆動回路付撮像デバイス９を消耗品として交換可能にしたが、ダブルゲートトランジスタアレイ２を駆動回路３から着脱可能に設けることによってダブルゲートトランジスタアレイ２のみを交換可能にしてもよい。この場合、駆動回路３は複数のダブルゲートトランジスタアレイ２に用いることが可能となる。

本発明の実施の形態における配列特定支援装置１のブロック図である。駆動回路付撮像デバイス９の回路図である。駆動回路付撮像デバイス９の１つの画素の平面図である。図３の面IV−IVに沿う断面図である。ダブルゲートトランジスタアレイ２の受光面をダブルゲートトランジスタ２０ごとに区切って示した平面図である。駆動回路３によってダブルゲートトランジスタアレイ２に出力される電気信号のレベルの推移を示したタイミングチャートである。駆動回路付撮像デバイス９をセッティングした場合の形態を示した側面図である。第１の実施の形態におけるコントローラ５の処理のフローチャートである。第１の実施の形態においてデータ記憶部５４に格納された画像データを模式的に示した図面である。第２の実施の形態におけるコントローラ５の処理のフローチャートである。第２の実施の形態においてデータ記憶部５４に格納された画像データを模式的に示した図面である。第３の実施の形態におけるコントローラ５の処理のフローチャートである。第３の実施の形態においてデータ記憶部５４に格納された画像データを模式的に示した図面である。第４の実施の形態においてダブルゲートトランジスタアレイ２の受光面をダブルゲートトランジスタ２０ごとに区切って示した平面図である。第４の実施の形態におけるコントローラ５の処理のフローチャートである。第４の実施の形態においてデータ記憶部５４に格納された画像データを模式的に示した図面である。

符号の説明

１ … 配列特定支援装置
２ … ダブルゲートトランジスタアレイ（撮像素子）
５ … コントローラ（画像処理装置）
４９ … スポット
２０ … ダブルゲートトランジスタ

Claims

撮像素子により撮像された画像データであって前記撮像素子の各画素の階調データからなる画像データを入力する画像データ入力手段と、
前記画像データ入力手段により入力した画像データについて、複数の画素からなるブロックごとに階調データが検出閾値以上となる画素の数を算出する画素数算出手段と、
前記画素数算出手段により算出された画素数が所定数以下であるか否かをブロックごとに判定する判定手段と、
前記判定手段により画素数が所定数以下であると判定されたブロックについて、階調データが検出閾値以上となる画素の階調データを検出閾値未満の値に書き換える書換手段と、を備えることを特徴とする画像処理装置。
請求項１に記載の画像処理装置と、
前記撮像素子と、
複数の画素からなるブロックごとに前記撮像素子の受光面に点在し、既知の配列の分子からなる複数のスポットと、を備えることを特徴とする配列特定支援装置。
スポットごとに分子配列が異なることを特徴とする請求項２に記載の配列特定支援装置。