JP4447210B2 - 電源端子パターン生成方法及び半導体装置 - Google Patents
電源端子パターン生成方法及び半導体装置 Download PDFInfo
- Publication number
- JP4447210B2 JP4447210B2 JP2002336152A JP2002336152A JP4447210B2 JP 4447210 B2 JP4447210 B2 JP 4447210B2 JP 2002336152 A JP2002336152 A JP 2002336152A JP 2002336152 A JP2002336152 A JP 2002336152A JP 4447210 B2 JP4447210 B2 JP 4447210B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- macro
- supply terminal
- terminal pattern
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に半導体装置の設計方法に関し、詳しくは半導体装置内のマクロの電源端子パターンを生成する方法に関する。
【従来の技術】
従来の半導体装置の設計において、例えばＲＡＭやＲＯＭ等のハードマクロについては、内部回路の配線等のレイアウトを決定した後に、最後に最上層における電源配線部の端子のレイアウトを決定し、決定されたレイアウトに関する情報をライブラリに登録する。ライブラリに登録されたデータは固定であり、電源端子（最上層の電源供給用の配線）のレイアウトはマクロ毎に固定されている。
【０００２】
図１は、従来の半導体装置のマクロに関する設計方法について示す図である。
【０００３】
図１において、ステップＳＴ１で、電源端子以外のマクロレイアウトを決定する。即ち、最上層の電源供給用の配線である電源端子以外の内部回路の配線等を決定する。
【０００４】
図２（ａ）はマクロの内部構成の一例を示す図である。図２（ａ）に示されるマクロ１０はメモリマクロであり、メモリセルアレイ１１及び１２、及びＲ／Ｗアンプ＆Ｉ／Ｏ回路１３を含む。ここでメモリセルアレイ１１及び１２においては、矢印で示される方向にビット線が延展しているとする。このような内部配置・配線が図１のステップＳＴ１で決定される。
【０００５】
ステップＳＴ２で、電源端子レイアウトを決定する。即ち、最上層の電源供給用の配線である電源端子のレイアウトを決定する。
【０００６】
図２（ｂ）は、図２（ａ）のマクロの最上層に設けられる電源端子のレイアウトを示す図である。図２（ｂ）に示されるように、電源電圧用端子（ＶＤ）１４とグラウンド電圧用端子（ＶＳ）１５は、ビット線の延展方向と同一方向に、櫛の歯状に形成される。電流消費が大きいＲ／Ｗアンプ＆Ｉ／Ｏ回路１３については、ＶＤ１４とＶＳ１５と多数のコンタクトがとれるので、充分な電流密度を提供することが出来る。
【０００７】
ステップＳＴ３で、決定されたマクロのレイアウト情報をライブラリに登録し、以降のチップ設計工程で使用可能なように公開する。以上でマクロ設計が終了し、その後チップ設計が行われる。
【０００８】
ステップＳＴ４で、チップ上にマクロを配置し、各マクロに対して電源配線を行う。
【０００９】
図３は、配置されたマクロと電源配線との接続を示す図である。
【００１０】
図３においては、図２（ａ）及び（ｂ）に示すマクロ１０を、図面横方向を基準として０°回転の位置関係で配置すると共に、それとは別に、図面横方向を基準として９０°回転の位置関係で配置する。この２つのマクロ１０の上部を横切るように電源配線２０及び２１（２１はグラウンド側）が配置される。ここでマクロ１０の最上層にある電源端子は例えば第３層に対応し、電源配線２０及び２１は第４層に対応する。
【００１１】
電源配線２０とＶＤ１４との間はコンタクト２２により接続され、グラウンド側電源配線２１とＶＳ１５との間はコンタクト２３により接続される。
【００１２】
従来技術には、論理セルを回転して配置した場合でも、電源電位および接地電位の配線層を局所的に変更することを回避するものがある（特許文献１）。
【００１３】
【特許文献１】
特開平０７―０４５７９９号公報
【００１４】
【発明が解決しようとする課題】
図３の左側に示される０°回転の位置関係で配置されるマクロ１０においては、電源配線２０とＶＤ１４との間のコンタクト２２は５つあり、またグラウンド側電源配線２１とＶＳ１５との間のコンタクト２３も５つある。それに対して、図３の右側に示される９０°回転の位置関係で配置されるマクロ１０においては、電源配線２０とＶＤ１４との間のコンタクト２２は１つであり、またグラウンド側電源配線２１とＶＳ１５との間のコンタクト２３も１つである。従って、９０°回転の位置関係で配置されるマクロ１０においては、電源供給が充分でなくなるという問題が生じる。
【００１５】
このような問題は、電源端子（最上層の電源供給用の配線）のレイアウトがマクロ毎に固定されており、どのような回転角の位置で配置しようが電源端子のパターンは変わらないことに起因する。このために、例えば０°回転の位置関係で配置する場合には良好なコンタクトが実現できるが、９０°回転の位置関係で配置する場合にはコンタクトが不十分となってしまう。
【００１６】
以上を鑑みて、本発明は、配置されるマクロの回転角位置に関係なく良好なコンタクトが実現できる電源端子バターン生成方法を提供することを目的とする。
【課題を解決するための手段】
本発明による電源端子パターン生成方法は、マクロの内部のレイアウトを決定し、該マクロの最上層において電源供給用の電源端子を位置決めする基礎となる端子コアのレイアウトを決定し、チップ内での該マクロの配置情報に応じて該端子コアに基づいて該電源端子のパターンを生成し、前記電源端子パターンは前記マクロに電源を供給する電源配線とは異なる層に設けられ、該電源配線にコンタクトされる各段階を含み、該段階ｃ）は、該マクロに電源を供給する電源配線の延展方向を基準として、該延展方向に０度の回転位置で該マクロを配置する場合には第１の電源端子のパターンを生成し、該延展方向に９０度の回転位置で該マクロを配置する場合には第１の電源端子のパターンとは異なる第２の電源端子のパターンを生成することを特徴とする。
【００１７】
上記電源端子パターン生成方法においては、位置決めする基礎となる端子コアのレイアウトを決定しておき、その後マクロの配置情報に応じて電源端子のパターンを生成するので、電源配線に対して回転角０°で配置される場合には、回転角９０°の方向に電源端子が延展するように電源端子パターンを発生し、電源配線に対して回転角９０°で配置される場合にも、回転角９０°の方向に電源端子が延展するように電源端子パターンを発生することができる。このようにして、配置の回転角に応じて電源端子のパターンを発生することにより、電源端子の延展方向を配置の回転角に応じて変化させ、適切な電源配線とのコンタクトを提供することが可能となる。
【００１８】
また本発明による半導体装置は、所定の方向に延展する第１の電源配線に接続され該所定の方向に第１の角度の回転位置で設けられる第１のマクロと、該所定の方向に延展し該第１の電源配線と同一或いは異なる第２の電源配線に接続され該所定の方向に該第１の角度とは異なる第２の角度の回転位置で設けられる第２のマクロを含み、該第１のマクロは、異なる層の該第１の電源配線にコンタクトを介して接続されるマクロ最上層に設けた第１の電源端子パターンと、該第１の電源端子パターンを除いた全ての内部回路である第１の回路を含み、該第２のマクロは、異なる層の該第２の電源配線にコンタクトを介して接続されるマクロ最上層に設けた第２の電源端子パターンと、該第２の電源端子パターンを除いた全ての内部回路である第２の回路を含み、該第１の電源端子パターンと該第２の電源端子パターンとが異なり、該第１の回路と該第２の回路とが同一であることを特徴とする。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１９】
図４は、本発明による半導体装置のマクロに関する設計方法について示す図である。
【００２０】
図４において、ステップＳＴ１で、電源端子以外のマクロレイアウトを決定する。即ち、最上層の電源供給用の配線である電源端子以外の内部回路の配線等を決定する。これにより例えば、図２（ａ）に示されるようなマクロ内部の配置・配線が決定される。
【００２１】
ステップＳＴ２で、端子コアのレイアウトを決定する。ここで端子コアとは、最上層の電源供給用の配線である電源端子が配置されるべき箇所に対応する端子部分であり、後の段階で電源端子パターンを発生する際に、電源端子パターンが端子コアの箇所を通るようにすることで位置決めの基礎を提供するものである。
【００２２】
図５は、図２（ａ）のマクロの最上層に設けられる端子コアのレイアウトを示す図である。図５に示されるように、電源電圧用端子コア３１とグラウンド電圧用端子コア３２は、例えば正方形の形状を有し、電源電圧用端子及びグラウンド電圧用端子が配置されるべき位置に設けられる。即ち、例えば下層の回路・配線の配置状態に応じ、下層に電源を供給するためにコンタクトをとるべき位置を決定し、決定された位置に基づいて電源電圧用端子コア３１とグラウンド電圧用端子コア３２とが生成される。
【００２３】
図４のステップＳＴ３で、決定されたマクロのレイアウト情報をライブラリに登録し、以降のチップ設計工程で使用可能なように公開する。以上でマクロ設計が終了し、その後チップ設計が行われる。
【００２４】
ステップＳＴ４で、チップ上にマクロを配置する情報に基づいて、各マクロに対してマクロ内の電源端子パターンを発生させる。即ち、あるマクロについて、チップ内のある位置に電源配線に対して回転角０°で配置されることがマクロ配置情報として得られると、マクロ内の最上層において回転角９０°の方向に電源端子が延展するように、電源端子パターンが発生される。またあるマクロについては、チップ内のある位置に電源配線に対して回転角９０°で配置されることがマクロ配置情報として得られると、マクロ内の最上層において回転角９０°の方向に電源端子が延展するように、電源端子パターンが発生される。
【００２５】
この際、電源端子パターンを発生させる基礎として電源電圧用端子コア３１とグラウンド電圧用端子コア３２とを用いる。具体的には、電源端子が電源電圧用端子コア３１の位置或いはグラウンド電圧用端子コア３２の位置を通過するように、電源端子パターンが発生される。
【００２６】
このようにして、配置の回転角に応じて電源端子のパターンを発生することにより、電源端子の延展方向を配置の回転角に応じて変化させ、適切な電源配線とのコンタクトを提供することが可能となる。
【００２７】
更にステップＳＴ５で、チップ上にマクロを配置し、各マクロに対して電源配線を行う。
【００２８】
図６は、配置されたマクロと電源配線との接続を示す図である。
【００２９】
図６においては、図５に示すマクロ１０を、図面横方向を基準として０°回転の位置関係で配置すると共に、それとは別に、図面横方向を基準として９０°回転の位置関係で配置する。この２つのマクロ１０の上部を横切るように電源配線４０及び４１（４１はグラウンド側）が配置される。ここでマクロ１０の最上層にある電源端子は例えば第３層に対応し、電源配線４０及び４１は第４層に対応する。
【００３０】
電源電圧用端子（ＶＤ）３４とグラウンド電圧用端子（ＶＳ）３５は、それぞれ電源電圧用端子コア３１とグラウンド電圧用端子コア３２を通過するように、或いはそれぞれ電源電圧用端子コア３１とグラウンド電圧用端子コア３２を包含するように発生される。電源電圧用端子３４とグラウンド電圧用端子３５が発生される方向は、端子のくしの歯形状の部分が電源配線４０及び４１に直交する方向とされる。電源配線４０と電源電圧用端子３４との間はコンタクト４２により接続され、グラウンド側電源配線４１とグラウンド電圧用端子３５との間はコンタクト４３により接続される。
【００３１】
図６の左側に示される０°回転の位置関係で配置されるマクロ１０においては、電源配線４０と電源電圧用端子３４との間のコンタクト４２は５つあり、またグラウンド側電源配線４１とグラウンド電圧用端子３５との間のコンタクト４３も５つある。また図６の右側に示される９０°回転の位置関係で配置されるマクロ１０においては、電源配線４０と電源電圧用端子３４との間のコンタクト４２は３つであり、またグラウンド側電源配線４１とグラウンド電圧用端子３５との間のコンタクト４３も３つである。従って、０°回転の位置関係で配置されるマクロ１０だけでなく、９０°回転の位置関係で配置されるマクロ１０においても、充分な量の電源を供給することができる。
【００３２】
上記のようにして本発明においては、あるマクロについて、電源配線に対して回転角０°で配置される場合には、マクロ内の最上層において回転角９０°の方向に電源端子が延展するように電源端子パターンを発生し、電源配線に対して回転角９０°で配置される場合には、マクロ内の最上層において回転角９０°の方向に電源端子が延展するように電源端子パターンを発生する。この際、電源端子パターンを発生させる基礎として電源電圧用端子コアとグラウンド電圧用端子コアとを用いることで、容易に電源端子のレイアウトを決定してパターンを発生することができる。このようにして、配置の回転角に応じて電源端子のパターンを発生することにより、電源端子の延展方向を配置の回転角に応じて変化させ、適切な電源配線とのコンタクトを提供することが可能となる。
【００３３】
図７は、従来の半導体装置設計方法により設計され製造された半導体装置の一例を示す図である。また図８は、本発明による半導体装置設計方法により設計され製造された半導体装置の一例を示す図である。
【００３４】
図７の半導体装置は、半導体チップ５１、内部レイアウトが同一な複数のマクロ５２、マクロ５２内の電源電圧用端子５３及びグラウンド電圧用端子５４、電源電圧パッド５５、グラウンド電圧パッド５６、電源電圧配線５７、及びグラウンド電圧配線５８を含む。
【００３５】
内部レイアウトが同一である複数のマクロ５２は、図１に示される従来の設計方法で設計されるマクロであるので、最上層の電源供給用の配線である電源端子のレイアウトも含めて全てのレイアウトが互いに同一となっている。図７の左側に示される０°回転の位置関係で配置されるマクロ５２においては、電源配線とマクロ内電源端子とは直交する関係にある。この結果、電源配線５７と電源電圧用端子５３との間のコンタクトは５つあり、またグラウンド側電源配線５８とグラウンド電圧用端子５４との間のコンタクトも５つある。
【００３６】
それに対して、図７の右側に示される９０°回転の位置関係で配置されるマクロ５２においては、電源配線とマクロ内電源端子とは平行する関係にある。従って、電源配線５７と電源電圧用端子５３との間のコンタクトは１つしかなく、またグラウンド側電源配線５８とグラウンド電圧用端子５４との間のコンタクトも１つしかない。従って、９０°回転の位置関係で配置されるマクロ１０においては、電源供給が充分でなくなるという問題が生じる。
【００３７】
図８の半導体装置は、半導体チップ６１、内部レイアウトが同一な複数のマクロ６２、マクロ６２内の電源電圧用端子６３及びグラウンド電圧用端子６４、電源電圧パッド６５、グラウンド電圧パッド６６、電源電圧配線６７、及びグラウンド電圧配線６８を含む。
【００３８】
内部レイアウトが同一である複数のマクロ６２は、図４に示される本発明による設計方法で設計されるマクロであるので、最上層の電源供給用の配線である電源端子のレイアウトを除いたレイアウトが互いに同一となっている。マクロ６２が半導体チップ６１に配置される際に、電源配線６７及び６８に対する相対的な回転位置に応じて、マクロ６２内の電源端子パターンが発生される。
【００３９】
図８の左側に示される０°回転の位置関係で配置されるマクロ６２においては、電源配線とマクロ内電源端子とは直交する関係にある。この結果、電源配線６７と電源電圧用端子６３との間のコンタクトは５つあり、またグラウンド側電源配線６８とグラウンド電圧用端子６４との間のコンタクトも５つある。
【００４０】
また図８の右側に示される９０°回転の位置関係で配置されるマクロ６２においても、電源配線とマクロ内電源端子とは直交する関係にある。従って、電源配線６７と電源電圧用端子６３との間のコンタクトは４つあり、またグラウンド側電源配線６８とグラウンド電圧用端子６４との間のコンタクトも４つある。
【００４１】
従って、０°回転の位置関係で配置されるマクロ６２と９０°回転の位置関係で配置されるマクロ６２との両方において、充分な電源を供給することができる。このように本発明の設計方法で設計され製造された半導体チップは、電源端子のレイアウトを除いたレイアウトが互いに同一のマクロにおいて、電源配線に対する相対的な角度の相違に応じてパターンが異なるようにマクロ内の電源端子レイアウトが設定されていることを特徴とする。
【００４２】
図９は、本発明による半導体装置設計方法（電源端子パターン生成方法）を実行する装置の構成を示す図である。
【００４３】
図９に示されるように、本発明による半導体装置設計方法を実行する装置は、例えばパーソナルコンピュータやエンジニアリングワークステーション等のコンピュータにより実現される。図９の装置は、コンピュータ５１０と、コンピュータ５１０に接続されるディスプレイ装置５２０、通信装置５２３、及び入力装置よりなる。入力装置は、例えばキーボード５２１及びマウス５２２を含む。コンピュータ５１０は、ＣＰＵ５１１、ＲＡＭ５１２、ＲＯＭ５１３、ハードディスク等の二次記憶装置５１４、可換媒体記憶装置５１５、及びインターフェース５１６を含む。
【００４４】
キーボード５２１及びマウス５２２は、ユーザとのインターフェースを提供するものであり、コンピュータ５１０を操作するための各種コマンドや要求されたデータに対するユーザ応答等が入力される。ディスプレイ装置５２０は、コンピュータ５１０で処理された結果等を表示すると共に、コンピュータ５１０を操作する際にユーザとの対話を可能にするために様々なデータ表示を行う。通信装置５２３は、遠隔地との通信を行なうためのものであり、例えばモデムやネットワークインターフェース等よりなる。
【００４５】
本発明による半導体装置設計方法は、コンピュータ５１０が実行可能なコンピュータプログラムとして提供される。このコンピュータプログラムは、可換媒体記憶装置５１５に装着可能な記憶媒体Ｍに記憶されており、記憶媒体Ｍから可換媒体記憶装置５１５を介して、ＲＡＭ５１２或いは二次記憶装置５１４にロードされる。或いは、このコンピュータプログラムは、遠隔地にある記憶媒体（図示せず）に記憶されており、この記憶媒体から通信装置５２３及びインターフェース５１６を介して、ＲＡＭ５１２或いは二次記憶装置５１４にロードされる。
【００４６】
キーボード５２１及び／又はマウス５２２を介してユーザからプログラム実行指示があると、ＣＰＵ５１１は、記憶媒体Ｍ、遠隔地記憶媒体、或いは二次記憶装置５１４からプログラムをＲＡＭ５１２にロードする。ＣＰＵ５１１は、ＲＡＭ５１２の空き記憶空間をワークエリアとして使用して、ＲＡＭ５１２にロードされたプログラムを実行し、適宜ユーザと対話しながら処理を進める。なおＲＯＭ５１３は、コンピュータ５１０の基本動作を制御するための制御プログラムが格納されている。
【００４７】
このようにして上記コンピュータプログラムを実行することで、上記実施例で説明されたような半導体装置設計方法（電源端子パターン生成方法）を実行することができる。
【００４８】
なお上記実施例の説明において電源端子パターンとしては、櫛の歯型のものを例として示したが、電源端子パターンの形状は櫛の歯型に限られず任意の形状であってよい。例えば、図１０にマクロ１０Ａとして示すように、長方形の形状の電源端子パターン７１及び７２を複数個形成する構成としても良い。この場合例えば、電源配線に対するマクロ配置の相対的な角度の相違に応じて、長方形の長い辺の方向が異なるように電源端子パターンを発生するように構成してよい。
【００４９】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【００５０】
なお本発明は以下を含むものである。
（付記１）ａ）マクロの内部のレイアウトを決定し、
ｂ）該マクロの最上層において電源供給用の電源端子を位置決めする基礎となる端子コアのレイアウトを決定し、
ｃ）チップ内での該マクロの配置情報に応じて該端子コアに基づいて該電源端子のパターンを生成する
各段階を含むことを特徴とする半導体装置における電源端子パターン生成方法。
（付記２）該段階ｃ）は、該電源端子が該端子コアの位置を含むように該電源端子のパターンを生成することを特徴とする付記１記載の電源端子パターン生成方法。
（付記３）該段階ｃ）は、該マクロに電源を供給する電源配線の延展方向を基準として、該延展方向に０度の回転位置で該マクロを配置する場合には第１の電源端子のパターンを生成し、該延展方向に９０度の回転位置で該マクロを配置する場合には第１の電源端子のパターンとは異なる第２の電源端子のパターンを生成することを特徴とする付記１記載の電源端子パターン生成方法。
（付記４）該段階ｃ）は、該第１の電源端子のパターンの主な延展方向が該電源配線の該延展方向と直交するように該第１の電源端子のパターンを生成し、該第２の電源端子のパターンの主な延展方向が該電源配線の該延展方向と直交するように該第２の電源端子のパターンを生成することを特徴とする付記３記載の電源端子パターン生成方法。
（付記５）該電源端子のパターンは櫛の歯型の形状を有することを特徴とする付記１記載の電源端子パターン生成方法。
（付記６）該電源端子のパターンは複数の長方形からなる形状を有することを特徴とする付記１記載の電源端子パターン生成方法。
（付記７）所定の方向に延展する第１の電源配線に接続され該所定の方向に第１の角度の回転位置で設けられる第１のマクロと、
該所定の方向に延展し該第１の電源配線と同一或いは異なる第２の電源配線に接続され該所定の方向に該第１の角度とは異なる第２の角度の回転位置で設けられる第２のマクロ
を含み、該第１のマクロは、
最上層において該第１の電源配線に接続される第１の電源端子パターンと、
該第１の電源端子パターンを除いた全ての内部回路である第１の回路
を含み、該第２のマクロは、
最上層において該第２の電源配線に接続される第２の電源端子パターンと、
該第２の電源端子パターンを除いた全ての内部回路である第２の回路
を含み、該第１の電源端子パターンと該第２の電源端子パターンとが異なり、該第１の回路と該第２の回路とが同一であることを特徴とする半導体装置。
（付記８）該第１の電源端子パターンの主な延展方向が該第１の電源配線の該延展方向と直交し、該第２の電源端子パターンの主な延展方向が該第２の電源配線の該延展方向と直交することを特徴とする付記７記載の半導体装置。
（付記９）該第１及び第２の電源端子のパターンは櫛型の形状を有することを特徴とする付記７記載の半導体装置。
（付記１０）該第１及び第２の電源端子のパターンは複数の長方形からなる形状を有することを特徴とする付記７記載の半導体装置。
（付記１１）該第１の角度は０°であり該第２の角度は９０°であることを特徴とする付記７記載の半導体装置。
【発明の効果】
本発明による電源端子パターン生成方法においては、位置決めする基礎となる端子コアのレイアウトを決定しておき、その後マクロの配置情報に応じて電源端子のパターンを生成するので、電源配線に対して回転角０°で配置される場合には、回転角９０°の方向に電源端子が延展するように電源端子パターンを発生し、電源配線に対して回転角９０°で配置される場合にも、回転角９０°の方向に電源端子が延展するように電源端子パターンを発生することができる。
【００５１】
このようにして、配置の回転角に応じて電源端子のパターンを発生することにより、電源端子の延展方向を配置の回転角に応じて変化させ、適切な電源配線とのコンタクトを提供することが可能となる。
【図面の簡単な説明】
【図１】従来の半導体装置のマクロに関する設計方法について示す図である。
【図２】（ａ）はマクロの内部構成の一例を示す図であり、（ｂ）は（ａ）のマクロの最上層に設けられる電源端子のレイアウトを示す図である。
【図３】配置されたマクロと電源配線との接続を示す図である。
【図４】本発明による半導体装置のマクロに関する設計方法について示す図である。
【図５】図２（ａ）のマクロの最上層に設けられる端子コアのレイアウトを示す図である。
【図６】配置されたマクロと電源配線との接続を示す図である。
【図７】従来の半導体装置設計方法により設計され製造された半導体装置の一例を示す図である。
【図８】本発明による半導体装置設計方法により設計され製造された半導体装置の一例を示す図である。
【図９】本発明による半導体装置設計方法を実行する装置の構成を示す図である。
【図１０】マクロの電源端子パターンの別の一例を示す図である。
【符号の説明】
１０ マクロ
３１ 電源電圧用端子コア
３２ グラウンド電圧用端子コア
３４ 電源電圧用端子（ＶＤ）
３５ グラウンド電圧用端子（ＶＳ）
４０、４１ 電源配線
４２、４３ コンタクト
５１ 半導体チップ
５２ マクロ
５３ 電源電圧用端子
５４ グラウンド電圧用端子
５５ 電源電圧パッド
５６ グラウンド電圧パッド
５７ 電源電圧配線
５８ グラウンド電圧配線
【発明の属する技術分野】
本発明は、一般に半導体装置の設計方法に関し、詳しくは半導体装置内のマクロの電源端子パターンを生成する方法に関する。
【従来の技術】
従来の半導体装置の設計において、例えばＲＡＭやＲＯＭ等のハードマクロについては、内部回路の配線等のレイアウトを決定した後に、最後に最上層における電源配線部の端子のレイアウトを決定し、決定されたレイアウトに関する情報をライブラリに登録する。ライブラリに登録されたデータは固定であり、電源端子（最上層の電源供給用の配線）のレイアウトはマクロ毎に固定されている。
【０００２】
図１は、従来の半導体装置のマクロに関する設計方法について示す図である。
【０００３】
図１において、ステップＳＴ１で、電源端子以外のマクロレイアウトを決定する。即ち、最上層の電源供給用の配線である電源端子以外の内部回路の配線等を決定する。
【０００４】
図２（ａ）はマクロの内部構成の一例を示す図である。図２（ａ）に示されるマクロ１０はメモリマクロであり、メモリセルアレイ１１及び１２、及びＲ／Ｗアンプ＆Ｉ／Ｏ回路１３を含む。ここでメモリセルアレイ１１及び１２においては、矢印で示される方向にビット線が延展しているとする。このような内部配置・配線が図１のステップＳＴ１で決定される。
【０００５】
ステップＳＴ２で、電源端子レイアウトを決定する。即ち、最上層の電源供給用の配線である電源端子のレイアウトを決定する。
【０００６】
図２（ｂ）は、図２（ａ）のマクロの最上層に設けられる電源端子のレイアウトを示す図である。図２（ｂ）に示されるように、電源電圧用端子（ＶＤ）１４とグラウンド電圧用端子（ＶＳ）１５は、ビット線の延展方向と同一方向に、櫛の歯状に形成される。電流消費が大きいＲ／Ｗアンプ＆Ｉ／Ｏ回路１３については、ＶＤ１４とＶＳ１５と多数のコンタクトがとれるので、充分な電流密度を提供することが出来る。
【０００７】
ステップＳＴ３で、決定されたマクロのレイアウト情報をライブラリに登録し、以降のチップ設計工程で使用可能なように公開する。以上でマクロ設計が終了し、その後チップ設計が行われる。
【０００８】
ステップＳＴ４で、チップ上にマクロを配置し、各マクロに対して電源配線を行う。
【０００９】
図３は、配置されたマクロと電源配線との接続を示す図である。
【００１０】
図３においては、図２（ａ）及び（ｂ）に示すマクロ１０を、図面横方向を基準として０°回転の位置関係で配置すると共に、それとは別に、図面横方向を基準として９０°回転の位置関係で配置する。この２つのマクロ１０の上部を横切るように電源配線２０及び２１（２１はグラウンド側）が配置される。ここでマクロ１０の最上層にある電源端子は例えば第３層に対応し、電源配線２０及び２１は第４層に対応する。
【００１１】
電源配線２０とＶＤ１４との間はコンタクト２２により接続され、グラウンド側電源配線２１とＶＳ１５との間はコンタクト２３により接続される。
【００１２】
従来技術には、論理セルを回転して配置した場合でも、電源電位および接地電位の配線層を局所的に変更することを回避するものがある（特許文献１）。
【００１３】
【特許文献１】
特開平０７―０４５７９９号公報
【００１４】
【発明が解決しようとする課題】
図３の左側に示される０°回転の位置関係で配置されるマクロ１０においては、電源配線２０とＶＤ１４との間のコンタクト２２は５つあり、またグラウンド側電源配線２１とＶＳ１５との間のコンタクト２３も５つある。それに対して、図３の右側に示される９０°回転の位置関係で配置されるマクロ１０においては、電源配線２０とＶＤ１４との間のコンタクト２２は１つであり、またグラウンド側電源配線２１とＶＳ１５との間のコンタクト２３も１つである。従って、９０°回転の位置関係で配置されるマクロ１０においては、電源供給が充分でなくなるという問題が生じる。
【００１５】
このような問題は、電源端子（最上層の電源供給用の配線）のレイアウトがマクロ毎に固定されており、どのような回転角の位置で配置しようが電源端子のパターンは変わらないことに起因する。このために、例えば０°回転の位置関係で配置する場合には良好なコンタクトが実現できるが、９０°回転の位置関係で配置する場合にはコンタクトが不十分となってしまう。
【００１６】
以上を鑑みて、本発明は、配置されるマクロの回転角位置に関係なく良好なコンタクトが実現できる電源端子バターン生成方法を提供することを目的とする。
【課題を解決するための手段】
本発明による電源端子パターン生成方法は、マクロの内部のレイアウトを決定し、該マクロの最上層において電源供給用の電源端子を位置決めする基礎となる端子コアのレイアウトを決定し、チップ内での該マクロの配置情報に応じて該端子コアに基づいて該電源端子のパターンを生成し、前記電源端子パターンは前記マクロに電源を供給する電源配線とは異なる層に設けられ、該電源配線にコンタクトされる各段階を含み、該段階ｃ）は、該マクロに電源を供給する電源配線の延展方向を基準として、該延展方向に０度の回転位置で該マクロを配置する場合には第１の電源端子のパターンを生成し、該延展方向に９０度の回転位置で該マクロを配置する場合には第１の電源端子のパターンとは異なる第２の電源端子のパターンを生成することを特徴とする。
【００１７】
上記電源端子パターン生成方法においては、位置決めする基礎となる端子コアのレイアウトを決定しておき、その後マクロの配置情報に応じて電源端子のパターンを生成するので、電源配線に対して回転角０°で配置される場合には、回転角９０°の方向に電源端子が延展するように電源端子パターンを発生し、電源配線に対して回転角９０°で配置される場合にも、回転角９０°の方向に電源端子が延展するように電源端子パターンを発生することができる。このようにして、配置の回転角に応じて電源端子のパターンを発生することにより、電源端子の延展方向を配置の回転角に応じて変化させ、適切な電源配線とのコンタクトを提供することが可能となる。
【００１８】
また本発明による半導体装置は、所定の方向に延展する第１の電源配線に接続され該所定の方向に第１の角度の回転位置で設けられる第１のマクロと、該所定の方向に延展し該第１の電源配線と同一或いは異なる第２の電源配線に接続され該所定の方向に該第１の角度とは異なる第２の角度の回転位置で設けられる第２のマクロを含み、該第１のマクロは、異なる層の該第１の電源配線にコンタクトを介して接続されるマクロ最上層に設けた第１の電源端子パターンと、該第１の電源端子パターンを除いた全ての内部回路である第１の回路を含み、該第２のマクロは、異なる層の該第２の電源配線にコンタクトを介して接続されるマクロ最上層に設けた第２の電源端子パターンと、該第２の電源端子パターンを除いた全ての内部回路である第２の回路を含み、該第１の電源端子パターンと該第２の電源端子パターンとが異なり、該第１の回路と該第２の回路とが同一であることを特徴とする。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１９】
図４は、本発明による半導体装置のマクロに関する設計方法について示す図である。
【００２０】
図４において、ステップＳＴ１で、電源端子以外のマクロレイアウトを決定する。即ち、最上層の電源供給用の配線である電源端子以外の内部回路の配線等を決定する。これにより例えば、図２（ａ）に示されるようなマクロ内部の配置・配線が決定される。
【００２１】
ステップＳＴ２で、端子コアのレイアウトを決定する。ここで端子コアとは、最上層の電源供給用の配線である電源端子が配置されるべき箇所に対応する端子部分であり、後の段階で電源端子パターンを発生する際に、電源端子パターンが端子コアの箇所を通るようにすることで位置決めの基礎を提供するものである。
【００２２】
図５は、図２（ａ）のマクロの最上層に設けられる端子コアのレイアウトを示す図である。図５に示されるように、電源電圧用端子コア３１とグラウンド電圧用端子コア３２は、例えば正方形の形状を有し、電源電圧用端子及びグラウンド電圧用端子が配置されるべき位置に設けられる。即ち、例えば下層の回路・配線の配置状態に応じ、下層に電源を供給するためにコンタクトをとるべき位置を決定し、決定された位置に基づいて電源電圧用端子コア３１とグラウンド電圧用端子コア３２とが生成される。
【００２３】
図４のステップＳＴ３で、決定されたマクロのレイアウト情報をライブラリに登録し、以降のチップ設計工程で使用可能なように公開する。以上でマクロ設計が終了し、その後チップ設計が行われる。
【００２４】
ステップＳＴ４で、チップ上にマクロを配置する情報に基づいて、各マクロに対してマクロ内の電源端子パターンを発生させる。即ち、あるマクロについて、チップ内のある位置に電源配線に対して回転角０°で配置されることがマクロ配置情報として得られると、マクロ内の最上層において回転角９０°の方向に電源端子が延展するように、電源端子パターンが発生される。またあるマクロについては、チップ内のある位置に電源配線に対して回転角９０°で配置されることがマクロ配置情報として得られると、マクロ内の最上層において回転角９０°の方向に電源端子が延展するように、電源端子パターンが発生される。
【００２５】
この際、電源端子パターンを発生させる基礎として電源電圧用端子コア３１とグラウンド電圧用端子コア３２とを用いる。具体的には、電源端子が電源電圧用端子コア３１の位置或いはグラウンド電圧用端子コア３２の位置を通過するように、電源端子パターンが発生される。
【００２６】
このようにして、配置の回転角に応じて電源端子のパターンを発生することにより、電源端子の延展方向を配置の回転角に応じて変化させ、適切な電源配線とのコンタクトを提供することが可能となる。
【００２７】
更にステップＳＴ５で、チップ上にマクロを配置し、各マクロに対して電源配線を行う。
【００２８】
図６は、配置されたマクロと電源配線との接続を示す図である。
【００２９】
図６においては、図５に示すマクロ１０を、図面横方向を基準として０°回転の位置関係で配置すると共に、それとは別に、図面横方向を基準として９０°回転の位置関係で配置する。この２つのマクロ１０の上部を横切るように電源配線４０及び４１（４１はグラウンド側）が配置される。ここでマクロ１０の最上層にある電源端子は例えば第３層に対応し、電源配線４０及び４１は第４層に対応する。
【００３０】
電源電圧用端子（ＶＤ）３４とグラウンド電圧用端子（ＶＳ）３５は、それぞれ電源電圧用端子コア３１とグラウンド電圧用端子コア３２を通過するように、或いはそれぞれ電源電圧用端子コア３１とグラウンド電圧用端子コア３２を包含するように発生される。電源電圧用端子３４とグラウンド電圧用端子３５が発生される方向は、端子のくしの歯形状の部分が電源配線４０及び４１に直交する方向とされる。電源配線４０と電源電圧用端子３４との間はコンタクト４２により接続され、グラウンド側電源配線４１とグラウンド電圧用端子３５との間はコンタクト４３により接続される。
【００３１】
図６の左側に示される０°回転の位置関係で配置されるマクロ１０においては、電源配線４０と電源電圧用端子３４との間のコンタクト４２は５つあり、またグラウンド側電源配線４１とグラウンド電圧用端子３５との間のコンタクト４３も５つある。また図６の右側に示される９０°回転の位置関係で配置されるマクロ１０においては、電源配線４０と電源電圧用端子３４との間のコンタクト４２は３つであり、またグラウンド側電源配線４１とグラウンド電圧用端子３５との間のコンタクト４３も３つである。従って、０°回転の位置関係で配置されるマクロ１０だけでなく、９０°回転の位置関係で配置されるマクロ１０においても、充分な量の電源を供給することができる。
【００３２】
上記のようにして本発明においては、あるマクロについて、電源配線に対して回転角０°で配置される場合には、マクロ内の最上層において回転角９０°の方向に電源端子が延展するように電源端子パターンを発生し、電源配線に対して回転角９０°で配置される場合には、マクロ内の最上層において回転角９０°の方向に電源端子が延展するように電源端子パターンを発生する。この際、電源端子パターンを発生させる基礎として電源電圧用端子コアとグラウンド電圧用端子コアとを用いることで、容易に電源端子のレイアウトを決定してパターンを発生することができる。このようにして、配置の回転角に応じて電源端子のパターンを発生することにより、電源端子の延展方向を配置の回転角に応じて変化させ、適切な電源配線とのコンタクトを提供することが可能となる。
【００３３】
図７は、従来の半導体装置設計方法により設計され製造された半導体装置の一例を示す図である。また図８は、本発明による半導体装置設計方法により設計され製造された半導体装置の一例を示す図である。
【００３４】
図７の半導体装置は、半導体チップ５１、内部レイアウトが同一な複数のマクロ５２、マクロ５２内の電源電圧用端子５３及びグラウンド電圧用端子５４、電源電圧パッド５５、グラウンド電圧パッド５６、電源電圧配線５７、及びグラウンド電圧配線５８を含む。
【００３５】
内部レイアウトが同一である複数のマクロ５２は、図１に示される従来の設計方法で設計されるマクロであるので、最上層の電源供給用の配線である電源端子のレイアウトも含めて全てのレイアウトが互いに同一となっている。図７の左側に示される０°回転の位置関係で配置されるマクロ５２においては、電源配線とマクロ内電源端子とは直交する関係にある。この結果、電源配線５７と電源電圧用端子５３との間のコンタクトは５つあり、またグラウンド側電源配線５８とグラウンド電圧用端子５４との間のコンタクトも５つある。
【００３６】
それに対して、図７の右側に示される９０°回転の位置関係で配置されるマクロ５２においては、電源配線とマクロ内電源端子とは平行する関係にある。従って、電源配線５７と電源電圧用端子５３との間のコンタクトは１つしかなく、またグラウンド側電源配線５８とグラウンド電圧用端子５４との間のコンタクトも１つしかない。従って、９０°回転の位置関係で配置されるマクロ１０においては、電源供給が充分でなくなるという問題が生じる。
【００３７】
図８の半導体装置は、半導体チップ６１、内部レイアウトが同一な複数のマクロ６２、マクロ６２内の電源電圧用端子６３及びグラウンド電圧用端子６４、電源電圧パッド６５、グラウンド電圧パッド６６、電源電圧配線６７、及びグラウンド電圧配線６８を含む。
【００３８】
内部レイアウトが同一である複数のマクロ６２は、図４に示される本発明による設計方法で設計されるマクロであるので、最上層の電源供給用の配線である電源端子のレイアウトを除いたレイアウトが互いに同一となっている。マクロ６２が半導体チップ６１に配置される際に、電源配線６７及び６８に対する相対的な回転位置に応じて、マクロ６２内の電源端子パターンが発生される。
【００３９】
図８の左側に示される０°回転の位置関係で配置されるマクロ６２においては、電源配線とマクロ内電源端子とは直交する関係にある。この結果、電源配線６７と電源電圧用端子６３との間のコンタクトは５つあり、またグラウンド側電源配線６８とグラウンド電圧用端子６４との間のコンタクトも５つある。
【００４０】
また図８の右側に示される９０°回転の位置関係で配置されるマクロ６２においても、電源配線とマクロ内電源端子とは直交する関係にある。従って、電源配線６７と電源電圧用端子６３との間のコンタクトは４つあり、またグラウンド側電源配線６８とグラウンド電圧用端子６４との間のコンタクトも４つある。
【００４１】
従って、０°回転の位置関係で配置されるマクロ６２と９０°回転の位置関係で配置されるマクロ６２との両方において、充分な電源を供給することができる。このように本発明の設計方法で設計され製造された半導体チップは、電源端子のレイアウトを除いたレイアウトが互いに同一のマクロにおいて、電源配線に対する相対的な角度の相違に応じてパターンが異なるようにマクロ内の電源端子レイアウトが設定されていることを特徴とする。
【００４２】
図９は、本発明による半導体装置設計方法（電源端子パターン生成方法）を実行する装置の構成を示す図である。
【００４３】
図９に示されるように、本発明による半導体装置設計方法を実行する装置は、例えばパーソナルコンピュータやエンジニアリングワークステーション等のコンピュータにより実現される。図９の装置は、コンピュータ５１０と、コンピュータ５１０に接続されるディスプレイ装置５２０、通信装置５２３、及び入力装置よりなる。入力装置は、例えばキーボード５２１及びマウス５２２を含む。コンピュータ５１０は、ＣＰＵ５１１、ＲＡＭ５１２、ＲＯＭ５１３、ハードディスク等の二次記憶装置５１４、可換媒体記憶装置５１５、及びインターフェース５１６を含む。
【００４４】
キーボード５２１及びマウス５２２は、ユーザとのインターフェースを提供するものであり、コンピュータ５１０を操作するための各種コマンドや要求されたデータに対するユーザ応答等が入力される。ディスプレイ装置５２０は、コンピュータ５１０で処理された結果等を表示すると共に、コンピュータ５１０を操作する際にユーザとの対話を可能にするために様々なデータ表示を行う。通信装置５２３は、遠隔地との通信を行なうためのものであり、例えばモデムやネットワークインターフェース等よりなる。
【００４５】
本発明による半導体装置設計方法は、コンピュータ５１０が実行可能なコンピュータプログラムとして提供される。このコンピュータプログラムは、可換媒体記憶装置５１５に装着可能な記憶媒体Ｍに記憶されており、記憶媒体Ｍから可換媒体記憶装置５１５を介して、ＲＡＭ５１２或いは二次記憶装置５１４にロードされる。或いは、このコンピュータプログラムは、遠隔地にある記憶媒体（図示せず）に記憶されており、この記憶媒体から通信装置５２３及びインターフェース５１６を介して、ＲＡＭ５１２或いは二次記憶装置５１４にロードされる。
【００４６】
キーボード５２１及び／又はマウス５２２を介してユーザからプログラム実行指示があると、ＣＰＵ５１１は、記憶媒体Ｍ、遠隔地記憶媒体、或いは二次記憶装置５１４からプログラムをＲＡＭ５１２にロードする。ＣＰＵ５１１は、ＲＡＭ５１２の空き記憶空間をワークエリアとして使用して、ＲＡＭ５１２にロードされたプログラムを実行し、適宜ユーザと対話しながら処理を進める。なおＲＯＭ５１３は、コンピュータ５１０の基本動作を制御するための制御プログラムが格納されている。
【００４７】
このようにして上記コンピュータプログラムを実行することで、上記実施例で説明されたような半導体装置設計方法（電源端子パターン生成方法）を実行することができる。
【００４８】
なお上記実施例の説明において電源端子パターンとしては、櫛の歯型のものを例として示したが、電源端子パターンの形状は櫛の歯型に限られず任意の形状であってよい。例えば、図１０にマクロ１０Ａとして示すように、長方形の形状の電源端子パターン７１及び７２を複数個形成する構成としても良い。この場合例えば、電源配線に対するマクロ配置の相対的な角度の相違に応じて、長方形の長い辺の方向が異なるように電源端子パターンを発生するように構成してよい。
【００４９】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【００５０】
なお本発明は以下を含むものである。
（付記１）ａ）マクロの内部のレイアウトを決定し、
ｂ）該マクロの最上層において電源供給用の電源端子を位置決めする基礎となる端子コアのレイアウトを決定し、
ｃ）チップ内での該マクロの配置情報に応じて該端子コアに基づいて該電源端子のパターンを生成する
各段階を含むことを特徴とする半導体装置における電源端子パターン生成方法。
（付記２）該段階ｃ）は、該電源端子が該端子コアの位置を含むように該電源端子のパターンを生成することを特徴とする付記１記載の電源端子パターン生成方法。
（付記３）該段階ｃ）は、該マクロに電源を供給する電源配線の延展方向を基準として、該延展方向に０度の回転位置で該マクロを配置する場合には第１の電源端子のパターンを生成し、該延展方向に９０度の回転位置で該マクロを配置する場合には第１の電源端子のパターンとは異なる第２の電源端子のパターンを生成することを特徴とする付記１記載の電源端子パターン生成方法。
（付記４）該段階ｃ）は、該第１の電源端子のパターンの主な延展方向が該電源配線の該延展方向と直交するように該第１の電源端子のパターンを生成し、該第２の電源端子のパターンの主な延展方向が該電源配線の該延展方向と直交するように該第２の電源端子のパターンを生成することを特徴とする付記３記載の電源端子パターン生成方法。
（付記５）該電源端子のパターンは櫛の歯型の形状を有することを特徴とする付記１記載の電源端子パターン生成方法。
（付記６）該電源端子のパターンは複数の長方形からなる形状を有することを特徴とする付記１記載の電源端子パターン生成方法。
（付記７）所定の方向に延展する第１の電源配線に接続され該所定の方向に第１の角度の回転位置で設けられる第１のマクロと、
該所定の方向に延展し該第１の電源配線と同一或いは異なる第２の電源配線に接続され該所定の方向に該第１の角度とは異なる第２の角度の回転位置で設けられる第２のマクロ
を含み、該第１のマクロは、
最上層において該第１の電源配線に接続される第１の電源端子パターンと、
該第１の電源端子パターンを除いた全ての内部回路である第１の回路
を含み、該第２のマクロは、
最上層において該第２の電源配線に接続される第２の電源端子パターンと、
該第２の電源端子パターンを除いた全ての内部回路である第２の回路
を含み、該第１の電源端子パターンと該第２の電源端子パターンとが異なり、該第１の回路と該第２の回路とが同一であることを特徴とする半導体装置。
（付記８）該第１の電源端子パターンの主な延展方向が該第１の電源配線の該延展方向と直交し、該第２の電源端子パターンの主な延展方向が該第２の電源配線の該延展方向と直交することを特徴とする付記７記載の半導体装置。
（付記９）該第１及び第２の電源端子のパターンは櫛型の形状を有することを特徴とする付記７記載の半導体装置。
（付記１０）該第１及び第２の電源端子のパターンは複数の長方形からなる形状を有することを特徴とする付記７記載の半導体装置。
（付記１１）該第１の角度は０°であり該第２の角度は９０°であることを特徴とする付記７記載の半導体装置。
【発明の効果】
本発明による電源端子パターン生成方法においては、位置決めする基礎となる端子コアのレイアウトを決定しておき、その後マクロの配置情報に応じて電源端子のパターンを生成するので、電源配線に対して回転角０°で配置される場合には、回転角９０°の方向に電源端子が延展するように電源端子パターンを発生し、電源配線に対して回転角９０°で配置される場合にも、回転角９０°の方向に電源端子が延展するように電源端子パターンを発生することができる。
【００５１】
このようにして、配置の回転角に応じて電源端子のパターンを発生することにより、電源端子の延展方向を配置の回転角に応じて変化させ、適切な電源配線とのコンタクトを提供することが可能となる。
【図面の簡単な説明】
【図１】従来の半導体装置のマクロに関する設計方法について示す図である。
【図２】（ａ）はマクロの内部構成の一例を示す図であり、（ｂ）は（ａ）のマクロの最上層に設けられる電源端子のレイアウトを示す図である。
【図３】配置されたマクロと電源配線との接続を示す図である。
【図４】本発明による半導体装置のマクロに関する設計方法について示す図である。
【図５】図２（ａ）のマクロの最上層に設けられる端子コアのレイアウトを示す図である。
【図６】配置されたマクロと電源配線との接続を示す図である。
【図７】従来の半導体装置設計方法により設計され製造された半導体装置の一例を示す図である。
【図８】本発明による半導体装置設計方法により設計され製造された半導体装置の一例を示す図である。
【図９】本発明による半導体装置設計方法を実行する装置の構成を示す図である。
【図１０】マクロの電源端子パターンの別の一例を示す図である。
【符号の説明】
１０ マクロ
３１ 電源電圧用端子コア
３２ グラウンド電圧用端子コア
３４ 電源電圧用端子（ＶＤ）
３５ グラウンド電圧用端子（ＶＳ）
４０、４１ 電源配線
４２、４３ コンタクト
５１ 半導体チップ
５２ マクロ
５３ 電源電圧用端子
５４ グラウンド電圧用端子
５５ 電源電圧パッド
５６ グラウンド電圧パッド
５７ 電源電圧配線
５８ グラウンド電圧配線
Claims (9)
- ａ）マクロの内部のレイアウトを決定し、
ｂ）該マクロの最上層において電源供給用の電源端子を位置決めする基礎となる端子コアのレイアウトを決定し、
ｃ）チップ内での該マクロの配置情報に応じて該端子コアに基づいて該電源端子のパターンを生成し、
前記電源端子パターンは前記マクロに電源を供給する電源配線とは異なる層に設けられ、該電源配線にコンタクトされる
各段階を含み、
該段階ｃ）は、該マクロに電源を供給する電源配線の延展方向を基準として、該延展方向に０度の回転位置で該マクロを配置する場合には第１の電源端子のパターンを生成し、該延展方向に９０度の回転位置で該マクロを配置する場合には第１の電源端子のパターンとは異なる第２の電源端子のパターンを生成する
ことを特徴とする半導体装置における電源端子パターン生成方法。 - 該段階ｃ）は、該電源端子が該端子コアの位置を含むように該電源端子のパターンを生成することを特徴とする請求項１記載の電源端子パターン生成方法。
- ａ）マクロの内部のレイアウトを決定し、
ｂ）該マクロの最上層において電源供給用の電源端子を位置決めする基礎となる端子コアのレイアウトを決定し、
ｃ）チップ内での該マクロの配置情報に応じて該端子コアに基づいて該電源端子のパターンを生成する
各段階を含み、
該段階ｃ）は、該マクロに電源を供給する電源配線の延展方向を基準として、該延展方向に０度の回転位置で該マクロを配置する場合には第１の電源端子のパターンを生成し、該延展方向に９０度の回転位置で該マクロを配置する場合には第１の電源端子のパターンとは異なる第２の電源端子のパターンを生成し、
該段階ｃ）は、該第１の電源端子のパターンの主な延展方向が該電源配線の該延展方向と直交するように該第１の電源端子のパターンを生成し、該第２の電源端子のパターンの主な延展方向が該電源配線の該延展方向と直交するように該第２の電源端子のパターンを生成することを特徴とする電源端子パターン生成方法。 - 該電源端子のパターンは櫛の歯型の形状を有することを特徴とする請求項１記載の電源端子パターン生成方法。
- 該電源端子のパターンは複数の長方形からなる形状を有することを特徴とする請求項１記載の電源端子パターン生成方法。
- 所定の方向に延展する第１の電源配線に接続され該所定の方向に第１の角度の回転位置で設けられる第１のマクロと、
該所定の方向に延展し該第１の電源配線と同一或いは異なる第２の電源配線に接続され該所定の方向に該第１の角度とは異なる第２の角度の回転位置で設けられる第２のマクロを含み、該第１のマクロは、
異なる層の該第１の電源配線にコンタクトを介して接続されるマクロ最上層に設けた第１の電源端子パターンと、
該第１の電源端子パターンを除いた全ての内部回路である第１の回路
を含み、該第２のマクロは、
異なる層の該第２の電源配線にコンタクトを介して接続されるマクロ最上層に設けた第２の電源端子パターンと、
該第２の電源端子パターンを除いた全ての内部回路である第２の回路
を含み、該第１の電源端子パターンと該第２の電源端子パターンとが異なり、該第１の回路と該第２の回路とが同一であることを特徴とする半導体装置。 - 所定の方向に延展する第１の電源配線に接続され該所定の方向に第１の角度の回転位置で設けられる第１のマクロと、
該所定の方向に延展し該第１の電源配線と同一或いは異なる第２の電源配線に接続され該所定の方向に該第１の角度とは異なる第２の角度の回転位置で設けられる第２のマクロを含み、該第１のマクロは、
最上層において該第１の電源配線に接続される第１の電源端子パターンと、
該第１の電源端子パターンを除いた全ての内部回路である第１の回路
を含み、該第２のマクロは、
最上層において該第２の電源配線に接続される第２の電源端子パターンと、
該第２の電源端子パターンを除いた全ての内部回路である第２の回路
を含み、該第１の電源端子パターンと該第２の電源端子パターンとが異なり、該第１の回路と該第２の回路とが同一であり、
該第１の電源端子パターンの主な延展方向が該第１の電源配線の該延展方向と直交し、該第２の電源端子パターンの主な延展方向が該第２の電源配線の該延展方向と直交することを特徴とする半導体装置。 - 該第１及び第２の電源端子のパターンは櫛型の形状を有することを特徴とする請求項７記載の半導体装置。
- 該第１及び第２の電源端子のパターンは複数の長方形からなる形状を有することを特徴とする請求項７記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002336152A JP4447210B2 (ja) | 2002-11-20 | 2002-11-20 | 電源端子パターン生成方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002336152A JP4447210B2 (ja) | 2002-11-20 | 2002-11-20 | 電源端子パターン生成方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004172345A JP2004172345A (ja) | 2004-06-17 |
| JP4447210B2 true JP4447210B2 (ja) | 2010-04-07 |
Family
ID=32700067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002336152A Expired - Fee Related JP4447210B2 (ja) | 2002-11-20 | 2002-11-20 | 電源端子パターン生成方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4447210B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5301879B2 (ja) * | 2008-05-26 | 2013-09-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5299198B2 (ja) * | 2009-09-29 | 2013-09-25 | 富士通セミコンダクター株式会社 | 設計支援プログラム、設計支援装置、および設計支援方法 |
-
2002
- 2002-11-20 JP JP2002336152A patent/JP4447210B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004172345A (ja) | 2004-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11281835B2 (en) | Cell layout and structure | |
| JP2006196627A (ja) | 半導体装置、及び半導体装置の設計プログラム | |
| US9262570B2 (en) | Layout boundary method | |
| US6815811B2 (en) | Semiconductor integrated circuit with dummy patterns | |
| JPH02115979A (ja) | 半導体集積回路装置のマスクパターンのコンパクション処理方法 | |
| JP3548553B2 (ja) | 半導体装置およびその内部電源端子間の電源配線方法 | |
| JP2002334933A (ja) | タップ・セルを有する集積回路及び集積回路にタップ・セルを配置するための方法 | |
| JP4447210B2 (ja) | 電源端子パターン生成方法及び半導体装置 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| US7958467B2 (en) | Deterministic system and method for generating wiring layouts for integrated circuits | |
| JP2004220132A (ja) | 配線図形検証方法、プログラム及び装置 | |
| JP2002190572A (ja) | 半導体装置、レイアウトデータ設計装置、及び記録媒体 | |
| US20060190895A1 (en) | Method and program for designing semiconductor device | |
| JP2009252805A (ja) | 半導体集積回路、半導体集積回路のレイアウト方法およびレイアウトプログラム | |
| JP2910734B2 (ja) | レイアウト方法 | |
| US20090113374A1 (en) | Method for designing semiconductor device layout and layout design supporting apparatus | |
| WO1998055950A1 (en) | Integrated circuit layout synthesis tool | |
| JP3071617B2 (ja) | 半導体設計方法及び半導体設計装置 | |
| JP2001223273A (ja) | 半導体集積回路の配線パターン作成方法及びその装置、記録媒体、半導体集積回路装置 | |
| JPH0794587A (ja) | 半導体装置、半導体設計方法及びその設計装置 | |
| Shin et al. | A Custom IC Layout Generation Engine Based on Dynamic Templates and Grids | |
| JPH11233636A (ja) | 半導体集積回路装置及びそのレイアウト設計方法 | |
| JP2007081270A (ja) | 半導体装置および集積回路の設計方法 | |
| JP2002203001A (ja) | 電源配線設計装置 | |
| JPH04302161A (ja) | 集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050921 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4447210 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |