JP4445029B2 - 複数の領域に高周波回路を設計するプロセス - Google Patents
複数の領域に高周波回路を設計するプロセス Download PDFInfo
- Publication number
- JP4445029B2 JP4445029B2 JP2008332485A JP2008332485A JP4445029B2 JP 4445029 B2 JP4445029 B2 JP 4445029B2 JP 2008332485 A JP2008332485 A JP 2008332485A JP 2008332485 A JP2008332485 A JP 2008332485A JP 4445029 B2 JP4445029 B2 JP 4445029B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- prototype
- area
- production
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
ることができる。図1A、2A、および3Aは、それぞれ、抵抗、キャパシター、およびインダクターの一次の高周波モデルを描画する。図1B、2B、および3Bは、高周波上で、それぞれ、図1Aのモデルにより示されるインピーダンスの実数部、2πfにより分割される図2Aのモデルにより示されるアドミタンスの虚数部、2πfにより分割される図3Aのモデルにより示されるインピーダンスの虚数部のプロットである。(図1B、2B、および3Bにおいて、両軸は、log10スケール軸であると仮定する)。
「高」周波は、環境に依存し、前記のより高度な回路解析技術が必要かどうか、対応する波長が、包含される回路素子の平均サイズに匹敵するかまたはそれ未満かどうか、一次パラメーター値に比べて寄生リアクタンスが重要かどうか、および高調波における不特定の応答が回路性能に寄与するかどうかというようないくつかの要因の考察を含む。これらの要因を考慮して、「高」周波は、一般的に、RF周波数およびマイクロ波周波数を含む、VHF帯域内のまたはVHF帯域に先行するどこかの点を越えるいずれかの周波数である。
図4を参照すると、原型領域および生産領域を含むがこれらに限られない、複数の領域に高周波回路を設計するプロセスの第1の実施の形態が図解される。この特定の実施の形態は、第1および第2の領域に関連して論じられるが、この発明は2つの領域を含む情況に限定されず、3つ以上の領域を包含する情況を含むことが理解されるべきである。
上述したプロセスの一例を、図8A、8B、および8Cの3つのキャパシターテンプレートに関連して、記載する。多くの他の例が可能なので、この例は、限定するものと解するべきでない。この例において、各テンプレートは、部品の表面実装型具現化が図7Bの回路基板の上面に実装される対応する原型領域実装にマッピングされ、また、部品が図7Aの回路基板の上層704に集積される対応する生産領域実装にマッピングされる。次に、テンプレート毎に、2つの実装の各々に対してモデルが導き出され、2つの実装が互換性があることを保証するためにモデル特性が比較される。以下は、各テンプレートの実装の各々に対して付随されるモデリング(modeling)手続きを詳細に記載する。
図11Aを参照すると、この発明のプロダクトの第1の実施形態、すなわち、高周波回路の1つ以上の第1および第2領域における互換性のある実装1102、1104が図解される。プロダクトは、特定数字1106により示されるように、第1および第2の実装だけから構成してもよいし、または、特定数字1108により示すように、対応する1つ以上の回路素子を含んでいてもよい。この場合も先の例と同様に、人間が読み出すことができる、または聞くことができる媒体上で、データまたはデータ構造の形態でプロセッサーが読み出し可能な媒体上で、または物理回路として、実装が具現化される形態を含むがこれらに限定されない、何らかの実体的な形態でこれらの互換性のある実装を具現化してもよい。同様に、存在するなら、1つ以上の回路素子のパラメーター化された表示、例えば、回路設計者に意味を有するパラメーター化された表示を含んでいても良い。
図12Aを参照すると、この発明に従うシステムの第1の実施形態は、プロセッサー1202、ユーザーインターフェース1204、および図示するように一緒に接続されたプロセッサー読み出し可能な媒体1206から構成される。さらに、他のプロセッサーと情報を交換するための1つ以上のインターフェース1207を設けても良い。
Claims (20)
- 下記を具備する、生産領域とプロトタイプ領域において回路を設計する方法:
少なくとも1つの回路素子をサポートするために生産領域回路基板に関連する少なくとも1つのパラメーターを前記生産領域のために取得する;
前記少なくとも1つの生産領域パラメーターに応答して、前記生産領域回路基板に関連する送信媒体に関連する少なくとも1つのパラメーターを導き出す;
少なくとも1つの回路素子をサポートするためのプロトタイプ領域回路基板に関連する前記少なくとも1つのパラメーターを前記プロトタイプ領域のために取得する;
前記少なくとも1つの生産領域パラメーターに応答して、前記プロトタイプ領域回路基板に関連する送信媒体に関連する少なくとも1つのパラメーターを導き出す;
前記生産領域およびプロトタイプ領域のための前記基板パラメーターおよび送信媒体パラメーターに応答して、前記少なくとも1つの回路素子に対して前記生産領域およびプロトタイプ領域において、互換性のある実装と、前記生産領域およびプロトタイプ領域内の互換性のある実装のモデルを導き出す、前記モデルの一方の特性は、所望の周波数レンジを介して前記モデルの他方の対応する特性に一致する。 - 前記生産領域およびプロトタイプ領域における前記回路基板は回路ボードである、請求項1の方法。
- 前記生産領域およびプロトタイプ領域における前記回路基板は、プリント基板である、請求項1の方法。
- 前記生産領域およびプロトタイプ領域における前記回路基板は、シリコン基板である、請求項1の方法。
- 前記生産領域およびプロトタイプ領域における前記回路基板は低温同時焼成セラミックである、請求項1の方法。
- 前記生産領域回路基板は、複数の層を有する基板である、請求項1の方法。
- 前記生産領域回路基板の層は、マイクロバイア(microvia)層を有する、請求項6の方法。
- 前記実装は高周波実装である、請求項1の方法。
- 前記モデルの一方の一次特性を前記所望の周波数レンジを介して前記モデルの他方の対応する一次特性に一致させることをさらに具備する、請求項1の方法。
- 前記モデルの一方の一次および二次特性を前記所望の周波数レンジを介して、前記モデルの他方の対応する一次および二次特性にそれぞれ一致させることをさらに具備し、前記一次特性は、非寄生特性を表し、前記二次特性は寄生特性を表す、請求項1の方法。
- 下記を具備するコンピュータプログラム:
生産領域およびプロトタイプ領域において回路を設計するためのコンピュータ読み取り可能なコードは、下記を具備する:
少なくとも1つの回路素子をサポートするための生産領域回路基板に関連する少なくとも1つのパラメーターを前記生産領域のために取得するためのコンピュータ読み取り可能コード;
前記少なくとも1つの生産領域パラメーターに応答して、前記生産領域回路基板に関連する送信媒体に関連する少なくとも1つのパラメーターを導き出すためのコンピュータ読み取り可能コード;
少なくとも1つの回路素子をサポートするための生産領域回路基板に関連する前記少なくとも1つのパラメーターを前記プロトタイプ領域のために取得する;
少なくとも1つの生産領域パラメーターに応答して、前記プロトタイプ領域回路基板に関連する送信媒体に関連する少なくとも1つのパラメーターを導き出す;および
前記生産領域およびプロトタイプ領域のための前記基板パラメーターおよび送信媒体パラメーターに応答して、前記少なくとも1つの回路素子のための前記生産領域およびプロトタイプ領域において互換性のある実装と、前記生産およびプロトタイプ領域における前記互換性のある実装のモデルを導き出す、前記モデルの一方の特性は、所望の周波数レンジを介して前記モデルの他方の対応する特性と一致する。 - 下記を具備する互換性のある回路:
少なくとも1つの回路素子をサポートするために生産領域回路基板に関連する少なくとも1つのパラメータと、前記生産領域回路基板に関連する送信媒体に関連する少なくとも1つのパラメータとを含む、回路;
少なくとも1つの回路素子をサポートするためのプロトタイプ領域回路基板に関連する少なくとも1つのパラメータと、前記プロトタイプ領域回路基板に関連する送信媒体に関連する少なくとも1つのパラメータを含む、プロトタイプ領域における第2の回路;
前記生産領域およびプロトタイプ領域のための前記基板パラメータおよび送信媒体パラメータに応答して、前記少なくとも1つの回路素子に対して前記生産領域およびプロトタイプ領域において導き出された、前記生産領域およびプロトタイプ領域内の互換性のある実装のモデルの一方の特性は、所望の周波数レンジを介して前記モデルの他方の対応する特性と一致する。 - 前記生産領域における前記第1の回路素子は集積回路素子であり、前記プロトタイプ領域における前記第2の回路素子は表面実装素子である、請求項12の互換性のある回路。
- 前記第1および第2の回路素子は抵抗器である、請求項12の互換性のある回路。
- 前記第1および第2の回路素子はキャパシターである請求項12の互換性のある回路。
- 前記第1および第2の回路素子はインダクターである、請求項12の互換性のある回路。
- 前記第1および第2の回路実装のパラメータは、プロセッサ読み取り可能媒体上に明白に具現される、請求項12の互換性のある回路。
- 前記第1および第2の回路実装のパラメータは、可聴媒体上に明白に具現される、請求項12の互換性のある回路。
- 前記第1および第2の回路は物理回路として明白に具現される、請求項12の互換性のある回路。
- 生産領域およびプロトタイプ領域において回路を設計する装置において、
前記生産領域に関して、少なくとも1つの回路素子をサポートする生産領域回路基板に関連する少なくとも1つのパラメータを取得する手段と、
前記少なくとも1つの生産領域パラメータに応答して、前記生産領域回路基板に関連する送信媒体に関連する少なくとも1つの生産領域パラメータを導き出す手段と、
前記プロトタイプ領域に関して、少なくとも1つの回路素子をサポートするプロトタイプ領域回路基板に関連する前記少なくとも1つのパラメータを取得する手段と、
前記少なくとも1つの生産領域パラメータに応答して、前記プロトタイプ領域回路基板に関連する送信媒体に関連する少なくとも1つの生産領域パラメータを導き出す手段と、
前記生産領域および前記プロトタイプ領域に関する前記基板および送信媒体パラメータに応答して、前記少なくとも1つの回路素子に関する前記生産領域および前記プロトタイプ領域における互換性のある実装と、前記生産領域および前記プロトタイプ領域における前記互換性のある実装のモデルとを導き出す手段と、
を備え、前記モデルの1つの特性が、所望の周波数レンジにわたって前記モデルの他方の対応する特性と一致する、装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/011,611 US6725430B2 (en) | 2001-11-05 | 2001-11-05 | Process for designing high frequency circuits in multiple domains |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003542523A Division JP4455882B2 (ja) | 2001-11-05 | 2002-11-01 | 複数の領域に高周波回路を設計するプロセス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009151794A JP2009151794A (ja) | 2009-07-09 |
JP4445029B2 true JP4445029B2 (ja) | 2010-04-07 |
Family
ID=21751192
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003542523A Expired - Fee Related JP4455882B2 (ja) | 2001-11-05 | 2002-11-01 | 複数の領域に高周波回路を設計するプロセス |
JP2008332485A Expired - Fee Related JP4445029B2 (ja) | 2001-11-05 | 2008-12-26 | 複数の領域に高周波回路を設計するプロセス |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003542523A Expired - Fee Related JP4455882B2 (ja) | 2001-11-05 | 2002-11-01 | 複数の領域に高周波回路を設計するプロセス |
Country Status (6)
Country | Link |
---|---|
US (1) | US6725430B2 (ja) |
EP (1) | EP1466278A2 (ja) |
JP (2) | JP4455882B2 (ja) |
CN (1) | CN100428245C (ja) |
MX (1) | MXPA04004334A (ja) |
WO (1) | WO2003040970A2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6618837B1 (en) | 2000-09-14 | 2003-09-09 | Cadence Design Systems, Inc. | MOSFET modeling for IC design accurate for high frequencies |
US20040108134A1 (en) * | 2002-10-11 | 2004-06-10 | Borland William J. | Printed wiring boards having low inductance embedded capacitors and methods of making same |
US7028277B2 (en) * | 2002-12-20 | 2006-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process related deviation corrected parasitic capacitance modeling method |
US6976233B1 (en) * | 2003-02-13 | 2005-12-13 | Hewlett-Packard Development Company, L.P. | Signal via impedance verification tool |
US7075532B2 (en) * | 2003-05-23 | 2006-07-11 | International Business Machines Corporation | Robust tetrahedralization and triangulation method with applications in VLSI layout design and manufacturability |
US7107555B2 (en) * | 2003-07-31 | 2006-09-12 | Taiyo Yuden Co., Ltd. | Method and apparatus for designing high-frequency circuit, and display method for use in designing high-frequency circuit |
DE102005016459A1 (de) * | 2005-04-11 | 2006-10-12 | Atmel Germany Gmbh | Verfahren zum Entwurf einer Schaltung, insbesondere mit einem aktiven Bauelement |
US7596771B2 (en) * | 2005-05-10 | 2009-09-29 | Texas Instruments Incorporated | Distributed element generator, method of generating distributed elements and an electronic design automation tool employing the same |
US7574683B2 (en) * | 2005-08-05 | 2009-08-11 | John Wilson | Automating power domains in electronic design automation |
JP2007334775A (ja) * | 2006-06-16 | 2007-12-27 | Fujitsu Ltd | 回路解析装置、回路解析方法および回路解析プログラム |
US7797663B2 (en) * | 2007-04-04 | 2010-09-14 | Cisco Technology, Inc. | Conductive dome probes for measuring system level multi-GHZ signals |
JP2009058371A (ja) * | 2007-08-31 | 2009-03-19 | Toshiba Corp | T型伝送回路の等価回路抽出方法 |
US8620612B2 (en) | 2008-12-10 | 2013-12-31 | Taiyo Yuden Co., Ltd. | Equivalent circuit of inductance element, method of analyzing circuit constant, circuit constant analysis program, device for analyzing circuit constant, circuit simulator |
US8370774B2 (en) * | 2010-08-30 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Constructing mapping between model parameters and electrical parameters |
US11568117B2 (en) * | 2020-03-09 | 2023-01-31 | Synopsys, Inc. | Generating simulation-friendly compact physical models for passive structures |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5396053A (en) * | 1988-10-21 | 1995-03-07 | Symbol Technologies, Inc. | Method of adjusting electrical circuit parameters during manufacture of a bar code scanner |
US5495419A (en) * | 1994-04-19 | 1996-02-27 | Lsi Logic Corporation | Integrated circuit physical design automation system utilizing optimization process decomposition and parallel processing |
US5578860A (en) * | 1995-05-01 | 1996-11-26 | Motorola, Inc. | Monolithic high frequency integrated circuit structure having a grounded source configuration |
US5718439A (en) * | 1996-05-31 | 1998-02-17 | Wang; Frank | Stroller with detachable seat member |
US5956496A (en) * | 1996-12-09 | 1999-09-21 | International Business Machines Corporation | Automated method for circuit optimization |
US6289490B1 (en) * | 1997-10-31 | 2001-09-11 | The Board Of Trustees Of The Leland Stanford Junior University | Optimization of integrated circuit properties through constraints using a dominant time constant |
-
2001
- 2001-11-05 US US10/011,611 patent/US6725430B2/en not_active Expired - Fee Related
-
2002
- 2002-11-01 WO PCT/US2002/035268 patent/WO2003040970A2/en active Application Filing
- 2002-11-01 MX MXPA04004334A patent/MXPA04004334A/es active IP Right Grant
- 2002-11-01 JP JP2003542523A patent/JP4455882B2/ja not_active Expired - Fee Related
- 2002-11-01 CN CNB028267354A patent/CN100428245C/zh not_active Expired - Fee Related
- 2002-11-01 EP EP02793870A patent/EP1466278A2/en not_active Withdrawn
-
2008
- 2008-12-26 JP JP2008332485A patent/JP4445029B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005534083A (ja) | 2005-11-10 |
JP4455882B2 (ja) | 2010-04-21 |
MXPA04004334A (es) | 2004-08-11 |
CN100428245C (zh) | 2008-10-22 |
WO2003040970A8 (en) | 2004-05-27 |
US20030101418A1 (en) | 2003-05-29 |
WO2003040970A2 (en) | 2003-05-15 |
CN1613076A (zh) | 2005-05-04 |
US6725430B2 (en) | 2004-04-20 |
EP1466278A2 (en) | 2004-10-13 |
JP2009151794A (ja) | 2009-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4445029B2 (ja) | 複数の領域に高周波回路を設計するプロセス | |
JP3501674B2 (ja) | プリント回路基板特性評価装置、プリント回路基板特性評価方法、及び記憶媒体 | |
US7269810B1 (en) | Global equivalent circuit modeling system for substrate mounted circuit components incorporating substrate dependent characteristics | |
US20060070015A1 (en) | Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon | |
JP2001318961A (ja) | 設計支援ツール及び設計支援方法 | |
US7496875B2 (en) | Designing method for designing electronic component | |
Erdin et al. | Multi-objective optimization of decoupling capacitors for placement and component value | |
Wu et al. | Delaunay–Voronoi modeling of power-ground planes with source port correction | |
JPH1194889A (ja) | 多層基板からの放射電磁波解析装置 | |
Alam et al. | Effectiveness of embedded capacitors in reducing the number of surface mount capacitors for decoupling applications | |
WO2003090129A1 (en) | Global equivalent circuit modeling system for substrate mounted circuit components incoporating substrate dependent characteristics | |
JP2004235279A (ja) | インダクタ素子のシミュレーション方法及びその等価回路 | |
Riener et al. | 3D modeling of inductive and capacitive coupling between surface‐mounted multilayer‐capacitors | |
TW561368B (en) | High frequency electronic component and design method thereof | |
De Paulis et al. | A methodical approach for PCB PDN decoupling minimizing overdesign with genetic algorithm optimization | |
Duan et al. | Fast and concurrent simulations for SI, PI, and EMI analysis of multilayer printed circuit boards | |
Hsieh et al. | A new approach for fast analysis of spurious emissions from RF/microwave circuits | |
Bednarz et al. | MoM-based foster-type circuit model for lossy wire-interconnection structures | |
Menićanin et al. | RF equivalent circuit modeling of surface mounted components for PCB applications | |
O’Reilly et al. | Integrated passives in advanced printed wiring boards | |
Damnjanović et al. | Comparison of different structures of ferrite EMI suppressors | |
Erdin et al. | A Domain Decomposition Approach for Assessment of Decoupling Capacitors in Practical PDNs | |
Toyota et al. | Suppression of power-bus resonance by lossy resonator filter consisting of open stub and magnetic thin film | |
Behagi | RF and Microwave Circuit Design | |
Cömert et al. | A 3-D Single-stage Differential Mode Filter Modeling with Mutual Couplings and Layout Optimizations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100114 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |