CN100428245C

CN100428245C - 在多重域内设计高频电路的过程

Info

Publication number: CN100428245C
Application number: CNB028267354A
Authority: CN
Inventors: P·J·德拉克斯勒; W·沃戴尔
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2001-11-05
Filing date: 2002-11-01
Publication date: 2008-10-22
Anticipated expiration: 2022-11-01
Also published as: EP1466278A2; JP2005534083A; JP4455882B2; US6725430B2; WO2003040970A2; US20030101418A1; JP2009151794A; WO2003040970A8; JP4445029B2; MXPA04004334A; CN1613076A

Abstract

描述了在多个域设计一高频电路的过程，多个域如原型域和产品域。此过程从为每个域获得一个或多个参数开始，如为衬底的每层、层及层内材料所定义的物理参数，或者为每层、层上或层内的传输媒质所定义的电气参数。一旦获得第一个和第二个域的参数，此过程则继续到对这些参数的一个或多个响应而导出一个或多个电路元件的第一和第二域内的可互换实现。

Description

在多重域内设计高频电路的过程

技术领域

本发明涉及高频电路设计的领域，包括但不限于RF和微波电路设计，尤其涉及同时可互换进入多个域的高频电路设计，如原型和产品域。

背景技术

在十九世纪末，Heinrich Hertz确认了J.C.Maxwell波动方程式并且证明了电磁能量以长横波的形式穿过空气辐射之后，产生了多个领域的尝试，从出现在二十世纪前半期的无线电、电视及声纳到在二十世纪后半期流行的无线通信包括蜂窝、PCS、固定无线及卫星通信。

随着这些应用的发展，出现要使用越来越高工作频率的趋势，不仅因为高频比低频有利于实现更快更高容量的信息传输，而且因为高频传输比低频传输更高效需要更小的电路元件。为了支持这些应用，电器工程师和电路设计者已经不得不开发可以工作在高频的电路。

这提出了一个重大挑战，因为在高频许多电路元件如电阻、电容及电感通常会偏离它们的理想性态状态一些。综述此问题，当与电路元件的物理大小相比时在高频处电压和电流不再是空间上均匀的，而是必须被看作传播的波，如横电磁(TEM)波，其中电和磁域分量彼此正交且与传播方向正交。从而电路元件被建模为遵守Kirchoff电路定律的理想的集总元件的传统电路分析技术不再适用，因为它们忽略了高频时发生的电压和电流的空间变化，没有考虑电路元件偏离它们的理想性态状态的方式。而是需要使用传输线和分布元件的更高级的模型，它们考虑了电压和电流的这种空间变化，考虑了电路元件的频率依赖的性态。

高频电路元件的非理想性态参考图1A、2A及3A被示出，图1A、2A及3A分别描绘了电阻、电容及电感的简化的一阶高频模型，而图1B、2B、3B分别是高频上图1A模型显示出的阻抗实部的曲线、图2A模型显示出的阻抗虚部除以2πf的曲线以及图3A模型显示出的阻抗虚部除以2πf的曲线(在图1B、2B和3B中，轴线都破假定为log₁₀标度的轴)。

参考图1A，电阻R被建模为两个电感彼此串联以及电容C和电阻R并联组合。电感L是表示至电阻R的导线的模型，C代表杂散电容。参考图1B，虚线代表电阻R的理想性态，而实线代表高频时电阻显示出的依赖频率的性态。如所说明的，由于杂散电容的影响阻抗的实部从值R开始随着频率增加逐渐减小，从标有102的点开始。

参考图2A，电容C被建模为电容L与电阻R_S串联以及电容C和电阻R_e并联。电感L代表寄生导线电感，串联电阻R_S表示经过导线的损耗。电阻R_e代表高频时经过电容电解质的损耗。参考图2B，虚线代表电容的理想性态，而实线表示高频时电容的性态。如所说明的，电容开始显示理想性态(其中导纳的虚部除以2πf是常数不随频率变化，当它们在以log₁₀为标度的轴上绘时)。接着，随着频率增加，此导纳参数在标有数字104的点处开始增加。

参考图3A，电感L被建模为并联电容C_s与电感L和串联电阻R_S的串联组合并联。并联电容C_s代表电感的邻近线圈引入的寄生电容，串联电阻R_S表示经过电感线圈和导线发生的损耗。参考图3B，虚线代表电感的理想性态，而实线代表高频时电感的性态。如所说明的，电感开始显示理想性态(其中阻抗的虚部除以2πf是常数不随频率变化，当它们在以log₁₀为标度的轴上被绘时)。接着，随着频率增加，此阻抗参数在标有数字106的点处开始增加。

这点上，自然要考虑的一个问题是，什么频率是“高”频？答案是，“高”频是决定于环境并且包括几种因素的考虑的频率，几种因素如：是否需要上述较复杂的电路分析技术，相应波长是否相当于或小于所涉及的电路元件的物理尺寸，以及它们的较高谐波上的未指定响应是否对电路性态产生影响。参考下表，此表是电子及电气工程师协会(IEEE)详述的频谱分类，可以看出波长从与通常电路元件的物理尺寸可比较在VHF频带之内或之前某位置的点开始。根据此因素以及其它上述因素，一般规则是，“高”频是高于VHF频带之内或之前某个位置的一点的任何频率。同时，RF频率一般认为从VHF频带内的某个位置被延伸至S频带(包括S频带)，因此“高”频一般被认为包括RF频率。而且，微波频率一般被认为从C频带开始延伸，因此“高”频一般被认为也包括微波频率。

频带

频率

自由空间内的波长

ELF(极低频)	30-300Hz	1000-10000km
ELF(极低频)	30-300Hz	1000-10000km	VF(语音频)	300-3000Hz	10-1000km
VLF(很低频)	3-30kHz	10-100km	VF(语音频)	300-3000Hz	10-1000km
VLF(很低频)	3-30kHz	10-100km	LF(低频)	30-300kHz	1-10km
MF(中频)	300-3000kHz	0.1-1km	LF(低频)	30-300kHz	1-10km
MF(中频)	300-3000kHz	0.1-1km	HF(高频)	3-30MHz	10-100m
VHF(甚高频)	30-300MHz	1-10m	HF(高频)	3-30MHz	10-100m
VHF(甚高频)	30-300MHz	1-10m	UHF(特高频)	300-3000MHz	10-100cm
SHF(超高频)	3-30GHz	1-10cm	UHF(特高频)	300-3000MHz	10-100cm
SHF(超高频)	3-30GHz	1-10cm	EHF(极高频)	30-300GHz	0.1-1cm
丝米	300-3000GHz	0.1-1mm	EHF(极高频)	30-300GHz	0.1-1cm
丝米	300-3000GHz	0.1-1mm	P频带	0.23-1GHz	30-130cm
L频带	1-2GHz	15-30cm	P频带	0.23-1GHz	30-130cm
L频带	1-2GHz	15-30cm	S频带	2-4GHz	7.5-15cm
C频带	4-8GHz	3.75-7.5cm	S频带	2-4GHz	7.5-15cm
C频带	4-8GHz	3.75-7.5cm	X频带	8-12.5GHz	2.4-3.75cm
Ku频带	12.5-18GHz	1.67-2.4cm	X频带	8-12.5GHz	2.4-3.75cm
Ku频带	12.5-18GHz	1.67-2.4cm	K频带	18-26.5GHz	1.13-1.67cm
Ka频带	26.5-40GHz	0.75-1.13cm	K频带	18-26.5GHz	1.13-1.67cm
Ka频带	26.5-40GHz	0.75-1.13cm	丝米波	40-300GHz	1-7.5mm
亚毫米波	300-3000GHz	0.1-1mm	丝米波	40-300GHz	1-7.5mm

高频电路的设计通常经历两个不同的阶段、一个原型阶段和一个产品阶段。在原型阶段(有时候也称为产品前阶段)期间，一个或多个电路原型通常被建立，然后被测试以确认电路以预期目的工作。在此阶段期间，电路通常被调谐。为了能够简单灵活地进行对调谐固有的改变，通常电路元件被实现为表面安装设备(SMD)，在SMD内电路元件被安装和焊接在适当的衬底表面上，衬底如印刷线路板(PWB)或印刷电路板(PCB)。因为元件被安装在衬底表面，所以它们可以被触及并且容易被改变。

表面安装设备的示例包括铝制或铍制薄膜芯片电阻、陶瓷单层或多层电容、以及绕线或平面线圈电感。当前的薄膜芯片电阻可用下列尺寸代码：0402、0603、0805、1206、以及1218(前两位数代表的数字乘十是以密耳为单位的电阻长度；后两位数代表的数字乘十是以密耳为单位的电阻宽度，因此尺寸代码0402的电阻长度为40密耳且宽度为20密耳)。对于这些设备，电阻值从1/10Ω到几MΩ。当前表面安装电容大小可以从单层配置的15平方密耳到多层配置的400乘425密耳。这些设备的电容值从0.1pF到几μF。当前表面安装的绕线电感大小可以从60乘30密耳到180乘120密耳。这些设备的电感值从1nh到1000μH。平面线圈实现的可用尺寸小至2mm乘2mm，电感值从1到500nH。(为了比较，要注意1mil＝0.0001inch＝0.0254)

在产品阶段期间，设计通常被固定，然后电路的产品体积被制造。因为进一步的设计改变通常不可能，所以减少或消除对表面安装实现的需要。然而，表面安装实现通常被属于在产品阶段内，即使较便宜且需要比表面安装实现较小的板空间的可选实现可用。

由于如多层印刷线路板(PWB)和印刷电路板(PCB)的多层衬底的出现，一个近来已变得可用的这样的可选实现是集成实现，其中组件被集成进多层衬底的一层或多层。现在，这些集成实现对于无源组件可用，即电阻、电容和电抗，而且期望集成实现不久将变得对于另外组件可用，如有源组件、以及如SAW滤波器的表面声波(SAW)组件。在这些集成实现中，组件通常在多层PWB或PCB最上层部分上一个或多个微通道层内被综合。这些集成实现为每个组件提供1-2￠的节省费用，且与相应的表面安装实现相比消耗较少的表面板空间。

然而，尽管这些优点，表面安装实现仍然属于产品阶段，因为一般认为将其切换至集成实现太冒险，即使对于大批量生产流水作业而言。担忧的是：集成实现将引入非期望寄生电容值或电感值，或者在高频处偏离它们的预期性态，产生不可接受的电路性态或降级。因为在产品阶段这种类型的冒险一般被避免，集成实现一般不被利用，尽管可能有代价和板空间节省。

在2001年度IEEE MTT-S文摘的2083-2086页上M.H.Bakr等人发表的“SMX-A Novel Object-Oriented Optimization System”中，以及在关于微波理论和技术的IEEE学报第48卷第12号、2000年12月份的2297-2306页上M.H.Bahr等人发表的“Space-Mapping Optimization of Microwave CircuitsExploiting Surrogate Models”中，某种空间映射技术被提出用于粗和细模型之间的切换，但是两个模型仅在一个域内被表示，被集中在一个实现上，因此远不能成为上述问题的解决方法。

因此，需要使这些可选集成实现在高频电路的产品阶段期间被更加充分利用的技术。

发明内容

本发明提供在多个域内设计一高频电路的过程，多个域如原型域和产品域。此过程始于从获得一个或多个涉及第一个域的参数以及一个或多个涉及第二个域的参数。

用于两个域的一个或多个参数涉及，用于支持一个或多个电路元件的衬底或者衬底上或内的传输媒质。用于两个域的衬底可以是支持一个或多个电路元件的任何适用元件，所述电路元件包括但不受限于PWB(印刷线路板)(出于揭示目的被定义得包括PCB(印刷电路板))、硅、或低温协同焙烧成陶瓷(LTCC)。单层和多层衬底都可能，可能具有被实现为微通道层的一个或多个最高层或最底层。

用于两个域的一个或多个参数可以是物理参数，对于衬底的每个层包括但不受限于定义层及层内材料的参数，包括介电常数(ε_r)、导磁率(μ_r)、损耗正切(tanΔ_s)、高度(h)或高度范围；定义有关层的金属化的参数包括电导率(σ_r)、厚度(t)、以及腐蚀因数；定义层堆积的参数包括接地配置、功率以及信号平面；定义轨迹规则的参数包括最小和最大线间距和宽度；以及定义通道规则的参数包括通道堆叠相关性、通道孔大小或大小范围、通道间隔或间隔范围、以及通道孔焊盘大小要求或相关性。

对于每层和对于一个或多个可能的接地平面配制，用于两个域的一个或多个参数也可以是定义传输线宽度的参数，具有50Ω的特性阻抗、最大长度传输线(如用于支持一个0805组件)的特性阻抗(Z₀)，以及最小长度传输线的特性阻抗(Z₀)。其它可能的电气参数包括对于一个或多个或一个线间隔范围的耦合线特性如Z_even、Z_odd、c、γ_even以及γ_odd(其中γ是复传播常数，实部α为衰减常数，虚部β为波数或传播常数)。一个或多个电气参数可以从一个或多个物理参数获得，或者除了物理参数以外的参数被分别提供。在一些情况下，电气参数可以代替物理参数被提供。

一旦得到第一和第二域的参数，此过程则继续到对这些参数的一个或多个响应而导得的一个或多个电路元件的第一和第二域内的可互换实现。

在一实施例中，此步骤包括首先指定电路元件的域无关实现模板，然后将此模板映射为第一个域内的元件实现，例如原型域表面安装电容被安装在单层衬底的表面上，而且还将其模板映射为第二个域内的电路元件实现，例如两层衬底的最底层内集成的产品域电容。

为了确保实现是可互换的，每个实现的模型可以被获得，而且这些模型的一个或多个特性接着可以在期望频率范围上被比较以确保本实现实际可互换。可以获得的本模型的示例包括但不受限于EM仿真模型、参数化模型、集总元件等价电路模型、或上述模型的任意组合。一端口、两端口、或多端口模型都是可能的。而且，使用散射(S)、导纳(Y)、阻抗(Z)、混合(h)、链(ABCD)或其它参数的参数化模型也可能。此模型应该足够正确表示在期望的频率范围上相应实现的性态，期望的频率范围如以0.5GHz的增量从0.5GHz到5.0GHz。

可以被比较的特性示例包括电纳(Y参数之一的虚部)，电抗(Z参数之一的虚部)，电导(Y参数之一的实部)，电阻(Z参数之一的实部)，Y、Z、S、h或ABCD参数中任何参数的绝对值，或Y、Z、S、h或ABCD参数中任何一个参数的相位。如果一个或多个特性在期望的频率范围上不足够匹配，则接着可以调整一个或两个实现，直到一个或多个这些特性在期望的频率范围上足够匹配。

在一实施例中，模型的主要特性被比较，而且调整一个或多个实现，直至这些特性在期望的频率范围上非常接近的匹配。“主要”特性是与被建模的电路元件值和如频率的其它可能的参数保持一定关系的特性，关系指直接的、反向的、成比例的、函数的或其它的。对于一电容或电感，主要特性的示例包括Y₂₁或Y_B的虚部、Z₂₁或Z_B的虚部、或其它这些参数乘以或除以频率，因为这些与各自的电路元件值保持一定关系，电路元件值如电容的电容值以及电感的电感值。对于电阻，主要特性的示例包括Y₂₁或Y_B的实部、Z₂₁或Z_B的实部，因为这些与电阻的电阻值保持一定关系。

接着，模型的一个或多个次要特性也可以被比较，通常在主要特性的影响已被除去之后，而且还要调整一个或两个实现，直到一个或两个这些特性匹配。连续优化也是可能的，其中在主要特性的影响已被除去之后，考虑电路元件残留性态需要的寄生现象类型和数目在频谱的不同段上被顺序地确定。还需要另外的调整以获得这些组寄生现象每个之间的匹配。一般而言，“次要”特性是与模型中的寄生电路元件值和如频率的其它可能的参数保持一定关系的特性，关系指直接的、反向的、成比例的、函数的或其它的。而且，作为一般规则，次要特性的匹配程度不需要象主要特性那样精确。对于寄存电容或电感，次要特性的示例包括Y₁₁、Y₂₂、Y_A或Y_C的虚部、Z₁₁、Z₂₂、Z_A或Z_C的虚部、或任何这些参数乘以或除以频率。对于寄生电阻，次要特性的示例包括Y₁₁、Y₂₂、Y_A或Y_C的虚部、Z₁₁、Z₂₂、Z_A或Z_C的虚部。

如果一个或多个特性充分相似以证明一个结论：匹配存在，则此过程可以结束，因为同一或更多电路元件的两个可互换实现已经在第一个域和第二个域内产生。如果不够相似，则要另外调整一个或两个实现，直到存在充分的匹配。

实现、相应模型及模型特性、模版、以及参数可以有形地以各种形式被包含，例如在人可读或可听的媒质(如纸)上、在处理器可读的媒质(如磁盘)上、或(在实现情况下)作为物理电路。而且，过程本身可以被有形地包含在处理器可读媒质上，例如作为一系列包含存储在处理器可读媒质上的计算机可执行指令。此过程也可以以计算机程序产品的形式被有形地体现，计算机程序产品例如：计算机程序、程序代码、或在由一过程执行时执行此过程的代码模块。

除了前面的过程，本发明还提供包括高频电路的一个或多个电路元件的第一个域和第二个域内的可互换实现的产品。此外，这些可互换的实现可以以多种形式被有形地体现，即在人可读或可听的媒质上、在处理器可读的媒质上、或作为物理电路。另外，实现可以附有实现的相应模式和/或模型特性和/或实现和模型可以从中导出的参数。这一基础信息可以用于分析工艺、参数、频率等等中的变化的影响，以及在这些变换存在的情况下实现是否还被认为可互换。

对于本领域的技术人员，通过验证下面的图及详细说明，本发明的其他系统、方法、特征和优点将是或将变得明显。本文试图将所有这样的附加系统、方法、特征和优点都包括在此说明中、在本发明的范围内、以及受所附权利要求书的保护。

附图的简要描述

图中组件不一定按尺度定标，重点放在说明本发明的原理上。在这些图中，相同参考数字标明不同视图中的相应部分。

图1A是电阻的简化、一阶高频模型。

图1B是图1A的电阻的高频性态与它的理想性态的比较曲线。

图2A是电容的简化、一阶高频模型。

图2B是图2A的电容的高频性态与它的理想性态的比较曲线。

图3A是电感的简化、一阶高频模型。

图3B是图3A的电感的高频性态与它的理想性态的比较曲线。

图4是按照本发明在多个域内设计高频电路的方法的第一个实施例流程图。

图5是按照本发明在多个域内设计高频电路的方法的第二个实施例流程图。

图6是说明按照本发明一定配置内的数据文件和数据流的数据流图表。

图7A说明了配置用于容纳集成组件的产品域衬底的示例。

图7B说明了配置用于容纳表面安装组件的原型域衬底的示例。

图7C说明了电容的产品域实现的一示例。

图7D说明了电容的原型域实现的一示例。

图8A-8C是电容模板的示例。

图8D-8Q是电感模板的示例。

图9A是由通过EM仿真产生的参数所表征的两端口电路模型的原理图。

图9B是由导纳(Y)参数所表征的两端口电路模型的原理图。

图9C是由单个导纳(Y_B)参数所表征的单端口电路模型的原理图。

图9D是对应于图9C的模型的单端口集总元件电路模型的原理图。

图9E是由通过EM仿真产生的参数所表征的单端口电路模型的原理图。

图9F是由导纳(Y_A和Y_B)参数所表征的单端口电路模型的原理图。

图9G是对应于图9F的模型的单端口集总元件电路模型的原理图。

图10A是说明图8A的电容产品域实现的高频性态的曲线。

图10B是说明图8A的电容原型域实现的高频性态的曲线。

图10C是说明图8B的电容产品域实现的高频性态的曲线。

图10D是说明图8B的电容原型域实现的高频性态的曲线。

图10E是说明图8C的电容产品域实现的高频性态的曲线。

图10F是说明图8C的电容原型域实现的高频性态的曲线。

图11A是包括第一个和第二个域内可互换实现的本发明的产品的第一个实施例框图。

图11B是包括第一个和第二个域内可互换实现以及相应背景信息的本发明的产品的第二个实施例框图，背景信息从一个或多个相应的模型、模型特性、模板及参数形成。

图12A是按照本发明的系统的第一个实施例简化框图。

图12B是按照具有客户端-服务器结构的本发明的系统的第二个实施例简化框图。

优选实施例的详细描述

本揭示的目的：

“高”频是决定于环境并且包括几种因素的考虑的频率，几种因素如：是否需要上述较复杂的电路分析技术，相应波长是否相当于或小于所涉及的电路元件的物理尺寸，寄生电抗是否显著地可与基本的参数值相比较，以及它们的较高谐波上的未指定响应是否对电路性态产生影响。在存在这些因素的情况下，“高”频一般是高于VHF频带之内或之前某位置的点的频率，包括RF频率和微波频率。

电路元件的“实现”是有形的实施例或任何形式的电路元件的完全或部分定义，包括但不限于电路元件在哪里被实现或被参数定义的形式，其中参数显示在例如纸的人可读或可听媒质上、例如磁盘的处理器可读媒质上、或作为物理电路。

“域”是表示电路元件实现的期望应用或环境的参照或方式的系统。

电路元件的“可互换”实现是这样的实现：其中电路元件的性态充分可相比以致包括电路元件的整个电路基本或实质相同。

“主要”特性是与被建模的电路元件值和如频率的其它可能的参数保持一定关系的特性，关系指直接的、反向的、成比例的、函数的或其它。

“次要”特性是与模型中的寄生电路元件值和如频率的其它可能的参数保持一定关系的特性，关系指直接的、反向的、成比例的、函数的或其它的。

“处理器”是能够执行一系列体现过程的指令的任何设备，包括但不限于计算机、微处理器、ASIC、有限状态机、DSP等等。

“处理器可读媒质”是处理器可读的且能够执行一系列体现过程的指令的任何设备，包括但不限于RAM、ROM、EPROM、EEPROM、PROM、磁盘、硬盘、软盘、CDROM、DVD、闪存等等。

按照本发明的过程实施例

参考图4，说明了在多个域内设计高频电路的过程的第一个实施例，包括但不限于原型和产品域。关于第一个和第二个域此特定实施例被讨论，但是应该理解，本发明并不限于涉及这两个域的情况，而可以包括涉及这两个域之外的情况。

此过程从步骤402开始，步骤402包括获得涉及第一个域的一个或多个参数。例如，一个或多个参数可以关于(a)支持一个或多个电路元件的衬底，或(b)衬底上或内的传输媒质。然而，其他示例也可以，所以此示例不应该被解释为限制性的。

此过程继续到步骤404，步骤404包括获得涉及第二个域的一个或多个参数。同样，该参数可以关于(a)支持一个或多个电路元件的衬底，或(b)衬底上或内的传输媒质。然而，同样，也可能是其他示例，所以此示例不应该被解释为限制性的。

在两个域的一个或多个参数涉及支持一个或多个电路元件的衬底的情况下，两个域的衬底可以是任何支持一个或多个电路元件的适用元件，包括但不限于PWB(出于揭示目的被定义得包括PCB))、硅、或低温协同烧成的陶瓷(LTCC)。单层和多层衬底都可能，可能具有被实现为微通道层的一个或多个最高层或最底层。

图7A中说明了产品域衬底的示例。可能是许多其他示例，所以此示例不应该被看作是限制性的。在此特定实施例中，衬底有两层，分别由数字702和704标明，层702由如FR4的适用材料形成，而层704包括微通道层。接地平面706形成层702的底层。传输媒质，如微带，可以而且一般被配给通道孔等等，以使一个或多个电路元件被集成进层。

图7B中说明了原型域衬底的示例。同样，可能是许多其他示例，所以此示例不应该被看作是限制性的。在此特定实施例中，衬底有单层，由数字708标明，层708由诸如FR4的材料形成。传输媒质可以存在于层上或层内。而且，接地平面712形成层708的下表面。层708的上表面710被配置用于支持被实现为表面安装元件的一个或多个电路元件。

两个域的一个或多个参数可以是物理参数，通过示例包括但不限于为衬底的每层定义层和层内材料的参数。或者，或附加地，两个域的一个或多个参数也可以是为每层定义层上或层内的传输媒质的电气参数。一个或多个电气参数可以从一个或多个物理参数获得，或者除物理参数外被单独提供。在一些情况下，电气参数可以被提供来代替物理参数。

一旦得到第一和第二域的参数，此过程则继续到步骤406，步骤406包括对这些参数的一个或多个响应而获得的一个或多个电路元件的第一和第二域内的可互换实现。

图5中说明了在多个域内设计高频电路的过程的第二个实施例。如所说明的，过程从分支为两个独立路径开始，两独立路径被并行执行。第一个路径包括关于第一个域而被执行的步骤502-508，以及关于第二个域而被执行的步骤510-516。

步骤502包括为第一个域获得涉及支持一个或多个电路元件的衬底的一个或多个参数，而步骤510包括为第二个域获得涉及支持一个或多个电路元件的衬底的一个或多个参数。用于两个域的一个或多个参数可以是物理参数，对于衬底的每个层包括但不受限于定义层及层内材料的参数，包括介电常数(ε_r)、导磁率(μ_r)、损耗正切(tanΔ_s)、高度(h)或高度范围；定义层金属化的参数包括电导率(σ_r)、厚度(t)、以及腐蚀因数；定义层堆叠的参数包括接地配置、功率以及信号平面；定义迹线规则的参数包括最小和最大线间距和宽度；以及定义通道规则的参数包括通道堆叠相关性、通道孔大小或大小范围、通道间隔或间隔范围、以及通道孔焊盘大小要求或相关性。

步骤502之后是步骤504，包括从步骤502中获得的一个或多个参数得到涉及第一个域上或内的传输媒质的一个或多个参数。同样，步骤512在步骤510之后，包括从步骤510中获得的一个或多个参数得到涉及第二个域上或内基底上的传输媒质的一个或多个参数。

对于每个域，一个或多个导出参数可以是电气参数，为每层定义一个或多个可能的接地平面配置、具有50Ω的特性阻抗的传输线宽度、最大长度传输线(如用于支持一个0805组件)的特性阻抗(Z₀)以及最小长度传输线的特性阻抗(Z₀)。其它可能的电气参数包括对于一个或多个或一定线间隔范围的耦合线特性如Z_even、Z_odd、c、γ_even以及γ_odd(其中γ是复传播常数，实部α为衰减常数，虚部β为波数或传播常数)。此外，可能是许多其他示例，所以此示例不应该被看作是限制性的。

步骤506在步骤504之后，步骤506包括获得高频电路的一个或多个元件的第一个域内的实现。同样，步骤514在步骤512之后，步骤514包括获得高频电路的一个或多个元件的第二个域内的实现。

在此配置中，步骤506和514首先指定一个或多个电路元件的与域无关的模板，然后将此模板映射为第一个域内的实现，例如原型域表面安装电容被安装在单层衬底的表面上，而且还将该模板映射为第二个域内的一个实现，例如在两层衬底的一层内集成的产品域电容。这两个映射可以响应步骤504和502中获得的一个或多个参数和/或步骤502和510中获得的一个或多个参数。

参考图7C、7D及8A描述了此映射过程的示例。图8A是电容的域无关模板的顶视图，其中用数字802标识的阴影部分表示顶层平面，而用数字808表示的全黑部分表示底层平面。(两个平面重叠于图中未示出的某个部分)。至电容的两个输入端口是标识为806和810的全黑部分。两个端口都位于如平面808的同一个下层。用数字810标识的第一个端口与底平面808成整体，而用数字806标识的第二个端口通过通孔804a和804b被连至顶平面802。

图7c说明了电容的产品域实现。当被综合在图7A的衬底的上层704内时，上层平面802在层704的上表面被形成，而底表平面808、第一个端口810和第二个端口806在层704的底平面上被形成。而且，使用通常被提供在微通道层704内的两个通道实现通道804a和804b。

同样，图7D说明了电容的原型域实现。当被安装在图7B的单层衬底的顶上时，上层平面802在一片衬底材料的上表面被形成，而底平面808、第一个端口810和第二个端口806在此片存底材料的底表面被形成。第一个端口810通过连接器722c和722d(可以但非限于焊球)被安装至位于上表面710的接触焊盘726。而且，第二个端口806通过连接器722a和722b(可以但非限于焊球)被安装至位于上表面710的接触焊盘724。

在一实现中，模板可以从一模板库中选取。图8A-8D说明了可能包括在库中的电容模板的示例，而8E-8Q说明了可能包括在库中的电感模板的示例。可能有许多其他示例，所以此示例不应该被看作是限制性的。

前面已经解释了图8A中示出的模板。在图8B-8C中，如图8A中那样，顶电容平面是阴影部分且标有数字802；底盘是全黑的且标有数字808；标有数字810的第一个端口与底平面808成为一整体且在同层；标有数字806的第二个端口也在底盘面的同层且通过通道804a和804b被连接到顶平面。此模板可以在图7A和7B中所说明的任一衬底上以与图8A的模板相似的方式被实现。

图8D、8E及8I-8M是单层电容的模板示例，具有标有数字812的第一个端口、标有数字814的第二个端口、以及标有数字816的电容体。这些模板可以通过在微通道层704的下表面上以这些模板的形式形成轨迹而在图7A的衬底上被实现。同样，这些模板可在图7B的衬底上被实现，通过在一件衬底材料的的下表面上以这些模板的形式形成轨迹，然后连接它的第一个和第二个端口至衬底的上表面710上相应的焊盘。

图8F是双层电感的模板，其中阴影部分824在相应的全黑部分822上分布，而全黑部分822通过通道826a和826b被连至部分824。而且，第一个端口818和第二个端口820与下部分822成一整体且出现在它的同层。

此模板可以在图7A的衬底上被实现，通过在微通道层704的上表面上的上面部分824形状形成轨迹，在微通道704的下表面上的下面部分822以及以第一个和第二个端口818的形状形成轨迹，然后通过对应于通道826a、826b的两个通道将这两个部分连接在一起。

此模板可以在图7B的衬底上被实现，通过以在一件衬底材料的上表面上的上面部分824的形状形成轨迹，在在此件衬底材料的下表面上的下面部分822以及第一个和第二个端口818的形状形成轨迹，通过对应于通道826a、826b的通道将上部分822和下部分824连接在一起，然后例如通过焊接等等将第一个和第二个端口连至衬底的上表面710上相应焊盘。

图8G-8H、8N及8P是双层电感模板，其中阴影部分834在全黑部分832上间隔分布，但阴影部分834通过通道836a被连至全黑部分834。第一个端口828与部分832同层且成一整体，而第二个端口830也与部分832同层且通过836b被连至部分834。

这些模板可以在图7A的衬底上被实现，通过以在微通道层704的下表面上的下部分832以及第一个端口828和第二个端口830的形状形成轨迹，在微通道704的上表面上的部分834的形状形成轨迹，通过对应于通道836a微通道层704上的通道连接部分832和834，然后通过微通道层704上的通道826b连接部分834和第二部分830。

这些模板可以在图7B的衬底上被实现，通过以在一件衬底材料的上表面上的上面部分834形状形成轨迹，以在此件衬底材料的下表面上的下面部分832以及第一个端口828和第二个端口830的形状形成轨迹，通过对应于通道836a的通道将部分832和834连接在一起、通过对应于通道836b的通道将部分834和第二部分830连接在一起，然后如通过焊接等等将第一个和第二个端口连至衬底的上表面710上相应焊盘。

图8Q和80是垂直绕线的电感模板示例。图80是一个双线圈电感模板，而图8Q是一个三线圈模板。在两幅图中，第一个和第二个端口分别标有数字838和840，而区域844a、844b、844c以及844d分布在阴影区域842a、842b、842c的下方。区域844a与第一个端口838成为一整体，且通过846a被连至区域842a；区域842a通过通道846b被连至区域844b；区域844b通过通道846c被连至区域842b；区域842b通过通道846d被连至区域844c；区域844c(图8Q中)通过通道846e被连至区域842c而区域844c(图80中)与第二个端口840成为一体；区域842c(仅在图8Q中)通过通道846f被连至区域844d；区域844d(仅在图8Q中)与第二个端口844d成为一体。

这些模板可以在图7A的衬底上被实现，通过在微通道层704的下表面上以部分844a、844b、844c及844d(仅对于图8Q)以及第一个端口838和第二个端口840的形状形成轨迹，在微通道层704的上表面上以部分842a、842b、842c(仅对于图8Q)的形状形成轨迹，然后通过对应于846a、846b、846c、846d、846e以及846f(仅对于图8Q)的通道连接这些部分。

这些模板可以在图7B的衬底上被实现，通过在一件衬底材料的下表面上以部分844a、844b、844c及844d(仅对于图8Q)以及第一个端口838和第二个端口840的形状形成轨迹，在此件衬底材料的上表面上以部分842a、842b、842c(仅对于图8Q)的形状形成轨迹，通过用对应于通道846a、846b、846c、846d、846e以及846f(仅对于图8Q)的通道这些部分连接在一起，然后通过焊接或其它方式将第一个和第二个端口连至衬底的上表面710上相应焊盘。

返回参考图5，为了确保实现可互换，在步骤508和516中获得每个实现的模型，然后在步骤520中在期望的频率范围上比较一个或多个模型特性。可以获得的模型示例包括但不限于EM仿真模型、参数化模型、集总元件等价电路模型、或上述模型的任意组合。一端口、两端口、或多端口模型都是可能的。而且，使用散射(S)、导纳(Y)、阻抗(Z)、混合(h)、链(ABCD)或其它参数的参数化模型也可能。此模型应该足够正确表示在期望的频率范围上相应实现的性态，期望的频率范围如以0.5GHz的增量从0.5GHz到5.0GHz。同样，也可能是许多其他示例，所以此示例不应该被看作是限制性的。

可以被比较的特性示例包括电纳(Y参数之一的虚部)，电抗(Z参数之一的虚部)，电导(Y参数之一的实部)，电阻(Z参数之一的实部)，Y、Z、S、h或ABCD参数中任何参数的绝对值，Y、Z、S、h或ABCD参数中任何参数的相位，或者前面的参数除以或乘以频率f或角频率ω，其中ω＝2πf。

在判决块522中，确定一个或多个特性是否充分相似以证明结论：匹配存在。如果不够相似，如从块522到步骤524然后返回步骤520的分支所表示，调整一个或两个实现(可能是相应模型)，直到在期望的频率范围上一个或多个模型特性匹配。

在一实施例中，模型的主要特性被比较，而且调整一个或多个实现，直至这些特性在期望的频率范围上非常接近匹配。“主要”特性是与被建模的电路元件值和如频率的其它可能的参数保持一定关系的特性，关系指直接的、反向的、成比例的、函数的或其它的。对于一电容或电感，主要特性的示例包括Y₂₁或Y_B的虚部、Z₂₁或Z_B的虚部、或其它这些参数乘以或除以频率，因为这些与各自的电路元件值保持一定关系，电路元件值如电容的电容值以及电感的电感值。对于电阻，主要特性的示例包括Y₂₁或Y_B的实部、Z₂₁或Z_B的实部，因为这些与电阻的电阻值保持一定关系。

接着，模型的一个或多个次要特性也可以被比较，通常在主要特性的影响已被除去之后，而且还要调整一个或两个实现，直到一个或两个这些特性匹配。连续优化也是可能的，其中在主要特性的影响已被除去之后，考虑电路元件残留性态需要的寄生现象类型和数目在频谱的不同段上被顺序地确定。还需要另外的调整以获得这些生存现象组的每个之间的匹配。一般而言，“次要”特性是与模型中的寄生电路元件值和例如频率的其它可能的参数保持一定关系的特性，关系指直接的、反向的、成比例的、函数的或其它的。而且，作为一般规则，次要特性的匹配程度不需要象主要特性那样精确。对于寄生电容或电感，次要特性的示例包括Y₁₁、Y₂₂、Y_A或Y_C的虚部、Z₁₁、Z₂₂、Z_A或Z_C的虚部、或其它这些参数乘以或除以频率。对于寄生电阻，次要特性的示例包括Y₁₁、Y₂₂、Y_A或Y_C的虚部、Z₁₁、Z₁₁、Z_A或Z_C的虚部。

如果一个或多个特性充分相似以证明一个结论：匹配存在，则此过程可以结束因为从同一或更多电路元件的两个可互换实现已经在第一个域和第二个域内产生。

第一个域是原型域而第二个域是产品域的情况下，原型域内的实现是表面安装实现，而产品域内的实现是集成实现，在设计的产品阶段期间集成实现可以代替表面安装实现而只有很小的风险或无风险使变化引入非期望的寄生或其它损害至电路的操作。原因是，这两个实现已经被示出为可互换，例如通过建模或一些其它机制。

两个实现以及相应的模型、模型特性及参数(物理和/或电气)可以以多种形式被有形地体现，即在例如纸的人可读媒质上或可听媒质上、如磁盘的处理器可读媒质上、或(在实现的情况下)作为物理电路。而且，过程本身可以被有形地包含在处理器可读媒质上，如作为一系列包含存储在计算机可读媒质上的过程的计算机可执行指令。此过程也可以以计算机程序产品的形式被有形地体现，计算机程序产品如：计算机程序、程序代码、或在一过程执行时执行此过程的代码模块。

图6说明了按照本发明的一配置中的数据流和数据文件。如所说明的，在此配置中，第一个域的一个或多个物理参数以数字602标识的工艺文件的形式由用户提供，而第二个域的一个或多个物理参数以数字610标识的工艺文件的形式由用户提供。

在这一特定配置中，期望物理参数描述的衬底是两个衬底上一特定电路元件的实现，在这两个衬底上彼此物理相似。(物理参数之间的相关性由图6中两文件602和610之间的虚线表示)。例如，考虑图7A和7B中说明的两衬底。尽管他们看起来不相似，图7A的衬底上某个电容实现(图7C中说明了此实现)与图7B的衬底上某个电容实现(图7D中说明了此实现)物理上相似。此相似性是有益的，因为它表示只需对基础的模板特性进行很小的修改就可互换两实现。

一旦已经被导得，第一个域的一个或多个电气参数可以被存储在数字604标识的电气参数文件中，而第二个域的一个或多个电气参数也可以被存储在数字612标识的电气参数文件中。

在图6中说明的特定配置中，模板库可以按数字606标识的模板库文件的形式供使用。8A-8D说明了可能包括在库中的电容模板的示例，而8E-8Q说明了可能包括在库中的电感模板的示例。

一旦被导出，第一个域的一个或多个电路参数的实现以及相应的模型和模型参数可以被存储在数字608标识的第一综合文件中，而第二个域的一个或多个电路参数实现以及相应的模型和模型参数也可以被存储在数字614标识的第二综合文件中。

而且，在每个域内表示每个电路元件以及被链接至一个或多个实现、模型、模型特性、物理参数及电气参数的标称参数可以被导得，且被存储在数字616标识的参数化子网(PSN)文件中。电路元件的标称参数可以是电路元件的缩略表示，例如对电路设计者有意义即可。在第一个和第二个域内将参数和实现、相应模型及模型特性、物理参数、以及电气参数相关的链接允许按照需要检索更详细的信息，例如为了分析工艺、频率、参数等等变化的影响。(为了此目的，期望具有这样的系统：工艺、频率、参数等等变化自动产生实现、模型、以及模型特性的相应变化)。对于电阻，名称参数可以简单地为电阻的电阻值；对于电感为电感的电感值；对于电容为电容的电容值。同样，图6中说明的配置仅是多种可能的示例之一，因此这个特定配置不应被解释为限制性的。

示例

现在结合图8A、8B及8C的三个电容模板描述前面的过程示例。因为可能是许多其他示例，所以此示例不应该被解释为限制性的。在此示例中，每个模板被映射成相应原型域实现，其中组件的表面安装实施例被安装在图7B的衬底上表面上，也被映射到相应的产品域实现上，其中组件被综合进图7A的衬底上层704。接着，对于每个模板，为两个实现的每一个导出模型以及比较模型的特性，以确保两个实现可互换。下面详细描述每个模板的每个实现之后的建模过程。

实现的双端口模型通过EM仿真获得，通过此仿真，可以在期望的频率范围上(如以0.5GHz的增量从0.5GHz到5.0GHz)导得实现的参数S。这些参数被存储在一文件中，一般称为file_name，用来产生单端口或双端口EM仿真模型。

图9A说明了双端口EM仿真模型的表示。如所示出的，分别标有“终端1”和“终端2”的第一个和第二个端口每个被连在标有数字902的“黑箱”上，此黑箱与包含通过EM仿真获得的S参数的文件，file_name相关。数字904和906标识与只用于确定S参数的终端1和2相关的50Ω标准阻抗。为了计算如Y参数的其他参数除去这些阻抗。

接着，从S参数和使用Y参数重申的模型获得Y参数。图9B说明了使用参数Y_A、Y_B以及Y_C重申的图9A的模型。(等价模型也可能使用参数Y₁₁、Y₂₁、Y₁₂以及Y₂₂。)

然后通过检验Y_B及忽略衬底的效果(相当于忽略Y_A和Y_C)而获得单端口模型。图9C中说明了产生的模型表示。如所能看出的，需要表征此模型的唯一的Y参数是Y_B(等于-Y₂₁)。

然后从图9C的模型获得实现的等价集总元件模型。图9D中说明了此集总元件模型的表示，适合图8A、8B以及8C的每个电容模板的每个实现。如所示出的，集总元件模型包括电阻R_g与R_es、L及C_s的串联组合的并联组合。下面此集总元件模型被称为“第一集总元件模型”。(数字908标识与专用于确定S参数的终端3相关的50Ω标准阻抗。为了计算诸如Y参数的其他参数除去这一阻抗。)

接着通过将终端2接地从图9A的模型导出一个更复杂的单端模型，同时仍保持此衬底的一些影响(通过保持Y_A而短路Y_C)。图9E中说明了产生的单端模型的表示。在此表示中，第一个端口被重命名为“端口4”，以避免与其他模型的冲突。值得注意的是，模式的中心部分，块902仍然由file_name表征，同一文件(包含S参数)用于表征图9A中的框902。(数字910标识与专用于确定S参数的终端4相关的50Ω标准阻抗。为了计算如Y参数的其他参数除去这一阻抗。)

然后，使用Y参数重申此模型。图9F示出了此模型的表示。如所能看出的，此模型不像图9C的模型，由于包括参数Y_A而包括衬底的影响。

接着从图9F的模型导出等效的集总元件模型。图9G中说明了此集总元件模型的表示，适合图8A、8B以及8C的每个电容模板的每个实现。如所示出的，集总元件模型包括下列元件或组合的并联组合：(a)电阻R_g；(b)R_es、L及C_s的串联组合；以及(c)R_x与C_p的串联组合。(数字912标识与专用于确定S参数的终端5相关的50Ω标准阻抗。为了计算如Y参数的其他参数除去这一阻抗。)。

下表中提供了用于第一个和第二个模型的每一个的集总元件电路参数。对于每个模型，此表为图8A-8C的每个电容模板的原型域和产品域提供电路参数。

然后确认每个模板的每个实现的集总元件模型与相应的EM仿真模型相关，以确保他们正确地描绘了期望频率范围上的实现的运行。特别地，第二个集总元件模型的S参数S₅₅的幅度和相位与单端口EM仿真模型的相应S参数S₅₅的幅度和相位相比。同样，第一个集总元件模型的Y参数Y₃₃的(倒置)实和虚部与双端口EM仿真模型的相应Y参数Y₂₁的(倒置)实和虚部相比。执行这些比较以确保在期望的频率范围上特性充分匹配。

图10A-10F中以图形的方式说明了此结果，其中图10A表示图8A的模板的产品域实现结果；图10B表示图8A的模板的原型域实现结果；图10C表示图8B的模板的产品域实现结果；图10D表示图8B的模板的原型域实现结果；图10E表示图8C的模板的产品域实现结果；图10F表示图8C的模板的原型域实现结果。

这些图中每个内的数字1002标识Smith表上的一曲线，在期望的频率范围上(500MHz到10.0GHz)，比较第二个集总元件模型的S₅₅与单端EM仿真模型的S₄₄；数字1004标识一曲线，在期望的频率范围上，比较S₅₅的相位与S₄₄的相位；数字1006标识一曲线，在期望的频率范围上，比较第一集总元件模型的Y₃₃的虚部与双端口EM仿真模型的虚部的负数；数字1008标识一曲线，在期望的频率范围上，比较Y₃₃的倒数的实部(等效于Z₃₃的实部)与Y₂₁的倒数的负数(等效于Z₂₁的实部的负数)。

可能除了标有数字1008的曲线外，所有这些曲线显示出各个特性之间的高相关度。然而，因为包括电容的实现，获得与电抗或电纳相关的特性之间的相关性比获得关于电阻或电导的特性更重要。由于数字1008标识的曲线都与电阻值相关，对于模型确认比其他曲线较不重要。由于这些曲线显示出高相关度，它们足够为每个模板的每个实现确认集总元件模型。

接着，对于每个模板，比较产品域实现的模型特性与原型域实现的模型特性以确保两实现被表征为可互换。为此目的，比较图10A的集总元件特性与图10B的集总元件特性；比较图10C的集总元件特性与图10D的集总元件特性；以及比较图10E的集总元件特性与图10F的集总元件特性。

比较图10A的曲线与图10B的曲线，可以看出最大偏移是在期望频率的高端上两图中数字1006标识的Y₃₃的虚部的曲线之间。

比较图10C的曲线与图10D的曲线，可以看出最大偏移同样是在Y₃₃的虚部的曲线之间。特别地，图10C的曲线在整个频率范围上高于图10D的曲线。

比较图10E的曲线与图10F的曲线，可以看出最大偏移同样是在Y₃₃的虚部的曲线之间以及图中数字1004标识的S₅₅的相位曲线之间。特别地，图10E的曲线1006在整个频率范围上高于图10F的曲线1006。而两图中数字1010标识的谐振频率分布在左边。而且，图10E中数字1012标识的曲线1004的谐振频率分布在图10F中也由数字1012标识的曲线1004的谐振频率左方。

为了校正此情况，在原型域和产品域中对一个或两个实现进行一个或多个改变，直到曲线匹配满意。如果原型域实现已经被建立，则可以期望只改变产品域实现。另一方面，即使已经被建立，仍通过如激光微调等技术对原型域进行适当的改变。

参考图8A-8C，可以考虑的适当改变包括改变电容的底盘802和顶盘808之间的重叠程度、改变电容盘的宽度或高度、改变一个或两个输入端口、或改变电容的底盘和顶盘之间的间隙大小。然后这些改变的影响可以被内插，或者，通过重建模被精确计算，以及比较结果直至它们满意地匹配，以保证结论：这些实现是可互换的。

尽管上述示例关于电容，相似的示例可能具有使用如图8D-8Q的电感模板的电感，或具有电阻。一些可以对电感模板实现进行的改变包括改变电感的主体宽度或高度、一个或两个至电感的输入端口、电感内的绕线数等等。

按照本发明的产品实施例

参考图11A，说明了本发明的产品的第一实施例，即高频电路的一个或多个电路元件的第一和第二域内可互换实现1102和1104。此产品可以包括由标识数字1106表示的第一和第二实现，也可以包括标识数字1108表示的相应一个或多个电路元件的表示。而且，这些可互换实现可以以任何有形的形式被体现，包括但不限于被包含在人可读或可听的媒质上、在处理器可读的媒质上、或作为物理电路的实现。同样，一个或多个电路元件的表示，如果存在，则可以包括一个或多个电路元件的参数化表示，如对电路设计者有意义的表示。

参考图11B，在第二实施例中，实现1102、1104可以附有分别由数字1110a和1110b标识的实现的相应模型和/或分别由数字1112a和1112b标识的一个或多个模型特性。而且，实现1102、1104也可以附有分别由数字1114a和1114b标识的一个或多个相应模板。(尽管在模板是域无关的，两个框可以被组合成一个且与两实现都相关。)。

而且，实现也可以附有分别由数字1116a和1116b标识的一个或多个相应(物理和/或电气)参数。此背景信息可以帮助确定存在工艺、一个或多个运行假定或一个或多个参数的变化的情况下两实现是否仍可互换，或者一个或两个实现是否需要作附加的变化。例如，考虑无论两实现被确定在某个频率范围上是否可互换，都期望使用不同频率范围内的两实现。此背景信息将有助于确定两实现在新的频率范围上是否仍被认为可互换，或者确定对于此特性仍然的适用是否需要对一个或两个实现作出附加的改变。

本实施例中的模型、模型特性、模板以及参数可以使用任何有形的形式被实现，包括但不受于被包含在人可读或可听的媒质上、或使用数据或数据结构的形式被包含在处理器可读的媒质上的形式。在此示例中，图11B中标识的所有条目使用处理器可读媒质上存储的数据或数据结构的形式被有形地实现。

本发明的产品的第三实施例包括有形地包含在处理器可读媒质上的前面部分中所描述或说明的任何处理，例如，其中过程使用处理器可读媒质上存储的一系列处理器可执行指令中。

本发明的产品的第四实施例包括计算机程序产品，如计算机程序、可执行代码或代码模块，产品包含前面部分中描述或说明的任何过程。

按照本发明的系统实施例

参考图12A，按照本发明的系统的第一个实施例包括处理器1202、用户界面1204、以及处理器可读媒质1206，它们被耦合到一起，如所示出的。而且，可以提供用于与其他处理器交换信息的一个或多个接口1207。

用户通过用户接口1204将第一域和第二域的一个或多个参数(物理的和/或电气的)输入至处理器1202，用户接口1204可以包括但不限于键盘、鼠标、触摸屏、串行或并行端口(用于从另一个处理器或处理器可读媒质接收一个或多个参数)、显示屏等等。包含第一部分描述和说明的任何过程的一系列指令可以被存储在处理器可读媒质1206上。处理器1202从媒质1206检索这些指令并且执行它们，从而执行包含在此指令中的过程。任何这些过程的产品，如前部分所描述的，可以被存储在处理器可读媒质1206上、通过接口1207被传输、或在此过程执行结束后通过用户接口被提交给用户。

而且，尽管实施例被预见在第一部分中的过程是完全自动的情况中，本发明不限于此，本实施例也可能用于此过程的一步或多步被人工执行的情况。这样，处理器1202将只执行已经自动化的潜在过程部分。

图12B中说明了按照本发明的系统的第二个实施例。在此实施例中，系统包含客户-服务器结构，其中服务器1210可以通过网络1212(仅为举例，并不限于诸如因特网的TCP/IP网络)访问客户端1208。客户端1208和服务器1201都可以是处理器。用户接口1218和处理器可读媒质1214b可以被耦合至客户端1208。而且，客户端1208可以配置有用于与其他处理器交换信息的一个或多个接口1216b。处理器可读媒质1214a也可以被耦合至服务器1210。而且，服务器1210可以配置有用于与其他处理器交换信息的一个或多个接口1216a。

第一部分描述或说明的过程之一可以被包含在一系列指令中，这些指令被存储在耦合至服务器1210的处理器可读媒质1214a上。用户将第一域和第二域的一个或多个参数通过用户接口1218输入至客户端1208，客户接口1218可以没有限制且使用图12A的实施例相关描述的任何形式被包含。此外，客户端1208通过网络1212与服务器1210通信，表示用户希望调用第一部分描述或说明的过程之一。服务器1210从媒质1214a检索这些指令并且执行它们，从而执行包含在此指令中的过程。任何这些过程的产品，如前部分所描述的，可以在此过程执行结束后被存储在处理器可读媒质1214a上、通过接口1216a被传输至另一个处理器、或通过网络1212被传输回客户端1208。客户端接收到一个或多个产品后，一个或多个产品可以被存储在处理器可读媒质1214b，通过用户接口1218被提供至用户，或通过接口1216b被传输至另一个处理器。

而且，尽管实施例被预见在过程完全自动的情况中，如前面所讨论的，本实施例也可能用于此过程的一步或多步被人工执行的情况。这样，处理器1210将只执行已经自动化的潜在过程部分。

另外，尽管前面的描述使用执行包含潜在过程的服务器1210，应该理解，本实施例也可能用于潜在过程由客户机执行的情况，或客户机和服务器共同承担执行此过程的责任。

尽管描述了本发明的多个实施例，对于本领域的一般技术人员显而易见的是，可以使用更多的实施例和实现，且它们在本发明的范围内。

Claims

1.一种用于产生高频电路的方法，包括：

获得与要在包括集成电路元件的产品域内实现的所述电路有关的参数；

获得与要在包括表面安装的电路元件的原型域内实现的所述电路有关的所述参数；以及

在所述产品和原型域实现之间映射所述参数；以及

使用所述映射来选择所述集成和表面安装的电路元件以产生所述电路，其中所述所选的集成和表面安装的电路元件相对于所述映射的参数在所述产品和原型域实现内表现相同。

2.如权利要求1所述的方法，其特征在于，所述集成和表面安装的电路元件是无源元件。

3.如权利要求1所述的方法，其特征在于，至少一个所述域内的所述电路是电路板。

4.如权利要求1所述的方法，其特征在于，至少一个所述域内的所述电路是印刷线路板。

5.如权利要求1所述的方法，其特征在于，至少一个所述域内的所述电路是硅。

6.如权利要求1所述的方法，其特征在于，至少一个所述域内的所述电路是低温共同烧制的陶瓷。

7.如权利要求1所述的方法，其特征在于，至少一个所述域内的所述电路包括具有多层的电路板。

8.如权利要求7所述的方法，其特征在于，所述多层之一包含微通道。

9.如权利要求1所述的方法，还包括使用所述映射而导出在所述产品和原型域内的实现模型。

10.如权利要求1所述的方法，其特征在于，所述获得产品和原型域内的所述参数包括获得所述产品和原型域内的所述集成和表面安装的元件的主要和次要特性。

11.如权利要求1所述的方法，其特征在于，所述获得产品和原型域内的所述参数包括获得所述产品和原型域内所述电路的主要和次要特性。

12.如权利要求1所述的方法，其特征在于，所述集成和表面安装的电路元件体现在处理器可读媒质上。

13.如权利要求1所述的方法，其特征在于，所述集成和表面安装的电路元件体现为物理电路。

14.如权利要求1所述的方法，其特征在于，所述获得产品和原型域内的所述集成和表面安装的元件的所述参数包括获得与分别用于支持所述集成和表面安装的电路元件的衬底有关的参数。

15.如权利要求14所述的方法，其特征在于，所述获得产品和原型域内的所述集成和表面安装的元件的所述参数包括获得与一传输媒质有关的参数，所述传输媒质与用于支持所述集成和表面安装的电路元件的所述相应的衬底相关联。

16.如权利要求1所述的方法，其特征在于，所述产品域内的所述电路包括一多层电路板，所述原型域内的所述电路包括单层电路板。

17.如权利要求1所述的方法，其特征在于，所述电路元件被体现在可听媒质上。

18.如权利要求1所述的方法，其特征在于，所述电路实现是高频电路实现。

19.一种在产品和原型域内产生高频电路的方法，包括：

为所述产品域获得与用于支持至少一个电路元件的产品域电路衬底有关的至少一个参数；

响应于所述至少一个产品域参数，导出与传输媒质有关的至少一个参数，所述传输媒质与产品域电路衬底相关联；

为所述原型域获得与用于支持至少一个电路元件的原型域电路衬底有关的所述至少一个参数；

响应于所述至少一个产品域参数，导出与传输媒质有关的至少一个参数，所述传输媒质与原型域电路衬底相关联；以及

响应于所述产品和原型域的所述衬底和传输媒质参数，为所述至少一个电路元件导出所述产品和原型域中的可互换实现、以及所述产品和原型域中可互换实现的模型，其中所述模型之一的特性在期望的频率范围内与另一个所述模型的相应特性相匹配。

20.如权利要求19所述的方法，其特征在于，所述产品和原型域内的所述电路衬底是电路板。

21.如权利要求19所述的方法，其特征在于，所述产品和原型域内的所述电路衬底是印刷线路板。

22.如权利要求19所述的方法，其特征在于，所述产品和原型域内的所述电路衬底是硅衬底。

23.如权利要求19所述的方法，其特征在于，所述产品和原型域内的所述电路衬底是低温共同烧制的陶瓷。

24.如权利要求19所述的方法，其特征在于，所述产品域电路衬底是具有多层的衬底。

25.如权利要求24所述的方法，其特征在于，所述产品域电路衬底的一个层具有微通道层。

26.如权利要求19所述的方法，其特征在于，所述实现是高频实现。

27.如权利要求19所述的方法，其特征在于还包括，在所述期望的频率范围上将所述模型之一的主要特性与所述模型的另一个的相应主要特性相匹配。

28.如权利要求19所述的方法，其特征在于还包括，在所述期望的频率范围上将所述模型之一的主要和次要特性分别与所述模型的另一个的相应主要和次要特性相匹配。

29.一种可互换电路系统，包括：

产品域内实现的电路，包括一电路元件及其模型；

原型域内实现的电路，包括一电路元件及其模型；

其中所述模型之一的特性在期望的频率范围上与所述模型的另一个的相应特性相匹配。

30.如权利要求29所述的可互换电路系统，其特征在于，所述产品域内的电路元件是集成电路元件，所述原型域内的电路元件是表面安装的元件。

31.如权利要求29所述的可互换电路系统，其特征在于，所述电路元件是电阻器。

32.如权利要求29所述的可互换电路系统，其特征在于，所述电路元件是电容器。

33.如权利要求29所述的可互换电路系统，其特征在于，所述电路元件是电感器。

34.如权利要求29所述的可互换电路系统，其特征在于，所述电路有形地体现在人类可读媒质上。

35.如权利要求29所述的可互换电路系统，其特征在于，所述电路有形地体现在可听媒质上。

36.如权利要求29所述的可互换电路系统，其特征在于，所述电路有形地体现在处理器可读媒质上。

37.如权利要求29所述的可互换电路系统，其特征在于，所述电路有形地体现为物理电路。

38.一种用于产生高频电路的方法，包括：

在所述电路的产品和原型实现之间映射参数，其中所述产品实现包括集成电路元件，所述原型实现包括表面安装的电路元件；以及

使用所述映射的结果来建立所述集成和表面安装的电路元件的值，使得所述所选的集成和表面安装的电路元件在所述产品和原型实现中相对于所映射的参数表现相同。

39.如权利要求38所述的方法，其特征在于，所述集成和表面安装的电路元件是无源元件。

40.如权利要求38所述的方法，其特征在于，至少一个所述域内的所述电路是电路板。

41.如权利要求38所述的方法，其特征在于，至少一个所述域内的所述电路是印刷线路板。

42.如权利要求38所述的方法，其特征在于，至少一个所述域内的所述电路是硅。

43.如权利要求38所述的方法，其特征在于，至少一个所述域内的所述电路是低温共同烧制的陶瓷。

44.如权利要求38所述的方法，其特征在于，至少一个所述域内的所述电路是具有多层的电路板。

45.如权利要求44所述的方法，其特征在于，所述多层之一包含微通道。

46.如权利要求38所述的方法，其特征在于还包括，使用所述映射导出所述产品和原型域内的实现模型。

47.如权利要求38所述的方法，其特征在于，所述获得产品和原型域内的所述参数包括：获得所述产品和原型域内的所述集成和表面安装的元件的主要和次要特性。

48.如权利要求38所述的方法，其特征在于，所述获得产品和原型域内的所述参数包括：获得所述产品和原型域内所述电路的主要和次要特性。

49.如权利要求38所述的方法，其特征在于，所述集成和表面安装的电路元件体现在处理器可读媒质上。

50.如权利要求38所述的方法，其特征在于，所述集成和表面安装的电路元件体现为物理电路。

51.如权利要求38所述的方法，其特征在于，所述获得产品和原型域的所述集成和表面安装的元件的所述参数包括：获得与分别用于支持所述集成和表面安装的电路元件的衬底有关的参数。

52.如权利要求51所述的方法，其特征在于，所述获得产品和原型域的所述集成和表面安装的元件的所述参数包括：获得与传输媒质有关的参数，所述传输媒质与用于支持集成和表面安装的电路元件的所述相应衬底相关联。

53.如权利要求38所述的方法，其特征在于，所述产品域内的所述电路包括多层电路板，所述原型域内的所述电路包括单层电路板。

54.如权利要求38所述的方法，其特征在于，所述电路元件体现在可听媒质上。

55.如权利要求38所述的方法，其特征在于，所述电路实现是高频电路实现。

56.一种用于产生高频电路的装置，包括：

用于在所述电路的产品和原型实现之间映射参数的装置，其中所述产品实现包括集成电路元件，所述原型实现包括表面安装的电路元件；以及

使用所述映射的结果来建立所述集成和表面安装的电路组件的值、使得所述所选的集成和表面安装的电路组件在所述产品和原型实现中相对于所映射的参数表现相同的装置。

57.如权利要求56所述的装置，其特征在于，所述集成和表面安装的组件是无源元件。

58.如权利要求56所述的装置，其特征在于，至少一个所述实现包括电路板。

59.如权利要求56所述的装置，其特征在于，至少一个所述实现包括印刷线路板。

60.如权利要求56所述的装置，其特征在于，至少一个所述实现包括硅衬底。

61.如权利要求56所述的装置，其特征在于，至少一个所述实现包括低温共同烧制的陶瓷衬底。

62.如权利要求56所述的装置，其特征在于，至少一个所述实现包括具有多层的电路板。

63.如权利要求62所述的装置，其特征在于，所述多层之一包含微通道。

64.如权利要求56所述的装置，其特征在于还包括使用所述映射导出所述实现的模型的装置。

65.如权利要求56所述的装置，其特征在于，所述参数包括所述集成和表面安装的组件的主要和次要特性。

66.如权利要求56所述的装置，其特征在于，所述参数包括所述实现中所述电路的主要和次要特性。

67.如权利要求56所述的装置，其特征在于，所述集成和表面安装的电路组件体现在处理器可读媒质上。

68.如权利要求56所述的装置，其特征在于，所述集成和表面安装的电路组件体现为物理电路。

69.如权利要求56所述的装置，其特征在于，所述参数包括与分别用于支持所述集成和表面安装的电路组件的衬底有关的参数。

70.如权利要求69所述的装置，其特征在于，所述参数包括与传输媒质有关的参数，所述传输媒质分别与用于支持所述集成和表面安装的电路组件的所述相应衬底相关联。

71.如权利要求56所述的装置，其特征在于，所述产品实现内的所述电路包括多层电路板，所述原型实现内的所述电路包括单层电路板。

72.如权利要求56所述的装置，其特征在于，所述电路组件体现在可听媒质上。

73.如权利要求56所述的装置，其特征在于，所述实现是高频电路实现。