JP2009058371A - Ｔ型伝送回路の等価回路抽出方法 - Google Patents

Abstract

【課題】３端子を備えたＴ字型伝送回路の等価回路内の各素子の値を簡易かつ精度よく抽出する。
【解決手段】３端子を備えたＴ字型伝送回路の等価回路をπ型回路部６とＴ型回路部５に分けて電磁界解析を行い、シミュレーションを用いた最適化を行うことなく、等価回路内の各回路定数を直接計算する。これにより、各種のＴ字型伝送回路を短時間で設計可能となる。
【選択図】図３

Description

本発明は、交流的な接地端子と、信号伝送用の第１および第２端子とを備えたＴ型伝送回路の等価回路抽出方法に関する。

半導体基板上に作成されたインダクタモデルに関する公知例は多いが、これら公知例は、入出力端子を一つずつ設けた２端子構造を想定した等価回路に関するものである（例えば、非特許文献１参照）。

非特許文献１では、インダクタモデルを構築する場合に、実際にシリコン基板上に形成した素子のインピーダンスをネットワークアナライザ等で多数測定し、得られた測定値を４端子の等価回路変数（ＹパラメータやＺパラメータ）などに変換して等価回路の構成を考察した上で、その等価回路値（上記等価回路中で使用している素子（インダクタ、抵抗等）の値）を抽出するという手順を採っている。

最近になって、インダクタは、可変電圧制御発振器(ＶＣＯ：Voltage Controlled Oscillator)の中でセンタータップ付の構造で利用されたり、On-Chip変圧器の構成に利用されるなど、３端子構造として利用される機会が増えてきた。それに加えて、インダクタの特性予測に電磁界解析を利用する事例が増えてきており、３端子インダクタの等価回路値を簡易かつ精度よく抽出する要望が高まっている。

上述した非特許文献１に示した等価回路値算出方法は、２端子構造のインダクタを用いることを前提にしているため、そのままでは３端子インダクタの等価回路値を抽出する目的で利用できないという大きな問題がある。

等価回路値を抽出する手法として、実測値や電磁界解析計算値を参照値として、等価回路値の掃引をシミュレータ上で行い、実測値に最も近い値の組み合わせを求める手法があるが、得られた結果は利用する初期値やシミュレータの操作者に依存し、物理的に正しいかどうかを正確には判断できないという問題がある。

加えて、近年のシミュレータでは目標となるＳパラメータに対して最も良く合う回路構成、等価回路値を自動的に合成して等価回路を作成するというプログラムも現れてきているが、上記と同じ理由で、回路設計者が短期間で有意義な情報を得られる保証はない。
John R.Long and Miles A. Copeland著"Modeling of Monolithic Inductors and Transformers for Silicon RFIC Design", MTT-S 1995 International Topical Symposium pp.129-134.

本発明は、３端子を備えたＴ字型伝送回路の等価回路内の各素子の値を簡易かつ精度よく抽出できる等価回路抽出方法を提供するものである。

本発明の一態様によれば、交流的な接地端子と、信号伝送用の第１および第２端子と、を備えたＴ型伝送回路の等価回路抽出方法であって、
前記等価回路は、Ｔ型回路部と、π型回路部とを備え、
前記Ｔ型回路部は、
一端が前記第１端子に接続され、直列接続される第１引き出し線抵抗および第１引き出し線インダクタを有する第１引き出し線定数部と、
一端が前記第２端子に接続され、他端が前記第１引き出し線定数部の他端に接続され、直列接続される第２引き出し線抵抗および第２引き出し線インダクタを有する第２引き出し線定数部と、
一端が前記接地端子に接続され、他端が前記第１引き出し線定数部の他端および前記第２引き出し線定数部の他端に接続され、直列接続される第３引き出し線抵抗および第３引き出し線インダクタを有する第３引き出し線定数部と、を有し、
前記π型回路部は、
前記第１端子および前記接地端子間に直列接続される第１カップリング容量および渦電流損失による第１インピーダンス回路と、
前記第２端子および前記接地端子間に直列接続される第２カップリング容量および渦電流損失による第２インピーダンス回路と、
前記第１および第２端子間に接続される第３カップリング容量と、を有するように構成され、
前記第１および第２端子の信号を測定してＳパラメータを取得するステップと、
前記ＳパラメータをＺパラメータに変換した後、前記Ｚパラメータを用いてＴ型回路への変換を行うステップと、
前記変換されたＴ型回路の各定数に対応するＺパラメータに基づいて、前記Ｔ型回路部における前記第１〜第３引き出し線抵抗と前記第１〜第３引き出し線インダクタとを求めるステップと、
前記等価回路の全体に対応するＺパラメータから、前記Ｔ型回路部に対応するＺパラメータを減じることにより、前記π型回路部のＺパラメータを計算するステップと、
前記π型回路部のＺパラメータをＹパラメータに変換するステップと、
前記Ｙパラメータに基づいて、前記第１〜第３カップリング容量を計算するステップと、を備えることを特徴とするＴ型伝送回路の等価回路抽出方法が提供される。

本発明によれば、３端子を備えたＴ字型伝送回路の等価回路内の各素子の値を簡易かつ精度よく抽出することができる。

以下、図面を参照しながら、本発明の一実施形態について説明する。

以下では、Ｔ字型等価回路の一例として、センタータップ付きの変圧器の等価回路を説明する。

図１は変圧器の一例を示す平面図である。図１の変圧器は、半導体基板１上に、渦巻き状のパターン２を用いて形成されている。図１の変圧器は、信号伝送用の第１端子Ａおよび第２端子Ｂと、交流的な接地端子Ｃ（センタータップ）とを有する。図１において、端子Ａ−Ｃ間が一次側のコイル３に対応し、端子Ｂ−Ｃ間が二次側のコイル４に対応する。

図１の変圧器の外径は２００μｍ、パターン２幅は１０μｍ、パターン２間隔は４μｍ、巻数は一次側と二次側ともに６であり、一次側コイル３と二次側コイル４は対称構造であり、対称軸線上にセンタータップが設けられている。

図２は図１の変圧器の等価回路の一例を示す回路図である。図２の等価回路は、Ｔ型回路部５と、π型回路部６とを組合わせた構成になっている。

Ｔ型回路部５は、一端が第１端子Ａに接続され、直列接続される第１引き出し線抵抗Ｒind_1および第１引き出し線インダクタＬind_1を有する第１引き出し線定数部１１と、一端が第２端子Ｂに接続され、他端が第１引き出し線定数部１１の他端に接続され、直列接続される第２引き出し線抵抗Ｒind_2および第２引き出し線インダクタＬind_2を有する第２引き出し線定数部１２と、一端が接地端子に接続され、他端が第１引き出し線定数部１１の他端および第２引き出し線定数部１２の他端に接続され、直列接続される第３引き出し線抵抗Ｒind_3および第３引き出し線インダクタＬind_3を有する第３引き出し線定数部１３と、を有する。

π型回路部６は、第１端子Ａおよび接地端子間に直列接続される第１カップリング容量Ｃox1および渦電流損失による第１インピーダンス回路Ｚsub1と、第２端子Ｂおよび接地端子間に直列接続される第２カップリング容量Ｃox2および渦電流損失による第２インピーダンス回路Ｚsub2と、第１および第２端子Ｂ間に接続される第３カップリング容量Ｃox3と、を有する。

第１インピーダンス回路Ｚsub1は、並列接続された第１の渦電流損失抵抗Ｒs1および第１の渦電流損失容量Ｃs1を有する。第２インピーダンス回路Ｚsub2は、並列接続された第２の渦電流損失抵抗Ｒs2および第２の渦電流損失容量Ｃs2を有する。

図３は図２の等価回路内の各回路定数を抽出する処理手順の一例を示すフローチャートである。図３のフローチャートは、一般にはプログラム化されてコンピュータにより実行される。あるいは、図３のフローチャートを実行可能な専用のハードウェアを設けてもよい。

以下、図３のフローチャートに基づいて、図２の等価回路内の各回路定数を抽出する手法を説明する。まず、２ポートのネットワークアナライザ（不図示）に、図１の変圧器の第１および第２端子Ａ，Ｂを接続して、Ｓパラメータを実測する（ステップＳ１）。

次に、実測したＳパラメータをＺパラメータに変換し、さらに、Ｔ型等価回路変換を行う（ステップＳ２）。

以下、ステップＳ２におけるＴ型等価回路変換について詳述する。

図４は４端子のＺパラメータを含む伝送回路の一例を示す図、図５は３端子のＺパラメータによるＴ型回路の一例を示す図である。図４ではＺパラメータをＺ11、Ｚ12、Ｚ21、Ｚ22とし、図５ではＺ1、Ｚ2、Ｚ3としている。

図４より、以下の（１）式および（２）式の関係が成り立つ。
ｖ1＝Ｚ11・ｉ1＋Ｚ12・ｉ2 …（１）
ｖ2＝Ｚ21・ｉ1＋Ｚ22・ｉ2 …（２）

図５より、以下の（３）式および（４）式の関係が成り立つ。
ｖ1＝Ｚ1・ｉ1＋Ｚ3・（ｉ1＋ｉ2） …（３）
ｖ2＝Ｚ2・ｉ2＋Ｚ3・（ｉ1＋ｉ2） …（４）

上記（３）式および（４）式を変形すると、以下の（５）式および（６）式が得られる。
ｖ1＝（Ｚ1＋Ｚ3）・ｉ1＋Ｚ3・ｉ2 …（５）
ｖ2＝（Ｚ2＋Ｚ3）・ｉ2＋Ｚ3・ｉ1 …（６）

上記（５）式および（６）式を、上記（１）式および（２）式と比較すると、以下の（７）〜（９）式の関係が得られる。
Ｚ11＝Ｚ1＋Ｚ3 …（７）
Ｚ12＝Ｚ21＝Ｚ3 …（８）
Ｚ22＝Ｚ2＋Ｚ3 …（９）

上記（８）式を変形すると、Ｚ12＋Ｚ21＝２×Ｚ3となり、以下の（１０）式が得られる。
Ｚ3＝０．５×（Ｚ12＋Ｚ21） …（１０）

上記（８）式を上記（７）式に代入すると、以下の（１１）式が得られる。
Ｚ11＝Ｚ1＋Ｚ12（＝Ｚ21） …（１１）

この（１１）式を上記（１０）式に代入すると、以下の（１２）式が得られる。
Ｚ1＝Ｚ11−０．５×（Ｚ12＋Ｚ21） …（１２）

また、上記（１０）式を上記（９）式に代入すると、以下の（１３）式が得られる。
Ｚ2＝Ｚ22−０．５×（Ｚ12＋Ｚ21） …（１３）

上記（１２）式、（１３）式および（１０）式の各値が、Ｔ型等価回路変換を行った結果である。

上記（１２）式、（１３）式および（１０）式に示すＺパラメータを含むＴ型回路は、図２のＴ型回路部５に対応しており、以下の（１４）〜（１６）式が成り立つ。
Ｚ1＝Ｒind_1＋ｊωＬind_1 …（１４）
Ｚ2＝Ｒind_2＋ｊωＬind_2 …（１５）
Ｚ3＝Ｒind_3＋ｊωＬind_3 …（１６）

上記（１４）〜（１６）式に示すように、Ｚ1、Ｚ2およびＺ3の実数部分が第１〜第３引き出し線抵抗Ｒind_i（ｉ＝１〜３）を表し、虚数部分が第１〜第３引き出し線インダクタＬind_iを表す。

このように、上記（１２）式、（１３）式および（１０）式によりＺ1、Ｚ2、Ｚ3を計算することにより、第１〜第３引き出し線抵抗Ｒind_iと第１〜第３引き出し線インダクタＬind_iを求めることができる（ステップＳ３）。

図６は第１〜第３引き出し線抵抗Ｒind_iの計算結果を示すグラフ、図７は第１〜第３引き出し線インダクタＬind_iの計算結果を示すグラフである。図６および図７では、横軸を周波数としている。図６の縦軸は上記（１４）〜（１６）式の実数部分であり、第１〜第３引き出し線抵抗Ｒind_iに対応する。図７の縦軸は上記（１４）〜（１６）式の虚数部分であり、第１〜第３引き出し線インダクタＬind_iに対応する。

図２の等価回路は対称構造であるため、第１および第２の引き出し線抵抗Ｒind_1、Ｒind_2の値は等しくなり、第１および第２の引き出し線インダクタＬind_1、Ｌind_2の値も等しくなる。また、周波数に応じて第１〜第３引き出し線抵抗Ｒind_iと第１〜第３引き出し線インダクタＬind_iの計算結果が変化する。そこで、できるだけ低い周波数で計算した値の中から最適な値を選択する。目安としては、以下の（１７）式で定義される周波数ｆoscの1/1000以下の周波数領域で、第１〜第３引き出し線抵抗Ｒind_iと第１〜第３引き出し線インダクタＬind_iを計算するのが望ましい。

第１〜第３引き出し線インダクタＬind_iと第３カップリング容量Ｃox3は事前には分かっていないことが多いため、より具体的には２００ＭＨｚ以下の周波数領域で第１〜第３引き出し線抵抗Ｒind_iと第１〜第３引き出し線インダクタＬind_iを計算するのが望ましい。

次に、上記（１４）〜（１６）式で示すＺパラメータＺ1、Ｚ2、Ｚ3を用いて、Ｔ型回路部５のＺ行列Ｚ_teeを計算する（ステップＳ４）。Ｚ行列Ｚ_teeの４つの要素Ｚtee11、Ｚtee12、Ｚtee21、Ｚtee22は、上記（７）〜（９）式を用いると、それぞれ以下の（１８）〜（２０）式で表される。
Ｚtee11＝Ｚ1＋Ｚ3＝（Ｒind_1＋Ｒind_3）＋ｊω（Ｌind_1＋Ｌind_3） …（１８）
Ｚtee22＝Ｚ2＋Ｚ3＝（Ｒind_2＋Ｒind_3）＋ｊω（Ｌind_2＋Ｌind_3） …（１９）
Ｚtee12＝Ｚtee21＝Ｒind_3＋ｊωＬind_3 …（２０）

次に、以下の（２１）式で示すように、図２の回路全体のＺ行列Ｚ_dutから、Ｔ型回路部５のＺ行列Ｚ_teeを減じることにより、π型回路部６のＺ行列Ｚ_dut'を計算する（ステップＳ５）。
Ｚ_dut'＝Ｚ_dut−Ｚ_tee …（２１）

次に、Ｚ行列Ｚ_dut'をＹ行列Ｙ_dut'に変換する（ステップＳ６）。

４端子のＹ行列を用いると、以下の関係が成り立つ。
ｉ1＝Ｙ11・ｖ1＋Ｙ12・ｖ2 …（２２）
ｉ2＝Ｙ21・ｖ1＋Ｙ22・ｖ2 …（２３）

上記（１）および（２）式のｉ1、ｉ2に、（２２）および（２３）式を代入すると、以下の（２４）および（２５）式が得られる。
（Ｚ11・Ｙ11＋Ｚ12・Ｙ21−１）ｖ1＋（Ｚ11・Ｙ12＋Ｚ12・Ｙ22）ｖ2＝０
…（２４）
（Ｚ21・Ｙ11＋Ｚ22・Ｙ21−１）ｖ1＋（Ｚ21・Ｙ12＋Ｚ22・Ｙ22−１）ｖ2＝０
…（２５）

上記（２４）および（２５）式において、ｖ1とｖ2の恒等式が成り立つ条件は、以下の（２６）〜（２９）式である。
Ｚ11・Ｙ11＋Ｚ12・Ｙ21−１＝０ …（２６）
Ｚ11・Ｙ12＋Ｚ12・Ｙ22＝０ …（２７）
Ｚ21・Ｙ11＋Ｚ22・Ｙ21＝０ …（２８）
Ｚ21・Ｙ22＋Ｚ22・Ｙ22−１＝０ …（２９）

上記（２６）〜（２９）式を連立させることにより、Ｙ11、Ｙ12、Ｙ21、Ｙ22を計算することができる。

ここで、Ｙ行列Ｙ_dut'は、π型に接続された３つのアドミッタンスＹ1、Ｙ2、Ｙ3を用いて表現することができる（ステップＳ７）。図８はＹパラメータを用いたπ型回路の一例を示す図である。図８より、以下の（３０）および（３１）式が得られる。
ｉ1＝Ｙ11・ｖ1＋Ｙ12・ｖ2 …（３０）
ｉ2＝Ｙ21・ｖ1＋Ｙ22・ｖ2 …（３１）

上記（３０）および（３１）式を変形すると、以下の（３２）および（３３）式が得られる。
ｉ1＝（Ｙ1＋Ｙ3）ｖ1−Ｙ3・ｖ2 …（３２）
ｉ2＝−Ｙ3・ｖ1＋（Ｙ2＋Ｙ3）ｖ2 …（３３）

上記（３２）および（３３）式と上記（３０）および（３１）式とから、以下の（３４）〜（３６）式が得られる。
Ｙ1＝Ｙ11＋０．５（Ｙ21＋Ｙ12） …（３４）
Ｙ2＝Ｙ22＋０．５（Ｙ21＋Ｙ12） …（３５）
Ｙ3＝−０．５（Ｙ21＋Ｙ12） …（３６）

次に、３つのアドミッタンスＹ1、Ｙ2、Ｙ3を用いて、以下の（３７）および（３８）式に基づいて、第１〜第３カップリング容量Ｃoxi（ただし、ｉ＝１〜３）を計算する（ステップＳ８）。

アドミッタンスＹiの逆数の虚数成分は、以下の（３７）式で表される。

上記（３７）式を変形すると、以下の（３８）式のようになり、第１〜第３カップリング容量Ｃoxiが得られる。

図９は第１および第２カップリング容量Ｃox1、Ｃox2の計算結果を示すグラフ、図１０は第３カップリング容量Ｃox3の計算結果を示すグラフである。図９および図１０の横軸は周波数である。これらの図に示すように、周波数によって第１〜第３カップリング容量Ｃoxiの計算結果が変化する。そこで、第１および第２カップリング容量Ｃox1、Ｃox2については、できるだけ低い周波数領域での最大値を選択し、第３カップリング容量Ｃox3については、できるだけ高い周波数領域での最大値を選択する。

次に、第１および第２カップリング容量Ｃox1、Ｃox2に直列接続された第１および第２インピーダンスＺsub1、Ｚsub2を計算する（ステップＳ９）。第１インピーダンスＺsub1は、第１の渦電流損失抵抗Ｒs1と第１の渦電流損失容量Ｃs1を並列接続したものであり、以下の（３９）式で表される。また、第２インピーダンスＺsub2は、第２の渦電流損失抵抗Ｒs2と第２の渦電流損失容量Ｃs2を並列接続したものであり、以下の（４０）式で表される。

上記（３９）および（４０）式より、第１および第２の渦電流損失抵抗Ｒsi（ｉ＝１、２）と、第１および第２の渦電流損失容量Ｃsiを計算する（ステップＳ１０）。第１および第２の渦電流損失抵抗Ｒsi（ｉ＝１、２）と、第１および第２の渦電流損失容量Ｃsiとは、それぞれ以下の（４１）および（４２）式で表される。

上記（４１）および（４２）式に示すように、第１および第２の渦電流損失抵抗Ｒsiは上記（３９）および（４０）式の実数成分であり、第１および第２の渦電流損失容量Ｃsiは上記（３９）および（４０）式の虚数成分である。

図１１は第１および第２の渦電流損失抵抗Ｒsiの計算結果を示すグラフ、図１２は第１および第２の渦電流損失容量Ｃsiの計算結果を示すグラフである。これらの図において、横軸は周波数である。図示のように、周波数に応じて第１および第２の渦電流損失抵抗Ｒsiと第１および第２の渦電流損失容量Ｃsiとの計算結果が大きく変化するが、できるだけ高い周波数における計算結果を抽出する。

以上により、図２の等価回路における各回路定数が抽出できる。

図１３は図３のフローチャートにより各回路定数を抽出した等価回路におけるＳパラメータの計算結果と実測値とを示すグラフであり、図１３（ａ）は反射係数のグラフを示している。Ｓ１１は実測を示し、Ｓ２２は本発明で抽出した値と図２に示した等価回路を用いた場合のシミュレーション結果を示す。また、図１３（ｂ）は伝達利得のグラフを示している。Ｓ１２は実測を示し、Ｓ２１は本発明で抽出した値と図２に示した等価回路を用いた場合のシミュレーション結果を示す。図１３（ｂ）では両者に乖離が見られるような印象を受けるが実際は比較している値が非常に小さい（高々０．０１程度）ので、この乖離は無視しても実用上差し支えない。図１４は等価回路におけるＱ値の周波数特性の計算結果と実測値とを示す図である。図１３および図１４において、計算結果のグラフは実線で、実測値は破線で示している。

図１３および図１４に示すように、計算結果は実測値に近似しており、本実施形態による等価回路抽出によるモデリングの精度がきわめて高いことがわかる。

このように、本実施形態では、センタータップ付きの変圧器等の３端子を有するＴ字型伝送回路について図２のような等価回路を作成し、この等価回路をπ型回路部６とＴ型回路部５に分けて電磁界解析を行い、シミュレーションを用いた最適化を行うことなく、等価回路内の各回路定数を直接計算するため、各種のＴ字型伝送回路を短時間で設計可能となる。特に、本実施形態による等価回路抽出方法を採用すると、直流から高周波（２０ＧＨｚ程度）までの広帯域にわたって、実測値に極めて近いモデリング精度が得られ、設計誤差を最小限に抑えることができるとともに、Ｔ字型伝送回路を内蔵する各種の半導体集積回路の設計期間を大幅に短縮できる。本実施形態を応用すれば、インダクタ用のプロセスデザインキットも短時間で開発可能となる。

上述した実施形態では、Ｔ字型等価回路の一例として、センタータップ付きの変圧器の等価回路について説明したが、本発明は、少なくとも３端子を備えた各種のＴ型伝送回路に幅広く適用可能である。

変圧器の一例を示す平面図。 図１の変圧器の等価回路の一例を示す回路図。 図２の等価回路内の各回路定数を抽出する処理手順の一例を示すフローチャート。 ４端子のＺパラメータを含む伝送回路の一例を示す図。 ３端子のＺパラメータによるＴ型回路の一例を示す図。 第１〜第３引き出し線抵抗Ｒind_iの計算結果を示すグラフ。 第１〜第３引き出し線インダクタＬind_iの計算結果を示すグラフ。 Ｙパラメータを用いたπ型回路の一例を示す図。 第１および第２カップリング容量Ｃox1、Ｃox2の計算結果を示すグラフ。 第３カップリング容量Ｃox3の計算結果を示すグラフ。 第１および第２の渦電流損失抵抗Ｒsiの計算結果を示すグラフ。 第１および第２の渦電流損失容量Ｃsiの計算結果を示すグラフ。 （ａ）はＳ１１とＳ２２のグラフ、（ｂ）はＳ２１，Ｓ１２のグラフ。 等価回路におけるＱ値の周波数特性の計算結果と実測値とを示す図。

符号の説明

５ Ｔ型回路部
６ π型回路部
１１ 第１引き出し線定数部
１２ 第２引き出し線定数部
Ｒind_1 第１引き出し線抵抗
Ｌind_1 第１引き出し線インダクタ
Ｒind_2 第２引き出し線抵抗
Ｌind_2 第２引き出し線インダクタ
Ｒind_3 第３引き出し線抵抗
Ｌind_3 第３引き出し線インダクタ
Ｃox1 第１カップリング容量
Ｚsub1 第１インピーダンス回路
Ｃox2 第２カップリング容量
Ｚsub2 第２インピーダンス回路
Ｃox3 第３カップリング容量
Ｒs1 第１の渦電流損失抵抗
Ｃs1 第１の渦電流損失容量
Ｒs2 第２の渦電流損失抵抗
Ｃs2 第２の渦電流損失容量

Claims (5)

1. 交流的な接地端子と、信号伝送用の第１および第２端子と、を備えたＴ型伝送回路の等価回路抽出方法であって、
   前記等価回路は、Ｔ型回路部と、π型回路部とを備え、
   前記Ｔ型回路部は、
   一端が前記第１端子に接続され、直列接続される第１引き出し線抵抗および第１引き出し線インダクタを有する第１引き出し線定数部と、
   一端が前記第２端子に接続され、他端が前記第１引き出し線定数部の他端に接続され、直列接続される第２引き出し線抵抗および第２引き出し線インダクタを有する第２引き出し線定数部と、
   一端が前記接地端子に接続され、他端が前記第１引き出し線定数部の他端および前記第２引き出し線定数部の他端に接続され、直列接続される第３引き出し線抵抗および第３引き出し線インダクタを有する第３引き出し線定数部と、を有し、
   前記π型回路部は、
   前記第１端子および前記接地端子間に直列接続される第１カップリング容量および渦電流損失による第１インピーダンス回路と、
   前記第２端子および前記接地端子間に直列接続される第２カップリング容量および渦電流損失による第２インピーダンス回路と、
   前記第１および第２端子間に接続される第３カップリング容量と、を有するように構成され、
   前記第１および第２端子の信号を測定してＳパラメータを取得するステップと、
   前記ＳパラメータをＺパラメータに変換した後、前記Ｚパラメータを用いてＴ型回路への変換を行うステップと、
   前記変換されたＴ型回路の各定数に対応するＺパラメータに基づいて、前記Ｔ型回路部における前記第１〜第３引き出し線抵抗と前記第１〜第３引き出し線インダクタとを求めるステップと、
   前記等価回路の全体に対応するＺパラメータから、前記Ｔ型回路部に対応するＺパラメータを減じることにより、前記π型回路部のＺパラメータを計算するステップと、
   前記π型回路部のＺパラメータをＹパラメータに変換するステップと、
   前記Ｙパラメータに基づいて、前記第１〜第３カップリング容量を計算するステップと、を備えることを特徴とするＴ型伝送回路の等価回路抽出方法。
2. 計算された前記第１〜第３カップリング容量を用いて、前記第１および第２インピーダンス回路のインピーダンスを計算するステップと、
   前記第１インピーダンス回路の計算されたインピーダンスに基づいて、並列接続された第１の渦電流損失抵抗および第１の渦電流損失容量を計算するステップと、
   前記第２インピーダンス回路の計算されたインピーダンスに基づいて、並列接続された第２の渦電流損失抵抗および第２の渦電流損失容量を計算するステップと、
   を備えることを特徴とする請求項１に記載の等価回路抽出方法。
3. 前記第１〜第３引き出し線抵抗と前記第１〜第３引き出し線インダクタとは、所定の周波数以下の周波数範囲で計算されることを特徴とする請求項１または２に記載の等価回路抽出方法。
4. 前記第１カップリング容量は、計算された最大値のうち、周波数が低いものから選択され、
   前記第２および第３カップリング容量は、計算された最大値のうち、周波数が高いものから選択されることを特徴とする請求項１乃至３のいずれかに記載の等価回路抽出方法。
5. 前記Ｔ型伝送回路は、基板上に形成された渦巻き形状のパターンからなる変圧器であり、
   前記接地端子は、前記変圧器のセンタータップであることを特徴とする請求項１乃至４のいずれかに記載の等価回路抽出方法。

Images