JP4440137B2 - クロック信号生成回路、光走査装置及び画像形成装置 - Google Patents

Description

本発明は、クロック信号生成回路、光走査装置及び画像形成装置に係り、更に詳しくは、光源からの光を走査対象物に対して走査する際に用いられるクロック信号を生成するクロック信号生成回路、該クロック信号生成回路を有する光走査装置及び該光走査装置を備えた画像形成装置に関する。

レーザプリンタやデジタル複写機などの画像形成装置では、画像情報に応じて変調された光源からの光をポリゴンミラー、及び走査レンズなどを介して感光体上に集光させるとともに、所定の方向（主走査方向）に走査させ、感光体上に潜像（静電潜像）を形成している。そして、その潜像にトナーを付着させることにより、画像情報を顕像化させている。

近年、画像の高品質化の要求が高まり、ポリゴンミラーにおける偏向反射面のいわゆる面倒れや、偏向反射面の回転軸からの距離のばらつき、及び光源からの光の波長変動などに起因する、感光体上に形成される光スポットの位置ずれが無視できなくなってきた。

そこで、光スポットの位置ずれを補正するために、感光体上を走査する際に用いられるクロック信号（以下「画素クロック信号」ともいう）を補正する技術が考案された（例えば、特許文献１〜特許文献３参照）。しかしながら、特許文献１〜特許文献３に開示されている装置では、１ライン走査の開始タイミングを検出するために設けられている受光素子の出力信号にノイズが入ると、誤った補正が行われ、潜像に乱れが生じ、画像の品質低下を招来するおそれがあった。

特開平１１−１６７０８１号公報 特開２００１−２２８４１５号公報 特開２００２−３６６２６号公報

本発明は、かかる事情の下になされたもので、その第１の目的は、ノイズに強く、光源からの光を走査対象物に対して走査する際に用いられるクロック信号を精度良く生成することができるクロック信号生成回路を提供することにある。

また、本発明の第２の目的は、光源からの光を走査対象物に対して安定して走査させることができる光走査装置を提供することにある。

また、本発明の第３の目的は、高品質の画像を形成することができる画像形成装置を提供することにある。

本発明は、第１の観点からすると、光源からの光を走査対象物に対して走査する際に用いられるクロック信号を生成するクロック信号生成回路であって、高周波クロックを生成する高周波クロック生成回路と；前記走査の開始を示す水平同期信号を前記高周波クロックに同期させたイネーブル信号として出力するイネーブル信号生成回路と；前記イネーブル信号が入力されると、該イネーブル信号の長さを前記高周波クロックに基づいて測定し、前記水平同期信号が真の開始情報であるか否かを判断する判断回路と；前記判断回路での判断の結果、前記水平同期信号が真の開始情報である場合に、前記水平同期信号に同期した前記クロック信号を生成する生成回路と；を備えるクロック信号生成回路である。

これによれば、例えばノイズなどに起因して予期せぬ情報が入力されると、その情報が偽の開始情報であると判断でき、偽の開始情報に同期したクロック信号が生成されるのを防止することができる。従って、ノイズに強く、光源からの光を走査対象物に対して走査する際に用いられるクロック信号を精度良く生成することが可能となる。

この場合において、前記判断回路は、前記イネーブル信号の長さが予め設定されている値以上のときに、前記イネーブル信号が真の開始情報であると判断することとすることができる。

この場合において、前記予め設定されている値は、前記クロック信号の周期の１／２であることとすることができる。

上記各クロック信号生成回路において、前記予め設定されている値は、変更可能であることとすることができる。

本発明は、第２の観点からすると、走査対象物に対して光を走査する光走査装置であって、光源と；前記光源からの光を所定の角度範囲内で偏向する偏向手段と；前記偏向手段から前記走査対象物に至る前記光の光路上に配置された光学系と；前記走査の開始を検出する検出センサと；前記検出センサの出力信号が入力される本発明のクロック信号生成回路と；前記クロック信号生成回路で生成されたクロック信号を用いて前記光源を制御する光源制御回路と；を備える光走査装置である。

これによれば、ノイズに強く、光源からの光を走査対象物に対して走査する際に用いられるクロック信号を精度良く生成することができる本発明のクロック信号生成回路を備えているために、光源からの光を走査対象物に対して安定して走査させることが可能となる。

この場合において、前記光源制御回路は、前記クロック信号におけるクロック幅の変化に対応して画像情報における画素の幅が変化するように前記光源の発光時間を調整することとすることができる。

本発明は、第３の観点からすると、走査対象物と；前記走査対象物に対して光を走査し、前記走査対象物に像を形成する本発明の光走査装置と；前記走査対象物に形成された像を転写対象物に転写する転写装置と；を備える画像形成装置である。

これによれば、光源からの光を走査対象物に対して安定して走査させることができる、本発明の光走査装置を備えているために、高品質の画像を形成することが可能となる。

以下、本発明の一実施形態を図１〜図２４に基づいて説明する。図１には、本発明の一実施形態に係る画像形成装置としてのレーザプリンタ１００の概略構成が示されている。

図１に示されるレーザプリンタ１００は、光走査装置９００、走査対象物としての感光体ドラム９０１、帯電ブラシ９０２、現像ローラ９０３、トナーカートリッジ９０４、クリーニングブレード９０５、給紙トレイ９０６、給紙コロ９０７、レジストローラ対９０８、転写ローラ９１１、定着ローラ９０９、排紙ローラ９１２、及び排紙トレイ９１０などを備えている。

上記帯電ブラシ９０２、現像ローラ９０３、転写ローラ９１１及びクリーニングブレード９０５は、それぞれ感光体ドラム９０１の表面近傍に配置されている。そして、感光体ドラム９０１の回転方向に関して、帯電ブラシ９０２→現像ローラ９０３→転写ローラ９１１→クリーニングブレード９０５の順に配置されている。

前記感光体ドラム９０１の表面には、感光層が形成されている。ここでは、感光体ドラム９０１は、図１における面内で時計回り（矢印方向）に回転するようになっている。

前記帯電ブラシ９０２は、感光体ドラム９０１の表面を帯電させる。

前記光走査装置９００は、帯電ブラシ９０２で帯電された感光体ドラム９０１の表面に、上位装置（例えばパソコン）からの画像情報に基づいて変調された光を照射する。これにより、感光体ドラム９０１の表面では、光が照射された部分だけの電荷が消失し、画像情報に対応した潜像が感光体ドラム９０１の表面に形成される。ここで形成された潜像は、感光体ドラム９０１の回転に伴って前記現像ローラ９０３の方向に移動する。なお、感光体ドラム９０１の長手方向（回転軸方向）は「主走査方向」と呼ばれ、感光体ドラム９０１の回転方向は「副走査方向」と呼ばれている。また、この光走査装置９００の構成については後述する。

前記トナーカートリッジ９０４にはトナーが格納されており、該トナーは前記現像ローラ９０３に供給される。このトナーカートリッジ９０４内のトナー量は、電源投入時や印刷終了時などにチェックされ、残量が少ないときには不図示の表示部に交換を促すメッセージが表示される。

前記現像ローラ９０３は、回転に伴ってその表面にトナーカートリッジ９０４から供給されたトナーが帯電されて薄く均一に付着される。また、この現像ローラ９０３には、感光体ドラム９０１における帯電している部分（光が照射されなかった部分）と帯電していない部分（光が照射された部分）とで互いに逆方向の電界が生じるような電圧が印加されている。そして、この電圧によって、現像ローラ９０３の表面に付着しているトナーは、感光体ドラム９０１の表面の光が照射された部分にだけ付着する。すなわち、現像ローラ９０３は、感光体ドラム９０１の表面に形成された潜像にトナーを付着させて画像情報を顕像化させる。ここでトナーが付着された潜像は、感光体ドラム９０１の回転に伴って前記転写ローラ９１１の方向に移動する。

前記給紙トレイ９０６には転写対象物としての記録紙９１３が格納されている。この給紙トレイ９０６の近傍には前記給紙コロ９０７が配置されており、該給紙コロ９０７は、記録紙９１３を給紙トレイ９０６から１枚づつ取り出し、前記レジストローラ対９０８に搬送する。該レジストローラ対９０８は、前記転写ローラ９１１の近傍に配置され、給紙コロ９０７によって取り出された記録紙９１３を一旦保持するとともに、該記録紙９１３を感光体ドラム９０１の回転に合わせて感光体ドラム９０１と転写ローラ９１１との間隙部に向けて送り出す。

前記転写ローラ９１１には、感光体ドラム９０１の表面上のトナーを電気的に記録紙９１３に引きつけるために、トナーとは逆極性の電圧が印加されている。この電圧により、感光体ドラム９０１の表面の静電潜像が記録紙９１３に転写される。ここで転写された記録紙９１３は、前記定着ローラ９０９に送られる。

この定着ローラ９０９では、熱と圧力とが記録紙９１３に加えられ、これによってトナーが記録紙９１３上に定着される。ここで定着された記録紙９１３は、前記排紙ローラ９１２を介して前記排紙トレイ９１０に送られ、排紙トレイ９１０上に順次スタックされる。

前記クリーニングブレード９０５は、感光体ドラム９０１の表面に残ったトナー（残留トナー）を除去する。なお、除去された残留トナーは、再度利用されるようになっている。残留トナーが除去された感光体ドラム９０１の表面は、再度帯電ブラシ９０２の位置に戻る。

次に、前記光走査装置９００の構成について図２及び図３を用いて説明する。

この光走査装置９００は、光源としての半導体レーザＬＤを含む光源ユニット８０１、コリメートレンズＣＬ、シリンダレンズ８０５、ポリゴンミラー８０８、該ポリゴンミラー８０８を回転させる不図示のポリゴンモータ、ｆθレンズ８０６、折り返しミラー８０７、トロイダルレンズ８１２、２つの受光素子（８１３、８１４）、２つのプリント基板（８０２、８０９）、及び処理回路８１５などを備えている。なお、以下では、光源ユニット８０１から感光体ドラム９０１に至る光の光路上に配置された、コリメートレンズＣＬ、シリンダレンズ８０５、ポリゴンミラー８０８、ｆθレンズ８０６、折り返しミラー８０７、及びトロイダルレンズ８１２などからなる光学系を「走査光学系」ともいう。

前記光源ユニット８０１は、その背面に前記プリント基板８０２が装着された状態で光学ハウジング８０４の壁面にスプリングにより当接されている。なお、壁面に対する前記当接の姿勢は調節ネジ８０３によって調節可能となっている。これにより、半導体レーザＬＤで発光されるレーザ光の最大強度出射方向を調節することができる。この調節ネジ８０３は光学ハウジング８０４の壁面に形成された突起部に螺合されている。光学ハウジング８０４の内部には、上記コリメートレンズＣＬ、シリンダレンズ８０５、ポリゴンミラー８０８、ポリゴンモータ、ｆθレンズ８０６、折り返しミラー８０７、トロイダルレンズ８１２、及び２つの受光素子（８１３、８１４）が、それぞれ所定の位置に位置決めされ支持されている。また、プリント基板８０９は、光学ハウジング８０４の壁面に前記光源ユニット８０１と同様に、外側より装着されている。光学ハウジング８０４は、カバー８１１により上部が封止され、その壁面から突出した複数の取付部８１０にてレーザプリンタ１００のフレーム部材にネジで固定される。

前記コリメータレンズＣＬは、半導体レーザＬＤから出射されたレーザ光を略平行光とする。前記シリンダレンズ８０５は、コリメータレンズＣＬからの光を整形する。

前記ポリゴンミラー８０８は、複数の偏向面を有し、シリンダレンズ８０５からの光を所定角度範囲で等角速度的に偏向する。前記ｆθレンズ８０６は、ポリゴンミラー８０８で偏向された光を等速度的な光に変換する。前記折り返しミラー８０７は、ｆθレンズ８０６からの光の光路を折り曲げる。前記トロイダルレンズ８１２は、折り返しミラー８０７からの光を前記感光体ドラム９０１の表面に集光させ、光スポットを形成させる。

走査光学系の動作について簡単に説明する。半導体レーザＬＤから出射された光は、コリメータレンズＣＬおよびシリンダレンズ８０５を介して、ポリゴンミラー８０８の偏向面近傍に一旦結像される。ポリゴンミラー８０８は、ポリゴンモータによって一定の速度で図３中の矢印Ｂ方向に回転しており、その回転に伴って偏向面近傍に結像された光は等角速度的に偏向される。この偏向された光は、さらにｆθレンズ８０６を透過し、折り返しミラー８０７の長手方向を所定角度範囲で等速度的に走査する光に変換される。そして、この光は、折り返しミラー８０７で反射され、トロイダルレンズ８１２を介して感光体ドラム９０１の表面を走査する。すなわち、光スポットが主走査方向に移動する。なお、以下では、主走査方向の走査において、走査開始位置から走査終了位置までの１回の走査を「１ライン走査」ともいう。

また、主走査方向に関して折り返しミラー８０７の両端には、１ライン走査の開始及び終了をそれぞれ検出するための前記２つの受光素子（８１３、８１４）が設けられている。ここでは、ポリゴンミラー８０８により偏向された光が、感光体ドラム９０１の表面を１ライン走査する前に受光素子８１３に入射され、１ライン走査した後に受光素子８１４に入射されるように配置されている。各受光素子は、それぞれ受光量に応じた信号（光電変換信号）を出力する。

前記プリント基板８０９には、図４に示されるように、２つのＩ／Ｖアンプ（６０、６１）、２つの２値化回路（６２、６３）及び２つのインバータ（６４、６５）などが実装されている。

Ｉ／Ｖアンプ６０は、受光素子８１３からの光電変換信号を電圧信号に変換するとともに、所定のゲインで増幅する。Ｉ／Ｖアンプ６１は、受光素子８１４からの光電変換信号を電圧信号に変換するとともに、所定のゲインで増幅する。

２値化回路６２は、Ｉ／Ｖアンプ６０の出力信号を２値化する。２値化回路６３は、Ｉ／Ｖアンプ６１の出力信号を２値化する。

インバータ６４は、２値化回路６２の出力信号を反転させ、第１水平同期信号Hsync1として出力する。インバータ６５は、２値化回路６３の出力信号を反転させ、第２水平同期信号Hsync2として出力する。そこで、受光素子８１３に光が入射されると第１水平同期信号Hsync1は「Ｈ（ハイレベル）」から「Ｌ（ローレベル）」に変化する。また、受光素子８１４に光が入射されると第２水平同期信号Hsync2は「Ｈ」から「Ｌ」に変化する。従って、第１水平同期信号Hsync1における信号レベル「Ｌ」の部分が開始を示す情報となる（図８〜図１０参照）。第１水平同期信号Hsync1及び第２水平同期信号Hsync2は、いずれも処理回路８１５に出力される。

前記プリント基板８０２には、図４に示されるように、レーザ駆動回路５０などが実装されている。このレーザ駆動回路５０は、処理回路８１５からの後述する変調データを、対応する駆動信号に変換し、該駆動信号を前記光源ユニット８０１に出力する。光源ユニット８０１では、前記駆動信号を半導体レーザＬＤに供給する。

前記処理回路８１５は、図４に示されるように、位置ずれ情報検出回路１０、メモリ１５、クロック信号生成回路としての画素クロック生成回路２０、画像処理回路３０、レーザ駆動データ生成回路４０などを有している。

位置ずれ情報検出回路１０は、前記第１水平同期信号Hsync1と前記第２水平同期信号Hsync2とに基づいて、１ライン毎の位置ずれ情報を検出する。本実施形態では、一例として、位置ずれ情報検出回路１０は、前記第１水平同期信号Hsync1と前記第２水平同期信号Hsync2とから算出される１ライン走査に要した時間と、予め設定されている基準時間（以下「１ライン走査基準時間」ともいう）との差（以下「走査時間差」ともいう）に基づいて位置ずれ情報を取得し、該位置ずれ情報に基づいて位置ずれを補正するためのデータを位相データSphaseとして生成する。なお、本明細書では、位置ずれは、感光体ドラム９０１の表面に形成される潜像の主走査方向に関する位置ずれを意味し、ｆθレンズ８０６の特性に起因する走査ムラ、ポリゴンミラー８０８における偏向反射面のいわゆる面倒れや、偏向反射面の回転軸からの距離のばらつき、ポリゴンミラー８０８の回転ムラ、半導体レーザＬＤから出射されるレーザ光の波長変動などによって生じるものである。

本実施形態では、予め実験などにより、複数の走査時間差について、走査時間差毎に各画素の位置ずれを計測し、その計測結果に基づいて、走査時間差に対応して位相を変更させる画素及びその変更量についてマップを作成し、走査時間差毎のマップを位置ずれ情報テーブルとしてメモリ１５に格納している。

従って、位置ずれ情報検出回路１０は、メモリ１５に格納されている位置ずれ情報テーブルを参照し、算出された走査時間差に対応するマップを抽出し、該マップに基づいて位相データSphaseを生成する。なお、この場合に、直前の１ライン走査における走査時間差のみでなく、走査時間差の履歴情報を考慮して前記マップを抽出しても良い。

前記位相データSphaseは、一例として図５に示されるように、３ビット（ビット０（ｂ₀）、ビット１（ｂ₁）、ビット２（ｂ₂））で構成され、後述する画素クロック信号の位相のシフト量に対応している。ここで生成された位相データSphaseは、画素クロック信号に同期して画素クロック生成回路２０に出力される。

本実施形態では、図５に示されるように、位相データSphase ＝「０００」は、シフト量＝０に対応し、位相データSphase ＝「００１」は、シフト量＝＋１／１６に対応し、位相データSphase ＝「０１０」は、シフト量＝＋２／１６に対応し、位相データSphase ＝「０１１」は、シフト量＝＋３／１６に対応し、位相データSphase ＝「１１１」は、シフト量＝−１／１６に対応し、位相データSphase ＝「１１０」は、シフト量＝−２／１６に対応し、位相データSphase ＝「１０１」は、シフト量＝−３／１６に対応している。なお、シフト量における符号「＋」は画素クロック信号のクロック幅を後述する基準周期よりも長くすることを意味し、一方、符号「−」は画素クロック信号のクロック幅を基準周期よりも短くすることを意味している。

前記画素クロック生成回路２０は、前記第１水平同期信号Hsync1と前記位相データSphaseとに基づいて、光源からの光を走査対象物に対して走査する際に用いられるクロック信号としての画素クロック信号PCLKを生成する。

本実施形態では、画素クロック生成回路２０は、一例として図６に示されるように、高周波クロック生成回路２０１、位相同期制御回路２０３、ステータス信号生成回路２０５、制御データ生成回路２０７、２つの遷移検出回路（２１１、２２１）、２つの制御信号生成回路（２１２、２２２）、クロック１生成回路２１３、クロック２生成回路２２３、セレクト信号生成回路２３１、及びマルチプレクサ２３３を含んで構成されている。

前記高周波クロック生成回路２０１は、基準となる高周波クロック信号VCLKを生成する。なお、本実施形態では、一例として、この高周波クロック信号VCLKの周期（「Ｔv」とする）の８倍が、画素クロック信号PCLKの基準周期（位相シフトを行わないときの周期、「Ｔp」とする）に相当するものとする。また、基準周期では、一例としてデューティ比は５０％であるものとする。

前記位相同期制御回路２０３は、前記第１水平同期信号Hsync1と前記高周波クロック信号VCLKとに基づいて、位相状態信号Pstat、及び２つの位相同期信号（Psync1、Psync2）をそれぞれ生成する。ここで生成された位相状態信号Pstatは、ステータス信号生成回路２０５及びセレクト信号生成回路２３１に出力される。また、ここで生成された位相同期信号Psync1は遷移検出回路２１１に出力され、位相同期信号Psync2は遷移検出回路２２１に出力される。

本実施形態では、位相同期制御回路２０３は、一例として図７に示されるように、２つのフリップフロップ（２０３ａ、２０３ｂ）、２つのカウンタ（２０３ｃ、２０３ｄ）、レジスタ２０３ｅ、２つの位相同期信号生成回路（２０３ｆ、２０３ｇ）、及び位相状態信号生成回路２０３ｈなどを備えている。

フリップフロップ２０３ａは、高周波クロック信号VCLKの立ち上がりで第１水平同期信号Hsync1をラッチし、イネーブル信号ＥＮ１を生成する。このイネーブル信号ＥＮ１は、カウンタ２０３ｃに出力される。

フリップフロップ２０３ｂは、高周波クロック信号VCLKの立ち下がりで第１水平同期信号Hsync1をラッチし、イネーブル信号ＥＮ２を生成する。このイネーブル信号ＥＮ２は、カウンタ２０３ｄに出力される。

カウンタ２０３ｃは、前記イネーブル信号ＥＮ１が「Ｌ」の時に、高周波クロック信号VCLKの立ち上がりでカウント値のカウントアップ動作を行う。イネーブル信号ＥＮ１が「Ｌ」から「Ｈ」に変化すると、高周波クロック信号VCLKの立ち上がりでカウント値を０にリセットする。ここでのカウント値は、カウント信号count1として位相同期信号生成回路２０３ｆに出力される。

カウンタ２０３ｄは、前記イネーブル信号ＥＮ２が「Ｌ」の時に、高周波クロック信号VCLKの立ち下がりでカウント値のカウントアップ動作を行う。イネーブル信号ＥＮ２が「Ｌ」から「Ｈ」に変化すると、高周波クロック信号VCLKの立ち下がりでカウント値を０にリセットする。ここでのカウント値は、カウント信号count2として位相同期信号生成回路２０３ｇに出力される。

位相同期信号生成回路２０３ｆは、カウント信号count1から得たカウント値とレジスタ２０３ｅに格納されている基準回数とを比較し、それらが互いに一致していれば、高周波クロック信号VCLKの立ち上がりに同期して「Ｈ（ハイレベル）」となる信号を位相同期信号Psync1として出力する。また、位相同期信号生成回路２０３ｇは、カウント信号count2から得たカウント値とレジスタ２０３ｅに格納されている基準回数とを比較し、それらが互いに一致していれば、高周波クロック信号VCLKの立ち下がりに同期して「Ｈ（ハイレベル）」となる信号を位相同期信号Psync2として出力する。

位相状態信号生成回路２０３ｈは、位相同期信号Psync1と位相同期信号Psync2とに基づいて位相状態信号Pstatを生成する。ここでは、位相同期信号Psync1の立ち上がりタイミングが位相同期信号Psync2の立ち上がりタイミングよりも早い場合には「Ｌ」となり、位相同期信号Psync2の立ち上がりタイミングが位相同期信号Psync1の立ち上がりタイミングよりも早い場合には「Ｈ」となる信号を位相状態信号Pstatとして出力する。

上記のように構成された位相同期制御回路２０３の動作について、図８〜図１０のタイミングチャートを用いて説明する。なお、本実施形態では、レジスタ２０３ｅに格納されている前記基準回数は、一例として「４」であるものとする。すなわち、基準回数は、画素クロック信号PCLKの基準周期Ｔpの１／２に対応する値である。

一例として図８に示されるように、高周波クロック信号VCLKが「Ｈ」のときに、第１水平同期信号Hsync1が「Ｈ」から「Ｌ」に変化すると（図８のタイミングＡ）、先ず、高周波クロック信号VCLKの立ち下がりタイミング（図８のタイミングＢ）でイネーブル信号ＥＮ２が「Ｌ」となり、続く高周波クロック信号VCLKの立ち上がりタイミング（図８のタイミングＣ）でイネーブル信号ＥＮ１が「Ｌ」となる。これにより、カウンタ２０３ｄでは高周波クロック信号VCLKの立ち下がりでカウントアップ動作が開始され、カウンタ２０３ｃでは高周波クロック信号VCLKの立ち上がりでカウントアップ動作が開始される。ここでは、カウンタ２０３ｄのほうがカウンタ２０３ｃよりも先にカウントアップ動作が開始される。そして、位相同期信号生成回路２０３ｇは、カウント信号count2から得たカウント値が「４」になると、高周波クロック信号VCLKの立ち下がり（図８のタイミングＤ）で位相同期信号Psync2を「Ｈ」とする。また、位相同期信号生成回路２０３ｆは、カウント信号count1から得たカウント値が「４」になると、高周波クロック信号VCLKの立ち上がり（図８のタイミングＥ）で位相同期信号Psync1を「Ｈ」とする。ここでは、位相同期信号Psync2のほうが位相同期信号Psync1よりも先に「Ｈ」となる。そこで、位相状態信号Pstatは、位相同期信号Psync1と同じタイミング（図８のタイミングＥ）で「Ｈ」となる。なお、一例として図８に示されるように、高周波クロック信号VCLKが「Ｈ」のときに、第１水平同期信号Hsync1が「Ｌ」から「Ｈ」に変化すると（図８のタイミングＦ）、続く高周波クロック信号VCLKの立ち下がりタイミング（図８のタイミングＧ）でイネーブル信号ＥＮ２が「Ｈ」となり、高周波クロック信号VCLKの立ち上がりタイミング（図８のタイミングＨ）でイネーブル信号ＥＮ１が「Ｈ」となる。

また、一例として図９に示されるように、高周波クロック信号VCLKが「Ｌ」のときに、第１水平同期信号Hsync1が「Ｈ」から「Ｌ」に変化すると（図９のタイミングＡ）、先ず、高周波クロック信号VCLKの立ち上がりタイミング（図９のタイミングＢ）でイネーブル信号ＥＮ１が「Ｌ」となり、続く高周波クロック信号VCLKの立ち下がりタイミング（図９のタイミングＣ）でイネーブル信号ＥＮ２が「Ｌ」となる。これにより、カウンタ２０３ｃでは高周波クロック信号VCLKの立ち上がりでカウントアップ動作が開始され、カウンタ２０３ｄでは高周波クロック信号VCLKの立ち下がりでカウントアップ動作が開始される。ここでは、カウンタ２０３ｃのほうがカウンタ２０３ｄよりも先にカウントアップ動作が開始される。そして、位相同期信号生成回路２０３ｆは、カウント信号count1から得たカウント値が「４」になると、高周波クロック信号VCLKの立ち上がり（図９のタイミングＤ）で位相同期信号Psync1を「Ｈ」とする。また、位相同期信号生成回路２０３ｇは、カウント信号count2から得たカウント値が「４」になると、高周波クロック信号VCLKの立ち下がり（図９のタイミングＥ）で位相同期信号Psync2を「Ｈ」とする。ここでは、位相同期信号Psync1のほうが位相同期信号Psync2よりも先に「Ｈ」となる。そこで、位相状態信号Pstatは、位相同期信号Psync2が「Ｈ」となるタイミングで「Ｌ」となる。なお、一例として図９に示されるように、高周波クロック信号VCLKが「Ｌ」のときに、第１水平同期信号Hsync1が「Ｌ」から「Ｈ」に変化すると（図９のタイミングＦ）、続く高周波クロック信号VCLKの立ち上がりタイミング（図９のタイミングＧ）でイネーブル信号ＥＮ１が「Ｈ」となり、高周波クロック信号VCLKの立ち下がりタイミング（図９のタイミングＨ）でイネーブル信号ＥＮ２が「Ｈ」となる。

ここで、一例として図１０に示されるように、各カウンタでのカウント値が４未満（図１０では２）のときに、第１水平同期信号Hsync1が「Ｌ」から「Ｈ」に変化すると（図１０のタイミングＦ）、位相同期信号Psync1及び位相同期信号Psync2のいずれも変化せず、当然位相状態信号Pstatも変化しない。すなわち、第１水平同期信号Hsync1の「Ｌ」区間が短い場合には、位相状態信号Pstat、位相同期信号Psync1及び位相同期信号Psync2のいずれも変化しない。これにより、例えばノイズによって第１水平同期信号Hsync1が一時的に「Ｌ」となっても、位相同期制御回路２０３の出力信号は影響されない。

図６に戻り、ステータス信号生成回路２０５は、位相データSphaseのビット０と位相状態信号Pstatと画素クロック信号PCLK（マルチプレクサ２３３の出力信号）とに基づいて、ステータス信号statusを生成する。ここで生成されたステータス信号statusは、制御データ生成回路２０７に出力される。具体的には、ステータス信号生成回路２０５は、位相状態信号Pstatが「Ｌ」→「Ｈ」に変化すると、ステータス信号statusを「Ｌ」に初期化する。そして、一例として図１１に示されるように、位相データSphaseのビット０が「１」のときに、画素クロック信号PCLKの立上がりのタイミング（図１１のタイミングＡ、Ｂ）に同期して、そのときの信号レベルを変化させた信号をステータス信号statusとして出力する。なお、位相状態信号Pstatが「Ｈ」→「Ｌ」に変化すると、ステータス信号statusは「Ｈ」に初期化される。

制御データ生成回路２０７は、位相データSphaseとステータス信号statusとに基づいて、２つの制御データ（Dcnt1、Dcnt2）を生成する。ここで生成された制御データDcnt1は、制御信号生成回路２１２に出力され、制御データDcnt2は、制御信号生成回路２２２に出力される。ここでは、一例として図１２に示されるように、位相データSphase＝「０００」のときは、ステータス信号statusに関係なく、制御データDcnt1＝「０１０」及び制御データDcnt2＝「０１０」となる。位相データSphase＝「００１」のときは、ステータス信号status＝０であれば、制御データDcnt1＝「０１０」及び制御データDcnt2＝「００１」となり、ステータス信号status＝１であれば、制御データDcnt1＝「００１」及び制御データDcnt2＝「０１０」となる。位相データSphase＝「０１０」のときは、ステータス信号statusに関係なく、制御データDcnt1＝「００１」及び制御データDcnt2＝「００１」となる。位相データSphase＝「０１１」のときは、ステータス信号status＝０であれば、制御データDcnt1＝「００１」及び制御データDcnt2＝「０００」となり、ステータス信号status＝１であれば、制御データDcnt1＝「０００」及び制御データDcnt2＝「００１」となる。位相データSphase＝「１１１」のときは、ステータス信号status＝０であれば、制御データDcnt1＝「０１１」及び制御データDcnt2＝「０１０」となり、ステータス信号status＝１であれば、制御データDcnt1＝「０１０」及び制御データDcnt2＝「０１１」となる。位相データSphase＝「１１０」のときは、ステータス信号statusに関係なく、制御データDcnt1＝「０１１」及び制御データDcnt2＝「０１１」となる。位相データSphase＝「１０１」のときは、ステータス信号status＝０であれば、制御データDcnt1＝「１００」及び制御データDcnt2＝「０１１」となり、ステータス信号status＝１であれば、制御データDcnt1＝「０１１」及び制御データDcnt2＝「１００」となる。

図６に戻り、遷移検出回路２１１は、高周波クロック信号VCLKと位相同期信号Psync1とクロック信号CLK1（クロック１生成回路２１３の出力信号）とに基づいて、検出信号Strans1を生成する。ここで生成された検出信号Strans1は、制御信号生成回路２１２に出力される。具体的には、遷移検出回路２１１は、一例として図１３に示されるように、高周波クロック信号VCLKの立上がりで動作し、位相同期信号Psync1の立上がりを検出すると（図１３のタイミングＡ）、高周波クロック信号VCLKの８クロック後（図１３のタイミングＢ）に高周波クロック信号VCLKの１クロック幅のパルス信号を出力する。その後、クロック信号CLK1の立上がりを検出すると（図１３のタイミングＣ、Ｄ）、高周波クロック信号VCLKの１クロック幅（Ｔv）のパルス信号を出力する。上記８クロックは遷移検出回路２１１における信号遅延時間である。

遷移検出回路２２１は、高周波クロック信号VCLKと位相同期信号Psync2とクロック信号CLK2（クロック２生成回路２２３の出力信号）とに基づいて、検出信号Strans2を生成する。ここで生成された検出信号Strans2は、制御信号生成回路２２２に出力される。具体的には、遷移検出回路２２１は、一例として図１４に示されるように、高周波クロック信号VCLKの立下がりで動作し、位相同期信号Psync2の立上がりを検出すると（図１４のタイミングＡ）、高周波クロック信号VCLKの８クロック後（図１４のタイミングＢ）に高周波クロック信号VCLKの１クロック幅のパルス信号を出力する。その後、クロック信号CLK2の立上がりを検出すると（図１４のタイミングＣ、Ｄ）、高周波クロック信号VCLKの１クロック幅（Ｔv）のパルス信号を出力する。上記８クロックは遷移検出回路２２１における信号遅延時間である。

制御信号生成回路２１２は、高周波クロック信号VCLKと制御データDcnt1と検出信号Strans1とに基づいて、２つの制御信号（CTL1a、CTL1b）を生成する。ここで生成された２つの制御信号（CTL1a、CTL1b）は、いずれもクロック１生成回路２１３に出力される。

本実施形態では、制御信号生成回路２１２は、一例として図１５に示されるように、９個のシフトレジスタ（２１２ａ〜２１２ｉ）及びマルチプレクサ２１２ｍを備えている。各シフトレジスタは、それぞれ高周波クロック信号VCLKの立上がりで動作し、入力された信号を高周波クロック信号VCLKの１クロック分だけ遅延させて出力する（図１７参照）。

ここでは、検出信号Strans1はシフトレジスタ２１２ａに入力され、シフトレジスタ２１２ａの出力信号（S10）はシフトレジスタ２１２ｂに入力され、シフトレジスタ２１２ｂの出力信号（S11）はシフトレジスタ２１２ｃに入力され、シフトレジスタ２１２ｃの出力信号（S12）はシフトレジスタ２１２ｄに入力され、シフトレジスタ２１２ｄの出力信号（S13）はシフトレジスタ２１２ｅに入力され、シフトレジスタ２１２ｅの出力信号（S14）はシフトレジスタ２１２ｆに入力され、シフトレジスタ２１２ｆの出力信号（S15）はシフトレジスタ２１２ｇに入力され、シフトレジスタ２１２ｇの出力信号（S16）はシフトレジスタ２１２ｈに入力され、シフトレジスタ２１２ｈの出力信号（S17）はシフトレジスタ２１２ｉに入力され、シフトレジスタ２１２ｉの出力信号（S18）はマルチプレクサ２１２ｍのＤ０ポートに入力されるように設定されている。また、シフトレジスタ２１２ｈの出力信号（S17）はマルチプレクサ２１２ｍのＤ１ポートにも入力され、シフトレジスタ２１２ｇの出力信号（S16）はマルチプレクサ２１２ｍのＤ２ポートにも入力され、シフトレジスタ２１２ｆの出力信号（S15）はマルチプレクサ２１２ｍのＤ３ポートにも入力され、シフトレジスタ２１２ｅの出力信号（S14）はマルチプレクサ２１２ｍのＤ４ポートにも入力されるように設定されている。さらに、シフトレジスタ２１２ｃの出力信号（S12）が制御信号CTL1aとなる。

また、マルチプレクサ２１２ｍのSelectポートには制御データDcnt1が入力され、図１６に示されるように、制御データDcnt1＝「０００」のときはＤ０ポートが選択され、制御データDcnt1＝「００１」のときはＤ１ポートが選択され、制御データDcnt1＝「０１０」のときはＤ２ポートが選択され、制御データDcnt1＝「０１１」のときはＤ３ポートが選択され、制御データDcnt1＝「１００」のときはＤ４ポートが選択されるように設定されている。このマルチプレクサ２１２ｍの出力信号が制御信号CTL1bとなる。制御データDcnt1＝「０１０」の場合の例が図１７に示されている。

制御信号生成回路２２２は、高周波クロック信号VCLKと制御データDcnt2と検出信号Strans2とに基づいて、２つの制御信号（CTL2a、CTL2b）を生成する。ここで生成された２つの制御信号（CTL2a、CTL2b）は、いずれもクロック２生成回路２２３に出力される。

本実施形態では、制御信号生成回路２２２は、一例として図１８に示されるように、９個のシフトレジスタ（２２２ａ〜２２２ｉ）及びマルチプレクサ２２２ｍを備えている。各シフトレジスタは、それぞれ高周波クロック信号VCLKの立下がりで動作し、入力された信号を高周波クロック信号VCLKの１クロック分だけ遅延させて出力する（図２０参照）。

ここでは、検出信号Strans2はシフトレジスタ２２２ａに入力され、シフトレジスタ２２２ａの出力信号（S20）はシフトレジスタ２２２ｂに入力され、シフトレジスタ２２２ｂの出力信号（S21）はシフトレジスタ２２２ｃに入力され、シフトレジスタ２２２ｃの出力信号（S22）はシフトレジスタ２２２ｄに入力され、シフトレジスタ２２２ｄの出力信号（S23）はシフトレジスタ２２２ｅに入力され、シフトレジスタ２２２ｅの出力信号（S24）はシフトレジスタ２２２ｆに入力され、シフトレジスタ２２２ｆの出力信号（S25）はシフトレジスタ２２２ｇに入力され、シフトレジスタ２２２ｇの出力信号（S26）はシフトレジスタ２２２ｈに入力され、シフトレジスタ２２２ｈの出力信号（S27）はシフトレジスタ２２２ｉに入力され、シフトレジスタ２２２ｉの出力信号（S28）はマルチプレクサ２２２ｍのＤ０ポートに入力されるように設定されている。また、シフトレジスタ２２２ｈの出力信号（S27）はマルチプレクサ２２２ｍのＤ１ポートにも入力され、シフトレジスタ２２２ｇの出力信号（S26）はマルチプレクサ２２２ｍのＤ２ポートにも入力され、シフトレジスタ２２２ｆの出力信号（S25）はマルチプレクサ２２２ｍのＤ３ポートにも入力され、シフトレジスタ２２２ｅの出力信号（S24）はマルチプレクサ２２２ｍのＤ４ポートにも入力されるように設定されている。さらに、シフトレジスタ２２２ｃの出力信号（S22）が制御信号CTL2aとなる。

また、マルチプレクサ２２２ｍのSelectポートには制御データDcnt2が入力され、図１９に示されるように、制御データDcnt2＝「０００」のときはＤ０ポートが選択され、制御データDcnt2＝「００１」のときはＤ１ポートが選択され、制御データDcnt2＝「０１０」のときはＤ２ポートが選択され、制御データDcnt2＝「０１１」のときはＤ３ポートが選択され、制御データDcnt2＝「１００」のときはＤ４ポートが選択されるように設定されている。このマルチプレクサ２２２ｍの出力信号が制御信号CTL2bとなる。制御データDcnt2＝「０１０」の場合の例が図２０に示されている。

図６に戻り、クロック１生成回路２１３は、高周波クロック信号VCLKと制御信号CTL1aと制御信号CTL1bとに基づいて、クロック信号CLK1を生成する。ここで生成されたクロック信号CLK1は、遷移検出回路２１１及びマルチプレクサ２３３に出力される。具体的には、クロック１生成回路２１３は、一例として図２１に示されるように、高周波クロック信号VCLKの立上がりで動作し、制御信号CTL1aが「Ｈ」のときに「Ｌ」となり、制御信号CTL1bが「Ｈ」のときに「Ｈ」となる信号をクロック信号CLK1として出力する。

クロック２生成回路２２３は、高周波クロック信号VCLKと制御信号CTL2aと制御信号CTL2bとに基づいて、クロック信号CLK2を生成する。ここで生成されたクロック信号CLK2は、遷移検出回路２２１及びマルチプレクサ２３３に出力される。具体的には、クロック２生成回路２２３は、一例として図２２に示されるように、高周波クロック信号VCLKの立下がりで動作し、制御信号CTL2aが「Ｈ」のときに「Ｌ」となり、制御信号CTL2bが「Ｈ」のときに「Ｈ」となる信号をクロック信号CLK2として出力する。

ここでは、遷移検出回路２１１と遷移検出回路２２１、制御信号生成回路２１２と制御信号生成回路２２２、クロック１生成回路２１３とクロック２生成回路２２３は、それぞれ互いにほぼ同じ部品で構成することができるため、部品コストを安くすることができる。

セレクト信号生成回路２３１は、位相データSphaseのビット０と位相状態信号Pstatと画素クロック信号PCLK（マルチプレクサ２３３の出力信号）とに基づいて、セレクト信号Sselを生成する。ここで生成されたセレクト信号Sselは、マルチプレクサ２３３のSelectポートに出力される。具体的には、セレクト信号生成回路２３１は、位相状態信号Pstatが「Ｌ」→「Ｈ」に変化すると、セレクト信号Sselを「Ｈ」に初期化する。そして、一例として図２３に示されるように、位相データSphaseのビット０が「１」のときに、画素クロック信号PCLKの立下がりのタイミング（図２３のタイミングＡ，Ｂ）に同期して、そのときの信号レベルを変化させた信号をセレクト信号Sselとして出力する。なお、位相状態信号Pstatが「Ｈ」→「Ｌ」に変化すると、セレクト信号Sselは「Ｌ」に初期化される。

図６に戻り、マルチプレクサ２３３は、セレクト信号Sselに基づいて、クロック信号CLK1及びクロック信号CLK2のいずれかを選択し、画素クロック信号PCLKとして出力する。ここでは、一例として図２４に示されるように、セレクト信号Sselが「Ｌ」のときにクロック信号CLK1が選択され、セレクト信号Sselが「Ｈ」のとき（図２４のタイミングＡとＢの間）にクロック信号CLK2が選択されるように設定されている。そこで、位相データSphaseの「０００」に対応して画素クロック信号PCLKの周期はＴp（基準周期、＝８Ｔv）となり、位相データSphaseの「００１」に対応して画素クロック信号PCLKの周期は（１＋１／１６）Ｔpとなり、位相データSphaseの「１１１」に対応して画素クロック信号PCLKの周期は（１−１／１６）Ｔpとなる。すなわち、画素クロック信号PCLKは高周波クロック信号VCLKの１／２周期（＝１／２Ｔv）の分解能で調整される。このようにして、開始情報に同期した画素クロック信号PCLKが生成される。なお、前述したように、開始情報の長さが画素クロック信号PCLKの基準周期Ｔpの１／２未満の場合には、位相状態信号Pstat、位相同期信号Psync1及び位相同期信号Psync2のいずれも変化しないため、開始情報に同期した画素クロック信号PCLKは生成されない。従って、例えばクロストーク等のノイズによって第１水平同期信号Hsync1が一時的に「Ｌ」となっても、画素クロック信号PCLKは影響されない。

図４に戻り、前記画像処理回路３０は、上位装置からの画像情報に基づいて、画像データを生成する。ここで生成された画像データは、画素クロック生成回路２０からの画素クロック信号PCLKに同期してレーザ駆動データ生成回路４０に出力される。

前記レーザ駆動データ生成回路４０は、画素クロック生成回路２０からの画素クロック信号PCLKと画像処理回路３０からの画像データとに基づいて、半導体レーザＬＤからの光を変調するためのデータとして変調データを生成する。ここでは、画素クロック信号PCLKの１クロックが１画素に対応するように変調データが生成される。従って、一例として図２４に示されるように、変調データの長さ、すなわち画素の幅は画素クロック信号PCLKのクロック幅に応じて変動することとなる。ここで生成された変調データはレーザ駆動回路５０に出力される。

以上の説明から明らかなように、本実施形態に係るクロック信号生成回路としての画素クロック生成回路２０では、位相同期制御回路２０３によって、判断回路が構成されている。また、高周波クロック生成回路２０１とステータス信号生成回路２０５と制御データ生成回路２０７と２つの遷移検出回路（２１１、２２１）と２つの制御信号生成回路（２１２、２２２）とクロック１生成回路２１３とクロック２生成回路２２３とセレクト信号生成回路２３１とマルチプレクサ２３３とによって生成回路が構成されている。

また、本実施形態に係る光走査装置９００では、ポリゴンミラー８０８によって偏向手段が構成され、ｆθレンズ８０６と折り返しミラー８０７とトロイダルレンズ８１２とによって光学系が構成され、受光素子８１３によって検出センサが構成され、レーザ駆動データ生成回路４０とレーザ駆動回路５０とによって光源制御回路が構成されている。

また、本実施形態に係る画像形成装置としてのレーザプリンタ１００では、帯電ブラシ９０２と現像ローラ９０３とトナーカートリッジ９０４と転写ローラ９１１とによって転写装置が構成されている。

以上説明したように、本実施形態に係る画素クロック生成回路２０によると、位相同期制御回路２０３では、第１水平同期信号Hsync1が「Ｈ」から「Ｌ」に変化すると、２つのカウンタ（２０３ｃ、２０３ｅ）にてカウントアップが開始され、各カウンタでのカウント値が４になると、２つの位相同期信号（Psync1、Psync2）及び位相状態信号Pstatが変化する。そして、第１水平同期信号Hsync1に同期した画素クロック信号PCLKの生成処理が開始される。一方、各カウンタでのカウント値が４になる前に第１水平同期信号Hsync1が「Ｌ」から「Ｈ」に戻ると、２つの位相同期信号（Psync1、Psync2）及び位相状態信号Pstatは変化しない。この場合には、第１水平同期信号Hsync1に同期した画素クロック信号PCLKの生成処理は開始されない。すなわち、開始を示す情報の長さが予め設定されている値以上のときに、該情報が真の開始情報であると判断される。そこで、例えばノイズによって第１水平同期信号Hsync1が一時的に「Ｌ」となり、開始を示す情報が入力されても、その情報は偽の開始情報であると判断され、その偽の開始情報に同期した画素クロック信号PCLKの生成は行われない。従って、ノイズに強く、光源からの光を走査対象物に対して走査する際に用いられるクロック信号を精度良く生成することが可能となる。

また、従来では、分解能と同じ周期のクロック信号を高周波クロック生成回路で生成しなければならなかったが、本実施形態に係る画素クロック生成回路２０によると、高周波クロック信号の周期の１／２の分解能で画素クロック信号の位相を制御することが可能なため、高周波クロック生成回路の低コスト化及び省電力化を図ることができる。

また、本実施形態に係る光走査装置９００によると、ノイズに強い画素クロック生成回路２０を備えているため、半導体レーザＬＤからの光を感光体ドラム９０１に対して安定して走査させることが可能となる。

また、本実施形態に係るレーザプリンタ１００によると、安定した走査ができる光走査装置９００を備えているため、高品質の画像を形成することが可能となる。

なお、上記実施形態では、レジスタ２０３ｅに格納されている基準回数の値が４、すなわち、画素クロック信号PCLKの基準周期Ｔpの１／２に対応する値の場合について説明したが、本発明がこれに限定されるものではなく、第１水平同期信号Hsync1に重畳されるノイズの形態などに応じて基準回数の値を設定しても良い。また、例えば、前記プリント基板８０２にディップスイッチなどを設け、該ディップスイッチを介して基準回数の値の設定及び変更を可能としても良い。さらに、レーザプリンタ１００を構成する操作パネル（図示省略）を介して、例えばメンテナンスモードで基準回数の値の設定及び変更を可能としても良い。

また、上記実施形態における位相同期制御回路２０３では、開始を示す情報の長さに基づいて、該情報が真の開始情報であるか否かの判断を行う場合について説明したが、本発明がこれに限定されるものではない。例えば、変形例１として図２５に示されるように、開始を示す情報（情報Ｂとする）を検知したときに前回の真の開始情報（情報Ａとする）からの経過時間Ｔintが予め設定されている時間以上であれば、情報Ｂを真の開始情報であると判断し、経過時間Ｔintが予め設定されている時間未満であれば、情報Ｂを偽の開始情報であると判断しても良い。なお、予め設定されている時間として、前記１ライン走査基準時間を用いても良い。この場合に、判断の際に開始を示す情報の長さも参照しても良い。これにより、判断の精度を更に向上させることが可能となる。

また、変形例２として図２６に示されるように、半導体レーザＬＤからの光に画像情報が含まれている間、画像情報が書き込まれていることを示す書き込み中情報情報（信号レベルが「Ｈ」の部分）が含まれるタイミング信号が入力される場合に、第１水平同期信号Hsync1の立ち下がり時にタイミング信号が「Ｌ」であれば（図２６の情報Ａ、情報Ｃ）、該情報を真の開始情報であると判断し、一方、第１水平同期信号Hsync1の立ち下がり時にタイミング信号が「Ｈ」であれば（図２６の情報Ｂ）、該情報を偽の開始情報であると判断しても良い。なお、タイミング信号は、前記レーザ駆動データ生成回路４０で生成することが可能である。この場合に、判断の際に開始を示す情報の長さも参照しても良い。これにより、判断の精度を更に向上させることが可能となる。

さらに、変形例３として図２７に示されるように、半導体レーザＬＤからの光に画像情報が含まれていない間、アイドル状態であることを示すアイドリング情報（信号レベルが「Ｈ」の部分）が含まれるタイミング信号が入力される場合に、第１水平同期信号Hsync1の立ち下がり時にタイミング信号が「Ｈ」であれば（図２７の情報Ａ、情報Ｃ）、該情報を真の開始情報であると判断し、一方、第１水平同期信号Hsync1の立ち下がり時にタイミング信号が「Ｌ」であれば（図２７の情報Ｂ）、該情報を偽の開始情報であると判断しても良い。なお、タイミング信号は、前記レーザ駆動データ生成回路４０で生成することができる。この場合に、判断の際に開始情報の長さも参照しても良い。これにより、判断の精度を更に向上させることが可能となる。

また、上記実施形態において、前記処理回路８１５を構成する回路の少なくとも一部が前記プリント基板８０２に実装されても良い。

また、上記実施形態では、画像形成装置がレーザプリンタ１００の場合について説明したが、これに限らず、例えば、光走査装置９００を備えたデジタル複写機、スキャナ、ファクシミリ、及びいわゆる複合機であっても良い。要するに、光走査装置９００を備えた画像形成装置であれば、高品質の画像を形成することが可能となる。

以上説明したように、本発明のクロック信号生成回路によれば、ノイズに強く、光源からの光を走査対象物に対して走査する際に用いられるクロック信号を精度良く生成するのに適している。また、本発明の光走査装置によれば、光源からの光を走査対象物に対して安定して走査させるのに適している。また、本発明の画像形成装置によれば、高品質の画像を形成するのに適している。

本発明の一実施形態に係る画像形成装置としてのレーザプリンタの概略構成を説明するための図である。 図１における光走査装置を示す概略斜視図（その１）である。 図１における光走査装置を示す概略斜視図（その２）である。 図２におけるプリント基板に実装されている各種回路及び処理回路を説明するための図である。 図４における位置ずれ情報検出回路の出力信号を説明するための図である。 図４における画素クロック生成回路の構成を説明するためのブロック図である。 図６における位相同期制御回路を説明するためのブロック図である。 図７の位相同期制御回路の動作を説明するためのタイミングチャート（その１）である。 図７の位相同期制御回路の動作を説明するためのタイミングチャート（その２）である。 図７の位相同期制御回路の動作を説明するためのタイミングチャート（その３）である。 図６におけるステータス信号生成回路の動作を説明するためのタイミングチャートである。 図６における制御データ生成回路の入力信号と出力信号との関係を説明するための図である。 図６における遷移検出回路２１１の動作を説明するためのタイミングチャートである。 図６における遷移検出回路２２１の動作を説明するためのタイミングチャートである。 図６における制御信号生成回路２１２の構成を説明するためのブロック図である。 図１５におけるマルチプレクサの動作を説明するための図である。 図１５の制御信号生成回路２１２の動作を説明するためのタイミングチャートである。 図６における制御信号生成回路２２２の構成を説明するためのブロック図である。 図１８におけるマルチプレクサの動作を説明するための図である。 図１８の制御信号生成回路２２２の動作を説明するためのタイミングチャートである。 図６におけるクロック１生成回路の動作を説明するためのタイミングチャートである。 図６におけるクロック２生成回路の動作を説明するためのタイミングチャートである。 図６におけるセレクト信号生成回路の動作を説明するためのタイミングチャートである。 図６におけるマルチプレクサ２３３の動作を説明するためのタイミングチャートである。 位相同期制御回路における開始を示す情報の真偽の判断処理の変形例１を説明するためのタイミングチャートである。 位相同期制御回路における開始を示す情報の真偽の判断処理の変形例２を説明するためのタイミングチャートである。 位相同期制御回路における開始を示す情報の真偽の判断処理の変形例３を説明するためのタイミングチャートである。

符号の説明

２０…画素クロック生成回路（クロック信号生成回路）、４０…レーザ駆動データ生成回路（光源制御回路の一部）、５０…レーザ駆動回路（光源制御回路の一部）、１００…レーザプリンタ（画像形成装置）、２０１…高周波クロック生成回路（生成回路の一部）、２０３…位相同期制御回路（判断回路）、２０５…ステータス信号生成回路（生成回路の一部）、２０７…制御データ生成回路（生成回路の一部）、２１１…遷移検出回路（生成回路の一部）、２１２…制御信号生成回路（生成回路の一部）、２１３…クロック１生成回路（生成回路の一部）、２２１…遷移検出回路（生成回路の一部）、２２２…制御信号生成回路（生成回路の一部）、２２３…クロック２生成回路（生成回路の一部）、２３１…セレクト信号生成回路（生成回路の一部）、２３３…マルチプレクサ（生成回路の一部）、８０６…ｆθレンズ（光学系の一部）、８０７…折り返しミラー（光学系の一部）、８０８…ポリゴンミラー（偏向手段）、８１２…トロイダルレンズ（光学系の一部）、８１３…受光素子（検出センサ）、９００…光走査装置、９０１…感光体ドラム（走査対象物）、９０２…帯電ブラシ（転写装置の一部）、９０３…現像ローラ（転写装置の一部）、９０４…トナーカートリッジ（転写装置の一部）、９０９…定着ローラ（転写装置の一部）、９１３…記録紙（転写対象物）、ＬＤ…半導体レーザ（光源）、PCLK…画素クロック信号（クロック信号）。

Claims (7)

1. 光源からの光を走査対象物に対して走査する際に用いられるクロック信号を生成するクロック信号生成回路であって、
   高周波クロックを生成する高周波クロック生成回路と；
   前記走査の開始を示す水平同期信号を前記高周波クロックに同期させたイネーブル信号として出力するイネーブル信号生成回路と；
   前記イネーブル信号が入力されると、該イネーブル信号の長さを前記高周波クロックに基づいて測定し、前記水平同期信号が真の開始情報であるか否かを判断する判断回路と；
   前記判断回路での判断の結果、前記水平同期信号が真の開始情報である場合に、前記水平同期信号に同期した前記クロック信号を生成する生成回路と；を備えるクロック信号生成回路。
2. 前記判断回路は、前記イネーブル信号の長さが予め設定されている値以上のときに、前記水平同期信号が真の開始情報であると判断することを特徴とする請求項１に記載のクロック信号生成回路。
3. 前記予め設定されている値は、前記クロック信号の周期の１／２であることを特徴とする請求項２に記載のクロック信号生成回路。
4. 前記予め設定されている値は、変更可能であることを特徴とする請求項２に記載のクロック信号生成回路。
5. 走査対象物に対して光を走査する光走査装置であって、
   光源と；
   前記光源からの光を所定の角度範囲内で偏向する偏向手段と；
   前記偏向手段から前記走査対象物に至る前記光の光路上に配置された光学系と；
   前記走査の開始を検出する検出センサと；
   前記検出センサの出力信号が入力される請求項１〜４のいずれか一項に記載のクロック信号生成回路と；
   前記クロック信号生成回路で生成されたクロック信号を用いて前記光源を制御する光源制御回路と；を備える光走査装置。
6. 前記光源制御回路は、前記クロック信号におけるクロック幅の変化に対応して画像情報における画素の幅が変化するように前記光源の発光時間を調整することを特徴とする請求項５に記載の光走査装置。
7. 走査対象物と；
   前記走査対象物に対して光を走査し、前記走査対象物に像を形成する請求項５又は６に記載の光走査装置と；
   前記走査対象物に形成された像を転写対象物に転写する転写装置と；を備える画像形成装置。

Images