JP4421849B2 - 入力保護回路 - Google Patents

入力保護回路 Download PDF

Info

Publication number
JP4421849B2
JP4421849B2 JP2003277579A JP2003277579A JP4421849B2 JP 4421849 B2 JP4421849 B2 JP 4421849B2 JP 2003277579 A JP2003277579 A JP 2003277579A JP 2003277579 A JP2003277579 A JP 2003277579A JP 4421849 B2 JP4421849 B2 JP 4421849B2
Authority
JP
Japan
Prior art keywords
input
diode
inverting
operational amplifier
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003277579A
Other languages
English (en)
Other versions
JP2005045539A (ja
Inventor
幸彦 谷澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003277579A priority Critical patent/JP4421849B2/ja
Priority to US10/891,005 priority patent/US20050017796A1/en
Priority to DE102004034828.6A priority patent/DE102004034828B4/de
Priority to FR0408044A priority patent/FR2858138B1/fr
Publication of JP2005045539A publication Critical patent/JP2005045539A/ja
Application granted granted Critical
Publication of JP4421849B2 publication Critical patent/JP4421849B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52Circuit arrangements for protecting such amplifiers
    • H03F1/523Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、非反転増幅回路を外部の過電圧から保護するための入力保護回路に関する。
従来より、例えば熱電対型半導体赤外線センサ(サーモパイル)や半導体式圧力センサなどの、内部インピーダンスの大きい信号源からの信号を増幅するための増幅回路の一つとして、オペアンプ(演算増幅器)を用いた非反転増幅回路が利用されている。非反転増幅回路は、入力インピーダンスが非常に大きく、信号源から非反転増幅回路へのリーク電流がほぼ0で信号源からの信号レベルがほぼそのままオペアンプの非反転入力端子に印加されるたため、内部インピーダンスの大きい信号源からの信号を増幅する回路として適している。
特に、入力段の差動入力ペアトランジスタとしてMOS型トランジスタを用いたいわゆるMOS入力オペアンプは、バイポーラ入力オペアンプに比べてより高入力インピーダンスであってバイアス電流も小さいため、内部インピーダンスの大きい信号源の増幅回路として多用されている。
ところで、オペアンプはもちろん、これを含む非反転増幅回路全体は一つのICとして構成される場合が多いが、これらICの外部端子に、ESD(Electro-Static Discharge;静電気放電)などの何らかの原因で過電圧が印加されると、内部素子が破壊してしまうおそれがある。
そこで、こういった過電圧破壊からオペアンプを保護するための方法として、例えば、オペアンプの入力側において、反転入力端子及び非反転入力端子と電源の間にそれぞれダイオード(電源側がカソード)を設けると共に、反転入力端子及び非反転入力端子と接地電位(以下「GND」ともいう)との間にもそれぞれダイオード(GND側がアノード)を設けることによって、外部からの過電圧をこれらダイオードが吸収してオペアンプ内部の素子破壊を防ぐ技術が知られている(例えば、特許文献1参照。)。
上記特許文献1に開示された方法を非反転増幅回路の入力保護回路として適用した例を図4に示す。図4は、サーモパイル11からの信号(温度に応じた電圧信号)を増幅する出力増幅回路100を示す回路図である。サーモパイル11は、熱電対を利用した周知の非接触式温度検出センサ素子であり、例えば内部インピーダンスが約300kΩ、センサ信号(起電力)Vsがフルスケールで約3mVのものである(例えば、特許文献2参照。)。
出力増幅回路100は、オペアンプOP、抵抗R1及び抵抗R2からなる周知の非反転増幅回路と、オペアンプOPをESD等の外部過電圧から保護するための入力保護回路110とを備え、一つのICとして構成されたものである。そして、サーモパイル11からのセンサ信号Vsは信号入力端子(+)121を介してオペアンプOPの非反転入力端子に入力され、所定の増幅度で増幅されて外部に出力される。
尚、オペアンプOPは、非反転入力側の入力トランジスタがMOS型トランジスタT1、反転入力側の入力トランジスタもMOS型トランジスタである、いわゆるMOS入力オペアンプである。また、非反転増幅回路を構成する抵抗R2の一端(反転入力端子側とは反対側)の電位、つまり信号入力端子(−)122の電位であってサーモパイル11からのセンサ信号Vsの基準電位は、定電圧Vrefによってレベルシフトされている。これは、上記例のようにサーモパイル11のセンサ信号Vsは数mV程度と非常に小さく、このようにGNDレベルより数mV高い程度の微小電圧をオペアンプOPに入力して増幅するといった使い方は、単電源動作でかつrail-to-rail入出力ではない一般的なオペアンプでは好ましくないためであり、センサ信号の基準電位をGNDレベルからVrefだけレベルシフトさせて確実に増幅できるようにしているのである。
入力保護回路110は、オペアンプOPの非反転入力端子と電源電位Vccとの間に接続されたダイオードD11(非反転入力端子側がアノード)と、基準電位と電源電位Vccとの間に接続されたダイオードD13(基準電位側がアノード)と、オペアンプOPの非反転入力端子とGNDとの間に接続されたダイオードD12(GND側がアノード)と、基準電位とGNDとの間に接続されたダイオードD14(GND側がアノード)とから構成されている。各ダイオードD11〜D14はいずれも、MOS型トランジスタのゲート・ソース間を短絡してダイオードとしたものである。
このように構成された出力増幅回路100において、例えば信号入力端子(+)121と電源電位Vccの端子間に静電気などによる過電圧が印加されると、ダイオードD11を介してその順方向或いは逆方向(降伏現象を利用)に電流が流れることにより、オペアンプOPが過電圧から保護される。また例えば、信号入力端子(+)121とGNDとの間に過電圧が印加されると、ダイオードD12を介してその順方向或いは逆方向(降伏現象を利用)に電流が流れることにより、オペアンプOPが過電圧から保護される。
信号入力端子(−)122と電源電位Vcc端子或いはGNDとの間に過電圧が印加された場合についても同様であり、ダイオードD13或いはダイオードD14を介して電流が流れることにより、オペアンプOPが過電圧から保護されることになる。
特開2002−141421号公報 特開2002−202195号公報
しかしながら、図4に示した入力保護回路110によって非反転増幅回路を過電圧から保護しようとすると、過電圧からは保護されるものの、非反転入力端子側に接続された各ダイオードD11,D12のリーク電流の影響で、サーモパイル11から出力増幅回路100へのリーク電流が生じてサーモパイル11の内部インピーダンスRsによる電位降下が大きく発生し、温度計測誤差の原因になるという問題がある。
即ち、電源電位Vccと信号入力端子(+)121の電位差、及び信号入力端子(+)121とGNDの電位差がいずれも大きいため、図4に矢印で示したような経路でリーク電流が流れるのである。そのため、このリーク電流によってサーモパイル11内の内部インピーダンスRsで電圧降下が生じ、その結果、センサ信号Vsがその電圧降下分だけ減少して信号入力端子(+)121に入力(延いてはオペアンプOPの非反転入力端子に入力)されることになる。特に、サーモパイル11のような内部インピーダンスRsの大きい信号源からの信号を増幅する場合に上記問題は顕著となる。
つまり、高入力インピーダンスでバイアス電流がほぼ0であるという利点があるからこそMOS入力オペアンプからなる非反転増幅回路を用いているにもかかわらず、入力保護回路110を設けると、リーク電流によってその利点が損なわれてしまう結果となる。言い換えれば、入力保護回路110を設けることによって、サーモパイル11からみた出力増幅回路100全体の入力インピーダンスが低下してしまうことになる。
本発明は上記課題に鑑みなされたものであり、外部信号源からのリーク電流が増大してしまうのを抑制しつつ、外部過電圧から非反転増幅回路を保護することが可能な入力保護回路を提供することを目的とする。
上記課題を解決するためになされた請求項1記載の発明は、外部からの入力信号が非反転入力端子に入力される演算増幅器と、該演算増幅器の出力端子と反転入力端子との間に接続された第1の抵抗と、一端が演算増幅器の反転入力端子に接続され、他端が入力信号の基準電位に接続された第2の抵抗と、からなる非反転増幅回路に設けられる入力保護回路である。入力信号の基準電位は、接地電位より高い所定の高電位にレベルシフトされている。
そして、本発明(請求項1)の入力保護回路は、一端が非反転入力端子に接続され、他端が基準電位に接続された第1のダイオードと、カソードが非反転増幅回路の電源電位に接続され、アノードが基準電位に接続された第2のダイオードと、を備えたものである。
上記構成の入力保護回路を備えた非反転増幅回路では、例えば、非反転入力端子と基準電位(つまり第2の抵抗の他端)との間に過電圧が印加されても、第1のダイオードに電流(順方向又は逆方向)が流れるため、非反転増幅回路を過電圧から保護できる。また例えば、非反転入力端子と電源電位(つまり第2のダイオードのカソード側)との間に過電圧が印加されても、第1のダイオード及び第2のダイオードを介して電流が流れるため、同様に過電圧から保護できる。更に例えば、基準電位と電源電位との間に過電圧が印加されても、第2のダイオードを介して電流が流れるため、同様に過電圧から保護できる。
そして、本発明の入力保護回路を構成する第1のダイオードの両端にかかる電圧は、非反転増幅回路の入力電圧(つまり入力信号の信号電圧)である。この入力電圧は、非反転増幅回路の増幅率などにもよるが、一般に、第1のダイオードに電流がほとんど流れることのない程度の微小な電圧である。
従って、請求項1記載の入力保護回路によれば、外部信号源から第1のダイオードへのリーク電流がほとんど流れないため、外部信号源からのリーク電流が増大してしまうのを抑制しつつ、外部過電圧から非反転増幅回路を保護することが可能となる。
請求項2に記載の入力保護回路は、請求項1に記載の入力保護回路に対して、更に、カソードが基準電位に接続され、アノードが接地電位に接続された第3のダイオードを備えたものである。
このように構成された入力保護回路によれば、例えば、非反転入力端子と接地電位との間に過電圧が印加されても、第1及び第3のダイオードを介して電流が流れるため、非反転増幅回路を過電圧から保護できる。また例えば、基準電位と接地電位との間に過電圧が印加されても、第3のダイオードを介して電流が流れるため、非反転増幅回路などの内部回路を過電圧から保護できる。つまり、請求項1の効果に加え、更に、接地電位から印加される過電圧に対する保護も可能となる。
そして更に、例えば請求項3に記載のように、一端が非反転入力端子に接続された第1の保護抵抗と、一端が基準電位に接続された第2の保護抵抗とを備え、各保護抵抗の他端の間に入力信号の信号電圧が印加されるよう構成してもよい。
このようにすれば、信号電圧が印加される側から(つまり上記各保護抵抗の他端から)の過電圧に対して上記例のようにダイオードに流れる電流は、いずれかの保護抵抗にも流れるため、過電圧エネルギーを保護抵抗に分散でき、ダイオードの負荷を軽減することが可能となる。
そして、非反転増幅回路を構成する演算増幅器としては、入力段の差動入力回路を構成し非反転入力及び反転入力をそれぞれ受ける2つのトランジスタがいずれもMOS型トランジスタにて構成されたMOS入力演算増幅器であってもよいし、いずれもバイポーラ型トランジスタにて構成されたものであってもよいが、特にMOS入力演算増幅器は、従来技術の欄でも説明した通り、入力インピーダンスが非常に高くて入力バイアス電流がほぼ0であり、内部インピーダンスの高い外部信号源からの信号を増幅する非反転増幅回路の演算増幅器として適している。また、MOS構造は一般に酸化膜が非常に薄く、過電圧が印加されるとゲート酸化膜が絶縁破壊するおそれが大きい。
そこで、請求項4に記載のように、本発明(請求項1〜3いずれか)の入力保護回路は、特にMOS入力演算増幅器からなる非反転増幅回路に対する過電圧保護用として用いるようにすれば、入力バイアス電流がほぼ0であるという利点を損なわずに保護でき、しかも絶縁破壊のおそれがより大きいMOS入力演算増幅器を確実に過電圧から保護できるため、より効果的である。
以下に、本発明の好適な実施形態を図面に基づいて説明する。図1は、本実施形態の出力増幅回路を示す回路図である。図示の如く、本実施形態の出力増幅回路1は、図4で説明した従来の出力増幅回路100と同様、サーモパイル11からの入力信号(センサ信号Vs)を増幅して外部に出力するためのものであり、オペアンプOP、抵抗R1及び抵抗R2からなる非反転増幅回路と入力保護回路10とが一つのIC内に構成されたものである。
サーモパイル11からのセンサ信号Vsは、信号入力端子(+)16から保護抵抗R3を介してオペアンプOPの非反転入力端子に入力され、所定の増幅度で増幅されて外部に出力される。
尚、この非反転増幅回路は、図4の出力増幅回路100を構成する非反転増幅回路と全く同じものであり、抵抗R2の一端(反転入力端子側とは反対側)も図4と同様、接地電位(GND)より定電圧Vrefだけ高い電位にレベルシフトされている。また、サーモパイル11も図4と全く同じものである。そのため、図4と同じ構成要素には図4と同じ符号を付し、その詳細説明を省略する。
入力保護回路10は、カソードが非反転入力端子に接続され、アノードが抵抗R2の他端、つまり定電圧Vrefにレベルシフトされた電位レベルであってセンサ信号Vsの基準電位(以下「基準電位Vref」という)に接続されたダイオードD1と、カソードが電源電位Vcc(図示しない非反転増幅回路の電源から供給)に接続され、アノードが基準電位Vrefに接続されたダイオードD2と、カソードが基準電位Vrefに接続され、アノードがGNDに接続されたダイオードD3と、一端が信号入力端子(+)16に接続され、他端が非反転入力端子に接続された保護抵抗R3と、一端が信号入力端子(−)17に接続され、他端が基準電位Vrefに接続された保護抵抗R4と、により構成されている。各ダイオードD1〜D3はいずれも、MOS型トランジスタのゲート・ソース間を短絡してダイオードとしたものである。
このように構成された出力増幅回路1において、例えば信号入力端子(+)16と電源電位Vcc端子(図示略)間に過電圧が印加されると、保護抵抗R3,ダイオードD1及びダイオードD2を介して電流が流れることにより、オペアンプOPが過電圧から保護される。また例えば、信号入力端子(+)16とGND端子(図示略)との間に過電圧が印加されると、保護抵抗R3,ダイオードD1及びダイオードD3を介して電流が流れることにより、オペアンプOPが過電圧から保護される。更に例えば、信号入力端子(+)16と信号入力端子(−)17との間に過電圧が印加されると、保護抵抗R3,ダイオードD1及び保護抵抗R4を介して電流が流れることにより、オペアンプOPが過電圧から保護される。
一方、例えば信号入力端子(−)17と電源電位Vcc端子との間に過電圧が印加されると、保護抵抗R4及びダイオードD2を介して電流が流れることにより、オペアンプOPが過電圧から保護される。また、例えば信号入力端子(−)17とGND端子との間に過電圧が印加されると、保護抵抗R4及びダイオードD3を介して電流が流れることにより、オペアンプOPが過電圧から保護される。
そして、本実施形態の入力保護回路10では、非反転入力端子側に接続する保護用ダイオードとして、従来の図4のように非反転入力端子とGNDとの間にダイオードを接続するのではなく、非反転入力端子と基準電位Vrefとの間にダイオードD1を接続している。
この場合、ダイオードD1の両端にかかる電圧は、(オペアンプOPの出力電圧)/(非反転増幅回路のゲイン)となり、例えばオペアンプOPの出力電圧振幅を2V、非反転増幅回路の増幅率を100倍とすると、ダイオードD1の両端には20mV程度の電圧がかかることになる。逆に言えば、増幅率が100倍であれば、出力電圧が20mV程度のサーモパイル11を使用できるということである。この20mV程度という値は、従来の図4におけるダイオードD12の両端にかかる電圧に比べると非常に小さいレベル(例えば約1/100程度)であり、この程度の電圧ではダイオードD1の逆方向電流はほとんど流れない。
そのため、サーモパイル11から出力増幅回路1へのリーク電流は、従来の図4に比べると桁違いに低減可能となり、実用上ほとんど問題ないレベルとなる。つまり、サーモパイル11からのセンサ信号Vsがその内部インピーダンスRsや入力保護回路10内の保護抵抗R3によって電位降下することなく、ほぼそのままオペアンプOPの非反転入力端子に入力されることになる。
従って、本実施形態によれば、非反転入力端子に接続されたダイオードD1にはリーク電流がほとんど流れないため、サーモパイル11からのリーク電流をほぼ0に抑制しつつ、外部過電圧から非反転増幅回路を保護することが可能となる。しかも、保護抵抗R3,R4を設けることにより、信号入力端子(+)16或いは信号入力端子(−)17に過電圧が印加された場合、保護抵抗R3或いはR4にも電流が流れるため、過電圧エネルギーを保護抵抗R3或いは保護抵抗R4に分散でき、各ダイオードD1,D2,D3の負荷を軽減することが可能となる。
また本実施形態では、MOS入力のオペアンプOPからなる非反転増幅回路に対する過電圧保護用として入力保護回路10を用いることにより、入力バイアス電流がほぼ0であるという利点を損なわずに保護し、しかも絶縁破壊のおそれがより大きいMOS入力オペアンプを確実に過電圧から保護するという、より効果的な過電圧保護が実現されている。
ここで、本実施形態の構成要素と本発明の構成要素の対応関係を明らかにする。本実施形態において、ダイオードD1は本発明の第1のダイオードに相当し、ダイオードD2は本発明の第2のダイオードに相当し、ダイオードD3は本発明の第3のダイオードに相当し、抵抗R1は本発明の第1の抵抗に相当し、抵抗R2は本発明の第2の抵抗に相当し、抵抗R3は本発明の第1の保護抵抗に相当し、抵抗R4は本発明の第2の保護抵抗に相当し、定電圧Vrefは本発明の所定の高電位に相当する。
尚、本発明の実施の形態は、上記実施形態に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採り得ることはいうまでもない。
例えば、上記実施形態では各ダイオードD1,D2,D3をいずれも、MOS型トランジスタのゲート・ソース間を短絡したものをダイオードとして用いるようにしたが、これに限らず、例えばごく一般的なPN接合構造によるダイオードにて構成してもよく、結果的にダイオードとして機能するものである限りその具体的構成は限定されない。
また、上記実施形態では、非反転増幅回路を構成するオペアンプOPとしてMOS入力オペアンプを用いた場合を例に挙げて説明したが、MOS入力に限らずバイポーラ入力のオペアンプによる非反転増幅回路に適用してもよいことはいうまでもない。
更に、上記実施形態では、センサ信号Vsの基準電位がGNDよりVrefだけ高い電位にレベルシフトされている場合について説明したが、本発明は、例えば図2に示すようにレベルシフトせずGNDをそのまま基準電位とした非反転増幅回路に対しても適用できる。
即ち、図2に示す出力増幅回路20は、センサ信号Vsの基準電位がGNDとなっており、非反転増幅回路を過電圧から保護するための入力保護回路21が、図1の入力保護回路10からダイオードD3を除いたものとして構成されている。このように構成された入力保護回路21によっても、上記実施形態と同様、サーモパイル11から出力増幅回路20へのリーク電流をほぼ0にしつつ、外部過電圧から非反転増幅回路を保護することができる。
そして、上記実施形態では、一例としてセンサ信号Vsを20mV程度としたが、この程度の電圧であれば、ダイオードD1の順方向に電流が流れる順方向電圧(通常0.6〜0.7V)に比べても十分小さいため、仮にダイオードD1を、その順方向にセンサ信号Vsが印加されるよう接続したとしても、順方向にはほとんど電流は流れないため問題ない。つまり、センサ信号Vsが、ダイオードD1の順方向・逆方向のいずれに印加しても電流がほとんど流れない程度の微小レベルであれば、ダイオードD1を図1のように接続する他に、図1とは逆の極性となるよう接続(アノードを非反転入力端子に、カソードを基準電位Vrefに接続)してもよい。
但し、比較的大きいセンサ信号Vsを増幅率の低い非反転増幅回路で増幅するといった場合など、センサ信号Vsが、ダイオードD1の順方向に印加すると順方向電流が無視できなくなるようなレベルの場合は、上記実施形態(図1)のようにダイオードD1を接続する必要がある。
また、出力増幅回路の出力を後段の増幅回路(図示せず)に入力するなどの都合で出力の増減を逆転する必要性が生じる場合もあり、それによって図1の出力増幅回路1におけるセンサ信号Vsの極性を入れ替えた場合は、ダイオードD1の極性も入れ替えることも考えられる。
即ち、例えば図3に示すように、図1に対してサーモパイル11からのセンサ信号Vsの極性を逆にすることにより、基準電位Vrefを基準としてそれより低いレベルの電圧信号がオペアンプOPの非反転入力端子に入力されるようにする。そして、図1のダイオードD1の代わりに、アノードが非反転入力端子に接続され、カソードが基準電位Vrefに接続されたダイオードD4を設ける。つまり、このダイオードD4は図1のダイオードD1の極性を入れ替えたものである。このような構成にしても、上記実施形態と同様の効果が得られる。
尚、この場合においても、前述のように、非反転増幅回路の増幅率が高く出力レベルの小さいサーモパイル11を使用する場合は、ダイオードD4の極性を入れ替えて、その順方向に正のセンサ信号Vsが印加されるようにしてもよい。このようにしても、センサ信号Vsが微小であるため、ダイオードD4にはほとんど順方向電流が流れない。
一方、非反転増幅回路の増幅率が低く、出力レベルの高いサーモパイル11を使用する場合は、図3に示した構成(ダイオードD4の接続)とするのが好ましい。これは、一般に順方向に電流が流れ出す電圧(通常0.6〜0.7V)よりも逆方向の降伏電圧の方が大きいことによる。
実施形態の出力増幅回路を示す回路図である。 実施形態の出力増幅回路の変形例を示す回路図である。 実施形態の出力増幅回路の変形例を示す回路図である。 従来の出力増幅回路100を示す回路図である。
符号の説明
1,20,30,100…出力増幅回路、10,21,31,110…入力保護回路、11…サーモパイル、16,26,36…信号入力端子(+)、17,27,37…信号入力端子(−)、D1,D2,D3,D4…ダイオード、OP…オペアンプ、R1,R2…抵抗、R3,R4…保護抵抗、T1,T2…MOS型トランジスタ

Claims (4)

  1. 外部からの入力信号が非反転入力端子に入力される演算増幅器と、
    該演算増幅器の出力端子と反転入力端子との間に接続された第1の抵抗と、
    一端が前記演算増幅器の反転入力端子に接続され、他端が、接地電位より高い所定の高電位にレベルシフトされた前記入力信号の基準電位に接続された第2の抵抗と、
    からなる非反転増幅回路に設けられる入力保護回路であって、
    一端が前記非反転入力端子に接続され、他端が前記基準電位に接続された第1のダイオードと、
    カソードが前記非反転増幅回路の電源電位に接続され、アノードが前記基準電位に接続された第2のダイオードと、
    を備えたことを特徴とする入力保護回路。
  2. 更に、
    カソードが前記基準電位に接続され、アノードが接地電位に接続された第3のダイオードを備えたこと
    を特徴とする請求項1記載の入力保護回路。
  3. 更に、
    一端が前記非反転入力端子に接続された第1の保護抵抗と、
    一端が前記基準電位に接続された第2の保護抵抗と、
    を備え、
    該各保護抵抗の他端の間に、前記入力信号の信号電圧が印加されるよう構成されている
    ことを特徴とする請求項1又は2に記載の入力保護回路。
  4. 請求項1〜3いずれかに記載の入力保護回路であって、
    前記演算増幅器は、
    入力段の差動入力回路を構成し非反転入力及び反転入力をそれぞれ受ける2つのトランジスタがいずれもMOS型トランジスタにて構成された、MOS入力演算増幅器である
    ことを特徴とする入力保護回路。
JP2003277579A 2003-07-22 2003-07-22 入力保護回路 Expired - Fee Related JP4421849B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003277579A JP4421849B2 (ja) 2003-07-22 2003-07-22 入力保護回路
US10/891,005 US20050017796A1 (en) 2003-07-22 2004-07-15 Input protection circuit
DE102004034828.6A DE102004034828B4 (de) 2003-07-22 2004-07-19 Nichtinvertierender Verstärker mit einem Eingangsschutzschaltkreis
FR0408044A FR2858138B1 (fr) 2003-07-22 2004-07-20 Circuit de protection d'entree pour amplificateur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003277579A JP4421849B2 (ja) 2003-07-22 2003-07-22 入力保護回路

Publications (2)

Publication Number Publication Date
JP2005045539A JP2005045539A (ja) 2005-02-17
JP4421849B2 true JP4421849B2 (ja) 2010-02-24

Family

ID=33562743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003277579A Expired - Fee Related JP4421849B2 (ja) 2003-07-22 2003-07-22 入力保護回路

Country Status (4)

Country Link
US (1) US20050017796A1 (ja)
JP (1) JP4421849B2 (ja)
DE (1) DE102004034828B4 (ja)
FR (1) FR2858138B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649726B2 (en) * 2004-08-16 2010-01-19 National Instruments Corporation Protection circuit for general-purpose digital I/O lines
US7639463B2 (en) * 2005-10-25 2009-12-29 Texas Instruments Incorporated Apparatus and method for reducing leakage between an input terminal and power rail
JP5053579B2 (ja) * 2006-06-28 2012-10-17 寛治 大塚 静電気放電保護回路
KR100948520B1 (ko) * 2006-08-30 2010-03-23 삼성전자주식회사 정전기 특성을 개선한 증폭기
TWI474464B (zh) * 2011-03-10 2015-02-21 Realtek Semiconductor Corp 具有靜電防護能力的積體電路
US9088256B2 (en) 2012-08-08 2015-07-21 Analog Devices, Inc. Apparatus and methods for amplifier fault protection
JP6168899B2 (ja) * 2013-08-01 2017-07-26 三菱電機株式会社 パワーモジュール
US9659924B2 (en) * 2014-05-25 2017-05-23 Mediatek Inc. Signal receiving circuit and signal transceiving circuit
CN105514963B (zh) * 2016-01-27 2018-06-05 京东方科技集团股份有限公司 一种静电保护电路及具有该静电保护电路的液晶显示模组
US11569808B2 (en) * 2020-11-02 2023-01-31 Texas Instruments Incorporated Wide high voltage swing input comparator stage with matching overdrive
CN113056076B (zh) * 2021-03-12 2023-08-04 西安微电子技术研究所 一种相位翻转和静电加固保护电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3740937A (en) * 1971-10-26 1973-06-26 Maremont Corp End down detecting means for automatic yarn piecing apparatus
US3979642A (en) * 1973-12-27 1976-09-07 Keithley Instruments, Inc. Electronic protective circuit
US3929642A (en) * 1974-03-07 1975-12-30 Linatex Corp Of America Dewatering system
US4044313A (en) * 1976-12-01 1977-08-23 Rca Corporation Protective network for an insulated-gate field-effect (IGFET) differential amplifier
US4161693A (en) * 1977-03-09 1979-07-17 Airpax Electronics, Inc. Clamped input common mode rejection amplifier
FR2581257B1 (fr) * 1982-06-08 1988-05-13 Thomson Csf Antenne a balayage conique et utilisation d'une telle antenne dans un radar de poursuite
US4709233A (en) * 1983-05-27 1987-11-24 Duval David R Single line pair power control system with multi-station capability
JP4508495B2 (ja) * 2000-10-26 2010-07-21 株式会社デンソー 赤外線検出装置
JP2002141421A (ja) * 2000-10-31 2002-05-17 Toshiba Corp 半導体集積回路装置
US6678132B1 (en) * 2002-09-06 2004-01-13 Bae Systems Controls, Inc. Ground fault detection system
KR20050103704A (ko) * 2004-04-27 2005-11-01 엘지전자 주식회사 유도가열 조리기기의 인버터 회로 제어장치

Also Published As

Publication number Publication date
DE102004034828B4 (de) 2014-10-16
DE102004034828A1 (de) 2005-02-17
JP2005045539A (ja) 2005-02-17
US20050017796A1 (en) 2005-01-27
FR2858138A1 (fr) 2005-01-28
FR2858138B1 (fr) 2005-09-30

Similar Documents

Publication Publication Date Title
JP5547429B2 (ja) 半導体装置
US8599512B2 (en) Current sensor comprising differential amplifier biased by leakage current
US6509797B2 (en) Amplifier phase reversal suppression
US8072720B2 (en) Electrostatic protection circuit
US8633770B2 (en) Current sense amplifier having bipolar common mode input range
JP4421849B2 (ja) 入力保護回路
WO2011132240A1 (ja) コンデンサマイクロフォン用増幅装置
US7119622B2 (en) Amplification device with a bias circuit
KR20190113551A (ko) 볼티지 레귤레이터
US6650164B2 (en) Off-leak current cancel circuit
JP2004071681A (ja) 入力保護回路
US7336122B2 (en) Low power high side current monitor which operates at high voltages and method therefor
JP2007013952A (ja) 静電気放電保護回路及び方法
JP3739361B2 (ja) 半導体集積回路装置
US20080123229A1 (en) Device for discharging static electricity
JP3874776B2 (ja) 演算増幅器
JP2007315836A (ja) 過熱検知装置
JP6234729B2 (ja) センサ装置
JP4724472B2 (ja) 半導体集積回路
JP2006261233A (ja) 入力保護回路
JP3648702B2 (ja) パワーアンプicおよびオーディオシステム
JP4363210B2 (ja) ホールド回路
Modica et al. Robust Amplifiers Provide Integrated Overvoltage Protection
US8198942B1 (en) Integrated thermoelectric protection circuit for depletion mode power amplifiers
JP2004062491A (ja) 直流安定化電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4421849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees