JP4420442B2 - 記憶媒体制御回路及び該回路を含む装置 - Google Patents

記憶媒体制御回路及び該回路を含む装置 Download PDF

Info

Publication number
JP4420442B2
JP4420442B2 JP2004052124A JP2004052124A JP4420442B2 JP 4420442 B2 JP4420442 B2 JP 4420442B2 JP 2004052124 A JP2004052124 A JP 2004052124A JP 2004052124 A JP2004052124 A JP 2004052124A JP 4420442 B2 JP4420442 B2 JP 4420442B2
Authority
JP
Japan
Prior art keywords
storage medium
control circuit
medium control
memory card
types
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004052124A
Other languages
English (en)
Other versions
JP2004280808A (ja
Inventor
哲人 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004052124A priority Critical patent/JP4420442B2/ja
Publication of JP2004280808A publication Critical patent/JP2004280808A/ja
Application granted granted Critical
Publication of JP4420442B2 publication Critical patent/JP4420442B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Record Information Processing For Printing (AREA)

Description

本発明は記憶媒体制御回路及び該回路を含む装置に関し、特に、形状及び仕様の異なる複数種類の記憶媒体に対する入出力を制御する記憶媒体制御回路における端子数を削減する技術に関するものである。
例えばワードプロセッサ、パーソナルコンピュータ、ファクシミリ等に於ける情報出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に記録を行うプリンタが広く使用されている。
プリンタの使用形態としては、パーソナルコンピュータなどのホスト機器と接続し、ホスト機器にインストールしたプリンタドライバによって、記録すべき画像や文字などのデータをプリンタでの記録に適した形態に処理し、制御データと共にプリンタに送信して記録を実行させるのが一般的である。
近年、デジタルカメラが急速に普及しており、その形態も、1眼レフの銀塩カメラの交換レンズが使用できるものから、可搬性を重視した小型・軽量のものまで様々なタイプがあり、画像データを格納する記憶媒体として使用されるメモリカードも、形状及びインタフェース仕様の異なる様々なタイプのものが採用されている。
デジタルカメラ等の画像入力機器が普及するにつれて、メモリカード等の画像データを格納する記憶媒体に対するインタフェースを有し、ホスト機器を介さずに記憶媒体から直接画像を読み取って記録を実行する、いわゆるダイレクトプリンタが注目されている。
このようなダイレクトプリンタは、ホスト機器とも接続可能に構成されているものが多いが、プリンタにメモリカードが挿入されている場合には、メモリカードに格納された画像データを記録するために必要な処理は、全てプリンタ内で行なわれるように構成されている。
従来、ダイレクトプリンタに対応するスロットが設けられていないメモリカードに格納された画像を記録する際には、ダイレクトプリンタが対応する仕様に合わせるべく、アダプタ等を介してスロットに挿入する必要があったが、最近は、様々なメモリカードの種類に対応すべく、複数種類のスロットを設けたダイレクトプリンタが増えている。
このような複数種類のスロットを有するダイレクトプリンタは、それぞれのメモリカードとのインタフェースを制御するコントローラ(コントロールIC)をそれぞれ別個に備えていたり、それぞれのメモリカードとのインタフェースを1つのコントローラで制御する場合には、それぞれのメモリカードとの信号の入出力を独立して行うために、コントローラに多数の端子が設けられている。
特開平5−325537号公報 特開平7−078043号公報 特開2003−200621
上記のように複数種類のスロットを有するダイレクトプリンタは、各スロットにメモリカードを同時に挿入可能に構成されているにも関らず、同時に複数種類のメモリカードにアクセスすることが不可能なのが一般的であり、例えば最初に挿入されたメモリカードを優先する等の優先順位を設けてアクセスを行っている。
従って、このような構成のダイレクトプリンタのコントローラには、多数の端子が設けられているが、使用される端子は一部だけとなる。この傾向は、デジタルカメラで使用される記録媒体の種類が増えるにつれて一層顕著となり、コントローラに設ける端子の数が膨大となってしまう。
このため、コントローラをICとして形成する際にサイズが大きくなって基板への実装面積が大きくなると共に、ICのコストが非常に高くなるという問題が生じる。
本発明は以上のような状況に鑑みてなされたものであり、アクセスが可能な複数種類の記憶媒体のうちいずれか1種類の記憶媒体へのアクセスを制御する制御回路の端子数を低減することを目的とする。
上記目的を達成する本発明の一態様としての記憶媒体制御回路は、様の異なる複数種類の記憶媒体に対する入出力を制御する記憶媒体制御回路であって、
前記複数種類の記憶媒体のうち接続されている記憶媒体を検出する検出手段と、
少なくとも入出力信号用又は出力信号用のバッファ領域として状態を切替可能な複数のトライステートバッファと、
前記複数種類の記憶媒体それぞれに対応して設けられ、該複数種類の記憶媒体それぞれを制御する複数のインターフェース制御部と、
前記インターフェース制御部と前記トライステートバッファとの間に設けられ、前記検出手段からの信号に基づいて、前記複数のトライステートバッファに接続する前記複数のインターフェース制御部のいずれかを選択するとともに、前記複数のトライステートバッファの各々を入出力信号用又は出力信号用に割当てる制御手段とを備えることを特徴とする。
このため、端子数を大幅に削減できるので、IC化する際にパッケージの小型化及び低価格化が可能となり、かつICを実装する実装基板の省スペース化も可能となる。
複数種類の記憶媒体には、半導体記憶素子を用いたメモリカードが含まれる。
メモリカードの具体的な例としては、コンパクトフラッシュ(登録商標)、メモリースティック、スマートメディア、SDカード、マルチメディアカード、xDピクチャカードなどがある。
記憶媒体制御回路は、1つの半導体装置として形成されていてもよい。
更に、出力データ用のバッファ及び入出力データ用バッファが、ハイインピーダンス状態に設定可能であるのがよい。
なお、本発明は記憶媒体制御回路としての態様以外に、記憶媒体制御回路と、複数種類の記憶媒体が挿入可能であり、かつ、同時に挿入可能な記憶媒体を1つに制限する排他機構を備えているスロット部と、を含む記憶媒体制御装置、あるいは、記憶媒体制御回路と、複数種類の記憶媒体が挿入可能であり、かつ、同時に挿入可能な記憶媒体を1つに制限する排他機構を備えているスロット部と、を含み、記憶媒体に格納された画像データの記録が可能に構成されている記録装置のような態様としても実現できる。
本発明によれば、トライステートバッファを利用することで、データの双方向入出力信号のためのバッファと出力信号のためのバッファとを兼用させることができる。これにより、インターフェース仕様の異なる複数種類の記憶媒体に対する信号端子の数や制御回路の占有面積を抑制でき、制御回路のサイズを小さくすることができる。
このため、端子数を大幅に削減できるので、IC化する際にパッケージの小型化及び低価格化が可能となり、かつICを実装する実装基板の省スペース化も可能となる。
以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。
なお、以下に説明する実施形態では、インクジェット記録方式を用いたプリンタに本発明を適用した場合を例に挙げて説明する。
本明細書において、「記録」(「プリント」という場合もある)とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
さらに、「インク」(「液体」と言う場合もある)とは、上記「記録(プリント)」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理(例えば記録媒体に付与されるインク中の色剤の凝固または不溶化)に供され得る液体を表すものとする。
また、「接続」とは、2つの機器を物理的に繋ぐことのみならず、電気的に通信可能であることを意味し、用いられる機械的・物理的手段、インタフェースやプロトコル等は問わない。
図2は、本発明に係るプリンタ1000の概観斜視図である。本実施形態のプリンタは、パーソナルコンピュータ(PC)等のホスト機器からデータを受信して記録を実行する、通常のPCプリンタとしての機能と、メモリカードなどの記憶媒体に格納されている画像データを直接読み取って記録を実行する、ダイレクトプリンタとしての機能とを備えている。
図2において、プリンタ1000の外殻をなす本体は、下ケース1001、上ケース1002、アクセスカバー1003及び排出トレイ1004の外装部材を有している。また、下ケース1001は、装置1000の略下半部を、上ケース1002は本体の略上半部をそれぞれ形成しており、両ケースの組合せによって内部に後述の各機構を収納する収納空間を有する中空体構造をなし、その上面部及び前面部にはそれぞれ開口部が形成されている。さらに、排出トレイ1004は、その一端部が下ケース1001に回転自在に保持され、その回転によって下ケース1001の前面部に形成される開口部を開閉させ得るようになっている。このため、記録動作を実行させる際には、排出トレイ1004を前面側へと回転させて開口部を開成させることにより、ここから記録媒体が排出可能となると共に、排出された記録媒体を順次積載し得るようになっている。また、排紙トレイ1004には、2枚の補助トレイ1004a,1004bが収納されており、必要に応じて各トレイを手前に引き出すことにより、排出された記録媒体の支持面積を3段階に拡大、縮小させ得るようになっている。
アクセスカバー1003は、その一端部が上ケース1002に回転自在に保持され、上面に形成される開口部を開閉し得るようになっており、このアクセスカバー1003を開くことによって本体内部に収納されている記録ヘッドカートリッジ(不図示)あるいはインクタンク(不図示)等の交換が可能となる。なお、ここでは特に図示しないが、アクセスカバー1003を開閉させると、その裏面に形成された突起がカバー開閉レバーを回転させるようになっており、そのレバーの回転位置をマイクロスイッチなどで検出することにより、アクセスカバーの開閉状態を検出し得るようになっている。
また、上ケース1002の上面には、電源キー1005が押下可能に設けられている。
また、上ケース1002の右側には、液晶表示部1006や各種キースイッチ等を備える操作パネル1010が設けられている。この操作パネル1010の構成については、図3を参照して詳しく後述する。1007は自動給送部で、シート状の記録媒体を装置本体内へと自動的に給送する。1008は紙間選択レバーで、プリントヘッドと記録媒体との間隔を調整するためのレバーである。
上ケース1002の左側にはカードスロット部1009が設けられており、本実施形態では各種のメモリカードを挿入可能なスロットとして3つのスロットを有しており、いずれかのスロットに挿入されたメモリカードに格納されている画像データを直接取り込んで記録することができる。メモリカードとしては、コンパクトフラッシュ(CFカード)、スマートメディア、メモリースティックに対応可能である。
そして、本実施形態のプリンタは、上記の対応可能なメモリカードの内、いずれか1つのメモリカードだけをいずれかのスロットに挿入可能とすべく、スロット部1009がメモリカードの排他機構を備えている。具体的には、3つのスロットの中心を互いにオフセットして配置し、それぞれに対応した挿入口を有すると共にいずれか1つの挿入口にメモリカードを挿入したときに、該メモリカードのスロットに合わせてスライドするスライドカバーを備えている。
以下、本実施形態のカードスロット部1009の構成と排他機構の仕組みについて、図5〜図8を参照して詳細に説明する。
図5は、カードスロット部1009の構成を説明する図である。図示されたようにカードスロット部1009は、コンパクトフラッシュ、メモリースティック、スメートメディアの3種類のメモリカードにそれぞれ対応したスロットが設けられており、挿入されたメモリカードとの電気的接触端子を有するコネクタ701と、3つのスロットに対応する7021、7022、70023の3つの挿入口を有し、左右にスライドするスライドカバー702とから構成されている。
図6は、スライドカバー702の斜視図(a)及び各スロットの位置関係を示す図(b)である。スライドカバー702には、3つのスロットに対応して、7021、7022、7023の3つの挿入口が設けられているが、これら3つのスロットは(b)に示すように、互いに中心がオフセットされている。
具体的には、コンパクトフラッシュに対応したスロットの中心は、スライドカバー702の中心と合っているが、メモリースティックに対応したスロットの中心は、左側にP1だけずれており、メモリースティックに対しては、スライドカバー702が左側に距離P1だけスライドした状態で挿入可能となる。一方、スマートメディアに対応したスロットの中心は、右側にP2だけずれており、スマートメディアに対しては、スライドカバー702が右側に距離P2だけスライドした状態で挿入可能となる。本実施形態では、P1=P2=1.5mmとした。
図7及び図8は、スライドカバーによる排他機構を説明するための図である。図7は、コンパクトフラッシュを挿入した後にメモリースティック104を挿入する場合を示している。
図7の(a)はコンパクトフラッシュを挿入した状態を示し、スライドカバー702はコンパクトフラッシュのスロットに合わせた位置で固定されている。ここでメモリースティック104を挿入しようとすると、上述のように、コンパクトフラッシュのスロットの中心に対してメモリースティックのスロットの中心が左に1.5mmオフセットされているため、メモリースティック104の挿入口がメモリースティックのスロットと合っていない状態となり、(b)に示すように、メモリースティックの左側が、コネクタのハウジングと当たり、挿入できない。(c)は(b)の部分拡大図であり、メモリースティックとコネクタハウジングとの当接状態を示している。
図8は、コンパクトフラッシュを挿入した後にスメートメディア105を挿入する場合を示している。(a)はコンパクトフラッシュを挿入した状態を示し、スライドカバー702はコンパクトフラッシュのスロットに合わせた位置で固定されている。この状態でスメートメディア105を挿入しようとすると、上述のように、コンパクトフラッシュのスロットの中心に対してスマートメディアのスロットの中心が右に1.5mmオフセットされているため、スマートメディア105の挿入口がスメートメディアのスロットと合っていない状態となり、(b)に示すように、スメートメディアの右側が、コネクタのハウジングと当たり、挿入できない。(c)は(b)の部分拡大図であり、スマートメディアとコネクタハウジングとの当接状態を示している。
1011はビューワ(液晶表示部)で、この装置本体に着脱可能であり、メモリカードに格納されている画像の中からプリントしたい画像を検索する場合などに、1コマ毎の画像やインデックス画像などを表示するのに使用される。1013は、ホスト機器を接続するためのUSBバスコネクタを示す。
図3は、本実施形態に係るプリンタの操作パネル1010の構成を示す概観図である。
図3において、液晶表示部1006には、その左右に記録されている項目に関するデータを各種設定するためのメニュー項目が表示される。ここに表示される項目としては、記録したい範囲の先頭の画像データの番号〜指定コマ番号(開始/指定)〜記録を終了したい範囲の最後の画像データの番号(終了)、記録部数(部数)、記録に使用する記録媒体(用紙)の種類(用紙種類)、1枚の用紙に記録する写真の枚数設定(レイアウト)、記録の品位の指定(品位)、画像データの作成された日付を記録するかどうかの指定(日付記録)、画像データを補正して記録するかどうかの指定(画像補正)、記録に必要な用紙枚数の表示(用紙枚数)等がある。これら各項目は、カーソルキー2001を用いて選択、或いは指定される。
また、ホスト機器が接続されていてホスト機器から本プリンタへのアクセスが可能な場合に、メモリカード内の画像データをホスト機器に転送することが可能である。
2002はモードキーで、このキーを押下する毎に、記録の種類(インデックス記録、全コマ記録、1コマ記録等)を切り替えることができ、これに応じてLED2003の対応するLEDが点灯される。2004はメンテナンスキーで、記録ヘッドのクリーニング等、プリンタのメンテナンスを行わせるためのキーである。2005は記録開始キーで、記録の開始を指示する時、或いはメンテナンスの設定を確定する際に押下される。2006は記録中止キーで、記録を中止させる時や、メンテナンスの中止を指示する際に押下される。
次に図4を参照して、本実施形態に係るプリンタの制御に係る主要部の構成を説明する。尚、この図4においては、前述の図面と共通する部分には同じ記号を付与して、それらの説明を省略する。
図4において、3000は制御部(制御基板)を示している。3001はASIC(専用カスタムLSI)であり、メモリカード3011に記憶されている画像データを、ホスト機器を経由しないで記録する場合にプリンタエンジン3004との間のデータのやり取りを行うIEEE1284インタフェース部、PC3010との間でのデータのやり取りを行うUSBインタフェース部、操作パネル1010からの各種操作信号を入力したり、表示部1006への表示データの出力などを行う操作パネル・インタフェース部、ビューワ1011への画像データの表示を制御するビューワ・インタフェース部、各種スイッチやLED4009等との間のインタフェースを制御するインタフェース部、CPU3002との間でのデータのやり取りの制御を行うCPUインタフェース部等を有し、各部は内部バス(ASICバス)で接続されている。
3002はCPUで、システム制御及び、輝度信号(RGB)から濃度信号(CMYK)への変換、スケーリング、ガンマ変換、誤差拡散等の画像処理等を実行する。3003はメモリで、CPU3002の制御プログラムを記憶するプログラムメモリ3003a、及び実行時のプログラムを記憶するRAMエリア、画像データなどを記憶するワークメモリとして機能するワークエリアを有している。3004はプリンタエンジンで、ここでは、複数色のカラーインクを用いてカラー画像を記録するインクジェットプリンタ用のプリンタエンジンが搭載されている。3006はビューワ1011を接続するためのコネクタである。
3005はメモリカードコントロール部で、CPU3002からの命令に基づいて、スロット部1009に挿入されたメモリカード3011に格納されている画像データを読み取ったり、或いはメモリカード3011へのデータの書き込み等を行う。
3008はUSBバスハブ(USB HUB)で、このプリンタ1000がホスト機器として接続されたPC3010からの記録データに基づいて記録を行う際には、PC3010からのデータをそのままスルーし、USBバス3021を介してプリンタエンジン3004に出力する。これにより、接続されているPC3010は、プリンタエンジン3004と直接、データや信号のやり取りを行って記録を実行することが出来る。すなわち、この場合本プリンタは一般的なPCプリンタとして機能する。3009は電源コネクタで、電源パック3013によって商用AC電源から変換された直流電圧が入力される。
PC3010はホスト機器として接続されている一般的なパーソナルコンピュータであり、本実施形態のプリンタに対応して、通常のPCプリンタモードでの処理を行なうプリンタドライバがインストールされている。3011は前述したメモリカードである。
尚、この制御部3000とプリンタエンジン3004との間の信号のやり取りは、前述したUSBバス3021又はIEEE1284バス3022を介して行われる。
以下、上記のような構成のダイレクトプリンタにおける、本発明の実施形態によるメモリカードに関するアクセス制御について説明する。本実施形態では、記録媒体として、コンパクトフラッシュ、メモリースティック、スマートメディア、SD(secure digital)カード(いずれも登録商標)の4種類のメモリカードを使用する場合におけるアクセス制御について説明する。
図1は、本発明の実施形態としての、図3のメモリカードコントロール部3005に対応するメモリカードコントロールIC100の概略構成を示すブロック図である。
本実施形態のメモリカードコントロールIC100は、リードレジスタ101、割り込み発生部102、ライトレジスタ103及び104、インタフェース制御部105〜108、セレクタ109及び110、3ステートバッファ111、入力バッファ112を含んでいる。
スロット部にメモリカード113が挿入されると、割り込み発生部102により割込み信号が発生され、メモリカードが挿入されたことをCPUへ伝える。この割り込み発生部102は、メモリカードの挿入時及び取り出し時にそれぞれ割り込み信号を発生させる構成になっている。
CPUは上記割り込み信号により、リードレジスタ101の割り込みフラグを確認することでメモリカードが挿入されたことを検知し、リードレジスタ101のメモリカードの種類を検出するためのカード判別用レジスタの内容を読み出す。このレジスタは、コントロールIC100の対応する外部端子に接続された、メモリカードの接続(挿抜)状態を示す検出信号の状態を読み込んで保持する。なお、このCPUは、図4で示したCPU3002である。
本実施形態では、コンパクトフラッシュについてはインタフェース信号中の“CD1X”及び“CD2X”2つの信号のANDを検出信号として使用しておりメモリカードのコネクタ(端子)が接続されることで、検出信号のレベル(状態)が変化する。メモリースティックについてはインタフェース信号中の"INS"信号を検出信号として使用し、メモリカードのコネクタ(端子)が接続されることで検出信号のレベル(状態)が変化する。スマートメディア及びSDカードについてはそれぞれのメモリカードを挿入したときに不図示のメカスイッチがオンされ、ハイレベルからローレベルに変化する信号を検出信号として使用する。
これらの検出信号は、対応するメモリカードが挿入されると、GNDレベル(ローレベル)となる信号であり、またコントロールICの上記各メモリカードの検出信号が入力される各端子は、プルアップされているため、対応するメモリカードが挿入されていないときは、上記検出信号はそれぞれハイレベルとなる。すなわち、メモリカードが挿入されると、そのメモリカードの種類に対応する検出信号のみがローレベルとなる。
そして、これら4種類のメモリカードの検出信号は4ビットデータとして、I/O信号用セレクタ109及び出力(O)信号用セレクタ110に入力される。I/O信号用セレクタ109及び出力信号用セレクタ110は、トライステートバッファ111と接続され、I/O信号用セレクタ109は、4ビットの検出信号の内ローレベルとなっている検出信号に対応するメモリカード用のインタフェース制御部からの双方向入出力信号をトライステートバッファ111に接続し、出力信号用セレクタ110は、4ビットの検出信号の内ローレベルとなっている検出信号に対応するメモリカード用のインタフェース制御部からの出力信号をトライステートバッファ111に接続する。
このトライステートバッファ111は、(1)入力、(2)出力、(3)ハイインピーダンスの3つの状態に切り替えられる。このトライステートバッファ111には、レジスタ103からの信号と、メモリカードの種類に対応する信号が入力される。
これにより、挿入されたメモリカードの双方向入出力信号及び出力信号がセレクタ109及び110によってトライステートバッファ111にそれぞれ接続される。ここで、セレクタを2つ設けているのは、扱う信号の属性(双方向信号か一方向の信号か)によってセレクタを分けるためである。また、メモリカード113からの入力信号は、入力バッファ112を介して常に各インタフェース制御部に分配されて接続されている。
CPUはライトレジスタ103にイネーブル信号を設定することによりトライステートバッファ111をイネーブルとすることができるが、本実施形態では、上記4ビットの検出信号を利用して、いずれかのメモリカードが挿入されていない限りトライステートバッファ111をイネーブル状態にはできないようにゲート回路を設けている。
ライトレジスタ104は、CPUが挿入されたメモリカードの種類を判別し、対応するメモリカード制御部に対してリセットを解除して動作状態にするためのレジスタであり、CPUバスからリセット信号が入力されたメモリカード制御部が動作状態となる。
以上の構成により、コントロールICは、各メモリカードのインタフェース信号の入出力端子を兼用することができ、挿入されたメモリカードに対して入出力制御が可能となる。つまり、メモリカードを装置に挿入する際には、インタフェース端子はハイインピーダンスとなるように構成されている。
なお、メモリカードをスロットから取り外したときには、割り込み発生部102からの割り込み信号によりCPUはメモリカードが取り外されたことを検知すると共に、上記ゲート回路によりトライステートバッファ111はディセーブルとなる。
なお、各種のメモリカードにおける入出力信号の内、入力信号同士、出力信号同士、入出力信号同士を3つにグループ分けを行っている。そしてこの3つのグループ内で、IC端子及びバッファの兼用を行なっている。
バッファは、入力、出力、入出力それぞれについて、複数のカードのうち、カードが有する最大の端子数分備えられている。例えば、出力端子(出力バッファ)については、タイプAのメモリカードが装着可能なメモリカードの中で、最大の数であるB本有しているので、B本分のバッファを有する。
従って、セレクタ110は、装着されたメモリカードに応じて必要な数のバッファと端子(プリンタ側の端子)との接続の切り替えを行なう。
例えばタイプCのメモリカード(出力端子がD本)が装着された場合には、B本のうちD本の出力バッファに使われ、残りの(B−D)本分の出力バッファはハイインピーダンスとなるように設定される。
以上説明したように本実施形態によれば、形状及びインタフェース仕様の異なる複数種類のメモリカードに対して、データの読み出し又は書き込みを行うための入出力端子の数を、対応するメモリカードの中で、入出力信号の数が最も多いメモリカードの入出力信号の数とすることができ、インタフェース信号の数は、入出力端子の数と、それぞれのメモリカードの接続状態(挿入/取り出し)を検出するための検出信号の数との合計とすることができ、コントロール部の端子数を削減することができる。
また、信号用のバッファの占有面積は、入力信号用のバッファ<出力信号用のバッファ<入出力信号用のバッファとなっている。従って、出力信号用のバッファや入出力信号用のバッファを兼用することで、制御回路のサイズを小さくすることができる。
このため、コントロール部をIC化する場合には、端子数を大幅に削減できるので、ICパッケージの小型化及び低価格化が可能となり、かつICを実装する実装基板の省スペース化も可能となる。
もちろん、IC化の際には、パッケージの形状やピン配置により、使用されない未接続(NC)端子が存在し得るが、データの読み出し又は書き込みを行うための入出力端子の数とは、実際に使用される入出力信号に使用される端子の数を意味する。
[その他の実施形態]
上記の実施形態で説明した回路は本発明を実施する回路構成の一例であり、上記の回路に変更を加えた回路や一部を置換した回路など他の回路構成でも本発明を実施することが可能であることは当業者には容易に理解されよう。
例えば、図9に示すように、3−ステートバッファ111の代わりに、それぞれ入出力バッファ111A、出力バッファ(ハイインピーダンス機能付き)111Bをそれぞれ設けて、CPUからのアクセスで行っても構わない。
なお、メモリカードの排他機構は、上記以外の機構としてもよく、プリンタの構成や対応するメモリカードの種類に応じて適宜適切な構成を採用することができる。
例えば、排他機構の別の構成としては、スロット部に複数の記憶媒体にそれぞれ対応した複数のスロットを設ける構成において、複数のスロットのいずれか1つに対応する挿入口への記憶媒体の挿入に応じて、他のスロットの挿入口を塞ぐシャッタ機構や、挿入口の形状を複数種類の記憶媒体が挿入可能であり、かついずれか1つの記憶媒体を挿入した後には他の記憶媒体が挿入できない形状とすること等が考えられる。
また、上記実施形態では、メモリカードとして、コンパクトフラッシュ、メモリースティック、スマートメディアを例に挙げて説明したが、これ以外の半導体記憶素子を用いたメモリカード(SDカード、マルチメディアカード、xDピクチャカード等)を用いてもよい。
上記の実施形態では、記録装置としてインクジェットプリンタを例に挙げて説明したが、本発明に係る記録装置としては、インクジェット方式以外の記録方式を採用したプリンタであってもよいことは当業者には容易に理解されよう。
更に、上記実施形態ではメモリカードに格納された画像データを直接読み取って記録を実行する構成としたが、画像データの格納される記憶媒体としては上記で例示した半導体記憶素子を用いたメモリカードに限定されず、他のカード型の記憶媒体(例えば、カード状のハードディスク等)であってもよい。
加えて、プリンタとホスト機器との接続についても、上記実施形態ではUSB或いはIEEE1284インタフェースを介して接続するものとしたが、IEEE1394、USB2、IrDA、ブルートゥースなどの他の規格のインタフェースを介して接続してもよい。
また、本発明を適用する装置としては記録装置(プリンタ)に限定されず、形状及び仕様の異なる複数種類の記憶媒体のいずれか1つに対する入出力を制御する機能を有する、あらゆる装置に適用可能である。
なお、本発明は、複数の機器(例えばホストコンピュータ,インターフェース機器,リーダ,プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機,ファクシミリ装置など)に適用してもよい。
本発明の実施形態のコントロール部の概略構成を示すブロック図である。 本発明の実施形態に係るダイレクトプリンタの概観斜視図である。 図2のプリンタの操作パネルの概観図である。 図2のプリンタの制御に係る主要部の構成を示すブロック図である。 図2のプリンタのカードスロット部の構成を示す図である。 カードスロット部のスライドカバーを詳細に示す図である。 カードスロット部の排他機構を説明するための図である。 カードスロット部の排他機構を説明するための図である。 本発明のその他の実施形態のコントロール部の概略構成を示すブロック図である。

Claims (8)

  1. 様の異なる複数種類の記憶媒体に対する入出力を制御する記憶媒体制御回路であって、
    前記複数種類の記憶媒体のうち接続されている記憶媒体を検出する検出手段と、
    少なくとも入出力信号用又は出力信号用のバッファ領域として状態を切替可能な複数のトライステートバッファと、
    前記複数種類の記憶媒体それぞれに対応して設けられ、該複数種類の記憶媒体それぞれを制御する複数のインターフェース制御部と、
    前記インターフェース制御部と前記トライステートバッファとの間に設けられ、前記検出手段からの信号に基づいて、前記複数のトライステートバッファに接続する前記複数のインターフェース制御部のいずれかを選択するとともに、前記複数のトライステートバッファの各々を入出力信号用又は出力信号用に割当てる制御手段と
    を備えることを特徴とする記憶媒体制御回路。
  2. 前記制御手段は、
    前記選択したインターフェース制御部と前記入出力信号用に割当てたトライステートバッファとを接続するセレクタと、
    前記選択したインターフェース制御部と前記出力信号用に割当てたトライステートバッファとを接続するセレクタと
    を備えることを特徴とする請求項1に記載の記憶媒体制御回路。
  3. 前記トライステートバッファは、
    ハイインピーダンス状態に切替可能である
    ことを特徴とする請求項1又は2に記載の記憶媒体制御回路。
  4. 前記複数種類の記憶媒体は、
    半導体記憶素子を用いたメモリカードを含む
    ことを特徴とする請求項1から3のいずれか1項に記載の記憶媒体制御回路。
  5. 前記メモリカードは、
    コンパクトフラッシュ、メモリースティック、スマートメディア、SDカード、マルチメディアカード、xDピクチャカードの少なくとも1つを含む
    ことを特徴とする請求項3に記載の記憶媒体制御回路。
  6. 1つの半導体装置として形成されている
    ことを特徴とする請求項1から5のいずれか1項に記載の記憶媒体制御回路。
  7. 請求項1から6のいずれか1項に記載の記憶媒体制御回路と、
    前記複数種類の記憶媒体が挿入可能であり、かつ、同時に挿入可能な記憶媒体を1つに制限する排他機構を備えているスロット部と、を含むことを特徴とする記憶媒体制御装置。
  8. 請求項1から6のいずれか1項に記載の記憶媒体制御回路と、
    前記複数種類の記憶媒体が挿入可能であり、かつ、同時に挿入可能な記憶媒体を1つに制限する排他機構を備えているスロット部と、を含み、
    前記記憶媒体に格納された画像データの記録が可能に構成されていることを特徴とする記録装置。
JP2004052124A 2003-02-26 2004-02-26 記憶媒体制御回路及び該回路を含む装置 Expired - Fee Related JP4420442B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004052124A JP4420442B2 (ja) 2003-02-26 2004-02-26 記憶媒体制御回路及び該回路を含む装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003049967 2003-02-26
JP2004052124A JP4420442B2 (ja) 2003-02-26 2004-02-26 記憶媒体制御回路及び該回路を含む装置

Publications (2)

Publication Number Publication Date
JP2004280808A JP2004280808A (ja) 2004-10-07
JP4420442B2 true JP4420442B2 (ja) 2010-02-24

Family

ID=33301786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004052124A Expired - Fee Related JP4420442B2 (ja) 2003-02-26 2004-02-26 記憶媒体制御回路及び該回路を含む装置

Country Status (1)

Country Link
JP (1) JP4420442B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158595A (ja) 2006-12-20 2008-07-10 Sony Corp 情報処理装置

Also Published As

Publication number Publication date
JP2004280808A (ja) 2004-10-07

Similar Documents

Publication Publication Date Title
US7424625B2 (en) Printing apparatus and power supply control method in printing apparatus
US7057750B2 (en) Printing apparatus, control method therefor, and storage medium
US7511850B2 (en) Storage media control circuit and apparatus including same
JP4420442B2 (ja) 記憶媒体制御回路及び該回路を含む装置
JP2004259059A (ja) 記録装置
JP4366148B2 (ja) 情報処理装置、および情報処理装置の制御プログラム更新方法
JP4155555B2 (ja) 記録装置及びその制御方法
JP2005161592A (ja) 印刷装置
JP4125018B2 (ja) 画像記録装置及び画像処理装置とその制御方法
US20060067723A1 (en) Operator module configured for detachable attachment to an imaging apparatus
JP2004009316A (ja) ダイレクトプリンタ装置
JP2005161549A (ja) 記録装置
JP4276712B2 (ja) 画像印刷装置
JP2000333108A (ja) 画像形成装置
JP2004216559A (ja) ダイレクトプリンタ装置
JP2006072525A (ja) 記録システム、記録装置及び記録装置の外部メモリ管理方法
JP2007164340A (ja) 印刷システムおよび印刷システムの制御方法
JP2008092317A (ja) 画像読取記録装置および画像読取記録装置の制御方法
JP4205495B2 (ja) 画像入出力装置
JP2006171812A (ja) 画像出力システム
JP2004088550A (ja) プリンタ制御装置
JP2004193869A (ja) 記録装置
JP4533396B2 (ja) 画像処理装置、画像処理方法、記憶媒体
JP2007295348A (ja) 複合機
JP2005007770A (ja) 印刷装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees