JP4404887B2 - 動的レーン管理システム及び方法 - Google Patents

動的レーン管理システム及び方法 Download PDF

Info

Publication number
JP4404887B2
JP4404887B2 JP2006281047A JP2006281047A JP4404887B2 JP 4404887 B2 JP4404887 B2 JP 4404887B2 JP 2006281047 A JP2006281047 A JP 2006281047A JP 2006281047 A JP2006281047 A JP 2006281047A JP 4404887 B2 JP4404887 B2 JP 4404887B2
Authority
JP
Japan
Prior art keywords
lane
width
power
dynamic
downstream device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006281047A
Other languages
English (en)
Other versions
JP2007122714A (ja
Inventor
モンジ・ジー・ジャボリ
ラウル・ブイ・ラクダワラ
キジュン・チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2007122714A publication Critical patent/JP2007122714A/ja
Application granted granted Critical
Publication of JP4404887B2 publication Critical patent/JP4404887B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • G06F1/206Cooling means comprising thermal management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3253Power saving in bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Description

本発明は、動的レーン管理システム及びその方法に関する。
ポータブルラップトップコンピュータ又はノートブックコンピュータ、ハンドヘルドコンピューティングデバイス、デスクトップコンピュータ等のますます多くのコンピュータデバイスが、高帯域幅及び低待ち時間を活用するために周辺機器相互接続(PCI)エクスプレス高速シリアル入出力(I/O)バスを利用している。
しかしながら、PCIエクスプレスアーキテクチャ自体が、電力を消費する。したがって、PCIエクスプレスアーキテクチャの追加電力消費が、(たとえば、ポータブルコンピューティングデバイスの)バッテリーの寿命に悪影響を与える可能性があり、熱エネルギー消散システムに対する負荷を増加させる可能性があり、且つ/又は、他のシステム及び/若しくはアプリケーションに利用可能な電力量を減じる可能性がある。
本発明に係る動的管理レーンシステム(10)は、コンピュータシステム(12)に関連付けられた少なくとも1つの電力関係イベントの検出に応答して、前記コンピュータシステム(12)の少なくとも1つの上流側デバイス(20、22、24、26、30、32)とのレーン(14)幅再交渉オペレーションを動的に開始するように構成される前記コンピュータシステム(12)の少なくとも1つの下流側デバイス(20、22、24、26、30、32)を備える。
本発明及びその利点のより完全な理解を得るために、次に、添付図面と共に取り入れられた以下の説明を参照する。
本発明の好ましい実施の形態及びその利点は、図面の図1〜図5を参照することによって最も良く理解される。同じ数字は、さまざまな図面の同じ部分及び対応する部分に使用されている。
図1は、本発明による動的レーン管理システム10の一実施の形態を示す図である。図1に示す実施の形態では、システム10は、周辺機器相互接続(PCI)エクスプレスバス及び/又はレーン14を利用するように構成されるコンピュータシステム12で実施される。図1に示す実施の形態では、コンピュータシステム12は、PCIエクスプレスバス14によってホストブリッジ22に通信接続されるプロセッサ20、PCIエクスプレスバス14によってホストブリッジ22に通信接続されるメモリ24、及びPCIエクスプレスバス14によってホストブリッジ22に通信接続される入出力(I/O)ブリッジ26を備える。図1に示す実施の形態では、デバイス30は、PCIエクスプレスバス14によってホストブリッジ22及び/又はI/Oブリッジ26にそれぞれ通信接続されている。たとえば、図1に示す実施の形態では、デバイス30、30、及び30は、各PCIエクスプレスバス14、14、及び14によってホストブリッジ22に通信接続されている。デバイス30及び30は、各PCIバス14及び14によってI/Oブリッジ26に通信接続されている。さらに、デバイス30、30、及び30は、PCIエクスプレスバス14並びに各PCIエクスプレスバスブランチ1410、1411、及び1412によってスイッチ32に通信接続されており、スイッチ32は、PCIエクスプレスバス1413を介してI/Oブリッジ26に通信接続されている。デバイス30には、あらゆるタイプのデバイスが含まれ得る。このあらゆるタイプのデバイスは、ハードディスクドライブ(HDD)、グラフィックスモジュール若しくはサブシステム、ローカル入出力インターフェース(複数可)、イーサネット(登録商標)インターフェース、ドッキングステーション、他のあらゆるタイプの周辺デバイス若しくは周辺コンポーネント及び/又は非周辺デバイス若しくは非周辺コンポーネント等であるが、これらに限定されるものではない。また、システム10のアーキテクチャ及び/又は資源の機能は、別の方法で構成できることが理解されるはずである(たとえば、ホストブリッジ22は、プロセッサ20の一部として形成することができ、且つ/又は、別の方法でプロセッサ20に組み込むことができ、メモリ24は、プロセッサ20の一部として形成することができ、且つ/又は、別の方法でプロセッサ20に組み込むことができる等である)。
図1に示す実施の形態では、メモリ24は、オペレーティングシステム36及び制御モジュール38を備える。オペレーティングシステム36及び/又は制御モジュール38は、ハードウェア、ソフトウェア、又はハードウェア及びソフトウェアを組み合わせたものを含んでもよい。図1に示す実施の形態では、オペレーティングシステム36及び制御モジュール38は、プロセッサ20によりアクセス可能で、且つ、実行可能とするために、メモリ24に記憶されるものとして示されている。しかしながら、オペレーティングシステム36及び/又は制御モジュール38は、別の方法で記憶することもできることが理解されるはずである。
図1に示す実施の形態では、デバイス30はロジック40を備える。このロジック40は、ソフトウェア、ハードウェア、又はソフトウェア及びハードウェアを組み合わせたものを含むことができる。説明図を簡単にするために、ロジック40は、デバイス30に関してのみ図示されている。しかしながら、追加されたデバイス30、メモリ24、スイッチ32、I/Oブリッジ26、及び/若しくはホストブリッジ22、並びに/又は、すべてのデバイス30、メモリ24、スイッチ32、I/Oブリッジ26、及び/若しくはホストブリッジ22を、本発明によるロジック40を有するように構成できることが理解されるはずである。動作中、制御モジュール38及び/又はロジック40は、2つのデバイス(たとえば、上流側デバイスと下流側デバイス)の間のPCIエクスプレスバスレーン幅を動的に制御、管理、及び/又は別の方法で調整するのに使用される。PCIエクスプレスアーキテクチャでは、2つのデバイス間の各リンク及び/又は各レーンは、「上流側」対向ポート及び「下流側」対向ポートを備えることが理解されるはずである。さらに、本明細書で使用されるように、「上流側」デバイス又は「下流側」デバイスには、デバイス30、スイッチ32、I/Oブリッジ26、ホストブリッジ22、プロセッサ20、又はメモリ24のいずれも含まれ得ることが理解されるはずである。
本発明の実施の形態は、コンピュータシステム12に関連付けられた少なくとも1つの電力関係イベントに応答して、上流側デバイスと下流側デバイスとの間のレーン幅(すなわち、レーン数)を動的に制御、管理、及び/又は別の方法で変更する。たとえば、本発明のいくつかの実施の形態では、(たとえば、高性能アプリケーション又は高性能モジュールのオペレーション、冷却孔の閉鎖、ファンの動作不良等の結果として)コンピュータシステム12の温度の増加を検出することに応答して、1つ又は2つ以上のPCIエクスプレスバスのレーン幅が削減され、コンピュータシステム12による温度エネルギーの生成が削減される。本発明の他の実施の形態では、コンピュータシステム12に対する電力供給モードの変化を検出することに応答して、1つ又は2つ以上の上流側デバイスと下流側デバイスとの間のレーン幅が動的に削減される。たとえば、バッテリー寿命及び/又は電力を保存するために、交流(AC)電力から直流(DC)電力への変化を検出することに応答して、1つ又は2つ以上の上流側デバイスと下流側デバイスとの間のレーン幅が、所定のレベル又は所望のレベルに動的に削減され、それによって、このようなPCIエクスプレスバスに関連付けられた電力消費が削減される。本発明のさらに別の実施の形態では、システム12の特定のデバイス(たとえば、処理タスクを待ち受けている所定の時間の間、アイドル状態にあるデバイス)の処理レベルの減少を検出することに応答して、対象となる下流側デバイスと上流側デバイスとの間のレーン幅が、所定のレベル又は所望のレベルに動的に削減され、それによって、対象となるデバイスに接続されるPCIエクスプレスバスに関連付けられた電力が削減される。1つ又は2つ以上のPCIエクスプレスバスのレーン幅は、少なくとも1つの電力関係イベントの変化を検出することに応答して動的に増加させることもできることが理解されるはずである。たとえば、DC電力供給モードからAC電力供給モードへの変化の検出、動作温度の低減の検出、処理レベルの増加の検出等に応答して動的に増加させることができる。その上、本発明のいくつかの実施の形態では、動的なPCIエクスプレスバスレーン幅の管理は、ユーザ入力にも応答して行われる。
本発明の一実施の形態では、制御モジュール38は、コンピュータシステム12に適用される電力供給状態及び/又は電力供給モード(たとえば、AC電力又はバッテリー電力)を監視するように構成されている。コンピュータシステム12に対する電力供給モードの変化を検出することに応答して、制御モジュール38は、オペレーティングシステム36が、1つ又は2つ以上の下流側デバイスに電力供給モード変更イベントを通知するようにオペレーティングシステム36と通信する。本発明のいくつかの実施の形態では、制御モジュール38及び/又はオペレーティングシステム36は、電力関係イベントの通知を受信するための特定のデバイスを登録し、登録したデバイスに関連付けられた対応するPCIエクスプレスバスレーン幅を動的に調整する。たとえば、本発明のいくつかの実施の形態では、一般に大量の電力を消費する特定のデバイス(たとえば、多量のグラフィックスを必要とするアプリケーション)、及び/又は、電力消費モードを変更するように抑圧(throttle)でき、且つ/若しくは、別の方法で調整できるデバイスが、登録されて、電力関係イベントの通知を受信する。この登録は、デフォルトのデバイスリスト又は所定のデバイスリストのいずれかとして行われ、且つ/又は、このようなデバイスのユーザ指定に応答して行われる。
本発明の一実施の形態では、制御モジュール38及び/又はオペレーティングシステム36は、電力関係イベントの検出の信号を登録されたデバイス(たとえば、デバイス30)へ送信し、且つ/又は、登録されたデバイス(たとえば、デバイス30)に電力関係イベントの検出を別の方法で通知する。電力関係イベントの通知に応答して、ロジック40は、通知を受けたデバイスと上流側デバイスとの間(たとえば、デバイス30とホストブリッジ22との間)のPCIエクスプレスバスレーン幅を動的に変更する。本発明のいくつかの実施の形態では、ロジック40は、電力関係イベントの通知を受信することに応答して、レーン幅再交渉オペレーションを実行するように構成されている。たとえば、デバイス30が電力関係イベントの通知を受信したことに応答して、ロジック40は、ホストブリッジ22とのPCIエクスプレスバスレーン幅再交渉オペレーションを開始して、ホストブリッジ22とデバイス30との間のレーン幅を増加又は減少させる。たとえば、コンピュータシステム12に対する電力供給モードのあらゆる変化を検出することに応答して、ロジック40は、レーン幅再交渉オペレーションを開始し、デバイス30とホストブリッジ22との間のPCIバスエクスプレスレーン幅を削減又は増加させるように構成される。このため、AC電力からDC電力への変化を検出することに応答して、1つ又は2つ以上の上流側デバイスと下流側デバイスとの間のレーン幅が、所定のレベル又は所望のレベルに動的に削減され、DC電力からAC電力への変化を検出することに応答して、1つ又は2つ以上の上流側デバイスと下流側デバイスとの間のレーン幅が、所定のレベル又は所望のレベルに動的に増加される。
動作中、たとえば、ホストブリッジ22(上流側デバイス)とデバイス30(下流側デバイス)との間のPCIエクスプレスバス14について、ロジック40は、デバイス30のキューにおけるあらゆる保留中のトランザクション又はイベントを最初に完了することによって、ホストブリッジ22とのレーン幅再交渉オペレーションを開始する。デバイス30のあらゆる保留中のトランザクションを完了することに応答して、ロジック40は、デバイス30のあらゆるレジスタ及びデバイス30の状態を保存させて、デバイス30がレーン幅再交渉オペレーションの完了時にオペレーションを再開できるようにする。デバイス30がデバイス30のレジスタ及び状態を保存することに応答して、デバイス30は、上流側デバイスであるホストブリッジ22とのレーン幅再交渉を開始するための信号をホストブリッジ22へ送信する。本発明のいくつかの実施の形態では、デバイス30がホストブリッジ22へ送信した信号には、ホットリセット信号が含まれ、これによって、同じPCIエクスプレスバスブランチ上に存在するすべてのデバイスについてレーン幅再交渉が引き起こされる。本発明の他の実施の形態では、デバイス30は、デバイス30とホストブリッジ22との間のPCIエクスプレスバスレーンについてのみレーン幅を再交渉する再操作リンク信号(retrain link signal)を送信する。動作中、ロジック40は、レーン幅再交渉オペレーション中に、電力関係イベントに応じて削減されたレーン幅及び/又は増加されたレーン幅(たとえば、省電力を行うために削減されたレーン幅)を使用して動作し、且つ/又は、別の方法でホストブリッジ22と通信する。
本発明のいくつかの実施の形態では、削減されたレーン幅には、電力関係イベントのタイプに基づいた所定のレーン幅が含まれる。たとえば、本発明のいくつかの実施の形態では、最大バッテリー省電力のためにレーン幅を1個のレーンに削減することができる。本発明の他の実施の形態では、最大レーン幅と最小レーン幅との間のレーン幅、及び/又は、ユーザによって要求され且つ/若しくは別の方法で所望されたレーン幅に、レーン幅を削減することができる。たとえば、本発明のいくつかの実施の形態では、ユーザは、所望の省電力モードが所定のレーン幅(たとえば、所定のレーン幅に相関したバッテリーの所望の時間)に対応するような所望のレーン幅及び/又は所望の省電力レベルのいずれかをコンピュータシステム12に入力し、且つ/又は、別の方法で示すことができる。したがって、たとえば、ユーザが、最大省電力を所望する場合、レーン幅を1個のレーンに削減することができる。一方、たとえば、50パーセントの省電力モードの場合、レーン幅を16個のレーンから8個のレーンに削減することができる。
動作中、ロジック40は、所定の量のPCIエクスプレスバスレーンを使用して、ホストブリッジ22とレーン幅再交渉オペレーションを実行する。たとえば、ロジック40は、最大省電力を達成するための1個のPCIエクスプレスバスレーンを使用して、レーン幅再交渉オペレーションを実行するように構成されており、それによって、バッテリーの寿命が保存され、且つ/又は、別の方法で延長される。したがって、たとえば、最大省電力を得るために、デバイス30とホストブリッジ22との間のレーン幅再交渉オペレーション中、デバイス30は、1個のレーンを使用して、PCIエクスプレスバス14のレーン幅を再交渉する。動的なレーン幅再交渉は、PCIエクスプレスバス14のいずれに対しても実行することができ、上流側デバイス又は下流側デバイスのいずれによっても開始できることが理解されるはずである。
図2は、本発明による動的レーン管理の一実施の形態を使用するシステム12の1個のPCIエクスプレスレーンバス14を表す回路図である。図2に示す実施の形態では、上流側デバイスと下流側デバイスとの間のレーン幅再交渉オペレーションを動的に管理するためのハードウェアベースのインプリメンテーションが示されている。たとえば、図2に示す実施の形態では、回路50は、下流側デバイス(たとえば、デバイス30)に関連付けられたドライバ52、及び、上流側デバイス(たとえば、ホストブリッジ22)に関連付けられたドライバ54を備える。図2に示す実施の形態では、回路50は、レーン14の各データフローパス(たとえば、上流側データフローレーン及び下流側データフローレーン)に接続されるスイッチ58を備える。動作中、ロジック40、制御モジュール38、及び/又はオペレーティングシステム36によって発行された制御信号は、レーン幅再交渉オペレーション中に、図2のPCIエクスプレスレーンバス14が利用可能又は利用不能のいずれかになるように、スイッチ58を作動させてレーン14をそれぞれ接続又は切断するのに使用される。このように、スイッチ58が、図2のPCIエクスプレスレーンバス14を切断すると、削減されたレーン幅が、レーン幅再交渉オペレーション中に使用され、それによって、上流側デバイスと下流側デバイスとの間のレーン幅は削減される。しかしながら、他のソフトウェアベースの方法及び/又はハードウェアベースの方法を、レーン幅再交渉オペレーション中に使用されるレーン幅を増加又は減少させるのに使用できることが理解されるはずである(たとえば、デバイスのデータ受信又は入力バッファを無効にし、それによって、デバイスに、特定のレーンの存在を検出させない)。
図3は、本発明による動的レーン管理方法の一実施の形態を示すフロー図である。この方法は、ブロック300で開始する。ブロック300において、制御モジュール38は、コンピュータシステム12の電力供給源を決定する。判定ブロック302において、コンピュータシステム12がAC電源によって電力供給を受けているかどうかの判断が行われる。コンピュータシステム12が、現在AC電源によって電力供給を受けていない(たとえば、バッテリー源によって電力供給を受けている)場合、この方法はブロック308に進む。コンピュータシステム12が、現在AC電源によって電力供給を受けている場合、この方法はブロック304に進む。ブロック304において、制御モジュール38は、電力関係イベント(たとえば、DC電力イベント)についてコンピュータシステム12を監視する。たとえば、DC電力イベントには、外部電源コンセント、ACアダプタ、又は他のAC電力源からコンピュータシステム12を切断したことに起因するAC電源からDC電源への変化が含まれ得る。判定ブロック306において、DC電力イベントが検出されたかどうかの判断が行われる。DC電力イベントが検出されなかった場合、この方法はブロック304に進む。DC電力イベントが検出された場合、この方法はブロック308に進む。
ブロック308において、制御モジュール38は、電力関係イベント変化通知を少なくとも1つの下流側デバイスへ送信する。たとえば、制御モジュール38は、電力関係イベント通知を、このような通知を受信するように登録されたあらゆるデバイス(たとえば、デバイス30)及び/又はすべての利用可能なデバイスへ送信することができる。ブロック310において、下流側デバイスは、保留中のトランザクションを完了する。ブロック312において、下流側デバイスは、当該下流側デバイスのデバイスレジスタ及び状態を保存する。ブロック314において、下流側デバイスは、レーン幅再交渉オペレーションを開始するための信号(たとえば、ホットリセット信号、リンク再操作信号、又は他のタイプのレーン幅再操作信号)を上流側デバイスへ送信する。ブロック316において、レーン幅再交渉オペレーションが実行されて、上流側デバイスと下流側デバイスとの間のレーン幅が、所定のレーン幅及び/又は削減されたレーン幅に削減される。図3に示す実施の形態では、レーン幅は、AC電力からDC電力への変化を検出することに応答して動的に削減される。一方、DC電力からAC電力への変化を検出することに応答して、制御モジュール38は、少なくとも1つの下流側デバイスへ電力関係イベント変化通知を送信し、この電力関係イベント変化通知に応答して、下流側デバイスは、保留中のトランザクションを完了し、当該下流側デバイスのデバイスレジスタ及び状態を保存し、そして、レーン幅再交渉オペレーションを開始するための信号(たとえば、ホットリセット信号、リンク再操作信号、又は他のタイプのレーン幅再操作信号)を上流側デバイスへ送信して、上流側デバイスと下流側デバイスとの間のレーン幅を増加させることが理解されるはずである。
図4は、本発明による動的レーン管理方法の別の実施の形態を示すフロー図である。この方法は、ブロック400で開始する。ブロック400において、制御モジュール38は、コンピュータシステム12の温度状態(たとえば、コンピュータシステム12による熱エネルギー消散に関連したコンピュータシステム12の温度状態)を監視する。判定ブロック402において、コンピュータシステム12の温度が所定のしきい値を超えているかどうかの判断が行われる。コンピュータシステム12の温度が所定のしきい値を超えていない場合、この方法はブロック404に進む。ブロック404において、制御モジュール38は、コンピュータシステム12の温度の監視を継続する。コンピュータシステム12の温度が所定のしきい値を超えている場合、この方法はブロック406に進む。ブロック406において、制御モジュール38及び/又はオペレーティングシステム36は、少なくとも1つの下流側デバイスへイベント通知信号を送信する。
ブロック408において、通知を受けた下流側デバイスは、保留中のトランザクションを完了する。ブロック410において、通知を受けた下流側デバイスは、当該下流側デバイスのレジスタ及び状態を保存する。ブロック412において、下流側デバイスは、下流側デバイスと上流側デバイスとの間のPCIエクスプレスバスレーン14の量を変更するために、レーン幅再交渉オペレーションを開始するための信号を上流側デバイスへ送信する。上記で解説したように、下流側デバイスによって送信された信号には、ホットリセット信号、リンク再操作信号、又は下流側デバイスと上流側デバイスとの間のレーン幅再操作を開始するのに使用される他のタイプの信号が含まれ得る。ブロック414において、レーン幅再交渉オペレーションが、下流側デバイスと上流側デバイスとの間の所定のレーン幅及び/又は削減されたレーン幅を使用して実行される。図4に示す実施の形態では、レーン幅は、好ましくは、コンピュータシステム12の温度状態を削減するための所定の量に削減される。一方、コンピュータシステム12の温度状態の減少を検出することに応答して、制御モジュール38及び/又はオペレーティングシステム36は、少なくとも1つの下流側デバイスへイベント通知信号を送信し、この信号に応答して、通知を受けた下流側デバイスは、保留中のトランザクションを完了し、当該下流側デバイスのレジスタ及び状態を保存し、レーン幅再交渉オペレーションを開始するための信号を上流側デバイスへ送信して、下流側デバイスと上流側デバイスとの間のPCIエクスプレスバスレーン14の量を増加させることが理解されるはずである。
図5は、本発明による動的レーン管理方法のさらに別の実施の形態を示すフロー図である。この方法は、ブロック500で開始する。ブロック500において、制御モジュール38、オペレーティングシステム36、及び/又はロジック40は、下流側デバイスに関連した処理レベルを監視する。判定ブロック502において、処理レベルが所定のしきい値を下回ったかどうかの判断が行われる。下流側デバイスの処理レベルが所定のしきい値を下回っていない場合、この方法はブロック504に進む。ブロック504において、下流側デバイスの処理レベルの監視が継続される。下流側デバイスに関連した処理レベルが所定のしきい値を下回っている場合、この方法はブロック506に進む。ブロック506において、下流側デバイスに関連したレーン幅再交渉オペレーションが開始される(たとえば、保留中のトランザクションを完了し、デバイスのレジスタ及び状態を保存し、そして、上流側デバイスと通信して、削減されたレーン幅に再交渉する)。図5に示す実施の形態では、レーン幅は、処理レベルの減少を検出することに応答して削減される。一方、処理レベルの増加又は要求を検出することに応答して、レーン幅を動的に増加させるように再交渉オペレーションが実行されることが理解されるはずである。
上記のように、本発明の実施の形態は、コンピュータシステム12に関連付けられたさまざまな異なる電力関係イベントに応答した動的なPCIエクスプレスバスレーン幅再交渉を提供する。たとえば、(たとえば、処理レベルの増加及び/又は他の状況による)温度状態の増大及び/若しくは上昇、電力供給モードの変化、処理レベルの変化、並びに/又は処理要件に応答して、本発明の実施の形態は、PCIエクスプレスバスレーン幅を自動的に再交渉及び/又は再操作し、イベントに基づいたレーン幅の増加又は減少のいずれかを行う。
説明した方法において、一定の機能を省略することもできるし、図3〜図5に示したものとは異なる順序で行うこともできるし、同時又は結合して実行することもできることが理解されるはずである。また、図3〜図5に示す方法は、本明細書の他の場所で説明したような本発明の他の特徴又は態様のいずれも包含するように変更できることも理解されるはずである。さらに、本発明の実施の形態は、ソフトウェアで実施することもでき、異なるプラットフォーム及びオペレーティングシステム上で実行するように適合させることもできる。特に、制御モジュール38、オペレーティングシステム36、及び/又はロジック40によって実施される機能は、たとえば、実行可能な命令の順序付けられたリストとして提供することができる。これらの実行可能な命令は、命令実行システム、命令実行装置、若しくは命令実行デバイスにより使用されるか、又は、これら命令実行システム等と共に使用されるあらゆるコンピュータ可読媒体で具現化することができる。これら命令実行システム、命令実行装置、又は命令実行デバイスは、コンピュータベースのシステム、プロセッサを含むシステム、又は命令実行システム、命令実行装置、又は命令実行デバイスから命令をフェッチしてそれら命令を実行できる他のシステム等である。この文書において、「コンピュータ可読媒体」は、命令実行システム、命令実行装置、若しくは命令実行デバイスにより使用されるプログラム又はそれら命令実行システム等と共に使用されるプログラムの収容、記憶、通信、伝搬、又はトランスポートを行うことができるあらゆる手段とすることができる。コンピュータ可読媒体は、たとえば、電子的な、磁気的な、光学式の、電磁気的な、赤外線の、又は半導体のシステム、装置、デバイス、又は伝搬媒体とすることができるが、これらに限定されるものではない。
本発明による動的レーン管理システムの一実施の形態を示すブロック図である。 本発明による動的レーン管理システムの一実施の形態を示す回路図である。 本発明による動的レーン管理方法の一実施の形態を示すフロー図である。 本発明による動的レーン管理方法の別の実施の形態を示すフロー図である。 本発明による動的レーン管理方法のさらに別の実施の形態を示すフロー図である。
符号の説明
10・・・動的レーン管理システム
12・・・コンピュータシステム
14・・・PCIエクスプレスバス,レーン
20・・・プロセッサ
22・・・ホストブリッジ
24・・・メモリ
26・・・I/Oブリッジ
30・・・デバイス
32・・・スイッチ
36・・・オペレーティングシステム
38・・・制御モジュール
40・・・ロジック
50・・・回路
52,54・・・ドライバ
58・・・スイッチ
60・・・制御信号

Claims (10)

  1. 動的レーン管理システム(10)であって、
    コンピュータシステム(12)の少なくとも1つの下流側デバイス(20、24、26、30、32)と、
    前記コンピュータシステムの少なくとも1つの上流側デバイス(22)と、
    前記下流側デバイスと前記上流側デバイスとを接続するためのレーン(14)を備えるバスと
    を備え、
    前記少なくとも1つの下流側デバイスそれぞれは、前記コンピュータシステムに関連付けられた少なくとも1つの電力関係イベントの検出に応答して、前記レーンを介して接続された前記少なくとも1つの上流側デバイス(22)とのレーン幅再交渉オペレーションを動的に開始するためのロジック(40)を備え、
    前記少なくとも1つの上流側デバイスそれぞれは、前記レーンを介して接続された前記少なくとも1つの下流側デバイスとのレーン幅再交渉オペレーションを動的に開始するためのロジック(40)を備える
    動的レーン管理システム。
  2. 前記少なくとも1つの下流側デバイス(20、24、26、30、32)は、
    前記少なくとも1つの上流側デバイス(22)に信号を送信することにより、前記レーン(14)幅再交渉オペレーションを開始するように構成される
    請求項1に記載の動的レーン管理システム。
  3. 前記少なくとも1つの電力関係イベントには、交流(AC)電力モードから直流(DC)電力モードへの変化が含まれる
    請求項1に記載の動的レーン管理システム。
  4. 所望のバッテリー時間を特定する、前記コンピュータシステムへのユーザ入力の検出に応答して、前記コンピュータの前記少なくとも1つの上流側デバイスとの前記レーン幅再交渉オペレーションが開始される
    請求項1に記載の動的レーン管理システム。
  5. 前記少なくとも1つの下流側デバイス(20、24、26、30、32)は、前記レーン(14)幅再交渉オペレーションを開始する前に、保留中のトランザクションを完了するように構成される
    請求項1に記載の動的レーン管理システム。
  6. 前記少なくとも1つの下流側デバイス(20、24、26、30、32)は、前記レーン(14)幅再交渉オペレーションを開始する前に、前記少なくとも1つの下流側デバイス(20、24、26、30、32)の状態を保存するように構成される
    請求項1に記載の動的レーン管理システム。
  7. レーン(14)を介して接続された少なくとも1つの下流側デバイス(20、24、26、30、32)および少なくとも1つの上流側デバイス(22)を備えるコンピュータシステム(12)に関連付けられた少なくとも1つの電力関係イベントを検出することと、
    前記少なくとも1つの電力関係イベントを検出することに応答して、少なくとも1つの下流側デバイス(20、24、26、30、32)それぞれが、前記コンピュータシステムに関連付けられた少なくとも1つの電力関係イベントの検出に応答して、前記レーンを介して接続された前記少なくとも1つの上流側デバイス(22)とのレーン幅再交渉オペレーションを動的に開始することと、
    前記少なくとも1つの上流側デバイス(22)それぞれが、前記レーンを介して接続された前記少なくとも1つの下流側デバイスとのレーン幅再交渉オペレーションを動的に開始することと
    を含む動的レーン管理方法。
  8. 前記下流側デバイスから前記上流側デバイスへ信号を送信することにより(314)、前記レーン(14)幅再交渉オペレーションが開始される
    請求項7に記載の動的レーン管理方法。
  9. 前記少なくとも1つの下流側デバイス(20、24、26、30、32)の処理レベルの変化を検出することに応答して、前記レーン(14)幅再交渉オペレーションを開始すること
    をさらに含む請求項7に記載の動的レーン管理方法。
  10. 前記コンピュータシステム(12)の温度が所定のしきい値を超えることを検出することに応答して、前記レーン(14)幅再交渉オペレーションを開始すること
    をさらに含む請求項7に記載の動的レーン管理方法。
JP2006281047A 2005-10-26 2006-10-16 動的レーン管理システム及び方法 Expired - Fee Related JP4404887B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/259,284 US7447824B2 (en) 2005-10-26 2005-10-26 Dynamic lane management system and method

Publications (2)

Publication Number Publication Date
JP2007122714A JP2007122714A (ja) 2007-05-17
JP4404887B2 true JP4404887B2 (ja) 2010-01-27

Family

ID=37682706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006281047A Expired - Fee Related JP4404887B2 (ja) 2005-10-26 2006-10-16 動的レーン管理システム及び方法

Country Status (4)

Country Link
US (1) US7447824B2 (ja)
EP (1) EP1780624B1 (ja)
JP (1) JP4404887B2 (ja)
CN (1) CN1955887A (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY131835A (en) * 1998-11-20 2007-09-28 Gen Hospital Corp Permanent, removable tissue markings
US7836252B2 (en) * 2002-08-29 2010-11-16 Micron Technology, Inc. System and method for optimizing interconnections of memory devices in a multichip module
US7571287B2 (en) 2003-03-13 2009-08-04 Marvell World Trade Ltd. Multiport memory architecture, devices and systems including the same, and methods of using the same
US7366864B2 (en) 2004-03-08 2008-04-29 Micron Technology, Inc. Memory hub architecture having programmable lane widths
US7590797B2 (en) 2004-04-08 2009-09-15 Micron Technology, Inc. System and method for optimizing interconnections of components in a multichip memory module
TWI246372B (en) * 2004-04-09 2005-12-21 Asrock Inc A computer system with PCI express interface
US7392331B2 (en) 2004-08-31 2008-06-24 Micron Technology, Inc. System and method for transmitting data packets in a computer system having a memory hub architecture
US20070233930A1 (en) * 2006-03-14 2007-10-04 International Business Machines Corporation System and method of resizing PCI Express bus widths on-demand
JP4877482B2 (ja) * 2006-04-11 2012-02-15 日本電気株式会社 PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法
US7480757B2 (en) * 2006-05-24 2009-01-20 International Business Machines Corporation Method for dynamically allocating lanes to a plurality of PCI Express connectors
US8103993B2 (en) * 2006-05-24 2012-01-24 International Business Machines Corporation Structure for dynamically allocating lanes to a plurality of PCI express connectors
US10069711B2 (en) * 2006-06-30 2018-09-04 Intel Corporation System and method for link based computing system having automatically adjustable bandwidth and corresponding power consumption
US7536490B2 (en) * 2006-07-20 2009-05-19 Via Technologies, Inc. Method for link bandwidth management
US8234425B1 (en) 2007-06-27 2012-07-31 Marvell International Ltd. Arbiter module
US7949817B1 (en) 2007-07-31 2011-05-24 Marvell International Ltd. Adaptive bus profiler
US8582448B2 (en) * 2007-10-22 2013-11-12 Dell Products L.P. Method and apparatus for power throttling of highspeed multi-lane serial links
US7711886B2 (en) * 2007-12-13 2010-05-04 International Business Machines Corporation Dynamically allocating communication lanes for a plurality of input/output (‘I/O’) adapter sockets in a point-to-point, serial I/O expansion subsystem of a computing system
US7809869B2 (en) * 2007-12-20 2010-10-05 International Business Machines Corporation Throttling a point-to-point, serial input/output expansion subsystem within a computing system
JP5287297B2 (ja) * 2008-03-18 2013-09-11 株式会社リコー データ処理回路、省電力方法、省電力プログラム、記録媒体及び機器
US8131915B1 (en) 2008-04-11 2012-03-06 Marvell Intentional Ltd. Modifying or overwriting data stored in flash memory
US8683085B1 (en) 2008-05-06 2014-03-25 Marvell International Ltd. USB interface configurable for host or device mode
JP5272704B2 (ja) * 2008-12-17 2013-08-28 富士ゼロックス株式会社 情報伝送システム、情報送信装置及び情報受信装置
US8601296B2 (en) 2008-12-31 2013-12-03 Intel Corporation Downstream device service latency reporting for power management
US8423710B1 (en) 2009-03-23 2013-04-16 Marvell International Ltd. Sequential writes to flash memory
US8213236B1 (en) 2009-04-21 2012-07-03 Marvell International Ltd. Flash memory
JP2011123798A (ja) * 2009-12-14 2011-06-23 Nec Computertechno Ltd データ転送装置及び方法
JP5402726B2 (ja) * 2010-03-03 2014-01-29 株式会社リコー データ通信装置、情報処理装置、データ通信方法、データ通信プログラム及び記録媒体
US8688922B1 (en) 2010-03-11 2014-04-01 Marvell International Ltd Hardware-supported memory management
KR101260561B1 (ko) * 2010-03-12 2013-05-06 한국전자통신연구원 다중 레인 기반의 고속 이더넷에서 동적 레인 운영 방법 및 그 장치
US8756394B1 (en) 2010-07-07 2014-06-17 Marvell International Ltd. Multi-dimension memory timing tuner
JP5644859B2 (ja) * 2010-08-19 2014-12-24 富士通株式会社 バス制御装置及びバス制御方法
US8762760B2 (en) 2010-09-14 2014-06-24 Xilinx, Inc. Method and apparatus for adaptive power control in a multi-lane communication channel
TWI493332B (zh) * 2011-11-29 2015-07-21 Intel Corp 用於電力管理的方法與設備及其平台與電腦可讀取媒體
JP6017584B2 (ja) * 2011-12-21 2016-11-02 インテル コーポレイション 動的リンク幅調整
US9043526B2 (en) * 2012-06-20 2015-05-26 International Business Machines Corporation Versatile lane configuration using a PCIe PIe-8 interface
US9152595B2 (en) * 2012-10-18 2015-10-06 Qualcomm Incorporated Processor-based system hybrid ring bus interconnects, and related devices, processor-based systems, and methods
US9395795B2 (en) * 2013-09-20 2016-07-19 Apple Inc. System power management using communication bus protocols
US10496152B2 (en) * 2013-09-27 2019-12-03 Intel Corporation Power control techniques for integrated PCIe controllers
US10007441B2 (en) 2014-04-30 2018-06-26 Hewlett Packard Enterprise Development Lp Storage system bandwidth adjustment
US20150324311A1 (en) * 2014-05-08 2015-11-12 International Business Machines Corporation Allocating lanes of a serial computer expansion bus among installed devices
JP6369224B2 (ja) * 2014-08-28 2018-08-08 富士通株式会社 情報処理システム、情報処理装置、及び情報処理システムの制御方法
WO2016036374A1 (en) 2014-09-04 2016-03-10 Hewlett Packard Enterprise Development Lp Storage system bandwidth determination
US10296484B2 (en) * 2015-12-01 2019-05-21 International Business Machines Corporation Dynamic re-allocation of computer bus lanes
US10331605B2 (en) 2016-08-30 2019-06-25 International Business Machines Corporation Dynamic re-allocation of signal lanes
US11157068B2 (en) * 2019-01-25 2021-10-26 Intel Corporation Power state management for lanes of a communication port
US11836101B2 (en) * 2019-11-27 2023-12-05 Intel Corporation Partial link width states for bidirectional multilane links
US11487683B2 (en) * 2020-04-15 2022-11-01 AyDeeKay LLC Seamlessly integrated microcontroller chip

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6138194A (en) * 1998-06-08 2000-10-24 Micron Electronics, Inc. Apparatus for sensing movement of a bus card and automatically removing power from the bus card
US20030088799A1 (en) * 2001-11-05 2003-05-08 Bodas Devadatta V. Method and apparatus for regulation of electrical component temperature and power consumption rate through bus width reconfiguration
US6590432B1 (en) 2002-09-26 2003-07-08 Pericom Semiconductor Corp. Low-voltage differential driver with opened eye pattern
US7802049B2 (en) 2002-10-30 2010-09-21 Intel Corporation Links having flexible lane allocation
US7203853B2 (en) 2002-11-22 2007-04-10 Intel Corporation Apparatus and method for low latency power management on a serial data link
US7136953B1 (en) * 2003-05-07 2006-11-14 Nvidia Corporation Apparatus, system, and method for bus link width optimization
US7099969B2 (en) * 2003-11-06 2006-08-29 Dell Products L.P. Dynamic reconfiguration of PCI Express links
US20050206345A1 (en) * 2004-03-18 2005-09-22 Arif Maskatia Power management method for an electronic apparatus
US7596638B2 (en) * 2004-06-21 2009-09-29 Intel Corporation Method, system, and apparatus to decrease CPU temperature through I/O bus throttling
US7480808B2 (en) * 2004-07-16 2009-01-20 Ati Technologies Ulc Method and apparatus for managing power consumption relating to a differential serial communication link
US7539809B2 (en) * 2005-08-19 2009-05-26 Dell Products L.P. System and method for dynamic adjustment of an information handling systems graphics bus
US20070094436A1 (en) * 2005-10-20 2007-04-26 Keown William F Jr System and method for thermal management in PCI express system

Also Published As

Publication number Publication date
EP1780624A2 (en) 2007-05-02
EP1780624A3 (en) 2014-05-07
CN1955887A (zh) 2007-05-02
US7447824B2 (en) 2008-11-04
EP1780624B1 (en) 2018-01-24
US20070094437A1 (en) 2007-04-26
JP2007122714A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
JP4404887B2 (ja) 動的レーン管理システム及び方法
JP5730999B2 (ja) ストレージドライブの管理
JP5707321B2 (ja) スリーププロセッサ
US20180120924A1 (en) Forcing A Processor Into A Low Power State
US10817043B2 (en) System and method for entering and exiting sleep mode in a graphics subsystem
US7647517B2 (en) PCI express system and method of transitioning link state including adjusting threshold idle time according to a requirement of data transmission
US6772241B1 (en) Selective interrupt delivery to multiple processors having independent operating systems
US8032773B2 (en) Power-saving control apparatus and method for computer system in standby mode
CN107003975B (zh) 用于控制链路电力状态的方法和装置
KR20140025556A (ko) 플랫폼에서 유휴 링크 전력을 감소시키는 방법 및 장치
JP2006221453A (ja) 情報処理装置およびその制御方法
EP1459158A2 (en) Method and apparatus for regulation of electrical component temperature and power consumption rate through bus width reconfiguration
EP2703944A2 (en) Processor, information processing apparatus, and power consumption management method
WO2012143945A2 (en) Power management in multi host computing systems
US10571992B2 (en) Electronic device having a controller to enter a low power mode
US20150370309A1 (en) Peripheral device assistance in reducing cpu power consumption
US9207742B2 (en) Power saving operating method for an electronic device by disabling a connection port to a touch device before the touch device enters power-saving mode
JP2021068074A (ja) 情報処理システム、情報処理装置およびプログラム
TW201407359A (zh) 菊花鏈串接裝置及其系統
JP5112495B2 (ja) 情報処理装置およびその制御方法
JP4761950B2 (ja) 入出力処理装置
JP2011028781A (ja) 情報処理装置およびその制御方法
JP2000353033A (ja) 電源制御装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4404887

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees