JP4393087B2 - スイッチング電源装置の過電流検出回路 - Google Patents
スイッチング電源装置の過電流検出回路 Download PDFInfo
- Publication number
- JP4393087B2 JP4393087B2 JP2003076094A JP2003076094A JP4393087B2 JP 4393087 B2 JP4393087 B2 JP 4393087B2 JP 2003076094 A JP2003076094 A JP 2003076094A JP 2003076094 A JP2003076094 A JP 2003076094A JP 4393087 B2 JP4393087 B2 JP 4393087B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- terminal
- signal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、テレビジョンあるいは音響機器等の電子機器に用いられるスイッチング電源装置の過電流検出回路に関する。
【0002】
【従来の技術】
スイッチング電源装置では、トランスの一次巻線に接続されたパワーMOSFETがOFFしたときに発生する逆起電圧の立下りを補助巻線から検出し、発振回路の発振周波数を制御し、負荷に供給する負荷電圧を制御している。
【0003】
図7は従来のスイッチング電源装置の過電流検出回路である。
【0004】
制御信号発生回路1からパルス信号を発生し、発生されたパルス信号はインバータ2を介してRSフリップフロップ3のセット端子Sに加えられる。RSフリップフロップ3はセット端子Sにパルス信号が加えられると、セットされ出力端子Q(−)の出力信号がローレベルにされる。出力信号はドライバー4でハイレベルに反転され、パワーMOSFETQ1及びセンサーMOSFETQ2のゲート電極に加えられ、これらパワーMOSFETQ1及びセンサーMOSFETQ2をオンさせる。
【0005】
パワーMOSFETQ1がオンされると、電源トランス5の一次側巻線5Aに直流電源からの直流電流がパワーMOSFETQ1のドレイン・ソースを介して流れる。電源トランス5の一次側巻線5Aに流れる直流電流に応じて電源トランス5の二次側巻線5Cに所定の二次電圧が得られ、負荷7に供給される。負荷7からフィードバックされるフィードバック電圧FBとオンされたセンサーMOSFETQ2のソース電極に温度補正抵抗R1を介して接続された電流検出抵抗R2に生じる検出電圧Vkとの和電圧が基準電圧Vrefを越えると、レベル比較回路8の出力電圧をハイレベルとし、RSフリップフロップ3をリセットする。
【0006】
RSフリップフロップ3がリセットされると、出力端子Q(−)をハレベルとするので、ドライバー4の出力信号がローレベルとなる。そのため、パワーMOSFETQ1はオフされ、電源トランス5の一次側巻線5Aには直流電源6からの直流電流は流れなくなる。このようにしてフィードバック電圧と電流検出抵抗R2で検出された過電流で、電源トランス5の一次側巻線5Aに流れる電流を制御し、負荷7に供給される負荷電圧を制御する。
【0007】
図8は従来のスイッチング電源装置に用いた集積回路部分のブロック図である。破線の枠は集積回路Q単体で、Vcc端子、TRG端子、FB端子、SENSE端子、GATE端子及びGND端子を有する。前記集積回路QはパッケージPに組み込まれる。前記パッケージPにはVcc端子▲1▼、TRG端子▲2▼、FB端子▲3▼、SOURCE端子▲4▼及びDRAIN端子▲5▼を有する。
【0008】
前記Vcc端子とVcc端子▲1▼、TRG端子とTRG端子▲2▼及びFB端子とFB端子▲3▼とは接続され、又前記SOURCE端子▲4▼とDRAIN端子▲5▼間にはパワーMOSFETQ1のソース・ドレインが接続されている。またパワーMOSFETQ1のドレインにはセンサーMOSFETQ2のドレイン電極が接続されている。
【0009】
発振回路10は鋸歯状波信号を発生する発振器で、フイックス回路11から充電信号が加わるとMOSFETQ3がONされ、そのMOSFETQ3を介しても発振回路10内のコンデンサーCに充電し、充電される速度を早める。前記発振された鋸歯状波信号は発振エッジ回路12でパルス信号に変換され、ラッチ回路13に加わる。
【0010】
前記充電信号はトリガー信号TRGと周波数制限信号とをフイックス回路11で論理演算し得られる。前記トリガー信号TRGはパワーMOSFETQ1がOFFする時に後述するトランスの補助巻線から発生する信号に関連してトリガー端子TRG▲2▼にトリガー端子信号を発生する。そしてトリガー検出回路14でトリガー端子信号を検出し得る。また周波数制限信号は発振回路10からの信号がフイックス回路11に帰還され、発振信号がH(ハイ)からL(ロー)或いはLからHに切り替わった瞬間からある一定期間遅れてフイックス回路11内で生成する。
【0011】
基準電圧発生回路15はVcc端子▲1▼に加えられた電源電圧Vccから基準電圧Vrefを発生する。低電圧検出回路16は電源電圧Vccと所定電圧とを比較し、電源電圧Vccが所定電圧以下の場合は停止信号を発生し、電源電圧Vccが所定電圧以上になると停止解除信号を発生し、前記発振回路10を発振する。
【0012】
高電圧検出回路17は逆に前記電源電圧Vccが規定電圧より高い場合に停止信号を検出しラッチ回路13に加え、ラッチする。異常過熱検出回路18はチップが異常な温度上昇を検出するもので、チップが異常な温度まで上昇すると停止信号をラッチ回路13に加えラッチする。
【0013】
レベル比較回路8は前記基準電圧発生回路15からの基準電圧VrefとFB端子▲3▼よりの負荷電圧に応じて供給される電圧及びセンサーMOSFETQ2を介して検出される過電流検出電圧との和電圧を比較し、基準電圧が大きいときには発生される信号はローレベルである。しかし負荷電圧等に応じて供給される和電圧が基準電圧より大きくなると前記レベル比較回路8からハイレベルの信号を発生する。
【0014】
RSフリップフロップ3はRSフリップフロップよりなり、SET端子Sには前記ラッチ回路13を通過したパルス信号がインバータ回路19を介して加えられる。又RSET端子Rにはレベル比較回路8からの信号が加えられる。前記RSフリップフロップ3のQ(−)端子よりの信号はドライバー18を介して前記パワーMOSFETQ1とセンサーMOSFETQ2のゲートに加えられる。
【0015】
図3は前述した集積回路Qを用いた擬似共振方式スイッチング電源回路の回路図である。全波整流回路20にはチョークコイル21を介して端子Xと端子Yに商業電源Vinが加えられる。電源トランス5は一次側巻線5Aと出力電圧を取り出す二次側巻線5C及び補助巻線5Bよりなる。前記一次側巻線5Aの一端に前記全波整流回路20の端子Sに接続され、他端がパッケージPのDRAIN端子▲5▼に接続され、パワーMOSFETQ1のドレイン・ソース電極を介して前記全波整流回路20の端子Tに接続されている。
【0016】
平滑回路27は前記全波整流回路20で整流された直流電圧を平滑する。前記整流し平滑された直流電圧は起動抵抗28を介してパッケージPのVCC端子▲1▼に加えられ集積回路の電源電圧Vccとなる。又補助巻線5Bの一端はダイオード30を介して前記Vcc端子▲1▼に接続される。更に抵抗45を介してTRG端子▲2▼にも接続されている。
【0017】
電源トランス5の二次側巻線5Cにはダイオード31及びコンデンサ32が接続されている。フォトカプラ33は発光ダイオード34とフォトトランジスタ35とよりなり、フォトトランジスタ35の一端は抵抗36及び抵抗37が接続されている。
【0018】
トランジスタ40は端子Mと端子Nから取り出される負荷電圧の変化を検出するもので、ベースに分割抵抗41、42が接続され、エミッタにツエーナーダイオード43が接続されている。
【0019】
次に動作を説明する。今端子Xと端子Y間に加えられた商業電源は全波整流回路20で整流され、平滑回路27で平滑された後起動抵抗28を介してパッケージPのVcc端子▲1▼に電源電圧Vccとして加えられる。
【0020】
Vcc端子▲1▼に電源電圧Vccが加えられると基準電圧発生回路15より基準電圧Vrefを発生する。電源電圧Vccが設定電圧以上になると低電圧検出回路16からの停止解除信号が発振回路10に加わり、発振回路10より鋸波状波信号を発生する。
【0021】
鋸歯状波信号は発振エッジ回路12に加わり、パルス信号に変換されラッチ回路13に加わる。このとき高電圧検出回路12からは停止信号が検出されないので、パルス信号はラッチ回路13及びインバータ回路19を介してRSフリップフロップ3のSET端子Sに加わる。
【0022】
図4に示すように、RSフリップフロップ3のSET端子Sにパルス信号が加わると、RSフリップフロップ3は反転し、Q(−)端子の信号はローレベルとなる。このときドライバー4には低電圧検出回路16よりの停止解除信号が加えられているので、ドライバー4は動作状態となっている。前記RSフリップフロップ3のQ(−)端子のローレベル信号はドライバー4でハイレベル信号に反転され、パワーMOSFETQ1及びセンサーMOSFETQ2のそれぞれのゲートに加わる。
【0023】
パワーMOSFETQ1及びセンサーMOSFETQ2のゲートに前記ドライバー4で反転されたハイレベル信号が加わると、これらパワーMOSFETQ1及びセンサーMOSFETQ2をONされる。するとパワーMOSFETQ1のドレイン・ソースを介してトランスの一次側巻線に前記整流され平滑された直流電圧が加わる。
【0024】
そのため前記パワーMOSFETQ1のドレイン・ソースを介して機器にある電源トランス5の一次側巻線5Aに商業電源から整流された電流が流れる。前記トランスの22一次側巻線5Aに流れる電流に応じて電源トランス5の二次側巻線5Cに電流が流れ所定の負荷電圧が得られる。
【0025】
前記負荷電圧が所定の電圧以下且つパワーMOSFETQ1のドレイン電流値が基準値以下のときRSフリップフロップ3はSETし続けるので、RSフリップフロップ3のQ(−)端子の信号はローレベルのままでパワーMOSFETQ1はONし続ける。
【0026】
端子M及び端子Nより取り出された負荷電圧の変化は分割抵抗41、42で検出され、トランジスタ40のベース電圧を変化する。即ち負荷電圧が上がるとトランジスタ40のベース電圧は上昇し、トランジスタ40を介して発光ダイオード34に流れる電流IDが増加し発光も増加する。それによりフォトトランジスタ35の抵抗値が下がり、端子▲3▼に加わるフィードバック電圧FBが大きくなる。
【0027】
前記レベル比較回路8に加えられる負荷電圧に応じたフィードバック電圧FBとセンサーMOSFETQ2及び温度補正抵抗R1を介して加えられる電流検出抵抗R2で検出される検出電圧との和電圧が前記基準電圧発生回路15からの基準電圧Vrefより僅かでも大きくなると、前記レベル比較回路8からハイレベルの信号を発生し、RSフリップフロップ3のRSET端子Rにリセット信号を加え、前記RSフリップフロップ3のQ(−)端子の信号をハイレベルにする。
【0028】
従ってドライバー4を介してパワーMOSFETQ1のゲートに加わる信号がローレベルとなるため、前記パワーMOSFETQ1はOFFされるので、機器にある電源トランス5の一次側巻線5Aに商業電源からの電流は流れない。
【0029】
図5に示すように前記パワーMOSFETQ1のドレイ・ソース間電圧VDSはパワーMOSFETQ1がOFFした瞬間に、電源トランス5の一次側巻線5Aに蓄えられたエネルギーによって発生する逆起電圧により一旦上昇し、そのエネルギーの放出が終了したと同時に低下するが、このとき一次側巻線5Aに応じて発生する補助巻線5Bの電圧を抵抗45及びTRG端子とGND間に設けたコンデンサCOとにより積分して、TRG端子信号を生成し、TRG端子▲2▼に加える。前記TRG端子▲2▼に加えられたTRG端子信号はトリガー検出回路14に加えられトリガー信号を生成する。
【0030】
生成されたトリガー信号TRGはフイックス回路11に加わる。図6に示すように、前記フイックス回路11では内部で生成された発振制限信号と前記トリガー信号とを論理演算し、共にローレベルのとき充電信号を発生する。するとMOSFETQ3がONされ、MOSFETQ3を介してもコンデンサーCを充電するので、前記コンデンサーCの充電が早められた鋸歯状波信号を発振する。
【0031】
前記発振回路10から発振された鋸歯状波信号は、前記発振エッジ回路12でパルス信号に変換されRSフリップフロップ3のSET端子に加わり、前記RSフリップフロップ3のQ(−)端子の信号は再びローレベルとなる。前記RSフリップフロップ3のQ(−)端子のローレベル信号はドライバー回路4を介してパワーMOSFETQ1及びセンサーMOSFETQ2のそれぞれのゲートに加わり、これらパワーMOSFETQ1及びセンサーMOSFETQ2をONする。
【0032】
そのためパワーMOSFETQ1のドレイン・ソースを介して機器にある電源トランス5の一次側巻線5Aに商業電源から整流された電流が流れる。前記トランスの22一次側巻線5Aに流れる電流に応じて電源トランス5の二次側巻線5Cに電流が流れ所定の負荷電圧が得られる。
【0033】
【非特許文献1】
「スイッチング電源ハンドブック第2版」日刊工業新聞社出版、2000年1月25日発行p.257−260
【0034】
【発明が解決しようとする課題】
スイッチング電源装置において、負荷7からフィードバックされるフィードバック電圧FBとオンされたセンサーMOSFETQ2のソース電極に接続された電流検出抵抗R2に生じる検出電圧Vkとの和電圧が基準電圧Vrefを越えると、レベル比較回路8の出力電圧をハイレベルとし、RSフリップフロップ3をリセットするようにし過電流を制限している。
【0035】
前述のように、電流検出抵抗R2に温度補正抵抗R1を接続すると、パワーMOSFETQ1の温度特性を打ち消す為には温度依存性の大きな抵抗が必要であり、又抵抗値もある程度の大きさが必要である。そのため過電流検出感度調整能力の低下、高抵抗自体のばらつきによる過電流制限値のばらつき等が懸念される。
【0036】
【課題を解決するための手段】
本発明は基準電圧と過電流検出の温度補正を基準電圧側で行ない、過電流検出感度調整能力の低下を防止するもので、
発振回路から発振される発振信号によりパルス幅変調回路をセットし、電源トランスの一次巻線とアース間に並列に接続されたパワースイッチング素子とセンサースイッチング素子をONし、レベル比較回路で基準電圧と前記センサースイッチング素子を介して得られる過電流検出検圧及び負荷電圧の大きさに応じて帰還されるフィードバック電圧との和電圧を比較し、前記和電圧が基準電圧以上になったときに発生する信号で前記パルス変調回路をリセットし前記パワースイッチング素子をOFFするスイッチング電源回路において、前記基準電圧と和電圧とを比較するレベル比較回路の基準電圧が加わる端子に温度補正抵抗を接続したスイッチング電源装置の過電流検出回路を提供する。
【0037】
【発明の実施の形態】
本発明を図1及び図6に従い説明する。
【0038】
図1は本発明のスイッチング電源装置の過電流検出回路である。制御信号発生回路1は負荷電圧を制御するパルス信号を発生する。発生されたパルス信号はインバータ2を介してパルス信号に基づいてPWM信号を発生するRSフリップフロップ3のセット端子Sに加えられる。RSフリップフロップ3の出力端子Q(−)はドライバー4を介してパワーMOSFETQ1とセンサーMOSFETQ2のゲート電極に接続されている。
【0039】
電源トランス5は商業電源からの電圧を整流し且つ、平滑し得られた直流電源6からの直流電流が加えられる一次側巻線5Aと補助巻線5B及び負荷7が接続されている二次側巻線5Cを有する。さらにセンサーMOSFETQ2のソース電極には過電流を検出する電流検出抵抗R2が接続されている。
【0040】
本願発明の特徴とするところは、電流検出抵抗R2で検出された過電流検出電圧は負荷7からのフィードバック電圧と共にレベル比較回路8の+端子に加えられるが、そのレベル比較回路8の基準電圧Vrefが加えられる−端子に正温度特性と負温度特性の温度補正抵抗R1A、R1B、R1Cを接続したことである。
【0041】
即ちレベル比較回路8の+端子を電流検出抵抗R2の一端に接続し、−端子と基準電圧発生回路15間には直列に負温度特性の温度補正抵抗R1Aと正温度特性の温度補正抵抗R1Bが接続され、−端子とアース間には正温度特性の温度補正R1Cが接続されている。負温度特性の温度補正抵抗R1と正温度特性の温度補正抵抗R1B、R1Cは温度依存性の大きい抵抗であるため、抵抗値も比較的大きいものとなる。そしてこれら温度補正抵抗R1A、R1B、R1Cは同一基板に作り込み、温度特性のバラツキが低減されるようにしている。
【0042】
次に動作を説明する。制御信号発生回路1からパルス信号を発生し、発生されたパルス信号はインバータ2を介してRSフリップフロップ3のセット端子Sに加えられる。RSフリップフロップ3はセット端子Sにパルス信号が加えられると、セットされ出力端子Q(−)の出力信号をローレベルにされる。出力信号はドライバー4でハイレベルに反転され、パワーMOSFETQ1及びセンサーMOSFETQ2のゲート電極に加えられ、これらパワーMOSFETQ1及びセンサーMOSFETQ2をオンさせる。
【0043】
パワーMOSFETQ1がオンされると、電源トランス5の一次側巻線5Aに直流電源からの直流電流がパワーMOSFETQ1のドレイン・ソースを介して流れる。電源トランス5の一次側巻線5Aに流れる直流電流に応じて電源トランス5の二次側巻線5Cに所定の二次電圧が得られ、負荷7に供給される。負荷7からフィードバックされるフィードバック電圧FBとオンされたセンサーMOSFETQ2のソース電極に接続された電流検出抵抗R2に生じる検出電圧Vkとの和電圧が基準電圧Vrefを越えると、レベル比較回路8の出力電圧をハイレベルとし、RSフリップフロップ3をリセットする。
【0044】
RSフリップフロップ3がリセットされると、出力端子Q(−)をハレベルとするので、ドライバー4の出力信号がローレベルとなる。そのため、パワーMOSFETQ1はオフされ電源トランス5の一次側巻線5Aには直流電源6からの直流電流は流れなくなる。このようにして電流検出抵抗R2でセンサーMOSFETQ2に流れる電流を電圧に変換して検出し、設定以上の過電流が流れたとき、電源トランス5の一次側巻線5Aに流れる電流を制御し、パワーMOSFETQ1に過電流が流れるのを防止している。
【0045】
ところで動作中に温度が上昇した際、センサーMOSFETQ2に流れる過電流を検出する電流が多くなるため、電流検出抵抗R2に流れる電流値が増加する。そのため電流検出抵抗R2で検出される電流検出電圧が上昇し、過電流保護が早く働いてしまう。その結果、パワーMOSFETQ1のドレイン電流が設定値に達する前に過電流保護機能が動作してしまう。
【0046】
しかし温度が上昇すると、レベル比較回路8に接続された温度補正抵抗R1Aの抵抗値は下がるが、温度補正抵抗R1B、R1Cの抵抗値は上がる。従ってレベル比較回路8の−端子に加わる基準電圧Vrefを抵抗R1A,R1B、R1Cで分圧した電圧が上昇し、検出電圧が上昇した分、基準電圧も上昇し、過電流保護値を適正に補償する。
【0047】
図2は本発明のスイッチング電源回路に用いた集積回路のブロック図である。基本的な動作原理および回路構成は従来に技術の欄で説明したものと同じであるので、簡単に説明する。
【0048】
パッケージPのDRAIN端子▲5▼とSOURCE端子▲4▼間にはパワーMOSFETQ1のソース電極・ドレイン電極が接続されている。またパワーMOSFETQ1のドレイン電極にはセンサーMOSFETQ2のドレイン電極が接続されている。
【0049】
発振回路10は鋸歯状波信号を発生する発振器で、フイックス回路11から充電信号が加わるとMOSFETQ3がONされ、前記発振回路10内のコンデンサーCに前記MOSFETQ3を介しても充電し、充電される速度を早める。前記発振された鋸歯状波信号は発振エッジ回路12でパルス信号に変換され、ラッチ回路13に加わる。
【0050】
レベル比較回路8は+端子に負荷7からのフィードバック電圧FBとセンサーMOSFETQ2のドレイン・ソースを流れ、電流検出抵抗R2で検出された検出電圧VKとの和電圧が加わる。一方レベル比較回路8の−端子と基準電圧発生回路間には負温度特性の補正抵抗R1Aと正温度特性の補正抵抗R1Bの直列回路が接続され、−端子とアース間には正温度特性の補正抵抗R1Cが接続されている。
【0051】
図5に示すように、前記トリガー信号TRGはパワーMOSFETQ1がOFFした瞬間に、電源トランス5の一次側巻線5Aに蓄えられたエネルギーによって発生する逆起電圧により一旦上昇し、エネルギーの放出が終了したと同時に低下するが、このとき一次側巻線5Aに応じて発生する補助巻線5Bの電圧を抵抗45及びTRG端子とGND間に設けたコンデンサCOとにより積分して、TRG端子信号を生成し、TRG端子▲2▼に加える。
【0052】
次に動作を説明する。図3に示す端子Xと端子Y間に加えられた商業電源は全波整流回路20で整流され、平滑回路27で平滑された後起動抵抗28を介してパッケージPのVcc端子▲1▼に電源電圧Vccとして加えられる。
【0053】
前記Vcc端子▲1▼に電源電圧Vccが加えられると基準電圧発生回路15より基準電圧Vrefを発生する。電源電圧Vccが設定電圧以上になると低電圧検出回路16からの停止解除信号が発振回路10に加わり、発振回路10より鋸波状波信号を発生する。
【0054】
鋸歯状波信号は発振エッジ回路12に加わり、パルス信号に変換されラッチ回路13に加わる。このとき高電圧検出回路17からは停止信号が検出されないので、パルス信号はラッチ回路13及びインバータ回路19を介してRSフリップフロップ3のSET端子Sに加わる。
【0055】
図4に示すように、RSフリップフロップ3のSET端子Sにパルス信号が加わると、前記RSフリップフロップ3は反転し、Q(−)端子の信号はローレベルとなる。このときドライバー4には低電圧検出回路16よりの停止解除信号が加えられているので、前記ドライバー回路4は動作状態となっている。前記RSフリップフロップ3のQ(−)端子のローレベル信号はドライバー回路4でハイレベル信号に反転され、パワーMOSFETQ1及びセンサーMOSFETQ2のそれぞれのゲートに加わる。
【0056】
前記パワーMOSFETQ1及びセンサーMOSFETQ2のゲートに前記ドライバー回路4で反転されたハイレベル信号が加わると、これらパワーMOSFETQ1及びセンサーMOSFETQ2をONされる。するとパワーMOSFETQ1のドレイン・ソースを介してトランスの一次側巻線に前記整流され平滑された直流電圧が加わる。
【0057】
そのため前記パワーMOSFETQ1のドレイン・ソースを介して機器にある電源トランス5の一次側巻線5Aに商業電源から整流された電流が流れる。前記トランスの22一次側巻線5Aに流れる電流に応じて電源トランス5の二次側巻線5Cに電流が流れ所定の負荷電圧が得られる。
【0058】
負荷7の変動等により過負荷がかかると、センサーMOSFETQ2のドレイン・ソースを介して電流検出抵抗R2に過大電流が流れ、電流検出抵抗R2で検出される過電流検出電圧VKは大きくなる。従って負荷7からフィードバック電圧FBと過電流検出電圧VKとの和電圧は基準電圧を超えるので、レベル比較回路8の出力信号はハイレベルとなり、RSフリップフロップ3をリセットする。従ってパワーMOSFETQ1とセンサーMOSFETQ2のゲート電極はローレベルにされる。そのためパワーMOSFETQ1とセンサーMOSFETQ2はオフされ、過電流が流れるのを防止する。
【0059】
ところで前述したように温度が上昇した際、電流検出抵抗R2で検出される過電流検出電圧が上昇し、過電流保護が早く働いてしまう。その結果、パワーMOSFETQ1のドレイン電流が設定値に達する前に過電流保護機能が動作してしまう。
【0060】
一方レベル比較回路8に接続された温度補正抵抗R1Aの抵抗値は下がるが、温度補正抵抗R1B、R1Cの抵抗値は上がる。従ってレベル比較回路8の−端子に加わる基準電圧が上昇し、過電圧検出電圧が上昇した分、基準電圧を上昇し、過電流保護値を適正に補償する。
【0061】
【発明の効果】
本発明のスイッチング電源装置の過電流検出回路は基準電圧と過電流検出検圧及び負荷電圧の大きさに応じて帰還されるフィードバック電圧との和電圧とを比較するレベル比較回路に温度補正抵抗を接続したので、過電流検出側には温度補正のための高抵抗を入れる必要がなく、過電流制限値の感度調整幅を十分に確保できる。
【0062】
また、温度補正抵抗は正温度特性抵抗を2分割して同時に作り込み、負温度特性と組み合わせたので、過電流保護値のばらつきが低減される。
【図面の簡単な説明】
【図1】本発明のスイッチング電源装置の過電流検出回路の回路図である。
【図2】本発明のスイッチング電源装置の過電流検出回路に用いられた集積回路のブロック図である。
【図3】本発明及び従来の集積回路を用いたスイッチング電源装置の回路図である。
【図4】本発明及び従来のスイッチング電源装置の過電流検出回路に用いられたパルス幅変調回路部分の波形図である。
【図5】本発明及び従来のスイッチング電源装置のTRG検出回路の各部部分の信号波形図である。
【図6】本発明および従来のスイッチング電源装置のフイックス回路部分の信号波形図である。
【図7】従来のスイッチング電源装置の過電流検出回路の回路図である。
【図8】従来のスイッチング電源装置に用いられた集積回路のブロック図である。
【符号の説明】
Q1 パワーMOSFET
Q2 センサーMOSFET
R1A 負温度特性の温度補正抵抗
R1B 正温度特性の温度補正抵抗
R1C 正温度特性の温度補正抵抗
R2 電流検出抵抗
1 制限信号発生回路
3 RSフリップフロップ
4 ドライバー
Claims (2)
- 発振回路から発振される発振信号によりパルス幅変調回路をセットし、電源トランスの一次巻線とアース間に並列に接続されたパワースイッチング素子とセンサースイッチング素子をONし、レベル比較回路で基準電圧と前記センサースイッチング素子を介して得られる過電流検出検圧及び負荷電圧の大きさに応じて帰還されるフィードバック電圧との和電圧を比較し、前記和電圧が基準電圧以上になったときに発生する信号で前記パルス変調回路をリセットし前記パワースイッチング素子をOFFするスイッチング電源回路において、
前記基準電圧と和電圧とを比較するレベル比較回路の基準電圧が加わる端子に温度補正抵抗を接続し、
前記温度補正抵抗は基準電圧発生回路とレベル比較回路の端子間に直列接続された負温度特性の温度補正抵抗と正温度特性の温度補正抵抗および前記端子とアース間に接続された正温度特性の温度補正抵抗とよりなることを特徴とするスイッチング電源装置の過電流検出回路。 - 前記温度補正抵抗の内少なくとも2つを同時に作りこむことを特徴とする請求項1記載のスイッチング電源装置の過電流検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003076094A JP4393087B2 (ja) | 2003-03-19 | 2003-03-19 | スイッチング電源装置の過電流検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003076094A JP4393087B2 (ja) | 2003-03-19 | 2003-03-19 | スイッチング電源装置の過電流検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004289891A JP2004289891A (ja) | 2004-10-14 |
JP4393087B2 true JP4393087B2 (ja) | 2010-01-06 |
Family
ID=33291232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003076094A Expired - Fee Related JP4393087B2 (ja) | 2003-03-19 | 2003-03-19 | スイッチング電源装置の過電流検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4393087B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4669306B2 (ja) * | 2005-03-10 | 2011-04-13 | 三洋電機株式会社 | 擬似共振方式スイッチング電源装置及びそれを用いた擬似共振方式スイッチング電源回路 |
JP5321024B2 (ja) * | 2008-12-08 | 2013-10-23 | 日産自動車株式会社 | スイッチング素子の異常検出装置 |
JP2010239832A (ja) | 2009-03-31 | 2010-10-21 | Panasonic Corp | 電流制限回路 |
KR101832986B1 (ko) | 2010-11-11 | 2018-04-13 | 페어차일드코리아반도체 주식회사 | 스위치 제어 장치 및 이를 포함하는 컨버터 |
DE102012101516A1 (de) * | 2012-02-24 | 2013-08-29 | Pilz Gmbh & Co. Kg | Sicherheitsschaltvorrichtung mit Netzteil |
-
2003
- 2003-03-19 JP JP2003076094A patent/JP4393087B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004289891A (ja) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8169799B2 (en) | Power factor correction circuit | |
US7778050B2 (en) | Energy transfer device and energy transfer control semiconductor device | |
US6721192B1 (en) | PWM controller regulating output voltage and output current in primary side | |
US8344657B2 (en) | LED driver with open loop dimming control | |
JP4682647B2 (ja) | スイッチング電源装置 | |
JP6476997B2 (ja) | 電源制御用半導体装置 | |
WO2012147453A1 (ja) | 直流電源装置 | |
KR20010036172A (ko) | 펄스폭 변조 신호 발생 장치 및 이를 이용한 스위칭 모드 파워 서플라이 | |
JP4669306B2 (ja) | 擬似共振方式スイッチング電源装置及びそれを用いた擬似共振方式スイッチング電源回路 | |
JP3691500B2 (ja) | スイッチング電源装置 | |
TW201946351A (zh) | 電源控制用半導體裝置以及開關電源裝置及其設計方法 | |
US10090767B2 (en) | Switching power supply device having a pulse width holder | |
JP2007037297A (ja) | 力率改善回路 | |
JP2004201385A (ja) | Dc/dcコンバータ回路 | |
US20120230063A1 (en) | Self-excited switching power supply circuit | |
JP4393087B2 (ja) | スイッチング電源装置の過電流検出回路 | |
JP5032447B2 (ja) | スイッチング電源装置 | |
JPH11332220A (ja) | 直流電源回路 | |
JP4845973B2 (ja) | スイッチング電源 | |
JP2010068676A (ja) | スイッチング電源 | |
JP2009240114A (ja) | スイッチング電源 | |
JPH0851772A (ja) | スイッチング電源の保護回路 | |
JP2002354795A (ja) | スイッチング電源回路 | |
JP4694044B2 (ja) | スイッチング電源用集積回路 | |
JP2003061345A (ja) | 擬似共振方式スイッチング電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091013 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |