JP4392351B2

JP4392351B2 - 発動発電機用インバータ

Info

Publication number: JP4392351B2
Application number: JP2004539519A
Authority: JP
Inventors: 正夫生井; 学須田
Original assignee: Sawafuji Electric Co Ltd
Current assignee: Sawafuji Electric Co Ltd
Priority date: 2002-09-25
Filing date: 2003-09-25
Publication date: 2009-12-24
Anticipated expiration: 2023-09-25
Also published as: WO2004030204A1; AU2003266604A1; JPWO2004030204A1

Description

本発明は、発動発電機用インバータ、特に内燃機関（エンジン）によって駆動される発動発電機の出力電圧をサイリスタ混合ブリッジ型整流回路で直流に変換すると共に、インバータユニットで再変換して交流化し、負荷変動に関わらず周波数と共に出力電圧も一定にする発動発電機装置において、サイリスタ混合ブリッジ型整流回路のサイリスタのゲート制御を負荷の軽重に分けて制御することにより、軽負荷時でのフリッカー（電圧のふらつき）を抑制することができるようにした発動発電機用インバータに関するものである。

従来から、エンジン駆動の発動発電機装置においては、エンジン駆動の発電機の出力が負荷条件などによって変動する点を解決するために、発電機の出力を一旦直流に変換し、その上で、周波数を一定に制御できるインバータユニットを介して交流出力を得るようにされている。
また、エンジン駆動の発電機の小型化にともなって搭載される発電機も小型化が要請され、大きさを変えずに出力の増大化を図るために励磁を増すようにしている。そのため出力電圧を一定に保持するに当たって、軽負荷時においては、当該励磁を従来以上に絞らなければならなくなってきた。
出力の周波数が一定になるよう制御するインバータユニットを介して交流出力を得る従来のエンジン駆動の発動発電機装置において、交流出力電圧を一定にするには、ＳＣＲとダイオードとを直列接続して全波整流するサイリスタ混合ブリッジ型整流回路が用いられ、そしてこれらの３個のＳＣＲの各ゲートが一つのゲート制御回路で点孤される構成が用いられている（例えば、特許文献１参照）。
また、従来技術の検出電圧波形を所定レベルとクロスし易い波形に波形成形する回路構成にして、軽負荷時における出力電圧のふらつきを解決することが提案されている（例えば、特許文献２参照）。
〔特許文献１〕特開昭６２−２７２８７３号公報
〔特許文献２〕特開平１０−２８４００号公報
しかしながら、この従来技術の特許文献２に開示されている技術と特許文献１に開示されている技術とを組み合わせても、３個のＳＣＲの各ゲートを一つのゲート制御回路で点孤させる構成を用いている限り、軽負荷時において、交流出力電圧がふらつき、いわゆるフリッカが生じる欠点があった。
つまり、ＳＣＲをオンさせるタイミングがまちまちであるので、発電機の電圧がピークの手前でオンした場合、リップルは大きくなってしまい、出力の交流電圧における直流電圧部分の電圧が比較的長い周期で変動し、軽負荷時フリッカとして影響が生じる（第３図（Ｂ）参照）。
この様に、エンジン駆動の小型発電機でその出力増大をねらう発動発電機装置において、上述の軽負荷時に発生する交流出力電圧のフリッカを抑制することが望まれている。
本発明は上記の点に鑑みなされたものであり、内燃機関によって駆動される発動発電機の出力電圧をサイリスタ混合ブリッジ型整流回路で直流に変換すると共に、インバータユニットで再変換して交流化し、負荷変動に関わらず周波数と共に出力電圧も一定にする発動発電機装置において、サイリスタ混合ブリッジ型整流回路のサイリスタのゲート制御を負荷の軽重に分けて制御することにより、軽負荷時でのフリッカーを抑制することができるようにした発動発電機用インバータを提供することを目的としている。

本発明の目的は、軽負荷時における交流出力電圧のフリッカを簡易な回路構成で抑制することができる発動発電機用インバータを提供することである。
本発明の他の目的は、発電された交流電圧を基に直流化された電圧を所定周波数の交流電圧に変換するのに適したブリッジ型インバータを提供することである。
本発明のさらに他の目的は、交流発電機を小型化するに適したサブ巻線を提供することである。
本発明のさらに他の目的は、電流検出部で検出される電流値によって軽負荷時と通常負荷時とに応じ、サイリスタ混合ブリッジ型整流回路のサイリスタのゲート制御を位相制御かオンオフ制御かを選定するゲート選択部を提供することである。
開示された実施例において、主発電巻線に発生した出力電圧を一定にするための検出手段から得られた検出信号を基にサイリスタ混合ブリッジ型整流回路で直流に変換すると共にその出力電圧を定電圧化するようにして、所定周波数の交流電圧に再変換するブリッジ型インバータを有する発動発電機用インバータにおいて、主発電巻線と同相の電圧を発生するサブ巻線と、ブリッジ型インバータに流れる電流を検出する電流検出部と、サイリスタ混合ブリッジ型整流回路の全サイリスタにゲート電圧を印加するゲート回路と、サブ巻線と同相の主発電巻線に発生する電圧を整流するサイリスタにゲート電圧を印加する限定ゲート回路と、サブ巻線からの電圧の位相を検出する位相検出回路と、サイリスタ混合ブリッジ型整流回路の直流出力電圧を基に基準電圧と比較して当該直流出力電圧を監視する直流電圧検出回路と、電流検出部で検出した負荷電流値が、予め定められたしきい値以下のときには位相検出回路の位相信号に基づいて負荷電流値に対応した位相制御を行う限定ゲート回路を選択し、電流検出部で検出した負荷電流値が予め定められたしきい値を超えているときには上記直流電圧検出回路で基準電圧と比較した結果に基づいてオンオフ制御を行うゲート回路を選択するゲート選択部とを備え、電流検出部で検出される電流値によってサイリスタ混合ブリッジ型整流回路のサイリスタを位相制御モードかオンオフ制御モードかで切換えて制御するように構成されている。

第１図は、本発明に係る発動発電機用インバータの一実施例構成図である。
第２図は、本発明の発動発電機用インバータが用いられる発動発電機の構成図である。
第３図は、軽負荷時における本発明の発動発電機用インバータの１位相制御モードと３相分全部の位相制御モードとのフリッカの比較説明図である。
第４図は、３相分全部の位相制御モードにおけるサイリスタのオフ時間のずれ発生説明図である。
第５図は、負荷電流の増減に対応したサイリスタのターンオンの一実施例説明図である。

本発明の発動発電機用インバータを説明する前に、第２図を用いて本発明の発動発電機用インバータが用いられる発動発電機の構成を説明しておく。
第２図は本発明の発動発電機用インバータが用いられる発動発電機の構成図を示す。図中の符号１は磁石界磁交流発電機、２は３相整流回路、３ないし５はそれぞれ整流器（ダイオード）、６ないし８はそれぞれサイリスタ、９はサイリスタ用ゲート信号発生回路、１０は平滑コンデンサ、１１はブリッジ型インバータ、１２は第１のスイッチ（トランジスタ）、１３は第２のスイッチ（トランジスタ）、１４は第３のスイッチ（トランジスタ）、１５は第４のスイッチ（トランジスタ）、１６ないし１９はそれぞれゲート信号供給部、２０はゲート信号生成部、２１は負荷、２２はチョークコイルを表している。
磁石界磁交流発電機１は、図示しないエンジンによって回転駆動されて、エンジンの回転数に比例した周波数の交流電圧を発生する。勿論、磁石界磁交流発電機１からの出力もエンジンの回転数に比例する。
磁石界磁交流発電機１で発電された３相交流電圧は、３相整流回路２において直流電圧に変換される。そして当該直流電圧は平滑コンデンサ１０によって平滑されて、ブリッジ型インバータ１１に供給される。
なお、３相整流回路２は、３個のダイオード３ないし５と３個のサイリスタ６ないし８にて構成されており、図示のサイリスタ用ゲート信号発生回路９は、３相整流回路２の出力側電圧を一定値に保つようにサイリスタ６ないし８をオンオフ制御するゲート信号を発生する。当該ゲート信号は、サイリスタ６ないし８に供給される。即ち、３相整流回路２の出力側電圧は一定値に保つようにされる。
ブリッジ型インバータ１１において、周知の如く、第１のスイッチ１２と第３のスイッチ１４とは第１の周期においてオンされ、第２のスイッチ１３と第４のスイッチ１５とは第２の周期においてオンされる。即ち、そのようにおのおののスイッチ１２ないし１５に対してゲート信号が印加される。
これによって、第１の周期において、第１のスイッチ１２、チョークコイル２２、負荷２１、第３のスイッチ１４を通って、負荷２１に対して例えば図示における矢印Ｘの方向の左から右に電流が流れる。また、第２の周期において、第２のスイッチ１３、負荷２１、チョークコイル２２、第４のスイッチ１５を通って、負荷２１に対しては、交番電流が供給される。当該交番電流は所定の変動がない周波数を保つようにされる。
第１のスイッチ１２ないし第４のスイッチ１５に印加されるゲート信号としては、図示のブリッジ型インバータが、いわゆる矩形波インバータを構成するように、周知の如く、矩形波ゲート信号の形に形成される。この場合第２図の下段に示す如く、第１の周期にオンされる第１のスイッチ１２に対する矩形波ゲート信号と第３のスイッチ１４に対する矩形波ゲート信号とは、次のように生成されている。
即ち、第３のスイッチ１４に対する矩形波ゲート信号がオン状態からオフ状態に移行されるタイミングは、第１のスイッチ１２に対する矩形波ゲート信号がオン状態からオフ状態に移行されるタイミングより早くなるようにされている。
また、同様に、第２図の下段に示す如く、第２の周期にオンされる第２のスイッチ１３に対する矩形波ゲート信号と第４のスイッチ１５に対する矩形波ゲート信号とは、次のように生成されている。
即ち、第４のスイッチ１５に対する矩形波ゲート信号がオン状態からオフ状態に移行されるタイミングは、第２のスイッチ１３に対する矩形波ゲート信号がオン状態からオフ状態に移行されるタイミングより早くなるようにされている。
第１図は本発明に係る発動発電機用インバータの一実施例構成図を示している。
同図において、図中の符号１ないし８，１０，１１ないし２２は第２図のものにそれぞれ対応している。なお、３１はサブ巻線、３２はシャント抵抗（電流検出部）、３３はゲート回路、３４は限定ゲート回路、３５は位相検出回路、３６はゲート選択部、３７は定電圧生成回路、３８は直流電圧検出回路、３９は指示回路、４０はゲート選択回路、４１は限定ゲート選択回路、４２はオペアンプ、４３は直流電圧検出器、４４はオペアンプ、４５，４６はトランジスタ、４７ないし５２はダイオード、５３は定電圧ＩＣ、５４，５５は抵抗を表している。
サブ巻線３１は磁石界磁交流発電機１のＵ相，Ｖ相，Ｗ相の３相主発電巻線の中の１つ、例えば図示の如くＷ相主発電巻線Ｗと同相の電圧を発生するように磁石界磁交流発電機１に巻回されている。また当該サブ巻線３１はブリッジ型インバータ１１を制御する各回路の制御電源を兼ねている。
シャント抵抗３２はブリッジ型インバータ１１の電界効果トランジスタ（ＦＥＴ）１２に流れる電流を検出することによって、負荷２１に流れる電流を等価的ないしは便宜的に検出するようになっている。このシャント抵抗３２は直接負荷２１に流れる電流を検出するようになっていてもよい。
ゲート回路３３は３相整流回路２、すなわちサイリスタ混合ブリッジ型整流回路の全サイリスタ３，４，５にゲート電圧を一斉に印加する回路であり、トランジスタ４５がオフに制御されると、定電圧生成回路３７内のダイオード４８で整流された直流電圧が上記ゲート電圧としてダイオード４９，５０，５１を介し対応のサイリスタ６，７，８のゲートにそれぞれ印加するようになっている。
限定ゲート回路３４は磁石界磁交流発電機１のＷ相主発電巻線Ｗに発生する交流電圧を整流するサイリスタ８のみに対してゲート電圧を印加する回路であり、トランジスタ４６がオフに制御されると、定電圧生成回路３７内のダイオード４８で整流された直流電圧が上記ゲート電圧としてダイオード５２を介しサイリスタ８のみのゲートに印加するようになっている。
位相検出回路３５は、サブ巻線３１の発生交流電圧を基にＷ相主発電巻線Ｗと同期したゼロクロス信号及び三角波を発生させるようになっている。
ゲート選択部３６は、シャント抵抗３２に流れるＦＥＴ１２の電流値が、予め定められたしきい値以下のときには位相検出回路３５からのゼロクロスタイミング及び三角波による位相角信号に基づいてシャント抵抗３２に流れる電流値に対応した位相制御を行う限定ゲート選択回路４１を選択し、シャント抵抗３２に流れるＦＥＴ１２の電流値が予め定められたしきい値を超えているときには上記直流電圧検出回路３８で基準電圧と比較した結果に基づいてオンオフ制御を行うゲート選択回路４０を選択するようになっている。即ちゲート選択部３６は、指示回路３９、ゲート選択回路４０、限定ゲート選択回路４１、オペアンプ４４を備え、オペアンプ４４に入力されたシャント抵抗３２に流れる電流値を指示回路３９に送り、電流値が予め定められたしきい値を超えている（通常負荷）ときには、指示回路３９は、直流電圧検出回路３８の検出信号をゲート選択回路４０に与えると共に限定ゲート選択回路４１には遮断する。またオペアンプ４４に入力されたシャント抵抗３２に流れる電流値が予め定められたしきい値以下（軽負荷）のときには、指示回路３９はゲート選択回路４０を遮断すると共に、限定ゲート選択回路４１に電流値を送り、限定ゲート選択回路４１は、位相検出回路３５からのゼロクロスタイミングから電流値に対応した位相角の信号を出力する。
定電圧生成回路３７は、上記限定ゲート回路３４などで説明した様に、サブ巻線３１で発生した交流電圧を整流して直流電圧に変換し、定電圧ＩＣ５３を含めゲート回路３３、限定ゲート回路３４にこの変換直流電圧を供給するダイオード４８、ブリッジ型インバータ１１の各制御回路に制御用電源を供給する定電圧ＩＣ５３を備えている。
直流電圧検出回路３８は、３相整流回路２、すなわちサイリスタ混合ブリッジ型整流回路と平滑コンデンサ１０とで変換された直流電圧を、抵抗５４と５５とで分圧したその電圧を基に、負荷２１への交流出力電圧を一定にするための検出信号を得る直流電圧監視の回路である。直流電圧検出回路３８に設けられた直流電圧検出器４３から検出される検出信号が、ゲート選択部３６のゲート選択回路４０と限定ゲート選択回路４１との両者に入力している。当該直流電圧検出器４３が出力する検出信号は、上記説明の指示回路３９によって選択されたゲート選択回路４０又は限定ゲート選択回路４１の各回路内で処理され、上記ゲート回路３３のトランジスタ４５が当該検出信号に対応してオン又はオフに制御され、又は限定ゲート回路３４のトランジスタ４６が、前記の如くＷ相に対応した位相の下で当該検出信号に対応して所定の位相でオフに制御される。即ち、負荷が軽負荷のときにはサイリスタ８だけが位相制御モードで点弧される（即ち、３相整流回路２の点Ａの直流出力電圧値が不足の時にはＦＥＴ１２の電流値（負荷電流）に応じてサイリスタ８をオンにする位相のタイミングを決定し、当該３相整流回路２の点Ａの直流出力電圧値を一定に保つようにされる）。又負荷が定格負荷時等通常の負荷のときには点Ａの直流出力電圧値が設定値以上か以下により全サイリスタ６，７，８のゲートに一斉にオン又はオフの信号を印加する。このようにして負荷２１への交流出力電圧を一定に維持させる。
なお、一定周波数の交流矩形波を出力するように動作するブリッジ型インバータ１１内の各回路部の動作などは第２図のものと同じであるので、その説明は省略する。
この様に構成された本発明の発動発電機用インバータでは、負荷２１が軽負荷のとき、シャント抵抗３２に流れるＦＥＴ１２の電流が予め定められたしきい値以下であるので、オペアンプ４４により変換された電流値を指示回路３９は限定ゲート選択回路４１に送る。そして磁石界磁交流発電機１のＷ相主発電巻線Ｗと同期したゼロクロス信号と三角波信号がオペアンプ４２から限定ゲート選択回路４１に送られ、当該限定ゲート選択回路４１は直流電圧検出器４３が出力する検出信号によって、直流電圧が不足の時には指示回路３９からの電流値に対応して、限定ゲート回路３４のトランジスタ４６を位相角でオン又はオフに制御するので（このときゲート選択回路４０はゲート回路３３のトランジスタ４５をオンにする信号を出力している）、ダイオード５２を介してサイリスタ８だけにゲート電圧を印加する。つまり、磁石界磁交流発電機１の１相分の出力のみがサイリスタ８を介して供給されかつサイリスタ８は位相制御モードとなって、負荷２１への交流出力電圧を一定に保持する制御動作を行う。この場合、磁石界磁交流発電機１の３相全体を位相制御モードにしてもよいが軽負荷であるので、磁石界磁交流発電機１の１相分の位相制御で充分に交流出力電圧を一定に保持することができる。
また、負荷２１が予め定められた負荷付近等の定常時では、シャント抵抗３２に流れるＦＥＴ１２の電流値が予め定められたしきい値を超えているので、指示回路３９はゲート選択回路４０を選択させる。当該ゲート選択回路４０は直流電圧検出器４３が出力する検出信号に対応し、ゲート回路３３のトランジスタ４５をオン又はオフに制御するので（このとき限定ゲート選択回路４１は限定ゲート回路３４のトランジスタ４６をオンにする信号を出力している）、ダイオード４９，５０，５１を介して全サイリスタ６，７，８に一斉にゲート電圧を印加する。つまり、磁石界磁交流発電機１の３相分を３相整流するかしないかのオンオフ制御モードとなり、負荷２１への交流出力電圧を一定に保持する制御動作を行う。
ここで、通常負荷における３相分全部の３相整流をするかしないかのオンオフ制御モードでの交流出力電圧のフリッカについて言及すると次のようである。
通常負荷時における３相分全部の３相整流をするかしないかのオンオフ制御モードでは、磁石界磁交流発電機１の３相主発電巻線が図４図示の如く発生し（直流電圧は省略して描かれている）、タイミングＴ１で平滑コンデンサ１０と並列に接続されている３相整流回路２、すなわちサイリスタ混合ブリッジ型整流回路２の点Ａでの直流出力電圧値が直流電圧検出器４３の基準値を下回ると、ダイオード４９ないし５１に一斉に電圧が印加されて第４図に示す太線のように、サイリスタ６，７，８が逐次オンできる状態になる。又当該基準値を超えるとタイミングＴ２以降の時点で総てのサイリスタ６，７，８がオフされるように制御される。今、仮に負荷量に拘らず、３相整流をするかしないかの制御の下で動作している場合を考える。
この場合、タイミングＴ２（Ｔ１＜Ｔ２＜Ｔ３）でサイリスタ混合ブリッジ型整流回路２の点Ａの直流出力電圧値が直流電圧検出器４３の基準値を上回り、当該サイリスタ６，７，８をオフにするゲート信号が出されたとする（当該ゲート信号を零に落とす）。しかし、サイリスタの性質から上記タイミングＴ３になるまでＵ相のサイリスタ６はオンし続ける。
軽負荷のときには全サイリスタ６ないし８がオンできる状態となった結果で（第４図の状態となって）一旦上昇した直流出力電圧が基準値以下にまで降下するスピードが遅い。それ故再び、第３図（Ｂ）の様にサイリスタ６ないし８が第４図の太線のようにオンされるようになる全ての周期Ｔが、格段に長くなる。通常負荷のときには頻繁にオンとオフとが繰返されて、説明の第３図（Ａ）に示されるように当該周期Ｔが短い。
従って、当該軽負荷の場合におけるこの周期の長いリップルが電球などの照明器具において、光の輝度・照度変化として見た目に認識され、交流出力電圧のフリッカが無視されなくなるという欠点を有する。
これに対し、本発明はこの点を軽負荷時の位相制御モードへの切換えを採用することによって解決している。本発明の発動発電機用インバータの軽負荷時における位相制御モードでは、サイリスタ８だけを位相制御する。そしてこの位相制御モードの下で、サイリスタ混合ブリッジ型整流回路２の点Ａの直流電圧値が基準値以下の時には、負荷電流としてのＦＥＴ１２の電流値が増加した場合にはＷ相の位相に於ける当該時点での点弧角（９０＋θ）°（但し−９０°≦θ≦９０°）からθが減少する方向に位相角がずれていって例えば（９０＋（θ−Δ））°（但しΔは０≦Δ＜９０°で与えられる正の整数）で点弧するようになる。
第５図（Ａ）と第５図（Ｂ）とはサイリスタ８が位相制御されている状況を示す。
したがって点Ａの直流電圧値の変動は、サイリスタ８がＷ相の交流電圧の各半波の期間において導通されるので電圧変動を小さくすることのできる制御となる。従って軽負荷時でも直流電圧値が細密に制御される。即ち、軽負荷の下での前記周期の長いリップルがなくなる。

以上説明した如く、本発明によれば、インバータの制御電源用として発電機の主発電巻線とは別個に巻回されるサブ巻線を、当該発電機の主発電巻線と同位相になる電気位置に設け、軽負荷の時には、主発電巻線の位相制御方式で出力電圧を定電圧化するようにしたので、新たなサブ巻線を設けることなく、しかも特別の位相を識別する位相検出器も設けることなく、軽負荷時に発生する交流出力電圧のフリッカを抑制することができる。

Claims

主発電巻線に発生した出力電圧を一定にするための検出手段から得られた検出信号を基にサイリスタ混合ブリッジ型整流回路で直流に変換すると共にその出力電圧を定電圧化するようにして、所定周波数の交流電圧に再変換するブリッジ型インバータを有する発動発電機用インバータにおいて、
主発電巻線と同相の電圧を発生するサブ巻線と、
ブリッジ型インバータに流れる電流を検出する電流検出部と、
サイリスタ混合ブリッジ型整流回路の全サイリスタにゲート電圧を印加するゲート回路と、
サブ巻線と同相の主発電巻線に発生する電圧を整流するサイリスタにゲート電圧を印加する限定ゲート回路と、
サブ巻線からの電圧の位相を検出する位相検出回路と、
サイリスタ混合ブリッジ型整流回路の直流出力電圧を基に基準電圧と比較して当該直流出力電圧を監視する直流電圧検出回路と、
電流検出部で検出した負荷電流値が、予め定められたしきい値以下のときには前記位相検出回路の位相信号に基づいて前記負荷電流値に対応した位相制御を行う限定ゲート回路を選択し、電流検出部で検出した負荷電流値が予め定められたしきい値を超えているときには上記直流電圧検出回路で基準電圧と比較した結果に基づいてオンオフ制御を行うゲート回路を選択するゲート選択部と
を備え、前記電流検出部で検出される電流値によってサイリスタ混合ブリッジ型整流回路のサイリスタを位相制御モードかオンオフ制御モードかで切換えて制御するようにしたことを特徴とする発動発電機用インバータ。
上記ブリッジ型インバータは、第１の電界効果トランジスタと第３の電界効果トランジスタとが第１の周期においてオンされ、第２の電界効果トランジスタと第４の電界効果トランジスタとが第２の周期においてオンされる４つの電界効果トランジスタで構成され、第３の電界効果トランジスタに対する矩形波ゲート信号がオン状態からオフ状態に移行されるタイミングは、第１の電界効果トランジスタに対する矩形波ゲート信号がオン状態からオフ状態に移行されるタイミングより早くなるようにされると共に、第４の電界効果トランジスタに対するオン状態からオフ状態に移行されるタイミングは、第２の電界効果トランジスタに対するオン状態からオフ状態に移行されるタイミングより早くなされることを特徴とする請求の範囲１項記載の発動発電機用インバータ。
主発電巻線と同相の電圧を発生するサブ巻線とを有する発電機は、磁石界磁３相交流発電機であることを特徴とする請求の範囲第１項記載の発動発電機用インバータ。
上記サブ巻線は、ブリッジ型インバータを制御する各回路の制御電源を兼ねていることを特徴とする請求の範囲第１項又は請求の範囲第３項記載の発動発電機用インバータ。
上記電流検出部は、負荷に流れる電流を検出するシャント抵抗又は負荷に流れる電流を等価的ないし便宜的に検出する抵抗のいずれかであることを特徴とする請求の範囲第１項記載の発動発電機用インバータ。
上記ゲート回路は、サイリスタとダイオードとの直列接続回路を３個並列に接続された３相全波整流型構成のサイリスタ混合ブリッジ型整流回路において、その全サイリスタにゲート電圧を一斉に印加するよう構成されていることを特徴とする請求の範囲第１項記載の発動発電機用インバータ。
上記位相検出回路は、サブ巻線の発生交流電圧を基に同相主発電巻線と同期したゼロクロス信号及び三角波を発生させるようになっていることを特徴とする請求の範囲第１項記載の発動発電機用インバータ。
上記ゲート選択部は、指示回路、ゲート選択回路、限定ゲート選択回路、オペアンプを備え、オペアンプに入力された電流検出部に流れる電流値を指示回路に送り、電流値が予め定められたしきい値を超えている（通常負荷）ときには、指示回路は、直流電圧検出回路の検出信号をゲート選択回路に与えると共に限定ゲート選択回路は遮断し、またオペアンプに入力された電流検出部に流れる電流値が予め定められたしきい値以下（軽負荷）のときには、指示回路はゲート選択回路を遮断すると共に、限定ゲート選択回路に電流値を送り、限定ゲート選択回路は、位相検出回路からのゼロクロスタイミングから電流値に対応した位相角の信号を出力するように構成されていることを特徴とする請求の範囲第１項記載の発動発電機用インバータ。