JP4377694B2 - 2つの微細構造基板間をシールするための方法およびゾーン - Google Patents

2つの微細構造基板間をシールするための方法およびゾーン Download PDF

Info

Publication number
JP4377694B2
JP4377694B2 JP2003559921A JP2003559921A JP4377694B2 JP 4377694 B2 JP4377694 B2 JP 4377694B2 JP 2003559921 A JP2003559921 A JP 2003559921A JP 2003559921 A JP2003559921 A JP 2003559921A JP 4377694 B2 JP4377694 B2 JP 4377694B2
Authority
JP
Japan
Prior art keywords
sealing
substrate
rim
sealing material
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003559921A
Other languages
English (en)
Other versions
JP2005514221A (ja
Inventor
デイエム,ベルナール
カプレ,ステフアンヌ
ドウレ,マリー−テレーズ
Original Assignee
コミサリヤ・ア・レネルジ・アトミク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミサリヤ・ア・レネルジ・アトミク filed Critical コミサリヤ・ア・レネルジ・アトミク
Publication of JP2005514221A publication Critical patent/JP2005514221A/ja
Application granted granted Critical
Publication of JP4377694B2 publication Critical patent/JP4377694B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0077Other packages not provided for in groups B81B7/0035 - B81B7/0074

Description

本発明は、微細構造、たとえば電気機械デバイスまたは電気光学デバイスの2つの部分間に気密シールを提供して、微細構造内に外部から隔離されたエンクロージャを作り出すことに関する。本発明はまた、このような微細構造の大量生産に関する。
本発明の一般的な分野は、基板(すなわち、「ウェハレベル」)から出発し、マイクロエレクトロニクス技法(層の堆積およびエッチング、フォトリソグラフィなど)を使用して、付着構成部品を組み込んだ微細構造を大量生産する分野である。
フランス国特許第2558263号に開示された加速度計は、この種類の微細構造の一例として挙げられる。この加速度計は、薄層内に、この薄層から切り出された第1の部分と、薄層の残りの部分からなる第2の部分を備え、この第1の部分は「感知部」と呼ばれ、フレキシブルなビームによってこの第2の部分に接続されて、(フレキシブルなビームのために)薄層面内をある広さだけ移動できるようになっている。このデバイスは、この移動によって生じる静電容量の変化を用いて、それが取り付けられた任意のシステムの加速度を測定するのに使用される。
この種類の加速度計の、微細テクノロジー製造のコストを最小にするためには、基になるダイの表面積ができるだけ小さいことが必要である。これは、振動質量(その質量は通常1mg程度である)として働く感知部が極めて小さくなることを意味する。その上、その周りの空間は、振動質量が小さくなるほど大きな問題となる望ましくない振動質量の加速度をもたらす、空気分子との衝突をなくすために真空にされる。
そのため、この種類の微細構成部品およびその他の多くの場合では、微細構造内に形成され、微細構成部品が置かれるエンクロージャ内を真空に保つことができる必要がある。本発明の状況では、それぞれエンクロージャの壁面部を含んだ少なくとも2つの「基板」が組み立てられて、微細構造または微細構造の一部分を形成するものと想定される。
したがって、本発明の目的は、この種類のアセンブリの気密シーリングを提供することである。
この目的に使用される手段は、微細構成部品の動作を、たとえばガスの放出によって決して妨害しないものでなければならないことは明らかである。その上、シーリング手段は、後続の製造段階で微細構成部品が曝される温度にかかわらず、機械的に頑丈でなければならない。最後に、シーリング手段は、通常のマイクロエレクトニクス技法を使用した大量生産において、低コストで生産されるように簡単でなければならない。
この点を考慮して、「共晶金溶接」プロセスでダイを組み立てる従来技術の1つの方法は、金シリコン相図の液相線上の、363℃にありシリコンの原子比率が31%にある、最小値の存在を利用している。「Low−Temperature Silicon Wafer−to−Wafer Bonding using Metal Intermediate Layers」と題する、R.F.Wolffenbuttelらの論文(Eurosensors X、Leuven、Belgium、8−11 September 1996)によれば、この方法には2つの標準的な実施形態が存在する。
第1の実施形態では、溶接される基板の表面上に、それらの組み立て前に、金の層が堆積される。しかし、この実施形態は、組み立て前に基板表面にシリコン酸化物層が形成されるのを防ぐために真空中または窒素雰囲気中で作業をする必要がある。というのは、SiO層は共晶溶接を妨げるからである。
第2の実施形態では、それぞれの基板上にあらかじめ保護層が堆積される。溶接を達成するためにそれぞれの基板上に金の層が堆積され、次いで、これらの基板がシリコン層を挿入して組み立てられる。これにより、シール材は、この金シリコン金のサンドイッチによって作製され、その比率は、比較的低温で頑丈なシール材を得るために共晶比近くに選択される。一方では金、他方では基板のシリコンが、保護層を通して相互に拡散するのを防ぐために、保護層が拡散バリアとして働くチタンまたはクロムなどの金属から作製される。この種の方法は、(特に各基板表面上へのバリア層の堆積において)数多くの技術ステップを含んでいる上に、この方法で作製された溶接の信頼性は、いまひとつであることが判明している。
これらの欠点を避けるために、本発明は、微細構造内の2つの基板をシールする方法であって、以下のステップ、すなわち、
第1の基板表面に、第2の基板の材料と自発的に相互拡散するように構成されたシーリング材の層からなる「上部」リム、およびこの第1の基板を前記シーリング材に接着させるように構成された接着材からなる「下部」リムを備える第1のリムが堆積され、第1のリムに面した、前記第2の基板上に形成された少なくとも1つの突起の表面に、前記シーリング材の層からなる第2のリムが堆積されるステップと、
組み立てるべきこの2つの部分が接触させられるステップと、
このシーリング領域が加熱されて、シーリング材と第2の基板の材料の相互拡散が得られるステップとを含む方法を提案する。
たとえば、第2の基板はシリコン製、シーリング材は金でよい。上記のように、シリコンと金は、相互拡散する傾向が強いという利点がある。
これらの特徴のおかげで、上記の望ましいすべての特性を有するシールが得られる。特に、第2の基板上に形成された突起が、第1にシーリング材の拡散経路を提供して、深さ方向の拡散を促進させ、第2に、接触面積が小さいために組み立て時に接触面積に加わる圧力を増大させる。
本発明者らは、この方法で得られたシールが非常に信頼性が高いことを見出した。これは、驚くべきことである。というのは、上記の物質の場合は、たとえば第2基板上のシリコンが、第2基板の突起上に堆積されたリムの金の中に拡散していくはずだと予想されるかもしれないからである。このため、リムの表面上にシリコン酸化物の層が形成されるはずである。上記で説明されたように、このシリコン酸化物層は、その後、2つの基板が重ねて置かれたとき、このようにして得られたボンドの信頼性を劣化させるはずだと当業者なら予想するはずである。しかし、このボンドは、非常に信頼性が高く、頑丈である。
最後に、これらの効果は、すべてシーリング材の分量が極めて厳密に制御される必要なしに得られることを注目されたい。
適用分野によっては、当業者によって選択されたシーリング材と第1基板が相互に拡散する能力を持つことが見出されるかも知れない。たとえば、シーリング材が金で、第1基板がシリコンの場合がそうである。次いで、本発明の具体的な特徴によれば、下部リムは、このような拡散に対するバリアを提供するようになされた材料から選択されることが好ましい。あるいは、拡散バリア層は、前記第1リム内の下部リムと上部リムの間に設けられる。このバリアは、たとえば、タングステンからなっても良い。このバリア層は、本発明による突起の働き、すなわちシーリング材の第2基板内部での拡散の経路を形成するのに有利に寄与する。
相関的に、本発明は、微細構造の2つの基板間のシーリング領域に関係しており、このシーリング領域は、少なくとも以下の部分、すなわち、
第1基板上にあり、第2基板の材料と自発的に相互拡散するようになされた接着材にこの第1基板を接着させるようになされた接着材からなる「下部」リムと、
この下部リム上にある、このシーリング材の層と、
このシーリング材層上にあり、前記第2基板上に形成され、シーリング材をある量含有している突起とを含む点で注目される。
このシーリング材とこの第1基板の材料が、相互に拡散可能な場合は、下部リムは、このような拡散に対するバリアの働きをするようになされた材料からなるように選択されることが好ましい。あるいは、このシーリング領域は、この下部リムとこの材料層の間の拡散バリア層を更に備える。たとえば、両方の基板がシリコン製の場合、シーリング材は金であり、バリア層はタングステンからなってもよい。
好ましい特徴によれば、突起のこの表面は、平面ではなく、ある数の凹部を特徴としている。
これらの特徴により、上記に概説した溶接法が実施される際、シーリング材の溶融部分は、これらの凹部内に保持され、それによってアセンブリ時にかかる接触圧力のためにシーリング材が横方向に流されるのが妨げられ、この突起の厚み方向に拡散しない。
他の好ましい特徴によれば、突起のこの表面は、メッシュ構造を有している。
本発明の状況では、「メッシュ構造」という表現は、シール内を余剰にして、シーリングラインの1つの製造の欠陥が、気密シールを損なうことができないようにする1組のシーリングラインを意味する。
本発明は、また、上記に簡潔に記述されたようなシーリング領域を備える微細構造を対象としている。
本発明の他の態様および利点は、以下に詳細に説明される、非限定的な例として示された本発明の具体的な実施形態を読めば明らかになるであろう。説明では添付の図面が参照される。
次に、本発明を実施するようになされた微細構造の製造の様々なステップが説明される。微細構造は、たとえば加速度計、具体的には「受振器」でよい。受振器は、大地に衝撃を与えた後、そのリアクションを検出して、たとえば石油探査の必要のために用いられる高感度の加速度計である。
図9は、少なくとも3つの主要部を備える受振器を示している。その主要部は、(受振器によって検出される加速度に対して敏感な移動質量などの感知領域を備えた)中央部、中央部を支える「下」部、および中央部を覆い、下部と共に真空にすることができるエンクロージャを画定する「上」部からなる。この例では、たとえば、フランス国特許第2558263号およびフランス国特許第2770339号に記載された技法を使用して、これらの各部分が、それぞれシリコン製の基板20、10および30から作製される。
図9のアセンブリは、一連のステップにより得られ、その第1ステップは、基板10と20の準備と組み立てに関係する。これらのステップを図1から図3に示す。
図1に示すように、基板20は、基板10に付着された薄層の形をしており、あらかじめ、その内部にキャビティ15が形成されている。この薄層12は、真空中で実施されたSi/SiO分子結合法によって、基板10に付着されることが好ましい。層12は、シリコン酸化物層であり、これは薄層20と基板10の間の絶縁材としても働く。このボンディング法では、続いて、たとえば1100℃の高温アニールを使用して、シールを強化する。
本発明によれば、リム22は、特に、キャビティの上にある薄層の部分を取り囲む薄層20の上部表面に堆積され、この例では、(図2に拡大して示すように)リム22Aとリム22Bを積み重ねることによって、形成される。この例では、2つのリムは、同じ幅である。
この例では、上部リム(ビード)22Bは、金製であり、下部基板10および中央部基板20からなるアセンブリに上部基板30を密閉固定させるためのものである。金を選択したのは、金とシリコンが容易に相互に拡散すること、およびこの例では、上部基板30はシリコン製が好ましいことから説明される。下部リム(ビード)22Aは、接着層として働き、さらに上部リムを構成する材料が薄層20を構成する材料中に拡散するのを防ぐバリアとして働く。この例では、このリム22Aはタングステン製である。
2つの層22Aと22Bの寸法は、それらの幅、より一般的にはそれらの形状を画定するようになされたエッチングプロセスによって、有利に、精度よく較正される。
次いで、基板10の外部面がキャビティ15からずれた領域中で穿孔されて、ウェル17が形成される。ウェルの終端まで基板10がその厚み全体にわたってエッチングされる。ここで使用されるエッチングは、水酸化カリウム(KOH)を用いた異方性エッチングであり、上向き方向に、すなわち薄層に向かって減少するウェル17のセクションをもたらす。実際は、化学的エッチング技法を用いて、このエッチングが酸化物層12を貫通するまで継続される。たとえば、フッ酸(HF)を用いたエッチング技法では、ウェル17の対向する端部のすぐ下の酸化物層12をアンダーカットし、これらの端部が薄層20の上に載るようにする。
ウェル17は、フランス国特許第2770339号に教示されているように、電気接点端子を微細構造の「背」面中を通すためのものであり、後で「前面」気密シールを作製するのに役立つ。図中では、1つのウェル17が示されているが、一般には、薄層20へ行われる電気接続の数に応じた複数の同様な接点ウェルが設けられる。ここで考察される例では、各ウェルは同一であり正方形の断面をもつ。
次いで、図3に示されるように、キャビティ15の上の薄層20から「感知部」23が切り出される。この切断は、この感知部を機械的および電気的にトリミングするように、たとえば、ドライエッチングで実施されることができる。ここで考察される微細構造では、この感知部は、使用時に薄層20の残部に対して振動することが意図されている。
図4、図5は最初の準備段階の上部基板30を示す。図中、基板30の右側部分内に基板の全厚みを通過する狭い垂直なチャネルすなわちベント34が示されている。これは、超音波エッチングまたはディープ反応性イオンエッチング(DRIE)によって作製される。
本発明によれば、薄層上20にすでに堆積されたリム22とシーリング時に接触させられるようなパターンで、基板30の一面上にリム32が堆積される。この場合、このリムはエッチング成形される前に、たとえば、真空中の気相成長またはスパッタリングで堆積されている。
リム32は、上部基板30の材料およびリム22の上部層22Bの材料と容易に相互拡散するような材料で作製される。リム22Bと32は同一材料とすると有利であり、ここで考察している例では、それらは共に金である。
リム32がマスクとして働くエッチングステップの後に、基板30の厚さの一部分に、連続した壁面36で囲まれたキャビティ35が得られる(図6)。
この例では、この突出した壁面36の側面は傾斜している。これは、キャビティ35をウェットエッチングステップでエッチングしたからであるが、他の技術(特にDRIE技術)が使用されてもよい。
本発明によれば、リム32は、様々な方法で作製されてよい。拡大した斜視図に見えるが(図7)、図4からのリム32で覆われた基板30の下部表面は平滑である。図8に示す変形形態では、この表面は、凹部39の多少複雑なアレイまたはメッシュを有利に備えている。これらアレイまたはメッシュは、この例では、リム32の中心に沿って延びる列の形に配設されており、実際にはリム32を突き抜け、基板30自体の内部に広がっている。
この例では、これらの凹部は傾斜した壁面の角錐台の形状をしており、たとえば、水酸化カリウムを使用したウエットエッチングプロセスにより、マスク(図示せず)を通して作製されることができるが、壁面が傾斜しているのはこのためであり、その傾斜は本明細書では54°程度の角度をなしている。図示してない変形形態では、凹部は長方形、円形、または他の形状で、一定の断面積でよい。さらに、それらは、五の目型または他の配置で、かつリムの中線に平行または非平行になった複数の列を備えるアレイを形成してもよい。いずれにしろ、有利なことには、選択された配置に関係なく、壁面36を通過する経路はないのでシールが保証される。
次に、この方法のいくつかの好ましい特徴および本発明のシーリング領域が説明される。
図9は、図3のアセンブリ上の適所に置いた、図6の上部基板30基板を示す。ここで想定されている適用例の状況(静電容量の変動により感知部23の加速度を測定する)では、キャビティ15と35が浮遊容量の形成を防ぐ。ベント34は、エンクロージャを真空にするのに使用される。
ここでは、薄層の縁に形成された上部リム22Bよりもリム32は狭い。その上、その厚さ(図中の垂直寸法)は上部リム22Bの厚さよりも薄いことが好ましい(たとえば、リム32は0.1μm、リム22Bは1μm)。
壁面36の厚さ内の深さ方向にリム22Bおよび32を構成する材料を拡散させるように、400℃程度の温度で熱処理することによってこのアセンブリがシールされる。これは、この例では、シリコン壁面内に金を上方に拡散させることに対応している。リム22Bは、構造によって薄層に固定されており、この例では、リム32の材料と同じであるので、このリム22Bは、リム32に自発的にシールされ、それらのリムに含有された金と壁面36のシリコンとの相互拡散によって壁面が薄層にシールされる(リム32はスタータとして働き、リム22Bはリザーブとして働く)。シールの有効性は、特に、壁面のシリコン原子に結合しようとする金の強い傾向を保証する金シリコン共晶が存在することによる。特定の一現象に拘束したくはないが、シリコン中の金の濃度がおそらく壁面と薄層の界面からの距離の関数として変化するにもかかわらず、シールが得られたのは、壁面内部(mass)にこの種の共晶が形成された結果であると思われる。
リム22Bの寸法は、シリコン中に拡散し良好なシールをもたらすのに十分な金が利用可能であることを保証するのに十分である。しかし、金の量は、金が拡散していく上部基板30の領域(突起36)が狭いので制限される。したがって、このリム22Bは、シールに対する「リザーブ」機能を提供する。リム22Aは、金が薄層20の内部へ拡散していくのを防ぐバリアを形成し、その結果、薄層20のこの側の面上では金が消費されないことを想起されたい。
このシールは、液体および気体に対して良好なシールであることが立証されている。さらにこのシールは、常にきわめて頑丈であることが立証されている。
このシールが真空中でも制御されたガス圧においても得られることも注目されよう。
最後に、図10は共晶を形成し得る2つの化学元素を用いてシールする一般的な原則を表している。本発明の方法は、第1基板20上にある、周りにシールが必要な外郭に形状が対応した二層リム22と、第2基板30上にある、突出した外郭36の端部に配設された対向リム32を使用する。第1リムの上層22Bと第2リム32は、原則として、本明細書でシーリング材と呼ぶ同一材料から作製されており、突出した外郭36を構成する材料と容易に相互拡散するように構成されている。第1リムの下層22Aは、シーリング材がそこに拡散しないような性質の材料から作製されている。突出した外郭がシリコン製の場合は、第1材料はAuが有利である。この説明に拘束されたくないが、適度な温度でのシーリングはAu−Si共晶が得られた結果であると思われる。第2リムはこの現象のスタータとして働き、この現象は第1リムの上層を消費して維持され、したがって第1リムはリザーブとして働く。濃度勾配があることから共晶組成が均一に得られていないことが示唆される。
本発明は上記で説明した実施形態に限定されるものではない。当業者は、添付の特許請求の範囲内で本発明の様々な変形形態を開発することができる。具体的には、本発明の真空を維持する装置は、本明細書で例として説明した加速度計以外の、真空中で操作するための様々なシステムに適切に設置することができる。
シーリングリムの形成後、下部基板と中央部基板を組み立てて得られるアセンブリの断面図である。 図1の詳細の拡大図である。 感知部の開放後、下部基板と中央部基板を組み立てて得られるアセンブリの断面図である。 上部基板の断面図である。 上部基板の底面図である。 キャビティ形成後の上部基板の断面図である。 図4の詳細の拡大斜視図である。 図4の同じ部分の一変形形態の詳細な拡大斜視図である。 受振器タイプの微細構造の完成時断面図である。 図9がその具体的な適用例である、ある基板と別の基板との間のシールセクションの理論的な略図である。

Claims (21)

  1. 第1基板(20)上に、第2基板(30)の材料と自発的に相互拡散するようになされたシーリング材料の層からなる「上部」リム(22B)、および前記第1基板(20)を前記シーリング材に接着させるようになされた接着材からなる「下部」リム(22A)を備えた第1リム(22)が堆積され、第1リム(22)に対向した前記第2基板(30)の表面上に、前記シーリング材の層からなる第2リム(32)が堆積されるステップと、
    前記第2リム(32)が前記第2基板上に形成された少なくとも1つの突起の表面上に配置され、突起(36)が凹部(39)のアレイを備えてシーリング材の拡散経路を提供するように構成されており、組み立てられた2つの部分が接触させられるステップと、
    シーリング部が加熱されて、第1および第2リムのシーリング材と第2基板(30)の材料との相互拡散が得られ、前記突起がシーリング材の拡散経路を提供することよりなるステップとを含むことを特徴とする微細構造の2つの基板をシールする方法。
  2. エッチングステップを更に含み、エッチングの間、第2リムがマスクパターンとして使用されて第2基板上に突起が形成されることを特徴とする請求項1に記載のシーリング方法。
  3. 第1リムの「上部」リム(22B)の寸法が、第2基板の材料中へ拡散するようにシーリング材のタンクを構成していることを特徴とする請求項1または2に記載のシーリング方法。
  4. 前記凹部が、シーリング材の溶融部分を保持することを特徴とする請求項1から3のいずれか1項に記載のシーリング方法。
  5. 前記シーリング材と前記第1基板(20)の材料が相互に拡散することができ、それによって前記下部リム(22A)がこの拡散のバリアを形成することを特徴とする請求項1から4のいずれか1項に記載のシーリング方法。
  6. 前記シーリング材と前記第1基板(20)の材料が相互に拡散することができ、前記第1リム(22)が前記下部リム(22A)と前記上部リム(22B)の間にこの拡散のバリアをさらに形成することを特徴とする請求項1から5のいずれか1項に記載のシーリング方法。
  7. 第1基板(20)がシリコン製であることを特徴とする請求項1から6のいずれか1項に記載のシーリング方法。
  8. 第2基板(30)がシリコン製であることを特徴とする請求項1から7のいずれか1項に記載のシーリング方法。
  9. 前記シーリング材が金であることを特徴とする請求項1から8のいずれか1項に記載のシーリング方法。
  10. 前記バリア層がタングステンであることを特徴とする請求項またはに記載のシーリング方法。
  11. 請求項1から10のいずれか1項に記載の方法を用いて得られることを特徴とする、微細構造の2つの基板間のシーリング領域。
  12. 第1基板(20)上にあり、第2基板(30)の材料と自発的に相互拡散するようになされたシーリング材に前記第1基板(20)を接着させるようになされた接着材からなる「下部」リム(22A)と、前記下部リム(22A)上にある前記シーリング材の層と、前記シーリング材料層上にあり、前記第2基板(30)上に形成され、ある量のシーリング材を含有する突起(36)を備え、前記突起が凹部(39)のアレイを備えてシーリング材の拡散経路を提供するように構成されていることを特徴とする、微細構造の2つの基板間のシーリング領域。
  13. 前記シーリング材と前記第1基板(20)が相互に拡散することができ、前記下部リム(22A)がこの拡散に対するバリアを形成することを特徴とする請求項12に記載のシーリング領域。
  14. 前記シーリング材と前記第1基板(20)が相互に拡散することができ、前記シーリング領域が、前記下部リム(22A)と前記シーリング材の間にこの拡散に対するバリアを形成する層をさらに備えることを特徴とする請求項12に記載のシーリング領域。
  15. 前記突起(36)の表面が平面ではなく、ある数の凹部を有することを特徴とする請求項11から14のいずれか1項に記載のシーリング領域。
  16. 前記突起(36)の表面がメッシュ構造を有することを特徴とする請求項11から15のいずれか1項に記載のシーリング領域。
  17. 第1基板(20)がシリコン製であることを特徴とする請求項11から16のいずれか1項に記載のシーリング領域。
  18. 第2基板(30)がシリコン製であることを特徴とする請求項11から17のいずれか1項に記載のシーリング領域。
  19. 前記シーリング材が金であることを特徴とする請求項11から18のいずれか1項に記載のシーリング領域。
  20. 前記バリア層がタングステンであることを特徴とする請求項13または14に記載のシーリング領域。
  21. 請求項11から20のいずれか1項に記載のシーリング領域を備える微細構造。
JP2003559921A 2001-12-28 2002-12-17 2つの微細構造基板間をシールするための方法およびゾーン Expired - Fee Related JP4377694B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0117015A FR2834283B1 (fr) 2001-12-28 2001-12-28 Procede et zone de scellement entre deux substrats d'une microstructure
PCT/FR2002/004383 WO2003059806A1 (fr) 2001-12-28 2002-12-17 Procede et zone de scellement entre deux substrats d'une microstructure

Publications (2)

Publication Number Publication Date
JP2005514221A JP2005514221A (ja) 2005-05-19
JP4377694B2 true JP4377694B2 (ja) 2009-12-02

Family

ID=8871070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003559921A Expired - Fee Related JP4377694B2 (ja) 2001-12-28 2002-12-17 2つの微細構造基板間をシールするための方法およびゾーン

Country Status (5)

Country Link
US (1) US7700457B2 (ja)
EP (1) EP1467947B1 (ja)
JP (1) JP4377694B2 (ja)
FR (1) FR2834283B1 (ja)
WO (1) WO2003059806A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2870638B1 (fr) * 2004-05-18 2006-08-18 Alcatel Sa Procede et dispositif d'encapsulation, notamment pour dispositifs micromecaniques
JP4915677B2 (ja) * 2008-05-27 2012-04-11 パナソニック株式会社 センサ装置の製造方法
WO2010032821A1 (ja) * 2008-09-22 2010-03-25 アルプス電気株式会社 Memsセンサ
WO2010032822A1 (ja) * 2008-09-22 2010-03-25 アルプス電気株式会社 Memsセンサ
SE537499C2 (sv) 2009-04-30 2015-05-26 Silex Microsystems Ab Bondningsmaterialstruktur och process med bondningsmaterialstruktur
US7985659B1 (en) * 2010-03-31 2011-07-26 Freescale Semiconductor, Inc. Semiconductor device with a controlled cavity and method of formation
US8176617B2 (en) * 2010-03-31 2012-05-15 Honeywell International Inc. Methods for making a sensitive resonating beam accelerometer
US20190074610A1 (en) * 2017-09-01 2019-03-07 Amphenol Corporation Coaxial cable connector with grounding coupling nut

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2558263B1 (fr) 1984-01-12 1986-04-25 Commissariat Energie Atomique Accelerometre directif et son procede de fabrication par microlithographie
JPH0520539A (ja) * 1991-07-12 1993-01-29 Omron Corp 電子式キヤツシユレジスタ
JPH05200539A (ja) 1992-01-24 1993-08-10 Honda Motor Co Ltd 半導体基板接合方法
JP3613838B2 (ja) * 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
JP3584635B2 (ja) 1996-10-04 2004-11-04 株式会社デンソー 半導体装置及びその製造方法
FR2770339B1 (fr) 1997-10-27 2003-06-13 Commissariat Energie Atomique Structure munie de contacts electriques formes a travers le substrat de cette structure et procede d'obtention d'une telle structure
US6090687A (en) * 1998-07-29 2000-07-18 Agilent Technolgies, Inc. System and method for bonding and sealing microfabricated wafers to form a single structure having a vacuum chamber therein
US6232150B1 (en) * 1998-12-03 2001-05-15 The Regents Of The University Of Michigan Process for making microstructures and microstructures made thereby
US6294402B1 (en) * 1999-06-07 2001-09-25 Trw Inc. Method for attaching an integrated circuit chip to a substrate and an integrated circuit chip useful therein
JP2001150398A (ja) 1999-11-26 2001-06-05 Matsushita Electric Works Ltd シリコンウェハの接合方法

Also Published As

Publication number Publication date
US20070122929A1 (en) 2007-05-31
FR2834283B1 (fr) 2005-06-24
JP2005514221A (ja) 2005-05-19
EP1467947A1 (fr) 2004-10-20
FR2834283A1 (fr) 2003-07-04
EP1467947B1 (fr) 2016-07-27
WO2003059806A1 (fr) 2003-07-24
US7700457B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
JP5270104B2 (ja) マイクロ電子コンポジット特にmemsの密閉キャビティ内の被包構造
US6806557B2 (en) Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum
US7378294B2 (en) Wafer-level sealed microdevice having trench isolation and methods for making the same
US7759218B2 (en) Indented lid for encapsulated devices and method of manufacture
EP2285732B1 (en) Structure having plural conductive regions and process for production thereof
JP2006116694A (ja) ゲッターシールドを有する密閉マイクロデバイス
JP2006517339A (ja) 気密封止型マイクロデバイスのフィードスルーの設計および方法
JP4377694B2 (ja) 2つの微細構造基板間をシールするための方法およびゾーン
US7273763B1 (en) Method of producing a micro-electromechanical element
US7875482B2 (en) Substrate with multiple encapsulated pressures
JP3405108B2 (ja) 外力計測装置およびその製造方法
JPH10206455A (ja) 減圧封止電子部品の製造方法
JP2004198243A (ja) 加速度センサとその製造方法
JP4464042B2 (ja) 機械的マイクロストラクチャ及びその作製方法
JP4093267B2 (ja) 加速度センサ
US8430255B2 (en) Method of accurately spacing Z-axis electrode
Heck Polycrystalline silicon germanium for fabrication, release, and packaging of microelectromechanical systems
JP2022001403A (ja) キャビティの上方で懸架される膜を備えるマイクロエレクトロニクスデバイスを製造するための方法
CA2410909A1 (en) Accelerometer with re-entrant grooves
Chang-Chien Wafer-level packaging and frequency trimming by localized mass deposition
JP2006145547A (ja) 加速度センサとその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081112

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090911

R150 Certificate of patent or registration of utility model

Ref document number: 4377694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees