JP4369523B2 - 縮退制御装置 - Google Patents

縮退制御装置 Download PDF

Info

Publication number
JP4369523B2
JP4369523B2 JP2008501577A JP2008501577A JP4369523B2 JP 4369523 B2 JP4369523 B2 JP 4369523B2 JP 2008501577 A JP2008501577 A JP 2008501577A JP 2008501577 A JP2008501577 A JP 2008501577A JP 4369523 B2 JP4369523 B2 JP 4369523B2
Authority
JP
Japan
Prior art keywords
degeneration
cache
cache line
error
way
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008501577A
Other languages
English (en)
Other versions
JPWO2007097027A1 (ja
Inventor
智順 大川
國樹 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007097027A1 publication Critical patent/JPWO2007097027A1/ja
Application granted granted Critical
Publication of JP4369523B2 publication Critical patent/JP4369523B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12Replacement control
    • G06F12/121Replacement control using replacement algorithms
    • G06F12/126Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1032Reliability improvement, data loss prevention, degraded operation etc

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

この発明は、アクセス要求に対するエラーの発生に基づいて、複数のウェイで構成されるキャッシュの縮退を制御する縮退制御装置に関する。
従来より、セットアソシアティブマッピング(set associative mappinng)方式を採用するキャッシュメモリを縮退制御(データ格納領域のいずれかを使用不可能な状態に制御)する技術がある。具体的には、キャッシュメモリ内に発生した訂正可能なエラーの回数をキャッシュメモリ内の列位置を示すウェイごとにカウントしておき、そのエラー回数が所定の閾値に達したウェイを縮退制御する(例えば、特許文献1参照)。すなわち、この従来技術は、キャッシュメモリ内において発生する訂正可能なエラーが重大な障害(例えば、訂正不可能なエラー)となる前に縮退制御することにより、コンピュータシステム内の信頼性を高めるものである。
特開平2−302856号公報
しかしながら、上記した従来の技術は、キャッシュメモリの処理能力性能が低下するという問題点があった。すなわち、従来の技術では、例えば、図11に例示するように、キャッシュメモリ内でキャッシュライン(データ格納領域の最小単位)にエラー(例えば、格納されているデータのエラー)が発生した場合に、そのキャッシュラインを含んだウェイ全体を縮退制御するので、縮退制御されたウェイに含まれる正常なキャッシュラインの分だけキャッシュメモリの容量を無駄に減少させることとなり、結果として、キャッシュメモリの処理能力性能が低下するという問題点があった。
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、キャッシュメモリの処理能力性能の低下を抑えつつ、重大な障害に発展する恐れのある潜在的な要因を予め排除することにより、コンピュータシステム内の信頼性を維持することが可能な縮退制御装置を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、アクセス要求に対するエラーの発生に基づいて、複数のウェイで構成されるキャッシュの縮退を制御する縮退制御装置において、前記複数のウェイのそれぞれを構成するキャッシュラインごとに、当該キャッシュラインが縮退しているかどうかを示すキャッシュライン縮退情報を記憶するとともに、前記キャッシュラインが当該キャッシュラインを含むウェイ全体として縮退しているかどうかを示すウェイ縮退情報を記憶する縮退情報記憶手段と、前記アクセス要求に対して発生したエラーが所定の条件を満たした場合には、前記縮退情報記憶手段において、当該エラーに係る所定のキャッシュラインについて、当該所定のキャッシュラインが縮退していることを示すキャッシュライン縮退情報を書き込む縮退制御手段と、前記アクセス要求に対応するデータが前記キャッシュに存在しない場合に、前記縮退情報記憶手段に記憶されている前記キャッシュライン縮退情報および/またはウェイ縮退情報を参照して、当該アクセス要求に対応するデータがキャッシュされるべきキャッシュラインを選択するウェイ選択手段とを備え、前記ウェイ選択手段は、選択しようとする全てのキャッシュラインが縮退している場合に、前記ウェイ縮退情報でなく前記キャッシュライン縮退情報に係るキャッシュラインの中から前記アクセス要求に対応するデータがキャッシュされるべきキャッシュラインを選択することを特徴とする。
また、発明は、上記の発明において、前記複数のウェイごとに前記アクセス要求に対するエラーの発生回数を計数するエラー計数手段をさらに備え、前記縮退制御手段は、前記エラー計数手段により計数された前記エラー回数が所定の上限回数に到達した場合に、当該所定の上限回数到達契機となったエラーに係るキャッシュラインについて、当該キャッシュラインが縮退していることを示すキャッシュライン縮退情報を書き込むことを特徴とする。
また、発明は、上記の発明において、前記縮退制御手段は、前記エラー計数手段に計数された前記エラー回数が前記所定の上限回数以上である他の所定の上限回数に到達した場合に、当該他の所定の上限回数に到達したウェイに含まれる全てのキャッシュラインについて、当該全てのキャッシュラインがウェイ全体として縮退していることを示すウェイ縮退情報を書き込むことを特徴とする。
発明によれば、複数のウェイのそれぞれを構成するキャッシュラインごとに、キャッシュラインが縮退あるかどうかを示すキャッシュライン縮退情報を記憶し、アクセス要求に対して発生したエラーが所定の条件を満たした場合には、エラーに係る所定のキャッシュラインについて、そのキャッシュラインが縮退であることを示すキャッシュライン縮退情報を書き込むので、ウェイ単位で縮退制御する(使用不可能な状態に制御にする)のではなく、キャッシュライン単位で縮退制御することができ、キャッシュメモリの処理能力性能の低下を抑えつつ、重大な障害に発展する潜在的な要因(例えば、訂正可能なエラーなど)を予め排除することによりコンピュータシステム内の信頼性を維持することが可能となる。
発明によれば、複数のウェイごとにアクセス要求に対するエラーの発生回数を計数し、計数されたエラー回数が所定の上限回数に到達した場合に、その上限回数に到達する契機となったエラーに係るキャッシュラインについて、そのキャッシュラインが縮退であることを示すキャッシュライン縮退情報を書き込むので、キャッシュラインごとにエラー回数を計数するカウンタを備えることなく、キャッシュラインについて実質的なエラー管理をすることができ(すなわち、障害のあるキャッシュラインは頻繁にエラーを発生させることが考えられ、ウェイごとにキャッシュラインのエラー回数を計数することとしても問題は少ない)、キャッシュメモリの処理能力性能の低下を抑えつつ、重大な障害に発展する恐れのある潜在的な要因を予め排除することにより、コンピュータシステム内の信頼性を維持することが可能となる。
発明によれば、計数されたエラー回数が所定の上限回数以上である他の所定の上限回数に到達した場合に、他の所定の上限回数に到達したウェイに含まれる全てのキャッシュラインについて、キャッシュラインがウェイ全体として縮退であることを示すウェイ縮退情報を書き込むので、エラーを頻繁に発生させるキャッシュラインを含むウェイについては、そのウェイ全体を縮退させることができ、キャッシュメモリの処理能力性能の低下を抑えつつ、重大な障害に発展する恐れのある潜在的な要因を予め排除することにより、コンピュータシステム内の信頼性を維持することが可能となる。
発明によれば、アクセス要求に対応するデータがキャッシュに存在しない場合に、キャッシュライン縮退情報および/またはウェイ縮退情報を参照して、アクセス要求に対応するデータがキャッシュされるべきキャッシュラインを選択するので、縮退されているキャッシュラインを使用することがなく、キャッシュメモリの処理能力性能の低下を抑えつつ、重大な障害に発展する恐れのある潜在的な要因を予め排除することにより、コンピュータシステム内の信頼性を維持することが可能となる。
発明によれば、選択しようとする全てのキャッシュラインが縮退である場合に、ウェイ縮退情報でなくキャッシュライン縮退情報に係るキャッシュラインの中からアクセス要求に対応するデータがキャッシュされるべきキャッシュラインを選択するので、アクセス要求に対応するキャッシュラインが全て縮退である場合であっても、データ格納領域に重大な障害が発生している蓋然性の低い(つまり、ウェイ自体が縮退している場合よりもキャッシュライン縮退している場合の方が、エラーの発生回数が少なく、データ格納領域に重大な障害が発生している蓋然性が低い)キャッシュラインを復活させて選択することでアクセス要求に確実に応答することができ、キャッシュメモリの処理能力性能の低下を抑えつつ、重大な障害に発展する恐れのある潜在的な要因を予め排除することにより、コンピュータシステム内の信頼性を維持することが可能となる。
以下に添付図面を参照して、この発明に係る縮退制御装置の実施例を詳細に説明する。なお、以下では、実施例1に係る縮退制御装置について説明した後に、この発明に含まれる他の実施例について説明する。
以下の実施例1では、実施例1に係る縮退制御装置の概要および特徴、縮退制御装置の構成および処理を順に説明し、最後に実施例1の効果を説明する。
[縮退制御装置の概要および特徴(実施例1)]
まず最初に、図1を用いて、実施例1に係る縮退制御装置の概要および特徴を説明する。図1は、1実施例に係る縮退制御装置の概要を説明するための図である。同図に示すように、実施例1に係る縮退制御装置は、アクセス要求(例えば、リード要求やライト要求)に対するエラーの発生に基づいて、多ウェイ(キャッシュ内の列)で構成されるキャッシュの縮退を制御することを概要とするが、キャッシュメモリの処理能力性能の低下を抑えつつ、重大な障害に発展する恐れのある潜在的な要因を予め排除することにより、コンピュータシステム内の信頼性を維持する点に主たる特徴がある。
この主たる特徴について具体的に説明すると、実施例1に係る縮退制御装置は、各ウェイを構成するキャッシュライン(キャッシュ内のデータ格納領域の最小単位)ごとに縮退あるかどうかを示すキャッシュライン縮退情報(例えば、縮退フラグ)を記憶するキャッシュタグを備えている。このキャッシュタグには、キャッシュライン縮退情報のほかに、キャッシュラインに格納されているデータの登録アドレスなどが記憶されている。
そして、アクセス要求(例えば、読み出し要求や書き込み要求)を受け付けると、この縮退制御装置は、キャッシュタグ検索処理を開始する(図1の(1)参照)。具体的には、この縮退制御装置は、アクセス要求に対応するデータのアドレスからキャッシュのインデックス(例えば、m行)を把握して、このインデックスに対応するキャッシュタグを検索する。
続いて、この縮退制御装置は、検索したキャッシュタグの情報を全ウェイ(全列)について参照して縮退フラグの確認を行う。そして、この縮退制御装置は、縮退ではない(つまり、縮退フラグが書き込まれておらず使用可能な状態である)ことが確認されたキャッシュラインのそれぞれについてヒット検査を行う(図1の(2)参照)。具体的には、この縮退制御装置は、例えば、アクセス要求に対応するデータのアドレスとキャッシュタグに記憶されている登録アドレスとが一致するかどうかによってヒット検査を行う。
検査の結果、ヒットするキャッシュライン(以下「該当キャッシュライン」と称する)を検出した場合には、この縮退制御装置は、例えば、該当キャッシュラインのキャッシュデータについてエラー検査を行う。検査の結果、該当キャッシュラインのキャッシュデータについてエラーを検出した場合には、この縮退制御装置は、検出したエラーを訂正するとともに縮退制御処理を開始する(図1の(4)参照)。
縮退制御処理について具体的に説明すると、この縮退制御装置はまず、例えば、エラー回数をウェイごとに計数するために備えたエラーカウンタをアップする。そして、エラーカウンタが予め定めた所定の上限回数を超えている場合には、この縮退制御装置は、通常の処理(例えば、アクセス要求に対応するキャッシュデータの転送処理など)を一時中断し、その上限回数に到達する契機となったエラーを発生させたキャッシュライン(例えば、Way:n,Index:m)の内容を、図示には示していない主記憶部などへ書き戻し、さらに、そのキャッシュラインについて、キャッシュタグに縮退フラグ(キャッシュラインが縮退であることを示す縮退情報)を書き込む。すなわち、キャッシュタグに縮退フラグが書き込まれることによって、以後、そのキャッシュラインは使用不可な状態に制御(縮退制御)される。縮退制御処理の後、この縮退制御装置は、通常の処理を再開し、エラーを訂正したキャッシュデータを要求元に転送する(図1の(5)参照)。
一方、エラーカウンタが予め定めた所定の上限回数を超えていない場合には、この縮退制御装置は、エラーを発生させたキャッシュラインについて、キャッシュタグに縮退フラグを書き込むことなく、エラーを訂正したキャッシュデータをそのまま要求元に転送する(図1の(5)参照)。なお、キャッシュデータがエラーを起こしている場合には、この縮退制御装置は、エラーを訂正したキャッシュデータを転送するだけでなく、ライトバック対象でなければ、図には示していない主記憶部などからアクセス要求に対応するデータのプライマリデータを読み出して、要求元に転送するようにしてもよい。
このようなことから、実施例1に係る縮退制御装置は、上述した主たる特徴の如く、キャッシュメモリの処理能力性能の低下を抑えつつ、重大な障害に発展する恐れのある潜在的な要因を予め排除することにより、コンピュータシステム内の信頼性を維持することが可能となる。
[縮退制御装置の構成(実施例1)]
次に、図2を用いて、実施例1に係る縮退制御装置の構成を説明する。図2は、実施例1に係る縮退制御装置の構成を示すブロック図である。なお、同図においては、縮退制御装置を実現するうえで必要となる処理部のみを示しており、その他の処理部の記載については省略している。
同図に示すように、この縮退制御装置10は、主記憶制御IF部11と、記憶部12と、制御部13とから構成される。このうち、主記憶制御IF部11は、所定のデータを記憶する格納する格納手段(記憶手段)である。
記憶部12は、制御部13による各種処理に必要なデータおよびプログラムを格納する格納手段(記憶手段)であり、特に本発明に密接に関連するものとしては、キャッシュタグ記憶部12aおよびキャッシュデータ記憶部12bを備える。
このうち、キャッシュタグ記憶部12aは、キャッシュラインに関する各種の情報を記憶する手段であり、具体的には、図3に例示するように、キャッシュメモリに配置されたウェイ(Way:列)およびインデックス(Index:行)に対応づけて、縮退フラグ、登録アドレス、ステータスおよびECCなどを記憶して構成される。ここで、縮退フラグとは、キャッシュラインまたはウェイが使用可能な状態(縮退ではない状態)であるかどうかを示す情報であり、例えば、1ビットで構成してもよいし、情報の信頼性などを考慮して3ビットあるいは5ビット情報で構成するようにしてもよい。また、登録アドレスとは、キャッシュラインに格納されている主記憶部などのデータを識別する情報である。また、ステータスとは、キャッシュラインの状態を示す情報であり、例えば、主記憶部のデータが格納されているかどうかを示す。また、ECC(Error Correcting Code)とは、キャッシュタグデータの誤りを訂正するための付加データであり、キャッシュデータの信頼性を担保するものである。
キャッシュデータ記憶部12bは、主記憶部などに記憶されている各種の情報を記憶する手段であり、例えば、主記憶部などに記憶されているデータの中から使用頻度の高いものを記憶しておき、主記憶部などからデータの読み出しよりも高速なデータの読み出しを実現する。
制御部13は、所定の制御プログラム、各種の処理手順などを規定したプログラムおよび所要データを格納するための内部メモリを有し、これらによって種々の処理(例えば、キャッシュの制御処理、図示を省略した所定の演算実行部や主記憶制御部とのデータの授受に関する制御処理)を実行する処理部であり、特に本発明に密接に関連するものとしては、要求受付部13aと、縮退制御部13bと、ウェイ選択部13cと、データ送出部13dとを備える。
このうち、要求受付部13aは、アクセス要求(例えば、データ読み出し要求やデータ書き込み要求)を受け付ける処理部である。
縮退制御部13bは、キャッシュラインを縮退制御する(使用不可な状態にする)処理部である。具体的には、要求受付部13aがアクセス要求を受け付けると、この縮退制御部13bは、キャッシュタグ検索処理を開始する。このキャッシュタグ検索処理について具体的に説明すると、この縮退制御部13bは、アクセス要求に対応するデータのアドレスからキャッシュ内のインデックス(以下「該当インデックス」と称する)を把握して、キャッシュタグ記憶部13aに記憶されているキャッシュタグの中から該当インデックスに対応するキャッシュタグを検索する。
続いて、この縮退制御部13bは、検索したキャッシュタグの情報を全ウェイ(全列)について参照して縮退フラグの確認を行う。そして、この縮退制御部13bは、縮退ではない(つまり、縮退フラグが書き込まれておらず使用可能な状態である)ことが確認されたキャッシュラインのそれぞれについてヒット検査を行う。一方、縮退制御部13bは、縮退であることが確認されたキャッシュラインのそれぞれをマスクする(ヒット検査を行わないようする)。このヒット検査について具体的に説明すると、この縮退制御部13bは、例えば、アクセス要求に対応するデータのアドレスとキャッシュタグに記憶されている登録アドレスとが一致するかどうかの検査(つまり、キャッシュラインに格納されているデータがアクセス要求に対応するデータと一致するかどうかの検査)を行う。
検査の結果、ヒットするキャッシュライン(以下、「該当キャッシュライン」と称する)を検出した場合には、この縮退制御部13bは、例えば、該当キャッシュラインのキャッシュデータについてエラー検査を行う。検査の結果、該当キャッシュラインのキャッシュデータについてエラーを検出した場合には、この縮退制御部13bは、検出したエラーを訂正するとともに縮退制御処理を開始する。一方、該当キャッシュラインについてエラーを検出しなかった場合には、この縮退制御部13bは、該当キャッシュラインのキャッシュデータを要求元に転送するように、データ送出部13dに対して指令を出力する。
また、縮退制御処理について具体的に説明すると、この縮退制御部13bは、例えば、図4に例示するように、ウェイ(例えば、Way:n)ごとにエラー回数を2進数で計数するためのエラーカウンタを備える。そして、この縮退制御部13bは、エラーが検出された該当キャッシュラインを含むウェイに対応するエラーカウンタをアップさせ、エラーカウンタが予め定めた所定の上限回数(例えば、2のj乗回)を超えている場合には、通常の処理(例えば、アクセス要求に対応するキャッシュデータの転送処理など)を一時中断し、その上限回数に到達する契機となったエラーを発生させた縮退予定のキャッシュライン(例えば、Way:n,Index:m)の内容を、図示には示していない主記憶部などへ書き戻す。さらに、この縮退制御部13bは、その縮退予定のキャッシュラインについて、キャッシュタグに縮退フラグ(キャッシュラインが縮退であることを示す縮退情報)を書き込む。すなわち、キャッシュタグに縮退フラグが書き込まれることによって、以後、該当キャッシュラインは使用不可な状態に制御(縮退制御)される。縮退制御処理の後、この縮退制御部13bは、通常の処理を再開し、エラーを訂正したキャッシュデータを要求元に転送するように、データ送出部13dに対して指令を出力する。
また、先ほど説明した場合とは反対に、エラーカウンタが予め定めた所定の上限回数を超えていない場合には、この縮退制御部13bは、エラーを発生させたキャッシュラインについて、キャッシュタグに縮退フラグの書き込みは行わず、エラーを訂正したキャッシュデータを要求元に転送するように、データ送出部13dに対して指令を出力する。なお、縮退制御部13bは、エラーを訂正したキャッシュデータを転送するようにデータ送出部13dに対して指令を出力するだけでなく、ライトバック対象でなければ、図には示していない主記憶部などからアクセス要求に対応するデータのプライマリデータを読み出して、要求元に転送するようにデータ送出部13dに対して指令を出力してもよい。
なお、この縮退制御部13bは、キャッシュラインについてキャッシュタグに縮退フラグを書き込んだ後もエラー回数の計数を続け、エラーカウンタが2のj乗回以上の予め定めた上限回数(例えば、2のi乗回)を超えている場合には、その上限回数に到達したウェイに含まれる全てのキャッシュラインついて縮退したことを示すウェイ縮退フラグを書き込む。以後、そのウェイは使用不可能な状態に制御(縮退制御)される。このウェイ縮退フラグは、キャッシュタグ記憶部12aにおいて記憶するだけでなく、別の記憶部(例えば、レジスタやラッチなど)において記憶するようにしてもよい。
ところで、ヒット検査により該当キャッシュラインを検出できなかった場合(つまり、キャッシュ内にアクセス要求に対応するデータが存在しない場合)には、この縮退制御部13bは、アクセス要求に対応するデータをキャッシュ(登録)すべきキャッシュラインを決定するため、ウェイ選択部13cに対してウェイ選択指令を出力する。そして、縮退制御部13bは、ウェイ選択部13cから登録ウェイを受け付けると、キャッシュタグ記憶部12aに記憶されているキャッシュタグを、要求データがキャッシュされるキャッシュラインについて更新する(例えば、登録アドレスを更新する)とともに、主記憶制御IF部11を介して、主記憶制御部にアクセス要求に対応するデータの要求指令を出力する。また、主記憶制御部から要求データを受け付けると、縮退制御部13bは、そのデータを要求元に転送するようにデータ送出部13dに対して指令を出力するとともにキャッシュデータ記憶部12bに受け付けた要求データを格納する。
ウェイ選択部13cは、縮退制御部13bからウェイ選択指令を受け付けて、アクセス要求に対応するデータをキャッシュすべきキャッシュラインを含んだウェイを選択する処理部である。具体的には、このウェイ選択部13cは、例えば、キャッシュラインの最終使用時の情報を記憶しており、その情報に基づいて、最近最も使用されていないキャッシュラインを含んだ候補ウェイを選択する。次に、ウェイ選択部13cは、キャッシュタグ記憶部12aに記憶されているキャッシュタグの縮退情報を参照し、アクセス要求にかかるデータのアドレスから把握されるインデックスに対応した候補ウェイ内のキャッシュラインが縮退であるかどうかを確認する。その結果、候補ウェイ内のキャッシュラインが縮退でない場合には、ウェイ選択部13cは、候補ウェイをアクセス要求に対応するデータをキャッシュすべき登録ウェイとして決定し、決定した登録ウェイを縮退制御部13bに出力する。一方、候補ウェイ内のキャッシュラインが縮退である場合には、このウェイ選択部13cは、キャッシュラインの最終使用時の情報に基づいて次候補となるウェイを選択し、登録ウェイを決定するまで上述したのと同様の処理を繰り返し行う。
データ送出部13dは、アクセス要求元へ要求データの送出等を行う処理部である。具体的には、データ送出部13dは、縮退制御部13bから受け付けたキャッシュデータ(例えば、訂正されたキャッシュデータなど)を要求元に転送する。
[縮退制御装置によるメイン処理(実施例1)]
次に、図5を用いて、実施例1に係る縮退制御装置によるメイン処理を説明する。図5は、実施例1に係る縮退制御装置のメイン処理の流れを示すフローチャートである。同図に示すように、アクセス要求を受け付けると(ステップS501肯定)、縮退制御部13bは、後に詳述するキャッシュタグ検索処理を行う(ステップS502)。
続いて、この縮退制御部13bは、キャッシュタグ検索処理で検索したキャッシュラインについてヒット検査を行う(ステップS503)。このヒット検査について具体的に説明すると、この縮退制御部13bは、例えば、アクセス要求にかかるデータのアドレスとキャッシュタグに記憶されている登録アドレスとが一致するかどうかの検査を行う。その結果、ヒットするキャッシュライン(以下、「該当キャッシュライン」と称する)を検出した場合には(ステップS504肯定)、この縮退制御部13bは、該当キャッシュラインのキャッシュデータについてエラー検査を行う(ステップS505)。その結果、該当キャッシュラインのキャッシュデータについてエラーを検出した場合には(ステップS506肯定)、この縮退制御部13bは、検出したエラーを訂正するとともに後に詳述する縮退制御処理を開始する。
一方、該当キャッシュラインのキャッシュデータについてエラーを検出しなかった場合には(ステップS506否定)、この縮退制御部13bは、該当キャッシュラインのキャッシュデータを要求元に転送するようにデータ送出部13dに対して指令を出力し、この指令を受け付けたデータ送出部13dは、要求元にキャッシュデータを転送する(ステップS508)。
ここで、ステップS504の説明に戻ると、該当キャッシュラインを検出できなかった場合には(ステップS504否定)、縮退制御部13bは、後に詳述する登録ウェイ決定処理を行う(ステップS509)。また、主記憶制御IF部11を介して、主記憶制御部にアクセス要求に対応するデータの要求指令を出力する(ステップS510)。なお、上述してきた処理は、縮退制御装置10の起動中に繰り返し実行される。
[キャッシュタグ検索処理(実施例1)]
続いて、図6を用いて、実施例1に係る縮退制御装置のキャッシュタグ検索処理を説明する。図6は、実施例1に係る縮退制御装置のキャッシュタグ検索処理の流れを示すフローチャートである。同図に示すように、アクセス要求を受け付けると(ステップS601肯定)、縮退制御部13bはキャッシュタグ検索処理を開始する(ステップS602)。
具体的には、縮退制御部13bは、アクセス要求にかかるデータのアドレスからキャッシュ内のインデックス(以下「該当インデックス」と称する)を把握して、キャッシュタグ記憶部13aに記憶されているキャッシュタグの中から該当インデックスに対応するキャッシュタグを検索する(ステップS603)。
続いて、縮退制御部13bは、検索したキャッシュタグの情報を全ウェイ(全列)について参照して縮退フラグの確認を行う(ステップS604)。そして、この縮退制御部13bは、キャッシュラインが縮退ではない(つまり、縮退フラグが書き込まれておらず使用可能な状態である)場合には(ステップS605否定)、縮退ではないキャッシュラインのそれぞれについてヒット検査(上述のステップS503)を行う。
一方、この縮退制御部13bは、キャッシュラインが縮退である場合には(ステップS605肯定)、縮退であるキャッシュラインのそれぞれをマスクする(ヒット検査を行わないようする)。
[縮退制御処理(実施例1)]
続いて、図7を用いて、実施例1に係る縮退制御装置の縮退制御処理を説明する。図7は、実施例1に係る縮退制御装置の縮退制御処理の流れを示すフローチャートである。縮退制御部13bは、エラー検査(上述のステップS505)により、例えば、該当キャッシュラインのキャッシュデータについてエラーを検出すると縮退制御処理を開始する(ステップS701)。
具体的には、この縮退制御部13bは、例えば、図4に例示するように、ウェイごとにエラー回数を2進数で計数するためのエラーカウンタを備える。そして、この縮退制御部13bは、エラーが検出された該当キャッシュラインに含むウェイに対応するエラーカウンタをアップさせる(ステップS702)。そして、エラーカウンタが予め定めた所定の上限回数(例えば、2のj乗回)を超えている場合には(ステップS703肯定)、縮退制御部13bは、通常の処理を一時中断し、その上限回数に到達する契機となったエラーを発生させた縮退予定のキャッシュライン(例えば、Way:n,Index:m)の内容を主記憶部などへ書き戻す(ステップS704)。さらに、この縮退制御部13bは、その縮退予定のキャッシュラインについて、キャッシュタグに縮退フラグ(キャッシュラインが縮退であることを示す縮退情報)を書き込む(ステップS705)。
縮退制御処理の後、この縮退制御部13bは、通常の処理を再開し(ステップS706)、図には示していないが、訂正したキャッシュデータを要求元に転送するように、データ送出部13dに対して指令を出力して、アクセス要求受け付けへ戻る。一方、エラーカウンタが予め定めた所定の上限回数(例えば、2のj乗回)を超えていない場合には(ステップS703否定)、この縮退制御部13bは、先ほど説明したのと同様に、訂正したキャッシュデータを要求元に転送するように、データ送出部13dに対して指令を出力して、アクセス要求受け付けへ戻る。
なお、図には示していないが、この縮退制御部13bは、キャッシュラインについてキャッシュタグに縮退フラグを書き込んだ後もエラー回数の計数を続け、エラーカウンタが2のj乗回以上の予め定めた上限回数(例えば、2のi乗回)を超えている場合には、その上限回数に到達したウェイに含まれる全てのキャッシュラインついて縮退したことを示すウェイ縮退フラグを書き込む。以後、そのウェイは使用不可能な状態に制御(縮退制御)される。
[登録ウェイ決定処理(実施例1)]
続いて、図8を用いて、実施例1に係る縮退制御装置の登録ウェイ決定処理を説明する。図7は、実施例1に係る縮退制御装置の登録ウェイ決定処理の流れを示すフローチャートである。同図に示すように、ヒットする該当キャッシュラインを検出できなかった場合(つまり、キャッシュ内にアクセス要求に対応するデータが存在しない場合)には(ステップS801否定)、縮退制御部13bは、アクセス要求に対応するデータをキャッシュ(登録)すべきキャッシュラインを決定するため、ウェイ選択部13cに対してウェイ選択指令を出力する。ウェイ選択指令を受け付けたウェイ選択部13cは登録ウェイ決定処理を開始する(ステップS802)。
具体的には、このウェイ選択部13cは、例えば、キャッシュラインの最終使用時の情報を記憶しており、その情報に基づいて、最近最も使用されていないキャッシュラインを含んだ候補ウェイを選択する(ステップS803)。次に、ウェイ選択部13cは、キャッシュタグ記憶部12aに記憶されているキャッシュタグの縮退情報を参照し(ステップS804)、アクセス要求にかかるデータのアドレスから把握されるインデックスに対応した候補ウェイ内のキャッシュラインが縮退であるかどうかを確認する。
その結果、候補ウェイ内のキャッシュラインが縮退でない場合には(ステップS805否定)、ウェイ選択部13cは、候補ウェイをアクセス要求に対応するデータをキャッシュすべき登録ウェイとして決定し(ステップS806)、決定した登録ウェイを縮退制御部13bに出力する。そして、ウェイ選択部13cから登録ウェイを受け付けた縮退制御部13bは、主記憶制御IF部11を介して、主記憶制御部にアクセス要求に対応するデータの要求指令を出力する(上述のステップS510)。一方、候補ウェイ内のキャッシュラインが縮退である場合には(ステップS805肯定)、このウェイ選択部13cは、キャッシュラインの最終使用時の情報に基づいて次候補となるウェイを選択し、登録ウェイを決定するまで上述したのと同様の処理を繰り返し行う。
[実施例1の効果]
上述してきたように、実施例1によれば、この縮退制御装置は、複数のウェイのそれぞれを構成するキャッシュラインごとに、キャッシュラインが縮退あるかどうかを示すキャッシュライン縮退情報を記憶し、アクセス要求に対して発生したエラーが所定の条件を満たした場合には、エラーに係る所定のキャッシュラインについて、そのキャッシュラインが縮退であることを示すキャッシュライン縮退情報を書き込むので、ウェイ単位で縮退制御する(使用不可能な状態に制御にする)のではなく、キャッシュライン単位で縮退制御することができ、キャッシュメモリの処理能力性能の低下を抑えつつ、重大な障害に発展する潜在的な要因(例えば、訂正可能なエラーなど)を予め排除することによりコンピュータシステム内の信頼性を維持することが可能となる。
また、実施例1によれば、この縮退制御装置は、複数のウェイごとにアクセス要求に対するエラーの発生回数を計数し、計数されたエラー回数が所定の上限回数に到達した場合に、その上限回数に到達する契機となったエラーに係るキャッシュラインについて、そのキャッシュラインが縮退であることを示すキャッシュライン縮退情報を書き込むので、キャッシュラインごとにエラー回数を計数するカウンタを備えることなく、キャッシュラインについて実質的なエラー管理をすることができ(すなわち、障害のあるキャッシュラインは頻繁にエラーを発生させることが考えられ、ウェイごとにキャッシュラインのエラー回数を計数することとしても問題は少ない)、キャッシュメモリの処理能力性能の低下を抑えつつ、重大な障害に発展する恐れのある潜在的な要因を予め排除することにより、コンピュータシステム内の信頼性を維持することが可能となる。
また、実施例1によれば、この縮退制御装置は、計数されたエラー回数が所定の上限回数以上である他の所定の上限回数に到達した場合に、他の所定の上限回数に到達したウェイに含まれる全てのキャッシュラインについて、キャッシュラインがウェイ全体として縮退であることを示すウェイ縮退情報を書き込むので、エラーを頻繁に発生させるキャッシュラインを含むウェイについては、そのウェイ全体を縮退させることができ、キャッシュメモリの処理能力性能の低下を抑えつつ、重大な障害に発展する恐れのある潜在的な要因を予め排除することにより、コンピュータシステム内の信頼性を維持することが可能となる。
また、実施例1によれば、この縮退制御装置は、アクセス要求に対応するデータがキャッシュに存在しない場合に、キャッシュライン縮退情報および/またはウェイ縮退情報を参照して、アクセス要求に対応するデータがキャッシュされるべきキャッシュラインを選択するので、縮退されているキャッシュラインを使用することがなく、キャッシュメモリの処理能力性能の低下を抑えつつ、重大な障害に発展する恐れのある潜在的な要因を予め排除することにより、コンピュータシステム内の信頼性を維持することが可能となる。
さて、これまで本発明の実施例1について説明したが、本発明は上述した実施例1以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では、本発明に含まれる他の実施例を説明する。
(1)キャッシュタグのエラー検査
上記の実施例1では、縮退制御部13bは、例えば、アクセス要求に対応したキャッシュラインのキャッシュデータについてエラー検査を行ってキャッシュラインの縮退を制御する場合を説明したが、本発明はこれに限定されるものではなく、上記の実施例1で説明した縮退制御装置のキャッシュタグ検索処理(図6参照)に続いて、アクセス要求に対応したキャッシュラインの情報を持つキャッシュタグについてさらにエラー検査(例えば、縮退フラグのエラー検査)を行って、その検査結果を加味してキャッシュラインの縮退を制御するようにしてもよい。そこで、以下では、キャッシュタグのエラー検査結果をさらに加味してキャッシュラインの縮退を制御する場合を説明する。
この場合の縮退制御装置の構成は、上記の実施例1において説明した縮退制御装置10と基本的には同様の構成であるが、以下に説明する点が異なる。
縮退制御部13bは、キャッシュタグ検索処理により縮退ではないことが確認されたキャッシュラインのそれぞれについてキャッシュタグのエラー検査を行う。検査の結果、エラーを検出した場合には、この縮退制御部13bは、上記の実施例1で説明した場合と同様に、検出したキャッシュタグのエラーを訂正するとともに、上記の実施例1において説明したのと同様の縮退制御処理(図7参照)を行う。
すわわち、縮退制御部13bは、そのエラーに対応するキャッシュラインを含むウェイに対応したエラーカウンタをアップさせ、エラーカウンタが予め定めた所定の上限回数を超えている場合には、通常の処理を一時中断し、その上限回数に到達する契機となったエラーを発生させた縮退予定のキャッシュラインの内容を、図示には示していない主記憶部などへ書き戻す。さらに、この縮退制御部13bは、その縮退予定のキャッシュラインについて、キャッシュタグに縮退フラグ(キャッシュラインが縮退であることを示す縮退情報)を書き込む。一方、エラーカウンタが予め定めた所定の上限回数を超えていない場合には、この縮退制御部13bは、キャッシュタグに縮退フラグの書き込みは行わない。なお、このエラーカウンタは上記の実施例1において説明したエラーカウンタと共用するものとする。
一方、キャッシュタグのエラー検査の結果、エラーを検出しなかった場合には、この縮退制御部13bは、キャッシュタグ検索処理により縮退ではないことが確認されたキャッシュラインについて、上記の実施例1において説明したヒット検査を行う。
続いて、図9を用いて、この場合の縮退制御装置の処理の流れについて説明する。図9は、実施例2に係る縮退制御装置のメイン処理の流れをしめすフローチャートである。同図に示すように、アクセス要求を受け付けると(ステップS901肯定)、縮退制御部13bは、上記の実施例1において説明したキャッシュタグ検索処理を行う(ステップS902)。
続いて、縮退制御部13bは、キャッシュタグ検索処理により縮退ではないことが確認されたキャッシュラインのそれぞれについてキャッシュタグのエラー検査(タグ部エラー検査)を行う(ステップS903)。検査の結果、エラーを検出した場合には(ステップS904肯定)、この縮退制御部13bは、検出したキャッシュタグのエラーを訂正するとともに、そのエラーに対応するキャッシュラインについて、上記の実施例1において説明したのと同様の縮退制御処理(ステップS905、図7参照)を行う。
一方、キャッシュタグのエラー検査の結果、エラーを検出しなかった場合には(ステップS904)、この縮退制御部13bは、キャッシュタグ検索処理により縮退ではないことが確認されたキャッシュラインについて、上記の実施例1において説明したヒット検査を行う。なお、この後の処理の流れ(ステップS906〜ステップS912)は上記の実施例1において説明したのと同様であるので説明を省略する。
このようなことから、アクセス要求に対応したキャッシュラインのキャッシュデータについてエラー検査を行ってキャッシュラインの縮退を制御するだけでなく、アクセス要求に対応したキャッシュラインの情報を持つキャッシュタグについてさらにエラー検査を行って、その検査結果を加味してキャッシュラインの縮退を制御するので、例えば、キャッシュタグの中の縮退情報の信頼性を維持しつつ、キャッシュラインの縮退を制御することが可能となる。
(2)登録ウェイの選択
上記の実施例1において、キャッシュ内にアクセス要求に対応するデータが存在しない場合に、アクセス要求に対応するデータをキャッシュ(登録)すべきキャッシュラインを決定するために登録ウェイを選択する場合を説明したが、本発明はこれに限定されるものではなく、選択しようとする全てのキャッシュラインが縮退である場合に、ウェイ縮退情報でなくキャッシュライン縮退情報にかかるキャッシュラインの中から、アクセス要求に対応するデータがキャッシュされるべきキャッシュラインを選択するようにしてもよい。
これにより、この縮退制御装置は、アクセス要求に対応するキャッシュラインが全て縮退である場合であっても、データ格納領域に重大な障害が発生している蓋然性の低い(つまり、ウェイ自体が縮退している場合よりもキャッシュライン縮退している場合の方が、エラーの発生回数が少なく、データ格納領域に重大な障害が発生している蓋然性が低い)キャッシュラインを復活させて選択することでアクセス要求に確実に応答することができ、キャッシュメモリの処理能力性能の低下を抑えつつ、重大な障害に発展する恐れのある潜在的な要因を予め排除することにより、コンピュータシステム内の信頼性を維持することが可能となる。
(3)装置構成等
また、上記の実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
また、図2に示した縮退制御装置10の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、縮退制御装置10の分散・統合の具体的形態は図示のものに限られず、縮退制御部13bとウェイ選択部13cとを統合するなど、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、縮退制御装置10にて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
(4)縮退制御プログラム
ところで、上記の実施例で説明した各種の処理は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータシステムで実行することによって実現することができる。そこで、以下では、図10を用いて、上記の実施例1で説明した縮退制御装置10の処理と同様の機能を有する縮退制御プログラムを実行するコンピュータの一例を説明する。図10は、縮退制御プログラムを実行するコンピュータを示す図である。
同図に示すように、縮退制御装置であるコンピュータ20は、主記憶制御IF部21と、HDD22と、RAM23と、ROM24と、CPU25とを所定のバス30で接続して構成される。ここで、主記憶制御IF部21は、図2に示した主記憶制御IF部11に対応する。
まず、ROM24には、上記の実施例1に示した縮退制御装置10と同様の機能を発揮する縮退制御プログラム、つまり、図10に示すように、要求受付プログラム24a、縮退制御プログラム24b、ウェイ選択プログラム24cおよびデータ送出プログラム24dがあらかじめ記憶されている。なお、これらのプログラム24a、24b、24cおよび24dについては、図2に示した縮退制御装置10の各構成要素と同様、適宜統合または分散してもよい。
そして、CPU25が、これらのプログラム24a、24b、24cおよび24dをROM24から読み出して実行することで、図10に示すように、各プログラム24a、24b、24cおよび24dは、要求受付プロセス25a、縮退制御プロセス25b、ウェイ選択プロセス25cおよびデータ送出プロセス25dとして機能するようになる。なお、各プロセス25a、25b、25cおよび25dは、図2に示した縮退制御装置10の要求受付部13a、縮退制御部13b、ウェイ選択部13cおよびデータ送出部13dにそれぞれ対応する。
また、HDD22には、図10に示すように、キャッシュタグテーブル22aおよびキャッシュデータテーブル22bが設けられる。これらのキャッシュタグテーブル22aおよびキャッシュデータテーブル22bは、図2に示した縮退制御装置10のキャッシュタグ記憶部12aおよびキャッシュデータ記憶部12bにそれぞれ対応する。そして、CPU25は、キャッシュタグテーブル22aおよびキャッシュデータテーブル22bからキャッシュタグデータ23aおよびキャッシュデータ23bをそれぞれ読み出してRAM23に格納し、RAM23に格納されたキャッシュタグデータ23aおよびキャッシュデータ23bに基づいて情報検証処理を実行する。
なお、上記した各プログラム24a、24b、24cおよび24dについては、必ずしも最初からROM24に記憶させておく必要はなく、例えば、コンピュータ20に挿入されるフレキシブルディスク(FD)、CD−ROM、MOディスク、DVDディスク、光磁気ディスク、ICカードなどの「可搬用の物理媒体」、または、コンピュータ20の内外に備えられるHDDなどの「固定用の物理媒体」、さらには、公衆回線、インターネット、LAN、WANなどを介してコンピュータ20に接続される「他のコンピュータ(またはサーバ)」などに各プログラムを記憶させておき、コンピュータ20がこれらから各プログラムを読み出して実行するようにしてもよい。
以上のように、本発明に係る縮退制御装置は、アクセス要求に対するエラーの発生に基づいて、複数のウェイで構成されるキャッシュの縮退を制御する場合に有用であり、特に、キャッシュメモリの処理能力性能の低下を抑えつつ、重大な障害に発展する潜在的な要因(例えば、訂正可能なエラーなど)を予め排除することによりコンピュータシステム内の信頼性を維持することに適する。
図1は、実施例1に係る縮退制御装置の概要を説明するための図である。 図2は、実施例1に係る縮退制御装置の構成を示すブロック図である。 図3は、キャッシュタグの構成例を示す図である。 図4は、エラーカウンタの構成例を示す図である。 図5は、実施例1に係る縮退制御装置のメイン処理の流れを示すフローチャートである。 図6は、実施例1に係るキャッシュタグ検索処理の流れを示すフローチャートである。 図7は、実施例1に係る縮退制御処理の流れを示すフローチャートである。 図8は、実施例1に係る登録ウェイ決定処理の流れを示すフローチャートである。 図9は、実施例2に係る縮退制御装置のメイン処理の流れを示すフローチャートである。 図10は、縮退制御処理を実行するコンピュータを示す図である。 図11は、従来技術による縮退制御処理を示す図である。
符号の説明
10 縮退制御装置
11 主記憶部制御IF部
12 記憶部
12a キャッシュタグ記憶部
12b キャッシュデータ記憶部
13 制御部
13a 要求受付部
13b 縮退制御部
13c ウェイ選択部
13d データ送出部
20 コンピュータ
31 主記憶制御IF部
22 HDD(Hard disk drive)
23 RAM(Random access memory)
24 ROM(Read only memory)
25 CPU(Central processing unit)
30 バス

Claims (3)

  1. アクセス要求に対するエラーの発生に基づいて、複数のウェイで構成されるキャッシュの縮退を制御する縮退制御装置において、
    前記複数のウェイのそれぞれを構成するキャッシュラインごとに、当該キャッシュラインが縮退しているかどうかを示すキャッシュライン縮退情報を記憶するとともに、前記キャッシュラインが当該キャッシュラインを含むウェイ全体として縮退しているかどうかを示すウェイ縮退情報を記憶する縮退情報記憶手段と、
    前記アクセス要求に対して発生したエラーが所定の条件を満たした場合には、前記縮退情報記憶手段において、当該エラーに係る所定のキャッシュラインについて、当該所定のキャッシュラインが縮退していることを示すキャッシュライン縮退情報を書き込む縮退制御手段と、
    前記アクセス要求に対応するデータが前記キャッシュに存在しない場合に、前記縮退情報記憶手段に記憶されている前記キャッシュライン縮退情報および/またはウェイ縮退情報を参照して、当該アクセス要求に対応するデータがキャッシュされるべきキャッシュラインを選択するウェイ選択手段と
    を備え、
    前記ウェイ選択手段は、選択しようとする全てのキャッシュラインが縮退している場合に、前記ウェイ縮退情報でなく前記キャッシュライン縮退情報に係るキャッシュラインの中から前記アクセス要求に対応するデータがキャッシュされるべきキャッシュラインを選択することを特徴とする縮退制御装置。
  2. 前記複数のウェイごとに前記アクセス要求に対するエラーの発生回数を計数するエラー計数手段をさらに備え、
    前記縮退制御手段は、前記エラー計数手段により計数された前記エラー回数が所定の上限回数に到達した場合に、当該所定の上限回数到達契機となったエラーに係るキャッシュラインについて、当該キャッシュラインが縮退していることを示すキャッシュライン縮退情報を書き込むことを特徴とする請求項1に記載の縮退制御装置。
  3. 前記縮退制御手段は、前記エラー計数手段に計数された前記エラー回数が前記所定の上限回数以上である他の所定の上限回数に到達した場合に、当該他の所定の上限回数に到達したウェイに含まれる全てのキャッシュラインについて、当該全てのキャッシュラインがウェイ全体として縮退していることを示すウェイ縮退情報を書き込むことを特徴とする請求項に記載の縮退制御装置。
JP2008501577A 2006-02-27 2006-02-27 縮退制御装置 Expired - Fee Related JP4369523B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/303619 WO2007097027A1 (ja) 2006-02-27 2006-02-27 縮退制御装置および縮退制御プログラム

Publications (2)

Publication Number Publication Date
JPWO2007097027A1 JPWO2007097027A1 (ja) 2009-07-09
JP4369523B2 true JP4369523B2 (ja) 2009-11-25

Family

ID=38437086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008501577A Expired - Fee Related JP4369523B2 (ja) 2006-02-27 2006-02-27 縮退制御装置

Country Status (4)

Country Link
US (1) US8006139B2 (ja)
EP (1) EP1990728A4 (ja)
JP (1) JP4369523B2 (ja)
WO (1) WO2007097027A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100269A (ja) * 2009-11-05 2011-05-19 Renesas Electronics Corp キャッシュシステム
JP4877396B2 (ja) * 2010-01-20 2012-02-15 日本電気株式会社 メモリ障害処理システム、および、メモリ障害処理方法
WO2012120660A1 (ja) * 2011-03-09 2012-09-13 富士通株式会社 情報処理装置,及びキャッシュ制御方法
US8775686B2 (en) * 2012-08-29 2014-07-08 Netronome Systems, Incorporated Transactional memory that performs an atomic metering command
JP6039772B1 (ja) 2015-09-16 2016-12-07 株式会社東芝 メモリシステム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS609300B2 (ja) 1978-01-17 1985-03-09 株式会社日立製作所 情報処理装置
JPS5845120B2 (ja) 1978-02-09 1983-10-07 富士通株式会社 バツフア・メモリ障害制御方式
DE3142862A1 (de) 1981-10-29 1983-05-11 Behringwerke Ag, 3550 Marburg "mittel zum nachweis von glucose in biologischen fluessigkeiten"
JPS59207098A (ja) 1983-05-10 1984-11-24 Nec Corp 情報処理装置
CA1241768A (en) * 1984-06-22 1988-09-06 Miyuki Ishida Tag control circuit for buffer storage
JPS617959A (ja) 1984-06-22 1986-01-14 Fujitsu Ltd タグ記憶装置制御方式
JPS61226851A (ja) 1985-03-30 1986-10-08 Toshiba Corp バツフアメモリ装置
JPH0693231B2 (ja) 1987-02-16 1994-11-16 日本電気株式会社 キヤツシユ記憶装置の擬似障害発生方式
JPH02302856A (ja) 1989-05-18 1990-12-14 Nec Field Service Ltd キャッシュメモリ縮退方式
FR2683924B1 (fr) 1991-11-18 1997-01-03 Bull Sa Memoire integree, son procede de gestion et systeme informatique en resultant.
JPH0667980A (ja) 1992-05-12 1994-03-11 Unisys Corp 4ブロックキャッシュメモリへのアクセスを最適化するためのキャッシュ論理システムおよびメインフレームコンピュータの高速キャッシュメモリへのアクセス時のダブルミスを防ぐ方法
JP2786058B2 (ja) 1992-06-17 1998-08-13 日本電気株式会社 情報処理装置
JPH06259324A (ja) 1993-03-10 1994-09-16 Fujitsu Ltd キャッシュ切離制御装置
US6848024B1 (en) * 2000-08-07 2005-01-25 Broadcom Corporation Programmably disabling one or more cache entries
US6671822B1 (en) * 2000-08-31 2003-12-30 Hewlett-Packard Development Company, L.P. Method and system for absorbing defects in high performance microprocessor with a large n-way set associative cache
US6918071B2 (en) * 2001-04-20 2005-07-12 Sun Microsystems, Inc. Yield improvement through probe-based cache size reduction
US7197670B2 (en) 2003-12-31 2007-03-27 Intel Corporation Methods and apparatuses for reducing infant mortality in semiconductor devices utilizing static random access memory (SRAM)
US7308537B2 (en) * 2005-02-10 2007-12-11 International Business Machines Corporation Half-good mode for large L2 cache array topology with different latency domains
EP1990727A4 (en) * 2006-02-27 2009-08-05 Fujitsu Ltd CACHE CONTROL DEVICE AND CACHE CONTROL PROGRAM
US20080010566A1 (en) * 2006-06-21 2008-01-10 Chang Tsung-Yung Jonathan Disabling portions of memory with non-deterministic errors
US8977820B2 (en) * 2007-12-21 2015-03-10 Arm Limited Handling of hard errors in a cache of a data processing apparatus

Also Published As

Publication number Publication date
US20080320327A1 (en) 2008-12-25
US8006139B2 (en) 2011-08-23
WO2007097027A1 (ja) 2007-08-30
EP1990728A4 (en) 2009-08-05
JPWO2007097027A1 (ja) 2009-07-09
EP1990728A1 (en) 2008-11-12

Similar Documents

Publication Publication Date Title
US7650557B2 (en) Memory scrubbing of expanded memory
US7380065B2 (en) Performance of a cache by detecting cache lines that have been reused
JP4283221B2 (ja) 繰返し失敗したメモリ位置を無効にする実行をイネーブルにするため、失敗したメモリ位置を追跡する各種方法及び装置
US8205136B2 (en) Fault tolerant encoding of directory states for stuck bits
TWI533201B (zh) 縮減交易回復的快取控制
KR102515417B1 (ko) 캐시 메모리 장치 및 그것의 동작 방법
JPWO2007097019A1 (ja) キャッシュ制御装置およびキャッシュ制御方法
JPWO2007097026A1 (ja) キャッシュ制御装置およびキャッシュ制御プログラム
JP2011040051A5 (ja)
JP4324088B2 (ja) データ複製制御装置
JP4369523B2 (ja) 縮退制御装置
US20200167252A1 (en) Method and apparatus for managing storage system
JP2010237739A (ja) キャッシュ制御装置,情報処理装置およびキャッシュ制御プログラム
JP2010009102A (ja) キャッシュメモリ、コンピュータシステム、及びメモリアクセス方法
JP2013196393A (ja) 演算処理装置及び演算処理装置の制御方法
JP2007018407A (ja) データ複製システム
JP2005309818A (ja) ストレージ装置、そのデータ読出方法、及びそのデータ読出プログラム
JP2005302027A (ja) 自律的エラー回復方法、システム、キャッシュ、およびプログラム・ストレージ装置(メモリ装置のための自律的エラー回復のための方法、システム、およびプログラム)
US7689891B2 (en) Method and system for handling stuck bits in cache directories
JP4668556B2 (ja) タスク管理システム
KR20130136341A (ko) 반도체 장치 및 그 동작 방법
US20230305923A1 (en) Error-Tolerant Memory System for Machine Learning Systems
US20100169572A1 (en) Data storage method, apparatus and system for interrupted write recovery
US9053074B2 (en) Computer product, writing control method, writing control apparatus, and system
US20210182135A1 (en) Method and apparatus for fault prediction and management

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090827

R150 Certificate of patent or registration of utility model

Ref document number: 4369523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees