JP4369523B2 - 縮退制御装置 - Google Patents
縮退制御装置 Download PDFInfo
- Publication number
- JP4369523B2 JP4369523B2 JP2008501577A JP2008501577A JP4369523B2 JP 4369523 B2 JP4369523 B2 JP 4369523B2 JP 2008501577 A JP2008501577 A JP 2008501577A JP 2008501577 A JP2008501577 A JP 2008501577A JP 4369523 B2 JP4369523 B2 JP 4369523B2
- Authority
- JP
- Japan
- Prior art keywords
- degeneration
- cache
- cache line
- error
- way
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
まず最初に、図1を用いて、実施例1に係る縮退制御装置の概要および特徴を説明する。図1は、1実施例に係る縮退制御装置の概要を説明するための図である。同図に示すように、実施例1に係る縮退制御装置は、アクセス要求(例えば、リード要求やライト要求)に対するエラーの発生に基づいて、多ウェイ(キャッシュ内の列)で構成されるキャッシュの縮退を制御することを概要とするが、キャッシュメモリの処理能力性能の低下を抑えつつ、重大な障害に発展する恐れのある潜在的な要因を予め排除することにより、コンピュータシステム内の信頼性を維持する点に主たる特徴がある。
次に、図2を用いて、実施例1に係る縮退制御装置の構成を説明する。図2は、実施例1に係る縮退制御装置の構成を示すブロック図である。なお、同図においては、縮退制御装置を実現するうえで必要となる処理部のみを示しており、その他の処理部の記載については省略している。
次に、図5を用いて、実施例1に係る縮退制御装置によるメイン処理を説明する。図5は、実施例1に係る縮退制御装置のメイン処理の流れを示すフローチャートである。同図に示すように、アクセス要求を受け付けると(ステップS501肯定)、縮退制御部13bは、後に詳述するキャッシュタグ検索処理を行う(ステップS502)。
続いて、図6を用いて、実施例1に係る縮退制御装置のキャッシュタグ検索処理を説明する。図6は、実施例1に係る縮退制御装置のキャッシュタグ検索処理の流れを示すフローチャートである。同図に示すように、アクセス要求を受け付けると(ステップS601肯定)、縮退制御部13bはキャッシュタグ検索処理を開始する(ステップS602)。
続いて、図7を用いて、実施例1に係る縮退制御装置の縮退制御処理を説明する。図7は、実施例1に係る縮退制御装置の縮退制御処理の流れを示すフローチャートである。縮退制御部13bは、エラー検査(上述のステップS505)により、例えば、該当キャッシュラインのキャッシュデータについてエラーを検出すると縮退制御処理を開始する(ステップS701)。
続いて、図8を用いて、実施例1に係る縮退制御装置の登録ウェイ決定処理を説明する。図7は、実施例1に係る縮退制御装置の登録ウェイ決定処理の流れを示すフローチャートである。同図に示すように、ヒットする該当キャッシュラインを検出できなかった場合(つまり、キャッシュ内にアクセス要求に対応するデータが存在しない場合)には(ステップS801否定)、縮退制御部13bは、アクセス要求に対応するデータをキャッシュ(登録)すべきキャッシュラインを決定するため、ウェイ選択部13cに対してウェイ選択指令を出力する。ウェイ選択指令を受け付けたウェイ選択部13cは登録ウェイ決定処理を開始する(ステップS802)。
上述してきたように、実施例1によれば、この縮退制御装置は、複数のウェイのそれぞれを構成するキャッシュラインごとに、キャッシュラインが縮退あるかどうかを示すキャッシュライン縮退情報を記憶し、アクセス要求に対して発生したエラーが所定の条件を満たした場合には、エラーに係る所定のキャッシュラインについて、そのキャッシュラインが縮退であることを示すキャッシュライン縮退情報を書き込むので、ウェイ単位で縮退制御する(使用不可能な状態に制御にする)のではなく、キャッシュライン単位で縮退制御することができ、キャッシュメモリの処理能力性能の低下を抑えつつ、重大な障害に発展する潜在的な要因(例えば、訂正可能なエラーなど)を予め排除することによりコンピュータシステム内の信頼性を維持することが可能となる。
上記の実施例1では、縮退制御部13bは、例えば、アクセス要求に対応したキャッシュラインのキャッシュデータについてエラー検査を行ってキャッシュラインの縮退を制御する場合を説明したが、本発明はこれに限定されるものではなく、上記の実施例1で説明した縮退制御装置のキャッシュタグ検索処理(図6参照)に続いて、アクセス要求に対応したキャッシュラインの情報を持つキャッシュタグについてさらにエラー検査(例えば、縮退フラグのエラー検査)を行って、その検査結果を加味してキャッシュラインの縮退を制御するようにしてもよい。そこで、以下では、キャッシュタグのエラー検査結果をさらに加味してキャッシュラインの縮退を制御する場合を説明する。
上記の実施例1において、キャッシュ内にアクセス要求に対応するデータが存在しない場合に、アクセス要求に対応するデータをキャッシュ(登録)すべきキャッシュラインを決定するために登録ウェイを選択する場合を説明したが、本発明はこれに限定されるものではなく、選択しようとする全てのキャッシュラインが縮退である場合に、ウェイ縮退情報でなくキャッシュライン縮退情報にかかるキャッシュラインの中から、アクセス要求に対応するデータがキャッシュされるべきキャッシュラインを選択するようにしてもよい。
また、上記の実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
ところで、上記の実施例で説明した各種の処理は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータシステムで実行することによって実現することができる。そこで、以下では、図10を用いて、上記の実施例1で説明した縮退制御装置10の処理と同様の機能を有する縮退制御プログラムを実行するコンピュータの一例を説明する。図10は、縮退制御プログラムを実行するコンピュータを示す図である。
11 主記憶部制御IF部
12 記憶部
12a キャッシュタグ記憶部
12b キャッシュデータ記憶部
13 制御部
13a 要求受付部
13b 縮退制御部
13c ウェイ選択部
13d データ送出部
20 コンピュータ
31 主記憶制御IF部
22 HDD(Hard disk drive)
23 RAM(Random access memory)
24 ROM(Read only memory)
25 CPU(Central processing unit)
30 バス
Claims (3)
- アクセス要求に対するエラーの発生に基づいて、複数のウェイで構成されるキャッシュの縮退を制御する縮退制御装置において、
前記複数のウェイのそれぞれを構成するキャッシュラインごとに、当該キャッシュラインが縮退しているかどうかを示すキャッシュライン縮退情報を記憶するとともに、前記キャッシュラインが当該キャッシュラインを含むウェイ全体として縮退しているかどうかを示すウェイ縮退情報を記憶する縮退情報記憶手段と、
前記アクセス要求に対して発生したエラーが所定の条件を満たした場合には、前記縮退情報記憶手段において、当該エラーに係る所定のキャッシュラインについて、当該所定のキャッシュラインが縮退していることを示すキャッシュライン縮退情報を書き込む縮退制御手段と、
前記アクセス要求に対応するデータが前記キャッシュに存在しない場合に、前記縮退情報記憶手段に記憶されている前記キャッシュライン縮退情報および/またはウェイ縮退情報を参照して、当該アクセス要求に対応するデータがキャッシュされるべきキャッシュラインを選択するウェイ選択手段と
を備え、
前記ウェイ選択手段は、選択しようとする全てのキャッシュラインが縮退している場合に、前記ウェイ縮退情報でなく前記キャッシュライン縮退情報に係るキャッシュラインの中から前記アクセス要求に対応するデータがキャッシュされるべきキャッシュラインを選択することを特徴とする縮退制御装置。 - 前記複数のウェイごとに前記アクセス要求に対するエラーの発生回数を計数するエラー計数手段をさらに備え、
前記縮退制御手段は、前記エラー計数手段により計数された前記エラー回数が所定の上限回数に到達した場合に、当該所定の上限回数到達契機となったエラーに係るキャッシュラインについて、当該キャッシュラインが縮退していることを示すキャッシュライン縮退情報を書き込むことを特徴とする請求項1に記載の縮退制御装置。 - 前記縮退制御手段は、前記エラー計数手段に計数された前記エラー回数が前記所定の上限回数以上である他の所定の上限回数に到達した場合に、当該他の所定の上限回数に到達したウェイに含まれる全てのキャッシュラインについて、当該全てのキャッシュラインがウェイ全体として縮退していることを示すウェイ縮退情報を書き込むことを特徴とする請求項2に記載の縮退制御装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/303619 WO2007097027A1 (ja) | 2006-02-27 | 2006-02-27 | 縮退制御装置および縮退制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007097027A1 JPWO2007097027A1 (ja) | 2009-07-09 |
JP4369523B2 true JP4369523B2 (ja) | 2009-11-25 |
Family
ID=38437086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008501577A Expired - Fee Related JP4369523B2 (ja) | 2006-02-27 | 2006-02-27 | 縮退制御装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8006139B2 (ja) |
EP (1) | EP1990728A4 (ja) |
JP (1) | JP4369523B2 (ja) |
WO (1) | WO2007097027A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011100269A (ja) * | 2009-11-05 | 2011-05-19 | Renesas Electronics Corp | キャッシュシステム |
JP4877396B2 (ja) * | 2010-01-20 | 2012-02-15 | 日本電気株式会社 | メモリ障害処理システム、および、メモリ障害処理方法 |
WO2012120660A1 (ja) * | 2011-03-09 | 2012-09-13 | 富士通株式会社 | 情報処理装置,及びキャッシュ制御方法 |
US8775686B2 (en) * | 2012-08-29 | 2014-07-08 | Netronome Systems, Incorporated | Transactional memory that performs an atomic metering command |
JP6039772B1 (ja) | 2015-09-16 | 2016-12-07 | 株式会社東芝 | メモリシステム |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS609300B2 (ja) | 1978-01-17 | 1985-03-09 | 株式会社日立製作所 | 情報処理装置 |
JPS5845120B2 (ja) | 1978-02-09 | 1983-10-07 | 富士通株式会社 | バツフア・メモリ障害制御方式 |
DE3142862A1 (de) | 1981-10-29 | 1983-05-11 | Behringwerke Ag, 3550 Marburg | "mittel zum nachweis von glucose in biologischen fluessigkeiten" |
JPS59207098A (ja) | 1983-05-10 | 1984-11-24 | Nec Corp | 情報処理装置 |
CA1241768A (en) * | 1984-06-22 | 1988-09-06 | Miyuki Ishida | Tag control circuit for buffer storage |
JPS617959A (ja) | 1984-06-22 | 1986-01-14 | Fujitsu Ltd | タグ記憶装置制御方式 |
JPS61226851A (ja) | 1985-03-30 | 1986-10-08 | Toshiba Corp | バツフアメモリ装置 |
JPH0693231B2 (ja) | 1987-02-16 | 1994-11-16 | 日本電気株式会社 | キヤツシユ記憶装置の擬似障害発生方式 |
JPH02302856A (ja) | 1989-05-18 | 1990-12-14 | Nec Field Service Ltd | キャッシュメモリ縮退方式 |
FR2683924B1 (fr) | 1991-11-18 | 1997-01-03 | Bull Sa | Memoire integree, son procede de gestion et systeme informatique en resultant. |
JPH0667980A (ja) | 1992-05-12 | 1994-03-11 | Unisys Corp | 4ブロックキャッシュメモリへのアクセスを最適化するためのキャッシュ論理システムおよびメインフレームコンピュータの高速キャッシュメモリへのアクセス時のダブルミスを防ぐ方法 |
JP2786058B2 (ja) | 1992-06-17 | 1998-08-13 | 日本電気株式会社 | 情報処理装置 |
JPH06259324A (ja) | 1993-03-10 | 1994-09-16 | Fujitsu Ltd | キャッシュ切離制御装置 |
US6848024B1 (en) * | 2000-08-07 | 2005-01-25 | Broadcom Corporation | Programmably disabling one or more cache entries |
US6671822B1 (en) * | 2000-08-31 | 2003-12-30 | Hewlett-Packard Development Company, L.P. | Method and system for absorbing defects in high performance microprocessor with a large n-way set associative cache |
US6918071B2 (en) * | 2001-04-20 | 2005-07-12 | Sun Microsystems, Inc. | Yield improvement through probe-based cache size reduction |
US7197670B2 (en) | 2003-12-31 | 2007-03-27 | Intel Corporation | Methods and apparatuses for reducing infant mortality in semiconductor devices utilizing static random access memory (SRAM) |
US7308537B2 (en) * | 2005-02-10 | 2007-12-11 | International Business Machines Corporation | Half-good mode for large L2 cache array topology with different latency domains |
EP1990727A4 (en) * | 2006-02-27 | 2009-08-05 | Fujitsu Ltd | CACHE CONTROL DEVICE AND CACHE CONTROL PROGRAM |
US20080010566A1 (en) * | 2006-06-21 | 2008-01-10 | Chang Tsung-Yung Jonathan | Disabling portions of memory with non-deterministic errors |
US8977820B2 (en) * | 2007-12-21 | 2015-03-10 | Arm Limited | Handling of hard errors in a cache of a data processing apparatus |
-
2006
- 2006-02-27 JP JP2008501577A patent/JP4369523B2/ja not_active Expired - Fee Related
- 2006-02-27 EP EP06714756A patent/EP1990728A4/en not_active Ceased
- 2006-02-27 WO PCT/JP2006/303619 patent/WO2007097027A1/ja active Application Filing
-
2008
- 2008-08-26 US US12/230,242 patent/US8006139B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20080320327A1 (en) | 2008-12-25 |
US8006139B2 (en) | 2011-08-23 |
WO2007097027A1 (ja) | 2007-08-30 |
EP1990728A4 (en) | 2009-08-05 |
JPWO2007097027A1 (ja) | 2009-07-09 |
EP1990728A1 (en) | 2008-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7650557B2 (en) | Memory scrubbing of expanded memory | |
US7380065B2 (en) | Performance of a cache by detecting cache lines that have been reused | |
JP4283221B2 (ja) | 繰返し失敗したメモリ位置を無効にする実行をイネーブルにするため、失敗したメモリ位置を追跡する各種方法及び装置 | |
US8205136B2 (en) | Fault tolerant encoding of directory states for stuck bits | |
TWI533201B (zh) | 縮減交易回復的快取控制 | |
KR102515417B1 (ko) | 캐시 메모리 장치 및 그것의 동작 방법 | |
JPWO2007097019A1 (ja) | キャッシュ制御装置およびキャッシュ制御方法 | |
JPWO2007097026A1 (ja) | キャッシュ制御装置およびキャッシュ制御プログラム | |
JP2011040051A5 (ja) | ||
JP4324088B2 (ja) | データ複製制御装置 | |
JP4369523B2 (ja) | 縮退制御装置 | |
US20200167252A1 (en) | Method and apparatus for managing storage system | |
JP2010237739A (ja) | キャッシュ制御装置,情報処理装置およびキャッシュ制御プログラム | |
JP2010009102A (ja) | キャッシュメモリ、コンピュータシステム、及びメモリアクセス方法 | |
JP2013196393A (ja) | 演算処理装置及び演算処理装置の制御方法 | |
JP2007018407A (ja) | データ複製システム | |
JP2005309818A (ja) | ストレージ装置、そのデータ読出方法、及びそのデータ読出プログラム | |
JP2005302027A (ja) | 自律的エラー回復方法、システム、キャッシュ、およびプログラム・ストレージ装置(メモリ装置のための自律的エラー回復のための方法、システム、およびプログラム) | |
US7689891B2 (en) | Method and system for handling stuck bits in cache directories | |
JP4668556B2 (ja) | タスク管理システム | |
KR20130136341A (ko) | 반도체 장치 및 그 동작 방법 | |
US20230305923A1 (en) | Error-Tolerant Memory System for Machine Learning Systems | |
US20100169572A1 (en) | Data storage method, apparatus and system for interrupted write recovery | |
US9053074B2 (en) | Computer product, writing control method, writing control apparatus, and system | |
US20210182135A1 (en) | Method and apparatus for fault prediction and management |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4369523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |